KR102186468B1 - 전자부품 용기의 제조방법 - Google Patents

전자부품 용기의 제조방법 Download PDF

Info

Publication number
KR102186468B1
KR102186468B1 KR1020180015100A KR20180015100A KR102186468B1 KR 102186468 B1 KR102186468 B1 KR 102186468B1 KR 1020180015100 A KR1020180015100 A KR 1020180015100A KR 20180015100 A KR20180015100 A KR 20180015100A KR 102186468 B1 KR102186468 B1 KR 102186468B1
Authority
KR
South Korea
Prior art keywords
electronic component
conductive
forming
component container
unit electronic
Prior art date
Application number
KR1020180015100A
Other languages
English (en)
Other versions
KR20190095736A (ko
Inventor
윤세원
Original Assignee
윤세원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤세원 filed Critical 윤세원
Priority to KR1020180015100A priority Critical patent/KR102186468B1/ko
Priority to JP2018071100A priority patent/JP6578033B2/ja
Priority to CN201810392443.8A priority patent/CN110098141B/zh
Publication of KR20190095736A publication Critical patent/KR20190095736A/ko
Application granted granted Critical
Publication of KR102186468B1 publication Critical patent/KR102186468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 전자부품 용기의 제조방법에 관한 것으로서 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 제 1 및 제 2 제전층을 형성하는 공정과, 상기 베이스층과 제 1 및 제 2 제전층을 공기로 가압 성형하여 다수 개의 수용홈을 매트릭스 형상으로 형성하는 공정과, 상기 다수 개의 수용홈이 형성된 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단하는 공정과, 상기 1개 또는 복수 개를 겹친 상태의 단위 전자부품 용기의 절단면을 도포장치를 구성하는 수조 내의 도전체 또는 전도성 고분자가 함유된 합성수지가 용해된 유기용제를 묻힌 상기 도포장치를 구성하는 1개 또는 복수 개의 회전하는 롤러에서 이송시켜 도포하여 도전층을 형성하면서 상기 베이스의 측면에 형성된 버와 미세 입자들을 제거하는 공정을 포함한다. 따라서, 1개 또는 복수 개가 겹쳐진 단위 전자부품 용기의 절단면에 도전층을 동시에 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제가 단위 전자부품 용기의 상부면과 하부면의 가장자리 부분에 일정한 폭으로 도포되도록 하여 인접하는 단위 전자부품 용기들이 부착되는 것을 방지하여 용이하게 분리할 수 있고, 또한, 도전층 형성시 단위 전자부품 용기의 도포면이 롤러에 접촉되므로 보푸라기 등의 이물질이 되묻는 것을 방지할 수 있다.

Description

전자부품 용기의 제조방법{Fabricating method for electronic components magazine}
본 발명은 전자부품 용기의 제조방법에 관한 것으로서, 특히, 반도체 소자 등의 전자부품을 포장하기 위한 트레이(tray) 또는 캐리어 테이프 등을 포함하는 전자부품 용기의 제조방법에 관한 것이다.
반도체 소자 등 각각의 개별 전자 부품 또는 각각의 서로 다른 개별 전자 부품을 모듈로 조립한 전자 부품을 M × N(M 및 N은 자연수)개를 포장하기 위해 트레이 또는 캐리어 테이프 등이 사용되고 있다. 이들 포장 용기는 포장된 반도체 소자 등 각각의 개별 전자 부품 또는 각각의 서로 다른 개별 전자 부품을 모듈로 조립한 전자 부품 등이 정전기에 의해 파괴되는 것을 방지하기 위해 몸체를 구성하는 비전도성의 합성 수지로 이루어진 베이스층의 상부 및 하부 표면에 도전성 재료를 포함하여 제전특성을 갖는 제 1 및 제 2 제전층이 각각 형성된다. 상기에서 제 1 및 제 2 제전층에 의해 트레이 또는 캐리어 테이프 등을 포함하는 용기에 정전기가 발생되어도 수용홈 내에 수용된 전자부품에 전달되지 않고 외부로 방전하여 이 전자부품이 파괴되는 것을 방지한다.
상기에서 트레이 또는 캐리어 테이프는 비전도성의 합성 수지의 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 전도성을 갖는 제 1 및 제 2 제전층을 각각 형성한 후 시트를 가열한 다음 트레이 금형에 이르러 상하 금형 사이에서 진공 성형 또는 압공 성형하여 전자 부품이 수용되는 수용홈을 형성하고, 이 수용홈이 M × N(M 및 N은 자연수)개를 갖는 단위로 절단하여 형성한다.
상기에서 성형 후 단위 트레이 또는 캐리어 테이프로 절단될 때 베이스층, 제 1 및 제 2 제전층이 모두 제거되지 않고 절단면에서 어느 하나 층의 일부 또는 복수 층의 일부가 잔류하는 미세한 버(burr)가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 되어 약하게 붙어 있는 미세 입자들이 발생된다. 이러한 버(burr)와 미세 입자들은 사용시 수용홈에 수용된 전자부품에 부착되어 이 전자부품을 단락시켜 파괴시킨다.
그러므로, 단위 트레이 또는 캐리어 테이프를 포함하는 전자부품 용기는 절단면에 형성된 버(burr)와 미세 입자들을 제거하여야 한다.
종래 기술에 따른 버(burr)와 미세 입자들을 제거하는 것이 본 출원인이 출원한 대한민국 특허출원 제 2017-0023538 호(발명의 명칭 : 전자부품 용기 및 그의 제조방법)에 개시되어 있다.
종래 기술에 따른 전자부품 용기의 제조방법은 시트 원단으로 이루어진 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 제 1 및 제 2 제전층을 형성하는 공정과, 상기 베이스층과 제 1 및 제 2 제전층을 공기로 가압 성형하여 다수 개의 수용홈을 매트릭스 형상으로 형성하는 공정과, 상기 다수 개의 수용홈이 형성된 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단하는 공정과, 상기 단위 전자부품 용기의 상부면과 하부면의 가장자리 부분을 포함하여 절단면에 제 1 및 제 2 제전층과 전기적으로 연결되는 도전층을 형성하는 공정을 포함한다.
상기에서 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단할 때 절단면에는 다수 개의 버가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 된다. 따라서, 단위 전자부품 용기의 상부면과 하부면의 가장자리 부분을 포함하여 절단면을 유기용제에 전도성 고분자를 혼합한 상태에서 제 1 제전층과 제 2 제전층을 전기적으로 연결되는 도전층을 형성한다. 상기에서 도전층을 자동 또는 수동에 의한 침지법 또는 스프레이법에 의해 형성한다. 또한, 도전층을 자동 또는 수동에 의한 천, 스펀지(sponge) 또는 붓(brush)으로 도포하여 형성한다. 상기에서 도전층을 형성할 때 생산성을 향상시키기 위해 절단된 단위 전자부품 용기를 복수 개 겹친 상태로 형성할 수 있다.
상기에서 침지법은 절단된 단위 전자부품 용기를 한 개 또는 겹쳐진 복수 개의 상부면과 하부면의 가장자리 부분을 포함하여 절단면을 수조에 담겨진 전도성 고분자가 혼합된 유기용제에 침지하여 도전층을 형성하는 것이다. 또한, 스프레이법은 절단된 단위 전자부품 용기를 한 개 또는 겹쳐진 복수 개의 상부면과 하부면의 가장자리 부분을 포함하여 절단면에 전도성 고분자가 혼합된 유기용제를 분무기로 분사하여 형성하는 것이다. 그리고, 도전층을 천, 스폰지 또는 붓으로 형성하는 방법은 천, 스폰지 또는 붓에 전도성 고분자가 혼합된 유기용제를 묻혀 절단된 단위 전자부품 용기를 한 개 또는 겹쳐진 복수 개의 상부면과 하부면의 가장자리 부분을 포함하여 절단면에 도포한다.
그러나, 상술한 종래 기술에 따라 도전층을 형성하면 전도성 고분자가 혼합된 유기용제가 절단된 단위 전자부품 용기의 상부면과 하부면의 가장자리 부분에 일정한 폭으로 도포되지 않고 수용홈의 외부 측면, 즉, 인접하는 단위 전자부품 용기들의 접촉면에도 도포될 수 있어 건조 후 인접하는 단위 전자부품 용기들이 부착되어 분리되지 않는 문제점이 있었다. 또한, 도전층을 천 등으로 형성하는 경우 보푸라기 등의 이물질이 발생되어 단위 전자부품 용기의 도포면에 되묻는 문제점이 있었다.
따라서, 본 발명의 목적은 복수 개에 도전층을 동시에 형성하여 생산성을 향상시킬 수 있는 전자부품 용기의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 도전층을 복수 개의 단위 전자부품 용기에 형성하여도 인접하는 것들이 서로 부착되어 분리되지 않는 것을 방지할 수 있는 전자부품 용기의 제조방법을 제공함에 있다.
본 발명의 또 다른 문제점은 도전층 형성시 보푸라기 등의 이물질이 단위 전자부품 용기의 도포면에 되묻는 것을 방지할 수 있는 전자부품 용기의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 전자부품 용기의 제조방법은 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 제 1 및 제 2 제전층을 형성하는 공정과, 상기 베이스층과 제 1 및 제 2 제전층을 공기로 가압 성형하여 다수 개의 수용홈을 매트릭스 형상으로 형성하는 공정과, 상기 다수 개의 수용홈이 형성된 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단하는 공정과, 상기 1개 또는 복수 개를 겹친 상태의 단위 전자부품 용기의 절단면을 도포장치를 구성하는 수조 내의 도전체 또는 전도성 고분자가 함유된 합성수지가 용해된 유기용제를 묻힌 상기 도포장치를 구성하는 1개 또는 복수 개의 회전하는 롤러에서 이송시켜 도포하여 도전층을 형성하면서 상기 베이스의 측면에 형성된 버와 미세 입자들을 제거한다.
상기에서 도전층을 형성하는 도전체로 전도성 물질 또는 도전성 금속을 사용한다.
상기에서 도전층을 형성하는 전도성 고분자로 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 중 어느 하나를 사용한다.
상기에서 도전층을 형성할 때 상기 유기용제로 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri Chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 중 어느 하나를 사용한다.
상기에서 1개 또는 복수 개의 롤러는 상기 1개 또는 복수 개의 단위 전자부품 용기의 이송 방향과 반대가 되어 서로 맞물리도록 회전한다.
상기에서 1개 또는 복수 개의 롤러는 금속, 세라믹, 실리콘, 합성수지, 고무 및 테프론 중 어느 하나로 구성된다.
상기에서 1개 또는 복수 개의 롤러는 표면에 양각 또는 음각된 복수 개의 미세돌기가 형성된다.
따라서, 본 발명은 1개 또는 복수 개가 겹쳐진 단위 전자부품 용기의 절단면에 도전층을 동시에 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 또한, 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제가 단위 전자부품 용기의 상부면과 하부면의 가장자리 부분에 일정한 폭으로 도포되도록 하여 인접하는 단위 전자부품 용기들이 부착되는 것을 방지하여 용이하게 분리할 수 있는 이점이 있다. 그리고, 도전층 형성시 단위 전자부품 용기의 도포면이 롤러에 접촉되므로 보푸라기 등의 이물질이 되묻는 것을 방지할 수 있는 이점이 있다.
도 1은 본 발명에 따른 전자부품 용기의 평면도.
도 2는 도 1을 A-A 선으로 절단한 단면도.
도 3a 내지 도 3d는 본 발명에 따른 전자부품 용기의 제조 공정도.
도 4는 본 발명에 사용된 도포장치의 사시도.
도 5 및 도 6은 도 3d의 공정 상태를 도시하는 측면도.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 전자부품 용기(10)의 평면도이고, 도 2는 도 1을 A-A 선으로 절단한 단면도이다.
본 발명에 따른 전자부품 용기(10)는 베이스층(11), 제 1 및 제 2 제전층(13)(15), 수용홈(19) 및 도전층(17)을 포함한다.
베이스층(11)은 전자부품 용기가 형상을 유지가 가능할 정도의 강도를 갖도록 0.5 ∼ 3㎜ 정도의 두께를 갖는 합성수지로 형성된다. 상기에서 베이스층(11)은 폴리에틸렌(Poly Ethylene), 폴리프로필렌(Poly Propylene), 폴리에스터(Polyethylene Terephthalate) 및 폴리카보네이트(Poly Carbonate) 등의 유기용제에 용해되지 않는 내용제성 수지 중 어느 하나로 형성되거나, 또는, 폴리스틸렌(Poly Stylene), 폴리염화비닐(Poly Vinyl Chloride) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 유기용제에 용해되는 용제성 수지 중 어느 하나로 형성될 수 있다. 또한, 베이스층(11)은 용제성과 내용제성 수지의 복합 수지층으로 형성될 수도 있다.
제 1 및 제 2 제전층(13)(15)은 베이스층(11)의 상부 표면 및 하부 표면에 각각 압출되어 0.0005 ∼ 0.3㎜ 정도의 두께로 형성된다. 상기에서 제 1 및 제 2 제전층(13)(15)은 베이스층(11)과 접착력이 양호하도록 동일한 물질, 즉, 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성되거나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나의 합성수지에 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질이나, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속이 포함되어 표면 저항이 106 ∼ 109Ω/sq 정도가 되도록 형성된다.
또한, 제 1 및 제 2 제전층(13)(15)은 베이스층(11)의 상부 및 하부 표면에 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나로 코팅되어 형성될 수도 있다.
상기에서 제 1 및 제 2 제전층(13)(15)은 전도성 물질 또는 도전성 금속이 포함된 용제성 수지 또는 내용제성 수지로 형성되면 이 전도성 물질 또는 도전성 금속에 의해 불투명하게 형성되며. 또한, 전도성 고분자로 코팅되어 형성되면 투명하게 형성된다. 따라서, 제 1 및 제 2 제전층(13)(15)은 필요에 따라 선택적으로 형성될 수 있다. 즉, 베이스층(11)이 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate), 폴리카보네이트(PC) 또는 폴리염화비닐(PVC) 등의 투명한 합성수지로 형성되면 투명한 전자부품 용기를 얻기 위해 제 1 및 제 2 제전층(13)(15)이 전도성 고분자로 형성될 수 있다.
수용홈(19)은 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 매트릭스 형상으로 배열되게 성형되어 형성된다. 수용홈(19)은 도 1에 2 × 2개가 형성된 것으로 도시되어 있으나 M × N(M 및 N은 자연수)개가 형성될 수 있다.
도전층(17)은 베이스층(11)의 측면에 제 1 및 제 2 제전층(13)(15)과 전기적으로 연결되게 0.0005 ∼ 0.3㎜ 정도의 두께로 형성되고 25 ∼ 90℃ 정도의 저온에서 건조된다. 그러므로, 도전층(17)은 베이스층(11)의 노출된 측면을 덮으면서 제 1 및 제 2 제전층(13)(15) 사이를 전기적으로 연결한다.
상기에서 도전층(17)은 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질 중 어느 하나, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속 중 어느 하나가 함유된 폴리우레탄 수지, 폴리에스텔 수지, 아크릴계 수지, 비닐계 수지 및 부치랄 수지 등의 합성수지 중 어느 하나로 형성된다. 즉, 도전층(17)은 상술한 도전성 물질을 포함한 상술한 합성수지가 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri Chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 등의 유기용제 중 어느 하나와 혼합된 상태에서 전자부품 용기(10)의 측면에 도포되어 형성된다. 도전층(17)은 도 4에 도시된 도포장치(40)에 의해 형성된다. 상기에서 도포장치(40)는 1개 또는 복수 개, 예를 들면, 1 ∼ 10개 정도의 롤러(41)와 전도성 금속을 함유한 합성 수지가 혼합된 유기용제를 담는 수조(45)로 구성된다. 이에, 도전층(17)은 1개 또는 복수 개, 예를 들면, 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 절단면이 1 ∼ 10개 정도의 롤러(41)와 접촉되어 이송시키는 것에 의해 형성된다. 상기에서 롤러(41)는 금속, 세라믹, 실리콘, 합성수지 및 고무들 중에 어느 하나로 표면에 양각 또는 음각된 복수 개의 미세돌기(43)가 형성되게 구성될 수 있다. 또한, 롤러(41)는 테프론으로도 구성될 수 있다.
또한, 도전층(17)은 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나가 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri Chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 등의 유기용제 중 어느 하나와 혼합되어 형성될 수 있다.
상기에서 도전층(17)은 제 1 및 제 2 제전층(13)(15)을 전기적으로 연결하므로 다수 개의 전자부품 용기(10)가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈(19) 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수 있다. 또한, 도전층(17)이 도전성 물질을 포함한 유기용제로 형성되므로 측면에 형성되어 있을 수도 있는 버(21 : burr)는 용해되어 제거하거나 또는 매몰되어 덮어 노출되지 않게된다.
즉, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 형성되면 도전층(17)이 형성될 때 버(21 : burr)는 도전성 물질을 포함하는 유기용제에 의해 용해되어 제거된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성되면 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들은 도전성 물질을 포함하는 유기용제에 의해 용해되지 않으나 내부로 매몰되어 노출되지 않는다.
또한, 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 유기용제에 의해 저온에서도 용해되어 제거되므로 전자부품 용기(10)가 열에 의해 형태가 변형되는 것이 방지된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 내용제성 수지로 형성되어 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 용해되어 제거되지 않아도 이 도전층(17) 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상된다.
도 3a 내지 도 3d는 본 발명에 따른 전자부품 용기의 제조 공정도이다.
도 3a를 참조하면, 시트 원단으로 이루어진 베이스층(11)의 상부 및 하부 표면에 제 1 및 제 2 제전층(13)(15)을 형성한다. 상기에서 베이스층(11)을 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성하거나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 0.5 ∼ 3㎜ 정도의 두께를 갖도록 형성할 수 있다.
그리고, 제 1 및 제 2 제전층(13)(15)을 베이스층(11)과 동일한 물질, 즉, 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나를 베이스층(11)의 상부 및 하부 표면에 시트 상태로 압출하여 형성할 수 있다. 또한, 본 발명은 베이스층(11)을 용제성과 내용제성 수지의 복합 수지층으로 형성할 수도 있다.
이때, 제 1 및 제 2 제전층(13)(15)을 형성하기 위한 합성수지에 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속을 포함시켜 0.0005 ∼ 0.3㎜ 정도의 두께로 압출하여 형성한다. 이에, 제 1 및 제 2 제전층(13)(15)은 표면 저항이 106 ∼ 109Ω/sq 정도가 된다.
또한, 제 1 및 제 2 제전층(13)(15)을 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나를 코팅하여 형성할 수도 있다.
도 3b를 참조하면, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 상하 금형 사이에서 공기로 가압 성형하여 수용홈(19)을 매트릭스 형상으로 형성한다.
상기에서 M × N(M 및 N은 자연수)개의 수용홈(19)을 형성하는 것은 트레이를 형성하는 것으로 수용홈(19)이 1개의 행에 1 ∼ 5개 정도가 다수 개의 열로 연속되게 형성되어 롤(Roll) 상으로 감을 수 있는 캐리어 테이프로 형성할 수도 있다.
도 3c를 참조하면, 다수 개의 수용홈(19)이 형성된 원단 상태를 M × N(M 및 N은 자연수)개의 수용홈(19)을 갖는 단위 전자부품 용기(10)로 절단한다. 상기에서 단위 전자부품 용기(10)의 절단면에는 다수 개의 버(21 : burr)가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 되어 약하게 붙어 있는 미세 입자들이 발생된다. 상기에서 버(21 : burr)는 베이스층(11)이나 제 1 및 제 2 제전층(13)(15)이 완전히 제거되지 않고 잔류하여 형성될 수 있다.
도 3d를 참조하면, 단위 전자부품 용기(10)의 절단면의 표면에 도전층(17)을 제 1 및 제 2 제전층(13)(15)과 전기적으로 연결되게 형성한다. 도전층(17)을 도 4에 도시된 도포장치(40)를 사용하여 0.0005 ∼ 0.3㎜ 정도의 두께로 형성한 후 25 ∼ 90℃ 정도의 저온에서 건조한다. 즉, 도전층(17)을 도 5 및 도 6에 도시된 바와 같이 1개 또는 복수 개, 예를 들면, 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 절단면을 도포장치(40)의 1개 또는 복수 개, 예를 들면, 1 ∼ 10개 정도의 롤러(41)에 접촉시켜 이송시키면서 형성한다. 상기에서 1개 또는 복수 개, 예를 들면, 1 ∼ 10개 정도의 롤러(41)는 회전하면서 수조(45)에 담긴 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제를 묻혀 이송되는 1개 또는 복수 개, 예를 들면, 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 절단면을 도포한다.
이때, 1개 또는 복수 개, 예를 들면, 1 ∼ 10개 정도의 롤러(41)의 회전 방향은 1개 또는 복수 개, 예를 들면, 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 이송 방향과 반대가 되어 서로 맞물리도록 한다, 즉, 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)이 우측에서 좌측으로 이송되면 1 ∼ 10개 정도의 롤러(41)는 시계 방향으로 회전한다. 이에 의해, 이송되는 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 절단면은 롤러(41)와 마찰력이 증대되어 각각의 베이스층(11)의 측면에 형성된 버(21)와 미세 입자들을 유기용제에 의해 용해할 뿐만 아니라 마찰력에 의해 물리적으로 제거할 수 있다. 또한, 금속 롤록(41)는 버(21)와 미세 입자들을 제거할 때 보푸라기 등의 이물질이 발생되지 않을 뿐만 아니라 마찰력에 의해 물리적으로 제거된 버(21)와 미세 입자들은 회전되는 롤러(41)에 의해 수조(45) 내의 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제에 용해되므로 단위 전자부품 용기(10)에 되묻는 것을 방지할 수 있다. 상기에서 롤러(41)는 금속, 세라믹, 실리콘, 합성수지 및 고무들 중에 어느 하나로 표면에 양각 또는 음각된 복수 개의 미세돌기(43)가 형성되게 구성될 수 있다. 또한, 롤러(41)는 테프론으로도 구성될 수 있다.
상기에서 1개 또는 복수 개, 예를 들면, 1 ∼ 10개 정도의 롤러(41)의 표면에 형성된 양각 또는 음각된 복수 개의 미세돌기(43)는 이송되는 1 ∼ 200개 정도가 겹쳐진 단위 전자부품 용기(10)의 절단면과 마찰력이 더 증대되어 베이스층(11)의 측면에 형성된 버(21)와 미세 입자들을 더 용이하게 물리적으로 제거할 수 있다. 또한, 롤러(41)는 표면의 복수 개의 미세돌기(43)에 의해 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제가 안정되고 균일한 두께로 묻도록 하여 도전층(17)이 단위 전자부품 용기(10)의 절단면에 수용홈(19)의 외부 측면, 즉, 인접하는 단위 전자부품 용기(10)의 접촉면에 도포되지 않도록 상부면과 하부면의 가장자리 부분에 일정한 폭으로 도포되어 형성되도록 한다.
상기에서 도전층(17)을 형성하는 전도성 물질로 탄소 나노 튜브 또는 전도성 탄소 등 중 어느 하나를 사용할 수 있으며, 도전성 금속으로 또는, 금, 은, 구리 또는 알루미늄 등 중 어느 하나를 사용할 수 있다. 또한, 도전층(17)을 형성하는 합성수지로 폴리우레탄 수지, 폴리에스텔 수지, 아크릴계 수지, 비닐계 수지 및 부치랄 수지 등 중 어느 하나를 사용할 수 있으며, 또한, 유기용제로 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri Chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 또는 알코올류 등 중 어느 하나를 사용할 수 있다.
또한, 도전층(17)을 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나를 상술한 유기용제와 혼합하여 형성할 수도 있다.
상기에서 도전층(17)을 형성할 때 도포장치(40)의 롤러(41)는 단위 전자부품 용기(10)의 절단면의 접촉에 의해 변형되는 것이 방지되므로 전도성 물질 또는 도전성 금속이 함유된 합성수지가 용해된 유기용제가 1개 또는 복수 개가 겹쳐진 단위 전자부품 용기(10)의 절단면에 수용홈(19)의 외부 측면, 즉, 인접하는 단위 전자부품 용기(10)의 접촉면에 도포되지 않게 된다. 이에 의해, 도전층(17)이 1개 또는 복수 개가 겹쳐진 단위 전자부품 용기(10)의 절단면 부근의 상부면과 하부면의 가장자리 부분에 일정한 폭으로 도포되어 형성되어 건조 후 인접하는 단위 전자부품 용기(10)가 서로 부착되는 것이 방지된다.
또한, 도전층(17)을 상술한 도전성 물질을 포함한 합성수지를 유기용제에 혼합한 상태에서 형성하므로 베이스층(11)의 측면에 형성된 버(21 : burr)와 미세 입자들을 용해되어 제거하거나 또는 매몰되어 외부에 노출되지 않도록 형성한다.
즉, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 형성하면 도전층(17)이 형성할 때 버(21 : burr)와 미세 입자들은 유기용제에 의해 용해되어 제거된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성하면 도전층(17)이 형성할 때 버(21 : burr)와 미세 입자들은 유기용제에 의해 용해되지 않으나 내부로 매몰되어 외부로 노출되지 않게 된다.
또한, 도전층(17)을 형성할 때 베이스층(11)의 측면에 형성된 버(21)와 미세 입자들이 합성수지를 혼합하는 유기용제에 용해되어 제거될 수도 있으나 롤러(41)와 마찰에 의해 물리적으로 제거될 수도 있다. 이때, 롤러(41)에 형성된 미세돌기(43)는 베이스층(11)의 측면에 형성된 버(21)와 미세 입자들를 더 효율적으로 제거할 수 있다.
상기에서 도전층(17)이 제 1 및 제 2 제전층(13)(15)을 전기적으로 연결하므로 다수 개의 전자부품 용기가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈(19) 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수 있다.
그리고, 도전층(17)을 도포한 후 25 ∼ 90℃ 정도의 저온에서 건조하므로 전자부품 용기가 열에 의해 형태가 변형되는 것이 방지된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 내용제성 수지로 형성되어 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 용해되지 않아도 이 도전층(17) 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능 하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
11 : 베이스층 13 : 제 1 도전층
15 : 제 2 도전층 17 : 도전층
19 : 수용홈 21 : 버(burr)
40 : 도포장치 41 : 롤러
43 : 미세돌기 45 : 수조

Claims (7)

  1. 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 제 1 및 제 2 제전층을 형성하는 공정과,
    상기 베이스층과 제 1 및 제 2 제전층을 공기로 가압 성형하여 다수 개의 수용홈을 매트릭스 형상으로 형성하는 공정과,
    상기 다수 개의 수용홈이 형성된 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단하는 공정과,
    상기 단위 전자부품 용기를 복수 개 겹친 상태에서 절단면이 도포장치를 구성하는 수조 내의 도전체 또는 전도성 고분자가 함유된 합성수지가 용해된 유기용제가 묻혀진 1개 또는 복수 개의 롤러의 둘레에 접촉되어 이송하는 것에 의해 상기 복수 개의 단위 전자부품 용기 절단면에 상기 유기용제를 도포하여 상기 제 1 및 제 2 제전층과 접촉되는 도전층을 형성하면서 상기 베이스의 측면에 형성된 버와 미세 입자들을 제거하는 공정을 포함하는 전자부품 용기의 제조방법.
  2. 청구항 1에 있어서 상기 도전층을 형성하는 도전체로 전도성 물질 또는 도전성 금속을 사용하는 전자부품 용기의 제조방법.
  3. 청구항 1에 있어서 상기 도전층을 형성하는 전도성 고분자로 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 중 어느 하나를 사용하는 전자부품 용기의 제조방법.
  4. 청구항 1에 있어서 상기 도전층을 형성할 때 상기 유기용제로 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri Chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 중 어느 하나를 사용하는 전자부품 용기의 제조방법.
  5. 청구항 1에 있어서 상기 1개 또는 복수 개의 롤러는 상기 1개 또는 복수 개의 단위 전자부품 용기의 이송 방향과 반대가 되어 서로 맞물리도록 회전하는 전자부품 용기의 제조방법.
  6. 청구항 1에 있어서 상기 1개 또는 복수 개의 롤러는 금속, 세라믹, 실리콘, 합성수지, 고무 및 테프론 중 어느 하나로 구성된 전자부품 용기의 제조방법.
  7. 청구항 1에 있어서 상기 1개 또는 복수 개의 롤러는 표면에 양각 또는 음각된 복수 개의 미세돌기가 형성된 전자부품 용기의 제조방법.
KR1020180015100A 2018-01-29 2018-02-07 전자부품 용기의 제조방법 KR102186468B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180015100A KR102186468B1 (ko) 2018-02-07 2018-02-07 전자부품 용기의 제조방법
JP2018071100A JP6578033B2 (ja) 2018-01-29 2018-04-02 電子部品の容器の製造方法
CN201810392443.8A CN110098141B (zh) 2018-01-29 2018-04-27 电子元件盒的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015100A KR102186468B1 (ko) 2018-02-07 2018-02-07 전자부품 용기의 제조방법

Publications (2)

Publication Number Publication Date
KR20190095736A KR20190095736A (ko) 2019-08-16
KR102186468B1 true KR102186468B1 (ko) 2020-12-03

Family

ID=67806795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015100A KR102186468B1 (ko) 2018-01-29 2018-02-07 전자부품 용기의 제조방법

Country Status (1)

Country Link
KR (1) KR102186468B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521021A (ja) * 2003-03-21 2006-09-14 スー・クワンスック トレイに上板−接地間抵抗を付与する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822357B2 (ja) * 2007-04-20 2011-11-24 信越化学工業株式会社 ペリクル収納容器、および、その製造方法
KR101022019B1 (ko) * 2007-11-17 2011-03-16 주식회사 에이유테크 액정유리기판 패널의 이물질 제거 장치
KR200477678Y1 (ko) * 2013-09-30 2015-07-07 전용준 화학기계적연마 장비의 웨이퍼 세정 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521021A (ja) * 2003-03-21 2006-09-14 スー・クワンスック トレイに上板−接地間抵抗を付与する方法

Also Published As

Publication number Publication date
KR20190095736A (ko) 2019-08-16

Similar Documents

Publication Publication Date Title
US10632726B2 (en) Selective continuous transferring apparatus based on adhesion-controlled film
WO2006055310A2 (en) Article with patterned layer on surface
KR20010075586A (ko) 전기적으로 전도성인 접착성 트랜스퍼들
KR102023443B1 (ko) 그린 시트 제조용 박리 필름
KR102186468B1 (ko) 전자부품 용기의 제조방법
CN108944110A (zh) 高速高分辨率的选择性转移印刷方法
JP6578033B2 (ja) 電子部品の容器の製造方法
KR102154895B1 (ko) 전자부품 용기의 제조방법
TWI728132B (zh) 脫模膜及半導體封裝的製造方法
CN108461431B (zh) 电子元件容器及其制造方法
KR102072286B1 (ko) 전자부품 용기의 제조방법
KR101824804B1 (ko) 대전 방지층을 포함하는 점착 필름 및 이것의 제조 방법
KR101910471B1 (ko) 전자부품 용기
KR20210096829A (ko) 전자부품 용기
JP6736785B2 (ja) ３ｄ印刷された物体における電気的接続を強化する方法
KR20210094816A (ko) 전자부품 용기
TWI841722B (zh) 電子零件包裝用覆蓋帶及包裝體
KR101655367B1 (ko) 전자부품 트레이 제조용 복합시트 및 이의 제조방법
US20230135089A1 (en) Release film and method of manufacturing semiconductor package using the same
TWI835670B (zh) 微小部件運送裝置以及其製備方法
KR20180115423A (ko) 캐리어 테이프 및 그 제조방법
KR100553528B1 (ko) 전사방식을 이용한 감압성 접착층의 비점착화 기술 및이를 이용한 커버 테이프의 제조방법
KR20180113328A (ko) 캐리어 테이프 및 그 제조방법
JP2021145002A (ja) 機能層貼付用フィルムセットおよび絶縁フィルム
KR20230006229A (ko) 반도체 에폭시 몰드 컴파운드 공정용 내열 세퍼레이터 필름

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2020101000489; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20200214

Effective date: 20201105

GRNO Decision to grant (after opposition)