KR101910471B1 - 전자부품 용기 - Google Patents

전자부품 용기 Download PDF

Info

Publication number
KR101910471B1
KR101910471B1 KR1020180003817A KR20180003817A KR101910471B1 KR 101910471 B1 KR101910471 B1 KR 101910471B1 KR 1020180003817 A KR1020180003817 A KR 1020180003817A KR 20180003817 A KR20180003817 A KR 20180003817A KR 101910471 B1 KR101910471 B1 KR 101910471B1
Authority
KR
South Korea
Prior art keywords
base layer
conductive
layers
solvent
layer
Prior art date
Application number
KR1020180003817A
Other languages
English (en)
Other versions
KR20180097127A (ko
Inventor
윤세원
Original Assignee
윤세원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤세원 filed Critical 윤세원
Priority to KR1020180003817A priority Critical patent/KR101910471B1/ko
Publication of KR20180097127A publication Critical patent/KR20180097127A/ko
Application granted granted Critical
Publication of KR101910471B1 publication Critical patent/KR101910471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports

Abstract

본 발명은 전자부품 용기에 관한 것으로서 베이스층과, 상기 베이스층 상부 및 하부 표면에 각각 형성된 제 1 및 제 2 제전층과, 상기 베이스층과 제 1 및 제 2 제전층이 매트릭스 형상으로 M × N(M 및 N은 자연수)개가 배열되게 성형되어 형성된 수용홈과, 상기 베이층의 측면에 상기 제 1 및 제 2 제전층과 전기적으로 연결되게 형성된 도전층을 포함한다. 따라서, 도전층이 제 1 및 제 2 제전층을 전기적으로 연결하므로 다수 개의 전자부품 용기가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수으며, 또한, 도전층이 형성될 때 용제성 수지로 이루어진 버(burr)와 미세 입자들이 유기용제에 의해 저온에서도 용해되어 제거되므로 전자부품 용기가 열에 의해 형태가 변형되는 것이 방지될 뿐만 아니라, 버와 미세 입자들이 내용제성 수지로 형성되어 유기용제에 용해되지 않아도 도전층 형성시 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상된다.

Description

전자부품 용기{Electronic components magazine}
본 발명은 전자부품 용기에 관한 것으로서, 특히, 반도체 소자 등의 전자부품을 포장하기 위한 트레이(tray) 또는 캐리어 테이프 등을 포함하는 전자부품 용기에 관한 것이다.
반도체 소자 등 각각의 개별 전자 부품이나 또는 각각의 서로 다른 개별 전자 부품을 모듈로 조립한 전자 부품을 M × N(M 및 N은 자연수)개를 포장하기 위해 트레이 또는 캐리어 테이프 등이 사용되고 있다. 이들 포장 용기는 포장된 반도체 소자 등 각각의 개별 전자 부품이나 또는 각각의 서로 다른 개별 전자 부품을 모듈로 조립한 전자 부품 등이 정전기에 의해 파괴되는 것을 방지하기 위해 몸체를 구성하는 비전도성의 합성 수지로 이루어진 베이스층의 상부 및 하부 표면에 도전성 재료를 포함하여 제전특성을 갖는 제 1 및 제 2 제전층이 각각 형성된다. 상기에서 제 1 및 제 2 제전층에 의해 트레이 또는 캐리어 테이프 등을 포함하는 용기에 정전기가 발생되어도 수용홈 내에 수용된 전자부품에 전달되지 않고 외부로 방전하여 이 전자부품이 파괴되는 것을 방지한다.
상기에서 트레이 또는 캐리어 테이프는 비전도성의 합성 수지의 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 전도성을 갖는 제 1 및 제 2 제전층을 각각 형성한 후 시트를 가열한 다음 트레이 금형에 이르러 상하 금형이 맞닿으면서 공기로 가압 성형하여 전자 부품이 수용되는 수용홈을 형성하고, 이 수용홈이 M × N(M 및 N은 자연수)개를 갖는 단위로 절단하는 것에 의해 형성된다.
상기에서 성형 후 단위 트레이 또는 캐리어 테이프로 절단될 때 베이스층, 제 1 및 제 2 제전층이 모두 제거되지 않고 절단면에서 어느 하나 층의 일부 또는 복수 층의 일부가 잔류하는 미세한 버(burr)가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 되어 약하게 붙어 있는 미세 입자들이 발생된다. 이러한 버(burr)와 미세 입자들은 사용시 수용홈에 수용된 전자부품에 부착되어 이 전자부품을 단락시켜 파괴시킨다.
그러므로, 단위 트레이 또는 캐리어 테이프를 포함하는 전자부품 용기는 절단면에 형성된 버(burr)와 미세 입자들을 제거하여야 한다.
종래 기술에 따른 버(burr)와 미세 입자들을 제거하는 장치는 대한민국 공개특허 제 2002-0075684 호(발명의 명칭 : 전자칩 부품용 캐리어 테이프의 버 제거장치)에 개시되어 있다.
종래 기술에 따른 전자칩 부품용 캐리어 테이프의 버 제거장치는 몸체; 상기 몸체 상에 설치되어 펀칭장치로부터 안내되는 전자부품 용기용 캐리어 테이프를 홀딩함과 함께 리와인딩장치로 가이드하여 주는 안내수단; 상기 안내수단에 의해 가이드 되는 캐리어 테이프의 칩 삽입홀에 발생된 버를 태우는 버닝수단으로 구성된다.
상기에서 전자칩 부품용 캐리어 테이프는 합성수지로 이루어져 형상유지가 가능한 정도의 강도를 갖는 베이스층의 상부 표면 및 하부 표면에 적어도 제 1 및 제 2 제전층을 포함한다.
상기에서 버를 제거할 때 절단면에 약하게 붙어 있는 미세 입자들도 함께 제거하는데, 이 버와 미세 입자들을 제거하기 위한 버닝수단은 적어도 하나 이상의 히터로 구성되며, 이 히터의 발열온도는 100~1000℃ 이다,
또한, 상기 히터의 대향 측에는 히터로부터 발생되는 열풍에 의해 캐리어 테이프가 밀려나는 것을 방지하도록 전자부품 용기용 캐리어 테이프의 히팅면 반대쪽을 지지하는 지지수단을 더 포함한다.
그러나, 종래 기술에 따른 장치는 전자부품 용기에 형성된 버(burr)와 절단면에 약하게 붙어 있는 미세 입자들을 태워 제거할 때 100℃ 정도의 저온에서 제거하는 경우 제거 시간이 중가되어 생산성이 저하되며, 또한, 1000℃ 정도의 고온으로 제거하는 경우 전자부품 용기가 열에 의해 변형되는 문제점이 있었다. 그리고, 버와 미세 입자들이 제거된 전자부품 용기는 베이스층의 상부 표면 및 하부 표면에 형성된 제 1 및 제 2 제전층이 전기적으로 분리되므로 적층된 상태에서 발생된 정전기를 제거하기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 버와 미세 입자들을 저온에서도 제거하여 열에 의한 변형을 방지하면서 제거 시간을 감소시켜 생산성을 향상시킬 수 있는 전자부품 용기를 제공함에 있다.
본 발명의 다른 목적은 베이스층의 상부 표면 및 하부 표면에 형성된 제 1 및 제 2 제전층이 전기적으로 연결되어 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있는 전자부품 용기를 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 전자부품 용기는 베이스층과, 상기 베이스층 상부 및 하부 표면에 각각 형성된 제 1 및 제 2 제전층과, 상기 베이스층과 제 1 및 제 2 제전층이 매트릭스 형상으로 M × N(M 및 N은 자연수)개가 배열되게 성형되어 형성된 수용홈과, 상기 베이스층의 측면에 상기 제 1 및 제 2 제전층과 전기적으로 연결되게 형성된 도전층을 포함한다.
상기에서 베이스층이 용제성 수지 또는 내용제성 수지로 형성된다.
상기에서 베이스층이 0.5 ∼ 3㎜의 두께로 형성된다.
상기에서 제 1 및 제 2 제전층과 상기 도전층이 전도성 물질 또는 도전성 금속이 포함된 용제성 수지 또는 내용제성 수지로 형성된다.
상기에서 전도성 물질이 탄소 나노 튜브 또는 전도성 탄소가 포함된다.
상기에서 제 1 및 제 2 제전층과 도전층이 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline)의 전도성 고분자 중 어느 하나로 형성된다.
상기에서 제 1 및 제 2 제전층이 0.05 ∼ 0.3㎜ 정도의 두께로 형성된다.
상기 목적들을 달성하기 위한 본 발명에 따른 전자부품 용기의 제조방법은 시트 원단으로 이루어진 베이스층의 상부 및 하부 표면에 제 1 및 제 2 제전층을 형성하는 공정과, 상기 베이스층과 제 1 및 제 2 제전층을 공기로 가압 성형하여 다수 개의 수용홈을 매트릭스 형상으로 형성하는 공정과, 상기 다수 개의 수용홈이 형성된 원단 상태를 각각 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단하는 공정과, 상기 단위 전자부품 용기의 절단면에 제 1 및 제 2 제전층과 전기적으로 연결되는 도전층을 형성하는 공정을 포함한다.
상기에서 베이스층을 용제성 수지 또는 내용제성 수지로 형성한다.
상기에서 베이스층을 0.5 ∼ 3㎜의 두께로 형성한다.
상기에서 제 1 및 제 2 제전층과 도전층을 전도성 물질 또는 도전성 금속이 포함된 용제성 수지 또는 내용제성 수지로 형성한다.
상기에서 제 1 및 제 2 제전층을 상기 베이스층 상부 및 하부 표면에 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline)의 전도성 고분자 중 어느 하나를 코팅하여 형성한다.
상기에서 도전층을 전도성 고분자를 유기용제에 혼합한 상태에서 자동 또는 수동에 의한 침지법, 롤러 코팅법 또는 스프레이법에 의해 형성한다.
상기에서 도전층을 전도성 고분자를 유기용제에 혼합한 상태에서 자동 또는 수동에 의한 천, 스펀지(sponge) 또는 붓(brush)으로 도포하여 형성한다.
상기에서 도전층을 25 ∼ 90℃의 온도에서 0.05 ∼ 0.3㎜ 정도의 두께로 형성한다.
상기에서 도전층을 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline)의 전도성 고분자 중 어느 하나로 형성한다.
상기에서 유기용제로 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 또는 알코올류 중 어느 하나를 사용한다.
상기에서 도전층 형성시 상기 M × N(M 및 N은 자연수)개의 수용홈을 갖는 단위 전자부품 용기로 절단할 때 절단면에 형성되는 버와 미세 입자들을 용해하여 제거하거나 또는 외부에 노출되지 않도록 매몰한다.
따라서, 본 발명은 도전층이 제 1 및 제 2 제전층을 전기적으로 연결하므로 다수 개의 전자부품 용기가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수 있는 이점이 있다. 또한, 도전층이 형성될 때 용제성 수지로 이루어진 버(burr)와 미세 입자들이 유기용제에 의해 저온에서도 용해되어 제거되므로 전자부품 용기가 열에 의해 형태가 변형되는 것이 방지될 뿐만 아니라, 버와 미세 입자들이 내용제성 수지로 형성되어 유기용제에 용해되지 않아도 도전층 형성시 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상되는 이점이 있다.
도 1은 본 발명에 따른 전자부품 용기의 평면도.
도 2는 도 1을 A-A 선으로 절단한 단면도.
도 3 및 도 4는 전자부품 용기의 절단면을 현미경으로 촬영한 사진.
도 5a 내지 도 5d는 본 발명에 따른 전자부품 용기의 제조 공정도.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 전자부품 용기의 평면도이고, 도 2는 도 1을 A-A 선으로 절단한 단면도이다.
본 발명에 따른 전자부품 용기는 베이스층(11), 제 1 및 제 2 제전층(13)(15), 수용홈(19) 및 도전층(17)을 포함한다.
베이스층(11)은 전자부품 용기가 형상을 유지가 가능할 정도의 강도를 갖도록 0.5 ∼ 3㎜ 정도의 두께를 갖는 합성수지로 형성된다. 상기에서 베이스층(11)은 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리에스터(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 유기용제에 용해되지 않는 내용제성 수지 중 어느 하나로 형성되거나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 유기용제에 용해되는 용제성 수지 중 어느 하나로 형성될 수 있다.
제 1 및 제 2 제전층(13)(15)은 베이스층(11)의 상부 표면 및 하부 표면에 각각 압출되어 0.05 ∼ 0.3㎜ 정도의 두께로 형성된다. 상기에서 제 1 및 제 2 제전층(13)(15)은 베이스층(11)과 접착력이 양호하도록 동일한 물질, 즉, 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성되거나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나의 합성수지에 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질이나, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속이 포함되어 표면 저항이 10-6 ∼ 10-9Ωm 정도가 되도록 형성된다.
또한, 제 1 및 제 2 제전층(13)(15)은 베이스층(11)의 상부 및 하부 표면에 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나로 코팅되어 형성될 수도 있다.
상기에서 제 1 및 제 2 제전층(13)(15)은 전도성 물질 또는 도전성 금속이 포함된 용제성 수지 또는 내용제성 수지로 형성되면 포함된 전도성 물질 또는 도전성 금속에 의해 불투명하게 형성되며. 또한, 전도성 고분자로 코팅되어 형성되면 투명하게 형성된다. 따라서, 제 1 및 제 2 제전층(13)(15)은 필요에 따라 선택적으로 형성될 수 있다. 즉, 베이스층(11)이 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate), 폴리카보네이트(PC) 또는 폴리염화비닐(PVC) 등의 투명한 합성수지로 형성되면 투명한 전자부품 용기를 얻기 위해 제 1 및 제 2 제전층(13)(15)이 전도성 고분자로 형성될 수 있다.
수용홈(19)은 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 매트릭스 형상으로 배열되게 성형되어 형성된다. 수용홈(19)은 도 1에 2 × 2개가 형성된 것으로 도시되어 있으나 M × N(M 및 N은 자연수)개가 형성될 수 있다.
도전층(17)은 베이스층(11)의 측면에 제 1 및 제 2 제전층(13)(15)과 전기적으로 연결되게 25 ∼ 90℃ 정도의 저온에서 0.05 ∼ 0.3㎜ 정도의 두께로 형성된다. 그러므로, 도전층(17)은 베이스층(11)의 노출된 측면을 덮으면서 제 1 및 제 2 제전층(13)(15) 사이를 전기적으로 연결한다.
상기에서 도전층(17)은 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질 중 어느 하나, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속 중 어느 하나가 함유된 폴리우레탄 수지, 폴리에스텔 수지, 아크릴계 수지, 비닐계 수지 및 부치랄 수지 등의 합성수지 중 어느 하나로 형성된다. 즉, 도전층(17)은 상술한 도전성 물질을 포함한 상술한 합성수지가 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 등의 유기용제 중 어느 하나와 혼합된 상태에서 전자부품 용기의 측면에 자동 또는 수동에 의한 침지법, 롤러 코팅법 또는 스프레이법으로 형성될 수 있다. 또한 도전층(17)은 상술한 전도성 고분자를 유기용제에 혼합한 상태에서 자동 또는 수동에 의한 천, 스펀지(sponge) 또는 붓(brush)으로 도포되어 형성될 수도 있다
또한, 도전층(17)은 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나가 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 및 알코올류 등의 유기용제 중 어느 하나와 혼합되어 형성될 수 있다.
상기에서 도전층(17)은 제 1 및 제 2 제전층(13)(15)을 전기적으로 연결하므로 다수 개의 전자부품 용기가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈(19) 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수 있다. 또한, 도전층(17)이 도전성 물질을 포함한 유기용제로 형성되므로 측면에 형성되어 있을 수도 있는 버(21 : burr)는 용해되어 제거하거나 또는 매몰되어 덮어 노출되지 않게된다.
즉, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 형성되면 도전층(17)이 형성될 때 버(21 : burr)는 도전성 물질을 포함하는 유기용제에 의해 용해되어 제거된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성되면 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들은 도전성 물질을 포함하는 유기용제에 의해 용해되지 않으나 내부로 매몰되어 노출되지 않는다.
또한, 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 유기용제에 의해 저온에서도 용해되어 제거되므로 전자부품 용기가 열에 의해 형태가 변형되는 것이 방지된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 내용제성 수지로 형성되어 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 용해되어 제거되지 않아도 이 도전층(17) 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상된다.
도 3 및 도 4는 전자부품 용기의 절단면을 현미경으로 촬영한 사진으로, 도 3은 M × N(M 및 N은 자연수)개의 수용홈(19)을 갖도록 전자부품 용기를 절단한 절단면을 촬영한 현미경 사진이고, 도 4는 절단된 전자부품 용기의 버(21 : burr)와 미세 입자들을 제거한 후 절단면을 촬영한 현미경 사진이다. 도 3에서 나타난 바와 같이 전자부품 용기를 절단할 때 절단면에 원 내와 같이 버(burr)가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 되어 미세 입자들이 발생된다. 그러나, 도 4에서 나타난 바와 같이 본 발명과 같이 절단면을 처리하는 것에 의해 버(burr)와 미세 입자들이 제거되고 절단면이 매끈하게 된다.
상기에서 본 발명에 따른 전자부품 용기를 트레이로 설명하였으나 롤(Roll) 상의 캐리어 테이프로 형성될 수도 있다.
도 5a 내지 도 5d는 본 발명에 따른 전자부품 용기의 제조 공정도이다.
도 5a을 참조하면, 시트 원단으로 이루어진 베이스층(11)의 상부 및 하부 표면에 제 1 및 제 2 제전층(13)(15)을 형성한다. 상기에서 베이스층(11)을 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성하거나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 0.5 ∼ 3㎜ 정도의 두께를 갖도록 형성할 수 있다.
그리고, 제 1 및 제 2 제전층(13)(15)을 베이스층(11)과 동일한 물질, 즉, 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나, 또는, 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나를 베이스층(11)의 상부 및 하부 표면에 시트 상태로 압출하여 형성할 수 있다.
이때, 제 1 및 제 2 제전층(13)(15)을 형성하기 위한 합성수지에 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속을 포함시켜 0.05 ∼ 0.3㎜ 정도의 두께로 압출하여 형성한다. 이에, 제 1 및 제 2 제전층(13)(15)은 표면 저항이 10-6 ∼ 10-9Ωm 정도가 된다.
또한, 제 1 및 제 2 제전층(13)(15)을 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나를 코팅하여 형성할 수도 있다.
도 5b를 참조하면, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 상하 금형 사이에서 공기로 가압 성형하여 수용홈(19)을 매트릭스 형상으로 형성한다.
상기에서 M × N(M 및 N은 자연수)개의 수용홈(19)을 형성하는 것은 트레이를 형성하는 것으로 수용홈(19)이 1개의 행에 1 ∼ 5개 정도가 다수 개의 열로 연속되게 형성되어 롤(Roll) 상으로 감을 수 있는 캐리어 테이프로 형성할 수도 있다.
도 5c를 참조하면, 다수 개의 수용홈(19)이 형성된 원단 상태를 M × N(M 및 N은 자연수)개의 수용홈(19)을 갖는 단위 전자부품 용기로 절단한다. 상기에서 단위 전자부품 용기의 절단면에는 다수 개의 버(21 : burr)가 생성될 뿐만 아니라 절단면이 매끈하지 않고 거칠게 되어 약하게 붙어 있는 미세 입자들이 발생된다. 상기에서 버(21 : burr)는 베이스층(11)이나 제 1 및 제 2 제전층(13)(15)이 완전히 제거되지 않고 잔류하여 형성될 수 있다.
도 5d를 참조하면, 단위 전자부품 용기의 절단면의 표면에 도전층(17)을 제 1 및 제 2 제전층(13)(15)과 전기적으로 연결되게 25 ∼ 90℃ 정도의 저온에서 0.05 ∼ 0.3㎜ 정도의 두께로 형성한다. 상기에서 도전층(17)을 탄소 나노 튜브 또는 전도성 탄소 등의 전도성 물질 중 어느 하나, 또는, 금, 은, 구리 또는 알루미늄 등의 도전성 금속 중 어느 하나가 함유된 폴리우레탄 수지, 폴리에스텔 수지, 아크릴계 수지, 비닐계 수지 및 부치랄 수지 등의 합성수지 중 어느 하나를 유기용제와 혼합하여 전자부품 용기의 측면에 자동 또는 수동에 의한 침지법, 롤러 코팅법 또는 스프레이법으로 형성할 수 있다. 또한 도전층(17)을 상술한 전도성 고분자를 유기용제에 혼합한 상태에서 자동 또는 수동에 의한 천, 스펀지(sponge) 또는 붓(brush)으로 도포하여 형성할 수도 있다.
상기에서 유기용제로 토루엔, MEK(메칠 에칠 케톤), 아세톤, 초산에칠, TCE(Tri chloro Ethylene), DMSO(Di Methyl Sulfoxide), DCM(Di Chloro Methane), HFP(Hexa Fluoro -2- Propanol) 또는 알코올류 등 중 어느 하나를 사용할 수 있다.
또한, 도전층(17)을 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline) 등의 전도성 고분자 중 어느 하나를 상술한 유기용제와 혼합하여 형성할 수도 있다.
상기에서 도전층(17)을 베이스층(11)의 측면에 제 1 및 제 2 제전층(13)(15)과 전기적으로 연결되게 형성한다. 그러므로, 도전층(17)은 베이스층(11)의 노출된 측면을 덮으면서 제 1 및 제 2 제전층(13)(15) 사이를 전기적으로 연결한다.
또한, 도전층(17)을 상술한 도전성 물질을 포함한 합성수지를 유기용제에 혼합한 상태에서 형성하므로 베이스층(11)의 측면에 형성된 버(21 : burr)와 미세 입자들을 용해되어 제거하거나 또는 매몰되어 외부에 노출되지 않도록 형성한다.
즉, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 폴리스틸렌(PS), 폴리염화비닐(PVC) 및 ABS(Acrylonitrile Butadiene Styrene) 등의 용제성 수지 중 어느 하나로 형성하면 도전층(17)이 형성할 때 버(21 : burr)와 미세 입자들은 유기용제에 의해 용해되어 제거된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)을 폴리에틸렌(PE), 폴리프로필렌(PP), PET(Polyethylene Terephthalate) 및 폴리카보네이트(PC) 등의 내용제성 수지 중 어느 하나로 형성하면 도전층(17)이 형성할 때 버(21 : burr)와 미세 입자들은 유기용제에 의해 용해되지 않으나 내부로 매몰되어 외부로 노출되지 않게 된다.
상기에서 도전층(17)이 제 1 및 제 2 제전층(13)(15)을 전기적으로 연결하므로 다수 개의 전자부품 용기가 적층된 상태에서도 발생된 정전기를 용이하게 제거할 수 있어 수용홈(19) 내에 있는 전자부품들이 정전기에 의해 파괴되는 것을 방지할 수 있다.
그리고, 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 유기용제에 의해 저온에서도 용해되어 제거되므로 전자부품 용기가 열에 의해 형태가 변형되는 것이 방지된다. 또한, 베이스층(11)과 제 1 및 제 2 제전층(13)(15)이 내용제성 수지로 형성되어 도전층(17)이 형성될 때 버(21 : burr)와 미세 입자들이 용해되지 않아도 이 도전층(17) 내부로 매몰되어 노출되지 않으므로 제거 시간이 감소되어 생산성이 향상된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
11 : 베이스층필름 13 : 제 1 제전층
15 : 제 2 제전층 17 : 도전층
19 : 수용홈 21 : 버(burr)

Claims (7)

  1. 베이스층과,
    상기 베이스층 상부 및 하부 표면에 각각 형성된 제 1 및 제 2 제전층과,
    상기 베이스층과 제 1 및 제 2 제전층이 매트릭스 형상으로 M × N(M 및 N은 자연수)개가 배열되게 성형되어 형성된 수용홈과,
    상기 베이스층의 측면에 상기 제 1 및 제 2 제전층을 전기적으로 연결하면서 상기 베이스층의 절단시 상기 측면에 발생되어 있는 버(burr)와 미세 입자들이 용해되어 제거되거나 또는 매몰되어 외부에 노출되지 않게 전도성 고분자가 혼합된 유기용제가 자동 또는 수동에 의한 침지법, 롤러 코팅법 또는 스프레이법이나, 또는, 천, 스펀지(sponge) 또는 붓(brush)으로 도포되어 형성된 도전층을 포함하는 전자부품 용기.
  2. 청구항 1에 있어서 상기 베이스층이 용제성 수지 또는 내용제성 수지로 형성된 전자부품 용기.
  3. 청구항 1에 있어서 상기 베이스층이 0.5 ∼ 3㎜의 두께로 형성된 전자부품 용기.
  4. 청구항 1에 있어서 상기 제 1 및 제 2 제전층과 상기 도전층이 전도성 물질 또는 도전성 금속이 포함된 용제성 수지 또는 내용제성 수지로 형성된 전자부품 용기.
  5. 청구항 4에 있어서 상기 전도성 물질이 탄소 나노 튜브 또는 전도성 탄소를 포함하는 전자부품 용기.
  6. 청구항 1에 있어서 상기 제 1 및 제 2 제전층과 도전층이 피닷(PEDOT : 3,4-Ethylene Di Oxy Thiophene), PSS(Poly Stylene Sulfonate), 피롤(Pyrrole) 및 폴리아닐린(Poly Aniline)의 전도성 고분자 중 어느 하나로 형성된 전자부품 용기.
  7. 청구항 1에 있어서 상기 제 1 및 제 2 제전층이 0.05 ∼ 0.3㎜ 정도의 두께로 형성된 전자부품 용기.
KR1020180003817A 2018-01-11 2018-01-11 전자부품 용기 KR101910471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180003817A KR101910471B1 (ko) 2018-01-11 2018-01-11 전자부품 용기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003817A KR101910471B1 (ko) 2018-01-11 2018-01-11 전자부품 용기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023538A Division KR101843982B1 (ko) 2017-02-22 2017-02-22 전자부품 용기 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20180097127A KR20180097127A (ko) 2018-08-30
KR101910471B1 true KR101910471B1 (ko) 2018-10-22

Family

ID=63453483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003817A KR101910471B1 (ko) 2018-01-11 2018-01-11 전자부품 용기

Country Status (1)

Country Link
KR (1) KR101910471B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196633B1 (ko) 1995-04-18 1999-06-15 이사오 우치가사키 정전기 보호장치 및 그의 제조방법
JP5638182B2 (ja) * 2007-11-27 2014-12-10 株式会社レグルス 電子部品の収納容器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196633B1 (ko) 1995-04-18 1999-06-15 이사오 우치가사키 정전기 보호장치 및 그의 제조방법
JP5638182B2 (ja) * 2007-11-27 2014-12-10 株式会社レグルス 電子部品の収納容器

Also Published As

Publication number Publication date
KR20180097127A (ko) 2018-08-30

Similar Documents

Publication Publication Date Title
US20220064466A1 (en) Dielectric ink composition
EP2030492B1 (de) Verfahren zur herstellung eines schaltungsteils auf einem substrat, platine und kompositbauteil
CN104853896A (zh) 通过模内工艺制造的主体和用于制造该主体的方法
KR20010041581A (ko) 전도성 잉크 또는 페인트
US20110005815A1 (en) Conductive plate and touch panel including the same
KR101516312B1 (ko) 전지 이송용 트레이의 제조방법
US11310915B2 (en) Thermoforming an electronic device with surface curvature
KR101843982B1 (ko) 전자부품 용기 및 그의 제조방법
US20220097946A1 (en) Anti-slip pad and tray including same
CN105027045B (zh) 触摸面板及其制造方法、成型品及其制造方法和层积膜
KR101910471B1 (ko) 전자부품 용기
JP6578033B2 (ja) 電子部品の容器の製造方法
KR102186468B1 (ko) 전자부품 용기의 제조방법
CN113195230A (zh) 用于将石墨烯从金属衬底中转移出来的方法
KR102072286B1 (ko) 전자부품 용기의 제조방법
KR100985306B1 (ko) 터치 스위치용 중간체 및 터치 스위치용 중간체 제조 방법
KR102154895B1 (ko) 전자부품 용기의 제조방법
KR20180115423A (ko) 캐리어 테이프 및 그 제조방법
US20130342423A1 (en) Electronic device, decorated article, decoration film, manufacturing method for decorated article and manufacturing method for decoration film
KR20180113328A (ko) 캐리어 테이프 및 그 제조방법
JP6736785B2 (ja) ３ｄ印刷された物体における電気的接続を強化する方法
US20170027060A1 (en) Method for forming electrode pattern on substrate by light annealing
WO2024029722A1 (ko) 미소부품 운송장치 및 그 제조방법
CN117881609A (zh) 承载带以及承载带组件
KR20050077607A (ko) 열가소성 투명 플라스틱 압출성형물, 그 제조 장치 및 그제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant