KR102185117B1 - 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법 - Google Patents

박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR102185117B1
KR102185117B1 KR1020140070534A KR20140070534A KR102185117B1 KR 102185117 B1 KR102185117 B1 KR 102185117B1 KR 1020140070534 A KR1020140070534 A KR 1020140070534A KR 20140070534 A KR20140070534 A KR 20140070534A KR 102185117 B1 KR102185117 B1 KR 102185117B1
Authority
KR
South Korea
Prior art keywords
region
thin film
film transistor
channel regions
light blocking
Prior art date
Application number
KR1020140070534A
Other languages
English (en)
Other versions
KR20150142205A (ko
Inventor
박문호
오금미
노소영
류원상
손경모
김재현
김은성
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140070534A priority Critical patent/KR102185117B1/ko
Publication of KR20150142205A publication Critical patent/KR20150142205A/ko
Application granted granted Critical
Publication of KR102185117B1 publication Critical patent/KR102185117B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 광누설전류를 저감시킬 수 있음과 아울러 투과율을 향상시킬 수 있는 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법에 관한 것으로, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 서로 교차하도록 형성되어 화소 영역을 마련하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성되며, 소스 영역, 드레인 영역 및 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터와; 상기 박막트랜지스터와 접속되는 화소 전극과; 상기 액티브층의 하부에 위치하도록 상기 기판 상에 형성되며, 상기 다수개의 채널 영역 각각과 중첩되는 광차단 패턴을 구비하며, 상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들은 슬릿을 사이에 두고 서로 이격되는 것을 특징으로 한다.

Description

박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE, LIQUID CRYSTAL DISPLAY PANEL HAVING THE SAME, AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법에 관한 것으로, 특히 광누설전류를 저감시킬 수 있음과 아울러 투과율을 향상시킬 수 있는 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.
평판형 표시 장치는 기판 상에 형성되어 스위칭 소자 및 구동 소자로 이용되는 박막트랜지스터를 구비한다. 박막트랜지스터는 채널 영역을 형성하는 액티브층과, 채널영역과 중첩되게 형성되는 게이트 전극과, 채널 영역을 사이에 두고 서로 마주보는 소스 및 드레인 전극을 구비한다.
이러한 액티브층의 채널 영역에 광이 입사되며 광누설전류가 증가하게 되어 플리커 등의 화질 저하가 유발되는 문제점이 있다. 이를 해결하기 위해, 액티브층과 완전히 중첩되도록 광차단 패턴 및 블랙매트릭스를 형성하게 되면, 개구율 및 투과율 감소하게 되고 소비전력이 증가하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 광누설전류를 저감시킬 수 있음과 아울러 투과율을 향상시킬 수 있는 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 서로 교차하도록 형성되어 화소 영역을 마련하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성되며, 소스 영역, 드레인 영역 및 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터와; 상기 박막트랜지스터와 접속되는 화소 전극과; 상기 액티브층의 하부에 위치하도록 상기 기판 상에 형성되며, 상기 다수개의 채널 영역 각각과 중첩되는 광차단 패턴을 구비하며, 상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들은 슬릿을 사이에 두고 서로 이격되는 것을 특징으로 한다.
여기서, 상기 소스 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들의 제1 실시 예는 상기 슬릿을 사이에 두고 서로 이격되는 것을 특징으로 한다.
이 때, 상기 광차단 패턴들은 상기 게이트 라인과 나란하거나 수직한 스트라이프 형태로 형성되거나, 상기 광차단 패턴들은 격자 형태의 상기 슬릿을 사이에 두고 이격되는 도트 형태로 형성되거나, 상기 광차단 패턴들은 스트라이프 또는 도트 형태의 슬릿을 가지는 플레이트 형태로 형성되는 것을 특징으로 한다.
또한, 상기 소스 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들의 제2 실시 예는 상기 슬릿없이 플레이트 형태로 형성되는 것을 특징으로 한다.
그리고, 상기 액티브층은 상기 소스 영역, 상기 드레인 영역, 제1 및 제2 채널 영역, 및 상기 제1 및 제2 채널 영역 사이에 형성되는 공통 영역을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판과; 상기 컬러 필터 기판과 액정을 사이에 두고 대향하는 박막트랜지스터 기판을 구비하며, 상기 박막트랜지스터 기판은 기판 상에 서로 교차하도록 형성되어 화소 영역을 마련하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성되며, 소스 영역, 드레인 영역 및 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터와; 상기 박막트랜지스터와 접속되는 화소 전극과; 상기 화소 전극과 전계를 이루는 공통 전극과; 상기 액티브층의 하부에 위치하도록 상기 기판 상에 형성되며, 상기 다수개의 채널 영역 각각과 중첩되는 광차단 패턴을 구비하며, 상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들은 슬릿을 사이에 두고 서로 이격되는 것을 특징으로 한다.
상기 액티브층은 상기 소스 영역, 상기 드레인 영역, 제1 및 제2 채널 영역, 및 상기 제1 및 제2 채널 영역 사이에 형성되는 공통 영역을 구비하며, 상기 소스 영역과 인접하는 상기 공통 영역은 블랙매트릭스와 중첩되며, 상기 드레인 영역과 인접하는 상기 공통 영역은 상기 컬러 필터와 중첩되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널의 제조 방법은 박막트랜지스터 기판과, 블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판을 각각 마련하는 단계와; 블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판을 상기 박막트랜지스터 기판과 합착하는 단계를 포함하며, 상기 박막트랜지스터 기판을 마련하는 단계는 기판 상에 광차단 패턴을 형성하는 단계와; 상기 광차단 패턴을 덮도록 버퍼막을 형성하는 단계와; 소스 영역, 드레인 영역, 공통 영역, 및 상기 광차단 패턴 각각과 중첩되는 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터를 상기 버퍼막 상에 형성하는 단계와; 상기 박막트랜지스터와 접속되는 화소 전극을 형성하는 단계와; 상기 화소 전극과 전계를 이루는 공통 전극을 형성하는 단계를 포함하며, 상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역과 중첩되는 상기 광차단 패턴들은 슬릿을 사이에 두고 서로 이격되는 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법에서는 채널 영역과 중첩되는 광차단 패턴들이 슬릿을 사이에 두고 서로 이격되도록 형성한다. 이에 따라, 본 발명은 광차단 패턴들에 의한 회절 현상으로 액티브 영역의 외부, 즉 블랙매트릭스와 중첩되지 않는 영역으로 광을 유도할 수 있어 투과율 및 개구율이 향상된다. 또한, 본 발명에서는 광차단 패턴을 구비하므로, 광차단 패턴이 없는 구조에 비해 액티브 영역으로 광이 흡수되는 것을 방지할 수 있어 오프전류를 감소시킬 수 있음과 아울러 오프 전류를 화면 구동에 이상이 없는 수준으로 유지할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이다.
도 2는 도 1에서 선"Ⅰ-Ⅰ'"를 따라 절단한 박막트랜지스터 기판을 나타내는 단면도이다.
도 3a 내지 도 3f는 도 1 및 도 2에 도시된 광차단 패턴의 다양한 실시예들을 설명하기 위한 평면도들이다.
도 4는 도 1 내지 도 3에 도시된 광차단 패턴을 이용한 회절 현상을 설명하기 위한 도면이다.
도 5a 및 도 5b는 도 1 및 도 2에 도시된 박막트랜지스터 기판을 포함하는 액정 표시 패널을 나타내는 평면도 및 단면도이다.
도 6은 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이다.
도 7은 도 6에서 선"Ⅱ-Ⅱ'",를 따라 절단한 박막트랜지스터 기판을 나타내는 단면도이다.
도 8a 및 도 8b는 도 6 및 도 7에 도시된 박막트랜지스터 기판을 포함하는 액정 표시 패널을 나타내는 평면도 및 단면도이다.
도 9a 내지 도 9i는 본 발명에 따른 액정 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 박막트랜지스터 기판을 나타내는 평면도이며, 도 2는 도 1에서 선"Ⅰ-Ⅰ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 1 및 도 2에 도시된 박막트랜지스터 기판은 게이트 라인(102), 데이터 라인(104), 박막트랜지스터, 광차단 패턴(130), 화소 전극(122) 및 공통 전극(136)을 구비한다.
게이트 라인(102) 및 데이터 라인(104)은 층간 절연막(116)을 사이에 두고 교차하여 각 화소 영역을 정의한다. 게이트 라인(102)은 각 화소 영역의 박막트랜지스터의 게이트 전극(106)에 스캔 신호를, 데이터 라인(104)은 각 화소 영역의 박막트랜지스터의 소스 전극(108)에 데이터 신호를 공급한다.
화소 전극(122)은 게이트 라인(102) 및 데이터 라인(104)의 교차로 마련된 각 화소 영역의 제2 보호막(128) 상에 형성된다. 이 화소 전극(122)은 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 접속되는 제1 수평부(122A)와, 제1 수평부(122A) 및 게이트 라인(102)과 나란하게 형성된 제2 수평부(122B), 그리고 제1 및 제2 수평부(122A, 122B) 사이에 접속된 다수의 화소부(122C)를 구비한다.
공통 전극(136)은 화소 컨택홀(120)과 중첩되는 영역에서 화소 컨택홀(120)보다 면적이 큰 개구부(134)를 가지도록 형성된다. 이러한 공통 전극(136)은 개구부(134)를 제외한 나머지 영역의 제1 보호막(118) 상에서 형성된다. 이에 따라, 공통 전극(136)은 별도의 공통 라인 없이 인접한 화소 영역의 공통 전극(136)과 전기적으로 연결된다. 그리고, 공통 전극(136)은 각 화소 영역에서 제2 보호막(118)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 필드를 형성한다. 이에 따라, 공통 전압이 공급된 공통 전극(124)은 박막 트랜지스터를 통해 비디오 신호가 공급되는 화소 전극(122)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
박막 트랜지스터는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104)의 데이터 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다.
게이트 전극(106)은 게이트 라인(102)에 포함되는 다수개의 게이트 전극을 구비한다. 본 발명에서는 2개의 게이트 전극, 즉 제1 및 제2 게이트 전극(106A,106B)을 구비하는 것을 예로 들어 설명하기로 한다.
제1 게이트 전극(106A)은 액티브층의 제1 채녈 영역(114A)과 중첩되며, 제2 게이트 전극(106B)은 액티브층의 제2 채널 영역(114B)과 중첩된다. 이러한 제1 및 제2 게이트 전극(106A,106B)은 직렬로 형성되므로 소스 영역 및 드레인 영역(114S,114D) 사이에는 제1 및 제2 채널 영역(114A,114B)이 형성된다. 이에 따라, 박막트랜지스터의 채널 영역(114A,114B)의 전체 길이가 길어지므로, 소스 영역(114S)과 접속된 소스 전극(108)과, 드레인 영역(114D)과 접속된 드레인 전극(110) 사이의 저항이 커진다. 이에 따라, 다수개의 게이트 전극(즉, 다수개의 채널 영역)을 가지는 박막트랜지스터의 턴 오프시 오프 전류를 낮출 수 있다.
소스 전극(108)은 데이터 라인(104)과 접속되며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 소스 컨택홀(124S)을 통해 액티브층의 소스 영역(114S)과 접속된다.
드레인 전극(110)은 소스 전극(108)과 마주하며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 제1 및 제2 보호막(118,128)을 관통하는 화소 컨택홀(120)을 통해 화소 전극(122)과 접속된다.
액티브층(114)은 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성한다. 이 액티브층(114)은 도 1에 도시된 바와 같이 버퍼막(126) 상에 "U"자 또는 역"U"자 형태로 형성되거나, 다른 형태로도 형성가능하다. 액티브층(114)은 제1 및 제2 채널 영역(114A,114B), 공통 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)를 구비한다.
제1 채널 영역(114A)은 게이트 절연막(112)을 사이에 두고 제1 게이트 전극(106A)과 중첩되며, 제2 채널 영역(114B)은 게이트 절연막(112)을 사이에 두고 제2 게이트 전극(106B)과 중첩된다. 공통 영역(114C)은 제1 및 제2 채널 영역(114A,114B) 사이에 형성되며, n형 또는 p형 불순물이 주입된다. 소스 영역(114S)은 n형 또는 p형 불순물이 주입되며, 소스 콘택홀(124S)을 통해 소스 전극(108)과 접속된다. 드레인 영역(114D)은 n형 또는 p형 불순물이 주입되며, 드레인 콘택홀(124D)을 통해 드레인 전극(110)과 각각 접속된다. 소스 영역(114S), 드레인 영역(114D) 및 공통 영역(114C)에는 서로 동일하거나 다른 불순물이 서로 동일한 농도 또는 다른 농도로 주입될 수 있다. 다만, 소스 영역(114S), 드레인 영역(114D) 및 공통 영역(114C)에 서로 동일한 불순물이 동일한 농도로 주입되는 경우, 마스크 공정 수 증가를 방지할 수 있다.
버퍼막(126)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(126)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다. 이러한 버퍼막(126)은 기판(101) 상에 형성된 광차단 패턴(130)을 덮도록 형성되며, 광차단 패턴(130)의 회절 효과와 투과율 향상 효과를 얻기 위해 0.1㎛~수㎛로 형성된다.
광차단 패턴(130)은 미세한 슬릿(132)을 사이에 두고 인접한 광차단 패턴(130)과 이격되도록 형성된다. 이 광차단 패턴들(130)은 제1 및 제2 채널 영역(114A,114B)과 중첩되도록 기판(101) 상에 등간격으로 배치된다. 이러한 광차단 패턴(130)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다. 특히, 광차단 패턴은(130)은 그 광차단 패턴(130) 상에 형성되는 다수의 박막 형성시 적용되는 고온 열공정을 견딜 수 있는 내열성이 좋은 재질로 형성된다.
광차단 패턴(130)은 도 1 및 도 3a에 도시된 스트라이프 형태, 도 3b 내지 도 3e에 도시된 도트 형태, 또는 도 3f에 도시된 플레이트 형태로 형성된다.
즉, 스트라이프 형태의 광차단 패턴(130)은 도 1에 도시된 바와 같이 게이트 라인(102)과 나란하게 형성되거나 도 3a에 도시된 바와 같이 게이트 라인(102)과 수직하게 형성된다. 이 스트라이프 형태의 광차단 패턴들(130)은 스트라이프 형태의 슬릿(132)을 사이에 두고 서로 이격되도록 형성된다.
도트 형태의 광차단 패턴(130)은 도 3b 내지 도 3e에 도시된 바와 같이 사각형 또는 마름모와 같은 다각형 또는 타원형태로 형성된다. 이 광차단 패턴(130)은 도 3b 및 도 3c에 도시된 바와 같이 상하좌우로 인접한 광차단 패턴(130)과 나란하게 배열되거나, 도 3d 및 도 3e에 도시된 바와 같이 다음 행(또는 열)에 위치하는 광차단 패턴들(130) 사이에 배열된다. 이 도트 형태의 광차단 패턴들(130)은 격자 형태의 슬릿(132)을 사이에 두고 서로 이격되도록 형성된다.
플레이트 형태의 광차단 패턴(130)은 도 3f에 도시된 바와 같이 다수개의 다각형 또는 타원 형태의 슬릿(132)을 가지도록 형성된다.
이와 같은 광차단 패턴(130)은 백라이트 유닛(도시하지 않음)에서 출사되어 제1 및 제2 채널 영역(114A,114B)으로 입사되는 광을 흡수하거나 반사하므로, 제1 및 제2 채널 영역(114A,114B)으로 입사되는 광을 최소화할 수 있다. 이에 따라, 광 누설 전류를 감소시킬 수 있으므로, 오프 전류를 화면 구동에 이상이 없는 수준으로 유지할 수 있다.
또한, 광차단 패턴(130)들 사이에 위치하는 슬릿(132)에 입사되는 광은 그대로 직진하지 않고 회절되어 제1 및 제2 채널 영역(114A,114B) 이외의 영역으로 퍼져나가므로 제1 및 제2 채널 영역(114A,114B)에 도달하는 광이 감소한다. 여기서, 회절은 도 4에 도시된 바와 같이 광차단 패턴(130)에 형성된 Dx의 길이와 Dy의 폭을 가지는 슬릿(132)의 중심을 통과한 광이 슬릿(132)의 폭(Dy)보다 큰 θy만큼 퍼져나가는 현상이다. 이와 같이, 회절 현상에 의해 슬릿(132)을 통과한 광은 제1 및 제2 채널 영역(114A,114B) 이외의 영역으로 유도되므로, 그 유도된 광을 이용하여 투과율을 향상시킨다. 즉, 도 5a 및 도 5b에 도시된 바와 같이 제1 및 제2 채널 영역(114A,114B) 이외의 영역으로 유도된 광의 진행 방향에 위치하는 상부 기판(111) 상에 형성된 블랙매트릭스(152)를 제거한다. 특히, 화소 전극(122)과 중첩되는 공통 영역(114C)은 드레인 영역(114D)과 인접하며, 그 드레인 영역(114D)과 인접한 공통 영역(114C) 상부에 위치하는 블랙매트릭스(152)를 제거한다. 이 경우, 소스 영역(114S)과 인접하는 공통 영역(114C)은 블랙매트릭스(152)와 중첩되며, 드레인 영역(114D)과 인접하는 공통 영역(114C)은 컬러 필터(154)와 중첩된다. 이에 따라, 제1 및 제2 채널 영역(114A,114B) 이외의 영역으로 유도된 광이, 드레인 영역(114D)과 인접하는 공통 영역(114C)과 중첩되는 컬러 필터(154)를 통해 외부로 출사되므로 투과율을 향상시킬 수 있어 소비전력을 감소시킬 수 있다.
도 6은 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이며, 도 7은 도 6에서 선"Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 6 및 도 7에 도시된 박막트랜지스터 기판은 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판과 대비하여 제1 및 제2 채널 영역(114A,114B) 각각에 형성된 광차단 패턴(140,144)이 서로 다른 형태로 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
광차단 패턴은 제1 채널 영역(114A)과 중첩되도록 기판(101) 상에 형성된 제1 광차단 패턴(140)과, 제2 채널 영역(114B)과 중첩되도록 기판(101) 상에 형성된 제2 광차단 패턴(144)을 구비한다. 여기서, 제1 및 제2 광차단 패턴(140,144)은 Mo, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.
제1 광차단 패턴(140)은 슬릿이 없는 플레이트 형태로 형성되어 제1 채널 영역(114A)과 완전히 중첩된다. 여기서, 제1 채널 영역(114A)은 소스 영역(114S)과 인접하게 형성된다. 이 제1 광차단 패턴(140)에 의해 제1 채널 영역(114A)으로 입사되는 광을 차단할 수 있으므로 광누설 전류를 감소시킬 수 있다.
제2 광차단 패턴(144)은 미세한 슬릿(142)을 사이에 두고 인접한 제2 광차단 패턴(144)과 등간격으로 이격되도록 형성된다. 제2 광차단 패턴(144)은 전술한 바와 같이 도 1 및 도 3a에 도시된 스트라이프 형태, 도 3b 내지 도 3e에 도시된 도트 형태 또는 도 3f에 도시된 플레이트 형태로 형성된다.
이 제2 광차단 패턴(144)들 사이에 위치하는 슬릿(142)에 입사되는 광은 그대로 직진하지 않고 회절되어 제2 채널 영역(114B) 이외의 영역으로 퍼져나가므로 제2 채널 영역(114B)에 도달하는 광이 감소하므로 광전효과에 의한 오프 전류 상승을 방지할 수 있다. 또한, 회절 현상에 의해 슬릿(144)을 통과한 광은 제2 채널 영역(114B) 이외의 영역으로 유도되므로, 그 유도된 광을 이용하여 투과율을 향상시킨다. 즉, 도 8a 및 도 8b에 도시된 바와 같이 제2 채널 영역(114B) 이외의 영역으로 유도된 광의 진행 방향에 위치하는 상부 기판(111) 상에 형성된 블랙매트릭스(152)를 제거한다. 특히, 화소 전극(122)과 중첩되는 공통 영역(114C)은 드레인 영역(114D)과 인접하며, 그 드레인 영역(114D)과 인접한 공통 영역(114C) 상부에 위치하는 블랙매트릭스(152)를 제거한다. 이 경우, 소스 영역(114S)과 인접하는 공통 영역(114C)은 블랙매트릭스(152)와 중첩되며, 드레인 영역(114D)과 인접하는 공통 영역(114C)은 컬러 필터(154)와 중첩된다. 이에 따라, 제2 채널 영역(114A,114B) 이외의 영역으로 유도된 광이, 드레인 영역(114D)과 인접하는 공통 영역(114C)과 중첩되는 컬러 필터(154)를 통해 외부로 출사되므로 투과율을 향상시킬 수 있어 소비전력을 감소시킬 수 있다.
도 9a 내지 도 9i는 도 8에 도시된 액정 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 하부 기판(101) 상에 광차단 패턴(140,144)이 형성된다.
구체적으로, 하부 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 광차단 패턴(140,144)이 형성된다.
도 9b를 참조하면, 광차단 패턴(140,144)이 형성된 하부 기판(101) 상에 버퍼막(126)이 형성되고, 그 위에 액티브층(114)이 형성된다.
구체적으로, 광차단 패턴(140,144)이 형성된 하부 기판(101) 상에 LPCVD(Low Pressure Chemical Vpeor Deposition), PECVD(Plasma Enhanced Chemical Vpeor Deposition) 등의 방법을 통해 버퍼막(126) 및 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(114)이 형성된다.
도 9c를 참조하면, 액티브층(114)이 형성된 버퍼막(126) 상에 게이트 절연막(112)이 형성되고, 그 위에 제1 및 제2 게이트 전극(106A,106B)을 포함하는 게이트 라인(102)이 형성된다.
구체적으로, 액티브층(114)이 형성된 버퍼막(126) 상에 게이트 절연막(112)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막(112)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 패터닝함으로써 게이트 절연막(112) 상에 제1 및 제2 게이트 전극(106A,106B)을 포함하는 게이트 라인(102)이 형성된다.
그리고, 제1 및 제2 게이트 전극(106A,106B)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입하여 액티브층(114)의 공통 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.
도 9d를 참조하면, 제1 및 제2 게이트 전극(106A,106B)을 포함하는 게이트 라인(102)이 형성된 게이트 절연막(112) 상에 소스 컨택홀(124S) 및 드레인 컨택홀(124D)을 가지는 층간 절연막(116)이 형성된다.
구체적으로, 게이트 라인(102)이 형성된 게이트 절연막(112) 상에 PECVD 등의 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 게이트 절연막(112)이 패터닝됨으로써 소스 컨택홀(124S) 및 드레인 컨택홀(124D)이 형성된다. 여기서, 소스 컨택홀(124S)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 소스 영역(114S)을 노출시키며, 드레인 컨택홀(124D)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 드레인 영역(114D)을 노출시킨다.
도 9e를 참조하면, 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110) 및 데이터 라인(104)이 형성된다.
구체적으로, 소스 컨택홀(124S) 및 드레인 컨택홀(124D)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110) 및 데이터 라인(104)이 형성된다.
도 9f를 참조하면, 소스 전극(108), 드레인 전극(110) 및 데이터 라인(104)이 형성된 층간 절연막(116) 상에 제1 보호막(118)이 형성되고, 그 위에 공통 전극(136)이 형성된다.
구체적으로, 소스 전극(108), 드레인 전극(110) 및 데이터 라인(104)이 형성된 층간 절연막(116) 상에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 포토아크릴 등과 같은 유기 절연 물질의 제1 보호막(118)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 투명 금속층이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 투명 금속층이 패터닝함으로써 개구부(134)를 가지는 공통 전극(136)이 형성된다.
도 9g를 참조하면, 공통 전극(136)이 형성된 제1 보호막(118) 상에 화소 컨택홀(120)을 가지는 제2 보호막(128)이 형성된다.
구체적으로, 공통 전극(134)이 형성된 제1 보호막(118) 상에 유기 절연 물질 또는 무기 절연 물질의 제2 보호막(128)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 제2 보호막(128)이 패터닝함으로써 화소 컨택홀(120)이 형성된다. 여기서, 화소 컨택홀(120)은 제1 및 제2 보호막(118,128)을 관통하여 드레인 전극(110)을 노출시킨다.
도 9h를 참조하면, 화소 컨택홀(120)을 가지는 제2 보호막(128) 상에 화소 전극(122)이 형성된다.
구체적으로, 화소 컨택홀(120)을 가지는 제2 보호막(128) 상에 스퍼터링 등의 증착 방법으로 투명 금속층이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 투명 금속층이 패터닝함으로써 화소 전극(122)이 형성된다.
도 9i를 참조하면, 화소 전극(122)이 형성된 박막트랜지스터 기판과, 별도의 공정으로 마련된 컬러 필터 기판을 실런트(도시하지 않음)를 이용하여 합착함으로써 액정 표시 패널이 완성된다. 여기서, 컬러 필터 기판은 상부 기판(111) 상에 블랙매트릭스(152) 및 컬러 필터(154)가 순차적으로 적층됨으로써 완성된다.
한편, 본 발명은 프린지 전계형 액정 표시 패널을 예로 들어 설명하였지만, 이외에도 수직 전계형, 수평 전계형 등 모든 액정 표시 패널에 적용가능하다.
또한, 본 발명에 따른 광차단 패턴은 액정 표시 패널에 적용되는 것을 예로 들어 설명하였지만, 이외에도 박막트랜지스터를 구비하는 유기 발광 표시 패널 뿐만 아니라 박막트랜지스터를 구비하는 모든 평판 표시 패널에도 적용가능하다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
114 : 액티브층 122 : 화소 전극
130, 140. 144 : 광차단 패턴 132, 142: 슬릿
136 : 공통 전극 152 : 블랙매트릭스
154 : 컬러 필터

Claims (11)

  1. 기판 상에 서로 교차하도록 배치되어 화소 영역을 마련하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 배치되며, 소스 영역, 드레인 영역 및 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터와;
    상기 박막트랜지스터와 접속되는 화소 전극과;
    상기 다수개의 채널 영역 각각과 중첩되도록 상기 액티브층과 상기 기판 사이에 배치되는 광차단 패턴을 구비하며,
    상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역은 슬릿을 사이에 두고 서로 이격되는 상기 광차단 패턴들과 중첩되며,
    상기 다수개의 채널 영역 중 상기 소스 영역과 인접하는 상기 채널 영역은 상기 슬릿없이 플레이트 형태로 형성된 상기 광차단 패턴들과 중첩되는 박막트랜지스터 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 광차단 패턴들은 상기 게이트 라인과 나란하거나 수직한 스트라이프 형태로 형성되거나,
    상기 광차단 패턴들은 격자 형태의 상기 슬릿을 사이에 두고 이격되는 도트 형태로 형성되거나,
    상기 광차단 패턴들은 스트라이프 또는 도트 형태의 슬릿을 가지는 플레이트 형태로 형성되는 박막트랜지스터 기판.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 액티브층은 상기 소스 영역, 상기 드레인 영역, 제1 및 제2 채널 영역, 및 상기 제1 및 제2 채널 영역 사이에 형성되는 공통 영역을 구비하는 박막트랜지스터 기판.
  6. 블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판과;
    상기 컬러 필터 기판과 액정을 사이에 두고 대향하는 박막트랜지스터 기판을 구비하며,
    상기 박막트랜지스터 기판은
    기판 상에 서로 교차하도록 배치되어 화소 영역을 마련하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 배치되며, 소스 영역, 드레인 영역 및 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터와;
    상기 박막트랜지스터와 접속되는 화소 전극과;
    상기 화소 전극과 전계를 이루는 공통 전극과;
    상기 다수개의 채널 영역 각각과 중첩되도록 상기 액티브층과 상기 기판 사이에 배치되는 광차단 패턴을 구비하며,
    상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역은 슬릿을 사이에 두고 서로 이격되는 상기 광차단 패턴들과 중첩되며,
    상기 다수개의 채널 영역 중 상기 소스 영역과 인접하는 상기 채널 영역은 상기 슬릿없이 플레이트 형태로 형성된 상기 광차단 패턴들과 중첩되는 액정 표시 패널.
  7. 제 6 항에 있어서,
    상기 액티브층은 상기 소스 영역, 상기 드레인 영역, 제1 및 제2 채널 영역, 및 상기 제1 및 제2 채널 영역 사이에 형성되는 공통 영역을 구비하며,
    상기 소스 영역과 인접하는 상기 공통 영역은 블랙매트릭스와 중첩되며,
    상기 드레인 영역과 인접하는 상기 공통 영역은 상기 컬러 필터와 중첩되는 액정 표시 패널.
  8. 박막트랜지스터 기판과, 블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판을 각각 마련하는 단계와;
    블랙매트릭스 및 컬러 필터를 가지는 컬러 필터 기판을 상기 박막트랜지스터 기판과 합착하는 단계를 포함하며,
    상기 박막트랜지스터 기판을 마련하는 단계는
    기판 상에 광차단 패턴을 형성하는 단계와;
    상기 광차단 패턴을 덮도록 버퍼막을 형성하는 단계와;
    소스 영역, 드레인 영역, 공통 영역, 및 상기 광차단 패턴 각각과 중첩되는 다수개의 채널 영역을 가지는 액티브층, 상기 다수개의 채널 영역과 중첩되는 게이트 전극, 상기 액티브층의 소스 영역과 중첩되는 소스 전극, 상기 액티브층의 드레인 영역과 중첩되는 드레인 전극을 포함하는 박막트랜지스터를 상기 버퍼막 상에 형성하는 단계와;
    상기 박막트랜지스터와 접속되는 화소 전극을 형성하는 단계와;
    상기 화소 전극과 전계를 이루는 공통 전극을 형성하는 단계를 포함하며,
    상기 다수개의 채널 영역 중 상기 드레인 영역과 인접하는 상기 채널 영역은 슬릿을 사이에 두고 서로 이격되는 상기 광차단 패턴들과 중첩되며,
    상기 다수개의 채널 영역 중 상기 소스 영역과 인접하는 상기 채널 영역은 상기 슬릿없이 플레이트 형태로 형성된 상기 광차단 패턴들과 중첩되는 액정 표시 패널의 제조 방법.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 컬러 필터 기판을 마련하는 단계는
    상기 소스 영역과 인접하는 상기 공통 영역과 중첩되도록 상기 블랙매트릭스를 형성하는 단계와;
    상기 드레인 영역과 인접하는 상기 공통 영역과 중첩되도록 상기 컬러 필터를 형성하는 단계를 포함하는 액정 표시 패널의 제조 방법.
KR1020140070534A 2014-06-11 2014-06-11 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법 KR102185117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140070534A KR102185117B1 (ko) 2014-06-11 2014-06-11 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070534A KR102185117B1 (ko) 2014-06-11 2014-06-11 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150142205A KR20150142205A (ko) 2015-12-22
KR102185117B1 true KR102185117B1 (ko) 2020-12-01

Family

ID=55081549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070534A KR102185117B1 (ko) 2014-06-11 2014-06-11 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR102185117B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106940503B (zh) * 2016-01-05 2020-04-24 群创光电股份有限公司 显示设备
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342923A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
KR20070122023A (ko) * 2006-06-23 2007-12-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20150142205A (ko) 2015-12-22

Similar Documents

Publication Publication Date Title
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
CN108807549B (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US20050270445A1 (en) Thin film transistor substrate with color filter and method for fabricating the same
US20140125909A1 (en) Pixel unit, array substrate, liquid crystal panel and method for manufacturing the array substrate
JP2004280110A (ja) 表示装置用表示板及びその製造方法とその表示板を含む液晶表示装置
US9323096B2 (en) Pixel unit, method for fabricating the same and liquid crystal display device
JP2004348130A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US8665413B2 (en) Thin film transistor array panel, liquid crystal display, and manufacturing method thereof
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR102185117B1 (ko) 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법
KR20170124428A (ko) 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
KR101820713B1 (ko) 액정표시장치 및 그 제조방법
KR100908849B1 (ko) 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP4782389B2 (ja) 表示装置用表示板及びその表示板を含む液晶表示装置
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR101341783B1 (ko) 액정표시장치 및 그의 제조방법
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR102570648B1 (ko) 표시 장치 및 그 제조 방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant