KR102170216B1 - Light emitting device and light emitting device package - Google Patents
Light emitting device and light emitting device package Download PDFInfo
- Publication number
- KR102170216B1 KR102170216B1 KR1020140076292A KR20140076292A KR102170216B1 KR 102170216 B1 KR102170216 B1 KR 102170216B1 KR 1020140076292 A KR1020140076292 A KR 1020140076292A KR 20140076292 A KR20140076292 A KR 20140076292A KR 102170216 B1 KR102170216 B1 KR 102170216B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- emitting device
- electrode
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
실시 예의 발광 소자는 서브 마운트와, 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드와, 서브 마운트 위에 배치되며, 제1 및 제2 금속 패드와 각각 연결된 제1 및 제2 도전형 반도체층과 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물과, 제1 및 제2 금속 패드와 제1 및 제2 도전형 반도체층을 각각 연결하는 제1 및 제2 범프와, 제1 및 제2 범프와 제1 및 제2 도전형 반도체층을 각각 연결하는 제1 및 제2 전극; 및 제1 또는 제2 전극 중 적어도 한 곳에 배치되는 열 차단층을 포함한다.The light emitting device of the embodiment includes a sub-mount, first and second metal pads disposed horizontally spaced apart on the sub-mount, and first and second conductive materials disposed on the sub-mount and connected to the first and second metal pads, respectively. A light emitting structure including an active layer disposed between the type semiconductor layer and the first and second conductive type semiconductor layers, and first and second connecting the first and second metal pads and the first and second conductive type semiconductor layers, respectively. First and second electrodes connecting the second bumps, the first and second bumps, and the first and second conductivity-type semiconductor layers, respectively; And a heat blocking layer disposed on at least one of the first or second electrodes.
Description
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light Emitting Diode (LED) is a kind of semiconductor device that converts electricity into infrared or light using the characteristics of a compound semiconductor to send and receive signals, or used as a light source.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are in the spotlight as core materials for light-emitting devices such as light-emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.These light-emitting diodes do not contain environmentally hazardous substances such as mercury (Hg), which are used in conventional lighting equipment such as incandescent and fluorescent lamps, so they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption. Are replacing them.
발광 소자가 심자외선 파장 대역의 광을 방출할 경우, 높은 구동 전압으로 인해 열 손실율이 높아질 수 있다. 또한, 플립 칩 본딩형 서브 마운트(미도시)와 에피층(미도시)의 접합부에서 전류가 흐르는 경로와 열이 흐르는 경로가 일치하여, 열화(thermal degradation)에 의해 발광 소자의 성능이 저하될 수 있다.When the light emitting device emits light in the deep ultraviolet wavelength band, a heat loss rate may increase due to a high driving voltage. In addition, the path through which the current flows and the path through which heat flows at the junction between the flip-chip bonding type sub-mount (not shown) and the epi layer (not shown) coincide, so that the performance of the light emitting device may be degraded due to thermal degradation. have.
실시 예는 열화를 방지하여 개선된 성능을 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having improved performance by preventing deterioration.
일 실시 예에 의한 발광 소자는, 서브 마운트; 상기 서브 마운트 위에 수평 방향으로 이격되어 배치된 제1 및 제2 금속 패드; 상기 서브 마운트 위에 배치되며, 상기 제1 및 제2 금속 패드와 각각 연결된 제1 및 제2 도전형 반도체층과 상기 제1 및 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제1 및 제2 금속 패드와 상기 제1 및 제2 도전형 반도체층을 각각 연결하는 제1 및 제2 범프; 상기 제1 및 제2 범프와 상기 제1 및 제2 도전형 반도체층을 각각 연결하는 제1 및 제2 전극; 및 상기 제1 또는 제2 전극 중 적어도 한 곳에 배치되는 열 차단층을 포함할 수 있다.A light emitting device according to an embodiment includes a sub-mount; First and second metal pads spaced apart from each other in a horizontal direction on the sub-mount; A light-emitting structure disposed on the sub-mount and including first and second conductive type semiconductor layers connected to the first and second metal pads, respectively, and an active layer disposed between the first and second conductive type semiconductor layers; First and second bumps respectively connecting the first and second metal pads and the first and second conductivity-type semiconductor layers; First and second electrodes respectively connecting the first and second bumps and the first and second conductivity-type semiconductor layers; And a heat blocking layer disposed on at least one of the first or second electrodes.
상기 열 차단층은 상기 제1 범프와 상기 제1 도전형 반도체층 사이에 배치된 제1 열 차단층을 포함할 수 있다. 상기 열 차단층은 상기 제2 범프와 상기 제2 도전형 반도체층 사이에 배치된 제2 열 차단층을 더 포함할 수 있다.The thermal barrier layer may include a first thermal barrier layer disposed between the first bump and the first conductivity type semiconductor layer. The thermal barrier layer may further include a second thermal barrier layer disposed between the second bump and the second conductivity type semiconductor layer.
상기 열 차단층은 논 오믹(non-ohmic)층을 포함할 수 있다.The heat blocking layer may include a non-ohmic layer.
상기 논 오믹층은 절연 물질로 이루어질 수 있다. 이 경우, 상기 열 차단층의 두께는 100 ㎚ 내지 1 ㎛일 수 있다.The non-ohmic layer may be made of an insulating material. In this case, the thickness of the heat blocking layer may be 100 nm to 1 μm.
또는, 상기 논 오믹층은 쇼키 금속으로 이루어질 수 있다. 이 경우, 상기 열 차단층의 두께는 100 ㎚ 내지 5 ㎛일 수 있다.Alternatively, the non-ohmic layer may be made of Schoki metal. In this case, the thickness of the heat blocking layer may be 100 nm to 5 μm.
상기 열 차단층과 상기 제1 범프는 상기 서브 마운트의 두께 방향으로 오버랩될 수 있다.The heat blocking layer and the first bump may overlap in the thickness direction of the sub-mount.
상기 열 차단층과 상기 제2 범프는 상기 서브 마운트의 두께 방향으로 오버랩될 수 있다.The heat blocking layer and the second bump may overlap in the thickness direction of the sub-mount.
상기 열 차단층의 최소 두께는 100 ㎚ 이상일 수 있다.The minimum thickness of the heat blocking layer may be 100 nm or more.
상기 제1 또는 제2 범프의 제1 폭이 상기 열 차단층의 제2 폭보다 큰 정도는 -5 ㎛ 내지 20 ㎛일 수 있다.A degree in which the first width of the first or second bump is greater than the second width of the heat blocking layer may be -5 µm to 20 µm.
상기 활성층은 330 ㎚ 이하의 파장 대역을 갖는 광을 방출할 수 있다.The active layer may emit light having a wavelength band of 330 nm or less.
다른 실시 예에 의한 발광 소자 패키지는, 패키지 몸체; 및 상기 패키지 몸체 위에 배치되며, 상기 발광 소자를 포함할 수 있다.A light emitting device package according to another embodiment includes: a package body; And the light emitting device disposed on the package body.
실시 예에 따른 발광 소자 및 발광 소자 패키지는 제1 및/또는 제2 범프와 수직 방향으로 오버랩하는 부분에 절연 물질이나 쇼키 금속으로 구현되는 제1 및/또는 제2 열 차단층을 배치하여, 전류 흐름 경로 및 열 흐름 경로를 불일치시킴으로써, 제1 및/또는 제2 범프로의 직접적인 열 흐름을 국부적으로 차단하여, 발광 구조물의 열화를 방지하기 때문에, 개선된 신뢰성을 갖고 우수한 열 방출 효율을 갖는다.In the light emitting device and the light emitting device package according to the embodiment, a first and/or second heat blocking layer formed of an insulating material or a Schottky metal is disposed at a portion overlapping the first and/or second bumps in a vertical direction, By mismatching the flow path and the heat flow path, it has improved reliability and excellent heat dissipation efficiency because it prevents deterioration of the light emitting structure by locally blocking the direct heat flow to the first and/or second bump.
도 1은 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 A-A'선을 따라 절취한 발광 소자의 일 실시 예의 단면도를 나타낸다.
도 3은 도 1에 도시된 A-A'선을 따라 절취한 발광 소자의 다른 실시 예의 단면도를 나타낸다.
도 4는 도 2 및 도 3에 도시된 B-B'선을 따라 절취한 단면의 에너지 밴드 다이어그램을 나타낸다.
도 5는 도 2 및 도 3에 도시된 C-C'선을 따라 절취한 단면의 일 실시 예의 에너지 밴드 다이어그램을 나타낸다.
도 6은 도 2 및 도 3에 도시된 C-C'선을 따라 절취한 단면의 다른 실시 예의 에너지 밴드 다이어그램을 나타낸다.
도 7은 제1 및 제2 범프에서의 열 과밀 현상을 설명하기 위한 도면이다.
도 8은 제1 열 차단층의 두께의 변화에 따른 열 저항의 변화를 나타내는 그래프이다.
도 9는 제1 열 차단층의 두께의 변화에 따른 열 전도율의 변화를 나타내는 그래프이다.
도 10은 제1 열 차단층의 제5 폭과 제1 범프의 제6 폭 간의 폭 차이값에 따른 상대적 열 차단 효율과 상대적 전기 효율을 나타내는 그래프이다.
도 11은 일 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
도 12는 실시예에 의한 공기 살균 장치의 사시도를 나타낸다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
FIG. 2 is a cross-sectional view of an embodiment of a light emitting device taken along line A-A' shown in FIG. 1.
FIG. 3 is a cross-sectional view of another embodiment of a light emitting device taken along line A-A' shown in FIG. 1.
4 is an energy band diagram of a cross section taken along line B-B' shown in FIGS. 2 and 3.
5 shows an energy band diagram of an embodiment of a cross section taken along line C-C′ shown in FIGS. 2 and 3.
6 is an energy band diagram of another embodiment of a cross section taken along line C-C′ shown in FIGS. 2 and 3.
7 is a diagram for describing a thermal overcrowding phenomenon in the first and second bumps.
8 is a graph showing a change in thermal resistance according to a change in the thickness of the first thermal barrier layer.
9 is a graph showing a change in thermal conductivity according to a change in the thickness of the first thermal barrier layer.
10 is a graph showing relative heat shielding efficiency and relative electrical efficiency according to a difference in width between a fifth width of a first heat shielding layer and a sixth width of a first bump.
11 is a cross-sectional view of a light emitting device package according to an embodiment.
12 is a perspective view of an air sterilization apparatus according to an embodiment.
13 shows a head lamp including a light emitting device package according to an embodiment.
14 illustrates a lighting device including a light emitting device or a light emitting device package according to an embodiment.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to explain the present invention by way of example, and to aid understanding of the invention. However, the embodiments according to the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely describe the present invention to those with average knowledge in the art.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed in the "top (top)" or "bottom (on or under)" of each element, the top (top) or bottom (bottom) (on or under) includes both elements in direct contact with each other or in which one or more other elements are indirectly formed between the two elements. In addition, when expressed as “up (up)” or “on or under”, the meaning of not only an upward direction but also a downward direction based on one element may be included.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.In addition, relational terms such as “first” and “second,” “top/top/top” and “bottom/bottom/bottom” used hereinafter may be any physical or logical relationship between such entities or elements, or It may be used solely to distinguish one entity or element from another entity or element, without necessarily requiring or implying an order.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not fully reflect the actual size.
도 1은 실시 예에 의한 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 A-A'선을 따라 절취한 발광 소자(100)의 일 실시 예(100A)의 단면도를 나타내고, 도 3은 도 1에 도시된 A-A'선을 따라 절취한 발광 소자(100)의 다른 실시 예(100B)의 단면도를 나타낸다.1 is a plan view of a
도 1은 도 2 및 도 3에서 서브 마운트(110), 제1 금속 패드(182), 제2 금속 패드(184, 186), 제1 도전형 상부 스프레드(spread)층(152), 제1 도전형 하부 스프레드층(172), 제2 도전형 상부 스프레드층(154, 156), 및 제2 도전형 하부 스프레드층(174, 176)을 제거한 후, Z축 방향으로 발광 소자(100A, 100B)를 바라본 평면도에 해당한다.1 illustrates a
이하, 데카르트 좌표계(X, Y, Z)를 사용하여 실시 예를 설명하지만, 다른 좌표계에 의해서도 실시 예는 설명될 수 있음은 물론이다.Hereinafter, the embodiment will be described using the Cartesian coordinate system (X, Y, Z), but it goes without saying that the embodiment can also be described by other coordinate systems.
도 1 내지 도 3을 참조하면, 발광 소자(100, 100A, 100B)는 서브 마운트(110), 기판(120), 발광 구조물(130), 제1 전극(142), 제2 전극(144A, 144B, 146A, 146B), 제1 범프(162), 제2 범프(164, 166), 제1 금속 패드(182) 및 제2 금속 패드(184, 186)를 포함할 수 있다. 여기서, 제2-1 전극(144A, 144B)와 제2-2 전극(146A, 146B)는 일체형일 수 있고, 제2-1 금속 패드(184)와 제2-2 금속 패드(186) 역시 일체형일 수 있으며, 실시 예는 이에 국한되지 않는다.1 to 3, the
먼저, 서브 마운트(110)는 전기적 절연성을 갖는 물질을 포함할 수 있다. 따라서, 도 2 및 도 3에 예시된 발광 소자(100A, 100B)는 제1 및 제2 금속 패드(182, 184, 186)와 서브 마운트(110) 사이에 별도의 절연층을 요구하지 않는다. 예를 들어, 서브 마운트(110)는 높은 전기적 절연성을 갖는 AlN이나 BN 또는, 도핑되지 않은(undoped) 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있다. 또한, 서브 마운트(110) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.First, the
또는, 서브 마운트(110)는 전기적 절연성을 갖되, 열전도도가 우수한 물질로 이루어질 수도 있다. 예를 들어, 서브 마운트(110)가 도핑된 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있다. 이 경우, 서브 마운트(110) 위에 배치된 제1 및 제2 금속 패드(182, 184, 186)를 서로 전기적으로 절연시킬 필요가 있다. 이를 위해 제1 및 제2 금속 패드(182, 184, 186)와 서브 마운트(110) 사이에 전기적 절연성을 갖는 절연층(미도시)이 더 배치될 수도 있다.Alternatively, the
제1 금속 패드(182)와 제2 금속 패드(184, 186)는 서브 마운트(100) 위에 수평 방향으로 이격되어 배치될 수 있다. 여기서, 수평 방향이란, 서브 마운트(110)의 두께 방향에 수직한 Y축 또는 X축 방향일 수도 있고, 두께 방향과 다른 방향일 수도 있다.The
제1 및 제2 범프(162, 164, 166)를 통해 제1 및 제2 도전형 반도체층(132, 136)은 제1 및 제2 금속 패드(182, 184, 186)와 각각 전기적으로 연결될 수 있다. 즉, 제1 도전형 반도체층(132)은 제1 전극(142)과 제1 범프(162)를 통해 제1 금속 패드(182)에 전기적으로 연결될 수 있으며, 제2 도전형 반도체층(136)은 제2 전극(144A, 144B)과 제2 범프(164, 166)를 통해 제2 금속 패드(184, 186)에 전기적으로 연결될 수 있다.The first and second conductivity-type semiconductor layers 132 and 136 may be electrically connected to the first and
한편, 기판(120) 아래에 발광 구조물(130)이 배치될 수 있다. 활성층(134)에서 방출된 광이 출사될 수 있도록, 기판(120)은 광 투과성을 갖는 물질을 포함할 수 있다. 예를 들어, 기판(120)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the
또한, 기판(120)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.In addition, the
비록 도시되지는 않았지만, 기판(120)과 발광 구조물(130) 사이에 버퍼층이 더 배치될 수도 있다. 버퍼층은 기판(120)과 발광 구조물(130) 사이의 격자 정합을 개선시키는 역할을 한다. 예를 들어, 버퍼층은 AlN을 포함하거나 언도프드 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층은 기판(120)의 종류와 발광 구조물(130)의 종류에 따라 생략될 수도 있다.Although not shown, a buffer layer may be further disposed between the
발광 구조물(130)은 서브 마운트(110) 위에 배치되며, 제1 도전형 반도체층(132), 활성층(134) 및 제2 도전형 반도체층(136)을 포함할 수 있다.The
제1 도전형 반도체층(132)은 활성층(134)의 하부에 배치될 수 있다. 제1 도전형 반도체층(132)은 반도체 화합물로 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(132)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(132)이 p형 반도체층인 경우, 제1 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 특히, 도 2 및 도 3에 예시된 발광 소자(100A, 100B)가 자외선(UV) 특히 심자외선(DUV) 파장 대역의 광을 방출할 경우, 제1 도전형 반도체층(132)이 GaN으로 형성될 경우, 자외선 파장 대역의 광이 GaN에 흡수되어 광 추출 효율이 감소될 수 있다. 따라서, 제1 도전형 반도체층(132)은 GaN보다 자외선 파장 대역의 광의 흡수가 적은 InAlGaN 또는 AlGaN 중 적어도 하나를 포함할 수 있다. 또한, 제1 도전형 반도체층(132)이 InAlGaN이나 AlGaN만으로 형성될 경우 제1 전극(142)을 통한 정공의 주입이 원활하지 않을 수 있으므로, GaN을 더 포함하여 이루어질 수 있다.The first conductivity
활성층(134)은 제1 및 제2 도전형 반도체층(132, 136) 사이에 배치될 수 있다. 활성층(134)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(134)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 특히, 활성층(134)은 자외선 특히 심자외선 대역의 광을 방출할 수 있다. 예를 들어, 활성층(134)에서 방출된 광의 파장은 330 ㎚ 이하일 수 있으며, 활성층(134)이 알루미늄을 포함할 경우, 활성층(134)에 포함된 알루미늄의 조성비는 20% 내지 75%일 수 있으나, 실시 예는 활성층(134)에 포함된 물질이나 특정 물질의 조성비에 국한되지 않는다.The
제2 도전형 반도체층(136)은 기판(120)과 활성층(134) 사이에 배치되며, 반도체 화합물로 형성될 수 있다. 예를 들어, 제2 도전형 반도체층(136)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제2 도전형 반도체층(136)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(136)이 n형 반도체층인 경우, 제2 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제2 도전형 반도체층(136)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductivity-
만일, 도 2 및 도 3에 예시된 발광 소자(100A, 100B)가 자외선(UV) 특히 심자외선(DUV:Deep UV) 파장 대역의 광을 방출할 경우, 제2 도전형 반도체층(136)은 GaN보다 자외선 파장 대역의 광의 흡수가 적은 InAlGaN 또는 AlGaN 중 적어도 하나를 포함할 수 있다.If the light-emitting
제1 전극(142)은 제1 범프(162)와 제1 도전형 반도체층(132)을 연결할 수 있다. 제1 전극(142)은 제1 도전형 반도체층(132)에 접해 있으며, 금속으로 형성될 수 있다. 예를 들어, 제1 전극(142)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.The
제1 전극(142)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제1 전극(142)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 전극(142)은 제1 도전형 반도체층(132)과 오믹 접촉하는 물질을 포함할 수 있다.The
또한, 제1 전극(142)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제1 전극(142)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.In addition, the
제2 전극(144A, 144B, 146A, 146B)은 제2 범프(164, 166)와 제2 도전형 반도체층(136)을 연결한다. 제2 전극(144A, 144B, 146A, 146B)은 제2 도전형 반도체층(136) 하부에 배치된다. 제2 전극(144A, 144B, 146A, 146B)은 예를 들어 AlN 및 BN 중 적어도 하나를 포함할 수 있지만 이에 국한되지 않는다. 즉, 활성층(134)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제2 도전형 반도체층(136) 상에 양질로 성장될 수 있는 어느 물질이든지 제2 전극(144A, 144B, 146A, 146B)을 형성할 수 있다.The
또한, 제2 전극(144)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제2 전극(144A, 144B, 146A, 146B)의 아래에 배치될 수도 있다.In addition, since the second electrode 144 includes a material in ohmic contact and performs an ohmic role, a separate ohmic layer (not shown) may not need to be disposed, and a separate ohmic layer may be used as the
또한, 실시 예에 의한 발광 소자(100A, 100B)는 제1 도전형 상부 스프레드층(152), 제1 도전형 하부 스프레드층(172), 제2 도전형 제1 상부 스프레드층(154), 제2 도전형 제2 상부 스프레드층(156), 제2 도전형 제1 하부 스프레드층(174), 및 제2 도전형 제2 하부 스프레드층(176)을 더 포함할 수 있다.In addition, the
제1 도전형 상부 스프레드층(152)은 제1 전극(142)과 제1 범프(162) 사이에 배치되고, 제1 도전형 하부 스프레드층(172)은 제1 범프(162)와 제1 금속 패드(182) 사이에 배치된다.The first conductivity type
제2 도전형 제1 상부 스프레드층(154)은 제2 전극(144A, 144B)과 제2-1 범프(164) 사이에 배치되고, 제2 도전형 제1 하부 스프레드층(174)은 제2-1 범프(164)와 제2-1 금속 패드(184) 사이에 배치된다.The second conductive type first
제2 도전형 제2 상부 스프레드층(156)은 제2-2 전극(146A, 146B)과 제2-2 범프(166) 사이에 배치되고, 제2 도전형 제2 하부 스프레드층(176)은 제2-2 범프(166)와 제2-2 금속 패드(186) 사이에 배치된다.The second conductivity type second
제2 도전형 제1 상부 스프레드층(154)와 제2 도전형 제2 상부 스프레드층(156)은 일체형일 수 있고, 제2 도전형 제1 하부 스프레드층(174)과 제2 도전형 제2 하부 스프레드층(176)도 일체형일 수도 있다.The second conductive type first
전술한 바와 같이, 제1 도전형 상부 스프레드층(152)을 배치하는 이유는, 제1 전극(142)의 두께가 얇을 경우 발광 구조물(130)에서 발생하는 열에 의해 제1 전극(142)이 변형되어, 발광 구조물(130)의 저항이 증가하여 전기적인 특성이 악화될 수 있기 때문에 이를 방지하기 위해서이다. 즉, 제1 도전형 상부 스프레드층(152)을 배치하여 제1 전극(142)의 얇은 두께를 보강한다면, 전기적 특성의 악화가 방지될 수 있다. 이를 위해, 제1 도전형 상부 스프레딩 층(152)은 전기 전도성이 우수한 물질을 이용할 수 있다. 이와 동일한 이유로, 제1 도전형 하부 스프레드층(172), 제2 도전형 제1 및 제2 상부 스프레드층(154, 156). 및 제2 도전형 제1 및 제2 하부 스프레드층(174, 176)을 배치할 수 있다.As described above, the reason for disposing the first conductive type
경우에 따라, 제1 도전형 상부 및 하부 스프레드층(152, 172)과, 제2 도전형 제1 및 제2 상부 스프레드층(154, 156), 또는 제2 도전형 제1 및 제2 하부 스프레드층(174, 176)은 생략될 수도 있다.In some cases, the first conductive type upper and lower spread layers 152 and 172, the second conductive type first and second upper spread layers 154 and 156, or the second conductive type first and second lower spread layers Layers 174 and 176 may be omitted.
다시, 도 1 내지 도 3을 참조하면, 제1 전극(142)은 제1 폭(W1)을 갖고, 제1 도전형 반도체층(132)은 제2 폭(W2)을 갖고, 메사 식각에 의해 노출된 제2 도전형 반도체층(136)은 제3 폭(W31, W32)을 갖고, 제2 전극(144A, 144B, 146A, 146B)은 제4 폭(W41, W42)을 가질 수 있다.Again, referring to FIGS. 1 to 3, the
한편, 열 차단층은 제1 전극(142) 또는 제2 전극(144A, 144B, 146A, 146B) 중 적어도 한 곳에 배치될 수 있다. 즉, 열 차단층은 제1 열 차단층(190A) 또는 제2 열 차단층(190B, 190C) 중 적어도 하나를 포함할 수 있다.Meanwhile, the heat blocking layer may be disposed on at least one of the
도 2에 예시된 발광 소자(100A)의 경우 제1 전극(142)에만 제1 열 차단층(190A)이 배치되고 제2 전극(144A, 146A)에는 제2 열 차단층(190B, 190C)이 배치되어 있지 않는 반면에, 도 3에 예시된 발광 소자(100B)의 경우 제1 열 차단층(190A)이 제1 전극(142)에 배치되고, 제2 전극(144B, 146B) 각각에 제2 열 차단층(190B, 190B)이 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다.In the case of the
즉, 또 다른 실시 예에 의하면, 제2 열 차단층(190B, 190C)만이 제2 전극(144B, 146B)에 배치되고, 제1 열 차단층(190A)은 제1 전극(142)에 배치되지 않을 수도 있다.That is, according to another embodiment, only the second
전술한 바와 같이, 열 차단층(190A, 190B, 190C)의 배치가 상이한 것을 제외하면, 도 3에 예시된 발광 소자(100B)는 도 2에 예시된 발광 소자(100A)와 동일하다.As described above, the light-emitting
구체적으로, 제1 열 차단층(190A)은 제1 범프(162)와 제1 도전형 반도체층(132) 사이에 배치될 수 있다. 또한, 제2-1 열 차단층(190B)은 제2-1 범프(164)와 제2 도전형 반도체층(136) 사이에 배치되고, 제2-2 열 차단층(190C)은 제2-2 범프(166)와 제2 도전형 반도체층(136) 사이에 배치될 수 있다.Specifically, the first
또한, 제1 및 제2 열 차단층(190A, 190B, 190C)은 논 오믹(non-ohmic)층을 포함할 수 있다. 예를 들어, 논 오믹층(190A, 190B, 190C)은 산화물, 질화물 또는 불소(fluoride)를 포함하는 절연 물질로 이루어질 수도 있고, 쇼키 금속(schottky metal)으로 이루어질 수도 있다.In addition, the first and second
제1 열 차단층(190A)과 제1 범프(162)는 서브 마운트(110)의 두께 방향인 Z축 방향으로 오버랩될 수 있고, 제2-1 열 차단층(190B)과 제2-1 범프(164)는 서브 마운트(110)의 두께 방향으로 오버랩될 수 있고, 제2-2 열 차단층(190C)과 제2-2 범프(166)는 서브 마운트(110)의 두께 방향으로 오버랩될 수 있다. 이와 같이, 각 열 차단층(190A, 190B, 190C)은 범프(162, 164, 166)와 오버랩시키는 이유는 범프(162, 164, 166)와 각 도전형 반도체층(132, 136) 사이에서 전류가 흐르는 경로와 열이 흐르는 경로가 일치하기 때문에 이를 분산시키기 위함이다. 이에 대해서는 도 4 내지 도 10을 참조하여 다음과 같이 살펴본다.The first
도 4는 도 2 및 도 3에 도시된 B-B'선을 따라 절취한 단면의 에너지 밴드 다이어그램을 나타내고, 도 5는 도 2 및 도 3에 도시된 C-C'선을 따라 절취한 단면의 일 실시 예의 에너지 밴드 다이어그램을 나타내고, 도 6은 도 2 및 도 3에 도시된 C-C'선을 따라 절취한 단면의 다른 실시 예의 에너지 밴드 다이어그램을 나타낸다.4 is an energy band diagram of a cross-section taken along line B-B' shown in FIGS. 2 and 3, and FIG. 5 is a cross-section taken along line C-C' shown in FIGS. 2 and 3 An energy band diagram of an embodiment is shown, and FIG. 6 is an energy band diagram of another embodiment of a cross section taken along line C-C' shown in FIGS. 2 and 3.
도 4 내지 도 6에서, Ef는 페르미 레벨을 나타내고, Ec는 전도 대역(conduction band)의 에너지 레벨을 나타내고, Ev는 가전자 대역(valence band)의 에너지 레벨을 나타내고, Ei는 진성(intrinsic) 에너지 레벨을 나타내고, ΦM은 금속의 일 함수 전위를 나타내고, ΦS는 반도체의 일 함수 전위를 나타내고, Φi는 진성 일 함수 전위를 나타내고, ΦP는 p형 반도체층의 일 함수 전위를 나타내고, ΦN은 n형 반도체층 의 일 함수 전위를 나타낸다.4 to 6, E f represents the Fermi level, E c represents the energy level of the conduction band, E v represents the energy level of the valence band, and Ei represents the intrinsic ( intrinsic) represents the energy level, Φ M represents the work function potential of the metal, Φ S represents the work function potential of the semiconductor, Φ i represents the intrinsic work function potential, and Φ P represents the work function potential of the p-type semiconductor layer. And Φ N represents the work function potential of the n-type semiconductor layer.
일반적으로 발광 소자의 경우 전류가 많이 흐르는 곳에 가장 많은 열이 발생할 수 있다. 도 4를 참조하면, 에너지 장벽이 낮기 때문에 제1 도전형 반도체층(132)으로부터 제1 도전형 상부 스프레딩층(152)으로 전자(electron)가 수월하게 이동할 수 있고, 제1 도전형 상부 스프레딩층(152)으로부터 제1 도전형 반도체층(132)으로 홀(hole)이 수월하게 이동할 수 있다. 따라서, 열이 흐르는 경로와 전류가 흐르는 경로가 동일하게 되어, 발광 구조물(130)에 열화(thermal degradation)이 발생하여, 발광 소자의 성능이 저하될 수 있다.In general, in the case of a light-emitting device, the most heat can be generated where a large amount of current flows. Referring to FIG. 4, since the energy barrier is low, electrons can easily move from the first conductivity-
반면에, 실시 예에 의한 발광 소자(100, 100A, 100B)의 경우, 제1 전극(142)에서 제1 범프(162)와 오버랩하는 부분에 절연 물질로 이루어진 제1 열 차단층(190A)이 배치됨으로 인해, 도 5에 예시된 바와 같이 전자가 제1 도전형 반도체층(132)으로부터 제1 도전형 상부 스프레딩 층(152)으로 넘어가기에는 에너지 장벽이 너무 높아서 넘어갈 수 없게 된다. 이와 같이, 제1 열 차단층(190A)에 의해 전자의 흐름이 차단되므로, 열이 흐르는 경로와 전류가 흐르는 경로가 달라지게 될 수 있다.On the other hand, in the case of the
다른 실시 예에 의한 발광 소자(100, 100A, 100B)의 경우, 제1 전극(142)에서 쇼키 금속으로 이루어진 제1 열 차단층(190A)이 배치됨으로 인해, 도 6에 예시된 바와 같이 전자가 제1 도전형 반도체층(132)으로부터 제1 도전형 상부 스프레딩 층(152)으로 넘어가기에는 에너지 장벽이 너무 높아서 넘어갈 수 없게 된다. 이와 같이, 제1 열 차단층(190A)에 의해 전자의 흐름이 차단되므로, 열이 분산됨을 알 수 있다.In the case of the light-emitting
제2 열 차단층(190B, 190C)의 경우에도 전술한 제1 열 차단층(190A)과 마찬가지로 열을 분사시키는 역할을 한다.In the case of the second heat-blocking
결국, 제1 도전형 반도체층(132)과 제1 도전형 상부 스프레딩층(152) 간의 캐리어의 흐름이 제1 또는 제2 열 차단층(190A)에 의해 국부적으로 차단됨으로 인해, 열 흐름과 전류의 흐름이 달라지게 되어 발광 소자(100, 100A, 100B)의 열화(thermal degradation)이 방지될 수 있다.As a result, since the flow of carriers between the first conductivity
도 7은 제1 및 제2 범프(162, 164, 166)에서의 열 과밀(heat crowding) 현상을 설명하기 위한 도면이다.7 is a diagram for explaining a heat crowding phenomenon in the first and
만일, 발광 소자가 심자외선 파장 대역의 광을 방출한다면, 5% 이하의 외부 양자 효율(EQE:External Quantum Efficiency) 성능으로 인해, 상대적인 열 손실율이 높아진다. 이는, 도 7에 예시된 바와 같이 범프와 발광 구조물의 접합부가 상대적으로 전류 몰림(current crowding)에 취약하게 된다.If the light-emitting device emits light in a deep ultraviolet wavelength band, a relative heat loss rate increases due to an external quantum efficiency (EQE) of 5% or less. As illustrated in FIG. 7, the junction between the bump and the light emitting structure is relatively vulnerable to current crowding.
따라서, 실시 예에 의한 발광 소자(100, 100A, 100B)에서는, 제1 및 제2 범프(162, 164, 166)와 수직 방향으로 오버랩하는 제1 또는 제2 전극(142, 144A, 144B, 146A, 146B)의 위치에 절연 물질이나 쇼키 금속에 의해 제1 및 제2 열 차단층(190A, 190B, 190C)을 배치한다. 그러므로, 전류 흐름 경로가 국부적으로 차단되어 분산되어 측면 방향으로 유도됨으로써, 전류가 흐르는 길이가 증가될 수 있다.Accordingly, in the
도 8은 제1 열 차단층(190A)의 두께(t1)의 변화에 따른 열 저항(thermal resistance)의 변화를 나타내는 그래프이고, 도 9는 제1 열 차단층(190A)의 두께(t1)의 변화에 따른 열 전도율(thermal conductivity)의 변화를 나타내는 그래프이다. 여기서, 온도는 297K로서 가정되었다.FIG. 8 is a graph showing a change in thermal resistance according to a change in the thickness t1 of the first
도 9를 참조하면, 제1 열 차단층(190A)의 제1 두께(t1)가 100 ㎚ 이상이 될 경우, 열 전도율이 포화가 됨을 알 수 있다. 이와 마찬가지로, 제2 열 차단층(190B, 190C)의 제2 및 제3 두께(t2, t3)도 100 ㎚ 이상이 될 때, 열 전도율이 포화가 될 수 있다.Referring to FIG. 9, when the first thickness t1 of the first
이때, 제1 열 차단층(190A)의 제1 두께(t1)가 100 ㎚ 이상이 될 경우, 도 8에 예시된 바와 같이 열 저항은 지속적으로 증가할 수 있다.In this case, when the first thickness t1 of the first
만일, 제1 열 차단층(190A)이 쇼키 금속으로 구현될 경우, 제1 열 차단층(190A)의 제1 두께(t1)가 5 ㎛보다 크다면 발광 소자(100, 100A, 100B)의 구현이 어려울 수 있다. 따라서, 제1 열 차단층(190A)의 제1 두께(t1)는 100 ㎚ 내지 5 ㎛일 수 있다. 이와 마찬가지로, 제2 열 차단층(190B, 190C)의 제2 및 제3 두께(t2, t3)도 100 ㎚ 내지 5 ㎛일 수 있다.If the first heat-
또한, 제1 열 차단층(190A)이 절연 물질로 구현될 경우, 제1 열 차단층(190A)의 제1 두께(t1)가 1 ㎛보다 크다면 발광 소자(100, 100A, 100B)에서 필름 스트레스(film stress)로 인하여 크랙(crack)이 발생할 수도 있다. 따라서, 제1 열 차단층(190A)의 제1 두께(t1)는 100 ㎚ 내지 1 ㎛일 수 있다. 이와 마찬가지로, 제2 열 차단층(190B, 190C)의 제2 및 제3 두께(t2, t3)도 100 ㎚ 내지 5 ㎛일 수 있다.In addition, when the first
도 10은 제1 열 차단층(190A)의 제5 폭(WT1)과 제1 범프(162)의 제6 폭(WB1) 간의 폭 차이값(ΔW)에 따른 상대적 열 차단 효율(relative thermal blocking efficiency)과 상대적 전기 효율(relative electrical efficiency)을 나타내는 그래프로서, 횡축은 폭 차이값(ΔW)을 나타내고, 왼쪽 종축은 열 차단 효율(20)을 나타내고 오른쪽 종축은 상대적 전기 효율(30)을 나타낸다.FIG. 10 is a relative thermal blocking efficiency according to a width difference ΔW between a fifth width WT1 of the first
폭 차이값(ΔW)은 다음 수학식 1과 같다고 하자.Assume that the width difference value (ΔW) is equal to the following
만일, 제5 폭(WT1)이 제6 폭(WB1)보다 큰 정도가 5 ㎛를 초과하게 되면 즉, 폭 차이값(ΔW)이 -5 ㎛보다 작아지게 되면 전기적 저항 성분이 증가하여 도 10에 도시된 바와 같이 전기 주입 효율(30)이 저하될 수 있다. 또한, 제6 폭(WB1)이 제5 폭(WT1)보다 큰 정도가 20 ㎛를 초과하게 되면, 즉, 폭 차이값(ΔW)이 20 ㎛ 보다 커지면, 열 차단 효율(20)이 저하될 수 있다. 따라서, 폭 차이값(ΔW)은 적정한 값 예를 들어, -5 ㎛내지 20 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.If the fifth width WT1 is greater than the sixth width WB1 exceeds 5 µm, that is, if the width difference value ΔW becomes smaller than -5 µm, the electrical resistance component increases. As shown, the
여기서는, 제5 폭(WT1)과 제6 폭(WB1) 사이의 폭 차이값에 대해서만 살펴보았지만, 제7 폭(WT2)과 제8 폭(WB2) 사이의 폭 차이값 또는 제9 폭(WT2)과 제10 폭(WB3) 사이의 폭 차이값에 대해서도 마찬가지이다.Here, only the width difference value between the fifth width WT1 and the sixth width WB1 was examined, but the width difference value between the seventh width WT2 and the eighth width WB2 or the ninth width WT2 The same applies to the difference in width between the and the tenth width WB3.
결국, 실시 예에 의하면, 제1 및 제2 열 차단층(190A, 190B, 190C)에 의해 전류 흐름 경로 및 열 흐름 경로를 불일치시킴으로써, 제1 또는 제2 범프(162, 164, 166)로의 직접적인 열 흐름을 국부적으로 차단하여, 발광 구조물(130)의 열화를 방지할 수 있다. 그러므로, 발광 소자(100, 100A, 100B)의 신뢰성이 개선되고 열 방출 효과가 우수해질 수 있다.As a result, according to the embodiment, by mismatching the current flow path and the heat flow path by the first and second
이하, 실시 예에 의한 발광 소자 패키지(200)에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a light emitting
도 11은 일 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.11 is a cross-sectional view of a light emitting
도 11에 도시된 발광 소자 패키지(200)는 발광 소자(100A), 패키지 몸체(210), 절연부(220), 몰딩부(230) 및 제1 및 제2 와이어(242, 244)를 포함한다.The light-emitting
패키지 몸체(210)는 전기적인 전도성뿐만 아니라 반사성을 갖는 물질로 이루어질 수 있다. 만일, 발광 소자(100A)가 자외선 파장 대역의 광을 방출할 경우 방열 특성과 반사성을 향상시키기 위해, 패키지 몸체(210)는 알루미늄 재질로 구현될 수 있으나 이에 국한되지 않는다.The
패키지 몸체(210)는 서로 전기적으로 이격되어 배치된 제1 및 제2 몸체부(212A, 212B)를 포함한다. 전술한 바와 같이, 제1 및 제2 몸체부(212A, 212B)가 전기적 전도성을 갖는 알루미늄 재질로 구현될 경우, 절연부(220)는 제1 몸체부(212A)와 제2 몸체부(212B)를 전기적으로 서로 분리시키는 역할을 한다.The
발광 소자(100A)는 패키지 몸체(210) 위에 배치된다. 도 11의 경우 발광 소자(100A)가 제1 몸체부(212A) 위에 배치된 것으로 도시되어 있지만, 다른 실시 예에 의하면, 발광 소자(100A)는 제2 몸체부(212B) 위에 배치될 수도 있다. 발광 소자(100A)는 도 2에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.The
다른 실시 예에 의하면, 발광 소자(100A) 대신에 도 3에 예시된 발광 소자(100B)가 도 11에 도시된 바와 같이 패키지 몸체(210) 위에 배치될 수도 있다.According to another embodiment, instead of the
제1 및 제2 와이어(242, 244)는 패키지 몸체(210)와 발광 소자(100A)를 전기적으로 연결하는 역할을 한다. 즉, 제1 금속 패드(182)는 제1 와이어(242)를 통해 제1 몸체부(212)와 전기적으로 연결되고, 제2-1 금속 패드(184)는 제2 와이어(244)를 통해 제2 몸체부(214)와 전기적으로 연결된다. 비록 도시되지는 않았지만, 제2-2 금속 패드(186) 역시 제2 와이어(244)와 연결되어 있다.The first and
몰딩 부재(230)는 제1 및 제2 몸체부(212A, 212B)에 의해 형성된 캐비티에 채워져 발광 소자(100A)를 포위하여 배치될 수 있다. 또한, 몰딩 부재(230)는 형광체를 포함하여, 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다.The
도 11에 예시된 단면도는 실시 예의 이해를 돕기 위한 일 례에 불과하며, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시예에 의하면, 캐비티가 형성되지 않고 몰딩 부재(230)는 평평한 패키지 몸체(210)의 상부에 배치될 수도 있다.The cross-sectional view illustrated in FIG. 11 is only an example to aid understanding of the embodiment, and the embodiment is not limited thereto. That is, according to another embodiment, a cavity is not formed and the
다른 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 각종 살균 장치에 이용되거나 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to another embodiment may be arranged on a substrate, and an optical member such as a light guide plate, a prism sheet, a diffusion sheet, and a fluorescent sheet may be disposed on a path of light emitted from the light emitting device package. These light-emitting device packages, substrates, and optical members may be used in various sterilization devices, function as a backlight unit, or function as a lighting unit. can do.
도 12는 실시예에 의한 공기 살균 장치(500)의 사시도를 나타낸다.12 shows a perspective view of an
도 12를 참조하면, 공기 살균 장치(500)는, 케이싱(501)의 일면에 실장된 발광 모듈부(510)와, 방출된 심자외선 파장 대역의 광을 난반사시키는 난반사 반사 부재(530a, 530b)와, 발광 모듈부(510)에서 필요한 가용전력을 공급하는 전원 공급부(520)를 포함한다.Referring to FIG. 12, the
먼저 케이싱(501)은 장방형 구조로 이루어지며 발광 모듈부(510)와 난반사 반사부재(530a, 530b) 및 전원 공급부(520)를 모두 내장하는 일체형 즉 콤팩트한 구조로 형성될 수 있다. 또한, 케이싱(501)은 공기 살균 장치(500) 내부에서 발생된 열을 외부로 방출시키기에 효과적인 재질 및 형상을 가질 수 있다. 예를 들어, 케이싱(501)의 재질은 Al, Cu 및 이들의 합금 중 어느 하나의 재질로 이루어 질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 향상되어, 방열 특성이 개선될 수 있다.First, the
또는, 케이싱(501)은 특유한 외부 표면 형상을 가질 수 있다. 예를 들어, 케이싱(501)은 예를 들어 코러게이션(corrugation) 또는 메쉬(mesh) 또는 불특정 요철 무늬 형상으로 돌출 형성되는 외부 표면 형상을 가질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 더욱 향상되어 방열 특성이 개선될 수 있다.Alternatively, the
한편, 이러한 케이싱(501)의 양단에는 부착판(550)이 더 배치될 수 있다. 부착판(550)은 도 12에 예시된 바와 같이 케이싱(501)을 전체 설비 장치에 구속시켜 고정하는데 사용되는 브라켓 기능의 부재를 의미한다. 이러한 부착판(550)은 케이싱(501)의 양단에서 일측 방향으로 돌출 형성될 수 있다. 여기서, 일측 방향은 심자외선이 방출되고 난반사가 일어나는 케이싱(501)의 내측 방향일 수 있다.Meanwhile,
따라서, 케이싱(501)으로부터 양단 상에 구비된 부착판(550)은 전체 설비 장치와의 고정 영역을 제공하여, 케이싱(501)이 보다 효과적으로 고정 설치될 수 있도록 한다.Accordingly, the
부착판(550)은 나사 체결 수단, 리벳 체결 수단, 접착 수단 및 탈착 수단 중 어느 하나의 형태를 가질 수 있으며, 이들 다양한 결합 수단의 방식은 당업자의 수준에서 자명하므로, 여기서 상세한 설명은 생략하기로 한다.The
한편, 발광 모듈부(510)는 전술한 케이싱(501)의 일면 상에 실장 되는 형태로 배치된다. 발광 모듈부(510)는 공기 중의 미생물을 살균 처리하도록 심자외선을 방출하는 역할을 한다. 이를 위해, 발광 모듈부(510)는 모듈 기판(512)과, 모듈 기판(512)에 탑재된 다수의 발광 소자 패키지(200)를 포함한다. 여기서, 발광 소자 패키지(200)는 도 11에 예시된 발광 소자 패키지(200)에 해당할 수 있다.Meanwhile, the light emitting
모듈 기판(512)은 케이싱(501)의 내면을 따라 단일 열로 배치되어 있으며, 회로 패턴(미도시)을 포함하는 PCB일 수 있으며, 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The
다음으로, 난반사 반사부재(530a, 530b)는 전술한 발광 모듈부(510)에서 방출된 자외선을 강제로 난반사시키도록 형성되는 반사판 형태의 부재를 의미한다. 이러한 난반사 반사부재(530a, 530b)의 전면 형상 및 배치 형상은 다양한 형상을 가질 수 있다. 난반사 반사부재(530a, 530b)의 면상 구조(예: 곡률반경 등)를 조금씩 변경하여 설계함에 따라, 난반사된 심자외선이 중첩되게 조사되어 조사 강도가 강해지거나, 또는 조사 영역되는 영역의 폭이 확장될 수 있다.Next, the diffuse reflection
전원 공급부(520)는 전원을 도입 받아 전술된 발광 모듈부(510)에서 필요한 가용전력을 공급하는 역할을 한다. 이러한 전원 공급부(520)는 전술한 케이싱(501) 내에 배치될 수 있다. 도 12에 예시된 바와 같이, 전원 공급부(520)는 난반사 반사부재(530a, 530b)와 발광 모듈부(510) 사이의 이격 공간의 내벽 쪽에 배치될 수 있다. 외부 전원을 전원 공급부(520) 측으로 도입시키기 위해 상호 간을 전기적으로 연결하는 전원 연결부(540)가 더 배치될 수 있다.The
도 12에 예시된 바와 같이, 전원 연결부(540)의 형태는 면상일 수 있으나, 외부의 전원 케이블(미도시)이 전기적으로 접속될 수 있는 소켓 또는 케이블 슬롯의 형태를 가질 수 있다. 그리고 전원 케이블은 플렉시블한 연장 구조를 가져, 외부 전원과의 연결이 용이한 형태로 이루어질 수 있다.As illustrated in FIG. 12, the
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.13 shows a
도 13을 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.Referring to FIG. 13, the
발광 모듈(901)은 모듈 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때, 발광 소자 패키지는 도 11에 도시된 바와 같을 수 있다.The
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.The
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.The
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.The light irradiated from the
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.14 illustrates a
도 14를 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.Referring to FIG. 14, the
광원 모듈(1200)은 도 1, 도 2, 또는 도 3에 도시된 발광 소자(100A, 100B) 또는 도 11에 예시된 발광 소자 패키지(200)를 포함할 수 있다.The
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.A milky white paint may be coated on the inner surface of the
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.The
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.The
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments have been described above, but these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention belongs are not illustrated above within the scope not departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
100, 100A, 100B: 발광 소자 110: 서브 마운트
120: 기판 130: 발광 구조물
142, 144A, 144B, 146A, 146B: 전극 162, 164: 범프
182, 184, 186: 금속 패드 200: 발광 소자 패키지
210: 패키지 몸체 220: 절연부
230: 몰딩부 242, 244: 와이어
500: 공기 살균 장치 501: 케이싱
510: 발광 모듈부 530a, 530b: 난반사 반사 부재
800: 표시 장치 810: 바텀 커버
820: 반사판 830, 835, 901:발광 모듈
840: 도광판 850, 860: 프리즘 시트
870: 디스플레이 패널 872: 화상 신호 출력 회로
880: 컬러 필터 900: 헤드 램프
902: 리플렉터 903: 쉐이드
904: 렌즈 1000: 조명 장치
1100: 커버 1200: 광원 모듈
1400: 방열체 1600: 전원 제공부
1700: 내부 케이스 1800: 소켓100, 100A, 100B: light-emitting element 110: sub mount
120: substrate 130: light emitting structure
142, 144A, 144B, 146A, 146B:
182, 184, 186: metal pad 200: light emitting device package
210: package body 220: insulation
230: molding
500: air sterilization device 501: casing
510: light-emitting
800: display device 810: bottom cover
820: reflector 830, 835, 901: light emitting module
840: light guide plate 850, 860: prism sheet
870: display panel 872: image signal output circuit
880: color filter 900: head lamp
902: reflector 903: shade
904: lens 1000: lighting device
1100: cover 1200: light source module
1400: heat sink 1600: power supply unit
1700: inner case 1800: socket
Claims (20)
상기 투광성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
상기 제1 전극과 전기적으로 연결되는 금속층;
상기 금속층 상에 배치되고, 상기 제1 전극과 전기적으로 연결되는 제1 범프; 및
상기 제2 전극 상에 배치되고, 상기 제2 전극과 전기적으로 연결되는 제2 범프를 포함하고,
상기 제1 전극의 저면과 상기 금속층의 저면 각각은 상기 제1 도전형 반도체층의 상면과 직접 접하여 배치되고,
상기 금속층은 상기 제1 전극의 측면과 직접 접하여 배치되고,
상기 제1 범프는 상기 금속층과 수직 방향으로 중첩하여 배치되고,
상기 제1 전극은 상기 금속층의 주변에 배치된 단면 형상을 갖고,
상기 금속층은 상기 제1 도전형 반도체층과 쇼키 접합을 이루고, 상기 제1 전극과 상기 제1 도전형 반도체층은 오믹 접합을 이루는 발광 소자.A light-transmitting substrate;
A light-emitting structure disposed on the light-transmitting substrate and including a first conductive type semiconductor layer, a second conductive type semiconductor layer, and an active layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer;
A first electrode electrically connected to the first conductivity type semiconductor layer;
A second electrode electrically connected to the second conductivity type semiconductor layer;
A metal layer electrically connected to the first electrode;
A first bump disposed on the metal layer and electrically connected to the first electrode; And
A second bump disposed on the second electrode and electrically connected to the second electrode,
Each of the bottom surface of the first electrode and the bottom surface of the metal layer is disposed in direct contact with the top surface of the first conductivity type semiconductor layer,
The metal layer is disposed in direct contact with the side surface of the first electrode,
The first bump is disposed to overlap the metal layer in a vertical direction,
The first electrode has a cross-sectional shape disposed around the metal layer,
The metal layer forms a Schottky junction with the first conductive semiconductor layer, and the first electrode and the first conductive semiconductor layer form an ohmic junction.
상기 캐비티의 바닥면 상에 서로 이격되어 배치되는 제1 금속 패드 및 제2 금속 패드;
상기 캐비티 내에 배치되고, 제1 도전형 반도체층과, 제2 도전형 반도체층과 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
상기 제1 전극과 전기적으로 연결되는 금속층;
상기 제1 전극과 상기 제1 금속 패드를 전기적으로 연결하는 제1 범프; 및
상기 제2 전극과 상기 제2 금속 패드를 전기적으로 연결하는 제2 범프를 포함하고,
상기 제1 전극 및 상기 금속층은 상기 제1 도전형 반도체층의 저면에 직접 접하여 배치되고,
상기 금속층은 상기 제1 전극의 측면에 직접 접하여 배치되고,
상기 제1 범프는 상기 금속층과 수직으로 중첩하고,
상기 제1 전극은 상기 금속층의 주변에 배치된 단면 형상을 갖고,
상기 금속층은 상기 제1 도전형 반도체층과 쇼키 접합을 이루고, 상기 제1 전극과 상기 제1 도전형 반도체층은 오믹 접합을 이루는 발광 소자 패키지.A body including a cavity;
A first metal pad and a second metal pad disposed to be spaced apart from each other on the bottom surface of the cavity;
A light emitting structure disposed in the cavity and including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode electrically connected to the first conductivity type semiconductor layer;
A second electrode electrically connected to the second conductivity type semiconductor layer;
A metal layer electrically connected to the first electrode;
A first bump electrically connecting the first electrode and the first metal pad; And
And a second bump electrically connecting the second electrode and the second metal pad,
The first electrode and the metal layer are disposed in direct contact with the bottom surface of the first conductivity type semiconductor layer,
The metal layer is disposed in direct contact with the side surface of the first electrode,
The first bump vertically overlaps the metal layer,
The first electrode has a cross-sectional shape disposed around the metal layer,
The metal layer forms a Schottky junction with the first conductive semiconductor layer, and the first electrode and the first conductive semiconductor layer form an ohmic junction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140076292A KR102170216B1 (en) | 2014-06-23 | 2014-06-23 | Light emitting device and light emitting device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140076292A KR102170216B1 (en) | 2014-06-23 | 2014-06-23 | Light emitting device and light emitting device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150146161A KR20150146161A (en) | 2015-12-31 |
KR102170216B1 true KR102170216B1 (en) | 2020-10-26 |
Family
ID=55128899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140076292A KR102170216B1 (en) | 2014-06-23 | 2014-06-23 | Light emitting device and light emitting device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102170216B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102465406B1 (en) | 2016-01-07 | 2022-11-09 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
CN111129248B (en) * | 2016-01-13 | 2024-03-08 | 首尔伟傲世有限公司 | Ultraviolet light-emitting element |
KR102624111B1 (en) | 2016-01-13 | 2024-01-12 | 서울바이오시스 주식회사 | UV Light Emitting Device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101859150B1 (en) * | 2011-06-14 | 2018-05-17 | 엘지이노텍 주식회사 | A light emitting device and a light emitting device package |
KR20130065451A (en) * | 2011-12-09 | 2013-06-19 | 엘지이노텍 주식회사 | Light emitting device |
-
2014
- 2014-06-23 KR KR1020140076292A patent/KR102170216B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20150146161A (en) | 2015-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102080778B1 (en) | Light emitting device package | |
KR102099439B1 (en) | Light emitting Device, and package including the deivce | |
JP2014096591A (en) | Light-emitting element | |
KR102182024B1 (en) | A light emitting device | |
KR102076241B1 (en) | Ultraviolet Light Emitting Device | |
KR102170216B1 (en) | Light emitting device and light emitting device package | |
KR102050056B1 (en) | Light Emitting Device | |
JP2015012287A (en) | Light-emitting element package | |
KR102252477B1 (en) | Light emittimng device and light emitting device including the same | |
KR102127445B1 (en) | Light Emitting Device Package | |
KR102114935B1 (en) | Light emitting device module | |
KR102220501B1 (en) | Light Emitting Device Package | |
KR102114932B1 (en) | Light emitting device and package including the device | |
KR102465406B1 (en) | Light emitting device | |
KR102140273B1 (en) | Light emitting device and light emitting device package including the same | |
KR102080779B1 (en) | A light emitting device | |
KR102066618B1 (en) | A light emitting device | |
KR20150029920A (en) | Light Emitting Device and Light Emitting Device Package | |
KR102194804B1 (en) | Light emitting device | |
KR102209037B1 (en) | A light emitting device | |
KR102140277B1 (en) | Light Emitting Device | |
KR102107523B1 (en) | Light Emitting Device Package | |
KR102050057B1 (en) | Light Emitting Device Package | |
KR102127444B1 (en) | A light emitting device | |
KR102080777B1 (en) | Light emitting device and light emitting module including the device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |