KR102127444B1 - A light emitting device - Google Patents

A light emitting device Download PDF

Info

Publication number
KR102127444B1
KR102127444B1 KR1020140009829A KR20140009829A KR102127444B1 KR 102127444 B1 KR102127444 B1 KR 102127444B1 KR 1020140009829 A KR1020140009829 A KR 1020140009829A KR 20140009829 A KR20140009829 A KR 20140009829A KR 102127444 B1 KR102127444 B1 KR 102127444B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
type semiconductor
light emitting
Prior art date
Application number
KR1020140009829A
Other languages
Korean (ko)
Other versions
KR20150089338A (en
Inventor
손수형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140009829A priority Critical patent/KR102127444B1/en
Publication of KR20150089338A publication Critical patent/KR20150089338A/en
Application granted granted Critical
Publication of KR102127444B1 publication Critical patent/KR102127444B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 상기 제2 도전형 반도체층 상에 배치되는 제1 전도층, 상기 제1 전도층 상에 배치되는 제2 전극, 및 상기 제2 도전형 반도체층과 상기 제1 전도층 사이에 배치되는 제1 전류 차단층을 포함하며, 상기 제1 전류 차단층은 상기 제2 전극 및 상기 제1 전극 각각에 수직 방향으로 비오버랩되고, 상기 수직 방향은 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향이다.Embodiments include a light emitting structure including a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer, a first electrode disposed on the first conductive type semiconductor layer, and disposed on the second conductive type semiconductor layer It includes a first conductive layer, a second electrode disposed on the first conductive layer, and a first current blocking layer disposed between the second conductive semiconductor layer and the first conductive layer, wherein the first current The blocking layer is non-overlapping in the vertical direction to each of the second electrode and the first electrode, and the vertical direction is a direction from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer.

Description

발광 소자{A LIGHT EMITTING DEVICE}Light emitting element {A LIGHT EMITTING DEVICE}

실시 예는 발광 소자에 관한 것이다.The embodiment relates to a light emitting device.

GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors such as GaN are in the spotlight as core materials for semiconductor optical devices such as light emitting diodes (LEDs), laser diodes (LDs), and solar cells due to their excellent physical and chemical properties.

Ⅲ-Ⅴ족 질화물 반도체 광소자는 청색 및 녹색광 대역을 포함하며, 큰 휘도와 높은 신뢰성을 가질 수 있어, 발광 소자의 구성 물질로 각광을 받고 있다.Group III-V nitride semiconductor optical devices include blue and green light bands, and have high luminance and high reliability, and are in the spotlight as constituent materials of light emitting devices.

발광 소자의 광 효율은 내부양자효율(internal quantum efficiency)과 광추출효율(light extraction efficiency, "외부양자효율"이라고도 함)로 결정될 수 있다.The light efficiency of the light emitting device may be determined by internal quantum efficiency and light extraction efficiency (also referred to as "external quantum efficiency").

광 효율을 향상시키기 위하여 발광 소자는 발광 구조물과 전극 또는 ITO(Indium Tin Oxide)와 같은 전도층) 사이에 삽입되어, 전류 분산을 시키기는 역할을 하는 전류 차단층(Current Blocking Layer, CBL)을 포함할 수 있다.In order to improve light efficiency, a light emitting device is inserted between a light emitting structure and an electrode or a conductive layer such as ITO (Indium Tin Oxide), and includes a current blocking layer (CBL) that serves to distribute current. can do.

실시 예는 발광 효율을 향상시킬 수 있는 발광 소자를 제공한다.An embodiment provides a light emitting device capable of improving light emission efficiency.

실시 예는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제1 전도층; 상기 제1 전도층 상에 배치되는 제2 전극; 및 상기 제2 도전형 반도체층과 상기 제1 전도층 사이에 배치되는 제1 전류 차단층을 포함하며, 상기 제1 전류 차단층은 상기 제2 전극 및 상기 제1 전극 각각에 수직 방향으로 비오버랩되고, 상기 수직 방향은 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향이다.Embodiments include a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; A first electrode disposed on the first conductivity type semiconductor layer; A first conductive layer disposed on the second conductive type semiconductor layer; A second electrode disposed on the first conductive layer; And a first current blocking layer disposed between the second conductivity type semiconductor layer and the first conductive layer, wherein the first current blocking layer is non-overlapping in a direction perpendicular to each of the second electrode and the first electrode. The vertical direction is a direction from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer.

상기 제1 전류 차단층은 서로 이격하는 복수의 부분들을 포함하며, 상기 복수의 부분들 각각은 상기 제2 전극, 및 상기 제1 전극 각각에 수직 방향으로 비오버랩될 수 있다.The first current blocking layer includes a plurality of parts spaced apart from each other, and each of the plurality of parts may be non-overlapping in the vertical direction to each of the second electrode and the first electrode.

상기 발광 구조물은 상기 제1 도전형 반도체층의 일 영역을 노출하는 노출 영역을 가지며, 상기 제1 전극은 상기 노출 영역 상에 배치되고, 상기 제1 전류 차단층은 제2 도전형 반도체층 상부면의 제1 영역 상에 배치되고, 상기 제1 영역은 기설정된 제1 폭을 가지며, 상기 노출 영역에 인접하는 발광 구조물의 측벽으로부터 이격되는 영역일 수 있다.The light emitting structure has an exposed area exposing a region of the first conductive type semiconductor layer, the first electrode is disposed on the exposed area, and the first current blocking layer is an upper surface of the second conductive type semiconductor layer It is disposed on the first region, the first region has a predetermined first width, may be a region spaced from the sidewall of the light emitting structure adjacent to the exposed region.

상기 제1 전류 차단층은 상기 제1 전극 주위를 둘러싸도록 상기 제2 도전형 반도체층의 상부면 상에 배치되는 하나의 선(line) 형상일 수 있다.The first current blocking layer may have a line shape disposed on an upper surface of the second conductivity type semiconductor layer to surround the first electrode.

상기 제2 도전형 반도체층과 상기 제1 전도층 상에 배치되고, 상기 제2 전극과 상기 수직 방향으로 오버랩되는 제2 전류 차단층을 더 포함할 수 있다.A second current blocking layer disposed on the second conductivity type semiconductor layer and the first conductive layer and overlapping the second electrode in the vertical direction may be further included.

실시 예는 발광 효율을 향상시킬 수 있다.The embodiment can improve the luminous efficiency.

도 1은 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 4는 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 5는 또 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 6은 전류 차단층을 구비하지 않은 발광 소자의 광 출력 시뮬레이션 결과를 나타낸다.
도 7은 전류 차단층을 구비하는 발광 소자의 광 출력 시뮬레이션 결과를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
2 is a cross-sectional view of the light emitting device shown in FIG. 1 in the AB direction.
3 is a cross-sectional view of the light emitting device shown in FIG. 1 in the CD direction.
4 is a sectional view showing a light emitting device according to another embodiment.
5 is a plan view of a light emitting device according to another embodiment.
6 shows a light output simulation result of a light emitting device without a current blocking layer.
7 shows a light output simulation result of a light emitting device having a current blocking layer.
8 shows a light emitting device package according to an embodiment.
9 shows a lighting device including a light emitting device according to an embodiment.
10 illustrates a display device including a light emitting device package according to an embodiment.
11 shows a head lamp including a light emitting device package according to an embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.Hereinafter, embodiments will be clearly revealed through the description of the accompanying drawings and embodiments. In the description of the embodiment, each layer (membrane), region, pattern or structure is a substrate, each layer (membrane), region, pad or pattern "on/on" or "under/under" of the patterns. In the case described as being formed in, "top/on" and "bottom/under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for the top/top or bottom/bottom of each layer will be described based on the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.In the drawings, sizes are exaggerated, omitted, or schematically illustrated for convenience and clarity. Also, the size of each component does not entirely reflect the actual size. In addition, the same reference numerals denote the same elements through the description of the drawings. Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AB 방향의 단면도를 나타내고, 도 3은 도 1에 도시된 발광 소자(100)의 CD 방향의 단면도를 나타낸다.1 is a plan view of a light emitting device 100 according to an embodiment, FIG. 2 is a cross-sectional view in the AB direction of the light emitting device 100 shown in FIG. 1, and FIG. 3 is a light emitting device 100 shown in FIG. 1 ) In the CD direction.

도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 제1 전류 차단층(140a), 전도층(150), 제1 전극(160), 및 제2 전극(170)을 포함한다.1 to 3, the light emitting device 100 includes a substrate 110, a buffer layer 115, a light emitting structure 120, a first current blocking layer 140a, a conductive layer 150, and a first electrode ( 160), and a second electrode 170.

기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.The substrate 110 may be formed of a material suitable for semiconductor material growth, a carrier wafer. In addition, the substrate 110 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.

예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 위하여 요철(미도시)이 형성될 수 있다.For example, the substrate 110 may be a material including at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , GaAs. Unevenness (not shown) may be formed on the upper surface of the substrate 110 for light extraction.

버퍼층(115)은 기판(110)과 발광 구조물(120) 간의 격자 상수의 차이를 줄이기 위하여 기판(110)과 발광 구조물(120) 사이에 배치될 수 있으며, 2족 내지 6족 원소의 화합물 반도체로 이루어질 수 있다. 다른 실시 예에서 버퍼층(115)은 생략될 수 있다.The buffer layer 115 may be disposed between the substrate 110 and the light-emitting structure 120 to reduce the difference in the lattice constant between the substrate 110 and the light-emitting structure 120, and is a compound semiconductor of Group 2 to Group 6 elements. It can be done. In another embodiment, the buffer layer 115 may be omitted.

발광 구조물(120)은 버퍼층(115) 상에 배치될 수 있으며, 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있고, 빛을 발생할 수 있다. 버퍼층(115)이 생략되는 다른 실시 예에서 발광 구조물(120)은 기판(110) 상에 배치될 수 있다.The light emitting structure 120 may be disposed on the buffer layer 115, may include a first conductivity type semiconductor layer 122, an active layer 124, and a second conductivity type semiconductor layer 126, and emit light. Can occur. In another embodiment in which the buffer layer 115 is omitted, the light emitting structure 120 may be disposed on the substrate 110.

활성층(124)과 제1 도전형 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.A conductive clad layer may be disposed between the active layer 124 and the first conductive semiconductor layer 122 or between the active layer 124 and the second conductive semiconductor layer 126, and the conductive clad layer may be disposed. The layer can be a nitride semiconductor (eg, AlGaN, GaN, or InAlGaN).

다른 실시 예에서 발광 구조물(120)은 제2 도전형 반도체층(126)과 제1 및 제2 전도층들(130, 150) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(126)과 반대의 극성을 가질 수 있다.In another embodiment, the light emitting structure 120 may further include a third semiconductor layer (not shown) between the second conductive semiconductor layer 126 and the first and second conductive layers 130 and 150, The third semiconductor layer may have a polarity opposite to that of the second conductivity type semiconductor layer 126.

또한 다른 실시 예에서 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.Further, in another embodiment, the first conductivity-type semiconductor layer 122 may be implemented as a p-type semiconductor layer, and the second conductivity-type semiconductor layer 126 may be implemented as an n-type semiconductor layer, so that the light emitting structure 120 is NP. It may include at least one of a junction, a PN junction, an NPN junction, or a PNP junction structure.

제1 도전형 반도체층(122)은 기판(110) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 122 may be disposed on the substrate 110, may be a compound semiconductor of Group 3-5, Group 2-6, etc., and the first conductivity-type dopant may be doped. .

제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.The first conductivity-type semiconductor layer 122 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). . For example, the first conductivity type semiconductor layer 122 may include any one of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and an n-type dopant (eg, Si, Ge, Se, Te, etc.) to be doped. Can.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치될 수 있고, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 may be disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126, and the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 may be disposed. Light may be generated by energy generated in the recombination process of electrons and holes provided from.

활성층(124)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조일 수 있다.The active layer 124 may be a semiconductor compound, for example, a compound semiconductor of group 3-5, 2-6, single well structure, multiple well structure, quantum-wire structure, or quantum dot (Quantum) Dot) structure.

활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(124)이 양자우물구조인 경우, 활성층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.The active layer 124 may have a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 124 is a quantum well structure, the active layer 122 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) composition formula A well layer (not shown) and a barrier layer (not shown) having the composition formula of In a Al b Ga 1 -a- b N ( 0≤a≤1, 0≤b≤1, 0≤a +b≤1) ).

우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있으며, 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 작을 수 있다.The well layer and the barrier layer may be alternately stacked at least once, and the energy band gap of the well layer may be smaller than the energy band gap of the barrier layer.

제2 도전형 반도체층(126)은 활성층(124) 상에 배치될 수 있고, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.The second conductivity-type semiconductor layer 126 may be disposed on the active layer 124, may be a semiconductor compound of Group 3-5, Group 2-6, etc., and the second conductivity-type dopant may be doped. .

제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.The second conductive semiconductor layer 126 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). . For example, the second conductivity-type semiconductor layer 126 may include any one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and a p-type dopant (eg, Mg, Zn, Ca, Sr, Ba) is doped. Can be.

발광 구조물(120)은 제1 도전형 반도체층(122)의 일 영역(122-1)을 노출하는 노출 영역(122-1)을 가질 수 있다. 이때 제1 도전형 반도체층(122)의 노출 영역(122-1)은 제1 전극(160)을 배치시키기 위한 공간일 수 있다.The light emitting structure 120 may have an exposed region 122-1 exposing one region 122-1 of the first conductive semiconductor layer 122. In this case, the exposed region 122-1 of the first conductive semiconductor layer 122 may be a space for disposing the first electrode 160.

전도층(150)은 발광 구조물(120), 예컨대, 제2 도전형 반도체층(126) 상에 배치된다.The conductive layer 150 is disposed on the light emitting structure 120, for example, the second conductivity type semiconductor layer 126.

전도층(150)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The conductive layer 150 is a transparent conductive oxide, such as Indium Tin Oxide (ITO), Tin Oxide (TO), Indium Zinc Oxide (IZO), Indium Tin Zinc Oxide (ITZO), Indium Aluminum Zinc Oxide (IAZO), IGZO ( Indium Gallium Zinc Oxide (IGTO), Indium Gallium Tin Oxide (IGTO), Aluminum Zinc Oxide (AZO), Antimony tin Oxide (ATO), Gallium Zinc Oxide (GTO), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx /Au, or one or more of Ni/IrOx/Au/ITO.

제1 전극(160)은 노출되는 제1 도전형 반도체층(122)의 일 영역(122-1) 상에 배치될 수 있으며, 노출되는 제1 도전형 반도체층(122)의 일 영역과 접촉(예컨대, 오믹 접촉)할 수 있다.The first electrode 160 may be disposed on one region 122-1 of the exposed first conductivity-type semiconductor layer 122 and in contact with a region of the exposed first conductivity-type semiconductor layer 122 ( For example, ohmic contact).

제1 전극(160)은 와이어가 본딩되는 제1 패드부(162), 및 전류 분산을 위하여 제1 패드부(162)로부터 확장되는 적어도 하나의 제1 가지 전극(164)을 포함할 수 있다.The first electrode 160 may include a first pad portion 162 to which a wire is bonded, and at least one first branch electrode 164 extending from the first pad portion 162 for current dispersion.

도 1에는 제1 패드부(162)로부터 확장되는 제2 가지 전극의 수가 1개이지만, 이에 한정되는 것은 아니다.1, the number of second branch electrodes extending from the first pad portion 162 is one, but the present invention is not limited thereto.

다른 실시 예에서 제1 전극(160)은 복수 개의 가지 전극들을 포함할 수 있다.In another embodiment, the first electrode 160 may include a plurality of branch electrodes.

제2 전극(170)은 전도층(150) 상에 배치될 수 있으며, 전도층(150)과 접촉할 수 있다. 제2 전극(170)은 와이어가 본딩되는 제2 패드부(172), 및 전류 분산을 위하여 제2 패드부(172)로부터 확장되는 적어도 하나의 제2 가지 전극(174-1, 174-2)을 포함할 수 있다.The second electrode 170 may be disposed on the conductive layer 150 and may contact the conductive layer 150. The second electrode 170 includes a second pad portion 172 to which a wire is bonded, and at least one second branch electrode 174-1, 174-2 extended from the second pad portion 172 for current dispersion. It may include.

제2 전극(170)은 수직 방향(101)으로 제1 전극(160)과 비오랩될 수 있다.The second electrode 170 may be non-wrapped with the first electrode 160 in the vertical direction 101.

여기서 수직 방향(101)은 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126)으로 향하는 방향일 수 있다.Here, the vertical direction 101 may be a direction from the first conductivity type semiconductor layer 122 to the second conductivity type semiconductor layer 126.

제1 전류 차단층(140a)은 발광 구조물(120)과 전도층(150) 사이에 배치되며, 제2 전극(170)으로부터 발광 구조물(120)을 통과하여 제1 전극(160)으로 흐르는 전류가 발광 구조물(120) 내에서 분산되도록 하는 역할을 한다.The first current blocking layer 140a is disposed between the light emitting structure 120 and the conductive layer 150, and the current flowing through the light emitting structure 120 from the second electrode 170 to the first electrode 160 is It serves to be dispersed within the light emitting structure 120.

제1 전류 차단층(140a)은 제2 도전형 반도체층(126)의 상부면 상에 배치될 수 있으며, 전도층(150)은 제1 전류 차단층(140a)과 제2 도전형 반도체층(126)의 상부면 상에 배치될 수 있다.The first current blocking layer 140a may be disposed on the upper surface of the second conductivity type semiconductor layer 126, and the conductive layer 150 may include a first current blocking layer 140a and a second conductivity type semiconductor layer ( 126).

예컨대, 전도층(150)은 제1 전류 차단층(140a)의 상부면과 측면, 및 제2 도전형 반도체층(126)의 상부면과 접촉할 수 있다.For example, the conductive layer 150 may contact the top and side surfaces of the first current blocking layer 140a and the top surface of the second conductivity-type semiconductor layer 126.

제1 전류 차단층(140a)은 제1 전극(160)과 제2 전극(170) 사이에 위치하는 제2 도전형 반도체층(126)의 제1 영역(S1) 상에 배치될 수 있다.The first current blocking layer 140a may be disposed on the first region S1 of the second conductivity type semiconductor layer 126 positioned between the first electrode 160 and the second electrode 170.

예컨대, 제1 전류 차단층(140a)은 제1 전극(160)의 제1 가지 전극(164)과 제2 전극(170)의 제2 가지 전극(177-1,174-2) 사이에 위치하는 제2 도전형 반도체층(126) 상부면의 제1 영역(S1) 상에 배치될 수 있다.For example, the first current blocking layer 140a is located between the first branch electrode 164 of the first electrode 160 and the second branch electrode 177-1,174-2 of the second electrode 170. The conductive semiconductor layer 126 may be disposed on the first region S1 of the upper surface.

제1 영역(S1)은 제1 전류 차단층(140a)은 기설정된 제1 폭 또는 제1 직경(W1)을 가지며, 발광 구조물(120)의 노출 영역(122-1)에 인접하는 발광 구조물(120)의 제1 측벽(129)으로부터 기설정된 거리(d3) 만큼 이격되는 제2 도전형 반도체층(126) 상부면의 일 영역일 수 있다.The first region S1 of the first current blocking layer 140a has a predetermined first width or first diameter W1, and a light emitting structure adjacent to the exposed region 122-1 of the light emitting structure 120 ( It may be a region of the upper surface of the second conductivity type semiconductor layer 126 spaced apart by a predetermined distance d3 from the first sidewall 129 of 120 ).

제1 전류 차단층(140a)은 제1 측벽(129)을 따라서 제2 도전형 반도체층(126) 상에 배치될 수 있다.The first current blocking layer 140a may be disposed on the second conductivity type semiconductor layer 126 along the first sidewall 129.

제1 전류 차단층(140a)은 제2 전극(170) 및 제1 전극(160) 각각에 수직 방향(101)으로 비오버랩될 수 있다.The first current blocking layer 140a may be non-overlapping in the vertical direction 101 to each of the second electrode 170 and the first electrode 160.

제1 전류 차단층(140a)은 제2 도전형 반도체층(126)의 제1 영역(S1)에 정렬되도록 제2 도전형 반도체층(126) 상에 배치될 수 있다.The first current blocking layer 140a may be disposed on the second conductivity type semiconductor layer 126 to be aligned with the first region S1 of the second conductivity type semiconductor layer 126.

제1 전극(160)과 제1 전류 차단층(140a) 간의 수평 방향(102)의 이격 거리(d2)는 제2 전극(170)과 제1 전류 차단층(140a) 간의 수평 방향(102)으로의 이격 거리(d1)보다 짧거나 같을 수 있다(d2≤d1).The separation distance d2 of the horizontal direction 102 between the first electrode 160 and the first current blocking layer 140a is the horizontal direction 102 between the second electrode 170 and the first current blocking layer 140a. It may be less than or equal to the separation distance (d1) of (d2≤d1).

제1 전류 차단층(140a)은 제2 전극(170)으로부터 수평 방향(102)으로 기설정된 제1 거리(d1)만큼 이격될 수 있고, 제1 전극(160)으로부터 기설정된 제2 거리(d2)만큼 이격될 수 있다. 제2 거리(d2)는 제1 거리(d1)보다 길 수 있으나, 이에 한정되는 것은 아니다.The first current blocking layer 140a may be spaced apart from the second electrode 170 by a first distance d1 preset in the horizontal direction 102, and a second distance d2 preset from the first electrode 160. ). The second distance d2 may be longer than the first distance d1, but is not limited thereto.

제1 전류 차단층(140a)은 서로 이격하는 복수의 부분들(141-1 내지 141-n, n>1인 자연수)을 포함할 수 있으며, 복수의 부분들(141-1 내지 141-n, n>1인 자연수)은 제2 도전형 반도체층(126)의 제1 영역(S1) 상에 서로 이격하여 배치될 수 있다.The first current blocking layer 140a may include a plurality of parts (141-1 to 141-n, a natural number of n>1) spaced apart from each other, and a plurality of parts (141-1 to 141-n, n>1, a natural number) may be disposed spaced apart from each other on the first region S1 of the second conductivity-type semiconductor layer 126.

복수의 부분들(141-1 내지 141-n, n>1인 자연수)은 제2 도전형 반도체층(126)의 제1 영역(S1)에 정렬될 수 있다.The plurality of parts (141-1 to 141-n, a natural number with n>1) may be aligned with the first region S1 of the second conductivity-type semiconductor layer 126.

복수의 부분들(141-1 내지 141-n, n>1인 자연수)은 제2 전극(170), 및 제1 전극(160) 각각에 수직 방향(101)으로 비오버랩될 수 있다.The plurality of portions 141-1 to 141-n (a natural number with n>1) may be non-overlapping in the vertical direction 101 to each of the second electrode 170 and the first electrode 160.

복수의 부분들(141-1 내지 141-n, n>1인 자연수)의 전체적인 형상은 도 1에 도시된 바일 수 있으나, 이에 한정되는 것은 아니다.The overall shape of the plurality of parts (141-1 to 141-n, n>1 is a natural number) may be as illustrated in FIG. 1, but is not limited thereto.

복수의 부분들(141 내지 141-n, n>1인 자연수)은 도트(dot) 형상일 수 있으나, 이에 한정되는 것은 아니다.The plurality of parts (141 to 141-n, a natural number with n>1) may be in a dot shape, but is not limited thereto.

제1 전류 차단층(140a)은 전기 절연 물질, 예컨대, ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함할 수 있다.The first current blocking layer 140a is an electrically insulating material, such as ZnO, SiO 2 , SiON, Si 3 N 4 , Al 2 O 3, TiO 2 , may include at least one.

도 6은 전류 차단층을 구비하지 않은 발광 소자의 광 출력 시뮬레이션 결과를 나타내고, 도 7은 전류 차단층을 구비하는 발광 소자의 광 출력 시뮬레이션 결과를 나타낸다.6 shows a light output simulation result of a light emitting device without a current blocking layer, and FIG. 7 shows a light output simulation result of a light emitting device having a current blocking layer.

도 6 및 도 7에서 전류 차단층의 유무를 제외하고는, 양자는 동일한 시뮬레이션 조건, 예컨대, 동일한 발광 구조물, 및 동일한 동작 전압 또는 전류 등을 가질 수 있다.Except for the presence or absence of a current blocking layer in FIGS. 6 and 7, both can have the same simulation conditions, for example, the same light emitting structure, and the same operating voltage or current.

도 6 및 도 7을 참조하면, 도 6에 비하여, 도 7에서는 제1 전류 차단층(140a)이 전류의 흐름을 차단하는 역할을 할 수 있고, 이로 인하여 발광 구조물(120) 내부를 흐르는 전류는 제1 전류 차단층(140a)을 통과하지 못하고 제1 전류 차단층(140a) 주위로 우회하여 흐를 수 있다. 이로 인하여 실시 예는 발광 효율을 향상시킬 수 있다.Referring to FIGS. 6 and 7, compared to FIG. 6, in FIG. 7, the first current blocking layer 140a may serve to block the flow of current, thereby causing the current flowing inside the light emitting structure 120 to be The first current blocking layer 140a may not pass through and may be bypassed and flow around the first current blocking layer 140a. Due to this, the embodiment can improve the luminous efficiency.

또한 제1 전류 차단층(140a)은 도트 형상이기 때문에, 전류 분산 효과를 향상시킬 수 있다.In addition, since the first current blocking layer 140a has a dot shape, it is possible to improve the current dispersion effect.

도 4는 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다.4 is a sectional view showing a light emitting device 200 according to another embodiment.

도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 중복을 피하기 위하여 설명을 간략하게 하거나 생략한다.The same reference numerals as in FIG. 2 denote the same configuration, and for the same configuration, the description is simplified or omitted to avoid duplication.

도 4를 참조하면, 발광 소자(200)는 도 2에 도시된 실시 예(100)에 제2 전류 차단층(140b)을 더 포함할 수 있다.Referring to FIG. 4, the light emitting device 200 may further include a second current blocking layer 140b in the embodiment 100 illustrated in FIG. 2.

제2 전류 차단층(140b)는 제1 전류 차단층(140a)은 발광 구조물(120)과 전도층(150) 사이에 배치된다.The second current blocking layer 140b and the first current blocking layer 140a are disposed between the light emitting structure 120 and the conductive layer 150.

제2 전류 차단층(140b)은 제2 도전형 반도체층(126)의 상부면 상에 배치될 수 있으며, 전도층(150)은 제2 전류 차단층(140b)과 제2 도전형 반도체층(126)의 상부면 상에 배치될 수 있다.The second current blocking layer 140b may be disposed on the upper surface of the second conductivity type semiconductor layer 126, and the conductive layer 150 may include the second current blocking layer 140b and the second conductivity type semiconductor layer ( 126).

예컨대, 전도층(150)은 제2 전류 차단층(140b)의 상부면과 측면, 및 제2 도전형 반도체층(126)의 상부면과 접촉할 수 있다.For example, the conductive layer 150 may contact the upper and side surfaces of the second current blocking layer 140b and the upper surface of the second conductive semiconductor layer 126.

제2 전류 차단층(140b)은 제2 전극(170)에 수직 방향으로 정렬될 수 있다.The second current blocking layer 140b may be aligned with the second electrode 170 in a vertical direction.

예컨대, 제2 전류 차단층(140b)은 제2 전극(170)과 수직 방향으로 정렬되는 제2 도전형 반도체층(126)의 제2 영역(S2) 상에 배치될 수 있다.For example, the second current blocking layer 140b may be disposed on the second region S2 of the second conductivity type semiconductor layer 126 aligned with the second electrode 170 in the vertical direction.

제2 전류 차단층(140b)은 제1 전류 차단층(140a)과 서로 이격하여 위치할 수 있다.The second current blocking layer 140b may be positioned to be spaced apart from the first current blocking layer 140a.

제2 전류 차단층(140b)은 제2 전극(170)과 일치하는 형상일 수 있으나, 이에 한정되는 것은 아니다.The second current blocking layer 140b may have a shape that matches the second electrode 170, but is not limited thereto.

도 5는 또 다른 실시 예에 따른 발광 소자(300)의 평면도를 나타낸다.5 is a plan view of a light emitting device 300 according to another embodiment.

도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 중복을 피하기 위하여 설명을 간략하게 하거나 생략한다.The same reference numerals as in FIGS. 1 and 2 indicate the same configuration, and for the same configuration, the description is simplified or omitted to avoid duplication.

도 5를 참조하면, 발광 소자(300)는 기판(110), 버퍼층(115), 발광 구조물(120), 제1 전류 차단층(140'), 전도층(150), 제1 전극(160), 및 제2 전극(170)을 포함할 수 있다.Referring to FIG. 5, the light emitting device 300 includes a substrate 110, a buffer layer 115, a light emitting structure 120, a first current blocking layer 140 ′, a conductive layer 150, and a first electrode 160 , And a second electrode 170.

도 1에 도시된 제1 전류 차단층(140a)는 도트 형상의 복수의 부분들(140-1 내지 140-n,n>1인 자연수)을 포함하지만, 도 5에 도시된 제1 전류 차단층(140')은 제1 전극(160) 주위를 둘러싸도록 제2 도전형 반도체층(126)의 상부면 상에 배치되는 연속적인 하나의 선(line) 형상을 가질 수 있다.The first current blocking layer 140a illustrated in FIG. 1 includes a plurality of dot-shaped parts (a natural number of 140-1 to 140-n,n>1), but the first current blocking layer illustrated in FIG. 5 140 ′ may have a single continuous line shape disposed on the upper surface of the second conductivity type semiconductor layer 126 to surround the first electrode 160.

제1 전류 차단층(140')은 제1 전극(160)에 인접하는 제2 도전형 반도체층(126)의 제1 영역(S1) 상에 배치될 수 있다. 제1 전류 차단층(140')은 제2 전극(170) 및 제1 전극(160) 각각에 수직 방향(101)으로 비오버랩될 수 있다.The first current blocking layer 140 ′ may be disposed on the first region S1 of the second conductivity type semiconductor layer 126 adjacent to the first electrode 160. The first current blocking layer 140 ′ may be non-overlapping in the vertical direction 101 to each of the second electrode 170 and the first electrode 160.

또 다른 실시 예에서 발광 소자(300)는 제2 도전형 반도체층의 제2 영역(S2) 상에 배치되는 제2 전류 차단층(140b)을 더 포함할 수 있다.In another embodiment, the light emitting device 300 may further include a second current blocking layer 140b disposed on the second region S2 of the second conductivity type semiconductor layer.

제1 전극(160) 및 제2 전극(170)과 비오버랩되는 전류 차단층을 구비함으로써, 실시 예는 제1 전극(160) 및 제2 전극(170) 주위에 전류 집중을 방지하고 전류를 분산시킴으로써, 발광 효율을 향상시킬 수 있다.By providing a current blocking layer that does not overlap with the first electrode 160 and the second electrode 170, the embodiment prevents current concentration around the first electrode 160 and the second electrode 170 and disperses the current By doing so, the luminous efficiency can be improved.

도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.8 shows a light emitting device package according to an embodiment.

도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 도전층(512), 제2 도전층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.Referring to FIG. 8, the light emitting device package includes a package body 510, a first conductive layer 512, a second conductive layer 514, a light emitting device 520, a reflector 530, a wire 530, and a number Strata 540.

패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 510 may be formed of a substrate having good insulation or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), and the like. It may be a structure in which a plurality of substrates are stacked. The embodiment is not limited to the above-described body material, structure, and shape.

패키지 몸체(510)는 상면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.The package body 510 may have a cavity composed of side surfaces and bottom surfaces in one region of the upper surface. At this time, the side wall of the cavity may be formed to be inclined.

제1 도전층(512) 및 제2 도전층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다.The first conductive layer 512 and the second conductive layer 514 are disposed on the surface of the package body 510 to be electrically separated from each other in consideration of heat dissipation or mounting of the light emitting element.

와이어들(522,524)에 의하여 발광 소자(520)는 제1 도전층(512) 및 제2 도전층(514)과 전기적으로 연결될 수 있다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.The light emitting device 520 may be electrically connected to the first conductive layer 512 and the second conductive layer 514 by wires 522 and 524. In this case, the light emitting device 520 may be any one of the embodiments 100 or 200.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector 530 may be disposed on the side walls of the cavity of the package body 510 to direct the light emitted from the light emitting device 520 in a predetermined direction. The reflector 530 is made of a light reflecting material, and may be, for example, a metal coating or a metal flake.

수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.The resin layer 540 surrounds the light emitting device 520 positioned in the cavity of the package body 510 to protect the light emitting device 520 from the external environment. The resin layer 540 may be made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 520.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to an embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indication device, a lighting system including the light emitting device or the light emitting device package described in the above-described embodiments, for example, the lighting system may include a lamp, a street light.

도 9는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.9 shows a lighting device including a light emitting device according to an embodiment.

도 9를 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.Referring to FIG. 9, the lighting device may include a cover 1100, a light source module 1200, a heat radiator 1400, a power supply unit 1600, an inner case 1700, and a socket 1800. In addition, the lighting device according to the embodiment may further include any one or more of the member 1300 and the holder 1500.

광원 모듈(1200)은 발광 소자(100, 또는 200), 또는 실시 예에 따른 발광 소자 패키지를 포함할 수 있다.The light source module 1200 may include a light emitting device 100 or a light emitting device package according to an embodiment.

커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The cover 1100 may be in the shape of a bulb or a hemisphere, the hollow may be hollow, and a portion may be opened. The cover 1100 may be optically coupled to the light source module 1200. For example, the cover 1100 may diffuse, scatter, or excite light provided from the light source module 1200. The cover 1100 may be a kind of optical member. The cover 1100 may be combined with the radiator 1400. The cover 1100 may have a coupling portion that engages the heat radiator 1400.

커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.A milky white coating may be coated on the inner surface of the cover 1100. The milky white paint may include a diffusion material that diffuses light. The surface roughness of the inner surface of the cover 1100 may be greater than the surface roughness of the outer surface of the cover 1100. This is for light from the light source module 1200 to be sufficiently scattered and diffused to be emitted to the outside.

커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 1100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate has excellent light resistance, heat resistance, and strength. The cover 1100 may be transparent so that the light source module 1200 is visible from the outside, but is not limited thereto and may be opaque. The cover 1100 may be formed through blow molding.

광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.The light source module 1200 may be disposed on one surface of the heat radiator 1400, and heat generated from the light source module 1200 may be conducted to the heat radiator 1400. The light source module 1200 may include a light source unit 1210, a connection plate 1230, and a connector 1250.

부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The member 1300 may be disposed on an upper surface of the radiator 1400, and has a guide groove 1310 into which a plurality of light source units 1210 and a connector 1250 are inserted. The guide groove 1310 may correspond to or be aligned with the substrate and connector 1250 of the light source unit 1210.

부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the member 1300 may be coated or coated with a light reflective material.

예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the member 1300 may be coated or coated with a white paint. The member 1300 may reflect light reflected on the inner surface of the cover 1100 and return toward the light source module 1200 again in the direction of the cover 1100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The member 1300 may be made of an insulating material, for example. The connection plate 1230 of the light source module 1200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 1400 and the connection plate 1230. The member 1300 may be formed of an insulating material to block electrical shorts between the connection plate 1230 and the radiator 1400. The heat radiator 1400 may radiate heat by receiving heat from the light source module 1200 and heat from the power supply unit 1600.

홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The holder 1500 closes the storage groove 1719 of the insulating portion 1710 of the inner case 1700. Therefore, the power supply unit 1600 accommodated in the insulating portion 1710 of the inner case 1700 may be sealed. The holder 1500 may have a guide protrusion 1510, and the guide protrusion 1510 may have a hole through which the protrusion 1610 of the power supply unit 1600 passes.

전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.The power supply unit 1600 processes or converts an electrical signal received from the outside and provides it to the light source module 1200. The power supply unit 1600 may be accommodated in the storage groove 1719 of the inner case 1700, and may be sealed inside the inner case 1700 by the holder 1500. The power supply unit 1600 may include a protrusion 1610, a guide unit 1630, a base 1650, and an extension unit 1670.

가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 1630 may have a shape protruding from the side of the base 1650 to the outside. The guide portion 1630 may be inserted into the holder 1500. A number of parts may be disposed on one surface of the base 1650. For example, a plurality of components include, for example, a DC converter that converts AC power supplied from an external power source into DC power, a driving chip that controls driving of the light source module 1200, and ESD (ElectroStatic) to protect the light source module 1200. discharge) protection element and the like, but is not limited thereto.

연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The extension 1670 may have a shape protruding from the other side of the base 1650 to the outside. The extension part 1670 may be inserted inside the connection part 1750 of the inner case 1700, and may receive an electrical signal from the outside. For example, the extension 1670 may be the same or smaller in width than the connection 1750 of the inner case 1700. Each end of the "+ wire" and "- wire" may be electrically connected to the extension 1670, and the other end of the "+ wire" and "- wire" may be electrically connected to the socket 1800. .

내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The inner case 1700 may include a molding unit together with a power supply unit 1600 therein. The molding part is a part in which the molding liquid is hardened, so that the power supply unit 1600 can be fixed inside the inner case 1700.

도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.10 illustrates a display device including a light emitting device package according to an embodiment.

도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.Referring to FIG. 10, the display device 800 includes a bottom cover 810, a reflector 820 disposed on the bottom cover 810, light emitting modules 830 and 835 that emit light, and a reflector 820 ) And an optical sheet including a light guide plate 840 that guides light emitted from the light emitting modules 830 and 835 toward the front of the display device, and prism sheets 850 and 860 disposed in front of the light guide plate 840, A display panel 870 disposed in front of the optical sheet, an image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870, and placed in front of the display panel 870 It may include a color filter 880. Here, the bottom cover 810, the reflector 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.

발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 8에 도시된 실시 예일 수 있다.The light emitting module may include light emitting device packages 835 mounted on the substrate 830. Here, the substrate 830 may be a PCB or the like. The light emitting device package 835 may be the embodiment illustrated in FIG. 8.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may receive components in the display device 800. In addition, the reflector 820 may be provided as a separate component as shown in the drawing, or it may be provided in a form coated with a highly reflective material on the back of the light guide plate 840 or the front of the bottom cover 810. .

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflector 820 may use a material having a high reflectance and an ultra-thin type, and may use polyethylene terephthalate (PET).

그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.In addition, the light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PolyEthylene; PE).

그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.In addition, the first prism sheet 850 may be formed of a polymer material having light transmission and elasticity on one surface of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, as shown in the figure, the floor and the valley may be repeatedly provided in a stripe type.

그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In addition, in the second prism sheet 860, the direction of the floors and valleys on one side of the support film may be perpendicular to the direction of the floors and valleys on one side of the support film in the first prism sheet 850. This is to evenly distribute light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.

그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.In addition, although not illustrated, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of a polyester and polycarbonate-based material, and may maximize the light projection angle through refraction and scattering of light incident from the backlight unit. In addition, the diffusion sheet is formed on a support layer including a light diffusion agent, and a first layer and a second layer that are formed on a light exit surface (first prism sheet direction) and a light incident surface (reflection sheet direction) and do not contain a light diffusion agent. It may include.

실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 860 form an optical sheet, the optical sheet is made of a different combination, for example, a micro lens array or a diffusion sheet and a micro lens array Or a combination of a single prism sheet and a micro lens array.

디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The display panel 870 may include a liquid crystal display panel, and other types of display devices that require a light source may be provided in addition to the liquid crystal display panel 860.

도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 11을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.11 illustrates a head lamp 900 including a light emitting device package according to an embodiment. Referring to FIG. 11, the head lamp 900 includes a light emitting module 901, a reflector 902, a shade 903, and a lens 904.

발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 8에 도시된 실시 예일 수 있다.The light emitting module 901 may include a plurality of light emitting device packages (not shown) disposed on a substrate (not shown). In this case, the light emitting device package may be the embodiment illustrated in FIG. 8.

리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.The reflector 902 reflects the light 911 emitted from the light emitting module 901 in a predetermined direction, for example, the front 912.

쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.The shade 903 is disposed between the reflector 902 and the lens 904, and is a member that blocks or reflects a portion of light reflected by the reflector 902 to the lens 904 to form a light distribution pattern desired by the designer As, the height of one side portion 903-1 and the other side portion 903-2 of the shade 903 may be different from each other.

발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.The light irradiated from the light emitting module 901 may be reflected by the reflector 902 and the shade 903 and then pass through the lens 904 to face the front of the vehicle body. The lens 904 may refract light reflected by the reflector 902 forward.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, and the like exemplified in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

110: 기판 115: 버퍼층
120: 발광 구조물 140a: 제1 전류 차단층
150: 전도층 160: 제1 전극
170: 제2 전극.110: substrate 115: buffer layer
120: light emitting structure 140a: first current blocking layer
150: conductive layer 160: first electrode
170: second electrode.

Claims (5)

제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
상기 제2 도전형 반도체층 상에 배치되는 전도층;
상기 전도층 상에 배치되는 제2 전극; 및
상기 제2 도전형 반도체층과 상기 전도층 사이에 배치되는 전류 차단층을 포함하며,
상기 제1 전극은 제1 와이어가 본딩되기 위한 제1 패드부 및 상기 제1 패드부로부터 확장되는 제1 가지 전극을 포함하고,
상기 제2 전극은 제2 와이어가 본딩되기 위한 제2 패드부 및 상기 제2 패드부로로부터 확장되는 제2 가지 전극을 포함하고,
상기 전류 차단층은,
상기 제1 가지 전극과 상기 제2 가지 전극 사이에 위치하는 상기 제2 도전형 반도체층의 상면의 제1 영역에 배치되고, 상기 제2 전극 및 상기 제1 전극 각각에 수직 방향으로 비오버랩되는 제1 전류 차단층; 및
상기 제1 전류 차단층과 이격되고 상기 제2 패드부 및 상기 제2 가지 전극과 수직 방향으로 오버랩되는 제2 전류 차단층을 포함하고,
상기 제1 가지 전극과 상기 제1 전류 차단층 간의 수평 방향으로의 이격 거리는 상기 제2 가지 전극과 상기 제1 전류 차단층 간의 상기 수평 방향으로의 이격 거리보다 짧거나 같고,
상기 수직 방향은 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향이고, 상기 수평 방향은 상기 수직 방향과 수직인 발광 소자.A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode disposed on the first conductivity type semiconductor layer;
A conductive layer disposed on the second conductive type semiconductor layer;
A second electrode disposed on the conductive layer; And
And a current blocking layer disposed between the second conductive type semiconductor layer and the conductive layer,
The first electrode includes a first pad portion for bonding a first wire and a first branch electrode extending from the first pad portion,
The second electrode includes a second pad portion for bonding the second wire and a second branch electrode extending from the second pad portion,
The current blocking layer,
Disposed in a first region of the upper surface of the second conductivity-type semiconductor layer positioned between the first branch electrode and the second branch electrode, and non-overlapping in a vertical direction to each of the second electrode and the first electrode 1 current blocking layer; And
And a second current blocking layer spaced apart from the first current blocking layer and overlapping the second pad portion and the second branch electrode in a vertical direction,
The distance in the horizontal direction between the first branch electrode and the first current blocking layer is equal to or shorter than the distance in the horizontal direction between the second branch electrode and the first current blocking layer,
The vertical direction is a direction from a first conductivity type semiconductor layer to the second conductivity type semiconductor layer, and the horizontal direction is a light emitting device perpendicular to the vertical direction. 제1항에 있어서, 상기 제1 전류 차단층은,
서로 이격하는 복수의 부분들을 포함하며, 상기 복수의 부분들 각각은 상기 제2 전극, 및 상기 제1 전극 각각에 수직 방향으로 비오버랩되는 발광 소자.According to claim 1, The first current blocking layer,
A light emitting device including a plurality of parts spaced apart from each other, each of the plurality of parts being non-overlapping in the vertical direction to each of the second electrode and the first electrode. 제1항에 있어서,
상기 발광 구조물은 상기 제1 도전형 반도체층의 일 영역을 노출하는 노출 영역을 가지며, 상기 제1 전극은 상기 노출 영역 상에 배치되고,
상기 제2 도전형 반도체층의 상면의 제1 영역은 기설정된 제1폭을 가지며, 상기 노출 영역에 인접하는 발광 구조물의 측벽으로부터 이격되는 영역인 발광 소자.According to claim 1,
The light emitting structure has an exposed area exposing a region of the first conductive semiconductor layer, and the first electrode is disposed on the exposed region,
The first region of the upper surface of the second conductivity-type semiconductor layer has a predetermined first width and is a region spaced apart from a sidewall of a light emitting structure adjacent to the exposed region. 제1항에 있어서,
상기 제1 전류 차단층은 상기 제1 전극 주위를 둘러싸도록 상기 제2 도전형 반도체층의 상부면 상에 배치되는 하나의 선(line) 형상인 발광 소자.According to claim 1,
The first current blocking layer is a light emitting device having a line shape disposed on an upper surface of the second conductivity type semiconductor layer to surround the first electrode. 제1항에 있어서,
상기 전도층은 상기 제1 전류 차단층의 상면과 측면, 및 상기 제2 도전형 반도체층의 상면과 접촉하는 발광 소자.According to claim 1,
The conductive layer is a light emitting device that contacts the top and side surfaces of the first current blocking layer and the top surface of the second conductivity type semiconductor layer.
KR1020140009829A 2014-01-27 2014-01-27 A light emitting device KR102127444B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140009829A KR102127444B1 (en) 2014-01-27 2014-01-27 A light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009829A KR102127444B1 (en) 2014-01-27 2014-01-27 A light emitting device

Publications (2)

Publication Number Publication Date
KR20150089338A KR20150089338A (en) 2015-08-05
KR102127444B1 true KR102127444B1 (en) 2020-06-26

Family

ID=53885803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009829A KR102127444B1 (en) 2014-01-27 2014-01-27 A light emitting device

Country Status (1)

Country Link
KR (1) KR102127444B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048199A (en) 2011-07-26 2013-03-07 Mitsubishi Chemicals Corp GaN-BASED LED ELEMENT

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941616B1 (en) * 2008-05-15 2010-02-11 주식회사 에피밸리 Semiconductor light emitting device
KR20120078377A (en) * 2010-12-31 2012-07-10 갤럭시아포토닉스 주식회사 Light emitting diode having current blocking pattern and light emitting diode package
KR101294824B1 (en) * 2010-12-31 2013-08-08 갤럭시아포토닉스 주식회사 Light emitting diode having current blocking layer and its light emitting diode package
KR101312403B1 (en) * 2011-01-04 2013-09-27 갤럭시아포토닉스 주식회사 Light emitting diode having current blocking holes and light emitting diode package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048199A (en) 2011-07-26 2013-03-07 Mitsubishi Chemicals Corp GaN-BASED LED ELEMENT

Also Published As

Publication number Publication date
KR20150089338A (en) 2015-08-05

Similar Documents

Publication Publication Date Title
JP6516995B2 (en) Light emitting device, light emitting device package including the same, and lighting apparatus including the package
KR20130045507A (en) Light emitting device
KR20150039518A (en) Light emitting device
KR101830719B1 (en) A light emitting device
KR20130046755A (en) Light emitting device
KR102066620B1 (en) A light emitting device
KR102182024B1 (en) A light emitting device
KR102114935B1 (en) Light emitting device module
KR102080779B1 (en) A light emitting device
KR102140273B1 (en) Light emitting device and light emitting device package including the same
KR102160776B1 (en) A light emitting device
KR102127444B1 (en) A light emitting device
KR102209037B1 (en) A light emitting device
KR102194804B1 (en) Light emitting device
KR102156375B1 (en) A light emitting device
KR102038442B1 (en) A light emitting device
KR102156376B1 (en) A light emitting device
KR102099436B1 (en) A light emitting device
KR102170213B1 (en) Light emitting device
KR20160055439A (en) Light emitting device and light emitting device package
KR102087938B1 (en) A light emitting device
KR102087937B1 (en) Light emitting device
KR101827977B1 (en) A light emitting device
KR20150137298A (en) A light emitting device package
KR20150030449A (en) A light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant