KR102150898B1 - 플라즈마를 이용한 구조체 패턴의 형성 방법 - Google Patents

플라즈마를 이용한 구조체 패턴의 형성 방법 Download PDF

Info

Publication number
KR102150898B1
KR102150898B1 KR1020180170150A KR20180170150A KR102150898B1 KR 102150898 B1 KR102150898 B1 KR 102150898B1 KR 1020180170150 A KR1020180170150 A KR 1020180170150A KR 20180170150 A KR20180170150 A KR 20180170150A KR 102150898 B1 KR102150898 B1 KR 102150898B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
structure pattern
polymer layer
forming
Prior art date
Application number
KR1020180170150A
Other languages
English (en)
Other versions
KR20200081544A (ko
Inventor
박형호
신찬수
장현철
박광욱
정상현
이병오
윤홍민
정해용
박경호
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020180170150A priority Critical patent/KR102150898B1/ko
Publication of KR20200081544A publication Critical patent/KR20200081544A/ko
Application granted granted Critical
Publication of KR102150898B1 publication Critical patent/KR102150898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 공정을 이용하여 구조체 패턴을 형성하고자 하는 것으로, 기재 상부에 상기 기재의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계와, 상기 마스크 패턴층이 형성된 기재를 반응챔버 내에 제공하고, 상기 반응챔버 내에 플라즈마를 생성하여 상기 기재의 노출된 영역을 플라즈마 처리하는 제2단계와, 상기 플라즈마 처리에 따른 반응물을 상기 기재의 노출된 영역에 생성시키는 제3단계와, 상기 마스크 패턴층을 제거하여 상기 기재의 노출된 영역에 상기 반응물에 따른 구조체 패턴을 형성시키는 제4단계를 포함하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법을 기술적 요지로 한다. 이에 의해 본 발명은 플라즈마 처리 공정 중 기재와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재 상에 재증착되어 새로운 구조체 패턴을 제공하는 장점이 있다.

Description

플라즈마를 이용한 구조체 패턴의 형성 방법{Method of patterned structure using plasma process}
본 발명은 플라즈마 공정을 이용하여 구조체 패턴을 형성하고자 하는 것으로, 플라즈마 처리(반응) 공정 중 기재(기판 또는 박막)와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재 상에 재증착되어 새로운 구조체 패턴을 제공하는 플라즈마를 이용한 구조체 패턴의 형성 방법에 관한 것이다.
최근 전자소자의 고집적화, 소형화 추세에 따라 나노구조체 및 그 제조방법에 대한 연구가 매우 활발히 진행되고 있다. 일반적으로 나노구조체는 수nm 크기의 입자로 이루어져 광학적, 자기적, 전기적 성질을 가지며, 입자의 크기나 모양에 따라 상이한 성질을 나타낸다.
특히 산화물 나노구조체는 절연체 또는 유전체로서 다양한 전자 소자에 이용되고 있으며, 전자 소자를 제작하기 위해서는 패턴을 반복적으로 구현할 필요성이 있다.
일반적으로 이러한 산화물 나노구조체 패턴은 도 1과 같이 박막의 증착, 패터닝 및 식각 공정에 의해 제조된다.
기재(10) 상에 유전체층(20)을 증착하고, 상기 유전체층(20) 상부에 고분자층(30)을 형성한 후, 레지스트층(40)을 순차적으로 형성한 후, 상기 레지스트층(40)의 패터닝 공정을 수행하고, 고분자(30)층과 유전체층(20)을 식각한 후, 레지스트층(40)과 고분자층(40)을 제거함으로써 기재(10) 상에 패턴된 유전체층(20)을 형성하게 된다.
이러한 유전체 패턴 형성 공정은 기재 상에 유전체층을 형성하는 증착 공정에서부터 고분자층 증착, 레지스트층 형성, 레지스트층의 패터닝 공정, 고분자층과 유전체층 식각 등 여러 단계의 공정이 필요하게 된다.
또한, 기재 상에 형성된 유전체층의 종류에 의해서 결정되는 단일 종류의 유전체층만을 얻을 수 있으며, 유전체층을 패턴화하기 위해서는 유전체층의 일부 영역을 건식 식각에 의해 제거하는 공정을 거쳐야 하는데 공정 시간이 많이 소요될 뿐만 아니라, 이 과정에서 유전체층의 잔류막이 잔존할 수 있어 목적하는 바의 유전체 패턴을 획득하기 위해서는 이를 제거하기 위한 공정이 더 필요하여 공정의 복잡화를 야기하고 있다.
본 발명은 상기 필요성에 의해 고안된 것으로서, 플라즈마 처리(반응) 공정 중 기재와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재 상에 재증착되어 새로운 구조체 패턴을 제공하는 플라즈마를 이용한 구조체 패턴의 형성 방법의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 기재 상부에 상기 기재의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계와, 상기 마스크 패턴층이 형성된 기재를 반응챔버 내에 제공하고, 상기 반응챔버 내에 플라즈마를 생성하여 상기 기재의 노출된 영역을 플라즈마 처리하는 제2단계와, 상기 플라즈마 처리에 따른 반응물을 상기 기재의 노출된 영역에 생성시키는 제3단계와, 상기 마스크 패턴층을 제거하여 상기 기재의 노출된 영역에 상기 반응물에 따른 구조체 패턴을 형성시키는 제4단계를 포함하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법을 기술적 요지로 한다.
여기에서 상기 기재는, 기판 또는 박막으로 구현되며, Silicon(Si), Boron nitride(BN), Diamond, Silicon carbide(SiC), Zinc oxide(ZnO), Magnesium oxide(MgO), Sapphire(Al2O3), Quartz, Glass, Metal 중 어느 하나, 또는 Indium(In), Aluminium(Al), Gallium(Ga), Nitrogen(N), Arsenic(As), Phosphorus(P), Antimony(Sb) 중 어느 하나 이상을 포함하는 화합물 중에서 어느 하나를 사용할 수 있다.
또한, 상기 기재 상부에 고분자층을 형성하고, 상기 고분자층 상부에 마스크 패턴층이 구현되는 것이 바람직하며, 상기 고분자층과 마스크 패턴층이 구현된 기재는, 상기 마스크 패턴층을 마스크로 하여 플라즈마 처리되어 상기 고분자층을 식각시키고, 상기 고분자층이 식각되어 형성된 상기 기재의 노출된 영역에 상기 플라즈마 처리에 따른 상기 반응물을 생성시키는 것이 바람직하다.
또한, 상기 고분자층의 식각은 건식 또는 습식 식각 공정을 통한 이방성 및 등방성 식각을 유도하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하는 것이 바람직하다.
또한, 상기 고분자층의 식각은 건식 또는 습식 식각 공정을 통한 이방성 및 등방성 식각을 유도하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하는 것이 바람직하다.
여기에서, 상기 고분자층의 건식 식각 공정의 경우, 10nm~1㎛ 범위로 고분자층의 두께 조절을 통하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하는 것이 바람직하다.
또한, 상기 고분자층의 습식 식각 공정의 경우, 10nm~1㎛ 범위로 고분자층의 두께 조절을 통하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하며, Acetone, Isopropyl alcohol, Hydrofluoric acid(HF), Phosphoric acid(H3PO4), Hydrochloric acid(HCl), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2), Potassium hydroxide(KOH), 4-Methyl-2-pentanone, Ketone, MIBK (Methyl Iso Butyl Ketone), Methyl Ethyl Ketone, Water(H2O), Methanol(CH3OH), Ethanol(C2H5OH), Propanol, Isopropanol, Butanol, Pentanol, Hexanol, DMSO(Dimethyl sulfoxide), DMF(Dimethylformamide), NMP(N-Methyl Pyrrolidone), Acetonitrile, THF(Tetrahydrofuran), Nonane(C9H20), Octane, Heptane, Pentane, 2-Methoxyethanol 으로 이루어지는 군에서 선택된 적어도 어느 하나의 용매를 사용하는 것이 바람직하다.
또한, 상기 고분자층은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나로 이루어진 것이 바람직하다.
또한 상기 반응물은, 플라즈마 가스의 종류 또는 기재의 종류에 따라 조성이 달라질 수 있으며, 상기 플라즈마는 Boron trichloride(BCl3), Silicon tetrachloride(SiCl4), Chlorine(Cl2), Hydrogen bromide(HBr), Hydrochloric acid(HCl), Sulfur hexafluoride(SF6), Tetrafluoromethane(CF4), Fluoroform(CHF3), Nitrogen trifluoride(NF3), Silicon tetrafluoride(SiF4), Hexafluoroethane(C2F6), Chloromethane(ClCH3), Chloroform(CHCl3), Carbon tetrachloride(CCl4), Dichlorodifluoromethane(CCl2F2), Methane(CH4), Ethane(C2H6), Iodine(I2), Iodine monochloride(ICl), Iodine monobromide(IBr), Xenon(Xe), Chlorofluorocarbons(CFCs) 및 Oxygen(O2)로 이루어지는 군에서 선택된 적어도 어느 하나 이상의 가스를 사용하거나, 상기 가스에 Nitrogen(N2), Argon(Ar) 및 Helium(He) 중에서 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수도 있다.
한편, 상기 제3단계의 제1반응물을 형성한 후, 상기 제1반응물 상에 금속 또는 상기 기재 조성물을 이용한 박막을 형성하고, 상기 박막을 플라즈마 처리하여 제2반응물을 형성하거나, 이러한 공정을 반복적으로 수행하여, 복합 반응물로 이루어진 구조체 패턴을 형성하는 것이 바람직하다.
또한 상기 플라즈마 조사 시간을 조절하여 상기 구조체 패턴의 두께를 조절할 수 있다.
또한, 상기 구조체 패턴은, 테두리 영역이 중심부 영역보다 5~200% 정도 높이가 높게 형성된 것을 특징으로 한다.
또한, 상기 플라즈마 조사시간 조절을 통하여 중심부 영역의 높이보다 테두리 영역의 높이가 더 높게 높이 조절이 가능한 것을 특징으로 한다.
본 발명에서의 상기 구조체 패턴은, 유전체로 이루어진 것을 특징으로 한다.
본 발명은 플라즈마 처리 공정 중 기재와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재 상에 재증착되어 새로운 구조체 패턴을 제공하는 플라즈마를 이용한 구조체 패턴의 형성 방법에 관한 것이다.
또한 본 발명은 구조체 패턴을 형성하기 위한 여러 단계의 증착 공정 및 식각 공정 등이 필요하지 않게 되어 공정을 획기적으로 단순화시켜 생산성을 극대화시킬 수 있으며, 고품질의 구조체 패턴을 얻을 수 있는 효과가 있다.
또한, 플라즈마 반응 가스와 기재의 종류에 따라 다양한 조성물의 구조체 패턴을 얻을 수 있는 것으로 단일 공정에서는 다른 종류의 구조체 패턴을 다양하게 얻을 수 있는 효과가 있다.
특히 본 발명은 유전체 구조체 패턴을 구현하는데 유리하며, 이는 정렬된 나노구조체 성장을 위한 템플릿(Template), 패턴된 Gate oxide, 층간 절연막 등에 활용할 수 있다.
도 1 - 종래의 구조체 패턴 형성 방법을 나타낸 모식도.
도 2 - 본 발명의 일실시예에 따른 플라즈마를 이용한 구조체 패턴의 형성 방법을 나타낸 모식도.
도 3 - 도 2(b)에서의 샘플의 정면 및 단면에 대한 전자현미경(SEM) 사진을 나타낸 도.
도 4 - 도 2(c)에서의 샘플의 기울인(Tilted) 단면에 대한 전자현미경(SEM) 사진을 나타낸 도.
도 5 - 도 2(c)에서의 일반적인 플라즈마 처리에 따른 샘플의 정면(a), 본 발명의 일실시예에 따른 플라즈마 처리에 따른 샘플의 정면(b)에 대한 전자현미경(SEM) 사진을 나타낸 도.
도 6 - 도 2(c)에서 플라즈마 처리에 따라 생성된 반응물을 화학적으로 제거한 이후 샘플의 기울인 단면에 대한 전자현미경(SEM) 사진을 나타낸 도.
도 7 - 도 2(d)에서 생성된 구조체 패턴의 형상(테두리 영역 및 중심부 영역)을 분석하기 위한 원자힘현미경(AFM) 사진을 나타낸 도.
본 발명은 플라즈마 공정을 이용하여 구조체 패턴을 형성하고자 하는 것으로, 플라즈마 처리 공정 중 기재와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재 상에 재증착되어 구조체 패턴을 이루는 것이다.
이에 의해 기존의 구조체 패턴을 형성하기 위한 여러 단계의 증착 공정 및 식각 공정 등이 필요하지 않게 되어 공정을 획기적으로 단순화시켜 생산성을 극대화시킬 수 있으며, 고품질의 구조체 패턴을 얻을 수 있도록 하는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 2는 본 발명의 실시예에 따른 플라즈마를 이용한 구조체 패턴의 형성 방법을 나타낸 모식도이고, 도 3은 도 2(b)에서의 샘플의 정면 및 단면에 대한 전자현미경(SEM) 사진을 나타낸 도이고, 도 4는 도 2(c)에서의 샘플의 기울인 단면에 대한 전자현미경(SEM) 사진을 나타낸 도이고, 도 5는 일반적인 플라즈마 처리에 따른 샘플의 정면(a), 도 2(c)에서의 샘플의 정면(b)에 대한 전자현미경(SEM) 사진을 나타낸 도이고, 도 6은 도 2(c)에서 플라즈마 처리에 따라 생성된 반응물을 화학적으로 제거한 이후 샘플의 기울인 단면에 대한 전자현미경(SEM) 사진을 나타낸 도이며, 도 7은 도 2(d)에서 생성된 구조체 패턴의 형상(테두리 영역 및 중심부 영역)을 분석하기 위한 원자힘현미경(AFM) 사진을 나타낸 도이다.
도시된 바와 같이 본 발명에 따른 플라즈마를 이용한 구조체 패턴의 형성 방법은 기재(100) 상부에 상기 기재(100)의 일부 영역을 노출시키는 마스크 패턴층(300)을 형성하는 제1단계와, 상기 마스크 패턴층(300)이 형성된 기재(100)를 반응챔버 내에 제공하고, 상기 반응챔버 내에 플라즈마를 생성하여 상기 기재(100)의 노출된 영역을 플라즈마 처리하는 제2단계와, 상기 플라즈마 처리에 따른 반응물을 상기 기재(100)의 노출된 영역에 생성시키는 제3단계와, 상기 마스크 패턴층(300)을 제거하여 상기 기재(100)의 노출된 영역에 상기 반응물에 따른 구조체 패턴(400)을 형성시키는 제4단계를 포함하는 것을 특징으로 한다.
본 발명은 기재(100) 상부에 구조체 패턴(400)을 형성하는 것으로서, 특히 플라즈마 처리에 따른 플라즈마 반응가스와 기재(100) 물질 간의 반응에 의해 생성되는 반응물 예컨대 유전체, 산화물, 금속산화물, 질화물, 불화물, 황화물, 인화물 또는 탄화물과 같은 조성이 기재(100) 상부에 소정의 패턴을 이루며 형성된 것이다. 상기 구조체 패턴(400)은 적용하고자 하는 분야에 적합하도록 다양한 크기 및 형태로 형성될 수 있다.
도 2에 도시한 바와 같이 본 발명에 따른 플라즈마를 이용한 구조체 패턴(400)의 형성 방법은 먼저, 기재(100) 상부에 상기 기재(100)의 일부 영역을 노출시키는 마스크 패턴층(300)을 형성하는 것이다(제1단계, 도 2(a) 및 도 2(b)).
상기 기재(100)는 구조체 패턴(400)의 응용분야에 따라 다양한 종류가 사용될 수 있으며, 플라즈마 처리에 의해 표면처리(반응)가 이루어지는 재료이면 무방하며, 금속 또는 무기물 기판 또는 박막, 트랜지스터 구조 등이 사용될 수 있다.
구체적으로는, Silicon(Si), Boron nitride(BN), Diamond, Silicon carbide(SiC), Zinc oxide(ZnO), Magnesium oxide(MgO), Sapphire(Al2O3), Quartz, Glass, Metal 중 어느 하나, 또는 Indium(In), Aluminium(Al), Gallium(Ga), Nitrogen(N), Arsenic(As), Phosphorus(P), Antimony(Sb) 중 어느 하나 이상을 포함하는 화합물 중에서 어느 하나를 사용할 수 있다.
상기 기재(100) 상부에는 상기 기재(100)의 일부 영역을 노출시키는 마스크 패턴층(300)을 더 형성한다. 상기 마스크 패턴층(300)은 상기 기재(100) 상부에 레진 또는 레지스트를 이용하여 코팅층을 형성한 후, 임프린트 공정 또는 리소그래피 공정에 의해 패턴을 형성하여 상기 기재(100)의 일부 영역을 노출시킨다.
여기에서, 리소그래피 공정은 자외선, KrF, ArF, EUV 또는 전자빔 리소그래피 공정 중에 하나 일 수 있다.
여기에서, 상기 기재(100) 상에 고분자층(200)을 먼저 형성하고, 상기 고분자층(200) 상부에 마스크 패턴층(300)을 형성할 수도 있다.
상기 고분자층(200)은 상기 기재(100)의 종류, 사용목적, 상기 기재(100) 상부에 형성되는 마스크 패턴층(300)의 종류에 따라 또는 필요에 의해 선택적으로 형성될 수 있으며, 상기 고분자층(200) 상층에 형성되는 마스크 패턴층(300)의 코팅성 및 도막성을 향상시키게 된다.
상기 고분자층(200)은 상기 마스크 패턴층(300)을 식각 마스크로 하여 고분자층(200)의 일부 영역을 건식 식각하여 고분자층(200)의 일부 영역에서 하부의 기재(100)의 일부 영역이 노출되게 되며, 상기 노출된 기재(100)의 일부 영역 상에 본 발명에 따른 구조체 패턴(400)을 형성하는 것이다.
즉, 상기 고분자층(200)과 마스크 패턴층(300)이 구현된 기재(100)는 상기 마스크 패턴층(300)을 마스크로 하여 플라즈마 처리되어 상기 고분자층(200)을 식각시키고, 상기 고분자층(200)이 식각되어 형성된 상기 기재(100)의 노출된 영역에 상기 플라즈마 처리에 따른 반응물이 생성되어 구조체 패턴(400)을 형성하게 되는 것이다.
이 경우 상기 고분자층(200)은 플라즈마 처리 공정에서 상기 마스크 패턴층(300)을 따라 상기 기재(100)의 표면이 플라즈마 처리될 수 있도록 하여 정밀한 패턴 형성에 기여하게 된다.
이러한, 상기 고분자층(200)은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나를 사용할 수 있다.
여기에서 식각되는 고분자층(200)의 치수(선폭, 직경 및 패턴 간의 간격) 조절을 위하여 건식 또는 습식 식각 공정을 이용한 이방성 및 등방성 식각을 수행할 수 있다.
상기 고분자층(200)의 습식 식각 공정의 경우 10nm~1㎛ 범위로 고분자층(200)의 두께 조절을 통하여 패턴된 고분자층(200)의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하며, Acetone, Isopropyl alcohol, Hydrofluoric acid(HF), Phosphoric acid(H3PO4), Hydrochloric acid(HCl), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2), Potassium hydroxide(KOH), 4-Methyl-2-pentanone, Ketone, MIBK (Methyl Iso Butyl Ketone), Methyl Ethyl Ketone, Water(H2O), Methanol(CH3OH), Ethanol(C2H5OH), Propanol, Isopropanol, Butanol, Pentanol, Hexanol, DMSO(Dimethyl sulfoxide), DMF(Dimethylformamide), NMP(N-Methyl Pyrrolidone), Acetonitrile, THF(Tetrahydrofuran), Nonane(C9H20), Octane, Heptane, Pentane, 2-Methoxyethanol 으로 이루어지는 군에서 선택된 적어도 어느 하나의 용매를 습식 식각 용매로 사용하여 습식 식각 공정을 진행할 수 있다.
또한, 상기 고분자층(200)의 건식 식각 공정의 경우 고분자층(200)의 두께 조절을 통하여 패턴된 레진 또는 레지스트와 고분자층(200)과의 건식 식각 속도의 차이를 이용하여 식각되는 고분자층(200)의 치수(선폭, 직경 및 패턴 간의 간격) 조절이 가능하며, 고분자층(200)의 두께는 10nm ∼1㎛의 범위가 바람직하다.
그리고 상기 마스크 패턴층(300)이 형성된 기재(100)를 반응챔버 내에 제공하고, 상기 반응챔버 내에 플라즈마를 생성하여 상기 기재(100)의 노출된 영역을 플라즈마 처리하게 된다(제2단계. 도 2(c)).
상기 마스크 패턴층(300)이 형성된 기재(100) 또는 마스크 패턴층(300)과 고분자층(200)이 형성된 기재(100)를 플라즈마를 생성하는 반응챔버 내에 제공하여, 상기 플라즈마 처리에 따른 반응물을 상기 기재(100)의 노출된 영역에 생성시킨다(제3단계, 도 2(c)).
먼저, 마스크 패턴층(300)이 형성된 기재(100)를 반응챔버 내에 제공하고, 플라즈마를 생성한 후, 상기 마스크 패턴층(300)을 마스크로 하여 노출된 기재(100)의 일부 영역이 플라즈마 처리가 되게 된다. 즉, 플라즈마에 의해 기재(100)의 노출된 영역에서 표면 처리가 이루어지게 되는 것이다.
기존에는 유전체층과 같은 박막을 기재(100) 상에 증착한 후 마스크 패턴층(300)을 식각 마스크로 이용하여 플라즈마 식각을 통해 유전체층을 제거하게 되면, 남은 유전체층의 형상이 구조체 패턴(400)을 이루는 것이다.
그러나 본 발명에서는 유전체층을 형성하지 않고 유전체층 형성을 위한 기반이 되는 기재(100) 상에 플라즈마를 제공하여, 플라즈마 처리가 되는 기재(100) 조성물과 플라즈마 반응가스와의 반응물이 기재(100)의 표면 처리된 영역에 재증착되도록 하여, 기재(100) 상에 구조체 패턴(400)을 구현하는 것이다.
즉, 기존의 플라즈마 공정은 패턴을 구현하기 위한 박막의 표면을 플라즈마 처리하거나 식각하기 위해 활용되어 왔으나, 본 발명에서는 이에서 탈피하여 기재(100) 자체를 반응시킴으로써 그 반응 공정 중 기재(100)와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재(100) 상에 재증착되는 현상을 이용한 것이다. 이러한 반응물의 형상 및 성분을 분석해본 결과 물리적으로 의미있는 결과물이 도출되었다.
또한 마스크 패턴층(300)과 고분자층(200)이 형성된 기재(100)의 경우에는 플라즈마 처리 공정에 의해 마스크 패턴층(300)을 마스크로 하여 고분자층(200)이 먼저 식각되고, 기재(100)까지 과도하게 표면 처리시킴으로써, 상기와 같이 기재(100)와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물이 기재(100) 상에 재증착되는 것이다.
여기에서, 상기 반응물은 기재(100)와 플라즈마 반응가스와의 반응에 의해 생성되는 물질이므로, 플라즈마 가스의 종류 또는 기재(100)의 종류에 따라 조성이 달라질 수 있다.
상기 플라즈마는 Boron trichloride(BCl3), Silicon tetrachloride(SiCl4), Chlorine(Cl2), Hydrogen bromide(HBr), Hydrochloric acid(HCl), Sulfur hexafluoride(SF6), Tetrafluoromethane(CF4), Fluoroform(CHF3), Nitrogen trifluoride(NF3), Silicon tetrafluoride(SiF4), Hexafluoroethane(C2F6), Chloromethane(ClCH3), Chloroform(CHCl3), Carbon tetrachloride(CCl4), Dichlorodifluoromethane(CCl2F2), Methane(CH4), Ethane(C2H6), Iodine(I2), Iodine monochloride(ICl), Iodine monobromide(IBr), Xenon(Xe), Chlorofluorocarbons(CFCs) 및 Oxygen(O2)로 이루어지는 군에서 선택된 적어도 어느 하나 이상의 가스를 사용할 수 있으며, 상기 가스에 Nitrogen(N2), Argon(Ar) 및 Helium(He) 중에서 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수 있다.
예컨대, 플라즈마 종류와 식각 시 사용되는 가스 종류의 조절을 통하여 다양한 물질 예컨대 Nitride 기반 구조체, Oxide 기반 구조체, Fluorine 기반 구조체, Chlorine 기반 구조체 또는 SiC 기반 구조체 등의 형성이 용이하게 된다.
즉, 기존에는 원하는 성질을 갖는 구조체를 얻기 위해서는 기재(100) 상에 그 조성을 갖는 박막(유전체층)을 증착하여야 하고, 이의 플라즈마 처리 공정에 의해 원하는 구조체 패턴(400)을 얻을 수 있는 것으로 단일 공정에서는 단일 종류의 구조체 패턴을 얻을 수 있었으나, 본 발명에서는 단순히 기재(100)의 종류만 교체한다든지 플라즈마 반응가스를 다른 것으로 공급하는 것에 의해 다른 종류의 구조체 패턴을 다양하게 얻을 수 있도록 하는 것이다.
또한, 플라즈마의 조사 시간이나 세기, 반응가스의 종류 또는 양 등을 조절함으로써 구조체 패턴(400)의 형태, 물성, 두께 등의 제어가 가능할 수 있어, 기존의 구조체 패턴(400)의 형성방법에 비하면 획기적으로 공정을 단순화시킨 것이다.
한편 본 발명에서는 상기 제3단계에서 제1반응물을 기재(100) 상에 형성한 후, 제1반응물 상에 금속 또는 상기 기재(100) 조성물을 이용한 박막을 형성하고, 상기 박막을 플라즈마 처리하여 상기 제1반응물 상에 제2반응물이 형성된 복합 반응물을 형성할 수도 있다.
즉, 기재(100)를 플라즈마 처리하여 기재(100)의 노출된 영역에 제1반응물을 생성시키고, 상기 제1반응물 상에 플라즈마 처리의 원료가 되는 제2의 재료 즉, 금속이나 기재(100) 조성물과 유사한 박막을 증착하고, 이를 다시 플라즈마 처리함으로써, 제1반응물 및 제2반응물로 이루어진 2층 구조의 구조체 패턴을 얻을 수도 있다.
또한, 이러한 공정을 반복적으로 수행함으로써, 서로 다른 조성을 갖는 다층 구조의 구조체 패턴을 얻을 수도 있다.
최종적으로 상기 마스크 패턴층(300)을 제거하여 상기 기재(100)의 노출된 영역에 상기 반응물로 이루어진 구조체 패턴(400)을 완성하게 되는 것이다(제4단계, 도 2(d)).
즉, 상기 기재(100) 상에서 마스크 패턴층(300)을 제거하게 되면, 상기 기재(100) 상부의 상기 마스크 패턴층(300)에 대응되는 패턴을 가지는 구조체 패턴(400)이 형성되게 된다.
상기 마스크 패턴층(300)은 화학적 방법을 이용하여 제거하는 것이 바람직하며, 이에 사용되는 화학 용액은 Acetone, Isopropyl alcohol, Water(H2O), Potassium hydroxide(KOH), Sodium hydroxide(NaOH), Ammonium hydroxide(NH4OH), Sulfuric acid(H2SO4), Hydrofluoric acid(HF), Hydrochloric acid(HCl), Phosphoric acid(H3PO4), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2) 및 BOE(Buffered Oxide Etchant)중 어느 하나 이상을 포함하며, 디핑(Dipping) 또는 초음파(Sonication) 방식을 이용한다.
이와 같이 본 발명의 일실시예에 따라 제작된 플라즈마를 이용한 구조체 패턴(400)은, 테두리 영역이 중심부 영역보다 5~200% 정도 높이가 높게 형성된 것을 특징으로 한다.
즉, 수평 단면적이 원형인 구조체 패턴인 경우, 반지름의 1/2 이상 되는 테두리 영역이 중심부 영역보다 높이가 5~200% 정도 높게 형성되며, 이는 마스크 패턴층(300)에 의해 상기 반응물의 테두리 영역에서 재증착률이 더 높거나, 테두리 영역에서 기재(100) 부분의 표면 처리를 위한 기재(100)의 공급이 더 용이하여(반응물이 더 많이 생성되어) 나타나는 현상으로 고려된다.
또한, 기재(100)를 플라즈마 처리하여 기재(100)의 노출된 영역에 제1반응물을 생성시키는 공정 전에, 필요에 의해 선택적으로 노출된 기재(100)의 일부영역을 건식 또는 습식식각 공정을 수행하여 요철을 형성하며, 습식식각 공정의 경우 Potassium hydroxide(KOH), Sodium hydroxide(NaOH), Ammonium hydroxide(NH4OH), Sulfuric acid(H2SO4), Hydrofluoric acid(HF), Hydrochloric acid(HCl), Phosphoric acid(H3PO4), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2), Water(H2O) 및 BOE(Buffered Oxide Etchant) 중 어느 하나 이상의 용액이 포함하며, 디핑(Dipping) 또는 초음파(Sonication) 방식을 이용한다.
이하에서는 본 발명의 일실시예를 첨부한 도면을 참조하여 설명하고자 한다.
Si 기판 상부에 950 PMMA[Poly(methyl methacrylate)] A3(Micro Chem Co., 미국)를 1000rpm으로 스핀코팅한 후 170℃에서 300초 동안 baking을 하여 대략 200nm 두께의 PMMA 층을 형성하였다.
임프린트용 스탬프는 실리콘 마스터 스탬프 (300nm의 Hole 직경을 가진 Si Stamp) 상단에 perfluoropolyether(PFPE) 레진을 적하 시키고 PET (polyethylene-terephthalate) 기판을 압착시킨 후, 자외선을 3분 조사하여 Pillar-patterned PFPE 몰드를 제작하였다.
상기 PMMA층 상단에 임프린트 레진을 NIP-SC28LV400(Chem. Optics, 대한민국)을 스핀코팅한 후, 상기 제조된 Pillar-patterned PFPE 스탬프를 압착하며 자외선을 2분간 조사한 후 PFPE 스탬프를 분리(Relief)하여 300nm의 Hole 직경을 갖는 임프린트 패턴을 형성하였다, 즉, 고분자층(PMMA 층) 상부에 임프린트용 Pillar-patterned PFPE 몰드를 이용하여 마스크 패턴층(300)을 형성하였다(도 2(b)).
이 결과를 도 3에 도시하였다. 도 3은 도 2(b) 단계에서의 샘플의 정면 및 단면에 대한 전자현미경(SEM) 사진을 나타낸 것이다.
도 4는 임프린트 패턴을 형성하고 임프린트 패턴의 잔류막을 Descum한 후, 식각가스는 O2 40sccm, chamber pressure 10mTorr 및 forward power 100W 조건으로 90초(도 4(a)), 120초(도 4(b)), 150초(도 4(c)) 동안 플라즈마 처리(도 2(c))하여 표면 처리한 결과를 도시한 것이다.
Hole 패턴 내부에 새로운 물질의 구조체 패턴이 형성되었음을 확인할 수 있었고, 이는 플라즈마 처리 시, PMMA 층이 모두 식각된 이후에 식각 시 사용된 O2 gas에 의해 Si 기판 표면에 Plasma Oxidation에 의해 SiO2 또는 SiO2 -x 구조체 패턴이 형성된 것을 확인할 수 있었다.
도 5는 임프린트 패턴을 형성하고 임프린트 패턴의 잔류막을 Descum한 후, 식각가스는 O2 40sccm, chamber pressure 10mTorr 및 forward power 100W 조건으로 60초(도 5(a)) 동안 플라즈마 처리하여 200nm 두께의 PMMA 층(고분자층)만 식각한 것이고, 동일한 식각 공정에서 식각 시간을 더 늘린 90초(도 5(b)) 동안 표면 처리한 경우 샘플의 정면도를 관찰한 것이다.
도 5(a)는 고분자층이 완전히 제거된 Hole 패턴 내부를 관찰할 수 있었으며, 그 영역에서 기판이 노출되어 있음을 확인할 수 있었고, 도 5(b)는 도 5(a)의 식각 공정에서 플라즈마 처리 시간을 더 증가시킨 후, Hole 패턴 내부를 관찰한 것으로서, 도 4에 도시한 바와 같이 Hole 패턴 내부에 새로운 물질인 구조체 패턴이 형성되었음을 확인할 수 있었다.
도 6은 도 4의 실시예와 동일한 공정을 수행한 이후, 플라즈마 표면 처리 공정 시 생성된 구조체 패턴의 성분을 분석하 기 위하여 BOE(Buffered Oxide Etchants) bath에 30초간 담그고 Deionized Water에 Rinsing 한 후, 분석한 SEM 측정 결과를 나타낸 것으로, BOE 용액에 의해서 생성된 구조체는 완전히 제거된 점으로 보아 생성된 구조체는 산화물 성분임을 확인할 수 있었다.
즉, 플라즈마 표면 처리시 사용된 O2 gas에 의해서 Si 기판 표면을 Plasma oxidation 시켜서 생성된 물질은 SiO2 또는 SiO2-x 재질의 구조체임을 확인할 수 있었다.
도 7은 도 4의 실시예와 동일한 공정을 수행한 이후, acetone bath에 10분간 담근 후 ultrasonic으로 5분간 세정하여, 질소 가스로 blowing하여 마스크 패턴층과 고분자층을 모두 제거(도 2(d))한 후 AFM 측정장비로 분석한 결과를 나타낸 것으로, 패턴된 구조체의 직경은 약 370nm 이었으며, 이는 플라즈마 표면 처리 공정 시 새롭게 생성된 구조체 패턴임을 확인할 수 있었다.
또한, 임프린트 패턴된 Hole 직경은 300nm 및 Hole과 Hole의 간격은 240nm(도 3)이며, 200nm 두께의 PMMA 층(고분자층)만 식각한 후 패턴된 Hole 직경은 370nm 및 Hole과 Hole의 간격은 170nm(도 5(a))이었다.
즉, O2 가스를 이용하여 PMMA 층(고분자층)을 건식 식각 공정을 통하여 패턴된 Hole의 직경 및 Hole 패턴 간의 간격의 조절이 가능함을 확인하였다. 이는 O2 가스에 대하여 패턴된 임프린트 레진과 PMMA 층의 건식 식각 속도가 다르기 때문에 등방성의 건식식각이 가능한 것이다.
또한, 패턴된 구조체의 테두리 영역에서의 높이는 대략 2.5nm이었으며, 중심부 영역에서의 높이는 대략 1.4nm이었다. 즉, 테두리 영역이 중심부 영역보다 높이가 약 79% 정도 높게 형성되어 이루어진 것을 확인할 수 있었다.
100 : 기재 200 : 고분자층
300 : 마스크 패턴층 400 : 구조체 패턴

Claims (17)

  1. 기재 상부에 상기 기재의 일부 영역을 노출시키는 마스크 패턴층을 형성하는 제1단계;
    상기 마스크 패턴층이 형성된 기재를 반응챔버 내에 제공하고, 상기 반응챔버 내에 플라즈마를 생성하여 상기 기재의 노출된 영역을 플라즈마 처리(반응)하는 제2단계;
    상기 플라즈마 처리 공정 중 상기 기재와 플라즈마 반응 가스와의 반응에 의해 생성되는 반응물을 상기 기재의 노출된 영역에 재증착시키는 제3단계;
    상기 마스크 패턴층을 제거하여 상기 기재의 노출된 영역에 상기 반응물에 따른 구조체 패턴을 형성시키는 제4단계;를 포함하며,
    상기 기재 상부에 고분자층을 형성하고, 상기 고분자층 상부에 마스크 패턴층이 구현되고,
    상기 구조체 패턴은,
    테두리 영역이 중심부 영역보다 5~200% 정도 높이가 높게 형성된 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  2. 제 1항에 있어서, 상기 기재는,
    기판 또는 박막으로 구현되며,
    Silicon(Si), Boron nitride(BN), Diamond, Silicon carbide(SiC), Zinc oxide(ZnO), Magnesium oxide(MgO), Sapphire(Al2O3), Quartz, Glass, Metal 중 어느 하나,
    또는 Indium(In), Aluminium(Al), Gallium(Ga), Nitrogen(N), Arsenic(As), Phosphorus(P), Antimony(Sb) 중 어느 하나 이상을 포함하는 화합물 중에서 어느 하나인 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  3. 제 1항에 있어서, 상기 플라즈마 처리에 따른 반응물을 생성시키는 공정 전에,
    상기 노출된 기재의 일부영역을 건식 또는 습식식각 공정을 수행하여 요철을 형성하며, 습식식각 공정의 경우 Potassium hydroxide(KOH), Sodium hydroxide(NaOH), Ammonium hydroxide(NH4OH), Sulfuric acid(H2SO4), Hydrofluoric acid(HF), Hydrochloric acid(HCl), Phosphoric acid(H3PO4), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2), Water(H2O) 및 BOE(Buffered Oxide Etchant) 중 어느 하나 이상의 용액이 포함하며, 디핑(Dipping) 또는 초음파(Sonication) 방식을 이용하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  4. 삭제
  5. 제 1항에 있어서, 상기 고분자층과 마스크 패턴층이 구현된 기재는,
    상기 마스크 패턴층을 마스크로 하여 상기 고분자층을 식각시키고, 상기 고분자층이 식각되어 형성된 상기 기재의 노출된 영역에 상기 플라즈마 처리에 따른 상기 반응물을 생성시키는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  6. 제 5항에 있어서, 상기 고분자층의 식각은 건식 또는 습식 식각 공정을 통한 이방성 및 등방성 식각을 유도하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  7. 제 6항에 있어서, 상기 고분자층의 건식 식각 공정의 경우,
    10nm~1㎛ 범위로 고분자층의 두께 조절을 통하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  8. 제 6항에 있어서, 상기 고분자층의 습식 식각 공정의 경우,
    10nm~1㎛ 범위로 고분자층의 두께 조절을 통하여 패턴된 고분자층의 치수(선폭, 직경 및 패턴 간의 간격)를 조절하며,
    Acetone, Isopropyl alcohol, Hydrofluoric acid(HF), Phosphoric acid(H3PO4), Hydrochloric acid(HCl), Nitric acid(HNO3), Acetic acid(CH3COOH), Dihydrogen dioxide(H2O2), Potassium hydroxide(KOH), 4-Methyl-2-pentanone, Ketone, MIBK (Methyl Iso Butyl Ketone), Methyl Ethyl Ketone, Water(H2O), Methanol(CH3OH), Ethanol(C2H5OH), Propanol, Isopropanol, Butanol, Pentanol, Hexanol, DMSO(Dimethyl sulfoxide), DMF(Dimethylformamide), NMP(N-Methyl Pyrrolidone), Acetonitrile, THF(Tetrahydrofuran), Nonane(C9H20), Octane, Heptane, Pentane, 2-Methoxyethanol 으로 이루어지는 군에서 선택된 적어도 어느 하나의 용매를 사용하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  9. 제 1항에 있어서, 상기 고분자층은,
    PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR(Lift-Off Resist) 중 어느 하나로 이루어진 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  10. 제 1항에 있어서, 상기 반응물은,
    플라즈마 가스의 종류 또는 기재의 종류에 따라 조성이 달라지는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  11. 제 10항에 있어서, 상기 플라즈마는,
    Boron trichloride(BCl3), Silicon tetrachloride(SiCl4), Chlorine(Cl2), Hydrogen bromide(HBr), Hydrochloric acid(HCl), Sulfur hexafluoride(SF6), Tetrafluoromethane(CF4), Fluoroform(CHF3), Nitrogen trifluoride(NF3), Silicon tetrafluoride(SiF4), Hexafluoroethane(C2F6), Chloromethane(ClCH3), Chloroform(CHCl3), Carbon tetrachloride(CCl4), Dichlorodifluoromethane(CCl2F2), Methane(CH4), Ethane(C2H6), Iodine(I2), Iodine monochloride(ICl), Iodine monobromide(IBr), Xenon(Xe), Chlorofluorocarbons(CFCs) 및 Oxygen(O2)로 이루어지는 군에서 선택된 적어도 어느 하나 이상의 가스를 사용하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  12. 제 11항에 있어서, 상기 가스에 Nitrogen(N2), Argon(Ar) 및 Helium(He) 중에서 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용하는 것을 특징으로 플라즈마를 이용한 구조체 패턴의 형성 방법.
  13. 제 1항에 있어서, 상기 제3단계의 제1반응물을 형성한 후,
    상기 제1반응물 상에 금속 또는 상기 기재의 조성물을 이용한 박막을 형성하고, 상기 박막을 플라즈마 처리하여 제2반응물을 형성하거나, 이러한 공정을 반복적으로 수행하여, 복합 반응물로 이루어진 구조체 패턴을 형성하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  14. 제 1항에 있어서, 플라즈마의 조사 시간을 조절하여 상기 구조체 패턴의 두께를 조절하는 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  15. 삭제
  16. 제 1항에 있어서, 상기 플라즈마 처리에 따른 반응물 생성 시,
    플라즈마의 조사시간 조절을 통하여 중심부 영역의 높이보다 테두리 영역의 높이가 더 높게 높이 조절이 가능한 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성 방법.
  17. 제 1항 내지 제 3항, 제 5항 내지 제 14항 및 제 16항 중의 어느 한 항에 있어서, 상기 구조체 패턴은,
    유전체로 이루어진 것을 특징으로 하는 플라즈마를 이용한 구조체 패턴의 형성방법.
KR1020180170150A 2018-12-27 2018-12-27 플라즈마를 이용한 구조체 패턴의 형성 방법 KR102150898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180170150A KR102150898B1 (ko) 2018-12-27 2018-12-27 플라즈마를 이용한 구조체 패턴의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180170150A KR102150898B1 (ko) 2018-12-27 2018-12-27 플라즈마를 이용한 구조체 패턴의 형성 방법

Publications (2)

Publication Number Publication Date
KR20200081544A KR20200081544A (ko) 2020-07-08
KR102150898B1 true KR102150898B1 (ko) 2020-09-03

Family

ID=71599942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180170150A KR102150898B1 (ko) 2018-12-27 2018-12-27 플라즈마를 이용한 구조체 패턴의 형성 방법

Country Status (1)

Country Link
KR (1) KR102150898B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600628B1 (ko) * 2021-06-17 2023-11-09 (재)한국나노기술원 금속 나노체 또는 양자점이 포함된 비대칭도 조절이 가능한 표면 제어 구조체 형성방법 및 이에 의해 형성된 표면 제어 구조체 그리고 이를 이용한 광전소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744550B1 (ko) * 2005-12-07 2007-08-01 한국전자통신연구원 나노 임프린트용 질화실리콘 스탬프, 및 이의 제작 방법
KR101619826B1 (ko) * 2010-06-07 2016-05-24 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
KR101381008B1 (ko) * 2012-07-04 2014-04-04 세종대학교산학협력단 그래핀의 제조방법
KR101663629B1 (ko) * 2015-11-20 2016-10-10 (재)한국나노기술원 가변형 임프린트용 스탬프를 이용한 비대칭형 금속 또는 금속산화물 나노구조체

Also Published As

Publication number Publication date
KR20200081544A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US10438797B2 (en) Method of quasi atomic layer etching
JP4783169B2 (ja) ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
TWI405244B (zh) 製造基板之方法
Cardinaud Fluorine-based plasmas: main features and application in micro-and nanotechnology and in surface treatment
US7955516B2 (en) Etching of nano-imprint templates using an etch reactor
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
TWI749099B (zh) 碳基膜之自限性循環蝕刻方法
KR101789921B1 (ko) 나노 박막 패턴 구조물의 제조 방법
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
TW200823968A (en) Etch-enhanced technique for lift-off patterning
TWI400752B (zh) 在基板中形成深溝槽之方法
KR20080094544A (ko) 드라이 에칭방법, 미세구조 형성방법, 몰드 및 그 제조방법
KR102150898B1 (ko) 플라즈마를 이용한 구조체 패턴의 형성 방법
CN104425222B (zh) 图形化方法
JP2007329505A (ja) 半導体装置の製造方法
US9773649B2 (en) Dry development and image transfer of si-containing self-assembled block copolymers
TWI585854B (zh) 圖案化半導體晶圓及圖案化目標材料層之方法
Lee et al. Anti-adhesive characteristics of CHF3/O2 and C4F8/O2 plasma-modified silicon molds for nanoimprint lithography
Olynick et al. Nanoscale pattern transfer for Templates, NEMs, and Nano-optics
KR102523733B1 (ko) 포토 레지스트 조도를 개선하고 포토 레지스트 찌꺼기를 제거하기 위한 플라즈마 처리 방법
US10534260B2 (en) Pattern formation method
JP2010062212A (ja) 半導体装置の製造方法
US10816896B2 (en) Method for manufacturing imprinting template substrate, imprinting template substrate, imprinting template, and method for manufacturing semiconductor apparatus
JP2004137105A (ja) 表面微細構造体とその製造方法
Liang et al. Self-limited self-perfection by liquefaction for sub-20 nm trench/line fabrication

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant