KR102133485B1

KR102133485B1 - 반도체 테스트 시스템

Info

Publication number: KR102133485B1
Application number: KR1020190036193A
Authority: KR
Inventors: 송정승; 정기성; 김형래; 이진국; 조민수
Original assignee: 에스케이하이닉스 주식회사; 테크위드유 주식회사
Priority date: 2019-03-28
Filing date: 2019-03-28
Publication date: 2020-07-13

Abstract

반도체 테스트 시스템에 관한 기술이다. 본 실시예에 따른 반도체 테스트 시스템은 ATE(Automatic Test Equipment) 및 상기 ATE의 입출력 채널을 통해 테스트 신호 및 제어 명령을 입력 받아, 복수의 DUT(Device under test)에 상기 테스트 신호를 제공하는 전압 변환 IC를 포함한다. 상기 전압 변환 IC는 상기 제어 명령을 기초로 하여 복수의 제어 신호를 생성하는 제어 회로 블록, 및 상기 복수의 제어 신호에 응답하여 구동되는 복수의 전압 변환부를 포함한다. 상기 복수의 전압 변환부 각각은 상기 복수의 제어 신호에 응답하여, 상기 ATE의 테스트 신호를 대응하는 상기 DUT의 테스트 패드로 바이패스시키거나 또는 레벨 쉬프팅시켜 제공하고, 상기 대응하는 DUT의 테스트 패드로부터 검출된 테스트 결과를 상기 ATE의 입출력 채널로 바이패스시키거나 레벨 쉬프팅시켜 제공하도록 구성된다.

Description

반도체 테스트 시스템{Semiconductor Test System}

본 발명은 반도체 테스트 시스템에 관한 것으로, 보다 구체적으로는 자동 테스트 장치와 반도체 소자 간의 인터페이스 매체를 포함하는 반도체 테스트 시스템에 관한 것이다.

반도체 제조 공정을 통해 웨이퍼 상에 복수의 반도체 소자들이 형성된 후, 각각의 반도체 소자에 대한 전기적 특성 테스트가 수행된다. 전기적 특성 테스트는 웨이퍼 상의 반도체 소자들에 전기적 신호를 인가하고, 인가된 전기적 신호에 대응하여 출력되는 신호를 감지하여 상기 복수의 반도체 소자들의 불량을 판단할 수 있다. 이와 같은 테스트 단계를 일명 프로브(probe) 테스트라 한다.

프로브 테스트를 수행하는 프로브 테스트 장치는 자동 테스트 장치(이하, ATE : Automatic Test Equipment)와 측정 대상 소자(이하, DUT : device under test) 사이에서 전기적 및 기계적 인터페이스의 역할을 수행한다.

프로브 테스트 장치는 측정 대상 소자에 전기적 신호를 제공하는 프로브 카드를 포함할 수 있다. 프로브 카드는 자동 테스트 장치로부터 제공되는 신호를 이용하여, 다양한 전압을 생성하고, 상기 다양한 전압들을 측정 대상 소자에 선택적으로 제공하기 위한 인터페이스 IC(integrated circuit)를 포함할 수 있다.

현재 인터페이스 IC는 저주파의 ATE와 고속의 DUT 사이에 고속으로 인터페이스 동작을 수행할 것이 요구되고 있으며, 나아가, 다양한 전압(신호)을 정확하게 DUT에 제공할 것이 요구되고 있다.

본 발명의 실시예들은 ATE와 DUT간에 고속으로 정확한 전압 송수신을 달성할 수 있는 반도체 테스트 시스템을 제공하는 것이다.

본 실시예에 따른 반도체 테스트 시스템은, ATE; 및 상기 ATE의 입출력 채널을 통해 테스트 신호 및 제어 명령을 입력 받아, 복수의 DUT에 상기 테스트 신호를 제공하는 전압 변환 IC를 포함한다. 상기 전압 변환 IC는 상기 제어 명령을 기초로 하여 복수의 제어 신호를 생성하는 제어 회로 블록, 및 상기 복수의 제어 신호에 응답하여 구동되는 복수의 전압 변환부를 포함할 수 있다. 상기 복수의 전압 변환부 각각은 상기 복수의 제어 신호에 응답하여, 상기 ATE의 테스트 신호를 상기 복수의 DUT의 테스트 패드로 바이패스시키거나 또는 레벨 쉬프팅시켜 제공하고, 상기 복수의 DUT의 테스트 패드로부터 검출된 테스트 결과를 상기 ATE의 입출력 채널로 바이패스시키거나 레벨 쉬프팅시켜 제공하도록 구성된다.

본 발명의 일 실시예에 따른 반도체 테스트 시스템은, ATE; 및 상기 ATE의 입출력 채널들을 통해 테스트 신호 및 제어 명령을 입력 받아, 복수의 DUT(Device under test)를 테스트하는 프로브 카드를 포함한다. 상기 프로브 카드는 상기 ATE 및 상기 복수의 DUT 사이에서 전기적 신호를 인터페이스하는 전압 변환 IC를 포함한다. 상기 전압 변환 IC는 상기 제어 명령을 입력받아, 복수의 제어 신호를 생성하는 제어 회로 블록, 및 상기 복수의 제어 신호에 응답하여, 상기 DUT에서 검출된 테스트 결과를 상기 ATE의 구동 전압 레벨로 레벨 쉬프팅하여 제공하는 백워드 전달부, 상기 ATE의 상기 테스트 신호를 상기 DUT의 구동 전압 레벨로 레벨 쉬프팅하여 제공하는 포워드 전달부, 및 상기 ATE의 테스트 신호를 상기 DUT에 혹은 상기 DUT의 측정 전압을 상기 ATE에, 바이패스시키는 스위칭부를 각각 포함하는 복수의 전압 변환부를 포함한다.

본 발명의 실시예에 따르면, DUT를 테스트하는 프로브 카드내에 복수의 전압 전달 경로를 갖는 전압 변환부들을 포함하는 전압 변환 IC가 내장된다. 복수의 전압 변환부는 복수의 전압 전달 경로를 통해, 양방향(ATE->DUT, DUT->ATE)으로 전압 전달이 용이하고, ATE 및 DUT 각각에 적합하게 전압을 레벨 쉬프팅하여 제공함으로써, 저주파 ATE 장치와 고속의 DUT의 사이에서 고속 인터페이스가 가능해진다.

또한, ATE의 하나의 채널을 복수의 DUT가 공유하도록 구성되어, 테스트 시스템의 집적화가 용이하며, 복수의 채널 구동으로 인한 불필요한 전류 발생을 줄일 수 있다.

나아가, 고속 버퍼를 통해, 전압을 제공함으로써, 기생 저항 및 기생 캐패시터로 발생되는 주파수 대역폭 제약 문제를 해결할 수 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 테스트 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시에 따른 반도체 테스트 시스템의 전압 변환부의 구성을 보여주는 블록도이다.
도 3은 도 2의 전압 변환부의 상세 구성을 보여주는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 복수의 DUT들이 하나의 입력 채널을 공유하는 예를 보여주는 전압 변환 IC의 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도 1은 본 발명의 일 실시예에 따른 반도체 테스트 장비를 나타내는 블록도이다.

도 1을 참조하면, 반도체 테스트 장비(100)는 ATE(110), 프로브 카드(150) 및 복수의 DUT(130a~130n)를 포함할 수 있다.

ATE(110)는 완성된 반도체 소자들의 전기적 특성과 성능을 자동으로 검사하는 장비이다. ATE(110)는 일반적으로 콘트롤러(controller) 또는 마이크로프로세서(microprocessor) 기반의 시스템일 수 있다.

프로브 카드(150)는 프로브 테스터(도시되지 않음)내에 장착될 수 있다. 상기 프로브 테스터는 테스트 헤드(test head) 및 테스트 헤드 조작부를 포함할 수 있으며, 프로브 카드(150)는 상기 테스트 헤드에 장착될 수 있다. 프로브 카드(150)내에 FPGA(155) 및 전압 변환 IC(160)가 장착될 수 있다.

ATE(110)는 FPGA(Field Programmable Gate Array : 155)는 복수의 제 1 입출력 채널(112)에 의해 상호 연결되고, ATE(110)와 전압 변환 IC(160)는 복수의 제 2 입출력 채널(115)에 의해 상호 연결된다. 본 실시예에서, 각각의 DUT(130a~130n)가 4개의 테스트 패드를 구비한다고 할 때, ATE(110)는 4개의 제 2 입출력 채널(115)을 통해, 4개의 테스트 신호(A<0:3>)를 제공할 수 있다.

FPGA(155)는 상기 복수의 제 1 버스 라인(112)을 통해 제어 커맨드(도시되지 않음)를 입력 받아, 전압 변환 IC(160)의 동작에 필요한 동작 커맨드(CMD)로서 출력할 수 있다. 본 실시예에서는 동작 커맨드(CMD)를 제공하기 위한 로직 회로로서 FPGA(155)를 사용하였지만 여기에 한정되지 않고, CPLD(complex programmable logic device)나 MCU(micro control unit)과 같은 콘트롤 드라이빙 로직 회로를 이용할 수 있다.

전압 변환 IC(160)는 제어 회로 블록(CTL) 및 제 1 내지 제 m 전압 변환부(160a~160m)를 포함할 수 있다.

제어 회로 블록(CTL)은 상기 동작 커맨드(CMD)를 입력 받아, 제 1 및 제 m 전압 변환부(160a~160m)를 제어하기 위한 복수의 제어 신호(S<1:7>)를 생성할 수 있다.

제 1 내지 제 m 전압 변환부(160a~160m)는 상기 복수의 제어 신호(S<1:7>)에 응답하여, ATE(110)에서 제공되는 테스트 신호를 복수의 DUT(130a~130n)에 적합한 전압 레벨로 변환시켜 출력하거나, 복수의 DUT(130a~130n)에서 측정된 정보(예컨대, 전압)을 상기 ATE(110)에 적합한 전압 레벨로 변환시켜 출력할 수 있다.

상술한 바와 같이, 각각의 DUT(130a~130n)가 4개의 테스트 패드를 구비한다고 가정하는 경우, 상기 m은 4 x n(DUT의 개수)개에 해당하는 수일 수 있다.

도 2는 본 발명의 일 실시에 따른 전압 변환 IC의 전압 변환부의 구성을 보여주는 블록도이고, 도 3은 도 2의 전압 변환부의 상세 구성을 보여주는 회로도이다.

제 1 내지 제 m 전압 변환부(160a~160m)는 모두 동일한 구성을 가질 수 있고, 도 2 및 도 3은 제 1 내지 제 m 전압 변환부(160a~160b) 중 제 1 전압 변환부(160a)를 일 예로 들어 설명할 것이다.

도 2 및 도 3을 참조하면, 제 1 전압 변환부(160a)는 ATE(110)의 테스트 신호 출력 터미널(A<3>)과 제 1 DUT(130a)의 테스트 패드(B<3>) 사이에 연결될 수 있다.

제 1 전압 변환부(160a)는 복수의 신호 전달 경로를 가질 수 있다. 예를 들어, 제 1 전압 변환부(160a)는 백워드(backward) 전달부(162), 포워드(forward) 전달부(165), 및 스위칭부(168)를 포함할 수 있다.

백워드 전달부(162)는 제 1 제어 신호(S1)에 응답하여, DUT(130a~130n)의 테스트 패드(B<3>)에서 검출된 테스트 결과, 예컨대 테스트 전압을 ATE(110)에 적합한 전압 레벨로 변환하여, ATE(110)의 입출력 채널(A<3>)을 통해 출력할 수 있다.

백워드 전달부(162)는 제 1 제어 신호(S1)에 응답하여 각각 구동되는 제 1 버퍼부(162a) 및 제 2 버퍼부(162b)를 포함할 수 있다. 제 1 버퍼부(162a)는 제 1 제어 신호(S1)에 응답하여, DUT(130a)의 테스트 패드(B<3>)의 검출 전압을 DUT(130a)의 구동 전압 레벨(V2)로 버퍼링하여 출력한다. 제 2 버퍼부(162b)는 제 1 버퍼부(162a)의 출력 신호를 입력받아, ATE(110)의 구동 전압 레벨(V1)로 버퍼링하여 출력한다.

예를 들어, ATE(110)의 구동 전압 레벨(V1)이 3.3V이고, DUT(130a)의 구동 전압 레벨(V2)이 1.8V인 경우, 상기 백워드 전달부(162)는 상향 레벨 쉬프터의 동작을 수행할 수 있다.

포워드 전달부(165)는 제 2 제어 신호(S2)에 응답하여, ATE(110)에서 제공되는 테스트 신호를 DUT(130a)에 적합한 전압으로 변환하여 상기 DUT(130a)의 테스트 패드(B<3>)에 출력할 수 있다. 상기 포워드 전달부(165)가 독립적으로 구동되기 위해, 상기 제 2 제어 신호(S2)는 상기 제 1 제어 신호(S1)와 다른 인에이블 구간을 갖도록 설정되어야 한다. 포워드 전달부(165)는 제 2 제어 신호(S2)에 응답하여 각각 구동되는 제 3 버퍼부(165a) 및 제 4 버퍼부(165b)를 포함할 수 있다. 제 3 버퍼부(165a)는 제 2 제어 신호(S2)에 응답하여, ATE(110)에서 제공되는 테스트 신호를 ATE(110)의 구동 전압 레벨(V1)로 버퍼링하여 출력한다. 제 4 버퍼부(165b)는 제 3 버퍼부(165a)의 출력 신호를 입력 받아, DUT(130a)의 구동 전압 레벨(V2)로 버퍼링하여 출력한다. 상술한 바와 같이, DUT(130a)의 구동 전압 레벨이 ATE(110)의 구동 전압 레벨보다 낮을 경우, 포워드 전달부(165)는 예를 들어, 하향 레벨 쉬프터의 동작을 수행할 수 있다.

상기 제 1 내지 제 4 버퍼(162a,162b,165a,165b)는 일반적인 레벨 쉬프터 회로를 이용할 수 있다.

스위칭부(168)는 전압 레벨의 변경없이 ATE(110)의 입출력 채널(A<3>)을 통해 전달되는 테스트 신호를 DUT(130a)의 테스트 패드(B<3>)에 선택적으로 바이패스시킬 수 있다. 경우에 따라, 스위칭부(168)는 전압 레벨의 변경없이, DUT(130a)의 테스트 패드(B<3>)에서 검출된 전압을 ATE(110)의 입출력 채널(A<3>)로 바이패스시킬 수 있다.

이와 같은 스위칭부(168)는 제 3 제어 신호(S3)에 응답하여 구동되는 메인 스위치(SWm)를 포함할 수 있다. 상기 스위칭부(168)가 백워드 전달부(162) 및 포워드 전달부(165)와 독립적으로 구동될 수 있도록, 제 3 제어 신호(S3)는 제 1 및 제 2 제어 신호(S1,S2)와 다른 인에이블 구간을 가질 수 있다. 예를 들어, 제 3 제어 신호(S3)는 오픈/드레인(open/drain) 테스트 동작시 인에이블될 수 있다. 또한, 제 3 제어 신호(S3)는 두 가지 타입으로 구분하여 제공되어, 상기 ATE(110)와 상기 DUT(130a~130n)간의 양방향 신호 송수신을 가능하게 할 수 있다.

또한, 스위칭부(168)는 경우에 따라, 제 1 풀업 및 풀다운 저항(Ru1,Rd1), 제 2 풀업 및 풀다운 저항(Ru2,Rd2), 및 제 1 내지 제 4 스위치(SW1~SW4)를 포함할 수 있다.

제 1 스위치(SW1)는 ATE(110)의 구동 전압 터미널(V1)과 연결된 제 1 풀업 저항(Ru1)과 메인 스위치(SWm)의 입력 터미널을 선택적으로 연결할 수 있다.

제 2 스위치(SW2)는 그라운드 터미널과 연결된 제 1 풀다운 저항(Rd1)과 메인 스위치(SWm)의 입력 터미널을 선택적으로 연결할 수 있다.

제 3 스위치(SW3)는 DUT(130a)의 구동 전압 터미널(V2)과 연결된 제 2 풀업 저항(Ru2)과 메인 스위치(SWm)의 출력 터미널을 선택적으로 연결할 수 있다.

제 4 스위치(SW4)는 그라운드 터미널과 연결된 제 2 풀다운 저항(Rd2)과 메인 스위치(SWm)의 출력 터미널을 선택적으로 연결할 수 있다.

일반적으로, ATE(110)의 입출력 터미널(A<3>)과 ATE(110)의 내부 회로 사이 및 DUT(130a)의 테스트 패드(B<3>)와 내부 회로부(도시되지 않음) 또는 ESD 회로부(Electrostatic Discharge: 도시되지 않음) 사이에, 임피던스 정합(impedance matching) 및 그 밖의 다른 용도를 위하여, 다시 말해, ODT(On die Termination) 소자로서, 풀업 및/또는 풀다운 저항들이 각각 연결될 수 있다.

본 실시예에서는 ATE(110) 및 DUT(130a~130n) 내부에 각각 구비되었던 ODT 풀업 및 풀다운 저항들(Ru1,Ru2,Rd1,Rd2)을 전압 변환부(160a)에 설치하도록 구성된다. 아울러, ATE(110) 및 DUT(130a~130n)의 임피던스들과 정확한 매칭을 위하여, 상기 ODT용 풀업 및 풀다운 저항들(Ru1,Ru2,Rd1,Rd2)은 제 1 내지 제 4 스위치(SW1~SW2)에 의해 별도 제어될 수 있다. 상기 제 1 내지 제 4 스위치(SW1~SW4)는 제 4 내지 제 7 제어 신호(S4~S7)에 응답하여, 선택적으로 구동된다.

이와 같은 반도체 테스트 장비(100)의 동작을 설명하면, ATE(110)는 복수의 DUT(130a~130n)에 제공될 테스트 전압들 및 제어 커맨드를 프로브 카드(150)에 출력한다.

프로브 카드(150)에 장착된 FPGA(155)는 상기 제어 커맨드를 입력 받아, 전압 변환 IC(160)를 구동시키기 위한 동작 커맨드(CMD)를 출력한다.

전압 변환 IC(160)의 제어 회로 블록(CTL)은 동작 커맨드(CMD)를 입력 받아, 제 1 내지 제 7 제어 신호(S<1:7>)를 생성한다.

각각의 DUT(130a~130n)의 테스트 패드(B<0:3>)에서 검출된 전압을 ATE(110)로 전달하고자 하는 경우, 제어 회로 블록(CTL)은 인에이블된 제 1 제어 신호(S1)를 출력한다. 각 전압 변환부(160a~160m)의 백워드 전달부(162)를 구성하는 제 1 및 제 2 버퍼부(162a,162b)는 제 1 제어 신호(S1)의 인에이블에 응답하여 구동된다. 이에 따라, 각각의 DUT(130a~130n)의 테스트 패드(B<0:3>)에서 검출된 전압은 ATE(110)의 구동 전압 레벨(V1)로 변환되어 ATE(110)에 입출력 터미널(A<0:3>)에 제공된다.

ATE(110)의 입출력 채널들(A<0:3>)에서 제공되는 테스트 신호를 DUT(130a~130n)의 테스트 패드(B<0:3>)에 전달하고자 하는 경우, 제어 회로 블록(CTL)은 인에이블된 제 2 제어 신호(S2)를 출력한다. 제 2 제어 신호(S2)의 인에이블에 따라, 각 전압 변환부(160a~160m)의 포워드 전달부(165)를 구성하는 제 3 및 제 4 버퍼부(165a,165b)가 구동된다. 이에 따라, ATE(110)에서 제공되는 테스트 신호(A<0:3>)는 DUT(130a~130b)의 구동 전압 레벨(V2)로 변환되어, DUT(130a~130n)의 테스트 패드에 각각 전달된다.

ATE(110)에서 제공되는 테스트 신호를 그대로 DUT(130a~130n)의 테스트 패드(B<0:3>)에 전달하여야 하는 경우, 혹은 DUT(130a~130n)의 테스트 패드(B<0:3>)의 검출 전압을 ATE(110)에 그대로 전달하여야 하는 경우, 제어 회로 블록(CTL)은 인에이블된 제 3 제어 신호(S3)를 출력한다. 제 3 제어 신호(S3)가 인에이블됨에 따라, 메인 스위치(SWm)가 턴온된다. 이에 따라, ATE(110)에서 제공되는 테스트 신호는 DUT(130a~130n)의 테스트 패드(B<0:3>)로 바이패스되고, DUT(130a~130n) 테스트 패드(B<0:3>)에서 검출된 전압을 ATE(110)의 입출력 채널(A<0:3>)로 바이패스 된다.

한편, DUT(130a~130n)의 테스트 패드(B<0:3>)의 검출 전압을 ATE(110)의 입출력 채널(A<0:3>)로 바이패스시키고자 할 때, ATE(110)의 내부 회로와 임피던스 정합을 위해, 제 4 및/또는 제 5 제어 신호가 인에이블될 수 있다. 이에 따라, 제 1 풀업 및/또는 풀다운 저항(Ru1,Rd1)이 메인 스위치(SWm)의 입력 터미널에 선택적으로 연결되어, 스위칭부(168)은 ATE(110)의 내부 회로(도시되지 않음)의 임피던스와 정합된 전압을 전달할 수 있다.

또한, ATE(110)에서 제공되는 테스트 신호를 DUT(130a~130n)의 테스트 패드(B<0:3>)로 바이패스 시키고자 할 때, 제 6 및/또는 제 7 제어 신호가 인에이블될 수 있다. 이에 따라, 제 2 풀업 및/또는 풀다운 저항(Ru2,Rd2)이 메인 스위치(SWm)의 출력 터미널에 선택적으로 연결되어, 스위칭부(168)는 DUT(130a~130n)의 내부 회로와 임피던스가 정합된 전압을 제공할 수 있다. DUT(130a~130n)내에 배치되어야 할 임피던스 정합용 제 2 풀업 및 풀다운 저항(Ru2,Rd2)을 전압 변환 IC(160)의 여유 공간에 내장시킬 수 있으므로, DUT(130a~130n)의 면적 효율 개선 효과가 있다.

도 4는 본 발명의 일 실시예에 따른 복수의 DUT들이 하나의 입력 채널을 공유하는 예를 보여주는 반도체 테스트 시스템의 블록도이다. 설명의 편의를 위해, 본 실시예에서는 특정 테스트 신호가 선택된 입출력 채널(A<3>)을 통해, 각 DUT(130a~130n)의 테스트 패드들(B<3>)에 각각 전달되는 과정을 일 예로 들어 설명할 것이다.

도 4를 참조하면, ATE(110)의 특정 테스트 신호는 선택된 입출력 채널(A<3> : 도 1의 복수의 제 2 입출력 채널 중 하나)에 로딩되어, 전압 변환 IC(160)의 선택된 전압 변환부(160a, 160e,160m-3)에 각각 입력된다.

예를 들어, 제어 회로 블록(CTL)으로부터 인에이블된 제 2 제어 신호(S2)가 선택된 전압 변환부(160a, 160e, 160m-3)에 입력되는 경우, 선택된 전압 변환부(160a, 160e, 160m-3)의 포워드 전달부(165)들이 동시에 구동된다. 이에 따라, 상기 특정 테스트 신호는 선택된 전압 변환부(160a, 160e, 160m-3)의 포워드 전달부(165)에서 각각 DUT(130a~130n)의 구동 전압 레벨로 레벨 쉬프팅되어, 복수의 DUT(130a~130n)의 해당 테스트 패드(B<a>)에 각각 전달될 수 있다.

한편, 테스트 신호를 레벨 변경없이 그대로 DUT(130a~130n)의 해당 테스트 패드(B<3>)에 전달하여야 하는 경우, 제어 회로 블록(CTL)은 인에이블된 제 3 제어 신호(S3)를 스위칭부(168)에 제공하여, 스위칭부(168)가 동시에 구동된다. 이에 따라, 하나의 입출력 채널(A<3>)을 통해 입력된 테스트 신호는 스위칭부(168)를 통해, 복수의 DUT(130a~130n)의 해당 테스트 패드(B<3>) 각각에 전달될 수 있다.

한편, 복수의 DUT(130a~130n)의 테스트 패드(B<3>)들에서 측정된 전압을 ATE(110)에 전달하고자 할 때, 제어 회로 블록(CTL)은 선택된 전압 변환부(160a, 160e,160m-3)에 인에이블된 제 1 제어 신호(S1)를 순차적으로 인가한다. 인에이블된 제 1 제어 신호(S1)가 전압 변환부(160a, 160e, 160m-3)에 순차적으로 입력되면, 선택된 전압 변환부(160a, 160e, 160m-3)의 백워드 전달부(162)들이 순차적으로 턴온된다. 턴온된 전압 변환부(160a, 160e, 160m-3)는 해당 DUT(130a~130n)의 테스트 패드(B<3>)에서 측정된 테스트 결과(테스트 전압)을 ATE(110)의 구동 전압 레벨로 레벨 쉬프팅하여, 상기 채널(A<3>)을 통해 ATE(110)에 순차적으로 제공할 수 있다.

본 실시예에 따르면, DUT를 테스트하는 프로브 카드내에 복수의 전압 전달 경로를 갖는 전압 변화부들 포함하는 전압 변환 IC가 내장된다. 복수의 전압 변환부는 복수의 전압 전달 경로를 통해, 양방향(ATE->DUT, DUT->ATE)으로 전압 전달이 용이하고, ATE 및 DUT 각각에 적합하게 전압을 레벨 쉬프팅하여 제공함으로써, 저주파 ATE 장치와 고속의 DUT의 사이에서 고속 인터페이스가 가능해진다. 나아가, 본 실시예의 전압 변환 IC는 자체적으로 양방향 전압 인가를 통해, 자가 테스트 및 모니터링이 가능하므로, 전압 변환 IC의 오류로 인한 반도체 장치의 오류로 판단하는 문제를 해결할 수 있다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

110: ATE 130a~130n : 제 1 내지 제 n DUT
150 : 프로브 카드 155 : FPGA
160 : 전압 변환 IC 160a~160m : 전압 변환부
162 : 백워드 전달부 165 : 포워드 전달부
168 : 스위칭부

Claims

ATE(Automatic Test Equipment); 및
상기 ATE의 입출력 채널을 통해 테스트 신호 및 제어 명령을 입력 받아, 복수의 DUT(Device under test)에 상기 테스트 신호를 제공하는 전압 변환 IC를 포함하고,
상기 전압 변환 IC는 상기 제어 명령을 기초로 하여 복수의 제어 신호를 생성하는 제어 회로 블록, 및 상기 복수의 제어 신호에 응답하여 구동되는 복수의 전압 변환부를 포함하고,
상기 복수의 전압 변환부 각각은, 상기 복수의 제어 신호에 응답하여, 상기 ATE의 상기 테스트 신호를 대응하는 상기 DUT의 테스트 패드로 혹은 상기 대응하는 DUT의 상기 테스트 패드로부터 검출된 테스트 결과를 상기 ATE의 상기 입출력 채널로 레벨쉬프트시키는 전달부; 및
상기 ATE의 상기 테스트 신호를 상기 대응하는 DUT의 상기 테스트 패드로, 혹은 상기 대응되는 DUT의 상기 테스트 패드의 테스트 결과를 상기 ATE로 바이패스시키는 스위칭부를 포함하고,
상기 스위칭부는,
상기 ATE와 상기 DUT의 상기 테스트 패드 사이에 연결되고, 상기 전달부와 다른 인에이블 구간에서, 상기 테스트 신호 또는 상기 테스트 결과를 바이패스시키는 메인 스위치; 및
상기 ATE의 구동 전압 터미널과 상기 메인 스위치의 입력 터미널 사이 및 상기 메인 스위치의 상기 입력 터미널과 그라운드 터미널 사이에 선택적으로 연결되는 제 1 풀업 저항 및 제 1 풀다운 저항을 포함하는 반도체 테스트 시스템.
제 1 항에 있어서
상기 전달부는,
상기 대응되는 DUT의 상기 테스트 패드에서 검출된 테스트 결과를 상기 ATE의 구동 전압 레벨로 레벨 쉬프팅하여 상기 ATE에 제공하는 백워드 전달부; 및
상기 ATE의 상기 테스트 신호를 상기 DUT의 구동 전압 레벨로 레벨 쉬프팅하여 상기 대응되는 DUT의 상기 테스트 패드로 제공하는 포워드 전달부를 포함하는 반도체 테스트 시스템.
제 2 항에 있어서,
상기 백워드 전달부는
상기 대응되는 DUT의 상기 테스트 패드에서 측정된 테스트 결과를 입력 받아, 상기 복수의 제어 신호 중 제 1 제어 신호에 응답하여, 상기 DUT의 구동 전압 레벨로 버퍼링하는 제 1 버퍼부; 및
상기 제 1 버퍼부의 출력 전압을 입력 받아, 상기 제 1 제어 신호에 응답하여, 상기 ATE의 구동 전압 레벨로 버퍼링하여 출력하는 제 2 버퍼부를 포함하는 반도체 테스트 시스템.
제 2 항에 있어서,
상기 포워드 전달부는,
상기 ATE에서 제공되는 상기 테스트 신호를 입력 받아, 상기 복수의 제어 신호 중 제 2 제어 신호에 응답하여, 상기 ATE의 구동 전압 레벨로 버퍼링하는 제 3 버퍼부; 및
상기 제 3 버퍼부의 출력 전압을 입력받아, 상기 제 2 제어 신호에 응답하여, 상기 DUT의 구동 전압 레벨로 버퍼링하여 출력하는 제 4 버퍼부를 포함하며,
상기 제 2 제어 신호는 상기 제 1 제어 신호와 다른 인에이블 구간을 갖는 반도체 테스트 시스템.
제 2 항에 있어서,
상기 메인 스위치는 상기 제 1 및 제 2 제어 신호와 다른 인에이블 구간을 복수의 제어 신호 중 제 3 제어 신호에 응답하여 구동되는 반도체 테스트 시스템.
제 5 항에 있어서,
상기 스위칭부는,
상기 제 1 풀업 저항과 상기 메인 스위치의 입력 터미널 사이에 연결되어, 상기 복수의 제어 신호 중 제 4 제어 신호에 응답하여 선택적으로 구동되는 제 1 스위치; 및
상기 제 1 풀다운 저항과 상기 메인 스위치의 입력 터미널 사이에 연결되어, 상기 복수의 제어 신호 중 제 5 제어 신호에 응답하여 선택적으로 구동되는 제 2 스위치를 더 포함하는 반도체 테스트 시스템.
제 5 항 또는 제 6 항에 있어서,
상기 스위칭부는,
상기 대응되는 DUT의 구동 전압 터미널과 상기 메인 스위치의 출력 터미널 사이 및 상기 메인 스위치의 출력 터미널과 상기 그라운드 터미널 사이에 선택적으로 연결되는 제 2 풀업 저항 및 제 2 풀다운 저항;
상기 제 2 풀업 저항과 상기 메인 스위치의 출력 터미널 사이에 연결되어, 상기 복수의 제어 신호 중 제 6 제어 신호에 응답하여 선택적으로 구동되는 제 3 스위치; 및
상기 제 2 풀다운 저항과 상기 메인 스위치의 출력 터미널 사이에 연결되어, 상기 복수의 제어 신호 중 제 7 제어 신호에 응답하여 선택적으로 구동되는 제 4 스위치를 더 포함하는 반도체 테스트 시스템.
제 1 항에 있어서,
상기 전압 변환 IC는 상기 복수의 DUT를 테스트하기 위한 프로브 테스터의 프로브 카드 상에 장착되는 반도체 테스트 시스템.
제 8 항에 있어서,
상기 프로브 카드에 장착되어, 상기 ATE로부터 제공되는 상기 제어 명령을 입력 받아, 상기 전압 변환 IC를 구동시키기 위한 동작 명령을 생성하는 FPGA(Field Programmable Gate Array)를 더 포함하는 반도체 테스트 시스템.
제 1 항에 있어서,
상기 ATE의 선택되는 하나의 입출력 채널은 상기 복수의 DUT의 선택되는 테스트 패드들 각각에 공유되는 반도체 테스트 시스템.
ATE(Automatic Test Equipment); 및
상기 ATE의 입출력 채널들을 통해 테스트 신호 및 제어 명령을 입력 받아, 복수의 DUT(Device under test)를 테스트하는 프로브 카드를 포함하고,
상기 프로브 카드는 상기 ATE 및 상기 복수의 DUT 사이에서 전기적 신호를 인터페이스하는 전압 변환 IC를 포함하고,
상기 전압 변환 IC는,
상기 제어 명령을 입력 받아, 복수의 제어 신호를 생성하는 제어 회로 블록; 및
상기 복수의 제어 신호에 응답하여, 상기 복수의 DUT 중 대응되는 DUT에서 검출된 테스트 결과를 상기 ATE의 구동 전압 레벨로 레벨 쉬프팅하여 제공하는 백워드 전달부, 상기 ATE의 상기 테스트 신호를 상기 DUT의 구동 전압 레벨로 레벨 쉬프팅하여 상기 대응되는 DUT에 제공하는 포워드 전달부, 및 상기 ATE의 테스트 신호를 상기 대응되는 DUT로, 혹은 상기 대응되는 DUT의 상기 테스트 결과를 상기 ATE로 바이패스시키는 스위칭부를 각각 포함하는 복수의 전압 변환부를 포함하며,
상기 스위칭부는,
상기 ATE와 상기 DUT의 테스트 패드 사이에 연결되고, 상기 전달부와 다른 인에이블 구간에서, 상기 테스트 신호 또는 상기 테스트 결과를 바이패스시키는 메인 스위치;
상기 ATE의 구동 전압 터미널과 상기 메인 스위치의 입력 터미널 사이 및 상기 메인 스위치의 입력 터미널과 그라운드 터미널 사이에 선택적으로 연결되는 제 1 풀업 저항 및 제 1 풀다운 저항; 및
상기 대응되는 DUT의 구동 전압 터미널과 상기 메인 스위치의 출력 터미널 사이 및 상기 메인 스위치의 출력 터미널과 상기 그라운드 터미널 사이에 선택적으로 연결되는 제 2 풀업 저항 및 제 2 풀다운 저항;을 포함하는 반도체 테스트 시스템.