KR102121138B1 - 다중 레벨 펄서 및 관련 장치 및 방법들 - Google Patents

다중 레벨 펄서 및 관련 장치 및 방법들 Download PDF

Info

Publication number
KR102121138B1
KR102121138B1 KR1020187018287A KR20187018287A KR102121138B1 KR 102121138 B1 KR102121138 B1 KR 102121138B1 KR 1020187018287 A KR1020187018287 A KR 1020187018287A KR 20187018287 A KR20187018287 A KR 20187018287A KR 102121138 B1 KR102121138 B1 KR 102121138B1
Authority
KR
South Korea
Prior art keywords
transistor
pmos
diode
coupled
level
Prior art date
Application number
KR1020187018287A
Other languages
English (en)
Other versions
KR20180089453A (ko
Inventor
카이리앙 첸
타일러 에스. 랠스턴
Original Assignee
버터플라이 네트워크, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/957,382 external-priority patent/US9492144B1/en
Priority claimed from US14/957,398 external-priority patent/US9473136B1/en
Application filed by 버터플라이 네트워크, 인크. filed Critical 버터플라이 네트워크, 인크.
Publication of KR20180089453A publication Critical patent/KR20180089453A/ko
Application granted granted Critical
Publication of KR102121138B1 publication Critical patent/KR102121138B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B06B1/0215—Driving circuits for generating pulses, e.g. bursts of oscillations, envelopes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G01S15/8909—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration
    • G01S15/8915—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52019—Details of transmitters
    • G01S7/5202—Details of transmitters for pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52079—Constructional features
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/76—Medical, dental

Abstract

적어도 하나의 초음파 트랜스듀서, 적어도 하나의 초음파 트랜스듀서에 결합되는 다중 레벨 펄서를 포함하는 디바이스에 관한 장치 및 방법들이 제공되며, 다중 레벨 펄서는 각자의 입력 전압들을 수신하도록 구성되는 복수의 입력 단자들, 출력 전압을 제공하도록 구성되는 출력 단자, 및 제1 다이오드에 결합되는 제1 도전형을 갖는 제1 트랜지스터, 및 이와 병렬로 제2 다이오드에 결합되는 제2 도전형을 갖는 제2 트랜지스터를 포함하는, 제1 입력 단자와 출력 단자 사이의 신호 경로를 포함한다.

Description

다중 레벨 펄서 및 관련 장치 및 방법들
관련 출원에 대한 상호 참조
본 출원은 발명의 명칭이 "MULTI-LEVEL PULSER AND RELATED APPARATUS AND METHODS"이고 대리인 관리 번호는 B1348.70019US00인, 2015년 12월 2일자로 출원된 미국 특허 출원 일련 번호 제14/957,382호의 35 U.S.C. §120 하에서의 이익을 주장하는 연속출원이며, 이는 그 전체가 참조로서 본 명세서에 통합된다.
본 출원은 또한 발명의 명칭이 "LEVEL SHIFTER AND RELATED METHODS AND APPARATUS"이고 대리인 관리 번호는 B1348.70020US00인, 2015년 12월 2일자로 출원된 미국 특허 출원 일련 번호 제14/957,398호의 35 U.S.C. §120 하에서의 이익을 주장하는 연속출원이며, 이는 그 전체가 참조로서 본 명세서에 통합된다.
기술분야
본 출원은 다중 레벨 펄서(multi-level pulser) 및/또는 레벨 시프터(level shifter)를 갖는 초음파 디바이스들에 관한 것이다.
초음파 디바이스들은 진단 영상(diagnostic imaging) 및/또는 치료를 수행하기 위해 사용될 수 있다. 초음파 영상은 내부 연조직 신체 구조들을 보기 위해 사용될 수 있다. 초음파 영상은 질병의 원인을 찾거나 임의의 병리학을 배제하기 위해 사용될 수 있다. 초음파 디바이스들은 사람들이 들을 수 있는 것보다 높은 주파수들의 음파들을 사용한다. 초음파 이미지들은 프로브를 사용하여 초음파의 펄스들을 조직으로 보냄으로써 만들어진다. 음파들은 조직에서 반사되고, 상이한 조직들은 소리의 정도가 서로 다르다. 이러한 반사된 음파들은 이미지로서 오퍼레이터에게 기록 및 디스플레이될 수 있다. 소리 신호의 강도(진폭), 및 파동이 몸을 통과하는 데 걸리는 시간은 이미지를 생성하기 위해 사용되는 정보를 제공한다.
많은 상이한 유형들의 이미지들이 초음파 디바이스들을 사용하여 형성될 수 있다. 이미지들은 실시간 이미지들일 수 있다. 예를 들어, 조직의 2차원 단면들, 혈류, 시간에 따른 조직의 움직임, 혈액의 위치, 특정 분자들의 존재, 조직의 강성(stiffness), 또는 3차원 영역의 해부학적 구조를 보여주는 이미지들이 생성될 수 있다.
본 출원의 양태들에 따르면, 적어도 하나의 초음파 트랜스듀서, 적어도 하나의 초음파 트랜스듀서에 결합되는 다중 레벨 펄서를 포함하는 장치에 관한 장치 및 방법들이 제공되고, 다중 레벨 펄서는 각자의 입력 전압들을 수신하도록 구성되는 복수의 입력 단자들, 출력 전압을 제공하도록 구성되는 출력 단자, 및 제1 다이오드에 결합되는 제1 도전형을 갖는 제1 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 제2 도전형을 갖는 제2 트랜지스터를 포함하는, 제1 입력 단자와 출력 단자 사이의 신호 경로를 포함한다.
본 출원의 양태들에 따르면, 각자의 입력 전압들을 수신하도록 구성되는 복수의 입력 단자들, 출력 전압을 제공하도록 구성되는 출력 단자, 및 제1 다이오드에 결합되는 제1 도전형을 갖는 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 제2 도전형을 갖는 트랜지스터를 포함하는, 제1 입력 단자와 출력 단자 사이의 신호 경로를 포함하는 다중 레벨 펄서에 관한 장치 및 방법들이 제공된다.
본 출원의 양태들에 따르면, 기판 상의 적어도 하나의 초음파 트랜스듀서, 및 적어도 하나의 초음파 트랜스듀서에 결합되는 기판 상의 레벨 시프터(level shifter)를 포함하는 장치가 제공된다. 레벨 시프터는 입력 전압을 수신하도록 구성되는 입력 단자, 입력 전압으로부터 레벨 시프팅된 출력 전압을 제공하도록 구성되는 출력 단자, 및 입력 단자와 출력 단자 사이에 결합되는 캐패시터를 포함한다. 레벨 시프터는 액티브 하이 전압 소자(active high voltage element)에 대한 입력과 고압전원(high voltage power supply)의 제1 전압 사이에 역 바이어스된 구성으로 결합되는 다이오드를 더 포함한다. 일부 실시예들에서, 액티브 하이 전압 소자의 입력은 캐패시터의 출력에 결합한다.
본 출원의 양태들에 따르면, 입력 전압을 수신하도록 구성되는 입력 단자, 입력 전압으로부터 레벨 시프팅된 출력 전압을 제공하도록 구성되는 출력 단자, 입력 단자와 출력 단자 사이에 결합되는 캐패시터, 및 액티브 하이 전압 소자에 대한 입력과 고압전원의 제1 전압 사이에 역 바이어스된 구성으로 결합되는 다이오드를 포함하는 레벨 시프터가 제공된다. 일부 실시예들에서, 액티브 하이 전압 소자의 입력은 캐패시터의 출력에 결합된다.
본 출원의 다양한 양태들 및 실시예들이 다음의 도면들을 참조하여 기술될 것이다. 도면들은 반드시 일정한 비율로 그려진 것은 아니라는 것을 이해해야 한다. 다수의 도면들에서 나타나는 항목들은 그것들이 나타나는 모든 도면들에서 동일한 참조 번호로 표시된다.
도 1은 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄서 및/또는 레벨 시프터를 포함하는 초음파 디바이스의 블록도이다.
도 2는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄서의 제한이 아닌 회로도를 도시한다.
도 3a는 본 출원의 제한이 아닌 실시예에 따른 레벨 시프터의 제1 실시예의 회로도를 도시한다.
도 3b는 본 출원의 제한이 아닌 실시예에 따른 레벨 시프터의 제2 실시예의 회로도를 도시한다.
도 4a는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제1 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 4b는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제2 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 4c는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제3 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 4d는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제4 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 4e는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제5 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 4f는 본 출원의 제한이 아닌 실시예에 따른 다중 레벨 펄스 형성의 제6 페이즈 동안의 도 2의 회로의 제한이 아닌 등가 회로를 도시한다.
도 5는 본 출원의 제한이 아닌 실시예에 따른 시간 의존적 다중 레벨 펄스 및 제어 신호들의 제한이 아닌 예시를 도시하는 그래프이다.
본 발명자들은 고강도 펄스들을 전송하기 위해 필요한 전력은 다중 레벨들을 갖는 전기 펄스들을 형성함으로써 크게 감소될 수 있음을 인식 및 이해했다.
본 출원의 양태들은 타겟 또는 타겟 주변의 영역의 온도를 선택적으로 증가시킴으로써 질병들 또는 손상된 조직들을 치료하기 위해 고강도 초음파 에너지를 타겟들 상에 집중시키기 위해 사용될 수 있는 고강도 초점 초음파(high-intensity focused ultrasound)(HIFU) 절차들에 관한 것이다. HIFU 절차들은 치료(therapeutic) 또는 제거(ablative) 목적들을 위해 사용될 수 있다. 펄스 신호들은 HIFU들을 생성하기 위해 사용될 수 있다. 본 출원의 양태들에 따르면, 그러한 고강도 펄스들의 생성은 수십 내지 수백 볼트의 구동 전압들을 필요로 할 수 있다.
"로우(low)" 전압 및 "하이(high)" 전압을 갖는 통상의 2 레벨 펄스들의 생성과 연관된 전력 소비는 고전압의 제곱에 비례한다. 예를 들어, 0과 동일한 "로우" 전압을 갖는 2 레벨 펄스의 생성은 다음과 동일한 전력을 필요로 한다:
Figure 112018063139757-pct00001
여기서
Figure 112018063139757-pct00002
는 2 레벨 펄스를 생성하기 위해 필요한 전력이고, C는 펄스를 수신하는 부하의 캐패시턴스이며, V는 "하이" 전압이고 f는 2 레벨 펄스의 반복 주파수이다.
본 출원의 양태들에 따르면, HIFU 절차들을 위한 펄스들의 생성과 연관된 전력 소비는 수십 내지 수천 와트를 초과할 수 있으며, 따라서 회로가 상당한 양의 열을 발생하도록 야기한다.
본 출원의 양태들은 전력 소비 및 열 소산(heat dissipation)을 감소시키도록 설계된 다중 레벨 펄서들에 관한 것이다.
또한, 본 출원의 양태들은 다중 레벨 펄서를 구동하도록 구성되는 레벨 시프터 회로에 관한 것이다. 본 명세서에 개시되는 레벨 시프터는 통상의 레벨 시프터들과 비교하여 상당히 적은 전력을 소산시킬 수 있다. 따라서, 전력은 레벨이 스위칭될 때에만 소산될 수 있는 한편, 정적 전력 소비는 무시할 수 있다.
상기 기술된 양태들 및 실시예들뿐만 아니라 추가적인 양태들 및 실시예들이 아래에 더 기술된다. 본 출원이 이러한 측면에서 제한되지 않기 때문에, 이러한 양태들 및/또는 실시예들은 개별적으로, 모두 함께, 또는 둘 이상의 임의의 조합으로 사용될 수 있다.
도 1은 본 출원의 제한이 아닌 실시예에 따른, 수신된 초음파 신호들을 처리하기 위한 회로를 도시한다. 회로(100)는 N 개의 초음파 트랜스듀서들(102a...102n)을 포함하며, 여기서 N 은 정수이다. 일부 실시예들에서 초음파 트랜스듀서들은 센서들이며, 수신된 초음파 신호들을 나타내는 전기적 신호들을 생성한다. 일부 실시예들에서 초음파 트랜스듀서들은 또한 초음파 신호들을 전송할 수 있다. 일부 실시예들에서 초음파 트랜스듀서들은 용량성 마이크로머신 초음파 트랜스듀서들(capacitive micromachined ultrasonic transducers)(CMUT들)일 수 있다. 일부 실시예들에서 초음파 트랜스듀서들은 압전 마이크로머신 초음파 트랜스듀서들(piezoelectric micromachined ultrasonic transducers)(PMUT들)일 수 있다. 다른 실시예들에서 초음파 트랜스듀서들의 추가의 대안의 유형들이 사용될 수 있다.
회로(100)는 또한 N 개의 회로 채널들(104a...104n)을 포함한다. 회로 채널들은 각각의 초음파 트랜스듀서(102a...102n)에 대응할 수 있다. 예를 들어, 8개의 초음파 트랜스듀서들(102a...102n) 및 8개의 대응하는 회로 채널들(104a...104n)이 있을 수 있다. 일부 실시예들에서, 초음파 트랜스듀서들(102a...102n)의 수는 회로 채널들의 수보다 클 수 있다.
본 출원의 양태들에 따르면, 회로 채널들(104a...104n)은 전송 회로(transmit circuitry)를 포함할 수 있다. 전송 회로는 각각의 다중 레벨 펄서들(pulsers)(108a...108n)에 결합되는 레벨 시프터들(106a...106n)을 포함할 수 있다. 다중 레벨 펄서들(108a...108n)은 초음파 신호들을 방출하기 위해 각각의 초음파 트랜스듀서들(102a...102n)을 제어할 수 있다.
회로 채널들(104a...104n)은 또한 수신 회로를 포함할 수 있다. 회로 채널들(104a...104n)의 수신 회로는 각각의 초음파 트랜스듀서들(102a...102n)로부터 출력되는 전기적인 신호들을 수신할 수 있다. 도시된 예시에서, 각각의 회로 채널(104a...104n)은 각각의 수신 스위치(110a...110n) 및 증폭기(112a...112n)를 포함한다. 수신 스위치들(110a...110n)은 주어진 초음파 트랜스듀서(102a...102n)로부터의 전기적인 신호의 판독(readout)을 활성화/비활성화하도록 제어될 수 있다. 보다 일반적으로는, 스위치들에 대한 대안들이 동일한 기능을 수행하기 위해 사용될 수 있기 때문에, 수신 스위치들(110a...110n)은 수신 회로들일 수 있다. 증폭기들(112a...112n)은 트랜스 임피던스 증폭기들(trans-impedance amplifiers)(TIA들)일 수 있다.
회로(100)는 본 명세서에서 합산기(summer) 또는 합산 증폭기(summing amplifier)라고도 지칭되는, 평균화 회로(averaging circuit)(114)를 더 포함한다. 일부 실시예들에서, 평균화 회로(114)는 버퍼(buffer) 또는 증폭기이다. 평균화 회로(114)는 증폭기들(112a...112n) 중 하나 이상으로부터 출력 신호들을 수신할 수 있고, 평균화된 출력 신호를 제공할 수 있다. 평균화된 출력 신호는 다양한 증폭기들(112a...112n)로부터의 신호들을 가산 또는 감산함으로써 부분적으로 형성될 수 있다. 평균화 회로(114)는 가변 피드백 저항(variable feedback resistance)을 포함할 수 있다. 가변 피드백 저항의 값은 평균화 회로가 신호를 수신하는 증폭기들(112a...112n)의 수에 기초하여 동적으로 조절될 수 있다. 평균화 회로(114)는 오토-제로 블록(auto-zero block)(116)에 결합된다.
오토-제로 블록(116)은 감쇠기(attenuator)(120) 및 고정 이득 증폭기(fixed gain amplifier)(122)를 포함하는 시간 이득 보상 회로(time gain compensation circuit)(118)에 결합된다. 시간 이득 보상 회로(118)는 아날로그-디지털 변환기(ADC) 드라이버들(124)을 통해 ADC(126)에 결합된다. 도시된 예시에서, ADC 드라이버들(124)은 제1 ADC 드라이버(125a) 및 제2 ADC 드라이버(125b)를 포함한다. ADC(126)는 평균화 회로(114)로부터의 신호(들)를 디지털화한다.
도 1이 초음파 디바이스의 회로의 일부로서 다수의 컴포넌트들을 도시하지만, 본 명세서에 기술된 다양한 양태들은 도시된 그대로의 컴포넌트들 또는 컴포넌트들의 구성에 제한되지 않는다는 것을 이해해야 한다. 예를 들어, 본 출원의 양태들은 다중 레벨 펄서들(108a...108n) 및 레벨 시프터들(106a...106n)에 관한 것이다.
도 1의 컴포넌트들은 단일 기판 상에, 또는 상이한 기판들 상에 위치할 수 있다. 예를 들어, 도시된 바와 같이, 초음파 트랜스듀서들(102a...102n)은 제1 기판(128a) 상에 있을 수 있고, 나머지 도시된 컴포넌트들은 제2 기판(128b) 상에 있을 수 있다. 제1 및/또는 제2 기판들은 실리콘 기판들과 같은 반도체 기판들일 수 있다. 대안의 실시예에서, 도 1의 컴포넌트들은 단일 기판 상에 있을 수 있다. 예를 들어, 초음파 트랜스듀서들(102a...102n) 및 도시된 회로는 동일한 반도체 다이(semiconductor die) 상에 모놀리식 집적될(monolithically integrated) 수 있다. 그러한 집적은 초음파 트랜스듀서들로서 CMUT들을 사용함으로써 용이해질 수 있다.
실시예에 따르면, 도 1의 컴포넌트들은 초음파 프로브(ultrasound probe)의 일부를 형성한다. 초음파 프로브는 핸드헬드일 수 있다. 일부 실시예들에서, 도 1의 컴포넌트들은 환자가 착용하도록 구성되는 초음파 패치의 일부를 형성한다.
도 2는 본 출원의 양태들에 따른 다중 레벨 펄서의 회로도를 예시한다. 일부 실시예들에서, 다중 레벨 펄서(200)는 캐패시터 C에 펄스를 전송하도록 구성될 수 있다. 캐패시터 C는 초음파 트랜스듀서와 연관된 캐패시턴스를 나타낼 수 있다. 예를 들어, 캐패시터 C는 용량성 마이크로머신 초음파 트랜스듀서(CMUT)를 나타낼 수 있다. 그러나, 다중 레벨 펄서(200)는 저항, 저항성 네트워크(resistive network), 또는 저항성 및 반응성 소자들의 임의의 적합한 조합을 나타내는 네트워크에 펄스를 전송하도록 구성될 수 있다.
도 2에 도시된 제한이 아닌 실시예에서, 다중 레벨 펄서(200)는 N 레벨 펄스를 제공하도록 구성되고, 여기서 N은 2보다 큰 임의의 값을 취할 수 있다. 캐패시터 C로의 N 레벨 펄서의 전송과 연관된 전력 소비 P (N) 는 다음과 동일하다:
Figure 112018063139757-pct00003
여기서 f는 펄스 파형의 반복 주파수이다. 따라서, 전력 소비가 통상의 2 레벨 펄서들과 비교하여 N-1배만큼 감소된다.
일부 실시예들에서, N 레벨 펄서(200)는 2N-2개의 트랜지스터들 및 2N-4개의 다이오드들을 포함할 수 있다. 그러나, 임의의 적합한 수의 트랜지스터들이 사용될 수 있다. 2N-2개의 트랜지스터들 중에서, N-1개는 한 유형의 전도성(conductivity)을 나타낼 수 있고 N-1개는 반대 유형의 전도성을 나타낼 수 있다. 그러나, 전도성의 유형들의 임의의 다른 적합한 조합이 사용될 수 있다. 예를 들어, N-1개의 트랜지스터들은 nMOS일 수 있고, N-1개의 트랜지스터들은 pMOS일 수 있다. 그러나, 임의의 다른 적합한 유형의 트랜지스터가 사용될 수 있다.
N 레벨 펄서(200)는 N개의 회로 블록들(2011, 2012...201N)을 포함할 수 있다. N개의 회로 블록들은 노드(202)에 연결될 수 있다. 캐패시터 C의 한 단자는 또한 노드(202)에 연결될 수 있다. 캐패시터 C의 제2 단자는 접지에 연결될 수 있다. 회로 블록(2011)은 레퍼런스 전압(V DD )에 연결되는 소스(source), 및 노드(202)에 연결되는 드레인(drain)을 갖는 pMOS 트랜지스터(T1)를 포함할 수 있다. 레퍼런스 전압(V DD )은 전원일 수 있다. 트랜지스터(T1)의 게이트(gate)는 신호(V G1 )에 의해 구동될 수 있다.
회로 블록(201N)은 레퍼런스 전압(V SS )에 연결되는 소스, 및 노드(202)에 연결되는 드레인을 갖는 nMOS 트랜지스터(T2N - 2)를 포함할 수 있다. 일부 실시예들에서, 레퍼런스 전압(V SS )은 레퍼런스 전압(V DD )보다 낮을 수 있다. 그러나, 펄서(200)는 이러한 측면에서 제한되지 않는다. 또한, 레퍼런스 전압(V SS )은 양의 값, 음의 값, 또는 0일 수 있다. 트랜지스터(T2N-2)의 게이트는 신호(V G2N - 2 )에 의해 구동될 수 있다.
일부 실시예들에서, 회로 블록들(2012)은 2개의 트랜지스터들(T2 및 T3) 및 2개의 다이오드들(D2 및 D3)을 포함할 수 있다. 트랜지스터(T2) 및 다이오드(D2)는 직렬로 연결될 수 있고, 트랜지스터(T3) 및 다이오드(D3) 또한 직렬로 연결될 수 있다. 두 개의 직렬들은 병렬로 연결될 수 있다. 일부 실시예들에서, T2는 레퍼런스 전압(V MID2 )에 연결된 소스, 및 D2의 애노드에 연결된 드레인을 가지는 pMOS 트랜지스터일 수 있고, T3은 V MID2 에 연결된 소스, 및 D3의 캐소드에 연결된 드레인을 가지는 nMOS 트랜지스터일 수 있다. 일부 실시예들에서, V MID2 는 V SS 보다 크고 V DD 보다 작을 수 있다. D2의 캐소드 및 D3의 애노드는 노드(202)에 연결될 수 있다. 또한, T2의 게이트는 신호(V G2 )에 의해 구동될 수 있고, T3의 게이트는 신호(V G3 )에 의해 구동될 수 있다.
일부 실시예들에서, 회로 블록들(201i) - i는 3과 N-1 사이의 임의의 값을 취할 수 있음 - 은 2개의 트랜지스터들(T2i -2 및 T2i -1) 및 2개의 다이오드들(D2i -2 및 D2i-1)을 포함할 수 있다. 트랜지스터(T2i-2) 및 다이오드(D2i - 2)는 직렬로 연결될 수 있고, 트랜지스터(T2i -1) 및 다이오드(D2i -1) 또한 직렬로 연결될 수 있다. 2개의 직렬들은 병렬로 연결될 수 있다. 일부 실시예들에서, T2i -2는 레퍼런스 전압(V MIDi )에 연결되는 소스, 및 D2i -2의 애노드에 연결되는 드레인을 가지는 pMOS 트랜지스터일 수 있고, T2i - 1는 V MIDi 에 연결되는 소스, 및 D2i -1의 캐소드에 연결되는 드레인을 가지는 nMOS 트랜지스터일 수 있다. 일부 실시예들에서, V MIDi 는 V SS 보다 크고 V MID2 보다 작을 수 있다. D2i -2의 캐소드 및 D2i -1의 애노드는 노드(202)에 연결될 수 있다. 또한, T2i -2의 게이트는 신호(V G2i - 2 )에 의해 구동될 수 있고, T2i -1의 게이트는 신호(V G2i-1 )에 의해 구동될 수 있다.
i의 임의의 값에 대하여, V DD , V SS , 및 V MIDi 는 대략 -300V와 300V 사이의 값들, 대략 -200V와 200V 사이의 값들, 또는 임의의 적합한 값 또는 값들의 범위를 가질 수 있다. 다른 값들도 가능하다.
도 3a 및 도 3b는 본 출원의 양태들에 따른 레벨 시프터 회로의 2개의 제한이 아닌 실시예들을 도시한다. 일부 실시예들에서, 도 3a에 도시된 레벨 시프터(301)는 펄서(200)와 동일한 칩 상에 집적될 수 있다. 일부 실시예들에서, 레벨 시프터(301)는 펄서(200)의 임의의 pMOS 트랜지스터들을 구동하기 위해 사용될 수 있다. 예를 들어, 레벨 시프터(301)는 트랜지스터(T2i - 2)의 게이트를 구동하기 위해 신호(V G2i-2 )를 출력하기 위해 사용될 수 있다. 레벨 시프터(301)에 대한 입력 전압(V IN2i-2 )은 2개의 가능한 전압 레벨들: V SS 및 V SS +δV를 가지는 제어 신호일 수 있으며, 여기서 δV는 임의의 적합한 값 또는 값들의 범위를 취할 수 있다. 일부 실시예들에서, 제어 신호(V IN2i - 2 )는 레벨 시프터(301)와 동일한 칩 상에 집적되는 회로에 의해 생성될 수 있다. 그러나, 제어 신호(V IN2i - 2 )는 또한 별개의 칩 상에 집적되는 회로에 의해 생성될 수 있다. 일부 실시예들에서, 레벨 시프터(301)는 캐패시터(CM)가 뒤따르는 인버터(IM1)를 포함할 수 있다. 인버터(IM1)의 전원 핀들(pins)은 전압들(V SS 및 V SS +δV)에 연결될 수 있다. 캐패시터(CM)에는 다수의 인버터들의 시리즈가 뒤따를 수 있다. 일부 실시예들에서, 캐패시터(CM)에는 3개의 인버터들(IM2, IM3, 및 IM4)이 뒤따를 수 있다. 인버터(IM2, IM3, 및 IM4)의 "-" 및 "+" 전원 핀들은 각각 전압들(V MIDi -ΔV 및 V MIDi )에 연결될 수 있다. 일부 제한이 아닌 실시예들에서, 레벨 시프터(301)는 다이오드(DM)를 포함할 수 있다. 캐소드 또는 다이오드(DM)는 캐패시터(CM)의 출력에 연결될 수 있는 한편, 애노드는 V MIDi -ΔV 레일에 연결될 수 있다. 레벨 시프터(301)는 도 3a의 제한이 아닌 실시예에서 4개의 인버터들을 포함할 수 있지만, 그렇지 않고 임의의 적합한 수의 인버터들이 사용될 수 있다. 출력 전압(V G2i-2 )은 2개의 가능한 전압들: V MIDi -ΔV 및 V MIDi 를 취할 수 있다.
일부 실시예들에서, 도 3b에 도시된 레벨 시프터(302)는 펄서(200)와 동일한 칩 상에 집적될 수 있다. 일부 실시예들에서, 레벨 시프터(302)는 펄서(200)의 임의의 nMOS 트랜지스터들을 구동하기 위해 사용될 수 있다. 예를 들어, 레벨 시프터(302)는 트랜지스터(T2i - 1)의 게이트를 구동하기 위해 신호(V G2i - 1 )를 출력하기 위해 사용될 수 있다. 레벨 시프터(302)에 대한 입력 전압(V IN2i - 1 )은 2개의 가능한 전압 레벨들: V SS 및 V SS +δV를 갖는 제어 신호일 수 있다. 일부 실시예들에서, 제어 신호(V IN2i-1 )는 레벨 시프터(302)와 동일한 칩 상에 집적되는 회로에 의해 생성될 수 있다. 그러나, 제어 신호(V IN2i - 1 )는 또한 별개의 칩 상에서 집적되는 회로에 의해 생성될 수 있다. 일부 실시예들에서, 레벨 시프터(302)는 캐패시터(CP)가 뒤따르는 인버터(IP1)를 포함할 수 있다. 인버터(IP1)의 전원 핀들은 전압들(V SS 및 V SS +δV)에 연결될 수 있다. 캐패시터(CP)에는 다수의 인버터들의 시리즈가 뒤따를 수 있다. 일부 실시예들에서, 캐패시터(CP)에는 2개의 인버터들(IP2 및 IP3)이 뒤따른다. 인버터(IM2 및 IM3)의 전원 핀들은 전압들(V MIDi 및 V MIDi +ΔV)에 연결될 수 있다. 일부 제한이 아닌 실시예들에서, 레벨 시프터(302)는 다이오드(DP)를 포함할 수 있다. 캐소드 또는 다이오드(DP)는 캐패시터(CP)의 출력에 연결될 수 있는 한편, 애노드는 V MIDi 레일에 연결될 수 있다. 레벨 시프터(302)가 도 3b의 제한이 아닌 실시예에서 3개의 인버터들을 포함하지만, 그렇지 않고 임의의 적합한 수의 인버터들이 사용될 수 있다. 출력 전압(V G2i-i )은 2개의 가능한 전압들: V MIDi 및 V MIDi +ΔV를 취할 수 있다.
본 출원의 양태들에 따르면, 레벨 시프터들(301 및 302)은 레벨이 스위칭될 때에만 전력을 소산시킬 수 있는 한편, 정적 전력은 무시할 수 있다. 캐패시터들(CM 및 CP)은 그것들 양단의 일정한 전압 강하를 저장함으로써 전압 레벨을 시프팅하기 위해 사용될 수 있다. 예를 들어, 정적 전력 소비는 100mW미만, 1mW미만, 1μW미만, 또는 임의의 적합한 값 미만일 수 있다.
도 4a, 도 4b, 도 4c, 도 4d, 도 4e, 및 도 4f는 본 출원의 양태들에 따른 4 레벨 펄스의 형성과 연관된 6개의 페이즈들에 대응하는 펄서(200)의 6개의 스냅샷들을 도시한다. 도면들에서, 활성 블록들만이 도시된다. 제한이 아닌 예시에서 N은 4와 같지만, 그렇지 않고 N이 2보다 크도록 하는 임의의 다른 적합한 N의 값이 사용될 수 있다. 예시에서, VSS는 0으로 설정된다.
도 5는 본 출원의 양태들에 따라 생성되는 다중 레벨 펄스(500)의 제한이 아닌 예시를 도시한다. 제한이 아닌 예시에서, 펄스(500)는 4개의 레벨들: 0, V MID3 , V MID2 , 및 V DD 를 나타낸다. 또한, 도 5는 트랜지스터들(T1, T2, T3, T4, T5, 및 T6)의 게이트들을 각각 구동하기 위해 사용되는 6개의 제어 신호들(V G1 , V G2 , V G3 , V G4 , V G5, 및 V G6 )을 도시한다. 펄스 생성과 연관된 프로세스는 6개의 페이즈들로 나눌 수 있다. t1과 t2 사이에, 도 5에 도시된 바와 같이 V G4 를 통해 음의 펄스(504)를 트랜지스터(T4)에 제공함으로써 펄스(500)는 0에서부터 V MID3 까지 증가될 수 있다. 도 4a는 t1과 t2 사이의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T4)의 게이트는 V MID3 -ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널(conductive channel)을 생성하고 트랜지스터(T4)가 소스와 드레인 사이에서 다이오드(D4)를 통과하는 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 V MID3 의 출력 전압이 획득되도록 캐패시터(C)를 충전할 수 있으며, T4 및 D4 상의 임의의 전압 강하는 무시한다. 펄스(504)는 레벨 시프터(301)를 통해 획득될 수 있다.
t2 및 t3 사이에, 도 5에 도시된 바와 같이 V G2 를 통해 음의 펄스(502)를 트랜지스터(T2)에 제공함으로써 펄스(500)는 V MID3 에서부터 V MID2 까지 증가될 수 있다. 도 4b는 t2 및 t3 사이의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T2)의 게이트는 V MID2 - ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널을 생성하고 트랜지스터(T2)가 소스와 드레인 사이에서 다이오드(D2)를 통과하는 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 V MID2 의 출력 전압이 획득되도록 캐패시터(C)를 충전할 수 있으며, T2 및 D2 상의 임의의 전압 강하는 무시한다. 펄스(502)는 레벨 시프터(301)를 통해 획득될 수 있다.
t3 및 t4 사이에, 도 5에 도시된 바와 같이 V G1 을 통해 음의 펄스(501)를 트랜지스터(T1)에 제공함으로써 펄스(500)는 V MID2 에서부터 V DD 까지 증가될 수 있다. 도 4c는 t3 및 t4 사이의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T1)의 게이트는 V DD - ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널을 생성하고 트랜지스터(T1)가 소스와 드레인 사이의 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 V DD 의 출력 전압이 획득되도록 캐패시터(C)를 충전할 수 있으며, T1 상의 임의의 전압 강하는 무시한다. 펄스(501)는 레벨 시프터(301)를 통해 획득될 수 있다.
t4 및 t5 사이에, 도 5에 도시된 바와 같이 V G3 을 통해 양의 펄스(503)를 트랜지스터(T3)에 제공함으로써 펄스(500)는 V DD 에서부터 V MID2 까지 감소될 수 있다. 도 4d는 t4 및 t5 사이의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T3)의 게이트는 V MID2 + ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널을 생성하고 트랜지스터(T3)가 소스와 드레인 사이의 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 V MID2 의 출력 전압이 획득되도록 캐패시터(C)를 방전시킬 수 있으며, T3 및 D3 상의 임의의 전압 강하는 무시한다. 펄스(503)는 레벨 시프터(302)를 통해 획득될 수 있다.
t5 및 t6 사이에, 도 5에 도시된 바와 같이 V G5 를 통해 양의 펄스(505)를 트랜지스터(T5)에 제공함으로써 펄스(500)는 V MID2 에서부터 V MID3 까지 감소될 수 있다. 도 4e는 t5 및 t6 사이의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T5)의 게이트는 V MID3 + ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널을 생성하고 트랜지스터(T5)가 소스와 드레인 사이의 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 V MID3 의 출력 전압이 획득되도록 캐패시터(C)를 방전시킬 수 있으며, T5 및 D5 상의 임의의 전압 강하는 무시한다. 펄스(505)는 레벨 시프터(302)를 통해 획득될 수 있다.
t6 후에, 도 5에 도시된 바와 같이 V G6 을 통해 양의 펄스(506)를 트랜지스터(T6)에 제공함으로써 펄스(500)는 V MID3 에서부터 0까지 감소될 수 있다. 도 4f는 t6 이후의 펄서(201)를 도시한다. 이 기간 동안, 트랜지스터(T6)의 게이트는 ΔV와 동일한 전압에 의해 구동될 수 있다. 전도 채널을 생성하고 트랜지스터(T6)가 소스와 드레인 사이의 전류를 구동하게 하도록 ΔV가 선택될 수 있다. 그러한 전류는 0의 출력 전압이 획득되도록 캐패시터(C)를 방전시킬 수 있으며, T6 상의 임의의 전압 강하는 무시한다. 펄스(506)는 레벨 시프터(302)를 통해 획득될 수 있다.
도 5와 관련한 제한이 아닌 예시에서, 펄스(500)는 단극(unipolar)이다. 그러나, 다중 레벨 펄서(200)는 이러한 측면에서 제한되지 않는다. 다중 레벨 펄서(200)는 양 및 음의 전압들을 가지는 레벨들을 나타내는 바이폴라 펄스들을 전송하도록 대안적으로 구성될 수 있다. 본 출원의 다른 양태에 따라, 다중 레벨 펄서(200)는 전하가 출력 캐패시턴스로부터 다시 전원으로 전달됨에 따라, 감소 단계(decrementing step)에서 전하 재활용이 발생한다는 점에서, 다중 레벨 전하 재활용 파형 생성기(multi-level charge recycling waveform generator)로 간주될 수 있다. 본 출원의 다른 양태에 따라, 다중 레벨 펄서가 용량성 출력을 구동하기 위해 사용되는 것으로 설명되었지만, 이는 또한 저항성 출력을 구동하기 위해 사용될 수 있다.
본 명세서에서 설명되는 유형들의 레벨 시프터를 사용할 때 전력 절약의 양이 중요할 수 있다. 일부 실시예들에서, 본 명세서에서 기술되는 유형들의 레벨 시프터를 이용하는 것은 정적 전력 소비를 대략 0으로 설정함으로써 상당한 전력 절약을 제공할 수 있다. 따라서, 전력은 스위칭 상태들 동안에만 소산될 수 있다.
이와 같이 본 출원의 기술의 여러 양태들 및 실시예들을 설명하면서, 본 기술분야의 통상의 기술자에게 다양한 변경들, 수정들, 및 개선들이 쉽게 떠오를 수 있다는 것을 이해할 것이다. 그러한 변경들, 수정들, 및 개선들은 본 출원에 설명된 기술의 사상 및 범주 내에 있는 것으로 의도된다. 따라서, 전술한 실시예들은 단지 예로서 제시되고, 첨부된 청구범위 및 그 등가물의 범주 내에서 발명의 실시예들은 구체적으로 설명된 것과 달리 실시될 수 있음이 이해될 것이다.
기술된 바와 같이, 일부 양태들이 하나 이상의 방법으로서 구현될 수 있다. 방법(들)의 일부로서 수행되는 액트들은 임의의 적합한 방식으로 순서가 정해질 수 있다. 따라서, 예시된 실시예들에서 순차적인 액트들로 도시되어 있지만, 일부 액트들을 동시에 수행하는 것을 포함할 수 있는, 도시된 것과 상이한 순서로 액트들이 수행되는 실시예들이 구성될 수 있다.
본 명세서에서 정의되고 사용된 바와 같이, 모든 정의들은 사전적 정의들, 참조로 통합된 문헌들 내의 정의들, 및/또는 정의된 용어들의 통상적 의미들을 제어하는 것으로 이해되어야 한다.
본 명세서 및 청구범위에서 사용되는 바와 같은 문구 "및/또는(and/or)"은 이와 같이 결합된 요소들, 즉 일부 경우들에서 결합적으로 존재하고 다른 경우들에서는 분리적으로 존재하는 요소들의 "어느 하나 또는 둘 모두(either or both)"를 의미하는 것으로 이해되어야 한다.
본 명세서 및 청구범위에서 사용되는 바와 같이, 하나 이상의 요소들의 리스트와 관련하여 문구 "적어도 하나(at least one)"는 요소들의 리스트 내의 임의의 하나 이상의 요소로부터 선택되는 적어도 하나의 요소를 의미하지만, 요소들의 리스트 내의 구체적으로 나열된 각각의 모든 요소 중 적어도 하나를 반드시 포함하지 않으며, 요소들의 리스트 내의 요소들의 임의의 조합을 반드시 제외하지 않는다는 점이 이해되어야 한다.
본 명세서에서 사용된 바와 같이, 수치적 맥락에서 사용되는 용어 "사이(between)"는 달리 지시되지 않는 한 포괄적이다. 예를 들어, "A와 B 사이"는 달리 지시되지 않는 한 A 및 B를 포함한다.
청구항에서는 물론 위의 명세서에서, "포함하는(comprising)", "포함하는(including)", "반송하는", "가지는", "함유하는", "수반하는", "보유하는", "~로 구성된" 등과 같은 모든 과도적 구문(transitional phrases)들은 개방형인 것으로, 즉, 이를 포함하지만 이에 제한되지 않음을 의미하는 것으로 이해될 것이다. 과도적 구문들 "~로 구성된" 및 "본질적으로 ~로 구성된"만이, 각자 폐쇄형 또는 반-폐쇄형(semi-closed) 과도적 구문들일 것이다.

Claims (25)

  1. 장치로서,
    기판 상의 적어도 하나의 초음파 트랜스듀서(ultrasonic transducer); 및
    상기 적어도 하나의 초음파 트랜스듀서에 결합되는 상기 기판 상의 다중 레벨 펄서(multi-level pulser)
    를 포함하고, 상기 다중 레벨 펄서는,
    각자의 입력 전압들을 수신하도록 구성되는 복수의 입력 단자들;
    출력 전압을 제공하도록 구성되는 출력 단자; 및
    제1 다이오드에 결합되는 제1 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 제2 트랜지스터를 포함하는, 상기 복수의 입력 단자들의 제1 입력 단자와 상기 출력 단자 사이의 신호 경로
    를 포함하고, 상기 제1 트랜지스터는 pMOS 트랜지스터 또는 nMOS 트랜지스터 중 어느 하나이고, 상기 제2 트랜지스터는 상기 제1 트랜지스터가 pMOS 트랜지스터인 경우에는 nMOS 트랜지스터이고 상기 제1 트랜지스터가 nMOS 트랜지스터인 경우에는 pMOS 트랜지스터인, 장치.
  2. 제1항에 있어서, 전하 재활용(charge recycling)을 제공하기 위해 상기 초음파 트랜스듀서와 연관된 출력 캐패시턴스의 충전 및 방전이 제어되는, 장치.
  3. 제1항에 있어서, 상기 다중 레벨 펄서는 상기 복수의 입력 단자들의 각자의 입력 단자들과 상기 출력 단자 사이의 복수의 신호 경로들을 포함하고, 각각의 신호 경로는 제1 다이오드에 결합되는 pMOS 또는 nMOS 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 pMOS 또는 nMOS 트랜지스터를 포함하고, 상기 제1 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터가 pMOS 트랜지스터일 때 상기 제2 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터는 nMOS 트랜지스터이고, 상기 제1 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터가 nMOS 트랜지스터일 때 상기 제2 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터는 pMOS 트랜지스터인, 장치.
  4. 제1항에 있어서, 상기 출력 전압은 미리 결정된 입력 전압과 동일한, 장치.
  5. 제1항에 있어서, 상기 출력 단자에 결합되는 캐패시터를 더 포함하는, 장치.
  6. 제1항에 있어서, 상기 출력 단자에 결합되는 저항을 더 포함하는, 장치.
  7. 제1항에 있어서, 상기 제1 트랜지스터는 pMOS이고 상기 제2 트랜지스터는 nMOS인, 장치.
  8. 제1항에 있어서, 상기 제1 다이오드는 상기 제1 트랜지스터에 연결되는 애노드(anode), 및 상기 출력 단자에 연결되는 캐소드(cathode)를 가지는, 장치.
  9. 제1항에 있어서, 상기 제2 다이오드는 상기 제2 트랜지스터에 연결되는 캐소드, 및 상기 출력 단자에 연결되는 애노드를 가지는, 장치.
  10. 초음파 트랜스듀서에 결합되도록 구성된 다중 레벨 펄서로서,
    각자의 입력 전압들을 수신하도록 구성되는 복수의 입력 단자들;
    출력 전압을 제공하도록 구성되는 출력 단자;
    제1 다이오드에 결합되는 제1 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 제2 트랜지스터를 포함하는, 상기 복수의 입력 단자들의 제1 입력 단자와 상기 출력 단자 사이의 신호 경로 - 상기 제1 트랜지스터는 pMOS 트랜지스터 또는 nMOS 트랜지스터 중 어느 하나이고, 상기 제2 트랜지스터는 상기 제1 트랜지스터가 pMOS 트랜지스터인 경우에는 nMOS 트랜지스터이고 상기 제1 트랜지스터가 nMOS 트랜지스터인 경우에는 pMOS 트랜지스터임 -; 및
    상기 출력 단자에 결합되는 캐패시터
    를 포함하는, 다중 레벨 펄서.
  11. 제10항에 있어서, 전하 재활용을 제공하기 위해 상기 출력 단자에 결합되는 상기 캐패시터의 충전 및 방전이 제어되는, 다중 레벨 펄서.
  12. 제10항에 있어서, 상기 복수의 입력 단자들의 각자의 입력 단자들과 상기 출력 단자 사이의 복수의 신호 경로들을 더 포함하고, 각각의 신호 경로는 제1 다이오드에 결합되는 pMOS 또는 nMOS 트랜지스터, 및 이와 병렬로, 제2 다이오드에 결합되는 pMOS 또는 nMOS 트랜지스터를 포함하고, 상기 제1 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터가 pMOS 트랜지스터일 때 상기 제2 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터는 nMOS 트랜지스터이고, 상기 제1 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터가 nMOS 트랜지스터일 때 상기 제2 다이오드에 결합되는 상기 pMOS 또는 nMOS 트랜지스터는 pMOS 트랜지스터인, 다중 레벨 펄서.
  13. 제10항에 있어서, 상기 출력 전압은 미리 결정된 입력 전압과 동일한, 다중 레벨 펄서.
  14. 제10항에 있어서, 상기 출력 단자에 결합되는 저항을 더 포함하는, 다중 레벨 펄서.
  15. 제10항에 있어서, 상기 제1 트랜지스터는 pMOS이고 상기 제2 트랜지스터는 nMOS인, 다중 레벨 펄서.
  16. 제10항에 있어서, 상기 제1 다이오드는 상기 제1 트랜지스터에 연결되는 애노드, 및 상기 출력 단자에 연결되는 캐소드를 가지는, 다중 레벨 펄서.
  17. 제10항에 있어서, 상기 제2 다이오드는 상기 제2 트랜지스터에 연결되는 캐소드, 및 상기 출력 단자에 연결되는 애노드를 가지는, 다중 레벨 펄서.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020187018287A 2015-12-02 2016-12-01 다중 레벨 펄서 및 관련 장치 및 방법들 KR102121138B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/957,382 2015-12-02
US14/957,398 2015-12-02
US14/957,382 US9492144B1 (en) 2015-12-02 2015-12-02 Multi-level pulser and related apparatus and methods
US14/957,398 US9473136B1 (en) 2015-12-02 2015-12-02 Level shifter and related methods and apparatus
PCT/US2016/064421 WO2017096043A1 (en) 2015-12-02 2016-12-01 Multi-level pulser and related apparatus and methods

Publications (2)

Publication Number Publication Date
KR20180089453A KR20180089453A (ko) 2018-08-08
KR102121138B1 true KR102121138B1 (ko) 2020-06-09

Family

ID=58797748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018287A KR102121138B1 (ko) 2015-12-02 2016-12-01 다중 레벨 펄서 및 관련 장치 및 방법들

Country Status (8)

Country Link
EP (2) EP3454082A1 (ko)
JP (1) JP6563601B2 (ko)
KR (1) KR102121138B1 (ko)
CN (1) CN108472008B (ko)
AU (1) AU2016362319B2 (ko)
CA (1) CA3006450A1 (ko)
TW (1) TWI631360B (ko)
WO (1) WO2017096043A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9492144B1 (en) 2015-12-02 2016-11-15 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
CN108472008B (zh) * 2015-12-02 2021-07-23 蝴蝶网络有限公司 多电平脉冲发生器及相关设备和方法
US11154279B2 (en) * 2016-03-31 2021-10-26 Bfly Operations, Inc. Transmit generator for controlling a multilevel pulser of an ultrasound device, and related methods and apparatus
US10859687B2 (en) 2016-03-31 2020-12-08 Butterfly Network, Inc. Serial interface for parameter transfer in an ultrasound device
US10594264B2 (en) * 2018-06-28 2020-03-17 Novatek Microelectronics Corp. Dynamic amplifier and related gain boosting method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020045818A1 (en) * 2000-10-12 2002-04-18 Medison Co., Ltd Intergrated circuit for generating a high-voltage pulse for use in an ultrasound diagnostic system
WO2010055427A1 (en) 2008-11-11 2010-05-20 Koninklijke Philips Electronics, N.V. Dual pulser for an ultrasonic transmitter
JP2012060328A (ja) 2010-09-07 2012-03-22 Thine Electronics Inc Ｔｄｃ回路
US20140288428A1 (en) 2013-03-15 2014-09-25 Butterfly Network, Inc. Monolithic ultrasonic imaging devices, systems and methods

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939300B2 (en) * 2002-02-19 2005-09-06 Siemens Medical Solutions Usa, Inc. Multiple level transmitter and method of transmitting
US7314445B2 (en) * 2003-12-30 2008-01-01 General Electric Company Integrated low-voltage transmit/receive switch for ultrasound imaging system
CN100417021C (zh) * 2004-03-30 2008-09-03 友达光电股份有限公司 电压电平转换装置及连续脉冲发生器
JP4499110B2 (ja) * 2004-10-14 2010-07-07 シャープ株式会社 レベルシフタ回路、駆動回路、および表示装置
US20070014190A1 (en) * 2005-07-14 2007-01-18 Fehl Keith A Multi-level pulser for an ultrasound system
JP4880275B2 (ja) * 2005-10-03 2012-02-22 オリンパスメディカルシステムズ株式会社 静電容量型超音波振動子装置
JP2007111257A (ja) * 2005-10-20 2007-05-10 Toshiba Corp 超音波診断装置および超音波プローブ
JP4886447B2 (ja) * 2006-09-15 2012-02-29 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 超音波振動子駆動回路および超音波診断装置
JP4946572B2 (ja) * 2007-03-30 2012-06-06 株式会社日立製作所 半導体集積回路装置
US7824335B2 (en) * 2007-04-26 2010-11-02 General Electric Company Reconfigurable array with multi-level transmitters
CN100579458C (zh) * 2007-11-28 2010-01-13 深圳市蓝韵实业有限公司 一种超声诊断仪发射模块
JP4940120B2 (ja) * 2007-12-12 2012-05-30 株式会社日立製作所 高耐圧アナログスイッチｉｃ
JP2010022761A (ja) * 2008-07-24 2010-02-04 Ge Medical Systems Global Technology Co Llc 超音波撮像装置
JP2010042146A (ja) * 2008-08-13 2010-02-25 Ge Medical Systems Global Technology Co Llc 超音波撮像装置
JP5337523B2 (ja) * 2009-02-20 2013-11-06 株式会社日立製作所 半導体集積回路装置
US8171333B2 (en) * 2009-07-15 2012-05-01 Texas Instruments Incorporated Sub-beam forming transmitter circuitry for ultrasound system
WO2011079880A1 (en) * 2009-12-30 2011-07-07 Stmicroelectronics S.R.L. Low voltage isolation switch, in particular for a transmission channel for ultrasound applications
US8193839B2 (en) * 2010-05-24 2012-06-05 Supertex, Inc. Multi-level transmitter circuit having substantially constant impedance output
KR101101585B1 (ko) * 2010-08-27 2012-01-02 삼성전기주식회사 레벨 시프트
US8539262B2 (en) * 2010-12-09 2013-09-17 Intel Corporation Apparatus, method, and system for improved power delivery performance with a dynamic voltage pulse scheme
US8542037B2 (en) * 2012-01-23 2013-09-24 Supertex, Inc. Multi-level high voltage pulser integrated circuit using low voltage MOSFETs
EP2725711B1 (fr) * 2012-10-26 2020-05-20 EM Microelectronic-Marin SA Circuit électronique à unité d'atténuation d'au moins un signal d'entrée d'un amplificateur dans une boucle de commande automatique du gain
KR101746309B1 (ko) * 2012-12-27 2017-06-12 인텔 코포레이션 동적 전력 및 피크 전류를 낮추기 위한 sram 비트라인과 기입 보조 장치 및 방법과, 듀얼 입력 레벨-쉬프터
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
US9639056B2 (en) * 2013-09-17 2017-05-02 General Electric Company Acoustical holography with multi-level square wave excitation signals
GB2520090B (en) * 2013-11-12 2016-01-27 Control Tech Ltd Multi-level converter control
CN103607130B (zh) * 2013-11-26 2016-01-13 徐州中矿大传动与自动化有限公司 基于fpga的dspace的三电平脉冲扩展的控制方法及其装置
CN104579256B (zh) * 2014-12-23 2017-05-24 昆山锐芯微电子有限公司 电平切换电路和电平切换装置
CN108472008B (zh) * 2015-12-02 2021-07-23 蝴蝶网络有限公司 多电平脉冲发生器及相关设备和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020045818A1 (en) * 2000-10-12 2002-04-18 Medison Co., Ltd Intergrated circuit for generating a high-voltage pulse for use in an ultrasound diagnostic system
WO2010055427A1 (en) 2008-11-11 2010-05-20 Koninklijke Philips Electronics, N.V. Dual pulser for an ultrasonic transmitter
JP2012060328A (ja) 2010-09-07 2012-03-22 Thine Electronics Inc Ｔｄｃ回路
US20140288428A1 (en) 2013-03-15 2014-09-25 Butterfly Network, Inc. Monolithic ultrasonic imaging devices, systems and methods

Also Published As

Publication number Publication date
AU2016362319B2 (en) 2021-03-11
WO2017096043A1 (en) 2017-06-08
TWI631360B (zh) 2018-08-01
CA3006450A1 (en) 2017-06-08
EP3454082A1 (en) 2019-03-13
KR20180089453A (ko) 2018-08-08
TW201728914A (zh) 2017-08-16
CN108472008B (zh) 2021-07-23
CN108472008A (zh) 2018-08-31
JP2018537185A (ja) 2018-12-20
EP3383278A4 (en) 2019-07-17
JP6563601B2 (ja) 2019-08-21
EP3383278A1 (en) 2018-10-10
AU2016362319A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
US20220099815A1 (en) Multi-level pulser and related apparatus and methods
US9473136B1 (en) Level shifter and related methods and apparatus
KR102121138B1 (ko) 다중 레벨 펄서 및 관련 장치 및 방법들
EP3435871B1 (en) Multilevel bipolar pulser
CA3006067A1 (en) Time gain compensation circuit and related apparatus and methods
JP6975721B2 (ja) 両極性パルサー用の対称受信スイッチ
JP2018535592A (ja) 最適化されたｃｍｏｓアナログスイッチ
US9772645B2 (en) Transmission channel for ultrasound applications
US8947150B2 (en) High-voltage multi-level shifter for ultrasound applications and transmit/receive channel for ultrasound applications using said level shifter
Choi et al. Energy-efficient high-voltage pulsers for ultrasound transducers
KR100416686B1 (ko) 의료용 초음파 진단 시스템에 사용되는 집적된 고전압펄스 발생 회로
US8648627B1 (en) Programmable ultrasound transmit beamformer integrated circuit and method
JP7145056B2 (ja) 超音波探触子及び超音波診断装置
US10448923B2 (en) Amplifier circuit and ultrasonic probe
Holen et al. A high-voltage cascode-connected three-level pulse-generator for bio-medical ultrasound applications
Ilkhechi et al. High-voltage bias-switching electronics for volumetric imaging using electrostrictive row–column arrays
US9886940B2 (en) Transmit/receive channel for ultrasound applications
US10441972B2 (en) Transmission channel for ultrasound applications
US10213188B2 (en) High voltage switching circuit and ultrasound probe
JP2024501463A (ja) 超音波送信器
Novaresi et al. A Bipolar 3-Level High-Voltage Pulser for Highly Integrated Ultrasound Imaging Systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant