KR102119556B1 - 반도체 웨이퍼의 양면 연마 방법 - Google Patents

반도체 웨이퍼의 양면 연마 방법 Download PDF

Info

Publication number
KR102119556B1
KR102119556B1 KR1020197007838A KR20197007838A KR102119556B1 KR 102119556 B1 KR102119556 B1 KR 102119556B1 KR 1020197007838 A KR1020197007838 A KR 1020197007838A KR 20197007838 A KR20197007838 A KR 20197007838A KR 102119556 B1 KR102119556 B1 KR 102119556B1
Authority
KR
South Korea
Prior art keywords
polishing
double
semiconductor wafer
sided
value
Prior art date
Application number
KR1020197007838A
Other languages
English (en)
Other versions
KR20190040031A (ko
Inventor
마미 구보타
후미야 후쿠하라
토모노리 미우라
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190040031A publication Critical patent/KR20190040031A/ko
Application granted granted Critical
Publication of KR102119556B1 publication Critical patent/KR102119556B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

연마 중의 연마 환경 변화에 대응함으로써, 연마 품질의 편차를 억제할 수 있는 반도체 웨이퍼의 양면 연마 방법을 제공한다. 본 발명에 의한 반도체 웨이퍼의 양면 연마 방법은, 양면 연마의 연마 경향을 판정하는 판정 함수를 미리 구하는 공정과, 초기 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 개시하는 제1 공정과, 상기 초기 연마 조건에 의해 상기 반도체 웨이퍼의 양면 연마를 행하면서, 상기 제1 공정의 소정 기간에 있어서의 장치 로그 데이터를 이용하여 상기 판정 함수의 값을 계산하고, 당해 판정 함수의 값에 기초하여, 상기 초기 연마 조건을 조정한 조정 연마 조건을 상기 양면 연마 장치에 설정하는 제2 공정과, 상기 조정 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 행하는 제3 공정을 포함한다.

Description

반도체 웨이퍼의 양면 연마 방법
본 발명은 반도체 웨이퍼의 표리의 양면을 동시에 연마하는 반도체 웨이퍼의 양면 연마 방법에 관한 것이다.
반도체 웨이퍼로서, 실리콘 웨이퍼 및 GaAs 등의 화합물 반도체 웨이퍼가 알려져 있다. 반도체 웨이퍼는, 일반적으로, 단결정 잉곳(single crystal ingot)을 와이어 소(wire saw)에 의해 슬라이스하여 박(薄)원판 형상의 웨이퍼로 하는 슬라이스 공정과, 슬라이스한 웨이퍼의 표리면을 평탄화하면서, 소정의 두께로 하는 연삭 공정과, 연삭 후의 웨이퍼 표면의 요철을 없애고, 평탄도가 높은 경면(鏡面) 마무리를 실시하는 연마 공정을 순차적으로 거침으로써 얻어진다. 또한, 용도에 따라서, 연마 후의 반도체 웨이퍼 표면에, MOCVD법 등을 이용하여 에피택셜층을 형성하는 경우도 있다.
전술의 반도체 웨이퍼의 연마 공정에 있어서는, 반도체 웨이퍼의 양면을 동시에 연마하는 양면 연마법과, 편면만을 연마하는 편면 연마법 중 어느 한쪽 또는 양쪽이 이용되고, 양면 연마법을 행한 후, 추가로 편면 연마법을 순차적으로 행하는 다단 연마도 행해지고 있다.
여기에서, 도 1을 이용하여, 종래 기술에 따르는 일반적인 양면 연마 장치(9)를 설명한다. 도 1에 나타내는 바와 같이, 양면 연마 장치(9)는, 반도체 웨이퍼(20)를 보유지지(保持)하기 위한 보유지지 구멍(40)을 갖는 캐리어 플레이트(30)와, 연마 패드(60a, 60b)가 각각 형성된 상정반(50a) 및 하정반(50b)과, 상정반(50a) 및 하정반(50b)을 각각 회전시키는 한 쌍의 모터(90a 및 90b)를 포함한다.
상정반(50a) 및 하정반(50b)은, 보유지지 구멍(40)에 보유지지된 반도체 웨이퍼(20)를 소망하는 하중으로 사이에 끼울 수 있도록 구성된다. 모터(90a 및 90b)는, 상정반(50a) 및 하정반(50b)을 역방향으로 회전시킨다. 또한, 캐리어 플레이트(30)에는 외주 기어가 형성되어 있고, 하정반(50b) 중심부의 선 기어(sun gear;70)와, 하정반(50b) 외주의 인터널 기어(internal gear;80)와 맞물림으로써, 캐리어 플레이트(30)는 자전 또한 공전(「유성 회전」으로 칭해짐)한다. 또한, 선 기어(70) 및 인터널 기어(80)는, 모터(90a 및 90b)와는 상이한 모터(90c, 90d)에 의해 각각 구동한다. 양면 연마 장치(9)는, 사이에 끼운 캐리어 플레이트(30)를 유성 회전시키면서, 연마 패드(60a 및 60b)에 의한 가압과 적하 슬러리(도시하지 않음)에 의해, 반도체 웨이퍼(20)의 표리면을 동시에 화학 기계 연마한다.
양면 연마 후의 반도체 웨이퍼에 요구되는 형상 사양은, 웨이퍼 중심을 볼록 형상으로 하거나, 혹은 오목 형상으로 하는 등, 그 후에 행해지는 여러 가지의 공정에 따라서 상이하다. 그 때문에, 양면 연마법에 있어서는, 사양에 따라서, 목표 형상대로의 반도체 웨이퍼 형상이 얻어지도록, 연마 조건을 제어하는 것이 요구되고 있다.
그런데, 연마 후의 목표 형상을 정하여 반도체 웨이퍼의 양면 연마를 행하기는 하지만, 목표 형상대로의 완전하게 정밀한 형상을 얻는 것은 어려워, 오차는 발생한다. 또한, 양면 연마법에 있어서, 연마 처리를 진행시키면, 연마 패드의 마모나, 연마 중에서의 슬러리 온도 변화, 나아가서는 국소적인 슬러리 공급량 변화 등의 연마 환경 변화는 불가피하고, 이러한 연마 환경 변화가 연마 품질의 악화를 더욱 초래한다. 그래서, 양면 연마법에 있어서의 연마 조건을 제어하는 여러 가지의 수법이 검토되고 있다.
예를 들면, 특허문헌 1에 기재된 기술에서는, 고(高)연마 레이트로 연마하는 제1 연마 공정과, 이어서 저(低)연마 레이트로 연마하는 제2 연마 공정을 포함하는 반도체 웨이퍼의 양면 연마 방법에 있어서, 반도체 웨이퍼 연마 후에, 반도체 웨이퍼의 단면 형상을 광학적으로 측정하고, 당해 측정 결과에 기초하여 다음 회 연마 시의 제1 및 제2 연마 공정의 연마 조건을 설정한다. 특허문헌 1에 의하면, 이 양면 연마 방법에 의해, 반도체 웨이퍼의 최외주부를 포함시킨 반도체 웨이퍼 전체의 평탄도를 향상시킬 수 있다.
일본공개특허공보 2014-99471호
그러나, 특허문헌 1의 양면 연마법은, 일단 연마를 끝낸 후의, 다음 회 배치(batch) 이후의 연마에 대하여 수정한 연마 조건을 반영하는 기술이다. 그 때문에, 특허문헌 1에 기재되는 기술에서는, 다음 회 연마 이후의 연마 조건을 수정할 수는 있어도, 연마 중의 연마 환경 변화에는 대응할 수 없다. 특허문헌 1에 기재된 기술과 동일하게, 종래의 양면 연마 방법에서는, 복수 단계에서 연마 조건을 바꾸는 경우가 있어도, 각각의 단계에서의 소정의 연마 조건을 연마 개시 전에 설정하고, 일단 연마가 개시되면 연마 조건의 조정은 행해지고 있지 않았다. 그 때문에, 종래 기술에 의한 양면 연마 방법에서는, 연마 중에 연마 환경 변화가 발생한 배치의 반도체 웨이퍼는 불량품이 되어 버리기 때문에, 수율 개선에는 한계가 있다. 또한, 종래 기술에 의한 양면 연마 방법에서는, 연마 후의 반도체 웨이퍼가 목표 형상대로 되었는가라는 관점에서의 연마 품질(즉 형상 제어성)에도 편차가 발생해 버린다.
그래서 본 발명은, 연마 중의 연마 환경 변화에 대응함으로써, 연마 품질의 편차를 억제할 수 있는 반도체 웨이퍼의 양면 연마 방법을 제공하는 것을 목적으로 한다.
전술의 목적을 달성하기 위해 본 발명자들은 예의 검토를 거듭했다. 그리고, 본 발명자들은, 연마 중의 연마 환경 변화에 대응하기 위해, 연마 중에 인·시츄(in-situ; 그 자리)에서 연마 조건을 조정하는 것을 착상했다. 인·시츄에서 연마 조건을 조정함으로써, 연마 중의 연마 환경 변화에 대응하는 것이 가능해지고, 그 결과, 연마 품질의 편차를 개선할 수 있다.
본 발명자들은 예의 검토하여, 반도체 웨이퍼의 형상 지표를 목적 변수로 하고, 연마 중의 장치 데이터 로그(data log)를 설명 변수로 하여 중회귀 분석을 하면, 양자에 강한 중(重)상관 관계가 있는 것을 확인했다. 또한, 중회귀 분석에 의해 얻어지는 선형 함수에 연마 중의 장치 로그 데이터를 적용시킨 경우에, 당해 선형 함수로부터 산출되는 값에 기초하여, 연마 중에서의 반도체 웨이퍼의 형상의 상태를 판정할 수 있는 것을 발견했다. 그리고, 당해 판정 결과에 기초하여, 연마 중에 연마 조건을 조정함으로써, 연마 중의 환경 변화에 대응하여 연마 품질의 편차를 억제할 수 있는 것을 본 발명자들은 인식하여, 본 발명을 완성하기에 이르렀다.
상기 인식에 기초하여 완성한 본 발명의 요지 구성은 이하와 같다.
(1) 양면 연마 장치를 이용하여 반도체 웨이퍼의 양면 연마를 행하는 양면 연마 방법으로서,
상기 양면 연마 장치를 이용하여 양면 연마를 끝낸 후의 복수의 반도체 웨이퍼의 형상 지표와, 당해 형상 지표에 대응하는 상기 양면 연마 장치의 연마 말기의 장치 로그 데이터에 기초하여 중회귀 분석을 행하여, 상기 양면 연마의 연마 경향을 판정하는 판정 함수를 미리 구하는 공정과,
초기 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 개시하는 제1 공정과,
상기 제1 공정에 이어서, 상기 초기 연마 조건에 의해 상기 반도체 웨이퍼의 양면 연마를 행하면서, 상기 제1 공정의 연마 말기에 있어서의 장치 로그 데이터를 이용하여 상기 판정 함수의 값을 계산하고, 당해 판정 함수의 값에 기초하여, 상기 초기 연마 조건을 조정한 조정 연마 조건을 상기 양면 연마 장치에 설정하는 제2 공정과,
상기 제2 공정에 이어서, 상기 조정 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 행하는 제3 공정
을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 양면 연마 방법.
또한, 본 명세서에 있어서의 「연마 조건」이란, 정반 회전수나 하중, 슬러리 유량, 슬러리 온도 등의 화학 기계 연마에 대하여 경시(經時)적으로 영향을 주는 파라미터를 가리키는 것으로 하고, 「연마 시간」과는 구별하는 것으로 한다.
(2) 상기 제3 공정에 있어서의 연마 시간이 상기 판정 함수의 값에 기초하는, 상기 (1)에 기재된 반도체 웨이퍼의 양면 연마 방법.
(3) 상기 조정 연마 조건이, 상기 양면 연마 장치의 정반 회전수 및 정반 하중의 적어도 어느 하나의 조정을 포함하는, 상기 (1) 또는 (2)에 기재된 반도체 웨이퍼의 양면 연마 방법.
(4) 상기 제2 공정을, 상기 반도체 웨이퍼가 소정 두께에 도달했을 때에 개시하는, 상기 (1)∼(3) 중 어느 하나에 기재된 반도체 웨이퍼의 양면 연마 방법.
본 발명의 반도체 웨이퍼의 양면 연마 방법에 의하면, 연마 중의 연마 환경 변화에 대응함으로써, 연마 품질의 편차를 억제할 수 있는 반도체 웨이퍼의 양면 연마 방법을 제공할 수 있다.
도 1은 종래 기술에 있어서의 반도체 웨이퍼의 양면 연마 장치의 개략도이다.
도 2는 본 발명의 일 실시 형태에 따르는 반도체 웨이퍼의 양면 연마 방법에 이용하는 반도체 웨이퍼의 양면 연마 장치의 개략도이다.
도 3은 본 발명의 일 실시 형태에 따르는 반도체 웨이퍼의 양면 연마 방법을 설명하는 플로우 차트이다.
도 4는 실시예에 있어서 판정 함수를 구할 때의, 목표 형상값과의 차분의 실측값 및 예측값을 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하면서 본 발명의 일 실시 형태에 따르는 반도체 웨이퍼의 양면 연마 방법을 설명한다. 또한, 도면 중의 각 구성의 종횡비는, 설명의 편의상 과장하여 도시하고 있고, 실제와는 상이하다.
본 발명의 일 실시 형태에 따르는 반도체 웨이퍼의 양면 연마 방법은, 양면 연마 장치에 의해 반도체 웨이퍼의 양면 연마를 행하는 것으로, 예를 들면 도 1에 나타내는 양면 연마 장치(1)를 이용하는 것이다. 그리고, 양면 연마에 있어서, 도 3의 플로우 차트에 나타내는 각 공정을 포함한다.
우선, 본 실시 형태에 있어서 이용할 수 있는 양면 연마 장치(1)를, 도 2를 이용하여 설명한다. 이미 서술한 도 1을 이용하여 설명한 양면 연마 장치(9)와 중복되는 구성에 대해서는, 동일한 부호를 이용하고, 상세한 설명은 생략하는 경우가 있다. 양면 연마 장치(1)는, 반도체 웨이퍼(20)를 보유지지하기 위한 보유지지 구멍(40)을 갖는 캐리어 플레이트(30)와, 연마 패드(60a, 60b)가 각각 형성된 상정반(50a) 및 하정반(50b)과, 상정반(50a) 및 하정반(50b)을 각각 회전시키는 한 쌍의 모터(90a 및 90b)를 포함한다.
상정반(50a) 및 하정반(50b)은, 보유지지 구멍(40)에 보유지지된 반도체 웨이퍼는(20)를 소망하는 하중으로 사이에 끼울 수 있도록 구성된다. 모터(90a 및 90b)는, 상정반(50a) 및 하정반(50b)을 역방향으로 회전시킨다. 또한, 캐리어 플레이트(30)에는 외주 기어가 형성되어 있고, 하정반(50b) 중심부의 선 기어(70)와, 하정반(50b) 외주의 인터널 기어(80)와 맞물림으로써, 캐리어 플레이트(30)는 유성 회전한다. 또한, 선 기어(70) 및 인터널 기어(80)는, 모터(90a 및 90b)와는 상이한 모터(90c, 90d)에 의해 각각 구동한다. 양면 연마 장치(1)는, 사이에 끼운 캐리어 플레이트(30)를 유성 회전시키면서, 연마 패드(60a 및 60b)에 의한 가압과 적하 슬러리(도시하지 않음)에 의해, 반도체 웨이퍼(20)의 표리면을 동시에 화학 기계 연마한다.
양면 연마 장치(1)의 개략도를 간략화하기 위해 도 2에는 도시하지 않지만, 양면 연마 장치에는 슬러리 공급을 위한 슬러리 유입 출구 및 정반 온도를 일정하게 유지하기 위한 정상 항온수의 유입 출구 및 각 정반 내의 항온실, 연마 중의 반도체 웨이퍼의 두께를 측정하기 위한 파장 가변형의 적외선 레이저 계측기 등의, 양면 연마 장치에 있어서 이용되는 일반적인 공지의 구성도 포함될 수 있다. 또한, 캐리어 플레이트(30)의 외주 기어가 선 기어(70) 및 인터널 기어(80)와 맞물림으로써 캐리어 플레이트(30)는 회전하기는 하지만, 선 기어(70), 인터널 기어(80)와 캐리어의 외주 기어의 맞물림에 대해서는, 양면 연마 장치(1)의 개략도를 간략화하기 위해 도시하지 않는다. 또한, 인터널 기어(80)는, 원주 방향으로 다수의 회전 구동축 핀 또는 기어를 배치한 개개의 축 핀 혹은 기어로 구성될 수 있는 것이고, 개개의 축 핀 혹은 기어가 캐리어 플레이트(30)의 외주 기어에 맞물림으로써, 캐리어 플레이트(30)를 회전시킬 수 있다. 단, 개개의 축 핀에 대해서는, 양면 연마 장치(1)의 개략도를 간략화하기 위해 도시하고 있지 않다.
또한, 양면 연마 장치(1)에는, 측정부(110)가 형성되고, 측정부(110)는 양면 연마 중에 있어서의 양면 연마 장치(1)의 장치 로그 데이터를 연마의 진행에 맞추어, 실시간으로 취득할 수 있다. 장치 로그 데이터에는, 연마 중의 반도체 웨이퍼 두께, 상하정반의 덜그럭거림, 슬러리 유량, 슬러리의 유입 온도, 슬러리의 유출 온도, 상정반의 회전수, 하정반의 회전수, 항온수의 유입 온도, 항온수의 유출 온도, 상정반의 부하율, 하정반의 부하율, 선 기어 부하율, 캐리어 플레이트 회전수 등, 양면 연마 장치(1)에 있어서 측정 가능한 여러 가지의 장치 데이터종이 포함될 수 있다. 양면 연마 장치(1)의 제어부(120)는, 전술한 각 구성을 제어하여, 양면 연마를 행함과 함께, 측정부(110)에 의해 양면 연마 장치(1)의 장치 로그 데이터를 실시간으로 취득한다.
그런데, 본 실시 형태에 의한 양면 연마 방법은, 전술한 바와 같은 양면 연마 장치를 이용하여, 이하의 공정(S0∼S30)을 적어도 포함함으로써, 반도체 웨이퍼의 양면 연마를 행하는 것이다. 즉, 양면 연마 장치를 이용하여 양면 연마를 끝낸 후의 복수의 반도체 웨이퍼의 형상 지표와, 당해 형상 지표에 대응하는 양면 연마 장치의 장치 로그 데이터에 기초하여 중회귀 분석을 행하여, 양면 연마에 의한 연마 경향을 판정하는 판정 함수를 미리 구하는 공정(S0)을 우선 행한다. 그리고, 초기 연마 조건에 의해, 반도체 웨이퍼의 양면 연마를 개시하는 제1 공정(S10)을 행한다. 또한, 제1 공정(S10)에 이어서, 초기 연마 조건에 의해 반도체 웨이퍼의 양면 연마를 행하면서, 제1 공정(S10)의 연마 말기에 있어서의 장치 로그 데이터를 이용하여 판정 함수의 값을 계산하고, 당해 판정 함수의 값에 기초하여, 초기 연마 조건을 조정한 조정 연마 조건을 양면 연마 장치에 설정하는 제2 공정(S20)을 행한다. 추가로, 제2 공정(S20)에 이어서, 조정 연마 조건에 의해, 반도체 웨이퍼의 양면 연마를 행하는 제3 공정(S30)을 행한다. 또한, 본 실시 형태에서는, 연마를 정지하는 일 없이, 제1 공정(S10)∼제3 공정(S30)을 연속적으로 행하는 것이다. 이하, 각 공정의 상세를 순차적으로 설명한다.
<판정 함수를 미리 구하는 공정>
본 실시 형태에 있어서의 판정 함수를 미리 구하는 공정(S0)에 대해서 구체적으로 설명한다. 또한, 본 공정(S0)은, 반도체 웨이퍼의 양면 연마에 앞서, 미리 행하는 것이다.
본 공정(S0)에 있어서 구하는 판정 함수는, 이하와 같이 하여 구할 수 있다. 우선, 양면 연마 장치를 이용하여 양면 연마를 끝낸 후의 복수의 반도체 웨이퍼의 형상 지표와, 당해 형상 지표에 대응하는 양면 연마 장치의 장치 로그 데이터를 미리 측정해 둔다. 또한, 측정 횟수는, 통계학적으로 유의한 정도로 충분한 횟수로 한다. 반도체 웨이퍼의 형상 지표로서는, 글로벌 플랫니스(flatness)의 대표적 지표인, 반도체 웨이퍼 전체면의 두께 불균일을 평가하는 GBIR(Global backside ideal range)을 이용할 수 있다. 단, GBIR은 절댓값에 의해 정의되기 때문에 정(正)의 값이 되고, 반도체 웨이퍼의 요철 형상까지는 표현할 수 없다. 이는, 반도체 웨이퍼의 중심 위치에서의 두께가 반도체 웨이퍼의 평균 두께에 비해 큰 경우, 반도체 웨이퍼의 형상은 중심 볼록 형상으로 육안 평가되고, 반대의 경우에는 중심 오목 형상으로 육안 평가되어, 동등의 GBIR의 값이 측정되어도, 육안 평가가 크게 상이하기 때문이다. 그래서, 반도체 웨이퍼의 중심 위치에서의 두께가 반도체 웨이퍼의 평균 두께보다도 큰 경우에 GBIR의 값을 플러스 표기로 하고, 반도체 웨이퍼의 중심 위치에서의 두께가 반도체 웨이퍼의 평균 두께보다도 작은 경우에 GBIR의 값을 마이너스 표기로 한 값을 이용하는 것으로 한다. 이하, 상기 정의에 따라 플러스마이너스 표기되는 GBIR을, 본 명세서에서는 「GBIR(플러스마이너스 표기)」로 기재한다.
형상 지표로서 GBIR(플러스마이너스 표기) 그 자체를 이용해도 좋고, 목표 형상의 GBIR(플러스마이너스 표기)에 대해서의 상댓값(예를 들면, 측정 결과의 GBIR(플러스마이너스 표기)과, 목표 형상에서의 GBIR(플러스마이너스 표기)의 차분)을 이용해도 좋다.
또한, GBIR은, 연마 후의 반도체 웨이퍼의 이면을 완전하게 흡착했다고 가정한 경우에 있어서의 당해 웨이퍼의 이면을 기준으로 하여, 당해 웨이퍼 전체의 최대 변위와 최소 변위의 차를 산출함으로써 구할 수 있고, 측정에 있어서는 시판의 레이저 변위계를 이용할 수 있다. GBIR(플러스마이너스 표기)은, 전술한 웨이퍼 중심 위치의 두께와, 평균 두께의 대소 관계에 따른다. 또한, 반도체 웨이퍼의 형상 지표로서 GBIR(플러스마이너스 표기)을 이용하여 설명했지만, 글로벌 플랫니스에 관련되는 지표에 한정하지 않고, 플랫니스에 관련되는 지표이면, 다른 정의에 따르는 지표(예를 들면 SFQR·ESFQR 등)로 치환해도 좋다.
그런데, 목적 변수 Y로서 전술한 형상 지표를 이용하고, 설명 변수 X(X1, X2, …, XN; 단 N은 정의 정수)로서, 당해 형상 지표가 얻어졌을 때의 양면 연마 장치의 연마 말기의 장치 로그 데이터 중, 복수 종류의 장치 데이터종을 이용하여, 중회귀 분석을 행한다. 또한, 장치 로그 데이터로서는, 양면 연마의 종점(終點)을 포함하는 연마 말기에 있어서의 소정 기간의 평균값을 이용하는 것이 바람직하고, 예를 들면 양면 연마의 종점을 포함하고, 또한 종점 이전의 30초∼120초의 평균값을 이용하는 것이 바람직하다. 중회귀 분석에 의해, 하기식 (1)의 판정 함수가 얻어진다.
Y＝A0＋A1X1＋A2X2＋…ANXN …(1)
여기에서, A0은 정수이고, A1, A2, …, AN(단 N은 정의 정수)은, 편회귀 계수이다.
또한, A0, A1, A2, …, AN은 최소 자승법 등의 일반적인 통계적 수법에 의해 구할 수 있다.
실시예에 있어서도 후술하지만, 본 발명자들의 검토에 의해, 상기식 (1)에 의해 얻어지는 형상 지표의 예측값과, 형상 지표의 실측값에는, 강한 중상관 관계가 있는 것이 확인되었다. 그 때문에, 연마 중의 장치 로그 데이터를 상기식 (1)에 적용하면, 연마 중의 그 시점에서의 반도체 웨이퍼의 형상 지표를 정밀도 좋게 평가할 수 있고, 양면 연마의 연마 경향(목표 형상에 비해, 중심 볼록 형상 또는 오목 형상으로 연마가 어느 정도 진행되는지)을 판정할 수 있는 것을 본 발명자들은 인식했다. 그래서 본 실시 형태에서는, 반도체 웨이퍼의 연마를 계속하면서, 상기식 (1)의 판정 함수를 이용하여 반도체 웨이퍼의 형상을 평가하고, 당해 판정 함수의 값에 기초하여, 연마 조건을 조정하고, 조정 후의 연마 조건에 따라 연마를 행하는 것이다.
<제1 공정>
제1 공정(S10)에서는, 임의의 초기 연마 조건을 양면 연마 장치에 설정하고, 반도체 웨이퍼의 양면 연마를 개시한다. 제1 공정(S10)에서 행하는 연마 시간은, 소망에 따라서 연마 시간을 설정해도 좋다. 즉, 당해 연마 시간 경과 후에 제1 공정(S10)으로부터 후속의 제2 공정(S20)으로 이행해도 좋다. 또한, 연마 가공 여유분의 정밀도를 높이기 위해, 반도체 웨이퍼가 소정 두께에 도달했을 때에 제1 공정(S10)으로부터 제2 공정(S20)으로 이행하는, 환언하면, 제2 공정(S20)을, 반도체 웨이퍼가 소정 두께에 도달했을 때에 개시하는 것도 바람직하다.
<제2 공정>
제2 공정(S20)에서는, 제1 공정(S10)에 이어서, 제1 공정(S10)과 동일한 초기 연마 조건에 의해 반도체 웨이퍼의 양면 연마를 행한다. 제2 공정(S20)에서는, 이 양면 연마를 행하면서, 제1 공정(S10)의 연마 말기에 있어서의 장치 로그 데이터를 이용하여, 상기식 (1)에 따르는 판정 함수의 값을 계산한다(스텝 S21). 또한, 이 판정 함수의 값에 기초하여, 상기 초기 연마 조건을 조정한 조정 연마 조건을 양면 연마 장치에 설정한다(스텝 S22). 이하, 스텝 S21, S22의 구체적 실시 형태를 순서대로 설명한다.
스텝 S21에서는, 제1 공정(S10)의 연마 말기에 있어서의 장치 로그 데이터를 읽어들이고, 당해 장치 로그 데이터를 이용하여 상기식 (1)에 장치 로그 데이터를 적용하여, 판정 함수의 값을 계산한다. 계산한 판정 함수의 값에 기초하여(보다 구체적으로는, 목표 형상이 얻어질 때의 판정 함수의 값보다 큰지, 작은지, 나아가서는 어느 정도의 차가 발생하고 있는지에 기초하여), 제1 공정의 연마 말기 시점에 있어서의 반도체 웨이퍼의 형상의, 목표 형상과의 근사 정도(즉, 목표 형상대로 연마되어 있는지 아닌지의 어긋남 정도를 포함하는 연마 경향)를 정밀도 좋게 평가할 수 있다.
그래서, 스텝 S22에서는, 판정 함수의 값에 기초하여, 초기 연마 조건을 조정한 조정 연마 조건을 양면 연마 장치에 설정한다. 스텝 S22에서 행하는 연마 조건의 조정에 관하여, 목표 형상이 중심 볼록 형상인 경우(이 경우, GBIR(플러스마이너스 표기)은 플러스 표기가 됨)를 이용하여, 보다 구체적으로 설명한다.
스텝 S21에서 산출한 판정 함수의 값이 목표 형상의 GBIR(플러스마이너스 표기)보다도 큰 값인 경우, 제1 공정(S10)의 연마 말기의 반도체 웨이퍼의 형상은, 목표 형상보다도 더욱 중심 볼록 형상이 되어 있다고 평가할 수 있다. 이 경우, 반도체 웨이퍼의 중심을 보다 집중적으로 연마하는 연마 조건으로 수정하는 조정을 행한다. 즉, 제1 공정(S10)의 연마 말기에 있어서, 목표 형상보다도 더욱 중심 볼록 형상이 되어 있다면, 연마 환경 변화에 수반하여, 초기 연마 조건에서는 중심 볼록 정도의 제작이 지나치게 강한 연마 조건이 되어 있다고 판정할 수 있기 때문에, 중심 볼록 정도를 완화하는 조정을 행하는 것이다.
반대로, 스텝 S21에서 산출한 판정 함수의 값이 목표 형상의 GBIR(플러스마이너스 표기)보다도 작은 값인 경우, 제1 공정(S10)의 연마 말기의 반도체 웨이퍼의 형상은, 목표 형상보다도 중심 오목 형상이 되어 있다고 평가할 수 있다. 즉, 제1 공정(S10)의 연마 말기에 있어서, 목표 형상보다도 중심 오목 형상이 되어 있다면, 연마 환경 변화에 수반하여, 초기 연마 조건에서는 중심 볼록 정도의 제작이 약한 연마 조건이 되어 있다고 판정할 수 있다. 그래서, 이 경우에는, 반도체 웨이퍼의 외주를 보다 집중적으로 연마하는 연마 조건을 수정하는 조정(즉, 중심 볼록 정도의 보강)을 행하면 좋다.
또한, 예를 들면 정반 회전수를 증대시키거나, 혹은, 정반 하중을 증대시키면, 반도체 웨이퍼의 외주부를 보다 집중적으로 연마하는 연마 조건이 되는 것이 알려져 있다(중심 볼록 형상에 가까워짐). 마찬가지로, 예를 들면 정반 회전수를 저감시키거나, 혹은, 정반 하중을 저감시키면, 반도체 웨이퍼의 중심부를 보다 집중적으로 연마하는 연마 조건이 되는 것도 알려져 있다(중심 오목 형상에 가까워짐). 이와 같이, 연마 조건을 변경하면, 반도체 웨이퍼의 외주부 또는 중심부 중 어느 하나를 선택적으로 집중적으로 연마할 수 있기 때문에, 조정 후의 연마 조건을 이용하여 연마를 행함으로써, 제1 공정(S10)의 연마 말기에 있어서의 반도체 웨이퍼 형상을 목표 형상에 가깝게 한다.
양면 연마 장치의 연마 조건 중, 정반 회전수 및 정반 하중을 조정함으로써, 웨이퍼 중심부측, 혹은 웨이퍼 외주부측 등, 웨이퍼 지름 방향에 있어서 집중적으로 연마하고자 하는 부분(부위)을 특히 제어하기 쉬워진다. 그래서, 조정 연마 조건은 양면 연마 장치의 정반 회전수 및 정반 하중의 적어도 어느 하나의 조정을 포함하는 것이 바람직하고, 양면 연마 장치의 정반 회전수 및 정반 하중의 양쪽을 증대 또는 저감하는 조정을 행하는 것이 보다 바람직하다.
또한, 제2 공정(S20)에 있어서의 연마 시간은, 전술한 판정 함수의 값을 계산하는 계산 시간 및, 당해 값에 기초하여 조정한 조정 연마 조건을 양면 연마 장치에 설정하는 시간의 합계이기 때문에, 양면 연마 장치의 사양에 따라서도 상이하지만, 길어도 겨우 수초∼수십초 정도이다. 단, 본 실시 형태에서는, 인·시츄(in-situ)에서 연마 조건을 조정하기 때문에, 제2 공정(S20)의 사이에서도, 연마를 계속한다.
<제3 공정>
제3 공정(S30)에서는, 제2 공정(S20)에 이어서 양면 연마를 행한다. 제1 공정(S10) 및 제2 공정(S20)에서는, 초기 연마 조건에 의해 연마하고 있었던 바, 본 제3 공정(S30)에서는, 제2 공정(S20)에 의해 설정된 조정 연마 조건에 의해, 반도체 웨이퍼의 양면 연마를 행한다. 그리고, 본 제3 공정(S30)에서는 이미 서술한 조정 연마 조건에 의한 양면 연마를 행하기 때문에, 제3 공정(S30) 후의 반도체 웨이퍼의 형상을, 제1 연마 공정 말기의 반도체 웨이퍼의 형상보다도, 목표 형상에 보다 가깝게 할 수 있다.
제3 공정(S30)에 있어서의 연마 시간은 임의이며, 소망에 따라서 연마 시간을 설정해도 좋다. 그러나, 제3 공정(S30)에 있어서의 연마 시간이 전술의 판정 함수의 값에 기초하는 것이 바람직하고, 하기식 (2)에 의해 연마 시간을 설정하는 것이 보다 바람직하다. 제1 공정(S10) 말기에 있어서의 목표 형상과의 차분을 고려한 연마를 행할 수 있기 때문이다.
[제3 공정의 연마 시간]＝B×｜Y1－Y0｜＋C …(2)
여기에서, B 및 C는, 목표 형상에 의존하는 정수이고, C는 0인 경우를 포함한다. 또한, Y1은, 제2 공정(S20)에 의해 구한 판정 함수의 값이고, Y0은, 목표 형상의 형상 지표의 값이고,｜Y1－Y0｜은, Y1－Y0의 절댓값을 의미한다.
이상, 본 실시 형태에서는 전술의 판정 함수를 미리 구하고, 추가로 제1 공정(S10)∼제3 공정(S30)에 따라, 반도체 웨이퍼의 양면 연마를 행하기 때문에, 연마 중의 연마 환경 변화에 대응할 수 있어, 연마 품질을 개선할 수 있다. 또한, 본 실시 형태에 따르는 양면 연마 방법을 양산에 적용한 경우, 얻어지는 반도체 웨이퍼의 연마 품질의 편차를 억제할 수 있다. 또한, 전술한 판정 함수를 한 번 구하면, 양산 단계에서 본 실시 형태에 따르는 연마를 실시할 때에, 당해 판정 함수를 재차 구할 필요가 없는 것은 당연하게 이해된다.
또한, 판정 함수의 값의 신뢰성을 보다 높이기 위해서는, 본 실시 형태의 제2 공정(S20)에 있어서 이용하는 장치 로그 데이터를, 판정 함수를 미리 구하는 공정(S0)에 있어서 이용한 장치 로그 데이터와 정합시켜 두는 것이 바람직하다. 즉, 판정 함수를 미리 구하는 공정(S0)에 있어서, 장치 로그 데이터로서, 양면 연마의 종점 이전의 소정 기간의 평균값(이미 서술한 바와 같이, 예를 들면 30초∼120초의 평균값)을 이용한 경우, 제2 공정(S20)에 있어서도, 제1 공정(S10)의 종점 이전의, 상기 소정 기간과 동일 기간의 평균값을 이용하는 것이 바람직하다.
또한, 상기 실시 형태에서는, 제3 공정(S30)에 있어서 연마를 행하는 것을 전제로 설명해 왔기는 하지만, 가령 제2 공정(S20)에 있어서 계산한 판정 함수의 값이, 목표 형상에서의 형상 지표의 값과 일치하는 경우에는, 제3 공정(S30)에서의 연마를 행하지 않아도 좋다. 즉, 조정 연마 조건에는, 연마를 정지시키는 경우를 포함하는 것으로 한다. 이 경우, 제3 공정(S30)의 연마 시간을 조정한다는 것보다는, 정반 회전의 정지나 정반 하중을 무하중으로, 연마 조건을 조정하는 것을 의미한다.
또한, 제1 공정(S10)∼제3 공정(S30)에서의 총 연마 시간은, 양면 연마에 있어서의 일반적인 연마 시간으로 할 수 있고, 예를 들면 20분∼1시간 정도로 할 수 있다. 또한, 제1 공정(S10)의 연마 시간을, 총 연마 시간의 50％ 이상으로 하는 것이 바람직하고, 80％ 이상으로 하는 것이 보다 바람직하다. 제3 공정(S30)에 있어서의 연마는, 제1 공정(S10)에 의한 연마의 수정을 목적으로 하는 것이기 때문이다.
추가로, 본 실시 형태에 의한 양면 연마 방법은, 전술한 공정(S0∼S30)을 적어도 포함하는 것이다. 제3 공정(S30)의 후에, 본 실시 형태의 제2 공정(S20) 및 제3 공정(S30)과 동일하게, 추가로 판정 함수의 값을 계산하고, 이 판정 함수의 값에 기초하여, 제3 공정의 연마 조건을 재조정한 재조정 연마 조건을 양면 연마 장치에 설정하여, 연마를 행해도 좋다.
또한, 본 실시 형태에 의한 양면 연마 방법의 후, 연마를 정지하고, 적하 슬러리의 종류를 바꾸는, 무지립의 슬러리를 이용하는 등으로 하여, 추가로 마무리 연마를 행해도 좋다.
이하, 본 실시 형태에 적용 가능한 구체적 형태에 대해서 설명하지만, 본 실시 형태는 이하의 실시 형태에 하등 한정되지 않는다.
캐리어 플레이트(30)는, 예를 들면 스테인리스강(SUS: Steel special Use Stainless), 혹은 에폭시, 페놀, 폴리이미드 등의 수지 재료, 추가로 수지 재료에 유리 섬유, 탄소 섬유, 아라미드 섬유 등의 강화 섬유를 복합한 섬유 강화 플라스틱 등, 임의의 재질의 것을 이용할 수 있다. 수지 재료 등, 마모가 빠른 캐리어 플레이트를 이용하는 경우, 연마 환경 변화가 격하기 때문에, 본 실시 형태에 의한 연마 방법을 제공하기에 적합하다.
또한, 연마 패드(60a 및 60b)나 슬러리는 임의의 것을 이용할 수 있고, 예를 들면 연마 패드로서는, 폴리에스테르제의 부직포로 이루어지는 패드, 폴리우레탄제의 패드 등을 이용할 수 있다. 적하 슬러리로서는, 유리 지립을 포함하는 알칼리성 수용액 등을 이용할 수 있다.
본 발명이 대상으로 하는 반도체 웨이퍼는 실리콘 웨이퍼인 것이 바람직하지만, 그 외에도, 예를 들면, SiC 웨이퍼, 사파이어 웨이퍼 및, 화합물 반도체 웨이퍼 등, 양면 연마를 행하는 임의의 반도체 웨이퍼의 양면 연마에 본 발명을 적용하는 것이 가능하다.
실시예
다음으로, 본 발명의 효과를 더욱 명확하게 하기 위한, 이하의 실시예를 들지만, 본 발명은 이하의 실시예에 하등 제한되는 것은 아니다.
<판정 함수>
우선, 도 3의 플로우 차트에 있어서의 공정(S0)에 따라, 이하와 같이 하여 판정 함수를 구했다. 전술의 도 2에 나타낸 구성과 동일한 양면 연마 장치를 이용했다. 또한, 반도체 웨이퍼로서는, 초기의 두께 790㎛, 직경 300㎜, P＋＋형의 실리콘 웨이퍼를 이용했다. 또한, 본 실시예에서 이용한 캐리어 플레이트는, SUS제이고, 모두 동일 캐리어를 사용하고 있다. 또한, 이 양면 연마 장치에는 1매의 캐리어 플레이트에 대하여 1매의 실리콘 웨이퍼를 설치하고, 1배치(batch)당 5매의 캐리어 플레이트를 설치한다. 그리고, 실리콘 웨이퍼의 두께를 777㎛로 할 때까지 양면 연마를 행했다. 양면 연마가 한창일 때에는, 양면 연마 장치의 장치 로그 데이터를 계속 취득했다. 승강기에 의해 일정한 정반 부하(압력) 하, 캐리어 플레이트를 상하정반 간에 협지(挾持)하면서, 상정반 및 하정반을 서로 역방향으로 회전시켰다. 캐리어 플레이트는, 인터널 기어, 선 기어 및 캐리어 플레이트의 외주 기어의 맞물림에 의해 상정반과 동(同) 방향으로 회전시켜, 캐리어 플레이트에 1매씩 장전한 5매의 실리콘 웨이퍼의 표리면을 연마했다. 또한, 상정반, 하정반, 인터널 기어 및 선 기어는, 각각 상이한 모터에 의해 회전시켰다. 또한, 장치 로그 데이터는, 하기의 장치 데이터종을 포함한다.
(x1) 슬러리 유량[L/분]
(x2) 슬러리의 유입 온도[℃]
(x3) 항온수의 유입 온도[℃]
(x4) 상정반의 부하율(부하 전류값)(％)
(x5) 하정반의 부하율(부하 전류값)(％)
(x6) 선 기어 부하율(부하 전류값)(％)
또한, x4∼x6의 부하 전류값이란, 상정반, 하정반 및 선 기어의 각각의 모터 사양 최대 용량[A]에 대한 실사용 전류값[A]의 비를 ％ 표시한 것으로, 실사용 전류값이 모터 사양 최대 용량과 동일할 때 100％가 된다.
이하에서는, 연마 후의 목표 형상에 있어서의 GBIR(플러스마이너스 표기)을 간단히 「목표 형상값」이라고 한다. 연마 후의 실리콘 웨이퍼의 각각의 GBIR(플러스마이너스 표기)을, 평탄도 측정 장치(KLA-Tencor사 제조: WaferSight)를 이용하여 측정했다. 연마 후의 GBIR(플러스마이너스 표기)의 실측값으로부터, 연마 후의 목표 형상값을 뺀 목표 형상값과의 차분을 도 4의 그래프에 나타낸다. 단, 도 4의 그래프에서는, 목표 형상값과의 차분을 상댓값으로 기재하고 있다. 또한, 본 실시예에서는, 연마 후의 목표 형상을 중심 볼록 형상으로 하고 있기 때문에, 목표 형상값과의 차분이 플러스의 값이면, 목표 형상보다도 더욱 중심 볼록 형상이 되어 있는 것을 의미하고, 목표 형상값과의 차분이 마이너스의 값이면, 목표 형상보다도 중심 오목 형상이 되어 있는 것을 의미한다.
다음으로, 목표 형상값으로부터의 차분을 목적 변수 Y로 하고, 설명 변수를 상기 x1∼x6으로 하여, 중회귀 분석을 행한 결과, 하기식 (3)을 얻었다. 또한, 상기 x1∼x6의 각각은, 연마 종료 시를 포함하는 연마 종료 이전의 60초의 평균값이다.
Figure 112019027807615-pct00001
상기식 (3)으로부터 얻어지는 목표 형상값으로부터의 차분의 예측값을, 도 4에 아울러 나타낸다. 실측값과, 예측값의 중상관 계수는 0.85로, 충분히 강한 중상관 관계에 있다고 할 수 있다.
<양면 연마>
상기식 (3)을 이용하여, 도 3의 플로우 차트의 공정(S10∼S30)에 따라, 실리콘 웨이퍼의 양면 연마를 행했다. 실리콘 웨이퍼 및 연마의 초기 조건으로서는, 판정 함수를 구할 때의 조건과 동일하게 했다. 또한, 제1 공정의 연마 시간을 1500초로 하고, 연마 개시로부터 1500초 경과한 시점에서, 제2 공정의 계산을 개시하고, 상기식 (3)에 따라 판정 함수의 값 α를 계산했다. 또한, 제2 공정에서 이용하는 장치 로그 데이터로서, 제1 공정의 마지막의 60초간(즉, 1460∼1500초의 사이)의 평균값을 이용했다.
제2 공정(S20)에 있어서, 판정 함수의 값 α가 플러스인 경우, 초기 연마 조건으로부터 상정반의 회전수를 1.35rpm 증대시키고, 또한, 정반 하중을 10％ 증대시킴으로써, 연마 조건을 조정했다. 또한, 판정 함수의 값 α가 마이너스인 경우, 초기 연마 조건으로부터 상정반의 회전수를 1.35rpm 저감시키고, 또한, 정반 하중을 10％ 저감시킴으로써, 연마 조건을 조정했다. 또한, 판정 함수의 값 α가 제로인 경우는 없었다. 또한, 제3 공정(S30)에 있어서의 연마 시간을, 하기식 (4)와 같이 했다.
[제3 공정의 연마 시간]＝12.57×α …(4)
이상의 조건에 따르는 양면 연마를 23 배치, 합계 115매의 실리콘 웨이퍼에 대하여 행하고, 모든 웨이퍼의 GBIR(플러스마이너스 표기)을 측정하여, 본 발명예에 의한 측정 결과로 한다.
연마 후의 웨이퍼의 GBIR(플러스마이너스 표기)이, 목표 형상값의 GBIR(플러스마이너스 표기)로부터 ±10㎚의 범위 내에 있었던 것을 우량품으로서 판정하고, 우량품율을 판정했다.
판정 함수를 구할 때에 측정한 웨이퍼의 GBIR(플러스마이너스 표기)을 종래 기술의 결과라고 간주하면, 종래 기술에 의한 우량품 판정률은 78.5％였던 것에 대하여, 본 발명예에 의한 우량품 판정률은 93.8％로 개선되었던 것이 확인되었다.
이상의 결과로부터, 우량품 판정률에 대폭적인 개선이 보였던 것은, 본 발명에 따르는 양면 연마 방법에서는, 연마 중의 연마 환경 변화에 대응할 수 있었기 때문으로 생각된다. 또한, 연마 중의 연마 환경 변화에 대응할 수 있었기 때문에 연마 품질의 편차를 억제할 수 있었던 것도 확인되었다.
(산업상의 이용 가능성)
본 발명의 반도체 웨이퍼의 양면 연마 방법에 의하면, 연마 중의 연마 환경 변화에 대응함으로써, 연마 품질의 편차를 억제할 수 있다.
1, 9 : 연마 장치
20 : 반도체 웨이퍼
30 : 캐리어 플레이트
40 : 보유지지 구멍
50a : 상정반
50b : 하정반
60a : 연마 패드
60b : 연마 패드
70 : 선 기어
80 : 인터널 기어
90a : 모터
90b : 모터
90c : 모터
90d : 모터
110 : 측정부
120 : 제어부

Claims (5)

  1. 양면 연마 장치를 이용하여 반도체 웨이퍼의 양면 연마를 행하는 양면 연마 방법으로서,
    상기 양면 연마 장치를 이용하여 양면 연마를 끝낸 후의 복수의 반도체 웨이퍼의 형상 지표와, 당해 형상 지표에 대응하는 상기 양면 연마 장치의 연마 말기의 장치 로그 데이터에 기초하여 중회귀 분석을 행하여, 상기 양면 연마의 연마 경향을 판정하는 판정 함수를 미리 구하는 공정과,
    초기 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 개시하는 제1 공정과,
    상기 제1 공정에 이어서, 상기 초기 연마 조건에 의해 상기 반도체 웨이퍼의 양면 연마를 행하면서, 상기 제1 공정의 연마 말기에 있어서의 장치 로그 데이터를 이용하여 상기 판정 함수의 값을 계산하고, 당해 판정 함수의 값에 기초하여, 상기 초기 연마 조건을 조정한 조정 연마 조건을 상기 양면 연마 장치에 설정하는 제2 공정과,
    상기 제2 공정에 이어서, 상기 조정 연마 조건에 의해, 상기 반도체 웨이퍼의 양면 연마를 행하는 제3 공정
    을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 양면 연마 방법.
  2. 제1항에 있어서,
    상기 제3 공정에 있어서의 연마 시간이 상기 판정 함수의 값에 기초하는, 반도체 웨이퍼의 양면 연마 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 조정 연마 조건이, 상기 양면 연마 장치의 정반 회전수 및 정반 하중의 적어도 어느 하나의 조정을 포함하는, 반도체 웨이퍼의 양면 연마 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 공정을, 상기 반도체 웨이퍼가 소정 두께에 도달했을 때에 개시하는, 반도체 웨이퍼의 양면 연마 방법.
  5. 제3항에 있어서,
    상기 제2 공정을, 상기 반도체 웨이퍼가 소정 두께에 도달했을 때에 개시하는, 반도체 웨이퍼의 양면 연마 방법.
KR1020197007838A 2016-11-02 2017-10-03 반도체 웨이퍼의 양면 연마 방법 KR102119556B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016215561A JP6635003B2 (ja) 2016-11-02 2016-11-02 半導体ウェーハの両面研磨方法
JPJP-P-2016-215561 2016-11-02
PCT/JP2017/036008 WO2018083931A1 (ja) 2016-11-02 2017-10-03 半導体ウェーハの両面研磨方法

Publications (2)

Publication Number Publication Date
KR20190040031A KR20190040031A (ko) 2019-04-16
KR102119556B1 true KR102119556B1 (ko) 2020-06-05

Family

ID=62076795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007838A KR102119556B1 (ko) 2016-11-02 2017-10-03 반도체 웨이퍼의 양면 연마 방법

Country Status (7)

Country Link
US (1) US11731234B2 (ko)
JP (1) JP6635003B2 (ko)
KR (1) KR102119556B1 (ko)
CN (1) CN110235225B (ko)
DE (1) DE112017005536B4 (ko)
TW (1) TWI648778B (ko)
WO (1) WO2018083931A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP7031491B2 (ja) * 2018-05-22 2022-03-08 株式会社Sumco ワークの両面研磨装置および両面研磨方法
JP7010166B2 (ja) * 2018-07-24 2022-01-26 株式会社Sumco ワークの両面研磨装置および両面研磨方法
JP6899080B2 (ja) * 2018-09-05 2021-07-07 信越半導体株式会社 ウェーハ形状データ化方法
JP7078525B2 (ja) * 2018-12-03 2022-05-31 株式会社神戸製鋼所 薄膜トランジスタのストレス耐性の予測方法
CN110193775B (zh) * 2019-03-12 2021-09-17 上海新昇半导体科技有限公司 化学机械抛光方法以及化学抛光系统
JP7200898B2 (ja) * 2019-09-27 2023-01-10 株式会社Sumco ワークの両面研磨方法
KR102104014B1 (ko) * 2019-10-11 2020-05-29 김병호 일면 연마가 가능한 양면연마장치
JP7215412B2 (ja) * 2019-12-26 2023-01-31 株式会社Sumco 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム
CN111805400A (zh) * 2020-07-17 2020-10-23 中国科学院微电子研究所 抛光装置
JP7452403B2 (ja) * 2020-12-18 2024-03-19 株式会社Sumco ウェーハの研磨方法およびウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306173A (ja) 2003-04-03 2004-11-04 Sharp Corp 基板研磨装置
JP2012232353A (ja) 2011-04-28 2012-11-29 Sumco Corp ワークの研磨方法及び研磨装置
JP2015047656A (ja) 2013-08-30 2015-03-16 株式会社Sumco ワークの両面研磨装置及び両面研磨方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000254857A (ja) * 1999-01-06 2000-09-19 Tokyo Seimitsu Co Ltd 平面加工装置及び平面加工方法
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP5614397B2 (ja) * 2011-11-07 2014-10-29 信越半導体株式会社 両面研磨方法
JP5896884B2 (ja) * 2012-11-13 2016-03-30 信越半導体株式会社 両面研磨方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6222171B2 (ja) * 2015-06-22 2017-11-01 信越半導体株式会社 定寸装置、研磨装置、及び研磨方法
JP6579056B2 (ja) 2016-07-29 2019-09-25 株式会社Sumco ウェーハの両面研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306173A (ja) 2003-04-03 2004-11-04 Sharp Corp 基板研磨装置
JP2012232353A (ja) 2011-04-28 2012-11-29 Sumco Corp ワークの研磨方法及び研磨装置
JP2015047656A (ja) 2013-08-30 2015-03-16 株式会社Sumco ワークの両面研磨装置及び両面研磨方法

Also Published As

Publication number Publication date
DE112017005536B4 (de) 2024-06-27
CN110235225A (zh) 2019-09-13
US20200039021A1 (en) 2020-02-06
CN110235225B (zh) 2022-09-23
DE112017005536T5 (de) 2019-07-25
WO2018083931A1 (ja) 2018-05-11
US11731234B2 (en) 2023-08-22
JP6635003B2 (ja) 2020-01-22
KR20190040031A (ko) 2019-04-16
JP2018074086A (ja) 2018-05-10
TW201828346A (zh) 2018-08-01
TWI648778B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
KR102119556B1 (ko) 반도체 웨이퍼의 양면 연마 방법
JP6146213B2 (ja) ワークの両面研磨装置及び両面研磨方法
JP5924409B2 (ja) ワークの研磨方法およびワークの研磨装置
KR101312475B1 (ko) 연마방법, 연마장치 및 연마장치제어용 프로그램을 기록한 컴퓨터로 판독할 수 있는 기록매체
TWI680507B (zh) 晶圓研磨方法
US10744616B2 (en) Wafer polishing method and apparatus
SG192518A1 (en) Wafer polishing method
TWI752045B (zh) 研磨裝置
WO2016021094A1 (ja) ワークの研磨方法およびワークの研磨装置
JP3991598B2 (ja) ウエーハ研磨方法
JP5028354B2 (ja) ウェーハの研磨方法
KR102386609B1 (ko) 워크의 양면 연마 장치 및 양면 연마 방법
TW201334049A (zh) 矽晶圓的研磨方法及研磨裝置
US20200353585A1 (en) Method of double-side polishing wafer
JP6743746B2 (ja) ウェーハの両面研磨装置および両面研磨方法
JP2020049612A (ja) ワークの両面研磨装置および両面研磨方法
EP4169058A1 (en) Semiconductor substrate polishing with polishing pad temperature control
JP2002166357A (ja) ウェーハ研磨加工方法
JP2011036954A (ja) 研磨装置、研磨方法、研磨制御プログラム、及びそのプログラムを記録した記録媒体
KR101259315B1 (ko) 반도체 웨이퍼의 연마 방법 및 반도체 웨이퍼의 연마 장치
JP5570065B2 (ja) 半導体ウエハの研磨方法及び半導体ウエハ研磨装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant