KR102118926B1 - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR102118926B1
KR102118926B1 KR1020130161095A KR20130161095A KR102118926B1 KR 102118926 B1 KR102118926 B1 KR 102118926B1 KR 1020130161095 A KR1020130161095 A KR 1020130161095A KR 20130161095 A KR20130161095 A KR 20130161095A KR 102118926 B1 KR102118926 B1 KR 102118926B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
data
driving
pixel
Prior art date
Application number
KR1020130161095A
Other languages
Korean (ko)
Other versions
KR20150073420A (en
Inventor
신초롱
이영학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130161095A priority Critical patent/KR102118926B1/en
Publication of KR20150073420A publication Critical patent/KR20150073420A/en
Application granted granted Critical
Publication of KR102118926B1 publication Critical patent/KR102118926B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Abstract

본 발명은 화소에 포함된 스위칭 트랜지스터의 문턱 전압 변화를 보상할 수 있도록 한 유기 발광 표시 장치를 제공하는 것으로, 본 발명에 따른 유기 발광 표시 장치는 유기 발광 소자, 상기 유기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제 1 스위칭 트랜지스터, 및 레퍼런스 라인에 공급되는 레퍼런스 전압을 상기 유기 발광 소자와 상기 구동 트랜지스터 사이인 센싱 노드에 공급하는 제 2 스위칭 트랜지스터를 포함하는 화소를 가지는 표시 패널; 및 상기 화소를 센싱 모드 또는 표시 모드로 구동하며, 상기 센싱 모드에서 상기 제 1 및 제 2 스위칭 트랜지스터의 스위칭에 따라 상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 패널 구동부를 포함하며, 상기 센싱 모드에서, 상기 패널 구동부는 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 것을 특징으로 한다.The present invention provides an organic light emitting display device capable of compensating for a change in threshold voltage of a switching transistor included in a pixel. The organic light emitting display device according to the present invention controls an organic light emitting device and a current flowing through the organic light emitting device. A driving transistor, a first switching transistor supplying a data voltage to the gate electrode of the driving transistor, and a second switching transistor supplying a reference voltage supplied to a reference line to a sensing node between the organic light emitting device and the driving transistor A display panel having pixels comprising; And a panel driver driving the pixel in a sensing mode or a display mode, and sensing a driving characteristic value of the driving transistor through the reference line according to switching of the first and second switching transistors in the sensing mode, In the sensing mode, the panel driver turns off at least one of the first and second switching transistors using a gate-off voltage of a deterioration compensation bias level.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명은 유기 발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display device.

최근, 평판 표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치 등의 평판 표시 장치가 상용화되고 있다. 이러한, 평판 표시 장치 중에서 유기 발광 표시 장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목받고 있다.Recently, the importance of a flat panel display device has increased with the development of multimedia. In response to this, flat panel display devices such as liquid crystal display devices, plasma display devices, and organic light emitting display devices have been commercialized. Among these flat panel display devices, the organic light emitting display device has attracted attention as a next-generation flat panel display device because it has a high-speed response speed, low power consumption, and has no problem in viewing angle because of its own light emission.

도 1은 일반적인 유기 발광 표시 장치의 화소 구조를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a pixel structure of a general organic light emitting display device.

도 1을 참조하면, 일반적인 유기 발광 표시 장치의 화소(P)는 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tdr), 커패시터(Cst), 및 유기 발광 소자(OLED)를 구비한다.Referring to FIG. 1, a pixel P of a typical organic light emitting diode display includes a switching transistor Tsw, a driving transistor Tdr, a capacitor Cst, and an organic light emitting diode OLED.

상기 스위칭 트랜지스터(Tsw)는 스캔 제어 라인(SL)에 공급되는 스캔 펄스(SP)에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(Tdr)에 공급한다.The switching transistor Tsw is switched according to the scan pulse SP supplied to the scan control line SL to supply the data voltage Vdata supplied to the data line DL to the driving transistor Tdr.

상기 구동 트랜지스터(Tdr)는 스위칭 트랜지스터(Tsw)로부터 공급되는 데이터 전압(Vdata)에 따라 스위칭되어 구동 전원 라인으로부터 공급되는 구동 전원(EVdd)으로부터 유기 발광 소자(OLED)로 흐르는 데이터 전류(Ioled)를 제어한다.The driving transistor Tdr is switched according to the data voltage Vdata supplied from the switching transistor Tsw, and receives the data current Ioled flowing from the driving power EVdd supplied from the driving power line to the organic light emitting diode OLED. Control.

상기 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 단자와 소스 단자 사이에 접속되어 구동 트랜지스터(Tdr)의 게이트 단자에 공급되는 데이터 전압(Vdata)에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(Tdr)의 턴-온시킨다.The capacitor Cst is connected between the gate terminal and the source terminal of the driving transistor Tdr to store a voltage corresponding to the data voltage Vdata supplied to the gate terminal of the driving transistor Tdr, and the driving transistor is stored at the stored voltage. Turn on (Tdr).

상기 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)의 소스 단자와 캐소드 라인(EVss) 사이에 전기적으로 접속되어 구동 트랜지스터(Tdr)로부터 공급되는 데이터 전류(Ioled)에 의해 발광한다.The organic light emitting diode OLED is electrically connected between the source terminal of the driving transistor Tdr and the cathode line EVss to emit light by the data current Ioled supplied from the driving transistor Tdr.

이러한 일반적인 유기 발광 표시 장치의 각 화소(P)는 데이터 전압(Vdata)에 따른 구동 트랜지스터(Tdr)의 스위칭을 이용하여 유기 발광 소자(OLED)에 흐르는 데이터 전류(Ioled)의 크기를 제어하여 유기 발광 소자(OLED)를 발광시킴으로써 소정의 영상을 표시하게 된다.Each pixel P of the general organic light emitting display device controls the size of the data current Ioled flowing through the organic light emitting diode OLED by switching the driving transistor Tdr according to the data voltage Vdata, and thus emits organic light. By emitting the device OLED, a predetermined image is displayed.

이와 같은, 일반적인 유기 발광 표시 장치에서는 박막 트랜지스터의 제조 공정의 불균일성에 따라 구동 트랜지스터(Tdr)의 문턱 전압(Vth)/이동도(Mobility) 특성이 유기 발광 표시 패널의 위치에 따라 다르게 나타나는 문제점이 있다. 이에 따라, 일반적인 유기 발광 표시 장치에서는 각 화소(P)의 구동 트랜지스터(Tdr)에 동일한 데이터 전압(Vdata)을 인가하더라도 유기 발광 소자(OLED)에 흐르는 전류의 편차로 인해 균일한 화질을 구현할 수 없다는 문제점이 있다.In such a general organic light emitting display device, a threshold voltage (Vth)/mobility characteristic of the driving transistor Tdr is different according to the position of the organic light emitting display panel according to the non-uniformity of the manufacturing process of the thin film transistor. . Accordingly, even if the same data voltage Vdata is applied to the driving transistor Tdr of each pixel P in a general organic light emitting diode display, uniform image quality cannot be achieved due to variations in current flowing through the organic light emitting diode OLED. There is a problem.

이러한 문제점을 해결하기 위하여, 대한민국 공개특허공보 제10-2012-0076215호(이하, "선행기술문헌"이라 함)의 유기전계발광표시장치는 각 화소에 센서 트랜지스터를 추가하고, 스위칭 트랜지스터와 센서 트랜지스터의 스위칭을 이용해 센서 트랜지스터에 연결된 레퍼런스 라인을 통해 구동 트랜지스터의 문턱 전압을 센싱하여 구동 트랜지스터의 문턱 전압을 보상하는 외부 보상 기술이 개시되어 있다.In order to solve this problem, the organic light emitting display device of Korean Patent Publication No. 10-2012-0076215 (hereinafter referred to as "prior art document") adds a sensor transistor to each pixel, and a switching transistor and a sensor transistor Disclosed is an external compensation technique for compensating the threshold voltage of the driving transistor by sensing the threshold voltage of the driving transistor through a reference line connected to the sensor transistor using switching of.

그러나, 상기 선행기술문헌의 유기 발광 표시 장치에서는 외부 보상 기술을 통해 구동 트랜지스터의 문턱 전압을 보상할 수 있지만, 고온 장시간 구동에 따른 전압 스트레스(voltage stress)로 인하여 스위칭 트랜지스터와 센서 트랜지스터의 문턱 전압 특성이 변화함에 따라 휘도 저하가 발생되고 이로 인하여 수명이 감소한다는 문제점이 있다. 즉, 상기 선행기술문헌의 화소에 포함된 스위칭 트랜지스터와 센서 트랜지스터 각각의 문턱 전압이 변화될 경우, 구동 트랜지스터의 게이트-소스 전압이 변화되므로 구동 트랜지스터의 게이트 전극에 공급되는 데이터 전압의 전압 전달률이 저하됨에 따라 화질 저하 및 신뢰성이 저하된다는 문제점이 있다.However, in the organic light emitting display device of the prior art document, the threshold voltage of the driving transistor may be compensated through an external compensation technique, but the threshold voltage characteristic of the switching transistor and the sensor transistor due to voltage stress due to driving at a high temperature for a long time. As this change occurs, there is a problem in that a decrease in luminance occurs and a lifespan decreases. That is, when the threshold voltage of each of the switching transistor and the sensor transistor included in the pixel of the prior art document is changed, the gate-source voltage of the driving transistor is changed, so the voltage transfer rate of the data voltage supplied to the gate electrode of the driving transistor is lowered. Accordingly, there is a problem that image quality deteriorates and reliability deteriorates.

또한, 상기 선행기술문헌의 유기 발광 표시 장치는 스위칭 트랜지스터와 센서 트랜지스터의 문턱 전압 변화를 보상할 수 없다는 문제점이 있다.In addition, the organic light emitting display device of the prior art document has a problem that it is not possible to compensate for the change in the threshold voltage of the switching transistor and the sensor transistor.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 화소에 포함된 스위칭 트랜지스터의 문턱 전압 변화를 보상할 수 있도록 한 유기 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.The present invention has been made to solve the above-mentioned problems, and it is a technical problem to provide an organic light emitting display device capable of compensating for a change in threshold voltage of a switching transistor included in a pixel.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical problems of the present invention mentioned above, other features and advantages of the present invention are described below, or it will be clearly understood by those skilled in the art from the description and description.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 유기 발광 소자, 상기 유기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제 1 스위칭 트랜지스터, 및 레퍼런스 라인에 공급되는 레퍼런스 전압을 상기 유기 발광 소자와 상기 구동 트랜지스터 사이인 센싱 노드에 공급하는 제 2 스위칭 트랜지스터를 포함하는 화소를 가지는 표시 패널; 및 상기 화소를 센싱 모드 또는 표시 모드로 구동하며, 상기 센싱 모드에서 상기 제 1 및 제 2 스위칭 트랜지스터의 스위칭에 따라 상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 패널 구동부를 포함하며, 상기 센싱 모드에서, 상기 패널 구동부는 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 것을 특징으로 한다.An organic light emitting display device according to the present invention for achieving the above technical problem is an organic light emitting device, a driving transistor for controlling the current flowing through the organic light emitting device, a first switching transistor for supplying a data voltage to the gate electrode of the driving transistor And a second switching transistor that supplies a reference voltage supplied to a reference line to a sensing node between the organic light emitting device and the driving transistor. And a panel driver driving the pixel in a sensing mode or a display mode, and sensing a driving characteristic value of the driving transistor through the reference line according to switching of the first and second switching transistors in the sensing mode, In the sensing mode, the panel driver turns off at least one of the first and second switching transistors using a gate-off voltage of a deterioration compensation bias level.

상기 표시 모드에서, 상기 패널 구동부는 기준 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 각각을 오프시키며, 상기 열화 보상 바이어스 레벨의 게이트 오프 전압은 상기 기준 레벨의 게이트 오프 전압과 다른 것을 특징으로 한다.In the display mode, the panel driver turns off each of the first and second switching transistors using a gate-off voltage of a reference level, and a gate-off voltage of the degradation compensation bias level is different from a gate-off voltage of the reference level. It is characterized by.

상기 패널 구동부는 상기 화소에 영상을 표시하는 수직 동기 신호, 전원 온 신호, 및 전원 오프 신호 중 적어도 하나에 기초하여 상기 화소를 센싱 모드로 구동시키는 것을 특징으로 한다.The panel driving unit may drive the pixel in a sensing mode based on at least one of a vertical synchronization signal, a power-on signal, and a power-off signal that displays an image on the pixel.

상기 패널 구동부는 상기 전원 온 신호 또는 상기 전원 오프 신호에 기초하여 상기 게이트 오프 전압의 전압 레벨을 설정하기 위한 게이트 오프 전압 데이터를 생성하는 타이밍 제어부; 하한 출력 전압이 설정되어 있고, 상기 게이트 오프 전압 데이터에 따라 상기 하한 출력 전압에 대응되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 생성하여 출력하는 전압 공급부; 상기 전압 공급부로부터 공급되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 로우(row) 구동부; 및 상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 컬럼(column) 구동부를 포함하여 구성된 것을 특징으로 한다.The panel driver may include a timing control unit generating gate-off voltage data for setting a voltage level of the gate-off voltage based on the power-on signal or the power-off signal; A voltage supply unit configured to generate and output a gate-off voltage of the deterioration compensation bias level corresponding to the lower output voltage according to the gate-off voltage data; A row driver for turning off at least one of the first and second switching transistors using a gate-off voltage of the deterioration compensation bias level supplied from the voltage supply unit; And a column driver sensing a driving characteristic value of the driving transistor through the reference line.

상기 패널 구동부는 상기 수직 동기 신호에 기초하여 상기 게이트 오프 전압의 전압 레벨을 설정하기 위한 게이트 오프 전압 데이터를 생성하는 타이밍 제어부; 하한 출력 전압이 설정되어 있고, 상기 게이트 오프 전압 데이터에 따라 상기 기준 레벨의 게이트 오프 전압과 상기 하한 출력 전압 사이의 전압에 대응되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 생성하여 출력하는 전압 공급부; 상기 전압 공급부로부터 공급되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 로우(row) 구동부; 및 상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 컬럼(column) 구동부를 포함하여 구성된 것을 특징으로 한다.The panel driver may include a timing controller generating gate-off voltage data for setting a voltage level of the gate-off voltage based on the vertical synchronization signal; A voltage supply unit configured to generate and output a gate-off voltage of the degradation compensation bias level corresponding to a voltage between the gate-off voltage of the reference level and the lower output voltage according to the gate-off voltage data; A row driver for turning off at least one of the first and second switching transistors using a gate-off voltage of the deterioration compensation bias level supplied from the voltage supply unit; And a column driver sensing a driving characteristic value of the driving transistor through the reference line.

상기 표시 모드에서, 상기 패널 구동부는 센싱된 상기 구동 트랜지스터의 구동 특성 값에 기초하여 상기 화소의 보상 데이터를 산출하여 메모리부에 저장하고, 상기 표시 모드시, 입력 데이터를 상기 메모리부에 저장되어 있는 상기 보상 데이터에 따라 보정하여 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하는 것을 특징으로 한다.In the display mode, the panel driver calculates compensation data of the pixel based on the driving characteristic value of the sensed driving transistor and stores the compensation data in the memory unit. In the display mode, input data is stored in the memory unit. And compensating according to the compensation data to generate pixel data and converting the pixel data to the data voltage.

상기 열화 보상 바이어스 레벨의 게이트 오프 전압은 네거티브 바이어스 전압인 것을 특징으로 한다.The gate-off voltage of the deterioration compensation bias level is characterized by being a negative bias voltage.

상기 제 1 및 제 2 스위칭 트랜지스터는 동시에 스위칭되는 것을 특징으로 한다.The first and second switching transistors are characterized in that they are switched simultaneously.

본 발명에 따르면, 센싱 모드에서 화소에 포함된 스위칭 트랜지스터에 네거티브 바이어스 전압을 인가함으로써 스위칭 트랜지스터의 문턱 전압 변화를 보상하거나 지연시켜 수명을 연장시킬 수 있다는 효과가 있다.According to the present invention, by applying a negative bias voltage to the switching transistor included in the pixel in the sensing mode, there is an effect that the threshold voltage change of the switching transistor can be compensated or delayed to extend the life.

또한, 본 발명에 따르면, 스위칭 트랜지스터의 문턱 전압 변화를 보상하거나 지연시켜 스위칭 트랜지스터의 전압 전달율을 향상시킴으로써 스위칭 트랜지스터의 문턱 전압 변화에 따른 전압 전달율 저하로 인한 화질 저하 및 신뢰성 저하를 개선할 수 있다.Further, according to the present invention, by compensating or delaying the change in the threshold voltage of the switching transistor, the voltage transfer rate of the switching transistor is improved to improve the deterioration of image quality and reliability due to the decrease in the voltage transfer rate due to the change in the threshold voltage of the switching transistor.

도 1은 일반적인 유기 발광 표시 장치의 화소 구조를 설명하기 위한 회로도이다.
도 2는 본 발명의 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 각 화소의 구조를 개략적으로 나타내는 도면이다.
도 4는 도 2에 도시된 컬럼(column) 구동부를 설명하기 위한 블록도이다.
도 5는 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 제 1 센싱 모드의 화소 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 제 1 센싱 모드의 구동 파형도이다.
도 7은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 제 2 센싱 모드의 구동 파형도이다.
도 8은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 표시 모드시 구동 파형도이다.
도 9는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 화소 구조를 설명하기 위한 도면이다.1 is a circuit diagram illustrating a pixel structure of a general organic light emitting display device.
2 is a view for explaining an organic light emitting display device according to an exemplary embodiment of the present invention.
3 is a diagram schematically showing a structure of each pixel illustrated in FIG. 2.
FIG. 4 is a block diagram illustrating a column driver illustrated in FIG. 2.
5 is a diagram for describing a pixel operation in a first sensing mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.
6 is a driving waveform diagram of a first sensing mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.
7 is a driving waveform diagram of a second sensing mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.
8 is a driving waveform diagram in a display mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.
9 is a diagram for describing a pixel structure of an organic light emitting diode display according to another exemplary embodiment of the present invention.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. The meaning of the terms described in this specification should be understood as follows.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.It should be understood that a singular expression includes a plurality of expressions unless the context clearly defines otherwise, and the terms "first", "second", etc. are intended to distinguish one component from another component, The scope of rights should not be limited by these terms.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that terms such as “include” or “have” do not preclude the existence or addition possibility of one or more other features or numbers, steps, actions, components, parts or combinations thereof.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.It should be understood that the term “at least one” includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item, and the third item" means 2 of the first item, the second item, or the third item, as well as the first item, the second item, and the third item, respectively. Any combination of items that can be presented from more than one dog.

이하에서는 본 발명에 따른 유기 발광 표시 장치의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the organic light emitting display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이고, 도 3은 도 2에 도시된 각 화소의 구조를 개략적으로 나타내는 도면이다.2 is a diagram for describing an organic light emitting diode display according to an exemplary embodiment of the present invention, and FIG. 3 is a diagram schematically showing the structure of each pixel illustrated in FIG. 2.

도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 유기 발광 표시 장치는 표시 패널(100), 및 패널 구동부(200)를 포함하여 구성된다.2 and 3, an organic light emitting diode display according to an exemplary embodiment of the present invention includes a display panel 100 and a panel driver 200.

상기 표시 패널(100)은 제 1 내지 제 m(단, m은 자연수) 스캔 제어 라인(SL1 내지 SLm), 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm), 제 1 내지 제 n(단, n은 m보다 큰 자연수) 데이터 라인(DL1 내지 DLn), 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn), 제 1 내지 제 n 구동 전원 라인(PL1 내지 PLn), 캐소드 전극(미도시), 및 복수의 화소(P)를 포함한다.The display panel 100 includes first to m (but m is a natural number) scan control lines SL1 to SLm, first to m sensing control lines SSL1 to SSLm, and first to n (however, n is a natural number greater than m) data lines DL1 to DLn, first to nth reference lines RL1 to RLn, first to nth driving power supply lines PL1 to PLn, cathode electrodes (not shown), and It includes a plurality of pixels (P).

상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm) 각각은 상기 표시 패널(100)의 제 1 방향, 즉 가로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.Each of the first to mth scan control lines SL1 to SLm is formed side by side to have a constant interval along a first direction, that is, a horizontal direction, of the display panel 100.

상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm) 각각은 상기 스캔 제어 라인(SL1 내지 SLm) 각각과 나란하도록 일정한 간격으로 형성된다.Each of the first to mth sensing control lines SSL1 to SSLm is formed at regular intervals to be parallel to each of the scan control lines SL1 to SLm.

상기 제 1 내지 제 n 데이터 라인(DL1 내지 DLn)은 상기 스캔 제어 라인들(SL1 내지 SLm) 및 센싱 제어 라인들(SSL1 내지 SSLm) 각각과 교차하도록 상기 표시 패널(100)의 제 2 방향, 즉 세로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.The first to nth data lines DL1 to DLn cross the scan control lines SL1 to SLm and the sensing control lines SSL1 to SSLm, respectively, in the second direction of the display panel 100, that is, It is formed side by side to have a constant spacing along the longitudinal direction.

상기 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn) 각각은 상기 데이터 라인(DL1 내지 DLn) 각각과 나란하도록 일정한 간격으로 형성된다.Each of the first to n-th reference lines RL1 to RLn is formed at regular intervals to be parallel to each of the data lines DL1 to DLn.

상기 제 1 내지 제 n 구동 전원 라인(PL1 내지 PLn) 각각은 상기 데이터 라인들(DL1 내지 DLn) 각각과 나란하도록 일정한 간격으로 형성된다. 여기서, 상기 제 1 내지 제 n 구동 전원 라인(PL1 내지 PLn) 각각은 상기 스캔 제어 라인들(SL1 내지 SLm) 각각과 나란하도록 일정한 간격으로 형성될 수도 있다. 이러한 상기 제 1 내지 제 n 구동 전원 라인(PL1 내지 PLn) 각각은 상기 표시 패널(100)의 상측 및/또는 하측에 형성된 구동 전원 공통 라인(CPL)에 공통적으로 연결될 수 있다.Each of the first to nth driving power lines PL1 to PLn is formed at regular intervals to be parallel to each of the data lines DL1 to DLn. Here, each of the first to nth driving power lines PL1 to PLn may be formed at regular intervals to be parallel to each of the scan control lines SL1 to SLm. Each of the first to nth driving power lines PL1 to PLn may be commonly connected to a driving power common line CPL formed on an upper side and/or a lower side of the display panel 100.

상기 캐소드 전극은 상기 표시 패널(100)의 전면(全面)에 통자로 형성되거나 상기 데이터 라인들(DL1 내지 DLn) 또는 상기 스캔 제어 라인들(SL1 내지 SLm) 각각과 나란하도록 일정한 간격으로 형성될 수도 있다.The cathode electrode may be formed as a passage on the entire surface of the display panel 100 or may be formed at regular intervals to be parallel to each of the data lines DL1 to DLn or the scan control lines SL1 to SLm. have.

상기 복수의 화소(P) 각각은 서로 교차하는 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm) 각각과 상기 제 1 내지 제 n 데이터 라인(DL1 내지 DLn) 각각에 의해 정의되는 화소 영역마다 형성된다. 여기서, 복수의 화소(P) 각각은 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 중 어느 하나일 수 있다. 하나의 영상을 표시하는 하나의 단위 화소는 인접한 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소를 포함하거나, 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있다.Each of the plurality of pixels P is formed for each pixel area defined by each of the first to mth scan control lines SL1 to SLm and each of the first to nth data lines DL1 to DLn that cross each other. do. Here, each of the plurality of pixels P may be any one of a red pixel, a green pixel, a blue pixel, and a white pixel. One unit pixel displaying one image may include adjacent red pixels, green pixels, blue pixels, and white pixels, or may include red pixels, green pixels, and blue pixels.

상기 복수의 화소(P) 각각은 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 구동 트랜지스터(Tdr), 커패시터(Cst), 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 트랜지스터(Tsw1, Tsw2, Tdr)는 N형 박막 트랜지스터(TFT)로서, a-Si TFT, poly-Si TFT, Oxide TFT, 또는 Organic TFT 등이 될 수 있다.Each of the plurality of pixels P may include a first switching transistor Tsw1, a second switching transistor Tsw2, a driving transistor Tdr, a capacitor Cst, and an organic light emitting diode OLED. Here, the transistors Tsw1, Tsw2, and Tdr are N-type thin film transistors (TFT), and may be a-Si TFT, poly-Si TFT, oxide TFT, or organic TFT.

상기 제 1 스위칭 트랜지스터(Tsw1)는 제 1 스캔 펄스(SP1)에 의해 스위칭되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 출력한다. 이를 위해, 상기 제 1 스위칭 트랜지스터(Tsw1)는 인접한 스캔 제어 라인(SL)에 연결된 게이트 전극, 인접한 데이터 라인(DL)에 연결된 소스 전극, 및 상기 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 연결된 드레인 전극을 포함한다.The first switching transistor Tsw1 is switched by the first scan pulse SP1 to output a data voltage Vdata supplied to the data line DL. To this end, the first switching transistor Tsw1 includes a gate electrode connected to an adjacent scan control line SL, a source electrode connected to an adjacent data line DL, and a first node that is a gate electrode of the driving transistor Tdr ( n1).

상기 제 2 스위칭 트랜지스터(Tsw2)는 제 2 스캔 펄스(SP2)에 의해 스위칭되어 레퍼런스 라인(RL)에 공급되는 전압(Vref or Vpre)을 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)(또는 센싱 노드)에 공급한다. 이를 위해, 상기 제 2 스위칭 트랜지스터(Tsw2)는 인접한 센싱 제어 라인(SSL)에 연결된 게이트 전극, 인접한 레퍼런스 라인(RL)에 연결된 소스 전극, 및 제 2 노드(n2)에 연결된 드레인 전극을 포함한다.The second switching transistor Tsw2 is switched by the second scan pulse SP2 to supply a voltage Vref or Vpre supplied to the reference line RL as a second node n2 that is a source electrode of the driving transistor Tdr. (Or sensing node). To this end, the second switching transistor Tsw2 includes a gate electrode connected to the adjacent sensing control line SSL, a source electrode connected to the adjacent reference line RL, and a drain electrode connected to the second node n2.

상기 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극, 즉 제 1 및 제 2 노드(n1, n2) 간에 접속되는 제 1 및 제 2 전극을 포함한다. 상기 커패시터(Cst)의 제 1 전극은 상기 제 1 노드(n1)에 연결되고, 상기 커패시터(Cst)의 제 2 전극은 상기 제 2 노드(n2)에 연결된다. 이러한 상기 커패시터(Cst)는 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 스위칭에 따라 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한 후, 충전된 전압에 따라 구동 트랜지스터(Tdr)를 스위칭시킨다.The capacitor Cst includes a gate electrode and a source electrode of the driving transistor Tdr, that is, first and second electrodes connected between the first and second nodes n1 and n2. The first electrode of the capacitor Cst is connected to the first node n1, and the second electrode of the capacitor Cst is connected to the second node n2. The capacitor Cst charges after charging the difference voltage of the voltage supplied to each of the first and second nodes n1 and n2 according to the switching of the first and second switching transistors Tsw1 and Tsw2, respectively. The driving transistor Tdr is switched according to the voltage applied.

상기 구동 트랜지스터(Tdr)는 상기 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(PL)으로부터 유기 발광 소자(OLED)로 흐르는 전류 량을 제어한다. 이를 위해, 상기 구동 트랜지스터(Tdr)는 상기 제 1 노드(n1)에 연결된 게이트 전극, 상기 제 2 노드(n2)에 연결된 소스 전극, 및 구동 전원 라인(PL)에 연결된 드레인 전극을 포함한다.The driving transistor Tdr is turned on by the voltage of the capacitor Cst to control the amount of current flowing from the driving power supply line PL to the organic light emitting diode OLED. To this end, the driving transistor Tdr includes a gate electrode connected to the first node n1, a source electrode connected to the second node n2, and a drain electrode connected to the driving power line PL.

상기 유기 발광 소자(OLED)는 구동 트랜지스터(Tdr)의 구동에 따라 흐르는 데이터 전류(Ioled)에 대응되는 휘도를 가지는 단색 광을 방출한다. 이를 위해, 상기 유기 발광 소자(OLED)는 상기 제 2 노드(n2)에 연결된 제 1 전극(예를 들어, 애노드 전극), 제 1 전극 상에 형성된 유기층(미도시), 및 유기층에 연결된 제 2 전극(예를 들어, 캐소드 전극)을 포함한다. 이때, 유기층은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기층은 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다. 그리고, 상기 제 2 전극은 복수의 화소(P) 각각에 개별적으로 연결되거나, 복수의 화소(P)에 공통적으로 연결될 수 있으며, 이러한 상기 제 2 전극에는 저전위 전원(EVss)이 공급된다.The organic light emitting diode OLED emits monochromatic light having luminance corresponding to the data current Ioled flowing according to the driving of the driving transistor Tdr. To this end, the organic light emitting device (OLED) is a first electrode (for example, an anode electrode) connected to the second node (n2), an organic layer (not shown) formed on the first electrode, and a second connected to the organic layer Electrodes (eg, cathode electrodes). At this time, the organic layer may be formed to have a structure of a hole transport layer/organic light emitting layer/electron transport layer or a structure of a hole injection layer/hole transport layer/organic light emitting layer/electron transport layer/electron injection layer. Furthermore, the organic layer may further include a functional layer for improving light emission efficiency and/or lifespan of the organic light emitting layer. In addition, the second electrode may be individually connected to each of the plurality of pixels P, or may be commonly connected to the plurality of pixels P, and low-potential power sources EVss are supplied to the second electrode.

상기 패널 구동부(200)는 상기 표시 패널(100)을 센싱 모드 또는 표시 모드로 구동한다.The panel driver 200 drives the display panel 100 in a sensing mode or a display mode.

상기 센싱 모드는 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 구동 특성 값, 즉 문턱 전압을 센싱하기 위한 상기 표시 패널(100)의 구동으로 정의될 수 있다. 상기 센싱 모드는 설정된 주기, 유기 발광 표시 장치의 전원 온 구간, 유기 발광 표시 장치의 전원 오프 구간, 또는 설정된 구동 시간 이후 전원 온 구간, 설정된 구동 시간 이후 전원 오프 구간마다 수행될 수 있는데, 사용자가 더이상 영상을 시청하지 않는 전원 오프 구간에 수행되는 것이 가장 바람직하다. 상기 센싱 모드는 수행시점에 따라 제 1 및 제 2 센싱 모드를 포함할 수 있다. 상기 제 1 센싱 모드는 화소(P)에 영상을 표시하는 수직 동기 신호에 기초한 수직 블랭크 구간에 수행될 수 있으며, 상기 제 2 센싱 모드는 상기 전원 온 구간 또는 상기 전원 오프 구간에 수행될 수 있다. 여기서, 상기 수직 블랭크 구간은 상기 수직 동기 신호의 블랭크 구간, 또는 이전 프레임의 마지막 데이터 인에이블 신호와 현재 프레임의 첫번째 데이터 인에이블 신호 사이의 구간에서 상기 수직 동기 신호의 블랭크 구간에 중첩되도록 설정될 있다.The sensing mode may be defined as a driving characteristic value of the driving transistor Tdr included in each pixel P, that is, driving of the display panel 100 for sensing a threshold voltage. The sensing mode may be performed every set period, the power-on period of the organic light emitting display device, the power-off period of the organic light-emitting display device, or the power-on period after the set driving time, the power-off period after the set driving time, but the user is no longer Most preferably, it is performed in a power-off period in which no video is viewed. The sensing mode may include first and second sensing modes according to the execution time. The first sensing mode may be performed in a vertical blank period based on a vertical synchronization signal displaying an image on the pixel P, and the second sensing mode may be performed in the power-on period or the power-off period. Here, the vertical blank period may be set to overlap the blank period of the vertical synchronization signal in a blank period of the vertical synchronization signal, or a period between the last data enable signal of the previous frame and the first data enable signal of the current frame. .

상기 표시 모드는 상기 센싱 모드에 의해 센싱된 화소별 구동 트랜지스터(Tdr)의 문턱 전압이 보상된 화소 데이터(DATA)를 이용하여 각 화소(P)에 영상을 표시하기 위한 상기 표시 패널(100)의 구동으로 정의될 수 있다.The display mode of the display panel 100 for displaying an image on each pixel P using pixel data DATA whose threshold voltage of the driving transistor Tdr for each pixel sensed by the sensing mode is compensated. Can be defined as driving.

상기 제 1 및 제 2 센싱 모드 각각에서, 상기 패널 구동부(200)는 각 화소(P)에 포함된 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 게이트 전압을 고정하여 상기 구동 트랜지스터(Tdr)를 소스 팔로워(source follow) 모드로 동작시키면서 상기 레퍼런스 라인(RL)을 통해 상기 구동 트랜지스터(Tdr)의 소스 전압을 센싱하여 센싱 데이터(Sdata)를 생성하고, 상기 센싱 데이터(Sdata)에 기초하여 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 산출하여 메모리(미도시)에 저장한다. 그리고, 상기 제 1 및 제 2 센싱 모드 각각에서, 상기 패널 구동부(200)는 메모리에 저장된 화소별 구동 트랜지스터(Tdr)의 문턱 전압에 대응되는 보상 값을 산출하고, 산출된 보상 값과 상기 메모리부(212)에 저장되어 있는 화소별 구동 트랜지스터(Tdr)에 대한 초기(또는 이전) 보상 값의 보상 편차 값을 산출한 다음, 산출된 보상 편차 값을 초기(또는 이전) 보상 값에 가산하거나 감산하여 각 화소(P)의 보상 데이터를 생성해 메모리부(212)에 저장한다.In each of the first and second sensing modes, the panel driver 200 fixes the gate voltages of the first and second switching transistors Tsw1 and Tsw2 included in each pixel P, thereby driving the driving transistor ( Operating the source voltage of the driving transistor Tdr through the reference line RL while operating Tdr) in a source follower mode to generate sensing data Sdata, and based on the sensing data Sdata. The threshold voltage of the driving transistor Tdr for each pixel is calculated and stored in a memory (not shown). In addition, in each of the first and second sensing modes, the panel driver 200 calculates a compensation value corresponding to a threshold voltage of the driving transistor Tdr for each pixel stored in the memory, and calculates the compensation value and the memory unit. After calculating the compensation deviation value of the initial (or previous) compensation value for the driving transistor Tdr for each pixel stored in (212), the calculated compensation deviation value is added to or subtracted from the initial (or previous) compensation value Compensation data of each pixel P is generated and stored in the memory unit 212.

특히, 상기 제 1 및 제 2 센싱 모드 각각에서, 상기 패널 구동부(200)는 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1, VGL2)을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 중 적어도 하나를 오프시킴으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압 변화를 보상한다. 여기서, 상기 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1, VGL2)은 표시 모드에서 사용되는 기준 레벨의 게이트 오프 전압(VGL)과 다른 전압 레벨을 갖는다.In particular, in each of the first and second sensing modes, the panel driver 200 of the first and second switching transistors Tsw1 and Tsw2 uses the gate-off voltages VGL1 and VGL2 of the deterioration compensation bias level. The threshold voltage change of each of the first and second switching transistors Tsw1 and Tsw2 is compensated by turning off at least one. Here, the gate-off voltages VGL1 and VGL2 of the degradation compensation bias level have a voltage level different from the gate-off voltage VGL of the reference level used in the display mode.

일 예로서, N형 박막 트랜지스터로 이루어진 상기 스위칭 트랜지스터(Tsw1, Tsw2)의 문턱 전압이 구동 시간에 따라 포지티브(positive) 쪽으로 변화되는 경우에 있어서, 상기 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1, VGL2)은 네거티브(negative) 바이어스 전압일 수 있다. 그리고, 상기 네거티브 바이어스 전압은 상기 제 1 및 제 2 센싱 모드에 따라 상이할 수 있다. 상기 제 1 센싱 모드의 네거티브 바이어스 전압은 상기 기준 레벨의 게이트 오프 전압(VGL)과 상기 제 2 센싱 모드의 네거티브 바이어스 전압 사이로 설정될 수 있으며, 상기 제 2 센싱 모드의 네거티브 바이어스 전압은 최대 하한 전압으로 설정될 수 있다.As an example, when the threshold voltages of the switching transistors Tsw1 and Tsw2 made of an N-type thin film transistor are changed to a positive side according to a driving time, the gate-off voltages VGL1 and VGL2 of the degradation compensation bias level ) May be a negative bias voltage. In addition, the negative bias voltage may be different depending on the first and second sensing modes. The negative bias voltage of the first sensing mode may be set between the gate-off voltage (VGL) of the reference level and the negative bias voltage of the second sensing mode, and the negative bias voltage of the second sensing mode may be a maximum lower limit voltage. Can be set.

상기 표시 모드에서, 상기 패널 구동부(200)는 상기 메모리부(212)에 저장되어 있는 화소별 보상 데이터에 기초하여 화소별의 입력 데이터(Idata)를 보정하여 화소별 화소 데이터(DATA)를 생성하고, 상기 화소별 화소 데이터(DATA)를 데이터 전압으로 변환하여 해당 화소(P)에 공급함과 동기되도록 상기 스캔 제어 라인(SL)에 제 1 스캔 펄스(SP1)를 공급하고, 상기 센싱 제어 라인(SSL)에 제 2 스캔 펄스(SP2)를 공급함으로써 각 화소(P)에 영상을 표시한다.In the display mode, the panel driver 200 corrects input data Ipixel for each pixel based on compensation data for each pixel stored in the memory unit 212 to generate pixel data DATA for each pixel, , Supplying a first scan pulse SP1 to the scan control line SL so as to be synchronized with supplying the corresponding pixel P by converting the pixel data DATA for each pixel to a data voltage, and the sensing control line SSL ), the second scan pulse SP2 is supplied to display an image in each pixel P.

상기 패널 구동부(200)는 타이밍 제어부(210), 전압 공급부(220), 로우(row) 구동부(230), 및 컬럼(column) 구동부(240)를 포함한다.The panel driving unit 200 includes a timing control unit 210, a voltage supply unit 220, a row driving unit 230, and a column driving unit 240.

상기 타이밍 제어부(210)는 외부의 구동 시스템으로부터 입력되는 전원 온/오프 신호(PS) 또는 타이밍 동기 신호(TSS)의 수직 동기 신호에 기초하여, 상기 로우(row) 구동부(230)와 상기 컬럼(column) 구동부(240) 각각을 상기 제 1 센싱 모드, 제 2 센싱 모드, 또는 표시 모드로 동작시킨다. 여기서, 상기 타이밍 동기 신호(TSS)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 및 클럭 신호 등을 포함할 수 있다.The timing control unit 210 is based on the vertical synchronization signal of the power on/off signal (PS) or the timing synchronization signal (TSS) input from an external driving system, the row driving unit 230 and the column ( column) Each of the driving units 240 is operated in the first sensing mode, the second sensing mode, or the display mode. Here, the timing synchronization signal TSS may include a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a clock signal.

상기 센싱 모드에서, 상기 타이밍 제어부(210)는 화소별 구동 트랜지스터(Tdr)를 소스 팔로워(source follow) 모드로 동작시켜 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하기 위한 센싱용 화소 데이터(DATA)와 제어 신호(DCS, RCS1, RCS2) 및 게이트 오프 전압 데이터(VGLdata)를 생성한다.In the sensing mode, the timing controller 210 operates the pixel-specific driving transistor Tdr in a source follower mode to sense pixel data DATA for sensing the threshold voltage of the pixel-specific driving transistor Tdr. ) And control signals DCS, RCS1, RCS2 and gate-off voltage data VGLdata.

구체적으로, 상기 제 1 센싱 모드에서, 상기 타이밍 제어부(210)는 수직 동기 신호의 블랭크 구간마다 적어도 한 수평 라인에 형성된 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하기 위한 센싱용 화소 데이터(DATA)와 제어 신호(DCS, RCS1, RCS2)를 생성함과 아울러 상기 제 1 및 제 2 스캔 펄스(SP1, SP2) 중 적어도 하나를 오프시키는 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 설정하기 위한 제 1 게이트 오프 전압 데이터(VGLdata1)를 생성한다. 그리고, 제 2 센싱 모드에서, 상기 타이밍 제어부(210)는 적어도 한 프레임 동안 수평 기간마다 각 수평 라인에 형성된 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하기 위한 센싱용 화소 데이터(DATA)와 제어 신호(DCS, RCS1, RCS2)를 생성함과 아울러 상기 제 1 및 제 2 스캔 펄스(SP1, SP2) 중 적어도 하나를 오프시키는 상기 제 2 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL2)을 설정하기 위한 제 2 게이트 오프 전압 데이터(VGLdata2)를 생성한다.Specifically, in the first sensing mode, the timing controller 210 senses pixel data DATA for sensing a threshold voltage of the driving transistor Tdr for each pixel formed in at least one horizontal line for each blank section of the vertical synchronization signal. ) And the gate-off voltage VGL1 of the first deterioration compensation bias level that generates at least one of the first and second scan pulses SP1 and SP2 while generating the control signals DCS, RCS1 and RCS2. First gate-off voltage data VGLdata1 for setting is generated. In addition, in the second sensing mode, the timing controller 210 controls and controls the sensing pixel data DATA for sensing the threshold voltage of the driving transistor Tdr for each pixel formed in each horizontal line for each horizontal period for at least one frame. For generating the signals DCS, RCS1 and RCS2, and for setting the gate-off voltage VGL2 of the second deterioration compensation bias level that turns off at least one of the first and second scan pulses SP1 and SP2. The second gate-off voltage data VGLdata2 is generated.

또한, 상기 타이밍 제어부(210)는 상기 센싱 모드에 따라 상기 컬럼(column) 구동부(240)로부터 제공되는 화소별 센싱 데이터(Sdata)에 대응되는 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 산출하여 메모리에 저장하고, 메모리에 저장된 화소별 구동 트랜지스터(Tdr)의 문턱 전압에 기초하여 화소별 보상 값을 산출하고, 산출된 화소별 보상 값과 상기 메모리부(212)에 저장되어 있는 화소별 구동 트랜지스터(Tdr)의 초기(또는 이전) 보상 값의 보상 편차 값을 산출한 다음, 산출된 보상 편차 값을 초기(또는 이전) 보상 값에 가산하거나 감산하여 화소별 보상 데이터를 생성해 메모리부(212)에 저장한다.In addition, the timing control unit 210 calculates a threshold voltage of the driving transistor Tdr for each pixel corresponding to the sensing data Spixel for each pixel provided from the column driver 240 according to the sensing mode, and stores the memory. And calculates compensation values for each pixel based on the threshold voltage of the driving transistor Tdr for each pixel stored in the memory, and calculates the compensation value for each pixel and the driving transistor for each pixel stored in the memory unit 212 ( After calculating the compensation deviation value of the initial (or previous) compensation value of Tdr), the calculated compensation deviation value is added to or subtracted from the initial (or previous) compensation value to generate compensation data for each pixel to the memory unit 212. To save.

상기 표시 모드에서, 상기 타이밍 제어부(210)는 외부의 구동 시스템(또는 그래픽 카드)으로부터 입력되는 화소별 입력 데이터(Idata)를 상기 메모리부(212)에 저장되어 있는 해당 화소(P)의 보상 데이터에 따라 보정하여 화소별 화소 데이터(DATA)를 생성하고, 생성된 화소 데이터(DATA)를 상기 컬럼(column) 구동부(240)에 제공하며, 외부의 구동 시스템(또는 그래픽 카드)으로부터 입력되는 타이밍 동기 신호(TSS)에 기초하여 상기 로우(row) 구동부(230)와 상기 컬럼(column) 구동부(240) 각각을 제어하기 위한 데이터 제어 신호(DCS)와 제 1 및 제 2 로우 제어 신호(RCS1, RCS2)를 생성함과 아울러 상기 제 1 및 제 2 스캔 펄스(SP1, SP2)의 게이트 오프 전압을 상기 기준 레벨로 설정하기 위한 제 3 게이트 오프 전압 데이터(VGLdata3)를 생성한다.In the display mode, the timing control unit 210 compensates data of the corresponding pixel P stored in the memory unit 212 by input data Idata for each pixel input from an external driving system (or graphic card). Correction according to the pixel data DATA for each pixel is generated, the generated pixel data DATA is provided to the column driver 240, and timing synchronization input from an external drive system (or graphic card) is generated. Data control signals (DCS) and first and second row control signals (RCS1, RCS2) for controlling each of the row driver (230) and the column driver (240) based on the signal (TSS) ) As well as third gate-off voltage data VGLdata3 for setting the gate-off voltages of the first and second scan pulses SP1 and SP2 to the reference level.

상기 전압 공급부(220)는 외부로부터 입력되는 입력 전원(Vin)을 이용하여 설정된 기준 레벨의 게이트 온 전압(VGH)을 생성해 상기 로우(row) 구동부(230)에 제공한다. 이와 동시에, 상기 전압 공급부(220)는 상기 입력 전원(Vin)을 이용하여, 상기 표시 모드 또는 상기 센싱 모드에 따라 상기 타이밍 제어부(210)로부터 공급되는 게이트 오프 전압 데이터(VGLdata1, VGLdata2, VGLdata3)에 대응되는 상기 기준 레벨 또는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1, VGL2, VGL2)을 생성해 상기 로우(row) 구동부(230)에 제공한다. 여기서, 상기 전압 공급부(220)는 하한 출력 전압과 상한 출력 전압이 설정되어 있으며, 설정된 하한 출력 전압과 상한 출력 전압 내에서 상기 게이트 온 전압(VGH)과 게이트 오프 전압(VGL, VGL1, VGL2)을 생성하게 된다. 예를 들어, 상기 전압 공급부(220)는 적어도 하나의 프로그래머블(programmable) 전압 생성기(미도시)를 포함하여 이루어질 수 있으며, 상기 프로그래머블 전압 생성기를 통해 상기 게이트 온 전압(VGH)과 게이트 오프 전압(VGL1, VGL2, VGL2)을 생성할 수 있으나, 반드시 이에 한정되지 않는다.The voltage supply unit 220 generates a gate-on voltage VGH having a reference level set by using an input power Vin input from the outside and provides it to the row driver 230. At the same time, the voltage supply unit 220 uses the input power supply Vin, to gate-off voltage data VGLdata1, VGLdata2, VGLdata3 supplied from the timing control unit 210 according to the display mode or the sensing mode. The gate-off voltages VGL1, VGL2, and VGL2 of the corresponding reference level or the degradation compensation bias level are generated and provided to the row driver 230. Here, the voltage supply unit 220 has a lower limit output voltage and an upper limit output voltage, and sets the gate-on voltage (VGH) and the gate-off voltage (VGL, VGL1, VGL2) within the set lower limit output voltage and the upper limit output voltage. Will generate. For example, the voltage supply unit 220 may include at least one programmable voltage generator (not shown), and the gate-on voltage VGH and the gate-off voltage VGL1 through the programmable voltage generator. , VGL2, VGL2), but is not limited thereto.

상기 표시 모드와 상기 센싱 모드에서, 상기 전압 공급부(220)는 스위칭 트랜지스터(Tsw1, Tsw2)의 구성 특성 또는 크기 등의 구동 조건에 따라 0V ~ 상기 상한 출력 전압 사이에 설정된 상기 기준 레벨의 게이트 온 전압(VGH)을 생성하게 된다.In the display mode and the sensing mode, the voltage supply unit 220 is a gate-on voltage of the reference level set between 0 V to the upper limit output voltage according to driving conditions such as configuration characteristics or size of the switching transistors Tsw1 and Tsw2. (VGH).

상기 표시 모드에서, 상기 전압 공급부(220)는 상기 표시 모드에 따라 타이밍 제어부(210)로부터 제공되는 상기 게이트 오프 전압 데이터(VGLdata)에 대응되도록 설정된 0V ~ 상기 하한 출력 전압 사이의 전압으로 설정된 상기 기준 레벨의 게이트 오프 전압(VGL)을 생성한다.In the display mode, the voltage supply unit 220 is the reference set to a voltage between 0V and the lower output voltage set to correspond to the gate-off voltage data VGLdata provided from the timing controller 210 according to the display mode. A gate-off voltage (VGL) of the level is generated.

상기 제 1 센싱 모드에서, 상기 전압 공급부(220)는 상기 제 1 센싱 모드에 따라 타이밍 제어부(210)로부터 제공되는 상기 제 1 게이트 오프 전압 데이터(VGLdata1)에 대응되도록 상기 기준 레벨의 게이트 오프 전압(VGL)과 상기 하한 출력 전압 사이의 전압으로 설정된 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 생성한다.In the first sensing mode, the voltage supply unit 220 corresponds to the first gate-off voltage data VGLdata1 provided from the timing controller 210 according to the first sensing mode. VGL) and a gate-off voltage VGL1 of the first deterioration compensation bias level set as a voltage between the lower output voltage.

상기 제 2 센싱 모드에서, 상기 전압 공급부(220)는 상기 제 2 센싱 모드에 따라 타이밍 제어부(210)로부터 제공되는 상기 제 2 게이트 오프 전압 데이터(VGLdata2)에 대응되도록 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)과 상기 하한 출력 전압 사이의 전압으로 설정되거나 상기 하한 출력 전압에 대응되는 상기 제 2 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL2)을 생성한다.In the second sensing mode, the voltage supply unit 220 of the first deterioration compensation bias level to correspond to the second gate-off voltage data VGLdata2 provided from the timing control unit 210 according to the second sensing mode. The gate-off voltage VGL2 of the second degradation compensation bias level is set to a voltage between the gate-off voltage VGL1 and the lower output voltage or corresponds to the lower output voltage.

추가적으로, 상기 제 1 및/또는 제 2 센싱 모드에서, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 중 어느 하나는 상기 기준 레벨의 게이트 오프 전압(VGL)에 의해 오프될 수 있는데, 이 경우, 상기 전압 공급부(220)는 상기 제 1 및/또는 제 2 센싱 모드에서 상기 기준 레벨의 게이트 오프 전압(VGL)과 상기 게이트 오프 전압 데이터(VGLdata1, VGLdata2)에 대응되는 상기 제 1 또는 제 2 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1, VGL2)을 생성할 수도 있다.Additionally, in the first and/or second sensing mode, any one of the first and second switching transistors Tsw1 and Tsw2 may be turned off by the gate-off voltage VGL of the reference level. The voltage supply unit 220 may degrade the first or second deterioration corresponding to the gate-off voltage VGL and the gate-off voltage data VGLdata1 and VGLdata2 of the reference level in the first and/or second sensing mode. The gate-off voltages VGL1 and VGL2 of the compensation bias level may be generated.

상기 로우(row) 구동부(230)는 상기 타이밍 제어부(210)로부터 공급되는 제 1 로우 제어 신호(RCS1)와 상기 전압 공급부(220)로부터 공급되는 상기 게이트 온 전압(VGH)과 상기 게이트 오프 전압(VGL, VGL1, VGL2)을 이용해 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm)에 순차적으로 공급되는 제 1 스캔 펄스(SP1)를 생성한다. 또한, 상기 로우(row) 구동부(230)는 상기 타이밍 제어부(210)로부터 공급되는 제 2 로우 제어 신호(RCS2)와 상기 전압 공급부(220)로부터 공급되는 상기 게이트 온 전압(VGH)과 상기 게이트 오프 전압(VGL, VGL1, VGL2)을 이용해 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm)에 순차적으로 공급되는 제 2 스캔 펄스(SP2)를 생성한다. 이를 위해, 일 예에 따른 로우(row) 구동부(230)는 스캔 라인 구동부(232) 및 센싱 라인 구동부(234)를 포함하여 구성된다.The row driver 230 includes a first row control signal RCS1 supplied from the timing controller 210 and the gate-on voltage VGH and the gate-off voltage supplied from the voltage supply unit 220 ( The first scan pulses SP1 are sequentially supplied to the first to mth scan control lines SL1 to SLm using VGL, VGL1, and VGL2. In addition, the row driving unit 230 includes the second row control signal RCS2 supplied from the timing control unit 210 and the gate-on voltage VGH and the gate-off supplied from the voltage supply unit 220. Voltages VGL, VGL1, and VGL2 are used to generate second scan pulses SP2 that are sequentially supplied to the first to mth sensing control lines SSL1 to SSLm. To this end, the row driving unit 230 according to an example includes a scan line driving unit 232 and a sensing line driving unit 234.

상기 스캔 라인 구동부(232)는 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm) 각각의 일측 및/또는 타측 각각 연결된다. 이러한 상기 스캔 라인 구동부(232)는 상기 제 1 로우 제어 신호(RCS1)에 기초하여 순차적으로 쉬프트되는 제 1 스캔 신호를 생성하고, 상기 게이트 온 전압(VGH)과 상기 게이트 오프 전압(VGL, VGL1, VGL2)을 이용하여 상기 제 1 스캔 신호를 제 1 스캔 펄스(SP1)로 레벨 쉬프팅시켜 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm)에 순차적으로 공급한다.The scan line driver 232 is connected to one side and/or the other side of each of the first to mth scan control lines SL1 to SLm. The scan line driver 232 generates a first scan signal that is sequentially shifted based on the first row control signal RCS1, and the gate-on voltage VGH and the gate-off voltages VGL, VGL1, VGL2) is used to level shift the first scan signal to the first scan pulse SP1 to sequentially supply the first to mth scan control lines SL1 to SLm.

상기 제 1 센싱 모드에서, 상기 스캔 라인 구동부(232)는 상기 게이트 온 전압(VGH)과 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 가지는 제 1 스캔 펄스(SP1)를 생성하여 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm)에 순차적으로 공급하게 된다. 또한, 상기 제 2 센싱 모드에서, 상기 게이트 온 전압(VGH)과 상기 제 2 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL2)의 제 1 스캔 펄스(SP1)를 생성하여 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm)에 순차적으로 공급하게 된다. 그리고, 상기 표시 모드에서, 상기 스캔 라인 구동부(232)는 상기 게이트 온 전압(VGH)과 상기 기준 레벨의 게이트 오프 전압(VGL)을 가지는 제 1 스캔 펄스(SP1)를 생성하여 상기 제 1 내지 제 m 스캔 제어 라인(SL1 내지 SLm)에 순차적으로 공급하게 된다.In the first sensing mode, the scan line driver 232 generates a first scan pulse SP1 having the gate-on voltage VGH and the gate-off voltage VGL1 of the first deterioration compensation bias level, thereby generating the first scan pulse SP1. The first to mth scan control lines SL1 to SLm are sequentially supplied. In addition, in the second sensing mode, the first to mth scans are generated by generating a first scan pulse SP1 of the gate off voltage VGL2 having the gate on voltage VGH and the second deterioration compensation bias level. The control lines SL1 to SLm are sequentially supplied. In addition, in the display mode, the scan line driver 232 generates the first scan pulse SP1 having the gate-on voltage VGH and the gate-off voltage VGL of the reference level to generate the first through first. m scan control lines SL1 to SLm are sequentially supplied.

상기 센싱 라인 구동부(234)는 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm) 각각의 일측 및/또는 타측 각각 연결된다. 이러한 상기 센싱 라인 구동부(234)는 상기 제 2 로우 제어 신호(RCS2)에 기초하여 순차적으로 쉬프트되는 제 2 스캔 신호를 생성하고, 상기 게이트 온 전압(VGH)과 상기 게이트 오프 전압(VGL, VGL1, VGL2)을 이용하여 상기 제 2 스캔 펄스(SP2)로 레벨 쉬프팅시켜 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm)에 순차적으로 공급한다.The sensing line driver 234 is connected to one side and/or the other side of each of the first to mth sensing control lines SSL1 to SSLm, respectively. The sensing line driver 234 generates a second scan signal that is sequentially shifted based on the second row control signal RCS2, and the gate-on voltage VGH and the gate-off voltages VGL, VGL1, VGL2) to level shift the second scan pulse SP2 to sequentially supply the first to mth sensing control lines SSL1 to SSLm.

상기 제 1 센싱 모드에서, 상기 센싱 라인 구동부(234)는 상기 게이트 온 전압(VGH)과 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 가지는 제 2 스캔 펄스(SP2)를 생성하여 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm)에 순차적으로 공급하게 된다. 또한, 상기 제 2 센싱 모드에서, 상기 게이트 온 전압(VGH)과 상기 제 2 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL2)을 가지는 제 2 스캔 펄스(SP2)를 생성하여 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm)에 순차적으로 공급하게 된다. 그리고, 상기 표시 모드에서, 상기 스캔 라인 구동부(232)는 상기 게이트 온 전압(VGH)과 상기 기준 레벨의 게이트 오프 전압(VGL)을 가지는 제 2 스캔 펄스(SP2)를 생성하여 상기 제 1 내지 제 m 센싱 제어 라인(SSL1 내지 SSLm)에 순차적으로 공급하게 된다.In the first sensing mode, the sensing line driver 234 generates the second scan pulse SP2 having the gate-on voltage VGH and the gate-off voltage VGL1 of the first deterioration compensation bias level to generate the second scan pulse SP2. The first to mth sensing control lines SSL1 to SSLm are sequentially supplied. Further, in the second sensing mode, the first to mth sensing is generated by generating a second scan pulse SP2 having the gate-on voltage VGH and the gate-off voltage VGL2 of the second deterioration compensation bias level. The control lines (SSL1 to SSLm) are sequentially supplied. In addition, in the display mode, the scan line driver 232 generates a second scan pulse SP2 having the gate-on voltage VGH and the gate-off voltage VGL of the reference level to generate the first through first. m is sequentially supplied to the sensing control lines SSL1 to SSLm.

상기 컬럼(column) 구동부(240)는 제 1 내지 제 n 데이터 라인(DL1 내지 DLn)과 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn)에 연결되어 타이밍 제어부(210)의 모드 제어에 따라 제 1 센싱 모드, 제 2 센싱 모드 또는 표시 모드로 동작한다.The column driver 240 is connected to the first to n-th data lines DL1 to DLn and the first to n-th reference lines RL1 to RLn to perform the first control according to the mode control of the timing controller 210. It operates in sensing mode, second sensing mode, or display mode.

상기 제 1 또는 제 2 센싱 모드에서, 상기 컬럼(column) 구동부(240)는 상기 타이밍 제어부(210)로부터 공급되는 상기 제 1 또는 제 2 센싱 모드의 데이터 제어 신호(DCS)에 응답하여 레퍼런스 라인(RL1 내지 RLn)을 통해 화소별 구동 트랜지스터(Tdr)의 소스 전압(또는 센싱 노드의 전압)을 센싱하여 센싱 데이터(Sdata)를 생성하고, 생성된 센싱 데이터(Sdata)를 타이밍 제어부(210)에 제공한다. 그리고, 상기 표시 모드에서, 상기 컬럼(column) 구동부(240)는 상기 타이밍 제어부(210)로부터 공급되는 상기 표시 모드의 데이터 제어 신호(DCS)에 응답하여, 수평 라인 단위로 데이터 전압(Vdata)을 해당 데이터 라인(DL1 내지 DLn)에 공급함과 동시에 레퍼런스 전압(Vref)을 해당 레퍼런스 라인(RL1 내지 RLn)에 각각 공급한다. 이를 위해, 상기 컬럼(column) 구동부(240)는, 도 4에 도시된 바와 같이, 데이터 구동부(242), 스위칭부(244), 및 센싱부(246)를 포함하여 구성된다.In the first or second sensing mode, the column driving unit 240 is a reference line (in response to the data control signal (DCS) of the first or second sensing mode supplied from the timing control unit 210) The sensing voltage Sdata is generated by sensing the source voltage (or the voltage of the sensing node) of the driving transistor Tdr for each pixel through RL1 to RLn, and the generated sensing data Sdata is provided to the timing controller 210. do. In addition, in the display mode, the column driver 240 responds to the data control signal DCS of the display mode supplied from the timing controller 210 to generate a data voltage Vdata in units of horizontal lines. The reference voltages Vref are supplied to the corresponding reference lines RL1 to RLn, respectively, while being supplied to the corresponding data lines DL1 to DLn. To this end, the column (column) driving unit 240, as shown in Figure 4, is configured to include a data driving unit 242, a switching unit 244, and a sensing unit 246.

상기 데이터 구동부(242)는 상기 표시 모드 또는 상기 센싱 모드에 따라 상기 타이밍 제어부(210)로부터 공급되는 데이터 제어 신호(DCS)에 응답하여, 상기 타이밍 제어부(210)로부터 공급되는 화소 데이터(DATA)를 데이터 전압으로 변환하여 해당 데이터 라인(DL1 내지 DLn)에 공급한다. 이를 위해, 상기 데이터 구동부(242)는 쉬프트 레지스터부, 래치부, 계조 전압 생성부, 및 디지털-아날로그 변환부를 포함한다.The data driver 242 receives the pixel data DATA supplied from the timing controller 210 in response to the data control signal DCS supplied from the timing controller 210 according to the display mode or the sensing mode. It is converted to a data voltage and supplied to the corresponding data lines DL1 to DLn. To this end, the data driving unit 242 includes a shift register unit, a latch unit, a gradation voltage generator, and a digital-analog converter.

상기 쉬프트 레지스터부는 상기 데이터 제어 신호(DCS)의 소스 스타트 신호와 소스 쉬프트 클럭을 이용하여 상기 소스 쉬프트 클럭에 따라 상기 소스 스타트 신호를 쉬프트시킴으로써 샘플링 신호를 순차적으로 출력한다. 상기 래치부는 상기 샘플링 신호에 따라 입력되는 화소 데이터(DATA)를 순차적으로 샘플링하여 래치하고, 상기 데이터 제어 신호(DCS)의 소스 출력 인에이블 신호에 따라 1수평 라인분의 래치 데이터를 동시에 출력한다. 상기 계조 전압 생성부는 외부로부터 입력되는 복수의 기준 감마 전압(RGV)을 이용하여 화소 데이터(DATA)의 계조 수에 대응되는 각기 복수의 다른 계조 전압을 생성한다. 상기 디지털-아날로그 변환부는 상기 계조 전압 생성부로부터 공급되는 복수의 계조 전압 중에서 래치 데이터에 대응되는 계조 전압을 데이터 전압(Vdata)으로 선택하여 해당 데이터 라인(DL1 내지 DLn)으로 출력한다. 이러한 상기 데이터 구동부(242)는 표시 모드시 화소별 화소 데이터(DATA)에 대응되는 데이터 전압(Vdata)을 해당 데이터 라인(DL1 내지 DLn)에 공급하고, 센싱 모드시 설정된 센싱용 데이터 전압(Vdata)을 해당 데이터 라인(DL1 내지 DLn)에 공급한다.The shift register unit sequentially outputs a sampling signal by shifting the source start signal according to the source shift clock using a source start signal and a source shift clock of the data control signal DCS. The latch unit sequentially samples and latches the pixel data DATA input according to the sampling signal, and simultaneously outputs one horizontal line of latch data according to the source output enable signal of the data control signal DCS. The gradation voltage generator generates a plurality of different gradation voltages corresponding to the number of gradations of the pixel data DATA using a plurality of reference gamma voltages RGV input from the outside. The digital-analog converter selects a gradation voltage corresponding to latch data from among a plurality of gradation voltages supplied from the gradation voltage generator as a data voltage Vdata and outputs the gradation voltage to corresponding data lines DL1 to DLn. The data driver 242 supplies the data voltage Vdata corresponding to the pixel data DATA for each pixel in the display mode to the corresponding data lines DL1 to DLn, and the sensing data voltage Vdata set in the sensing mode. Is supplied to the corresponding data lines DL1 to DLn.

상기 스위칭부(244)는 상기 표시 모드에 따라 상기 타이밍 제어부(210)로부터 공급되는 데이터 제어 신호(DCS)에 응답하여, 외부로부터 공급되는 레퍼런스 전압(Vref)을 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn)에 각각 공급한다. 그리고, 상기 스위칭부(244)는 상기 센싱 모드에 따라 상기 타이밍 제어부(210)로부터 공급되는 데이터 제어 신호(DCS)에 응답하여, 외부로부터 공급되는 프리차징 전압(Vpre)을 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn)에 각각 공급하여 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn) 각각을 프리차징 전압(Vpre)으로 초기화한 후, 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn) 각각을 센싱부(246)에 연결시킨다. 이를 위해, 일 예에 따른 스위칭부(244)는 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn) 각각과 센싱부(246)에 연결되는 제 1 내지 제 n 선택기(244a 내지 244n)를 포함하여 구성될 수 있으며, 상기 선택기(244a 내지 244n)는 멀티플렉서로 이루어질 수 있다.The switching unit 244 responds to the data control signal DCS supplied from the timing controller 210 according to the display mode, and sets the reference voltage Vref supplied from the outside to the first to nth reference lines RL1. To RLn), respectively. In addition, the switching unit 244 is a first to n-th reference to the pre-charging voltage (Vpre) supplied from the outside in response to the data control signal (DCS) supplied from the timing control unit 210 according to the sensing mode Each of the first to nth reference lines RL1 to RLn is initialized to a precharging voltage Vpre by supplying to the lines RL1 to RLn, respectively, and then each of the first to nth reference lines RL1 to RLn is sensed. Connect to the part 246. To this end, the switching unit 244 according to an example includes first to nth selector lines 244a to 244n connected to each of the first to nth reference lines RL1 to RLn and the sensing unit 246. The selectors 244a to 244n may be made of a multiplexer.

상기 센싱부(246)는 상기 센싱 모드시 상기 스위칭부(244)를 통해 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn)에 연결되어 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn) 각각의 전압(또는 전류)을 센싱하고, 센싱된 전압에 대응되는 센싱 데이터(Sdata)를 생성하여 타이밍 제어부(210)에 제공한다. 이를 위해, 상기 센싱부(246)는 상기 스위칭부(244)를 통해 제 1 내지 제 n 레퍼런스 라인(RL1 내지 RLn)에 연결되는 제 1 내지 제 n 아날로그-디지털 변환기(246a 내지 246n)를 포함하여 구성될 수 있다. 여기서, 상기 센싱부(246)는 레퍼런스 라인(RL)의 전압 또는 레퍼런스 라인(RL1 내지 RLn)에 흐르는 전류를 센싱하여 센싱 전압을 생성해 해당 아날로그-디지털 변환기(246a 내지 246n)로 출력하는 제 1 내지 제 n 연산 증폭기(미도시)를 더 포함하여 구성될 수도 있다.The sensing unit 246 is connected to the first to n-th reference lines RL1 to RLn through the switching unit 244 in the sensing mode, and the voltage of each of the first to n-th reference lines RL1 to RLn ( Alternatively, current) is sensed, and sensing data Sdata corresponding to the sensed voltage is generated and provided to the timing controller 210. To this end, the sensing unit 246 includes first to nth analog-to-digital converters 246a to 246n connected to the first to nth reference lines RL1 to RLn through the switching unit 244. Can be configured. Here, the sensing unit 246 senses the voltage of the reference line RL or the current flowing through the reference lines RL1 to RLn, generates a sensing voltage, and outputs the first to the corresponding analog-to-digital converters 246a to 246n. It may be configured to further include an n-th operational amplifier (not shown).

이와 같은, 본 발명의 실시 예에 따른 유기 발광 표시 장치는 센싱 모드에서 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각에 네거티브 바이어스 전압을 인가함으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압 변화를 보상하거나 지연시켜 수명을 연장시킬 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention may apply the negative bias voltage to each of the first and second switching transistors Tsw1 and Tsw2 in the sensing mode, thereby causing the first and second switching transistors Tsw1, Tsw2) Each threshold voltage change can be compensated or delayed to extend the life.

도 5는 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 센싱 모드의 화소 동작을 설명하기 위한 도면이고, 도 6은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 제 1 센싱 모드의 구동 파형도이다.5 is a diagram for explaining a pixel operation of a sensing mode in an organic light emitting display device according to an exemplary embodiment of the present invention, and FIG. 6 is a first sensing mode in an organic light emitting display device according to an exemplary embodiment of the present invention It is a driving waveform diagram.

우선, 도 2, 도 5, 및 도 6을 참조하면, 상기 제 1 센싱 모드에서, 각 화소(P)는 제 1 내지 제 3 기간(t1, t2, t3)으로 동작하게 된다.First, referring to FIGS. 2, 5, and 6, in the first sensing mode, each pixel P operates in the first to third periods t1, t2, and t3.

상기 제 1 센싱 모드에서, 상기 타이밍 제어부(120)는 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하기 위한 센싱용 데이터(DATA)를 생성하여 상기 컬럼(column) 구동부(240)에 제공하며, 입력되는 타이밍 동기 신호(TSS)에 기초하여 상기 로우(row) 구동부(230)와 상기 컬럼(column) 구동부(240) 각각을 제 1 센싱 모드로 제어하기 위한 데이터 제어 신호(DCS)와 제 1 및 제 2 로우 제어 신호(RCS1, RCS2)를 생성한다. 또한, 상기 제 1 센싱 모드에서, 상기 타이밍 제어부(210)는 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 생성하기 위한 제 1 게이트 오프 전압 데이터(VGLdata1)를 생성하여 전압 공급부(220)에 제공한다.In the first sensing mode, the timing controller 120 generates sensing data DATA for sensing the threshold voltage of the driving transistor Tdr for each pixel and provides it to the column driver 240. A data control signal (DCS) for controlling each of the row driver 230 and the column driver 240 in a first sensing mode based on the input timing synchronization signal (TSS) and the first and The second row control signals RCS1 and RCS2 are generated. In addition, in the first sensing mode, the timing control unit 210 generates first gate-off voltage data VGLdata1 for generating the gate-off voltage VGL1 of the first deterioration compensation bias level, thereby supplying a voltage to the voltage supply unit 220 ).

상기 제 1 센싱 모드에서, 상기 전압 공급부(220)는 상기 타이밍 제어부(210)로부터 공급되는 제 1 게이트 오프 전압 데이터(VGLdata1)에 대응되는 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)을 생성함과 동시에 기준 레벨을 가지는 게이트 온 전압(VGH)을 생성하여 상기 로우(row) 구동부(230)에 제공한다.In the first sensing mode, the voltage supply unit 220 sets the gate-off voltage VGL1 of the first degradation compensation bias level corresponding to the first gate-off voltage data VGLdata1 supplied from the timing control unit 210. At the same time as it is generated, a gate-on voltage VGH having a reference level is generated and provided to the row driver 230.

상기 제 1 센싱 모드에서, 상기 로우(row) 구동부(230)는 상기 제 1 로우 제어 신호(RCS1)와 상기 전압 공급부(220)로부터 공급되는 상기 기준 레벨을 가지는 게이트 온 전압(VGH)과 상기 제 1 열화 보상 바이어스 레벨의 게이트 오프 전압(VGL1)에 따라 제 1 및 제 2 스캔 펄스(SP1, SP2)를 생성하여 해당하는 상기 스캔 제어 라인(SL)과 센싱 제어 라인(SSL)에 공급한다.In the first sensing mode, the row driver 230 includes the first row control signal RCS1 and the gate-on voltage VGH having the reference level supplied from the voltage supply unit 220 and the first The first and second scan pulses SP1 and SP2 are generated according to the gate-off voltage VGL1 of one deterioration compensation bias level and supplied to the corresponding scan control line SL and the sensing control line SSL.

상기 제 1 센싱 모드에서, 상기 컬럼(column) 구동부(240)는 상기 센싱용 화소 데이터(DATA)와 상기 데이터 제어 신호(DCS)에 기초한 데이터 구동부(242)의 구동에 따라 센싱용 데이터 전압(Vdata)을 해당 데이터 라인(DL)에 공급하고, 상기 데이터 제어 신호(DCS)에 기초한 스위칭부(244)와 센싱부(246)의 구동에 따라 레퍼런스 라인(RL)을 통해 수평 기간 단위로 상기 각 화소(P)에 포함된 구동 트랜지스터(Tdr)의 문턱 전압을 순차적으로 센싱한다.In the first sensing mode, the column driver 240 is a sensing data voltage Vdata according to the driving of the data driver 242 based on the sensing pixel data DATA and the data control signal DCS. ) To the corresponding data line DL, and each pixel in a horizontal period unit through the reference line RL according to the driving of the switching unit 244 and the sensing unit 246 based on the data control signal DCS. The threshold voltage of the driving transistor Tdr included in (P) is sequentially sensed.

이하에서는 도 5 및 도 6을 참조하여 본 발명의 실시 예에 따른 유기 발광 표시 장치의 제 1 센싱 모드를 설명하면 다음과 같다.Hereinafter, a first sensing mode of the organic light emitting diode display according to the exemplary embodiment of the present invention will be described with reference to FIGS. 5 and 6.

상기 제 1 기간(t1)에서는, 게이트 온 전압의 제 1 스캔 펄스(SP1)에 의해 제 1 스위칭 트랜지스터(Tsw1)가 턴-온되어 데이터 라인(DL)에 공급되는 센싱용 데이터 전압(Vdata)이 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급되며, 게이트 온 전압의 제 2 스캔 펄스(SP2)에 의해 제 2 스위칭 트랜지스터(Tsw2)가 턴-온되어 레퍼런스 라인(RL)에 공급되는 프리차징 전압(Vpre)이 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 공급된다. 이때, 상기 센싱용 데이터 전압(Vdata)은 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하기 위해 설정된 타겟 전압의 레벨을 갖는다. 이에 따라, 상기 제 1 기간(t1) 동안, 구동 트랜지스터(Tdr)의 소스 전압과 상기 레퍼런스 라인(RL)은 프리차징 전압(Vpre)으로 초기화된다.In the first period t1, the first switching transistor Tsw1 is turned on by the first scan pulse SP1 of the gate-on voltage to sense data voltage Vdata supplied to the data line DL. The second switching transistor Tsw2 is turned on by the second scan pulse SP2 of the gate-on voltage to be supplied to the first node n1, that is, the gate electrode of the driving transistor Tdr, and the reference line RL. The pre-charging voltage Vpre supplied to the second node n2 is supplied to the source electrode of the driving transistor Tdr. At this time, the sensing data voltage Vdata has a target voltage level set to sense the threshold voltage of the driving transistor Tdr. Accordingly, during the first period t1, the source voltage of the driving transistor Tdr and the reference line RL are initialized to the pre-charging voltage Vpre.

그런 다음, 상기 제 2 기간(t2)에서는, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각이 상기 게이트 온 전압(VGH)에 의해 선형(linear) 구동 모드로 동작하는 상태에서, 상기 컬럼(column) 구동부(240)의 스위칭부(244)에 의해 상기 레퍼런스 라인(RL)이 플로팅 상태로 전환된다. 이에 따라, 상기 구동 트랜지스터(Tdr)가 게이트 전극에 공급되는 바이어스 전압인 센싱용 데이터 전압(Vdata)에 의해 포화(saturation) 구동 모드로 동작하게 되고, 이로 인하여 플로팅 상태의 레퍼런스 라인(RL)에는 데이터 전압(Vdata)과 구동 트랜지스터(Tdr)의 문턱 전압(Vth)의 차 전압(Vdata-Vth)이 충전되게 된다.Then, in the second period t2, in the state in which each of the first and second switching transistors Tsw1 and Tsw2 operates in a linear driving mode by the gate-on voltage VGH, the column The reference line RL is switched to the floating state by the switching unit 244 of the (column) driving unit 240. Accordingly, the driving transistor Tdr operates in a saturation driving mode by the sensing data voltage Vdata, which is a bias voltage supplied to the gate electrode, thereby causing data to be transferred to the floating reference line RL. The difference voltage Vdata-Vth between the voltage Vdata and the threshold voltage Vth of the driving transistor Tdr is charged.

그런 다음, 상기 제 3 기간(t3)에서는, 상기 제 1 스위칭 트랜지스터(Tsw1)의 턴-온 상태가 유지된 상태에서, 상기 제 1 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL1)의 제 2 스캔 펄스(SP2)에 의해 제 2 스위칭 트랜지스터(Tsw2)가 턴-오프되고, 상기 레퍼런스 라인(RL)이 상기 컬럼(column) 구동부(240)의 스위칭부(244)에 의해 상기 센싱부(246)에 연결된다. 이에 따라, 상기 센싱부(246)는 상기 레퍼런스 라인(RL)에 충전되어 있는 전압(Vsense)을 센싱하고, 센싱된 전압(Vsense)을 아날로그-디지털 변환하여 센싱 데이터(Sdata)를 생성해 타이밍 제어부(210)에 제공한다.Then, in the third period t3, while the turn-on state of the first switching transistor Tsw1 is maintained, the second scan of the gate-off voltage VGL1 having the first deterioration compensation bias level The second switching transistor Tsw2 is turned off by the pulse SP2, and the reference line RL is connected to the sensing unit 246 by the switching unit 244 of the column driver 240. Connected. Accordingly, the sensing unit 246 senses the voltage Vsense charged in the reference line RL, converts the sensed voltage Vsense to analog-digital conversion, generates sensing data Sdata, and generates a timing control unit. (210).

상기 제 3 기간(t3)에서, 상기 제 1 스위칭 트랜지스터(Tsw1)는 제 2 스위칭 트랜지스터(Tsw2)의 턴-오프 시점에서 일정 시간 이후, 또는 제 2 스위칭 트랜지스터(Tsw2)와 동시에 상기 제 1 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL1)에 의해 턴-오프된다.In the third period t3, the first switching transistor Tsw1 is compensated for the first deterioration after a predetermined time at the turn-off time of the second switching transistor Tsw2 or simultaneously with the second switching transistor Tsw2. It is turned off by the gate off voltage VGL1 having a bias level.

따라서, 상기 타이밍 제어부(210)는 상기 데이터 전압(Vdata)과 상기 센싱부(246)로부터 제공되는 센싱 데이터(Sdata)에 기초하여 상기 구동 트랜지스터(Tdr)의 문턱 전압(Vth)을 산출하고, 산출된 구동 트랜지스터(Tdr)의 문턱 전압(Vth)을 메모리부(212)에 저장한다. 이때, 상기 구동 트랜지스터(Tdr)의 문턱 전압(Vth)은 상기 데이터 전압(Vdata)에서 상기 센싱부(246)의 센싱 전압(Vsense)을 뺀 전압(Vdata-Vsense)이 될 수 있다.Accordingly, the timing controller 210 calculates and calculates a threshold voltage Vth of the driving transistor Tdr based on the data voltage Vdata and the sensing data Sdata provided from the sensing unit 246. The threshold voltage Vth of the driven driving transistor Tdr is stored in the memory unit 212. In this case, the threshold voltage Vth of the driving transistor Tdr may be a voltage Vdata-Vsense minus the sensing voltage Vsense of the sensing unit 246 from the data voltage Vdata.

이와 같은, 상기 제 1 센싱 모드에서, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각은 상기 제 1 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL1)에 의해 턴-오프되게 된다. 이때, 상기 제 1 열화 보상 바이어스 레벨에 의해, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 게이트 전극-소스 전극 사이에 네거티브 바이어스 전압이 걸림으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압이 네거티브 쪽으로 변화되게 된다.In the first sensing mode, each of the first and second switching transistors Tsw1 and Tsw2 is turned off by the gate-off voltage VGL1 having the first deterioration compensation bias level. In this case, the first and second switching transistors Tsw1 are applied by a negative bias voltage between the gate electrode and source electrodes of the first and second switching transistors Tsw1 and Tsw2 by the first deterioration compensation bias level. , Tsw2) Each threshold voltage is changed to the negative side.

따라서, 본 발명은 제 1 센싱 모드에서 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각에 네거티브 바이어스 전압을 인가함으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압 변화를 보상하거나 지연시켜 수명을 연장시킬 수 있다.Accordingly, the present invention changes the threshold voltage of each of the first and second switching transistors Tsw1 and Tsw2 by applying a negative bias voltage to each of the first and second switching transistors Tsw1 and Tsw2 in the first sensing mode. Compensation or delay can be used to extend life.

도 7은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 제 2 센싱 모드의 구동 파형도이다.7 is a driving waveform diagram of a second sensing mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 7에서 알 수 있듯이, 상기 제 2 센싱 모드에서 각 화소(P)는 상기 제 1 센싱 모드와 마찬가지로 제 1 및 제 2 스캔 펄스(SP1, SP2)에 의해 제 1 내지 제 3 기간(t1, t2, t3)으로 동작하므로, 이하 중복 설명은 생략하기로 한다.As can be seen in FIG. 7, in the second sensing mode, each pixel P is first to third periods t1 and t2 by the first and second scan pulses SP1 and SP2 as in the first sensing mode. , t3), the duplicate description will be omitted below.

먼저, 상기 제 2 센싱 모드는 전원 온 구간 또는 전원 오프 구간, 각 화소에 컬러 영상을 표시되지 않는 상태에서 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하게 된다. 이에 따라, 상기 제 2 센싱 모드에서는 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각을 상기 제 2 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL2)을 턴-오프시킴으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 게이트 전극-소스 전극 사이에 상기 제 1 센싱 모드보다 더큰 네거티브 바이어스 전압, 보다 바람직하게는 상기 전압 공급부(220)의 최대 하한 전압을 인가하게 된다. 이에 따라, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압은 상기 제 1 센싱 모드 때보다 더 네거티브 쪽으로 변화되게 된다.First, in the second sensing mode, a threshold voltage of the driving transistor Tdr for each pixel is sensed in a state in which a color image is not displayed for each pixel in a power-on period or a power-off period. Accordingly, in the second sensing mode, the first and second switching transistors Tsw1 and Tsw2 turn-off the gate-off voltage VGL2 having the second deterioration compensation bias level, respectively. Between the gate electrode and the source electrode of each of the switching transistors Tsw1 and Tsw2, a larger negative bias voltage than the first sensing mode, and more preferably, a maximum lower limit voltage of the voltage supply unit 220 is applied. Accordingly, threshold voltages of each of the first and second switching transistors Tsw1 and Tsw2 are changed toward a more negative side than in the first sensing mode.

따라서, 본 발명은 제 2 센싱 모드시, 상기 전압 공급부(220)에서 출력할 수 있는 최대 하한 전압을 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각에 네거티브 바이어스 전압을 인가함으로써 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압 변화를 보상하거나 더욱 지연시켜 수명을 더욱 연장시킬 수 있다.Accordingly, in the second sensing mode, the first lower voltage is applied to the first and second switching transistors Tsw1 and Tsw2 by applying a negative bias voltage to the maximum lower limit voltage that can be output from the voltage supply unit 220. And compensating or further delaying a change in the threshold voltage of each of the second switching transistors Tsw1 and Tsw2, thereby further extending life.

추가적으로, 도 5 및 도 6에서는, 상기 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL2)을 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각에 동일하게 인가하는 것으로 도시하였지만, 이에 한정되지 않고, 상기 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL2)은 상기 제 1 또는 제 2 스위칭 트랜지스터(Tsw1, Tsw2)에만 인가될 수 있다.Additionally, in FIGS. 5 and 6, the gate-off voltage VGL2 having the deterioration compensation bias level is applied to each of the first and second switching transistors Tsw1 and Tsw2, but is not limited thereto. The gate-off voltage VGL2 having the deterioration compensation bias level may be applied only to the first or second switching transistors Tsw1 and Tsw2.

도 8은 본 발명의 실시 예에 따른 유기 발광 표시 장치에 있어서, 표시 모드시 구동 파형도이다.8 is a driving waveform diagram in a display mode in an organic light emitting diode display according to an exemplary embodiment of the present invention.

우선, 도 2, 도 4, 및 도 8을 참조하면, 상기 표시 모드에서, 각 화소(P)는 어드레싱 기간(DM_t1) 및 발광 기간(DM_t2)으로 동작하게 된다.First, referring to FIGS. 2, 4, and 8, in the display mode, each pixel P operates in an addressing period DM_t1 and a light emitting period DM_t2.

상기 표시 모드에서, 상기 타이밍 제어부(210)는 입력되는 화소별 입력 데이터(Idata)를 상기 메모리부(212)에 저장되어 있는 화소별의 구동 트랜지스터(Tdr)의 보상 데이터에 따라 보정하여 화소별 화소 데이터(DATA)를 생성하고, 생성된 화소별 화소 데이터(DATA)를 상기 컬럼(column) 구동부(240)에 제공하며, 입력되는 타이밍 동기 신호(TSS)에 기초하여 상기 로우(row) 구동부(230)와 상기 컬럼(column) 구동부(240) 각각을 표시 모드로 제어하기 위한 데이터 제어 신호(DCS)와 제 1 및 제 2 로우 제어 신호(RCS1, RCS2)를 생성한다. 또한, 상기 표시 모드에서, 상기 타이밍 제어부(210)는 상기 기준 레벨의 게이트 오프 전압(VGL1)을 생성하기 위한 제 3 게이트 오프 전압 데이터(VGLdata3)를 생성하여 전압 공급부(220)에 제공한다.In the display mode, the timing control unit 210 corrects input input data Idata for each pixel according to compensation data of a driving transistor Tdr for each pixel stored in the memory unit 212, and thus a pixel for each pixel. The data is generated, the pixel data DATA for each pixel is provided to the column driver 240, and the row driver 230 is based on an input timing synchronization signal TSS. ) And data control signals DCS and first and second row control signals RCS1 and RCS2 for controlling each of the column drivers 240 in a display mode. In addition, in the display mode, the timing controller 210 generates third gate-off voltage data VGLdata3 for generating the gate-off voltage VGL1 of the reference level and provides it to the voltage supply unit 220.

상기 표시 모드에서, 상기 전압 공급부(220)는 상기 타이밍 제어부(210)로부터 공급되는 제 3 게이트 오프 전압 데이터(VGLdata3)에 대응되는 기준 레벨의 게이트 오프 전압(VGL)을 생성함과 동시에 기준 레벨의 게이트 하이 전압(VGH)을 생성하여 상기 로우(row) 구동부(230)에 제공한다.In the display mode, the voltage supply unit 220 generates a gate-off voltage VGL of a reference level corresponding to the third gate-off voltage data VGLdata3 supplied from the timing control unit 210, and at the same time A gate high voltage VGH is generated and provided to the row driver 230.

상기 표시 모드에서, 상기 로우(row) 구동부(230)는 상기 제 1 로우 제어 신호(RCS1)와 상기 전압 공급부(220)로부터 공급되는 기준 레벨의 게이트 온 전압(VGH)과 기준 레벨의 게이트 오프 전압(VGL)을 이용해 제 1 및 제 2 스캔 펄스(SP1, SP2)를 생성하여 해당하는 상기 스캔 제어 라인(SL)과 센싱 제어 라인(SSL)에 공급한다.In the display mode, the row driving unit 230 includes the first row control signal RCS1 and the gate-on voltage VGH of the reference level supplied from the voltage supply unit 220 and the gate-off voltage of the reference level. The first and second scan pulses SP1 and SP2 are generated using (VGL) and supplied to the corresponding scan control line SL and sensing control line SSL.

상기 표시 모드에서, 상기 컬럼(column) 구동부(240)는 상기 화소 데이터(DATA)와 상기 데이터 제어 신호(DCS)에 기초한 데이터 구동부(242)의 구동에 따라 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(DL)에 공급하고, 상기 데이터 제어 신호(DCS)에 기초한 스위칭부(244)의 구동에 따라 레퍼런스 라인(RL)에 레퍼런스 전압(Vref)을 공급한다.In the display mode, the column driver 240 converts the data to a data voltage Vdata according to the driving of the data driver 242 based on the pixel data DATA and the data control signal DCS. The voltage is supplied to the line DL, and the reference voltage Vref is supplied to the reference line RL according to the driving of the switching unit 244 based on the data control signal DCS.

이하에서는 도 3 및 도 8을 참조하여 본 발명의 실시 예에 따른 유기 발광 표시 장치의 표시 모드를 설명하면 다음과 같다.Hereinafter, a display mode of an organic light emitting diode display according to an exemplary embodiment will be described with reference to FIGS. 3 and 8.

먼저, 상기 어드레싱 기간(DM_t1)에서, 게이트 온 전압의 제 1 스캔 펄스(SP1)에 의해 제 1 스위칭 트랜지스터(Tsw1)가 턴-온되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)이 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급되며, 게이트 온 전압의 제 2 스캔 펄스(SP2)에 의해 제 2 스위칭 트랜지스터(Tsw2)가 턴-온되어 레퍼런스 라인(RL)에 공급되는 레퍼런스 전압(Vref)이 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 공급된다. 이에 따라, 제 1 노드(n1)와 제 2 노드(n2)에 접속된 커패시터(Cst)는 상기 데이터 전압(Vdata)과 상기 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)으로 충전된다. 여기서, 상기 커패시터(Cst)에 충전되는 데이터 전압(Vdata)은 해당 구동 트랜지스터(Tdr)의 문턱 전압을 보상하기 위한 보상 데이터에 따른 보상 전압이 포함되어 있다. 또한, 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 중 적어도 하나의 문턱 전압은 이전 센싱 모드에서 상기 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL1, VGL2)에 따른 네거티브 바이어스에 의해 보상되거나 지연되었기 때문에 상기 데이터 전압(Vdata) 및 상기 레퍼런스 전압(Vref) 각각을 해당 노드(n1, n2)로 전달하는 전압 전달율이 저하되지 않게 된다.First, in the addressing period DM_t1, the first switching transistor Tsw1 is turned on by the first scan pulse SP1 of the gate-on voltage to turn off the data voltage Vdata supplied to the data line DL. The second switching transistor Tsw2 is turned on by the second scan pulse SP2 of the gate-on voltage and is supplied to the first node n1, that is, the gate electrode of the driving transistor Tdr, to the reference line RL. The supplied reference voltage Vref is supplied to the second node n2, that is, the source electrode of the driving transistor Tdr. Accordingly, the capacitor Cst connected to the first node n1 and the second node n2 is charged with the difference voltage Vdata-Vref between the data voltage Vdata and the reference voltage Vref. Here, the data voltage Vdata charged in the capacitor Cst includes a compensation voltage according to compensation data for compensating the threshold voltage of the corresponding driving transistor Tdr. Also, the threshold voltage of at least one of the first and second switching transistors Tsw1 and Tsw2 is compensated or delayed by a negative bias according to the gate-off voltages VGL1 and VGL2 having the deterioration compensation bias level in the previous sensing mode. Therefore, the voltage transfer rate of transferring each of the data voltage Vdata and the reference voltage Vref to the corresponding nodes n1 and n2 is not reduced.

그런 다음, 상기 발광 기간(DM_t2)에서는, 기준 레벨을 가지는 게이트 오프 전압(VGL)의 제 1 및 제 2 스캔 펄스(SP1, SP2) 각각에 의해 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2)가 각각 턴-오프된다. 이에 따라, 구동 트랜지스터(Tdr)가 상기 커패시터(Cst)에 저장된 전압(Vdata-Vref)에 의해 턴-온된다. 이에 따라, 상기 턴-온된 구동 트랜지스터(Tdr)에 의해 상기 데이터 전압(Vdata)과 상기 레퍼런스 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)가 유기 발광 소자(OLED)에 흐름으로써 유기 발광 소자(OLED)가 구동 전원 라인(PL)으로부터 제 2 전극(또는 캐소드 전극)으로 흐르는 데이터 전류(Ioled)에 비례하여 발광하게 된다. 즉, 상기 발광 기간(DM_t2)에서, 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2)가 턴-오프되면, 구동 트랜지스터(Tdr)에 전류가 흐르고, 이 전류에 비례하여 유기 발광 소자(OLED)가 발광을 시작하면서 제 2 노드(n2)의 전압 상승하게 되며, 상기 커패시터(Cst)에 의해 제 2 노드(n2)의 전압 상승만큼 제 1 노드(n1)의 전압이 상승함으로써 상기 커패시터(Cst)의 전압에 의해 구동 트랜지스터(Tdr)의 게이트-소스 전압(Vgs)이 지속적으로 유지되어 유기 발광 소자(OLED)가 다음 프레임의 어드레싱 기간(DM_t1)까지 발광을 지속하게 된다. 여기서, 상기 유기 발광 소자(OLED)에 흐르는 전류(Ioled)는 상기 보상 전압이 포함된 데이터 전압(Vdata)에 의해 해당 구동 트랜지스터(Tdr)의 문턱 전압 변화를 영향을 받지 않게 된다.Then, in the light emission period DM_t2, the first and second switching transistors Tsw1 and Tsw2 are respectively driven by the first and second scan pulses SP1 and SP2 of the gate off voltage VGL having the reference level. Each is turned off. Accordingly, the driving transistor Tdr is turned on by the voltage Vdata-Vref stored in the capacitor Cst. Accordingly, the data current Ioled determined by the difference voltage Vdata-Vref between the data voltage Vdata and the reference voltage Vref by the turned-on driving transistor Tdr is an organic light emitting diode OLED. ), the organic light emitting diode OLED emits light in proportion to the data current Ioled flowing from the driving power supply line PL to the second electrode (or cathode electrode). That is, in the light emission period DM_t2, when the first and second switching transistors Tsw1 and Tsw2 are turned off, a current flows through the driving transistor Tdr, and the organic light emitting diode OLED is proportional to the current. The voltage of the second node n2 increases as the light emission starts, and the voltage of the first node n1 increases by the voltage of the second node n2 by the capacitor Cst, thereby increasing the voltage of the capacitor Cst. The gate-source voltage Vgs of the driving transistor Tdr is continuously maintained by the voltage so that the organic light emitting diode OLED continues to emit light until the addressing period DM_t1 of the next frame. Here, the current Ioled flowing through the organic light emitting diode OLED is not affected by a change in the threshold voltage of the corresponding driving transistor Tdr by the data voltage Vdata including the compensation voltage.

도 9는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 화소 구조를 설명하기 위한 도면으로서, 이는 전술한 실시 예에서 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2)가 하나의 스캔 제어 라인(SL)에 공급되는 스캔 펄스(SP1)에 의해 스위칭되도록 구성한 것이다. 이하에서는 상이한 구성에 대해서만 설명하기로 한다.9 is a diagram for explaining a pixel structure of an organic light emitting diode display according to another exemplary embodiment of the present invention, in which the first and second switching transistors Tsw1 and Tsw2 in the above-described embodiment have one scan control line ( SL) is configured to be switched by the scan pulse (SP1) supplied. Hereinafter, only different configurations will be described.

도 9에서 알 수 있듯이, 화소(P)에 포함된 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 게이트 전극은 하나의 스캔 제어 라인(SL)에 연결되어 있다. 이에 따라, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각은 하나의 스캔 라인(SL)에 공급되는 스캔 펄스(SP1)에 의해 동시에 스위칭되게 된다. 이에 따라, 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각의 문턱 전압은 상기 제 1 또는 제 2 센싱 모드에서 공급되는 상기 열화 보상 바이어스 레벨을 가지는 게이트 오프 전압(VGL1)에 따른 네거티브 바이어스 전압에 의해 보상되거나, 그 변화가 지연되게 된다.9, the gate electrode of each of the first and second switching transistors Tsw1 and Tsw2 included in the pixel P is connected to one scan control line SL. Accordingly, each of the first and second switching transistors Tsw1 and Tsw2 is simultaneously switched by the scan pulse SP1 supplied to one scan line SL. Accordingly, the threshold voltage of each of the first and second switching transistors Tsw1 and Tsw2 is a negative bias voltage according to the gate-off voltage VGL1 having the deterioration compensation bias level supplied in the first or second sensing mode. Is compensated for, or the change is delayed.

또한, 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치에서, 상기 로우(row) 구동부(230)는 전술한 스캔 라인 구동부(232)만으로 구성되고, 전술한 센싱 라인 구동부(234)는 생략되게 된다.In addition, in the organic light emitting diode display according to another embodiment of the present invention, the row driver 230 is composed of only the scan line driver 232 described above, and the sensing line driver 234 described above is omitted. .

한편, 전술한 설명에서, 표시 패널(100)에 형성된 화소(P)는 제 1 센싱 모드 또는 제 2 센싱 모드로 동작하는 것으로 설명하였지만, 이에 한정되지 않고 상기 제 1 센싱 모드는 생략 가능하다.Meanwhile, in the above description, the pixel P formed on the display panel 100 is described as operating in the first sensing mode or the second sensing mode, but is not limited thereto, and the first sensing mode may be omitted.

이와 같은, 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 센싱 모드는 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2)가 동시에 턴-온 또는 턴-오프되는 것을 제외하고는 전술한 센싱 모드의 동작에 따라 화소별 구동 트랜지스터(Tdr)의 문턱 전압을 센싱하면서 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2) 각각에 네거티브 바이어스 전압을 인가함으로써 전술한 실시 예와 동일한 효과를 제공할 수 있다.The sensing mode of the organic light emitting diode display according to another exemplary embodiment of the present invention is the sensing mode described above except that the first and second switching transistors Tsw1 and Tsw2 are simultaneously turned on or off. By applying the negative bias voltage to each of the first and second switching transistors Tsw1 and Tsw2 while sensing the threshold voltage of the driving transistor Tdr for each pixel according to the operation of the same, it is possible to provide the same effect as the above-described embodiment. .

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present invention pertains that various substitutions, modifications and changes are possible without departing from the technical details of the present invention It will be clear to those who have the knowledge of Therefore, the scope of the present invention is indicated by the following claims, and all modifications or variations derived from the meaning and scope of the claims and equivalent concepts should be interpreted to be included in the scope of the present invention.

100: 표시 패널 210: 타이밍 제어부
220: 전원 공급부 230: 로우(row) 구동부
232: 스캔 라인 구동부 234: 센싱 라인 구동부
240: 로우(row) 구동부 242: 데이터 구동부
244: 스위칭부 246: 센싱부100: display panel 210: timing control
220: power supply 230: row (row) drive
232: scan line driver 234: sensing line driver
240: row driving unit 242: data driving unit
244: switching unit 246: sensing unit

Claims (9)

유기 발광 소자, 상기 유기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제 1 스위칭 트랜지스터, 및 레퍼런스 라인에 공급되는 레퍼런스 전압을 상기 유기 발광 소자와 상기 구동 트랜지스터 사이인 센싱 노드에 공급하는 제 2 스위칭 트랜지스터를 포함하는 화소를 가지는 표시 패널; 및
상기 화소를 센싱 모드 또는 표시 모드로 구동하며, 상기 센싱 모드에서 상기 제 1 및 제 2 스위칭 트랜지스터의 스위칭에 따라 상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 패널 구동부를 포함하며,
상기 센싱 모드에서, 상기 패널 구동부는 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키고,
상기 표시 모드에서, 상기 패널 구동부는 기준 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 각각을 오프시키며,
상기 열화 보상 바이어스 레벨의 게이트 오프 전압은 상기 기준 레벨의 게이트 오프 전압과 다른 것을 특징으로 하는 유기 발광 표시 장치.The organic light emitting element, the driving transistor for controlling the current flowing through the organic light emitting element, the first switching transistor for supplying a data voltage to the gate electrode of the driving transistor, and the reference voltage supplied to the reference line are the organic light emitting element and the driving A display panel having a pixel including a second switching transistor that supplies a sensing node between transistors; And
And a panel driver driving the pixel in a sensing mode or a display mode, and sensing a driving characteristic value of the driving transistor through the reference line according to switching of the first and second switching transistors in the sensing mode,
In the sensing mode, the panel driver turns off at least one of the first and second switching transistors using a gate-off voltage of a deterioration compensation bias level,
In the display mode, the panel driver turns off each of the first and second switching transistors using a gate-off voltage of a reference level,
The gate-off voltage of the deterioration compensation bias level is different from the gate-off voltage of the reference level. 삭제delete 제 1 항에 있어서,
상기 패널 구동부는 상기 화소에 영상을 표시하는 수직 동기 신호, 전원 온 신호, 및 전원 오프 신호 중 적어도 하나에 기초하여 상기 화소를 센싱 모드로 구동시키는 것을 특징으로 하는 유기 발광 표시장치.According to claim 1,
The panel driving unit drives the pixel in a sensing mode based on at least one of a vertical synchronization signal, a power-on signal, and a power-off signal that displays an image on the pixel. 제 3 항에 있어서,
상기 패널 구동부는,
상기 전원 온 신호 또는 상기 전원 오프 신호에 기초하여 상기 게이트 오프 전압의 전압 레벨을 설정하기 위한 게이트 오프 전압 데이터를 생성하는 타이밍 제어부;
하한 출력 전압이 설정되어 있고, 상기 게이트 오프 전압 데이터에 따라 상기 하한 출력 전압에 대응되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 생성하여 출력하는 전압 공급부;
상기 전압 공급부로부터 공급되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 로우(row) 구동부; 및
상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 컬럼(column) 구동부를 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.The method of claim 3,
The panel driving unit,
A timing control unit generating gate-off voltage data for setting a voltage level of the gate-off voltage based on the power-on signal or the power-off signal;
A voltage supply unit configured to generate and output a gate-off voltage of the degradation compensation bias level corresponding to the lower output voltage according to the gate-off voltage data;
A row driver for turning off at least one of the first and second switching transistors using a gate-off voltage of the degradation compensation bias level supplied from the voltage supply unit; And
And a column driver configured to sense a driving characteristic value of the driving transistor through the reference line. 제 3 항에 있어서,
상기 패널 구동부는,
상기 수직 동기 신호에 기초하여 상기 게이트 오프 전압의 전압 레벨을 설정하기 위한 게이트 오프 전압 데이터를 생성하는 타이밍 제어부;
하한 출력 전압이 설정되어 있고, 상기 게이트 오프 전압 데이터에 따라 상기 기준 레벨의 게이트 오프 전압과 상기 하한 출력 전압 사이의 전압에 대응되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 생성하여 출력하는 전압 공급부;
상기 전압 공급부로부터 공급되는 상기 열화 보상 바이어스 레벨의 게이트 오프 전압을 이용하여 상기 제 1 및 제 2 스위칭 트랜지스터 중 적어도 하나를 오프시키는 로우(row) 구동부; 및
상기 레퍼런스 라인을 통해 상기 구동 트랜지스터의 구동 특성 값을 센싱하는 컬럼(column) 구동부를 포함하여 구성된 것을 특징으로 하는 유기 발광 표시 장치.The method of claim 3,
The panel driving unit,
A timing control unit generating gate-off voltage data for setting a voltage level of the gate-off voltage based on the vertical synchronization signal;
A voltage supply unit configured to generate and output a gate-off voltage of the degradation compensation bias level corresponding to a voltage between the gate-off voltage of the reference level and the low-limit output voltage according to the gate-off voltage data;
A row driver for turning off at least one of the first and second switching transistors using a gate-off voltage of the degradation compensation bias level supplied from the voltage supply unit; And
And a column driver configured to sense a driving characteristic value of the driving transistor through the reference line. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 열화 보상 바이어스 레벨의 게이트 오프 전압은 네거티브 바이어스 전압인 것을 특징으로 하는 유기 발광 표시 장치.The method according to any one of claims 1 and 3 to 5,
The gate-off voltage of the deterioration compensation bias level is a negative bias voltage. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 스위칭 트랜지스터는 동시에 스위칭되는 것을 특징으로 하는 유기 발광 표시 장치.The method according to any one of claims 1 and 3 to 5,
The first and second switching transistors are simultaneously switched organic light emitting display device. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 표시 모드에서, 상기 패널 구동부는 센싱된 상기 구동 트랜지스터의 구동 특성 값에 기초하여 상기 화소의 보상 데이터를 산출하여 메모리부에 저장하고,
상기 표시 모드시, 입력 데이터를 상기 메모리부에 저장되어 있는 상기 보상 데이터에 따라 보정하여 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하는 것을 특징으로 하는 유기 발광 표시 장치.The method according to any one of claims 1 and 3 to 5,
In the display mode, the panel driver calculates compensation data of the pixel based on the driving characteristic value of the sensed driving transistor and stores the compensation data in the memory,
In the display mode, the input data is corrected according to the compensation data stored in the memory unit to generate pixel data and convert the pixel data to the data voltage. 제 8 항에 있어서,
상기 제 1 및 제 2 스위칭 트랜지스터는 동시에 스위칭되는 것을 특징으로 하는 유기 발광 표시 장치.The method of claim 8,
The first and second switching transistors are simultaneously switched organic light emitting display device.
KR1020130161095A 2013-12-23 2013-12-23 Organic light emitting display device KR102118926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130161095A KR102118926B1 (en) 2013-12-23 2013-12-23 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161095A KR102118926B1 (en) 2013-12-23 2013-12-23 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20150073420A KR20150073420A (en) 2015-07-01
KR102118926B1 true KR102118926B1 (en) 2020-06-04

Family

ID=53786946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161095A KR102118926B1 (en) 2013-12-23 2013-12-23 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102118926B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469735B1 (en) * 2016-04-12 2022-11-23 삼성디스플레이 주식회사 Display device
KR102453947B1 (en) * 2016-07-29 2022-10-14 엘지디스플레이 주식회사 Organic light emitting diode and method for driving the same
KR102626493B1 (en) * 2016-08-22 2024-01-19 삼성디스플레이 주식회사 Degradation compensating apparatus and method for compensating image data of organic light emitting display device
KR102645963B1 (en) * 2016-10-10 2024-03-12 엘지디스플레이 주식회사 Sub-pixel, gate driver and organic light emitting display device
US11501707B2 (en) * 2020-03-31 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display device and driving method thereof
CN115023756B (en) * 2021-07-30 2023-10-20 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof and display panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429711B1 (en) * 2007-11-06 2014-08-13 삼성디스플레이 주식회사 Organic light emitting display and method for driving thereof
KR101560239B1 (en) * 2010-11-18 2015-10-26 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR101908513B1 (en) * 2011-08-30 2018-10-17 엘지디스플레이 주식회사 Organic light emitting diode display device for sensing pixel current and method for sensing pixel current thereof
KR101463651B1 (en) * 2011-10-12 2014-11-20 엘지디스플레이 주식회사 Organic light-emitting display device
KR101399159B1 (en) * 2011-12-01 2014-05-28 엘지디스플레이 주식회사 Organic light-emitting display device
KR101995218B1 (en) * 2012-03-27 2019-07-02 엘지디스플레이 주식회사 Organic light-emitting display device

Also Published As

Publication number Publication date
KR20150073420A (en) 2015-07-01

Similar Documents

Publication Publication Date Title
KR102102251B1 (en) Organic light emitting display device
KR102101182B1 (en) Organic light emitting display device
KR102050268B1 (en) Organic light emitting display device
US9390652B2 (en) Organic light emitting display device and driving method thereof
KR102223552B1 (en) Organic light emitting display device and method for driving thereof
KR102091485B1 (en) Organic light emitting display device and method for driving thereof
KR102056784B1 (en) Organic light emitting display device
US8890777B2 (en) Organic light emitting display and method of driving the same
KR102090610B1 (en) Organic light emitting display device and method for driving thereof
KR102136263B1 (en) Organic light emitting display device
KR20150057672A (en) Organic Light Emitting Display And Threshold Voltage Compensation Method Thereof
KR102118926B1 (en) Organic light emitting display device
KR102626519B1 (en) Organic light emitting diode display device
KR20170079408A (en) Organic Light Emitting Diode Display Device and Method for Compensating Image Quality of Organic Light Emitting Diode Display Device
KR102039024B1 (en) Orglanic light emitting display device
KR102120124B1 (en) Organic light emitting display device
KR102058707B1 (en) Organic light emitting display device
KR20140082057A (en) Driving method for organic light emitting display
KR102244932B1 (en) Organic light emitting display device and method for driving thereof
KR102171612B1 (en) Organic light emitting display device
KR20150033903A (en) Organic light emitting diode display device and driving method the same
KR102122448B1 (en) Organic light emitting display device and method for driving thereof
KR102122541B1 (en) Organic Light Emitting Display For Compensating Distortion Of Reference Voltage
KR20120132076A (en) Light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right