KR102118245B1 - Composite metal foil, copper-clad laminate using the composite metal foil, and manufacturing method of the copper-clad laminate - Google Patents

Composite metal foil, copper-clad laminate using the composite metal foil, and manufacturing method of the copper-clad laminate Download PDF

Info

Publication number
KR102118245B1
KR102118245B1 KR1020170136320A KR20170136320A KR102118245B1 KR 102118245 B1 KR102118245 B1 KR 102118245B1 KR 1020170136320 A KR1020170136320 A KR 1020170136320A KR 20170136320 A KR20170136320 A KR 20170136320A KR 102118245 B1 KR102118245 B1 KR 102118245B1
Authority
KR
South Korea
Prior art keywords
layer
copper
metal foil
ultra
composite metal
Prior art date
Application number
KR1020170136320A
Other languages
Korean (ko)
Other versions
KR20180062344A (en
Inventor
유키 시라이
노부아키 모리오카
유키히로 오시로
유타 사사이
Original Assignee
후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 filed Critical 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Publication of KR20180062344A publication Critical patent/KR20180062344A/en
Application granted granted Critical
Publication of KR102118245B1 publication Critical patent/KR102118245B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Abstract

(과제) 매우 얇고 치밀하고, 핀홀이 발생하기 어려운 극박 구리층을 적층한 구리 피복 적층판을 간편한 방법으로 제조할 수 있고, 또, 그 극박 구리층을 시드층으로 하여 애디티브 공법에 의해 회로를 형성하면, 시드층을 단시간에 에칭 제거할 수 있기 때문에 회로까지 에칭되는 것을 억제할 수 있고, 또, 그 구리 피복 적층판을 사용하여 다층 기판을 제조하면, 다층 기판 전체가 두꺼워지는 것을 억제하여 고밀도의 다층 기판으로 할 수 있는 복합 금속박을 제공한다.
(해결 수단) 금속박 캐리어와 상기 금속박 캐리어 중 적어도 일방의 면 위에 제 1 Ni 또는 Ni 합금층이 적층되고, 상기 제 1 Ni 또는 Ni 합금층 중 적어도 일방의 면 위에 박리층, 제 2 Ni 층 및 극박 구리층이 이 순서로 적층된 복합 금속박으로서, 상기 극박 구리박층의 구리 입자의 1 차 입자경이 10 ∼ 200 ㎚, 부착량이 300 ∼ 6000 mg/㎡ 이고, 상기 제 2 Ni 층의 두께가 0.3 ∼ 5 ㎛ 인 복합 금속박.
(Task) A copper-clad laminate in which a very thin, dense, and ultra-thin copper layer in which pinholes are unlikely to be laminated can be manufactured by a simple method, and a circuit is formed by an additive method using the ultra-thin copper layer as a seed layer. If it is, the seed layer can be etched and removed in a short time, so that etching to the circuit can be suppressed, and when a multi-layered substrate is manufactured using the copper-clad laminate, the entire multi-layered substrate is suppressed from being thickened, and a high-density multi-layer A composite metal foil that can be used as a substrate is provided.
(Solution) A first Ni or Ni alloy layer is laminated on at least one surface of the metal foil carrier and the metal foil carrier, and a release layer, a second Ni layer, and an ultrathin layer are formed on at least one surface of the first Ni or Ni alloy layer. A composite metal foil in which a copper layer is laminated in this order, the primary particle diameter of the copper particles of the ultra-thin copper foil layer is 10 to 200 nm, the adhesion amount is 300 to 6000 mg/m 2, and the thickness of the second Ni layer is 0.3 to 5 Composite metal foil of µm.

Description

복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법 {COMPOSITE METAL FOIL, COPPER-CLAD LAMINATE USING THE COMPOSITE METAL FOIL, AND MANUFACTURING METHOD OF THE COPPER-CLAD LAMINATE}Composite metal foil and a copper-clad laminate using the composite metal foil and a method of manufacturing the copper-clad laminate

본 발명은 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법에 관한 것이다.The present invention relates to a composite metal foil, a copper-clad laminate using the composite metal foil, and a method for manufacturing the copper-clad laminate.

상세하게는, 그 복합 금속박은, 극박 구리층을 적층한 구리 피복 적층판을 간편한 방법으로 제조할 수 있고, 또, 그 극박 구리층은 매우 얇은데다가 치밀하고 핀홀이 발생하기 어렵기 때문에, 그 극박 구리층을 애디티브 공법의 시드층으로 하면, 시드층을 단시간에 에칭 제거할 수 있기 때문에 회로 자체의 에칭을 억제하여 파인 패턴의 회로를 형성할 수 있음과 함께 그 복합 금속박으로 제조한 구리 피복 적층판을 사용하여 다층 기판을 제조하면, 층간 접속을 위해 관통공이나 비관통공을 무전해 도금 및/또는 전해 도금하여도 구리층 자체가 매우 얇기 때문에 다층 기판 전체가 두꺼워지는 것을 억제하여, 고밀도의 다층 기판을 제조할 수 있는 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 및 그 구리 피복 적층판의 제조 방법에 관한 것이다.Specifically, the composite metal foil can be produced by a simple method of manufacturing a copper-clad laminate in which an ultra-thin copper layer is laminated. Moreover, since the ultra-thin copper layer is very thin and dense and hard to generate pinholes, the ultra-thin copper If the layer is a seed layer of an additive construction method, since the seed layer can be etched and removed in a short time, etching of the circuit itself can be suppressed to form a circuit of a fine pattern, and a copper-clad laminate made of the composite metal foil can be formed. When a multi-layered substrate is manufactured by using, the copper layer itself is very thin even when electroless plating and/or electrolytic plating of through-holes or non-through holes for interlayer connection is suppressed, thereby suppressing the overall thickness of the multi-layered substrate and suppressing the high-density multilayered substrate. It relates to a composite metal foil that can be produced, a copper-clad laminate using the composite metal foil, and a method for manufacturing the copper-clad laminate.

소형화나 처리 속도의 향상이 요구되는 전자 기기에는, 미세한 패턴 (이하 「파인 패턴」이라고 한다) 의 회로를 형성한 프린트 배선판이나, 다층 구조의 프린트 배선판을 사용하여 반도체 소자가 고밀도로 실장된 패키지 기판을 탑재하고 있다.In an electronic device requiring miniaturization and an increase in processing speed, a printed circuit board in which a circuit with a fine pattern (hereinafter referred to as a "fine pattern") is formed, or a package substrate in which semiconductor elements are mounted at a high density by using a printed wiring board having a multilayer structure It is equipped with.

또 실장되는 소자에도 재배선을 위해 빌드업 기판이 사용되고 있으며, 이 빌드업 기판에도 소자의 소형화에 수반하여 파인 패턴의 회로가 요망되고 있다.In addition, a build-up substrate is used for redistribution in the mounted device, and a fine pattern circuit is desired in this build-up substrate as the device is miniaturized.

종래 파인 패턴의 회로라 불리는 라인 및 라인간 (=스페이스) 의 폭 (이하, 「L/S」라고 한다) 은 L/S = 30 ㎛ /30 ㎛ 이었지만, 최근에는 L/S = 15 ㎛ /15 ㎛, 나아가서는 L/S = 10 ㎛/10 ㎛ 라는 초파인 패턴의 회로의 요망도 있다.The width of the line and the line (=space) (hereinafter referred to as "L/S"), which is conventionally called a circuit of fine patterns, was L/S = 30 µm /30 µm, but recently L/S = 15 µm /15 There is also a demand for a circuit with an ultrafine pattern of µm, furthermore, L/S=10 µm/10 µm.

일반적으로, 파인 패턴의 회로를 형성시키는 구리 피복 적층판으로는, 절연성 수지 기재 (이하「기재」라고 한다) 에 극박 구리박을 붙인 구리 피복 적층판을 사용하지만, 두께가 9 ㎛ 미만인 구리박에서는, 구리 피복 적층판에 붙일 때에 주름이나 균열이 발생하기 쉽다는 문제가 있다.In general, as a copper-clad laminate for forming a circuit of a fine pattern, a copper-clad laminate with an ultra-thin copper foil attached to an insulating resin substrate (hereinafter referred to as "substrate") is used. There is a problem that wrinkles and cracks are likely to occur when pasted on a coated laminate.

그래서, 지지체 (이하 「캐리어」라고 한다) 위에 극박 구리박을 적층한 복합 금속박의 극박 구리박 표면에 조화 (粗化) 처리를 실시한 다음 기재에 붙이고, 그 후, 캐리어를 박리함으로써, 극박 구리박이 적층된 구리 피복 적층판을 제조하는 방법이 개발되고 있다.Therefore, the ultra-thin copper foil is obtained by subjecting the surface of the ultra-thin copper foil of the composite metal foil on which the ultra-thin copper foil is laminated on a support (hereinafter referred to as “carrier”) to a surface of the ultra-thin copper foil and then attaching it to the substrate and then peeling the carrier. A method of manufacturing a laminated copper-clad laminate has been developed.

극박 구리박층이 적층된 구리 피복 적층판을 제조하는 방법으로는, 캐리어 부착 극박 구리박을 사용하는 것 이외에도, 12 ㎛ 이하의 구리박을 붙이고, 하프 에칭 기술 등에 의해 구리박을 얇게 하여 극박 구리박층으로 하는 방법도 개발되고 있다.As a method of manufacturing a copper-clad laminate in which an ultra-thin copper foil layer is laminated, in addition to using an ultra-thin copper foil with a carrier, a copper foil of 12 µm or less is attached, and the copper foil is thinned by half etching technique or the like to form an ultra-thin copper foil layer. How to do is also being developed.

극박 구리박층을 구비한 구리 피복 적층판을 사용하여 파인 패턴의 회로를 형성시키는 방법으로는, 서브트랙티브 공법이나 애디티브 공법이 알려져 있다.As a method of forming a circuit of a fine pattern using a copper-clad laminate having an ultra-thin copper foil layer, a subtractive method or an additive method is known.

그러나, 서브트랙티브 공법에서는, 도체 (극박 구리박층) 의 두께가 그대로이면 얇아 회로로서 사용할 수 없다.However, in the subtractive construction method, if the thickness of the conductor (the ultrathin copper foil layer) is the same, it cannot be used as a circuit.

두껍게 하기 위해 도금 업을 실시하면, 스페이스 부분이 라인 부분으로부터 성장된 도금에 의해 좁아지고, 결과적으로 파인 패턴의 회로의 형성이 어려워진다는 문제가 있다.If plating is performed to thicken, there is a problem that the space portion is narrowed by plating grown from the line portion, and as a result, formation of a circuit of a fine pattern is difficult.

애디티브 공법에서는, 도체의 두께는 전해 도금으로 제어할 수 있지만, 극박 구리박과 극박 구리박 표면의 조화 처리로 이루어지는 층이 시드층이 되기 때문에, 에칭에 의해 단시간에 시드층을 제거할 수 없어, 에칭시에 회로까지도 에칭되기 때문에, 파인 패턴의 회로 형성이 어려워진다는 문제가 있다.In the additive method, the thickness of the conductor can be controlled by electrolytic plating, but since the layer composed of the roughening treatment of the ultrathin copper foil and the ultrathin copper foil surface becomes the seed layer, the seed layer cannot be removed in a short time by etching. , Since even the circuit is etched during etching, there is a problem that it is difficult to form a fine pattern circuit.

하프 에칭 기술 등에 의해 극박 구리박층을 더욱 얇게 하면, 에칭 시간이 짧아지기 때문에 회로의 에칭을 억제할 수도 있지만, 극박 구리박층의 에칭량의 제어는 매우 정밀하게 실시해야 하고, 또, 극박 구리박의 박 두께 분포도 매우 정밀도가 요구되기 때문에 매우 곤란하다.If the ultra-thin copper foil layer is made thinner by half-etching technique or the like, the etching time may be shortened, so that the etching of the circuit can be suppressed, but the amount of etching of the ultra-thin copper foil layer must be controlled very precisely. The foil thickness distribution is also very difficult because very high precision is required.

또, 극박 구리박 자체를 얇게 하면, 에칭 시간이 짧아지기 때문에 회로의 에칭을 억제할 수 있지만, 핀홀이 발생하기 쉬워지고, 핀홀 부분에서는 회로가 결손되게 된다. 파인 패턴의 회로에서는 회로가 조금이라도 결손되면 회로 단선의 리스크가 높아지기 때문에 문제가 된다.Moreover, if the ultra-thin copper foil itself is made thin, the etching time is shortened, so that etching of the circuit can be suppressed, but pinholes are likely to occur, and the pinhole portion causes the circuit to be defective. In the circuit of the fine pattern, if the circuit is even slightly damaged, the risk of circuit breakage increases, which is a problem.

또, 서브트랙티브 공법, 애디티브 공법 모두, 다층화시의 층간 접속을 위한 필수 공정인 관통공이나 비관통공을 무전해 도금 및/또는 전해 도금하는 공정에 의해 극박 구리박층도 도금되어 두꺼워지기 때문에, 결과적으로 기판 전체가 두꺼워져, 고밀도화가 방해받는다는 문제가 있다.In addition, since both the subtractive method and the additive method, the ultra-thin copper foil layer is also thickened by the electroless plating and/or electrolytic plating process of through-holes or non-through holes, which are essential processes for interlayer connection during multilayering. As a result, there is a problem that the entire substrate becomes thick, and densification is hindered.

그래서, 극박 구리박층보다 얇은 극박 구리층을 구비하는 구리 피복 적층판이며, 그 극박 구리층을 애디티브 공법의 시드층으로서 사용하면, 매우 단시간에 에칭 제거할 수 있어, 회로까지 에칭되는 것을 억제할 수 있기 때문에, 파인 패턴의 회로의 형성에 바람직하게 사용할 수 있고, 또, 다층화시에는 전체의 두께의 증가를 억제할 수 있기 때문에, 고밀도의 다층 기판을 제조할 수 있는 극박 구리층을 구비하는 구리 피복 적층판을, 간편한 방법으로 제조할 수 있는 복합 금속박의 개발이 요망되고 있다.Therefore, it is a copper-clad laminate having an ultra-thin copper layer thinner than the ultra-thin copper foil layer. If the ultra-thin copper layer is used as a seed layer of an additive construction method, etching can be removed in a very short time, and etching of the circuit can be suppressed. Therefore, it can be preferably used for the formation of a fine pattern circuit, and also, when multi-layered, it is possible to suppress an increase in the overall thickness. Thus, a copper coating comprising an ultra-thin copper layer capable of producing a high-density multi-layer substrate Development of a composite metal foil capable of manufacturing a laminated plate in a simple manner is desired.

일본 공개특허공보 2009-246120호Japanese Patent Application Publication No. 2009-246120 WO 2002-024444호WO 2002-024444 일본 공개특허공보 2013-204065호Japanese Patent Publication No. 2013-204065

특허문헌 1 에는 캐리어박 위에 박리층을 개재하여 형성한 Fe-Ni 합금층, 구리 또는 구리 합금층이 이 순서로 적층된 캐리어 부착 복합박이 기재되어 있다.Patent Literature 1 discloses a Fe-Ni alloy layer, a copper or copper alloy layer formed with a release layer on a carrier foil, and a composite foil with a carrier laminated in this order.

그러나, 특허문헌 1 에 기재된 캐리어 부착 복합박은, 캐리어박에 박리층이 적층되어 있기 때문에, 고온·고압으로 기재와 붙일 때에, 박리 기능의 내열성이 낮아, 캐리어박이 계면에서 깔끔하게 박리되지 않는다는 문제가 있다.However, the composite foil with a carrier described in Patent Literature 1 has a problem that the heat resistance of the peeling function is low and the carrier foil does not peel off neatly at the interface when the substrate is bonded to the substrate at high temperature and pressure because the release layer is laminated on the carrier foil. .

또, 기재와 붙일 때에는 구리 또는 구리 합금층에 조화 처리층을 형성하기 때문에, 애디티브 공법의 시드층으로서 사용하면, 단시간에 시드층을 에칭 제거할 수 없어, 회로까지도 에칭되어, 파인 패턴의 회로를 형성하지 못할 우려가 있다.In addition, since the roughening treatment layer is formed on the copper or copper alloy layer when the substrate is pasted, the seed layer cannot be etched and removed in a short time if used as a seed layer of an additive construction method, and even the circuit is etched, resulting in a fine pattern circuit. There is a fear that can not be formed.

더하여, Fe-Ni 합금층을 Ni 의 선택 에칭에 의해 제거하고자 해도, 합금이기 때문에 깔끔하게 제거할 수 없다.In addition, even if the Fe-Ni alloy layer is to be removed by selective etching of Ni, it cannot be removed neatly because it is an alloy.

특허문헌 2 에는, 캐리어박의 표면에 박리층과, 확산 방지층과, 전기 구리 도금층이 이 순서로 적층된 캐리어 부착 극박 구리박으로서, 상기 확산 방지층으로서 Ni 층을 사용할 수 있는 것이 기재되어 있다.Patent Document 2 discloses that a Ni layer can be used as the diffusion preventing layer as an ultrathin copper foil with a carrier in which a release layer, a diffusion preventing layer, and an electrolytic copper plating layer are laminated in this order on the surface of the carrier foil.

그러나, 특허문헌 2 에 기재된 캐리어 부착 극박 구리박에서는, 특허문헌 1 에 기재된 캐리어 부착 복합박과 마찬가지로, 캐리어박에 박리층이 적층되어 있기 때문에, 박리 기능의 내열성이 낮아, 캐리어박이 계면에서 깔끔하게 박리되지 않는다는 문제가 있다.However, in the ultra-thin copper foil with a carrier described in Patent Document 2, as in the composite foil with a carrier described in Patent Document 1, since the release layer is laminated on the carrier foil, the heat resistance of the peeling function is low, and the carrier foil peels neatly at the interface. There is a problem that it does not work.

또, 극박 구리박층 위의 Ni 층이 매우 얇기 때문에 Ni 층에 핀홀이 발생할 가능성이 높고, Ni 층에 핀홀이 발생하면, 전기 구리 도금층에 핀홀을 발생시켜, 회로에 결손이 발생한다는 문제가 있다.In addition, since the Ni layer on the ultra-thin copper foil layer is very thin, there is a high possibility that pinholes are generated in the Ni layer, and when the pinholes are generated in the Ni layer, there is a problem that a pinhole is generated in the electrolytic copper plating layer, resulting in defects in the circuit.

특허문헌 3 에는, 구리박 캐리어와, 구리박 캐리어 위에 적층된 중간층과, 중간층 위에 극박 구리박층이 이 순서로 적층된 캐리어 부착 구리박으로서, 상기 중간층이 상기 구리박 캐리어 위에 적층된 크롬층 또는 크로메이트층, 및 Ni 층 또는 Ni-인 합금층인 캐리어 부착 구리박이 기재되어 있다.In Patent Document 3, a copper foil with a carrier in which a copper foil carrier, an intermediate layer laminated on a copper foil carrier, and an ultra-thin copper foil layer on the intermediate layer are laminated in this order, wherein the intermediate layer is laminated on the copper foil carrier or chromate A layer and a copper foil with a carrier which is a Ni layer or a Ni-phosphorus alloy layer are described.

그러나, 특허문헌 3 에 기재된 캐리어 부착 구리박에서는, Ni 층 또는 Ni-인 합금층에서 응집 파괴되는 박리 형태이기 때문에, 경우에 따라서는 극박 구리박층도 파괴할 우려가 있다.However, in the copper foil with a carrier described in patent document 3, since it is a peeling form which is cohesively destroyed in a Ni layer or a Ni-phosphorus alloy layer, there is a possibility that the ultrathin copper foil layer may be destroyed in some cases.

또, 특허문헌 1 ∼ 3 에 기재된 캐리어 부착 복합박은 모두 Ni 혹은 Ni 합금층 위에 극박 구리박이 형성되어 있고, 그 극박 구리박 표면을 조화 처리하여 기재와 붙이는 것이 기재되어 있기 때문에, 만일 기재와 붙인 후에 Ni 혹은 Ni 합금층을 선택적으로 제거할 수 있었다고 해도, 극박 구리박과 조화 처리 입자가 남게 되기 때문에, 다층화시에는 기판 전체의 두께가 증가한다는 문제가 있다.In addition, since all of the composite foils with carriers described in Patent Documents 1 to 3 are formed of an ultrathin copper foil on a Ni or Ni alloy layer, it is described that the surface of the ultrathin copper foil is roughened and attached to the substrate. Even if the Ni or Ni alloy layer can be selectively removed, since the ultra-thin copper foil and the roughened particles remain, there is a problem that the thickness of the entire substrate increases during multilayering.

본 발명자들은, 상기 여러 문제를 해결하는 것을 기술적 과제로 하여, 시행 착오적인 수많은 시작·실험을 거듭한 결과, 금속박 캐리어와 상기 금속박 캐리어 중 적어도 일방의 면 위에 제 1 Ni 또는 Ni 합금층이 적층되고, 상기 제 1 Ni 또는 Ni 합금층 중 적어도 일방의 면 위에 박리층, 제 2 Ni 층 및 극박 구리층이 이 순서로 적층된 복합 금속박으로서, 상기 극박 구리박층의 구리 입자의 1 차 입자경이 10 ∼ 200 ㎚, 부착량이 300 ∼ 6000 mg/㎡ 이고, 상기 제 2 Ni 층의 두께가 0.3 ∼ 5 ㎛ 인 복합 금속박이면, 기재에 고온으로 붙였다고 해도, 박리층의 내열성이 매우 높기 때문에 금속박 캐리어와 제 1 Ni 또는 Ni 합금층과 박리층을 박리층 계면에서 깔끔하게 박리하여, 극박 구리층 및 제 2 Ni 층이 적층된 금속박 적층판을 제조할 수 있고, 또, 선택 에칭에 의해 제 2 Ni 층을 용이하게 제거할 수 있기 때문에, 치밀하고 핀홀 등이 발생하기 어려운 극박 구리층을 구비하는 구리 피복 적층판을 매우 간편한 방법으로 제조할 수 있다는 괄목할만한 지견을 얻어, 상기 기술적 과제를 달성한 것이다.The present inventors, as a technical problem to solve the above problems, as a result of repeated trials and errors starting and experimenting, a first Ni or Ni alloy layer is laminated on at least one surface of the metal foil carrier and the metal foil carrier , A composite metal foil in which a release layer, a second Ni layer and an ultra-thin copper layer are laminated in this order on at least one of the first Ni or Ni alloy layers, wherein the primary particle diameter of the copper particles of the ultra-thin copper foil layer is 10 to If the composite metal foil having a thickness of 200 nm and an adhesion amount of 300 to 6000 mg/m 2 and the thickness of the second Ni layer is 0.3 to 5 μm, even if the substrate is attached at a high temperature, the heat resistance of the release layer is very high, so that the metal foil carrier and the The 1 Ni or Ni alloy layer and the release layer can be neatly peeled at the release layer interface to produce a metal foil laminate in which an ultra-thin copper layer and a second Ni layer are stacked, and the second Ni layer can be easily made by selective etching. Since it can be removed, the technical problem has been achieved by obtaining remarkable knowledge that a copper-clad laminate having an ultra-thin copper layer, which is dense and hard to generate pinholes, can be manufactured by a very simple method.

상기 기술적 과제는 다음과 같은 본 발명에 의해 해결할 수 있다.The above technical problem can be solved by the present invention as follows.

본 발명은 금속박 캐리어와 상기 금속박 캐리어 중 적어도 일방의 면 위에 제 1 Ni 또는 Ni 합금층이 적층되고, 상기 제 1 Ni 또는 Ni 합금층 중 적어도 일방의 면 위에 박리층, 제 2 Ni 층 및 극박 구리층이 이 순서로 적층된 복합 금속박으로서, 상기 극박 구리층의 구리 입자의 1 차 입자경이 10 ∼ 200 ㎚, 부착량이 300 ∼ 6000 mg/㎡ 이고, 상기 제 2 Ni 층의 두께가 0.3 ∼ 5 ㎛ 인 복합 금속박이다.In the present invention, a first Ni or Ni alloy layer is laminated on at least one surface of the metal foil carrier and the metal foil carrier, and a release layer, a second Ni layer, and ultra-thin copper are disposed on at least one surface of the first Ni or Ni alloy layer. As a composite metal foil in which layers are laminated in this order, the primary particle diameter of the copper particles of the ultra-thin copper layer is 10 to 200 nm, the adhesion amount is 300 to 6000 mg/m 2, and the thickness of the second Ni layer is 0.3 to 5 μm. It is a phosphorus composite metal foil.

또, 본 발명은 상기 제 1 Ni 또는 Ni 합금층의 두께가 0.001 ∼ 5 ㎛ 인 복합 금속박이다.Further, the present invention is a composite metal foil having a thickness of the first Ni or Ni alloy layer of 0.001 to 5 μm.

또, 본 발명은 상기 박리층이, Cr 과 Zn 중 적어도 1 종을 함유하는 층인 복합 금속박이다.Moreover, this invention is a composite metal foil in which the said peeling layer is a layer containing at least 1 sort(s) of Cr and Zn.

또, 본 발명은 상기 제 2 Ni 층의 Ni 의 순도가 99.6 질량% 이상인 복합 금속박이다.Further, the present invention is a composite metal foil in which the purity of Ni of the second Ni layer is 99.6% by mass or more.

또, 본 발명은 상기 제 2 Ni 층과 상기 극박 구리층 사이에 금속층이 형성되어 있는 복합 금속박이다.Further, the present invention is a composite metal foil in which a metal layer is formed between the second Ni layer and the ultra-thin copper layer.

또, 본 발명은 상기 복합 금속박의 극박 구리층에 절연성 수지 기재를 가열 압축하여 붙인 후, 상기 박리층에 의해 박리층 및 제 1 Ni 또는 Ni 합금층 및 금속박 캐리어를 박리하여 제조하는 금속 피복 적층판의 제조 방법이다.In addition, the present invention is a metal-clad laminate prepared by heating and compressing an insulating resin substrate to the ultra-thin copper layer of the composite metal foil, and then peeling the release layer and the first Ni or Ni alloy layer and the metal foil carrier with the release layer. It is a manufacturing method.

또, 본 발명은 상기 금속 피복 적층판을 Ni 선택 에칭액에 의해 상기 제 2 Ni 층을 에칭 제거하여 제조하는 구리 피복 적층판의 제조 방법이다.Moreover, this invention is the manufacturing method of the copper clad laminated board which manufactures the said metal-clad laminated board by etching removing the said 2nd Ni layer with Ni selective etching liquid.

또, 본 발명은 상기 구리 피복 적층판을 사용하여 회로를 형성시킨 것을 특징으로 하는 프린트 배선판이다.In addition, the present invention is a printed wiring board characterized in that a circuit is formed using the copper-clad laminate.

또, 본 발명은 상기 프린트 배선판의 회로 위에 추가로 회로를 1 이상 형성시킨 다층 프린트 배선판이다.Further, the present invention is a multilayer printed wiring board in which one or more circuits are further formed on the circuit of the printed wiring board.

본 발명에 의하면, 박리층이 제 1 Ni 또는 Ni 합금층과 제 2 Ni 층 사이에 끼워지는 구성이고, 박리층의 내열성이 매우 높기 때문에, 유리 전이 온도가 높은 기재를 붙일 때의 가혹한 온도 조건에서도 박리 기능이 저하되지 않고 금속박 캐리어와 제 1 Ni 또는 Ni 합금층과 박리층을 박리층 계면에서 용이하게 박리할 수 있다.According to the present invention, since the release layer is a structure sandwiched between the first Ni or Ni alloy layer and the second Ni layer, and the heat resistance of the release layer is very high, even under severe temperature conditions when attaching a substrate having a high glass transition temperature The peeling function is not lowered, and the metal foil carrier, the first Ni or Ni alloy layer, and the peeling layer can be easily peeled off at the peeling layer interface.

또, 본 발명에 의하면, 제 2 Ni 층의 두께가 0.3 ∼ 5 ㎛ 이기 때문에, 제 2 Ni 층에 핀홀 등이 발생하기 어렵고, 극박 구리층에 핀홀이 발생하는 것을 억제할 수 있다.Further, according to the present invention, since the thickness of the second Ni layer is 0.3 to 5 µm, pinholes and the like are unlikely to occur in the second Ni layer, and it is possible to suppress the occurrence of pinholes in the ultrathin copper layer.

또, 제 2 Ni 층은 Ni 선택 에칭액에 의해 제거할 수 있기 때문에, 극박 구리층이 적층된 구리 피복 적층판을 간편한 방법으로 제조할 수 있다.Moreover, since the 2nd Ni layer can be removed with Ni selective etching liquid, the copper-clad laminated board in which the ultra-thin copper layer was laminated|stacked can be manufactured by a simple method.

또, 본 발명에 관련된 극박 구리층은, 형성되는 구리 입자의 1 차 입자경이 10 ∼ 200 ㎚ 로 작고, 또, 부착량이 300 ∼ 6000 mg/㎡ 이기 때문에, 매우 치밀한 극박 구리층이 된다.Moreover, the ultra-thin copper layer which concerns on this invention becomes a very dense ultra-thin copper layer because the primary particle diameter of the copper particle formed is small as 10-200 nm, and the adhesion amount is 300-6000 mg/m<2>.

또한, 본 발명에 있어서의 1 차 입자경이란, 석출된 구리 입자 중, 입자로 인정되는 최소 단위 (1 차 입자) (31) 의 입자경이며, 1 차 입자의 집합체 (32) 를 2 차 입자라고 한다.In addition, the primary particle diameter in this invention is the particle diameter of the smallest unit (primary particle) 31 recognized as a particle among the precipitated copper particles, and the aggregate 32 of primary particles is called secondary particle. .

본 명세서에 있어서의 「치밀한 극박 구리층」이란, 도 12 에 나타내는 바와 같은 구리층을 말한다.The "fine ultrathin copper layer" in this specification means the copper layer as shown in FIG.

본 발명에 관련된 극박 구리층을 애디티브 공법의 시드층으로 하여 회로를 형성한 경우에는, 시드층이 매우 얇아, 매우 단시간에 에칭 제거할 수 있기 때문에, 회로까지 에칭되는 것을 억제하여, 파인 패턴의 회로의 형성이 가능해진다.When the circuit is formed using the ultrathin copper layer according to the present invention as a seed layer of an additive construction method, since the seed layer is very thin and can be etched away in a very short time, etching to the circuit is suppressed and fine patterns are formed. The circuit can be formed.

또, 본 발명에 관련된 극박 구리층은 치밀하고 미세한 구리 입자로 구성되기 때문에, 기재와 붙일 때의 밀착성이 우수하다.Moreover, since the ultra-thin copper layer which concerns on this invention consists of dense and fine copper particle, it is excellent in the adhesiveness at the time of sticking with a base material.

따라서, 본 발명에 관련된 복합 금속박과 붙여 제조한 구리 피복 적층판을 사용하여 다층화하면, 층간 접속의 필수 공정인 관통공이나 비관통공을 무전해 도금 및/또는 전해 도금하는 공정에 있어서, 극박 구리층도 도금되어 두꺼워졌다고 해도, 원래의 두께가 매우 얇기 때문에, 다층 기판 전체의 두께의 증가를 억제할 수 있어 고밀도화를 실현할 수 있다.Therefore, when multilayered using the copper-clad laminate prepared by pasting with the composite metal foil according to the present invention, in the process of electroless plating and/or electrolytic plating of through-holes or non-through holes, which are essential steps for interlayer connection, the ultra-thin copper layer also Even if it is plated and thickened, since the original thickness is very thin, an increase in the thickness of the entire multilayer substrate can be suppressed, and high density can be realized.

또한, 본 발명에 관련된 극박 구리층에 대해, 내열성·내약품성 처리, 방청 처리, 화성 처리 등의 종래의 프린트 배선판용 구리박과 동일한 표면 처리를 실시하여, 더욱 밀착성을 향상시킬 수도 있다.In addition, the ultra-thin copper layer according to the present invention may be subjected to the same surface treatment as conventional copper foils for printed wiring boards such as heat resistance/chemical resistance treatment, rust prevention treatment, chemical conversion treatment, and further improve adhesion.

또, 제 1 Ni 또는 Ni 합금층의 두께를 0.001 ∼ 5 ㎛ 로 하면, 더욱 박리층의 내열성을 향상시킬 수 있다.In addition, when the thickness of the first Ni or Ni alloy layer is 0.001 to 5 µm, the heat resistance of the release layer can be further improved.

또, 박리층에 Cr 또는 Zn 중 적어도 하나를 함유시키면, 더욱 박리 기능이 우수한 복합 금속박이 된다.Moreover, when at least one of Cr or Zn is contained in the peeling layer, it becomes a composite metal foil excellent in peeling function.

본 발명에 관련된 구리 피복 적층판은, 애디티브 공법에 의해 파인 패턴의 회로를 바람직하게 형성할 수 있고, 또, 서브트랙티브 공법이나 그 밖의 공법에 의해 회로를 형성시킬 수도 있다.The copper-clad laminate according to the present invention can preferably form a circuit of a fine pattern by an additive construction method, and can also form a circuit by a subtractive construction method or other construction method.

도 1 은 복합 금속박의 모식도이다.
도 2 는 복합 금속박의 일 양태의 모식도이다.
도 3 은 복합 금속박의 일 양태의 모식도이다.
도 4 는 기재와 붙인 복합 금속박의 모식도이다.
도 5 는 금속 피복 적층판의 모식도이다.
도 6 은 구리 피복 적층판의 모식도이다.
도 7 은 회로가 형성된 프린트 배선판의 모식도이다.
도 8 은 제 2 기재 및 제 2 극박 구리층을 적층한 모식도이다.
도 9 는 비관통공을 형성한 모식도이다.
도 10 은 비관통공의 내벽에 무전해 도금과 전해 도금을 실시한 것을 나타내는 모식도이다.
도 11 은 다층 프린트 배선판의 모식도이다.
도 12 는 본 발명에 있어서의 극박 구리층의 FE-SEM 사진 (300,000 배) 이다.
1 is a schematic view of a composite metal foil.
2 is a schematic view of an aspect of a composite metal foil.
3 is a schematic view of an aspect of a composite metal foil.
4 is a schematic view of a composite metal foil pasted with a base material.
5 is a schematic view of a metal-clad laminate.
6 is a schematic view of a copper-clad laminate.
It is a schematic diagram of the printed wiring board in which the circuit was formed.
It is a schematic diagram which laminated|stacked the 2nd base material and 2nd ultra-thin copper layer.
9 is a schematic view of forming a non-penetrating hole.
10 is a schematic view showing electroless plating and electrolytic plating on an inner wall of a non-penetrating hole.
It is a schematic diagram of a multilayer printed wiring board.
Fig. 12 is an FE-SEM photograph (300,000 times) of the ultra-thin copper layer in the present invention.

본 발명에 있어서의 금속박 캐리어 (2) 는 특별히 한정되는 것은 아니지만, 압연법이나 전해법에 의해 형성된 구리박이나, 구리 합금박을 바람직하게 사용할 수 있다.The metal foil carrier 2 in the present invention is not particularly limited, but a copper foil or copper alloy foil formed by a rolling method or an electrolytic method can be preferably used.

금속박 캐리어에 각 층을 적층하는 면 (이하「적층면」이라고 한다) 은 필요에 따라 적절히 선택하면 되고, 도 2 에 나타내는 바와 같이 양면이어도 된다.The surface for laminating each layer on the metal foil carrier (hereinafter referred to as "laminated surface") may be appropriately selected as necessary, and may be double-sided as shown in FIG. 2.

금속박 캐리어의 두께는 특별히 한정되는 것은 아니지만, 9 ∼ 300 ㎛ 가 바람직하고, 더욱 바람직하게는 12 ∼ 70 ㎛ 이다.Although the thickness of a metal foil carrier is not specifically limited, 9-300 micrometers is preferable, More preferably, it is 12-70 micrometers.

두께가 9 ㎛ 미만이면, 적층시에 주름이나 균열을 발생시키기 쉬워지고, 또, 300 ㎛ 를 초과하면, 복합 금속박 전체의 강성이 지나치게 강해져 취급이 곤란해지기 때문이다.This is because if the thickness is less than 9 µm, wrinkles and cracks are likely to occur during lamination, and if it exceeds 300 µm, the stiffness of the entire composite metal foil becomes too strong, making handling difficult.

또, 금속박 캐리어에 각 층을 적층하지 않는 면에는, 조화 처리나 내열성·내약품성 처리, 방청 처리, 화성 처리 등, 종래의 프린트 배선판용 구리박과 동일한 표면 처리를 실시할 수 있다.Moreover, the surface treatment which does not laminate each layer on a metal foil carrier can be given the same surface treatment as conventional copper foil for printed wiring boards, such as a roughening treatment, heat resistance, chemical resistance treatment, rust prevention treatment, chemical conversion treatment, and the like.

또한, 제 2 Ni 층 (5) 및 극박 구리층 (6) 의 표면을 저조도로 하는 경우에는, 적층면의 표면 조도 Rzjis (JIS-B0601 (2013) 에 기재된 10 점 평균 조도) 가 1.0 ㎛ 이하인 압연 구리박이나 전해 구리박을 금속박 캐리어로서 사용하면 된다.In addition, when the surfaces of the second Ni layer 5 and the ultra-thin copper layer 6 are made to have low roughness, the surface roughness Rzjis of the laminated surface (10 points average roughness described in JIS-B0601 (2013)) is 1.0 µm or less. You may use copper foil or electrolytic copper foil as a metal foil carrier.

본 발명에 있어서의 제 1 Ni 또는 Ni 합금층 (3) 의 두께는 0.001 ∼ 5 ㎛ 가 바람직하고, 더욱 바람직하게는 0.005 ∼ 3 ㎛ 이다.The thickness of the first Ni or Ni alloy layer 3 in the present invention is preferably 0.001 to 5 μm, more preferably 0.005 to 3 μm.

두께가 0.001 ㎛ 미만이면, 기재에 붙일 때의 고온의 영향을 받기 쉬워져 박리층 계면으로부터 박리하는 것이 곤란해질 우려가 있고, 또, 5 ㎛ 보다 두꺼워도 추가적인 기능의 향상은 기대할 수 없기 때문이다.If the thickness is less than 0.001 µm, it is likely to be affected by high temperature when applied to the substrate, and it may be difficult to peel from the peeling layer interface.

기재와 붙이는 가열 압축 공정에 있어서, 금속박 캐리어의 버닝 (산화) 을 방지하는 내열층으로서 기능시키기 위해, 도 3 에 나타내는 바와 같이, 각 층을 적층하는 면과 반대측의 면에 제 1 Ni 또는 Ni 합금층 (3) 만을 형성해도 된다.In the heat-compression process to be attached to the substrate, in order to function as a heat-resistant layer that prevents burning (oxidation) of the metal foil carrier, as shown in FIG. 3, a first Ni or Ni alloy is formed on the surface opposite to the surface on which each layer is laminated. You may form only the layer (3).

본 발명에 있어서의 복합 금속박은, 금속박 캐리어 (2) 와 제 1 Ni 또는 Ni 합금층 (3) 과 박리층 (4) 을 박리층 (4) 과 제 2 Ni 층 (5) 의 계면에서 박리시킬 수 있다.In the composite metal foil in the present invention, the metal foil carrier 2 and the first Ni or Ni alloy layer 3 and the release layer 4 are separated at the interface between the release layer 4 and the second Ni layer 5. Can be.

박리층 (4) 에는 Cr 또는 Zn 중 적어도 1 종이 함유되어 있는 것이 바람직하다.It is preferable that the release layer 4 contains at least one of Cr or Zn.

Cr 또는 Zn 을 함유하는 층으로서, Cr, Zn 중 어느 1 종류의 원소로 이루어지는 단일 금속층, 수화물층, 산화물층, 혹은 2 종류의 원소로 이루어지는 합금층, 수화물층, 산화물층, 또는 이것들의 단일 금속, 수화물, 산화물, 그 2 종류의 원소 로 이루어지는 합금, 수화물, 산화물의 복합체의 층 등을 예시할 수 있다.As a layer containing Cr or Zn, a single metal layer, a hydrate layer, an oxide layer made of any one element of Cr, Zn, or an alloy layer, a hydrate layer, an oxide layer made of two kinds of elements, or a single metal thereof , Hydrates, oxides, alloys of the two kinds of elements, hydrates, oxide composite layers, and the like.

박리층의 부착량은 0.001 ∼ 1000 mg/㎡ 가 바람직하고, 더욱 바람직하게는 0.05 ∼ 1000 mg/㎡ 이다.The adhesion amount of the release layer is preferably 0.001 to 1000 mg/m 2, more preferably 0.05 to 1000 mg/m 2.

0.001 mg/㎡ 미만이면, 박리가 곤란해질 우려가 있고, 1000 mg/㎡ 를 초과하여 부착시켜도 기능의 추가적인 향상은 기대할 수 없기 때문이다.If it is less than 0.001 mg/m 2, peeling may be difficult, and even if it exceeds 1000 mg/m 2, further improvement in function cannot be expected.

제 1 Ni 또는 Ni 합금층 (3) 의 두께나 박리층 (4) 의 금속의 종류 및 부착량을 변화시킴으로써 바람직한 박리 강도로 조정할 수 있다.By changing the thickness of the 1st Ni or Ni alloy layer 3 or the kind and adhesion amount of the metal of the peeling layer 4, it can adjust to a preferable peeling strength.

박리 강도는 210 ℃·4 시간 가열 후에 있어서, 0.1 kN/m 이하인 것이 바람직하고, 더욱 바람직하게는 0.05 kN/m 이하이다.The peeling strength is preferably 0.1 kN/m or less, more preferably 0.05 kN/m or less after heating at 210° C. for 4 hours.

0.1 kN/m 보다 크면, 의도치 않는 박리는 막을 수 있지만, 박리할 때에 큰 힘과 시간을 요하기 때문에 작업성이 저하되기 때문이다.If it is larger than 0.1 kN/m, unintended peeling can be prevented, but because peeling requires a great force and time, the workability deteriorates.

또, 박리할 때에 가해진 힘에 의해 기판에 휨이나 변형이 발생할 우려도 있기 때문이다.Moreover, it is because there is a possibility that warpage or deformation may occur in the substrate by the force applied when peeling.

제 2 Ni 층 (5) 은 Ni 의 순도가 99.6 질량% 이상인 것이 바람직하다. 순도가 낮으면 선택 에칭에서의 제거성이 떨어지거나, 제거할 수 없거나 할 우려가 있기 때문이다.It is preferable that the purity of Ni of the 2nd Ni layer 5 is 99.6 mass% or more. This is because when the purity is low, there is a possibility that the removal property in the selective etching is poor or cannot be removed.

제 2 Ni 층이 깔끔하게 제거되지 않으면, 회로 형성시에 있어서 잔류된 Ni 에 의해 절연 불량 (회로 쇼트) 이 될 리스크가 높아진다.If the second Ni layer is not neatly removed, the risk of poor insulation (circuit short) by Ni remaining in the circuit formation increases.

제 2 Ni 층의 두께는 0.3 ∼ 5 ㎛ 이고, 더욱 바람직하게는 1 ∼ 3 ㎛ 이다.The thickness of the second Ni layer is 0.3 to 5 μm, more preferably 1 to 3 μm.

0.3 ㎛ 미만이면, 제 2 Ni 층에 핀홀이 발생하기 쉬워지고, 제 2 Ni 층에 핀홀이 있으면 핀홀 지점에서는 극박 구리층이 형성되지 않고, 회로 단선의 리스크가 높아지기 때문이다.This is because if it is less than 0.3 µm, pinholes are likely to occur in the second Ni layer, and if there are pinholes in the second Ni layer, an ultrathin copper layer is not formed at the pinhole point, and the risk of circuit breakage increases.

또, 두께가 5 ㎛ 를 초과하여도 추가적인 기능의 향상은 기대할 수 없고, 선택 에칭에 의한 제거 공정에도 시간이 걸리기 때문에 바람직하지 않다.Further, even if the thickness exceeds 5 µm, an improvement in additional functions cannot be expected, and it is not preferable because the removal process by selective etching takes time.

극박 구리층을 형성하는 구리 입자는 1 차 입자경이 10 ∼ 200 ㎚ 가 바람직하고, 더욱 바람직하게는 10 ∼ 40 ㎚ 이다. 부착량은 300 ∼ 6000 mg/㎡ 이고, 더욱 바람직하게는 1000 ∼ 4000 mg/㎡ 이다.The copper particles forming the ultra-thin copper layer preferably have a primary particle diameter of 10 to 200 nm, more preferably 10 to 40 nm. The adhesion amount is 300 to 6000 mg/m 2, more preferably 1000 to 4000 mg/m 2.

1 차 입자경이 10 ㎚ 미만이면, 표면 에너지가 현저하게 상승하기 때문에 입자로서의 형상을 유지할 수 없고, 또, 200 ㎚ 를 초과하면 입자가 지나치게 커, 300 ∼ 6000 mg/㎡ 의 부착량에 있어서 치밀한 극박 구리층을 형성할 수 없기 때문이다.If the primary particle diameter is less than 10 nm, the surface energy is remarkably increased, so the shape as particles cannot be maintained. If it exceeds 200 nm, the particles are too large and dense ultra-thin copper in an amount of adhesion of 300 to 6000 mg/m 2 This is because a layer cannot be formed.

또, 부착량이 300 mg/㎡ 미만이면, 치밀한 극박 구리층을 형성할 수 없고, 또, 6000 mg/㎡ 를 초과하여 부착시키면, 제거에 시간이 걸리거나, 구리 입자의 탈락에 의해 도전성 이물질이 발생하거나 하기 때문에 어느 것도 바람직하지 않다.Moreover, if the adhesion amount is less than 300 mg/m 2, a dense ultra-thin copper layer cannot be formed, and if it exceeds 6000 mg/m 2, it takes time to remove, or a conductive foreign substance is generated due to dropping of copper particles. Neither is preferable because it does.

또한, 본 발명에 관련된 극박 구리층의 두께는 매우 얇아 직접 측정하는 것이 용이하지 않기 때문에, 부착량으로 나타내는 것으로 하였다.Moreover, since the thickness of the ultra-thin copper layer which concerns on this invention is very thin and it is not easy to measure directly, it was set as the adhesion amount.

극박 구리층은 치밀하고 미세한 구리 입자로 구성되기 때문에 기재와의 밀착성은 양호하지만, 더욱 밀착성을 높이기 위해, 프린트 배선판용 구리박의 표면 처리로서 공지된 내열·내약품성 처리, 방청 처리, 화성 처리 등을 실시할 수도 있다.Since the ultra-thin copper layer is composed of dense and fine copper particles, the adhesion to the substrate is good, but in order to further improve the adhesion, heat-resistance/chemical resistance treatment, anti-rust treatment, chemical conversion treatment, etc., which are known as surface treatment of the copper foil for printed wiring boards, etc. You can also do

또한, 제 2 Ni 층의 표면 저항이 크기 때문에, 극박 구리층의 도금시의 전압이 높아지거나, 밀착성이 얻기 어려워지거나 하는 경우에는, 스퍼터링이나 증착 등의 물리적 제막 공정, 또는 전해 도금이나 무전해 도금 등의 화학적 제막 공정에 의해 제 2 Ni 층 위에 금속층을 형성하고, 그 금속층 위에 극박 구리층을 형성해도 된다.In addition, because the surface resistance of the second Ni layer is large, when the voltage at the time of plating of the ultra-thin copper layer is high or the adhesion is difficult to obtain, a physical film forming process such as sputtering or vapor deposition, or electrolytic plating or electroless plating A metal layer may be formed on the second Ni layer by a chemical film forming process such as, and an ultrathin copper layer may be formed on the metal layer.

본 발명에 관련된 복합 금속박, 구리 피복 적층판 및 프린트 배선판은, 이하의 방법에 의해 제조할 수 있다.The composite metal foil, copper-clad laminate and printed wiring board according to the present invention can be produced by the following method.

(제 1 Ni 또는 Ni 합금층)(First Ni or Ni alloy layer)

와트욕 (황산니켈 240 ∼ 300 g/ℓ, 염화니켈 40 ∼ 70 g/ℓ, 붕산 30 ∼ 45 ㎖/ℓ, pH 3.8 ∼ 4.2, 욕온 50 ∼ 60 ℃, 전류 밀도 0.5 ∼ 8 A/d㎡) 이나 술파민산욕 (술파민산산니켈 440 ∼ 500 g/ℓ, 붕산 30 ∼ 50 ㎖/ℓ, pH 3.8 ∼ 4.4, 욕온 50 ∼ 60 ℃, 전류 밀도 2 ∼ 40 A/d㎡) 에 금속박 캐리어의 표면을 침지하여 전해 도금, 또는 히드라진욕 (대표예로서, 아세트산니켈 60 g/ℓ, 글리콜산 60 g/ℓ, 에틸렌디아민사아세트산 25 g/ℓ, 히드라진 100 ㎖/ℓ, pH 11, 욕온 90 ℃) 등에 금속 캐리어의 표면을 침지하여 무전해 도금함으로써, 금속박 캐리어 위에 Ni 층을 형성시킬 수 있다.Watt bath (nickel sulfate 240-300 g/L, nickel chloride 40-70 g/L, boric acid 30-45 ml/L, pH 3.8-4.2, bath temperature 50-60°C, current density 0.5-8 A/d㎡) The surface of the metal foil carrier in an ina sulfamic acid bath (nickel sulfamate 440 to 500 g/L, boric acid 30 to 50 ml/L, pH 3.8 to 4.4, bath temperature 50 to 60°C, current density 2 to 40 A/d㎡) Electrolytic plating by immersion, or hydrazine bath (as representative examples, 60 g/L of nickel acetate, 60 g/L of glycolic acid, 25 g/L of ethylenediamine tetraacetic acid, 100 ml/L of hydrazine, pH 11, 90°C bath temperature) The Ni layer can be formed on the metal foil carrier by immersing the surface of the metal carrier on the back and electroless plating.

와트욕, 술파민산욕에는 필요에 따라, 광택제, 나프탈렌술폰산나트륨, 도데실황산나트륨, 사카린 등의 첨가제를 적당량 첨가할 수도 있다.If necessary, additives such as brighteners, sodium naphthalenesulfonate, sodium dodecylsulfate, and saccharin may be added to the watt bath and sulfamic acid bath.

Ni 합금층을 형성하려면, Ni-P (황산니켈 20 ∼ 300 g/ℓ, 염화니켈 35 ∼ 50 g/ℓ, 붕산 30 ∼ 50 g/ℓ, 아인산 1 ∼ 30 g/ℓ, 아세트산나트륨 1 ∼ 30 g/ℓ, pH 1 ∼ 5, 욕온 40 ∼ 70 ℃, 전류 밀도 1 ∼ 15 A/d㎡), Ni-Co (황산니켈 50 ∼ 200 g/ℓ, 황산코발트 50 ∼ 200 g/ℓ, 시트르산나트륨 15 ∼ 30 g/ℓ, pH 3 ∼ 6, 욕온 25 ∼ 60 ℃, 전류 밀도 1 ∼ 15 A/d㎡), Ni-Mo (황산니켈 30 ∼ 70 g/ℓ, 몰리브덴산나트륨 30 ∼ 120 g/ℓ, 시트르산나트륨 15 ∼ 30 g/ℓ, pH 7 ∼ 12, 욕온 20 ∼ 50 ℃, 전류 밀도 1 ∼ 15 A/d㎡), Ni-Zn (황산니켈 250 ∼ 300 g/ℓ, 황산아연 50 ∼ 400 g/ℓ, 시트르산나트륨 15 ∼ 30 g/ℓ, pH 3 ∼ 6, 욕온 50 ∼ 70 ℃, 전류 밀도 3 ∼ 15 A/d㎡), Ni-Co-Mo (황산니켈 50 ∼ 200 g/ℓ, 황산코발트 50 ∼ 200 g/ℓ, 몰리브덴산나트륨 30 ∼ 120 g/ℓ, 시트르산나트륨 15 ∼ 30 g/ℓ, pH 7 ∼ 12, 욕온 20 ∼ 50 ℃, 전류 밀도 1 ∼ 15 A/d㎡) 욕 등에 금속박 캐리어의 표면을 침지하여 전해 도금, 또는 Ni-P (대표예로서 염화니켈 16 g/ℓ, 포스핀산나트륨 24 g/ℓ, 숙신산나트륨 16 g/ℓ, 말산나트륨 18 g/ℓ, pH 5.6, 욕온 100 ℃), Ni-B (대표예로서 염화니켈 30 g/ℓ, 에틸렌디아민 60 g/ℓ, 수산화나트륨 40 g/ℓ, 테트라하이드로붕산나트륨 0.6 g/ℓ, 욕온 90 ℃) 욕 등에 금속박 캐리어의 표면을 침지하여 무전해 도금함으로써, 금속박 캐리어 위에 Ni 합금층을 형성시킬 수 있다.To form a Ni alloy layer, Ni-P (20 to 300 g/L of nickel sulfate, 35 to 50 g/L of nickel chloride, 30 to 50 g/L of boric acid, 1 to 30 g/L of phosphorous acid, 1 to 30 of sodium acetate g/ℓ, pH 1 to 5, bath temperature 40 to 70°C, current density 1 to 15 A/d㎡, Ni-Co (50 to 200 g/L nickel sulfate, 50 to 200 g/L cobalt sulfate, sodium citrate) 15 to 30 g/L, pH 3 to 6, bath temperature 25 to 60°C, current density 1 to 15 A/d㎡, Ni-Mo (30 to 70 g/L nickel sulfate, 30 to 120 g/sodium molybdate) ℓ, sodium citrate 15-30 g/ℓ, pH 7-12, bath temperature 20-50°C, current density 1-15 A/d㎡), Ni-Zn (nickel sulfate 250-300 g/ℓ, zinc sulfate 50- 400 g/L, sodium citrate 15-30 g/L, pH 3-6, bath temperature 50-70°C, current density 3-15 A/d㎡), Ni-Co-Mo (nickel sulfate 50-200 g/L , Cobalt sulfate 50-200 g/L, sodium molybdate 30-120 g/L, sodium citrate 15-30 g/L, pH 7-12, bath temperature 20-50°C, current density 1-15 A/d㎡) Electrolytic plating by immersing the surface of the metal foil carrier in a bath or the like, or Ni-P (16 g/L nickel chloride, 24 g/L sodium phosphinate, 16 g/L sodium succinate, 18 g/L sodium malate, pH 5.6, bath temperature 100° C.), Ni-B (as representative examples, nickel chloride 30 g/L, ethylenediamine 60 g/L, sodium hydroxide 40 g/L, sodium tetrahydroborate 0.6 g/L, bath temperature 90° C.), etc. The Ni alloy layer can be formed on the metal foil carrier by immersing the surface of the metal foil carrier and electroless plating.

Ni-P, Ni-Co, Ni-Mo, Ni-Zn, Ni-Co-Mo 욕에는, 필요에 따라, 광택제, 사카린, 나프탈렌술폰산나트륨, 도데실황산나트륨 등의 첨가제를 적당량 첨가할 수도 있다.To the Ni-P, Ni-Co, Ni-Mo, Ni-Zn, and Ni-Co-Mo baths, an appropriate amount of additives such as brighteners, saccharin, sodium naphthalenesulfonate, and sodium dodecylsulfate may be added as necessary.

(박리층)(Peeling layer)

무수 크롬산 200 ∼ 400 g/ℓ, 황산 1.5 ∼ 4 g/ℓ, pH 1 ∼ 4, 욕온 45 ∼ 60 ℃, 전류 밀도 10 ∼ 40 A/d㎡, 또는 무수 크롬산 혹은 이크롬산칼륨 1 ∼ 30 g/ℓ, pH 2 ∼ 6, 욕온 20 ∼ 60 ℃, 전류 밀도 0.1 ∼ 10 A/d㎡, 또는 이크롬산칼륨 1 ∼ 30 g/ℓ, 황산아연 0.1 ∼ 20 g/ℓ, pH 2 ∼ 6, 욕온 20 ∼ 60 ℃, 전류 밀도 0.1 ∼ 10 A/d㎡ 의 도금욕에 제 1 Ni 또는 Ni 합금층을 형성시킨 면을 침지시켜, 전기 도금에 의해 형성시킬 수 있다.Chromic anhydride 200 to 400 g/L, sulfuric acid 1.5 to 4 g/L, pH 1 to 4, bath temperature 45 to 60°C, current density 10 to 40 A/d㎡, or chromic anhydride or potassium dichromate 1 to 30 g/ ℓ, pH 2 to 6, bath temperature 20 to 60°C, current density 0.1 to 10 A/d㎡, or potassium dichromate 1 to 30 g/ℓ, zinc sulfate 0.1 to 20 g/ℓ, pH 2 to 6, bath temperature 20 It can be formed by electroplating by immersing the surface in which the first Ni or Ni alloy layer is formed in a plating bath having a current density of 0.1 to 10 A/dm 2 at 60°C.

(제 2 Ni 층)(2nd Ni layer)

박리층을 형성시킨 면을 와트욕 또는 술파민욕에 침지하여 전기 도금에 의해 제 2 Ni 층을 형성시킬 수 있다.The second Ni layer can be formed by electroplating by immersing the surface in which the release layer is formed in a watt bath or sulfamine bath.

전해법으로 형성시키면, Ni 순도를 99.6 질량% 이상의 고순도로 할 수 있다.When formed by the electrolytic method, the purity of Ni can be made to a high purity of 99.6% by mass or more.

(극박 구리층)(Ultra thin copper layer)

극박 구리층은 예를 들어, 일본 공개특허공보 평1-246393호에 기재된 방법에 의해 형성시킬 수 있다.The ultra-thin copper layer can be formed, for example, by the method described in JP-A-1-246393.

상세하게는, 디에틸렌트리아민오아세트산오나트륨 10 ∼ 300 g/ℓ, 황산구리오수염 10 ∼ 100 g/ℓ 의 혼합액을 황산으로 pH 2.5 ∼ 13.0 으로 조정하고, 욕온 30 ∼ 60 ℃, 전류 밀도 2 ∼ 10 A/d㎡ 로 1 ∼ 120 초 처리함으로써 형성시킬 수 있다.Specifically, a mixed solution of 10 to 300 g/L of sodium diethylenetriamine pentaacetate and 10 to 100 g/L of copper sulfate hydrochloride is adjusted to pH 2.5 to 13.0 with sulfuric acid, bath temperature 30 to 60°C, current density 2 to It can be formed by treating for 1 to 120 seconds at 10 A/dm 2.

(기재)(materials)

본 발명에 관련된 복합 금속박은, 고온에 의해 박리 기능이 저하되기 어려워, 유리 전이 온도가 높은 수지여도 가열 압축에 의해 붙인 후, 용이하게 박리할 수 있기 때문에, 붙이는 기재는 특별히 한정되지 않고, 적절히 선택할 수 있다.The composite metal foil according to the present invention is difficult to deteriorate in the peeling function due to high temperature, and even if it is a resin having a high glass transition temperature, it can be easily peeled after being pasted by heat compression. Can be.

(금속 피복 적층판)(Metal-clad laminate)

복합 금속박의 극박 구리층과 기재를 가열 압축에 의해 붙인 후, 박리층 계면으로부터 박리층 및 제 1 Ni 또는 Ni 합금층 및 금속박 캐리어를 박리하여, 금속 피복 적층판을 제조할 수 있다 (도 5).After the ultra-thin copper layer and the base material of the composite metal foil are adhered by heat compression, the release layer and the first Ni or Ni alloy layer and the metal foil carrier can be peeled from the release layer interface to produce a metal-clad laminate (FIG. 5).

(구리 피복 적층판)(Copper-clad laminate)

금속 피복 적층판을 Ni 선택 에칭에 의해 제 2 Ni 층을 제거함으로써, 기재 위에 극박 구리층이 적층된 구리 피복 적층판을 제조할 수 있다 (도 6).By removing the second Ni layer on the metal-clad laminate by Ni selective etching, a copper-clad laminate with an ultra-thin copper layer laminated on the substrate can be produced (Fig. 6).

또한, 본 발명에 있어서, 기재의 양면에 복합 금속박을 붙여, 양면의 금속 피복 적층판이나 양면의 구리 피복 적층판을 제조할 수도 있다.In addition, in the present invention, a composite metal foil can be attached to both sides of the base material to produce a double-sided metal-clad laminate or double-sided copper-clad laminate.

(프린트 배선판)(Printed wiring board)

구리 피복 적층판 위의 극박 구리층을 시드층으로서 사용하면, 애디티브 공법에 의해 파인 패턴의 회로를 형성시킬 수 있다 (도 7).When the ultra-thin copper layer on the copper-clad laminate is used as a seed layer, a fine pattern circuit can be formed by an additive method (Fig. 7).

또한, 구리 피복 적층판 위의 극박 구리층에 서브트랙티브 공법이나 그 외 공법에 의해 회로 형성할 수도 있다.Further, the ultrathin copper layer on the copper-clad laminate can also be formed by a circuit using a subtractive method or other method.

(다층 프린트 배선판)(Multilayer printed wiring board)

또, 형성한 회로를 조화하여, 조화된 회로 위에 제 2 기재 (7(a)), 및 본 발명에 관련된 복합 금속박을 가열 압축에 의해 적층하여 본 발명에 관련된 복합 금속박에 의해 제 2 극박 구리층 (6(a)) 을 형성하고 (도 8), 제 2 극박 구리층 및 제 2 기재에, 그 조화된 회로에 이를 때까지 비관통공 (12) 을 형성하고 (도 9), 비관통공의 내벽을 무전해 도금 (13), 및 전해 도금 (20) 에 의해 접속하여 (도 10), 먼저 형성한 회로 위에 추가로 회로 (10(a)) 를 형성시킬 수도 있다.Further, the formed circuit is harmonized, and the second base material (7(a)) and the composite metal foil according to the present invention are laminated by heat compression on the harmonized circuit to form a second ultrathin copper layer by the composite metal foil according to the present invention. (6(a)) is formed (FIG. 8), the second ultra-thin copper layer and the second substrate are formed with non-perforated holes 12 until the harmonized circuit is reached (FIG. 9), and the inner wall of the non-perforated holes is formed. It is also possible to form a circuit 10(a) by connecting the electroless plating 13 and the electrolytic plating 20 (FIG. 10) to the previously formed circuit.

동일한 방법으로 제 2 회로 (10(a)) 위에 추가로 회로 (10(b)) 를 형성시킬 수도 있다 (도 11).The circuit 10(b) may be further formed on the second circuit 10(a) in the same way (Fig. 11).

본 발명에 관련된 구리 피복 적층판을 적층하여 다층화하면, 다층 기판 전체의 두께를 억제하여, 다층 기판의 고밀도화를 실현할 수 있다.When the copper-clad laminate according to the present invention is laminated and multi-layered, the thickness of the entire multi-layer substrate can be suppressed, and high-density multi-layer substrates can be realized.

다층 프린트 배선판으로 하기에는, 본 발명에 관련된 복합 금속박에 한정되지 않고, 종래의 프린트 배선판용 구리박을 적층해도 된다.In order to make it into a multilayer printed wiring board, it is not limited to the composite metal foil which concerns on this invention, You may laminate|stack the copper foil for conventional printed wiring boards.

실시예Example

본 발명의 실시예 및 비교예를 이하에 나타내지만, 본 발명은 이것들에 한정되는 것은 아니다.Examples and comparative examples of the present invention are shown below, but the present invention is not limited to these.

(실시예 1)(Example 1)

금속박 캐리어로서, 두께가 18 ㎛ 인 전해 구리박을 사용하였다.As the metal foil carrier, an electrolytic copper foil having a thickness of 18 μm was used.

구리박 캐리어 표면을 와트욕 (욕 조성 : 황산니켈 250 g/ℓ, 염화니켈 50 g/ℓ, 붕산 30 ㎖/ℓ, pH 4.0, 욕온 50 ℃) 에 침지하고, 전류 밀도 5 A/d㎡ 로 30 초간 처리하여 제 1 Ni 층을 형성하였다.The copper foil carrier surface was immersed in a watt bath (bath composition: nickel sulfate 250 g/l, nickel chloride 50 g/l, boric acid 30 ml/l, pH 4.0, bath temperature 50 deg. C) to a current density of 5 A/d m 2 Treatment was performed for 30 seconds to form a first Ni layer.

제 1 Ni 층을 형성한 면을, 이크롬산칼륨 20 g/ℓ, pH 4.5, 욕온 30 ℃ 의 도금욕에 침지하고, 전류 밀도 1 A/d㎡ 로 2 초간 처리하여, Cr 의 수화물 복합체를 형성시켜 박리층으로 하였다.The surface on which the first Ni layer was formed was immersed in a plating bath of 20 g/L potassium dichromate, pH 4.5, and a bath temperature of 30°C, and treated with a current density of 1 A/dm 2 for 2 seconds to form a hydrate complex of Cr. To obtain a release layer.

박리층을 형성한 면을 제 1 Ni 층과 동일한 와트욕에 침지하고, 전류 밀도 5 A/d㎡ 로 120 초간 처리하여 제 2 Ni 층을 형성시켰다.The surface on which the release layer was formed was immersed in the same watt bath as the first Ni layer, and treated with a current density of 5 A/d m 2 for 120 seconds to form a second Ni layer.

제 2 Ni 층을 형성한 면을 디에틸렌트리아민오아세트산오나트륨 20 g/ℓ, 황산구리 5 수화물 30 g/ℓ, pH 4.0, 욕온 40 ℃ 도음욕에 침지하고, 전류 밀도 2 A/d㎡ 로 30 초간 처리하여, 극박 구리층을 형성시켰다.The surface on which the second Ni layer was formed was immersed in 20 g/L of sodium diethylenetriamine pentaacetate, 30 g/L of copper sulfate pentahydrate, pH 4.0, a bath temperature of 40 DEG C, and a current bath of 2 A/dm2. It was treated for a second to form an ultra-thin copper layer.

극박 구리층을 형성하는 구리 입자의 1 차 입자경은 10 ∼ 40 ㎚ 였다.The primary particle diameter of the copper particles forming the ultra-thin copper layer was 10 to 40 nm.

(실시예 2)(Example 2)

이크롬산칼륨 15 g/ℓ, 황산아연 10 g/ℓ, pH 4.9, 욕온 30 ℃ 의 도금욕에 침지하고, 전류 밀도 0.5 A/d㎡ 로 2 초간 처리하여 Cr 과 Zn 으로 이루어지는 복합체로 이루어지는 박리층을 형성시킨 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.A peeling layer composed of a composite consisting of Cr and Zn by dipping in a plating bath of 15 g/L potassium dichromate, 10 g/L zinc sulfate, pH 4.9, and a bath temperature of 30° C. and treated with a current density of 0.5 A/dm 2 for 2 seconds. It was prepared in the same manner as in Example 1 except for forming.

(실시예 3)(Example 3)

황산니켈 30 g/ℓ, 아인산 2 g/ℓ, 아세트산나트륨 10 g/ℓ, pH 4.5, 욕온 30 ℃ 의 도금욕에 침지하고, 전류 밀도 2 A/d㎡ 로 5 초간 처리하여 Ni 와 P 로 이루어지는 합금층을 형성시킨 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.Nickel sulfate 30 g/L, phosphorous acid 2 g/L, sodium acetate 10 g/L, pH 4.5, immersed in a plating bath at a bath temperature of 30° C., treated with a current density of 2 A/d㎡ for 5 seconds, consisting of Ni and P It was manufactured in the same manner as in Example 1 except that the alloy layer was formed.

(실시예 4)(Example 4)

황산니켈 50 g/ℓ, 황산코발트 50 g/ℓ, 시트르산 30 g/ℓ, pH 4.0, 욕온 30 ℃ 도금욕에 침지하고, 전류 밀도 2 A/d㎡ 로 2 초간 처리하여 Ni, Co 로 이루어지는 합금층을 형성시킨 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.Nickel sulfate 50 g/L, cobalt sulfate 50 g/L, citric acid 30 g/L, pH 4.0, bath temperature 30° C. Immersion in a plating bath, and treated with a current density of 2 A/dm 2 for 2 seconds to form an alloy of Ni and Co It was prepared in the same manner as in Example 1 except that the layer was formed.

(실시예 5)(Example 5)

황산니켈 50 g/ℓ, 몰리브덴산나트륨 30 g/ℓ, 시트르산 30 g/ℓ, pH 9.0, 욕온 30 ℃ 의 도금욕에 침지하고, 전류 밀도 7 A/d㎡ 로 2 초간 처리하여 Ni, Mo 로 이루어지는 합금층을 형성시킨 것 이외에는는 실시예 1 과 동일한 방법으로 제조하였다.50 g/L of nickel sulfate, 30 g/L of sodium molybdate, 30 g/L of citric acid, pH 9.0, immersed in a plating bath at a bath temperature of 30 DEG C, treated with a current density of 7 A/dm2 for 2 seconds to give Ni and Mo It was manufactured in the same manner as in Example 1 except that the formed alloy layer was formed.

(실시예 6)(Example 6)

황산니켈 250 g/ℓ, 황산아연 50 g/ℓ, 시트르산 30 g/ℓ, pH 4.0, 욕온 50 ℃ 도금욕에 침지하고, 전류 밀도 5 A/d㎡ 로 2 초간 처리하여 Ni, Zn 으로 이루어지는 합금층을 형성시킨 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.Nickel sulfate 250 g/L, zinc sulfate 50 g/L, citric acid 30 g/L, pH 4.0, bath temperature 50° C. Immersion in a plating bath, and treated with a current density of 5 A/d㎡ for 2 seconds to form an alloy of Ni and Zn It was prepared in the same manner as in Example 1 except that the layer was formed.

(실시예 7)(Example 7)

황산니켈 50 g/ℓ, 황산코발트 50 g/ℓ, 몰리브덴산나트륨 30 g/ℓ, 시트르산 30 g/ℓ, pH 9.0, 욕온 30 ℃ 의 금욕에 침지하고, 전류 밀도 7 A/d㎡ 로 2 초간 처리하여 Ni, Co, Mo 로 이루어지는 합금층을 형성시킨 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.50 g/L of nickel sulfate, 50 g/L of cobalt sulfate, 30 g/L of sodium molybdate, 30 g/L of citric acid, pH 9.0, immersed in a gold bath at a bath temperature of 30° C. for 2 seconds at a current density of 7 A/d㎡. It was prepared in the same manner as in Example 1 except that an alloy layer made of Ni, Co, and Mo was formed by treatment.

(실시예 8 ∼ 15)(Examples 8 to 15)

제 1 Ni 층의 두께, 박리층의 부착량, 또는 극박 구리층의 부착량을 표 1 에 기재된 바와 같이 변화시킨 것 이외에는 실시예 1 과 동일한 방법에 의해 제조하였다.It produced by the method similar to Example 1 except having changed the thickness of the 1st Ni layer, the adhesion amount of a peeling layer, or the adhesion amount of an ultra-thin copper layer as shown in Table 1.

(실시예 16)(Example 16)

제 2 Ni 층과 극박 구리층 사이에 Cu 스퍼터링에 의해 구리층을 형성한 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.It was manufactured in the same manner as in Example 1 except that a copper layer was formed by Cu sputtering between the second Ni layer and the ultra-thin copper layer.

(실시예 17)(Example 17)

제 2 Ni 층과 극박 구리층 사이에 Cu 증착에 의해 구리층을 형성한 것 이외는 실시예 1 과 동일한 방법으로 제조하였다.It was manufactured in the same manner as in Example 1 except that a copper layer was formed by Cu deposition between the second Ni layer and the ultra-thin copper layer.

(비교예 1)(Comparative Example 1)

박리층을 형성시키지 않은 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.It was manufactured in the same manner as in Example 1 except that the release layer was not formed.

(비교예 2)(Comparative Example 2)

제 1 Ni 층을 형성시키지 않은 것 이외에는 실시예 1 과 동일한 방법으로 제조하였다.It was manufactured in the same manner as in Example 1 except that the first Ni layer was not formed.

(비교예 3 ∼ 8)(Comparative Examples 3 to 8)

제 1 Ni 층의 두께, 박리층의 부착량, 또는 극박 구리층의 부착량을 표 1 에 기재된 바와 같이 변화시킨 것 이외에는 실시예 1 과 동일한 방법에 의해 제조하였다.It manufactured by the method similar to Example 1 except having changed the thickness of the 1st Ni layer, the adhesion amount of a peeling layer, or the adhesion amount of an ultra-thin copper layer as shown in Table 1.

(박리 강도)(Peel strength)

실시예, 비교예의 각 복합 금속박을 210 ℃ 로 가온한 대기 오븐으로 2 시간 및 4 시간 가열하였다.Each composite metal foil of Examples and Comparative Examples was heated for 2 hours and 4 hours in an atmospheric oven heated to 210°C.

그 후, 평탄한 지지판에 고정시키고, 미네베아 주식회사 제조 PT50N 으로 JIS-C6481 (1996) 에 있어서의 박리 강도의 시험 방법에 따라 박리 강도를 측정하였다.Then, it fixed to the flat support plate, and the peeling strength was measured according to the test method of peeling strength in JIS-C6481 (1996) with PT50N manufactured by Minebea Corporation.

또, 박리의 가부에 대하여, 박리된 것은 ○, 박리되지 않은 것은 × 로 하여 평가하였다.Moreover, with respect to the tackiness of peeling, what was peeled was evaluated as ○, and what was not peeled was x.

구리박 캐리어를 박리한 금속 피복 적층판을 Ni 선택 에칭액 (맥 리무버 NH-1866 맥 주식회사 제조) 에 요동 침지하고, 제 2 Ni 층의 제거에 필요로 하는 시간 (초) 을 측정하였다.The metal-clad laminate obtained by peeling the copper foil carrier was immersed in Ni-selective etching solution (Mac Remover NH-1866 Mac Co., Ltd.), and the time (seconds) required to remove the second Ni layer was measured.

또, 제 2 Ni 층을 제거한 구리 피복 적층판에, 극박 구리층을 시드층으로 하고, 애디티브 공법에 의해, L/S =10 ㎛/10 ㎛ 의 초 (超) 파인 패턴의 회로를 형성하고, 회로의 형성성에 대하여, L/S = 10 ㎛ /10 ㎛ 가 형성되어 있었던 것을 ○, 형성되어 있지 않은 것을 × 로 하여 평가하였다.Further, on the copper-clad laminate with the second Ni layer removed, an ultra-thin copper layer was used as a seed layer, and a circuit with an ultrafine pattern of L/S=10 µm/10 µm was formed by an additive method, About the formability of the circuit, what formed L/S=10 micrometers/10 micrometers was evaluated by (circle) and what was not formed by x.

각 실시예 및 비교예의 복합 금속박을 표 1 에 나타낸다.Table 1 shows the composite metal foils of Examples and Comparative Examples.

또, 각 실시예 및 비교예의 평가를 표 2 에 나타낸다.In addition, evaluation of each Example and a comparative example is shown in Table 2.

Figure 112017103563077-pat00001
Figure 112017103563077-pat00001

Figure 112017103563077-pat00002
Figure 112017103563077-pat00002

실시예 및 비교예로부터, 본 발명에 관련된 복합 금속박이면, 210 ℃ 4 시간 가열 후여도 박리 강도는 낮아, 간단하게 박리할 수 있고, 또, L/S = 10 ㎛ /10 ㎛ 라는 초파인 패턴의 회로여도 바람직하게 형성할 수 있는 것이 증명되었다.From the examples and comparative examples, the composite metal foil according to the present invention has a low peel strength even after heating at 210° C. for 4 hours, can be easily peeled, and has an ultrafine pattern of L/S=10 μm/10/10 μm. It has been proved that even a circuit can be preferably formed.

또, 비교예 4 및 비교예 6 에 있어서는, Ni 층의 두께가 두꺼워 비용 상승되어 바람직하지 않다. 또한 비교예 6 에 있어서는, 제 2 Ni 층의 제거에도 시간이 걸려 바람직하지 않다.Moreover, in Comparative Example 4 and Comparative Example 6, the thickness of the Ni layer is thick, which is expensive, which is not preferable. In addition, in Comparative Example 6, the removal of the second Ni layer took time and is not preferable.

본 발명에 관련된 복합 금속박은, 고온이어도 박리층의 박리 기능이 저하되기 어렵기 때문에, 유리 전이 온도가 높은 기재에 고온에서 붙였다고 해도 박리 강도가 낮아 안정적이며, 금속박 캐리어와 제 1 Ni 또는 Ni 합금층 및 박리층을 박리층의 계면으로부터 용이하게 박리할 수 있다.The composite metal foil according to the present invention is stable even if it is attached at a high temperature to a substrate having a high glass transition temperature because the release function of the release layer is unlikely to deteriorate even at high temperatures, and the metal foil carrier and the first Ni or Ni alloy are stable. The layer and the peeling layer can be easily peeled from the interface of the peeling layer.

또, 제 2 Ni 층은 선택 에칭에 의해 제거할 수 있기 때문에, 치밀한 극박 구리층을 적층한 구리 피복 적층판을 간편한 방법으로 제조할 수 있다.Moreover, since the 2nd Ni layer can be removed by selective etching, the copper clad laminated board which laminated|stacked the dense ultra-thin copper layer can be manufactured by a simple method.

또, 본 발명에 관련된 복합 금속박을 사용하여 제조한 구리 피복 적층판은 구리층이 매우 얇기 때문에, 그 극박 구리층을 시드층으로 하여 애디티브 공법에 의해 회로를 형성시킨 경우에는, 에칭 처리에 의해 시드층을 단시간에 제거할 수 있어, 회로까지 에칭되는 것을 억제할 수 있기 때문에, L/S = 10 ㎛ /10 ㎛ 와 같은 초파인 패턴의 회로여도 바람직하게 형성할 수 있고, 핀홀도 발생하기 어렵기 때문에 회로 단선 리스크가 낮은 프린트 배선판을 제조할 수 있음과 함께, 다층화에 있어서는, 관통공이나 비관통공을 무전해 도금 및/또는 전해 도금으로 층간 접속할 때, 그 극박 구리층도 도금되어 두꺼워지는 영향을 최소한으로 억제할 수 있기 때문에, 다층 기판으로 한 경우의 기판 전체의 두께의 증가를 억제하여, 고밀도의 다층 기판을 제조할 수 있다.Moreover, since the copper layer is very thin in the copper-clad laminate produced using the composite metal foil according to the present invention, when the circuit is formed by the additive method using the ultra-thin copper layer as a seed layer, it is seeded by etching treatment. Since the layer can be removed in a short time and etching to the circuit can be suppressed, even a circuit having an ultrafine pattern such as L/S = 10 µm /10 µm can be preferably formed, and pinholes are less likely to occur Therefore, it is possible to manufacture a printed wiring board having a low circuit disconnection risk, and in the case of multi-layering, when connecting through-holes or non-through-holes by electroless plating and/or electrolytic plating, the ultra-thin copper layer is also plated and thickened. Since it can be suppressed to a minimum, it is possible to suppress an increase in the thickness of the entire substrate in the case of a multi-layer substrate, and to manufacture a high-density multi-layer substrate.

따라서, 본 발명은 산업상 이용가능성이 높은 발명이라고 할 수 있다.Therefore, it can be said that the present invention is an invention having high industrial applicability.

1 : 복합 금속박
2 : 금속박 캐리어
3 : 제 1 Ni 또는 Ni 합금층
4 : 박리층
5 : 제 2 Ni 층
6 : 극박 구리층
6(a) : 제 2 극박 구리층
7 : 기재
7(a) : 제 2 기재
8 : 금속 피복 적층판
9 : 구리 피복 적층판
10 : 회로
10(a) : 2 층째의 회로
10(b) : 3 층째의 회로
12 : 비관통공
13 : 무전해 도금
16 : 다층 프린트 배선판
20 : 전해 도금
31 : 1 차 입자
32 : 2 차 입자
1: Composite metal foil
2: Metal foil carrier
3: First Ni or Ni alloy layer
4: release layer
5: 2nd Ni layer
6: ultra-thin copper layer
6(a): 2nd ultra-thin copper layer
7: description
7(a): 2nd description
8: Metal-clad laminate
9: copper clad laminate
10: circuit
10(a): 2nd layer circuit
10(b): 3rd layer circuit
12: non-through hole
13: electroless plating
16: Multilayer printed wiring board
20: electrolytic plating
31: primary particle
32: secondary particles

Claims (9)

금속박 캐리어와 상기 금속박 캐리어 중 적어도 일방의 면 위에 제 1 Ni 또는 Ni 합금층이 적층되고, 상기 제 1 Ni 또는 Ni 합금층 중 적어도 일방의 면 위에 박리층, 제 2 Ni 층 및 극박 구리층이 이 순서로 적층된 복합 금속박으로서, 상기 극박 구리층의 구리 입자의 1 차 입자경이 10 ∼ 200 ㎚, 부착량이 300 ∼ 6000 mg/㎡ 이고, 상기 제 2 Ni 층의 두께가 0.3 ∼ 5 ㎛ 인 복합 금속박.A first Ni or Ni alloy layer is laminated on at least one surface of the metal foil carrier and the metal foil carrier, and a release layer, a second Ni layer, and an ultrathin copper layer are disposed on at least one surface of the first Ni or Ni alloy layer. A composite metal foil laminated in order, wherein the primary particle diameter of the copper particles of the ultra-thin copper layer is 10 to 200 nm, the adhesion amount is 300 to 6000 mg/m 2, and the thickness of the second Ni layer is 0.3 to 5 μm. . 제 1 항에 있어서,
상기 제 1 Ni 또는 Ni 합금층의 두께가 0.001 ∼ 5 ㎛ 인 복합 금속박.
According to claim 1,
A composite metal foil having a thickness of the first Ni or Ni alloy layer of 0.001 to 5 μm.
제 1 항에 있어서,
상기 박리층이, Cr 과 Zn 중 적어도 1 종을 함유하는 층인 복합 금속박.
According to claim 1,
The said peeling layer is a composite metal foil which is a layer containing at least 1 sort(s) of Cr and Zn.
제 1 항에 있어서,
상기 제 2 Ni 층의 Ni 의 순도가 99.6 질량% 이상인 복합 금속박.
According to claim 1,
A composite metal foil having a purity of 99.6% by mass or more of Ni in the second Ni layer.
제 1 항에 있어서,
상기 제 2 Ni 층과 상기 극박 구리층 사이에 금속층이 형성되어 있는 복합 금속박.
According to claim 1,
A composite metal foil in which a metal layer is formed between the second Ni layer and the ultra-thin copper layer.
제 1 항 내지 제 5 항 중 어느 한 항에 기재된 복합 금속박의 극박 구리층에 절연성 수지 기재를 가열 압축하여 붙인 후, 상기 박리층에 의해 박리층 및 제 1 Ni 또는 Ni 합금층 및 금속박 캐리어를 박리하여 제조하는 금속 피복 적층판의 제조 방법.The insulating resin substrate is heat-compressed and adhered to the ultra-thin copper layer of the composite metal foil according to any one of claims 1 to 5, and then the release layer and the first Ni or Ni alloy layer and the metal foil carrier are separated by the release layer. Method for producing a metal-clad laminate produced by manufacturing. 제 6 항에 기재된 방법으로 제조한 금속 피복 적층판을 Ni 선택 에칭액에 의해 상기 제 2 Ni 층을 에칭 제거하여 제조하는 구리 피복 적층판의 제조 방법.A method for producing a copper-clad laminate obtained by etching and removing the second Ni layer by using a Ni-selective etching solution for the metal-clad laminate produced by the method according to claim 6. 삭제delete 삭제delete
KR1020170136320A 2016-11-30 2017-10-20 Composite metal foil, copper-clad laminate using the composite metal foil, and manufacturing method of the copper-clad laminate KR102118245B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016231977A JP6471140B2 (en) 2016-11-30 2016-11-30 Composite metal foil, copper-clad laminate using the composite metal foil, and method for producing the copper-clad laminate
JPJP-P-2016-231977 2016-11-30

Publications (2)

Publication Number Publication Date
KR20180062344A KR20180062344A (en) 2018-06-08
KR102118245B1 true KR102118245B1 (en) 2020-06-02

Family

ID=62228587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136320A KR102118245B1 (en) 2016-11-30 2017-10-20 Composite metal foil, copper-clad laminate using the composite metal foil, and manufacturing method of the copper-clad laminate

Country Status (4)

Country Link
JP (1) JP6471140B2 (en)
KR (1) KR102118245B1 (en)
CN (1) CN108124391B (en)
TW (1) TWI694757B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798986A (en) * 2018-12-10 2020-02-14 广州方邦电子股份有限公司 Metal foil with carrier
WO2020195748A1 (en) * 2019-03-27 2020-10-01 三井金属鉱業株式会社 Metal foil for printed wiring board, metal foil with carrier, and metal-clad laminate, and method for manufacturing printed wiring board using same
JP7283349B2 (en) * 2019-10-25 2023-05-30 株式会社豊田自動織機 Manufacturing method of electrode foil
CN113811093A (en) * 2021-08-09 2021-12-17 广州方邦电子股份有限公司 Metal foil, copper-clad laminated board, circuit board and preparation method of circuit board
WO2024031243A1 (en) * 2022-08-08 2024-02-15 宁德时代新能源科技股份有限公司 Composite foil and preparation method therefor and application thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012102407A (en) 2005-12-15 2012-05-31 Furukawa Electric Co Ltd:The Ultra-thin copper foil with carrier and printed circuit board

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690962B2 (en) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 Electrolytic copper foil with carrier foil, method for producing electrolytic copper foil with carrier foil, and copper-clad laminate
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP2004052001A (en) * 2002-07-16 2004-02-19 Mitsui Mining & Smelting Co Ltd Nickel peeling solution and method of peeling nickel based covering layer using the same
JP2005288856A (en) * 2004-03-31 2005-10-20 Mitsui Mining & Smelting Co Ltd Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminated sheet using electrolytic copper foil with carrier foil
JP5360703B2 (en) * 2008-01-11 2013-12-04 メック株式会社 Etching solution
JP4805300B2 (en) 2008-03-31 2011-11-02 古河電気工業株式会社 Manufacturing method of Fe-Ni alloy foil with carrier for circuit board lamination, manufacturing method of composite foil with carrier for circuit board lamination, alloy foil with carrier, composite foil with carrier, metal-clad board, printed wiring board, and printed wiring laminated board
KR101281146B1 (en) * 2008-09-05 2013-07-02 후루카와 덴끼고교 가부시키가이샤 Ultrathin copper foil with carrier, and copper laminated board or printed wiring board
TWI511633B (en) * 2011-03-30 2015-12-01 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
JP5814168B2 (en) 2012-03-27 2015-11-17 Jx日鉱日石金属株式会社 Copper foil with carrier
KR101391811B1 (en) * 2012-08-17 2014-05-07 일진머티리얼즈 주식회사 Copper foil attached to the carrier foil, copper-clad laminate and printed circuit board using the same
TWI526302B (en) * 2012-09-28 2016-03-21 Jx Nippon Mining & Metals Corp The copper foil of the attached carrier and the copper-clad laminate with the attached copper foil
JP6158573B2 (en) * 2013-04-03 2017-07-05 Jx金属株式会社 Copper foil with carrier, method for producing copper-clad laminate and method for producing printed wiring board
CN104120471B (en) * 2013-04-26 2018-06-08 Jx日矿日石金属株式会社 High-frequency circuit copper foil, copper-clad plate, printing distributing board, the copper foil with carrier, electronic equipment and printing distributing board manufacturing method
JP5651811B1 (en) * 2013-06-13 2015-01-14 Jx日鉱日石金属株式会社 Copper foil with carrier, copper-clad laminate, printed wiring board, electronic device, and method for manufacturing printed wiring board
TWI645755B (en) * 2013-07-24 2018-12-21 Jx日鑛日石金屬股份有限公司 Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper-clad laminate, and printed wiring board manufacturing method
CN106715118B (en) * 2014-10-30 2021-04-16 三井金属矿业株式会社 Copper foil with carrier and method for manufacturing printed wiring board using the copper foil with carrier
JP6487704B2 (en) * 2015-02-12 2019-03-20 福田金属箔粉工業株式会社 Treated copper foil, copper-clad laminate using the treated copper foil, and printed wiring board
JP5859155B1 (en) * 2015-03-11 2016-02-10 福田金属箔粉工業株式会社 Composite metal foil, method for producing the same, and printed wiring board
WO2016143117A1 (en) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 Metal foil with carrier, and manufacturing method for wiring board
JP2016194112A (en) * 2015-03-31 2016-11-17 Jx金属株式会社 Metal foil with carrier, laminate, printed wiring board, electronic device, manufacturing method of metal foil with carrier and manufacturing method of printed wiring board
JP5842077B1 (en) * 2015-07-01 2016-01-13 三井金属鉱業株式会社 Copper foil with carrier, copper-clad laminate and printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012102407A (en) 2005-12-15 2012-05-31 Furukawa Electric Co Ltd:The Ultra-thin copper foil with carrier and printed circuit board

Also Published As

Publication number Publication date
CN108124391B (en) 2021-04-20
JP6471140B2 (en) 2019-02-13
JP2018087369A (en) 2018-06-07
TW201822606A (en) 2018-06-16
KR20180062344A (en) 2018-06-08
TWI694757B (en) 2020-05-21
CN108124391A (en) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102118245B1 (en) Composite metal foil, copper-clad laminate using the composite metal foil, and manufacturing method of the copper-clad laminate
JP6377660B2 (en) Manufacturing method of multilayer printed wiring board
JP4728723B2 (en) Ultra-thin copper foil with carrier
TWI544115B (en) Roughened copper foil, its manufacturing method, copper clad laminate and printed circuit board
JP4087369B2 (en) Ultra-thin copper foil with carrier and printed wiring board
TWI589201B (en) Manufacturing method of a printed circuit board having a buried circuit and a printed circuit board obtained by the manufacturing method
JP5859155B1 (en) Composite metal foil, method for producing the same, and printed wiring board
JP2010100942A (en) Ultra-thin copper foil with carrier, method of manufacturing the same and printed circuit board
JP2004169181A (en) Ultrathin copper foil with carrier and method for manufacturing the same, and printed wiring board using ultrathin copper foil with carrier
KR20140054435A (en) Copper foil excellent in adhesion with resin, method for manufacturing same, and printed wiring board or battery negative electrode material using electrolytic copper foil
JP2005260058A (en) Carrier-attached very thin copper foil, manufacturing method of carrier-attached very thin copper foil, and wiring board
JPWO2012133637A1 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board obtained by the manufacturing method
KR102441161B1 (en) Composite Copper Foil And Process for the Preparation Thereof
JP5298252B1 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board
JP4748519B2 (en) Ultra thin copper foil with carrier, manufacturing method thereof, printed wiring board using ultra thin copper foil with carrier
JP2010218905A (en) Metal material for substrate, surface roughening treatment of metal material for substrate, and manufacturing method of metal material for substrate
JP2006128326A (en) Capacitor-layer forming material, manufacturing method for composite foil used for manufacture of material, and printed-wiring board with built-in capacitor circuit obtained by using capacitor-layer forming material
JP2007021921A (en) Ultrathin copper foil with carrier and printed wiring board
KR20210143727A (en) Metal foil for printed wiring board, metal foil provided with carrier, and metal clad laminated board, and manufacturing method of a printed wiring board using them
TWI805902B (en) Surface treated copper foil, copper clad laminate and printed circuit board
KR20230169770A (en) Metal foil, carrier with metal layer comprising the same and printed circuit board comprising the same
JP2014195036A (en) Copper foil with carrier, manufacturing method of copper foil with carrier, printed wiring board, printed circuit board, copper clad laminate and manufacturing method of printed wiring board
KR20040088084A (en) Copper plate and manufacturing method for using solder bump

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant