KR102101980B1 - 전도성 바닥재 및 이의 제조방법 - Google Patents

전도성 바닥재 및 이의 제조방법 Download PDF

Info

Publication number
KR102101980B1
KR102101980B1 KR1020160171213A KR20160171213A KR102101980B1 KR 102101980 B1 KR102101980 B1 KR 102101980B1 KR 1020160171213 A KR1020160171213 A KR 1020160171213A KR 20160171213 A KR20160171213 A KR 20160171213A KR 102101980 B1 KR102101980 B1 KR 102101980B1
Authority
KR
South Korea
Prior art keywords
conductive
chip
weight
main layer
layer
Prior art date
Application number
KR1020160171213A
Other languages
English (en)
Other versions
KR20180069230A (ko
Inventor
노형문
김지웅
남승백
Original Assignee
(주)엘지하우시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엘지하우시스 filed Critical (주)엘지하우시스
Priority to KR1020160171213A priority Critical patent/KR102101980B1/ko
Publication of KR20180069230A publication Critical patent/KR20180069230A/ko
Application granted granted Critical
Publication of KR102101980B1 publication Critical patent/KR102101980B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F15/00—Flooring
    • E04F15/02—Flooring or floor layers composed of a number of similar elements
    • E04F15/10—Flooring or floor layers composed of a number of similar elements of other materials, e.g. fibrous or chipped materials, organic plastics, magnesite tiles, hardboard, or with a top layer of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F2290/00—Specially adapted covering, lining or flooring elements not otherwise provided for
    • E04F2290/04—Specially adapted covering, lining or flooring elements not otherwise provided for for insulation or surface protection, e.g. against noise, impact or fire
    • E04F2290/048—Specially adapted covering, lining or flooring elements not otherwise provided for for insulation or surface protection, e.g. against noise, impact or fire against static electricity

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 전기 저항성이 개선됨으로써 정전기 발생시의 전자 방출이 원활히 이루어질 수 있도록 할 뿐만 아니라 표면 컬러가 밝아짐으로써 외관의 미려함을 높일 수 있도록 한 전도성 바닥재 및 이의 제조방법에 관한 것이다.

Description

전도성 바닥재 및 이의 제조방법{flooring with static control property and manufacturing method the same}
본 발명은 전도성 바닥재 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 전기 저항성이 개선됨으로써 정전기 발생시의 전자 방출이 원활히 이루어질 수 있도록 할 뿐만 아니라 표면 컬러가 밝아짐으로써 외관의 미려함을 높일 수 있도록 한 전도성 바닥재 및 이의 제조방법에 관한 것이다.
건축구조물의 대부분은 콘크리트로 형성되는 것이 일반적이다.
이때, 콘크리트면이 직접 노출되는 경우, 내외관의 미려함이 저하되는 문제가 있었다.
이러한 이유로 건축구조물의 내외부에 내장재 및 외장재를 덧붙여 내외관의 미려함을 높이고 있다.
이때, 내장재 중의 하나로 건축구조물의 바닥면에 설치되는 바닥재가 있다.
바닥재는, 타일형, 시트형, 마루형 등으로 구분할 수 있으며, 각각이 갖는 고유의 질감, 무늬, 컬러로 인하여 건축구조물의 바닥면 장식이 가능하다.
한편, 병원 또는 실험실의 경우, 각종의 전자장비가 이용된다.
이때, 전자장비는 정전기에 의해 손상될 수 있다.
따라서, 병원 또는 실험실의 바닥면에는 일반 바닥재가 아닌 대한민국 등록특허공보 제10-0225092호(공고일 : 2013. 01. 22.) 등에 개시된 바와 같은 '전도성 바닥재'를 설치하고 있다.
이때, 전도성 바닥재는 전도성 칩을 포함하여 형성되는바, 정전기 발생시의 전자가 전도성 칩에 의해 바닥면으로 방출되므로 정전기에 의한 전자장비의 손상이 방지된다.
그러나, 전도성 바닥재의 전도성 칩은 흑색의 카본 블랙을 포함하여 형성되므로 전도성 칩을 포함하여 형성되는 전도성 바닥재의 표면 컬러가 비교적 어두워 외관의 미려함이 저하되는 문제가 있었다.
상기의 이유로 해당분야에서는 전기 저항성이 개선됨으로써 정전기 발생시의 전자 방출이 원활히 이루어질 수 있도록 할 뿐만 아니라 표면 컬러가 밝아짐으로써 외관의 미려함을 높일 수 있도록 한 전도성 바닥재 및 이의 제조방법의 개발을 시도하고 있으나, 현재까지는 만족할만한 결과를 얻지 못하고 있는 실정이다.
본 발명은 상기와 같은 실정을 감안하여 제안된 것으로, 전도성 바닥재의 전도성 칩이 검정색의 카본 블랙을 포함하여 형성됨에 따라 전도성 칩을 포함하여 형성되는 전도성 바닥재의 표면 컬러가 비교적 어두워 외관의 미려함이 저하되었던 문제를 해소할 수 있도록 한 전도성 바닥재 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 의한 전도성 바닥재는, 전도성 칩을 포함하여 형성되어 상기 전도성 칩을 통해 정전기 발생시의 전자를 하부로 방출하는 본층; 및 상기 본층 하부에 형성되되, 전도성 카본 잉크로 형성되어 상기 본층으로부터 전달되는 상기 전자를 바닥면으로 전달하는 전달층을 포함하고, 상기 전도성 칩은 안티몬 도핑 주석 산화물을 포함하는 칩 제조용 조성물로써 형성된다.
상기 칩 제조용 조성물은, PVC 수지 20-40 중량%, 가소제 5-30 중량%, 안티몬 도핑 주석 산화물 분말 50-70 중량%, 안정제 및 첨가제 1-5 중량% 및 에폭시 0.1-1 중량%를 포함할 수 있다.
상기 본층은 1.9-2.1mm 두께로 형성될 수 있다.
상기 본층은 상면에 투명 코팅층을 포함할 수 있다.
상기 투명 코팅층은 전도성 자외선 경화 도료로 형성될 수 있다.
상기 투명 코팅층은 0.01-0.02mm 두께로 형성될 수 있다.
상기 전달층은 0.01-0.02mm 두께로 형성될 수 있다.
또한, 상기의 목적을 달성하기 위한 본 발명에 의한 전도성 바닥재 제조방법은, 안티몬 도핑 주석 산화물을 포함하는 칩 제조용 조성물로써 전도성 칩을 형성하는 제1단계; 상기 제1단계에 의해 형성된 상기 전도성 칩을 별도로 형성된 일반 수지 칩과 일정한 비율로 혼합한 후 성형장치로 투입하여 시트 형태 본층을 형성하는 제2단계; 및 상기 본층 저면에 전도성 카본 잉크를 도포하여 전달층을 형성하는 제3단계를 포함한다.
상기 제1단계는, 안티몬 도핑 주석 산화물을 포함하는 상기 칩 제조용 조성물을 반바리 믹서에 투입하여 혼련하는 제1-1단계; 상기 제1-1단계에 의해 혼련된 상기 칩 제조용 조성물을 롤러 사이에 투입하여 1차 및 2차 믹싱하는 제1-2단계; 상기 제1-2단계에 의해 1차 및 2차 믹싱된 상기 칩 제조용 조성물을 카렌더기에 투입하여 시트 형태로 형성하는 제1-3단계; 및 상기 제1-3단계에 의해 형성된 상기 시트를 분쇄기로 투입하여 칩 형태로 형성하는 제1-4단계를 포함한다.
상기 제1-3단계의 상기 시트는 그 두께가 1.0-2.0mm로 형성될 수 있다.
상기 제1-4단계의 상기 칩은 그 입자 크기가 1.0-10.0mm로 형성될 수 있다.
상기 제2단계의 상기 전도성 칩은 상기 일반 수지 칩 100 중량부 대비 3-20 중량부를 포함할 수 있다.
상기 제2단계의 상기 일반 수지 칩은, 폴리염화비닐수지, 가소제, 안정제, 첨가제, 에폭시, 안료 및 충전제를 포함하는 혼합물을 시트 형태로 형성한 후 분쇄함에 따라 형성될 수 있다.
상기 제2단계의 상기 성형장치는 카렌더기일 수 있다.
상기 3단계 이후로 상기 본층 상면에 투명 코팅층을 형성하는 제4단계를 더 포함할 수 있다.
상기 제4단계의 상기 투명 코팅층은 전도성 자외선 경화 도료로 형성될 수 있다.
본 발명에 의한 전도성 바닥재 및 이의 제조방법은, 전도성 칩이 안티몬 도핑 주석 산화물을 포함하는 칩 제조용 조성물로써 형성되는바, 안티몬 도핑 주석 산화물의 비교적 낮은 전기 저항으로 인하여 정전기 발생시의 전자 방출이 원활할 수 있을 뿐만 아니라 안티몬 도핑 주석 산화물의 백색 컬러로 인하여 본층의 표면 컬러가 비교적 밝아지므로 외관의 미려함이 향상될 수 있다.
도 1은 본 발명에 의한 전도성 바닥재의 구조를 설명하기 위한 단면도.
도 2는 본 발명에 의한 전도성 바닥재에서 본층에 투명 코팅층이 포함된 예를 보인 예시도.
도 3은 본 발명에 의한 전도성 바닥재를 통한 정전기 발생시의 전자 방출을 설명하기 위한 예시도.
도 4는 본 발명에 의한 전도성 바닥재 제조방법의 개략적 공정도.
이하, 첨부 도면에 의거 본 발명에 대하여 상세히 설명하면 다음과 같다.
도 1에 도시된 바와 같이 본 발명에 의한 전도성 바닥재(A)는, 본층(10) 및 전달층(20)을 포함한다.
상기 본층(10)은 전도성 칩(11)을 포함하여 형성되어 상기 전도성 칩(11)을 통해 정전기 발생시의 전자를 하부로 방출한다.
이와 같은 상기 본층(10)에서 상기 전도성 칩(11)은 안티몬 도핑 주석 산화물을 포함하는 전도성 칩 제조용 조성물로써 형성된다.
이때, 상기 칩 제조용 조성물은, PVC 수지 20-40 중량%, 가소제 5-30 중량%, 안티몬 도핑 주석 산화물 분말 50-70 중량%, 안정제 및 첨가제 1-5 중량% 및 에폭시 0.1-1 중량%를 포함할 수 있다.
상기 안티몬 도핑 주석 산화물은, 전기 저항이 낮을 뿐만 아니라 특히 백색이므로 정전기 발생시의 전자가 상기 전도성 칩(11)에 의해 상기 본층(10) 하부로 원활히 방출될 뿐만 아니라 상기 전도성 칩(11)을 포함하여 형성되는 상기 본층(10)의 표면 컬러가 비교적 밝아진다.
이때, 상기 본층(10)은 그 두께가 1.9-2.1mm로 형성되는 것이 바람직하다.
상기 본층(10)의 두께가 1.9mm 미만인 경우, Single Layer Sheet 제품 Spec(EN 428 규격)을 따를 수 없는 문제가 있고, 상기 본층(10)의 두께가 2.1mm를 초과하는 경우, Single Layer Sheet 제품 Spec(EN 428 규격)을 따를 수 없을 뿐만 아니라 정전기 발생시 하부로의 전자 전달이 어려워져 전기저항성이 저하되는 문제가 있는바, 상기 본층(10)은 1.9-2.1mm 두께로 형성되는 것이 바람직하다.
한편, 상기 본층(10)은 상면에 투명 코팅층(30)을 포함할 수 있다.
상기 투명 코팅층(30)은 상기 본층(10) 상면을 보호하므로 외부로부터의 충격 등으로 인한 상기 본층(10)의 손상이 방지된다.
이때, 상기 투명 코팅층(30)은 전도성 자외선 경화 도료로 형성되는 것이 바람직하다.
상기 전도성 자외선 경화 도료는 재질의 특성상 전정기 발생시의 전자를 하부, 즉 상기 본층(10)으로 전달하므로 상기 본층(10)에 포함되는 상기 전도성 칩(11)을 통한 하부로의 전자 방출이 가능하다.
이때, 상기 전도성 자외선 경화 도료는, 일례로 전도성 미립자, 광 경화성 아크릴레이트 올리고머, 반응성 희석제 및 광 개시제를 포함하는 혼합물로 형성될 수 있다.
여기서, 상기 전도성 미립자는, 탄소나노튜브, 안티몬 도핑 주석 산화물, 인듐 도핑 주석 산화물 및 안티몬 도핑 아연 산화물 등을 포함할 수 있다.
그리고 상기 광 경화성 아클릴레이트 올리고머는, 폴리에스테르계 아크릴레이트 올리고머, 에폭시계 아크릴레이트 올리고머 또는 우레탄계 아크릴레이트 올리고머 중 선택된 하나 이상일 수 있다.
그리고 상기 반응성 희석제는, 메틸 (메타)아크릴레이트, 에틸 (메타)아크릴레이트, 2-에틸헥실 (메타)아크릴레이트, 옥실 (메타)아크릴레이트, 도데실 (메타)아크릴레이트, 옥타데실 (메타)아크릴레이트, 1,2-프로필렌글리콜 (메타)아크릴레이트, 1,3-프로필렌글리콜 (메타)아크릴레이트, 메틸사이클로헥실 (메타)아크릴레이트, 이소보닐 (메타)아크릴레이트, 페닐 (메타)아크릴레이트, 벤질 (메타)아크릴레이트, 클로로페닐 (메타)아크릴레이트, 메톡시페닐 (메타)아크릴레이트, 브로모페닐 (메타)아크릴레이트, 스테아릴 (메타)아크릴레이트, 테트라 하이드로푸릴 (메타)아크릴레이트, 하이드록시 에틸 (메타)아크릴레이트, 하이드록시 프로필 (메타)아크릴레이트, 글리시딜메타크릴산 에폭시 (메타)아크릴레이트 및 에톡시 에틸 (메타)아크릴레이트로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 단관능 아크릴레이트 모노머를 사용할 수 있다.
또한, 상기 반응성 희석제는, 에틸렌글리콜 디(메타)아크릴레이트, 메틸프로판디올 디(메타)아크릴레이트, 1,3-부탄디올 디(메타)아크릴레이트, 1,4-부탄디올 디(메타)아크릴레이트, 1,5-펜탄디올 디(메타)아크릴레이트, 1,6-헥산디올 디(메타)아크릴레이트, 네오펜틸글리콜 디(메타)아크릴레이트, 디에틸렌글리콜 디(메타)아크릴레이트, 트리에틸렌 글리콜 디(메타)아크릴레이트, 디프로필렌글리콜 디(메타)아크릴레이트, 트리프로필렌글리콜 디(메타)아크릴레이트, 트리메틸올프로판 트리(메타)아크릴레이트, 에톡시 레이티드 트리메틸올프로판 트리 (메타)아크릴레이트, 프로폭시 레이티드 트리메틸올프로판 트리 (메타)아크릴레이트, 글리세린 트리(메타)아크릴레이트, 펜타에리스리톨 트리(메타)아크릴레이트, 펜타에리스리톨 테트라(메타)아크릴레이트, 디펜타에리스리톨 헥사(메타)아크릴레이트 및 폴리에틸렌글리콜 디(메타)아크릴레이트로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 다관능 아크릴레이트 모노머를 사용할 수 있다.
그리고 상기 광 개시제는, 벤조페논계, 케탈계, 아세토페논계 및 하이드록시 알킬페놀계로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
한편, 상기 투명 코팅층(30)은 그 두께가 0.01-0.02mm로 형성되는 것이 바람직하다.
상기 투명 코팅층(30)의 두께가 0.01mm 미만인 경우, 외부로부터의 충격 등에 의해 상기 본층(10)이 쉽게 손상될 뿐만 아니라 표면에 스크레치 및 오염이 빈번해지는 문제가 있고, 상기 투명 코팅층(30)의 두께가 0.02mm를 초과하는 경우, 정전기 발생시 전자의 하부 전달 효율이 저하되는 문제가 있는바, 상기 투명 코팅층(30)은 그 두께가 0.01-0.02mm로 형성되는 것이 바람직하다.
상기 전달층(20)은, 상기 본층(10) 하부에 형성되되, 전도성 카본 잉크로 형성되어 상기 본층(10)으로부터 전달되는 상기 전자를 바닥면(100)으로 전달한다.
이와 같은 상기 전달층(20)은 상기 전도성 카본 잉크를 도포함으로써 상기 본층(10) 저면에 간단히 형성될 수 있으므로 상기 본층(10) 하부에 상기 전달층(20) 형성 작업이 용이하다.
이때, 상기 전도성 카본 잉크는, 아크릴수지, 메틸스틸렌, 메틸메타크릴레이트, 부틸아세테이트, 카비톨, 부탄올, 메틸에틸케톤, 블로킹 방지제, 내열안정제 및 전도성 카본을 포함하는 혼합물로 형성될 수 있다.
한편, 상기 전달층(20)은 0.01-0.02mm 두께로 형성되는 것이 바람직하다.
상기 전달층(20)의 두께가 0.01mm 미만인 경우, 정전기 발생시 전자의 하부 전달 효율이 저하되는 문제가 있고, 상기 전달층(20)의 두께가 0.02mm를 초과하는 경우, 상대적으로 다량 도포되는 전도성 카본 잉크가 미경화되어 바닥면에 묻어나 는 오염 발생의 문제가 있는바, 상기 전달층(20)은 0.01-0.02mm 두께로 형성되는 것이 바람직하다.
또한, 도 4에 도시된 바와 같이 본 발명에 의한 전도상 바닥재 제조방법은, 제1단계(S1), 제2단계(S2) 및 제3단계(S3)를 포함한다.
상기 제1단계(S1)는 상기 안티몬 도핑 주석 산화물을 포함하는 칩 제조용 조성물로써 상기 전도성 칩(11)을 형성한다.
상기 전도성 칩(11)이 상기 안티몬 도핑 주석 산화물을 포함하는 칩 제조용 조성물로써 형성됨에 따라 상기 안티몬 도핑 주석 산화물의 특성상 상기 전도성 칩(11)은 전기 저항 비교적 낮을 뿐만 아니라 비교적 밝은 컬러를 띠게 된다.
이와 같은 상기 제1단계(S1)는, 제1-1단계(도면상 미도시), 제1-2단계(도면상 미도시), 제1-3단계(도면상 미도시) 및 제1-4단계(도면상 미도시)를 포함한다.
상기 제1-1단계는, 상기 안티몬 도핑 주석 산화물을 포함하는 상기 칩 제조용 조성물을 반바리 믹서(도면상 미도시)에 투입하여 혼련한다.
이때, 상기 칩 제조용 조성물은 상기에서 설명한 바와 같이 PVC 수지 20-40 중량%, 가소제 5-30 중량%, 안티몬 도핑 주석 산화물 분말 50-70 중량%, 안정제 및 첨가제 1-5 중량% 및 에폭시 0.1-1 중량%를 포함할 수 있다.
상기 제1-2는 상기 제1-1단계에 의해 혼련된 상기 칩 제조용 조성물을 롤러(도면상 미도시) 사이에 투입하여 1차 및 2차 믹싱한다.
상기 제1-3단계는 상기 제1-2단계에 의해 1차 및 2차 믹싱된 상기 칩 제조용 조성물을 카렌더기(도면상 미도시)에 투입하여 시트 형태로 형성한다.
이때, 상기 시트는 그 두께가 1.0-2.0mm로 형성되는 것이 바람직하다.
상기 시트의 두께가 1mm 미만이거나 2mm를 초과하는 경우, 이를 분쇄함에 따라 형성되는 칩의 두께 편차로 인해 상기 본층(10)을 성형할 때 칩 분리가 발생하여 성형성이 저하되는 문제가 있는바, 상기 시트는 그 두께가 1-2mm로 형성되는 것이 바람직하다.
상기 제1-4단계는, 상기 제1-3단계에 의해 형성된 상기 시트를 분쇄기로 투입하여 칩 형태로 형성한다.
이때, 상기 칩은 그 입자 크기가 1.0-10.0mm로 형성되는 것이 바람직하다.
상기 칩의 입자 크기가 1.0mm 미만이거나 10.0mm를 초과하는 칩의 크기 편차로 인해 상기 본층(10)을 성형할 때 칩 분리가 발생하여 성형성이 저하되는 문제가 있는바, 상기 칩은 그 입자 크기가 1.0-10.0mm로 형성되는 것이 바람직하다.
상기 제2단계(S2)는 상기 제1단계(S1)에 의해 형성된 상기 전도성 칩(11)을 별도로 형성된 일반 수지 칩(12)과 일정한 비율로 혼합한 후 성형장치(도면상 미도시)로 투입하여 시트 형태 상기 본층(10)을 형성한다.
상기 본층(10)이 상기 전도성 칩(11)과 상기 일반 수지 칩(12)의 혼합물로 형성됨에 따라 정전기 발생시의 전자가 전기 저항이 비교적 낮은 상기 전도성 칩(11)에 의해 하부로 원활히 방출되므로 정전기로 인한 전자장비의 손상이 방지되고, 비교적 밝은 컬러의 상기 전도성 칩(11)에 의해 표면 컬러가 비교적 밝아지므로 외관의 미려함이 향상된다.
이때, 상기 전도성 칩(11)은 상기 일반 수지 칩(12) 100 중량부 대비 3-20 중량부 혼합되는 것이 바람직하다.
상기 전도성 칩(11)이 상기 일반 수지 칩(12) 100 중량부 대비 3 중량부 미만인 경우, 상기 전도성 칩(11) 부족으로 인해 정전기 발생시 상기 본층(10)으로부터 하부로의 전자 전달 효율이 저하되는 문제가 있고, 상기 전도성 칩(11)이 상기 일반 수지 칩(12) 100 중량부 대비 20 중량부를 초과하는 경우, 상기 본층(10)의 치수안정성, 내마모성, 압입율이 저하되는 등의 문제가 있는바, 상기 전도성 칩(11)은 상기 일반 수지 칩(12) 100 중량부 대비 3-20 중량부 혼합되는 것이 바람직하다.
그리고 상기 성형장치는 일정한 비율로 혼합된 상기 전도성 칩(11)과 상기 일반 수지 칩(12)을 시트 형태로 형성할 수 있도록 하는 것이라면 통상의 어떠한 것이라도 무방하며, 바람직하게는 카렌더기일 수 있다.
한편, 상기 일반 수지 칩(12)은, 일례로 폴리염화비닐수지, 가소제, 안정제, 첨가제, 에폭시, 안료 및 충전제를 포함하는 혼합물을 시트 형태로 형성한 후 분쇄함으로써 형성될 수 있다.
상기 제3단계(S3)는 상기 본층(10) 저면에 상기 전도성 카본 잉크를 도포하여 상기 전달층(20)을 형성한다.
상기 전달층(20)이 상기 전도성 카본 잉크로 형성됨에 따라 정전기 발생시 상기 전도성 칩(11)에 의해 하부로 전달되는 전자가 상기 전달층(20)에 의해 상기 바닥면(100)으로 원활히 전달된다.
이와 같은 상기 제3단계(S3)는 이후로 상기 본층(10) 상면에 상기 투명 코팅층(30)을 형성하는 제4단계(S4)를 더 포함할 수 있다.
상기 본층(10) 상면에 상기 투명 코팅층(30)이 형성됨에 따라 상기 투명 코팅층(30)에 의해 상기 본층(10) 상면이 보호되므로 외부로부터의 충격 등에 의한 상기 본층(10)의 손상이 방지된다.
이때, 상기 투명 코팅층(30)은 위에서 설명한 바와 같이 상기 전도성 자외선 경화 도료로 형성될 수 있다.
다만, 상기 본층(10) 상면에 상기 투명 코팅층(30)이 형성됨으로 인하여 상기 전도성 칩(11)을 통한 전자 방출에 간섭이 따를 수 있다.
그러나, 본 발명에서 상기 투명 코팅층(30)은 상기 전도성 자외선 경화 도료로 형성되는바, 정전기 발생시의 전자는 상기 투명 코팅층(30)의 재질 특성상 하부, 즉 상기 본층(10)으로 원활히 전달되므로 상기 전도성 칩(11)을 통한 전자 방출이 원활하다.
이하에서는 본 발명을 따르는 실시예 및 본 발명을 따르지 않는 비교예를 통하여 본 발명을 보다 상세히 설명하나, 본 발명의 범위가 하기 제시된 실시예에 의해 제한되는 것은 아니다.
[실시예 1]
PVC 수지 27.5 중량%, 가소제 10 중량%, 안티몬 도핑 주석 산화물 분말 60 중량%, 안정제 및 첨가제 2 중량% 및 에폭시 0.5 중량%를 포함하는 칩 제조용 조성물을 반바리 믹서에 투입하여 혼련하였다.
반바리 믹서에 의해 혼련된 칩 제조용 조성물을 롤러 사이에 투입하여 1차 및 2차 믹싱하였다.
롤러에 의해 믹싱된 칩 제조용 조성물을 카렌더기에 투입하여 2.0mm 두께의 시트를 형성하였다.
카렌더기에 의해 형성된 시트를 분쇄기에 투입하여 1.0-10mm 입자 크기의 전도성 칩을 형성하였다.
압출기에 의해 형성된 전도성 칩을 일반 수지 칩 100 중량부 대비 5 중량부 혼합한 후 카렌더기에 투입하여 2.0mm 두께의 본층을 형성하였다.
본층 저면에 전도성 카본 잉크를 도포하여 0.02mm 두께의 전달층을 일체로 형성하였다.
본층 상면에 자외선 경화 도료를 도포한 후 경화시켜 0.02mm 두께의 투명 코팅층을 일체로 형성하여 시트 형태의 전도성 바닥재를 제조하였다.
[비교예 1]
PVC 수지 57.5 중량%, 가소제 30 중량%, 카본 블랙 분말 10 중량%, 안정제 및 첨가제 2 중량% 및 에폭시 0.5 중량%를 포함하는 칩 제조용 조성물로써 전도성 칩을 형성한다는 점을 제외하고는 실시예 1과 동일한 방법으로 시트 형태의 전도성 바닥재를 제조하였다.
[비교예 2]
PVC 수지 47.5 중량%, 가소제 18.5 중량%, 안티몬 도핑 주석 산화물 분말 30 중량%, 안정제 및 첨가제 3중량% 및 에폭시 1 중량% 비율로 혼합된 칩 제조용 조성물로써 전도성 칩을 형성한다는 점을 제외하고는 실시예 1과 동일한 방법으로 시트 형태의 전도성 바닥재를 제조하였다.
[시험예]
실시예 및 비교예에 따른 전도성 바닥재 각각의 표면 컬러 및 전기 저항성을 대비하였으며, 그 결과는 아래의 표 1과 같다.
표면 컬러의 대비 전기 저항성 대비
실시예 1에 의한 전도성 바닥재
Figure 112016122975399-pat00001
 104≤R＜106 Ω
(기존 전도성시트 동등 수준)
비교예 1에 의한 전도성 바닥재
Figure 112016122975399-pat00002
 104≤R＜106 Ω
비교예 2에 의한 전도성 바닥재
Figure 112016122975399-pat00003
 106≤R＜109 Ω
상기의 표 1을 통해 전도성 칩 형성시 안티몬 도핑 주석 산화물이 함유됨에 따라 전도성 바닥재의 표면 컬러 밝기가 향상됨을 확인할 수 있고, 전도성 칩 형성시 안티몬 도핑 주석 산화물의 함량이 증가함에 따라 전기 저항성이 향상됨을 확인할 수 있다.
상기에서와 같이 본 발명에 의한 전도성 바닥재(A) 및 이의 제조방법은, 상기 전도성 칩(11)이 상기 안티몬 도핑 주석 산화물을 포함하는 상기 칩 제조용 조성물로써 형성되는바, 상기 안티몬 도핑 주석 산화물의 비교적 낮은 전기 저항으로 인하여 정전기 발생시의 전자 방출이 원활할 수 있을 뿐만 아니라 상기 안티몬 도핑 주석 산화물의 백색 컬러로 인하여 상기 본층(10)의 표면 컬러가 비교적 밝아지므로 외관의 미려함이 향상될 수 있다.
이상에서 설명한 바와 같은 본 발명은 상기한 실시예에 한정되지 아니하므로 청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는 범위 내에서 변경 가능하며, 그와 같은 변경은 이하 청구범위 기재에 의하여 정의되는 본 발명의 보호범위 내에 있게 된다.
10 : 본층 11 : 전도성 칩
12 : 일반 수지 칩 20 : 전달층
30 : 투명 코팅층 100 : 바닥면
A : 전도성 바닥재 S1 : 제1단계
S2 : 제2단계 S3 : 제3단계
S4 : 제4단계

Claims (16)

  1. 일반 수지 칩 100중량부에 대하여 입자크기가 1.0-10.0mm인 전도성 칩 3-20중량부를 혼합하여 형성되어 상기 전도성 칩을 통해 정전기 발생시의 전자를 하부로 방출하는 본층; 및
    상기 본층 하부에 형성되되, 전도성 카본 잉크로 형성되어 상기 본층으로부터 전달되는 상기 전자를 바닥면으로 전달하는 전달층을 포함하고,
    상기 전도성 칩은 PVC 수지 20-40 중량%, 가소제 5-30 중량%, 안티몬 도핑 주석 산화물 분말 50-70 중량%, 안정제 및 첨가제 1-5 중량% 및 에폭시 0.1-1 중량%를 포함하는 칩 제조용 조성물로써 형성되는 것인 전도성 바닥재.
  2. 삭제
  3. 제1항에 있어서,
    상기 본층은 1.9-2.1mm 두께로 형성되는 것인 전도성 바닥재.
  4. 제1항에 있어서,
    상기 본층은 상면에 투명 코팅층을 포함하는 것인 전도성 바닥재.
  5. 제4항에 있어서,
    상기 투명 코팅층은 전도성 자외선 경화 도료로 형성되는 것인 전도성 바닥재.
  6. 제4항에 있어서,
    상기 투명 코팅층은 0.01-0.02mm 두께로 형성되는 것인 전도성 바닥재.
  7. 제1항에 있어서,
    상기 전달층은 0.01-0.02mm 두께로 형성되는 것인 전도성 바닥재.
  8. PVC 수지 20-40 중량%, 가소제 5-30 중량%, 안티몬 도핑 주석 산화물 분말 50-70 중량%, 안정제 및 첨가제 1-5 중량% 및 에폭시 0.1-1 중량%를 포함하는 칩 제조용 조성물을 반바리 믹서에 투입하여 혼련하는 제1-1단계; 상기 제1-1단계에 의해 혼련된 상기 칩 제조용 조성물을 롤러 사이에 투입하여 1차 및 2차 믹싱하는 제1-2단계; 상기 제1-2단계에 의해 1차 및 2차 믹싱된 상기 칩 제조용 조성물을 카렌더기에 투입하여 시트 형태로 형성하는 제1-3단계; 및 상기 제1-3단계에 의해 형성된 상기 시트를 분쇄기로 투입하여 입자크기가 1.0-10.0mm인 칩 형태로 형성하는 제1-4단계를 포함하는 전도성 칩을 형성하는 제1단계;
    상기 제1단계에 의해 형성된 상기 전도성 칩을 별도로 형성된 일반 수지 칩 100중량부에 대하여 3-20중량부의 비율로 혼합한 후 성형장치로 투입하여 시트 형태 본층을 형성하는 제2단계; 및
    상기 본층 저면에 전도성 카본 잉크를 도포하여 전달층을 형성하는 제3단계를 포함하는 것인 전도성 바닥재 제조방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 제1-3단계의 상기 시트는 그 두께가 1.0-2.0mm로 형성되는 것인 전도성 바닥재 제조방법.
  11. 삭제
  12. 삭제
  13. 제8항에 있어서,
    상기 제2단계의 상기 일반 수지 칩은, 폴리염화비닐수지, 가소제, 안정제, 첨가제, 에폭시, 안료 및 충전제를 포함하는 혼합물을 시트 형태로 형성한 후 분쇄함에 따라 형성되는 것인 전도성 바닥재 제조방법.
  14. 제8항에 있어서,
    상기 제2단계의 상기 성형장치는 카렌더기인 것인 전도성 바닥재 제조방법.
  15. 제8항에 있어서,
    상기 3단계 이후로 상기 본층 상면에 투명 코팅층을 형성하는 제4단계를 더 포함하는 것인 전도성 바닥재 제조방법.
  16. 제15항에 있어서,
    상기 제4단계의 상기 투명 코팅층은 전도성 자외선 경화 도료로 형성되는 것인 전도성 바닥재 제조방법.
KR1020160171213A 2016-12-15 2016-12-15 전도성 바닥재 및 이의 제조방법 KR102101980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160171213A KR102101980B1 (ko) 2016-12-15 2016-12-15 전도성 바닥재 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160171213A KR102101980B1 (ko) 2016-12-15 2016-12-15 전도성 바닥재 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20180069230A KR20180069230A (ko) 2018-06-25
KR102101980B1 true KR102101980B1 (ko) 2020-04-20

Family

ID=62806145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160171213A KR102101980B1 (ko) 2016-12-15 2016-12-15 전도성 바닥재 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102101980B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064437A (ko) 2020-11-11 2022-05-19 주식회사 현대엘앤씨 전도성 바닥재

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507922B1 (ko) * 2001-01-31 2005-08-19 칼 프로이덴베르크 카게 전기 전도성 바닥재
KR101218915B1 (ko) * 2007-01-23 2013-01-04 (주)엘지하우시스 고분자형 전도성 가소제를 사용한 전도성 바닥재 및 이의제조방법
KR101591108B1 (ko) * 2009-09-25 2016-02-05 (주)엘지하우시스 전도성 바닥재 및 이의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001965B1 (ko) * 1992-12-28 1996-02-08 엘지화학주식회사 자개효과를 갖는 칩 및 이칩이 작용된 바닥장식재
KR100589279B1 (ko) * 2003-10-16 2006-06-13 주식회사 엘지화학 전도성 장척 마블바닥재 및 이의 연속공법에 의한 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507922B1 (ko) * 2001-01-31 2005-08-19 칼 프로이덴베르크 카게 전기 전도성 바닥재
KR101218915B1 (ko) * 2007-01-23 2013-01-04 (주)엘지하우시스 고분자형 전도성 가소제를 사용한 전도성 바닥재 및 이의제조방법
KR101591108B1 (ko) * 2009-09-25 2016-02-05 (주)엘지하우시스 전도성 바닥재 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220064437A (ko) 2020-11-11 2022-05-19 주식회사 현대엘앤씨 전도성 바닥재

Also Published As

Publication number Publication date
KR20180069230A (ko) 2018-06-25

Similar Documents

Publication Publication Date Title
KR101591108B1 (ko) 전도성 바닥재 및 이의 제조방법
US10086643B2 (en) Chip with stereoscopic texture for resin-based reinforced natural stone and resin-based reinforced natural stone containing the same
US2188396A (en) Method of preparing polyvinyl halide products
CN103275416B (zh) 木塑地板及其制造方法
EP2549031A2 (en) Flooring material using pla resin
US20140039111A1 (en) Flooring product having regions of different recycle or renewable content
KR102101980B1 (ko) 전도성 바닥재 및 이의 제조방법
CN103288384A (zh) 具有天然纹理和发光图案的人造大理石及其制备方法
CN101481232A (zh) 一种高强度防水石木地板及其生产工艺
CN101441904A (zh) 电极用组合物及由其制备的电极
KR20180074279A (ko) 강화 천연석 및 그 제조방법
JP4933449B2 (ja) 均質な表面カバー
CN104910512A (zh) 一种高流动软质防滑户外地板专用料及其制备方法
CN1183213C (zh) 无机纳米复合材料改性的耐候型丙烯酸－聚酯粉末涂料及其制备方法
KR200473372Y1 (ko) 생분해성 물질을 포함하는 친환경 바닥재 및 벽지
KR102018847B1 (ko) 폐 섬유를 함유한 콘크리트 블럭의 제조방법 및 폐 섬유를 함유한 콘크리트 블럭
CN104130518A (zh) 一种耐高温阻燃的石地板
CN106497093A (zh) 运动场地合成面层材料填充用可回收环保颗粒
CN110202885A (zh) 一种磁性石塑地板
KR102101983B1 (ko) 전도성 기능을 갖는 시트형 바닥재 및 이의 제조방법
KR20100107967A (ko) 폐주물사를 이용한 점토기와 제조방법 및 점토기와의 배합토 조성물
CN112409883B (zh) 肌理艺术地坪漆及肌理艺术地坪的施工方法
KR101583596B1 (ko) 대전 방지 기능 및 out-gas 배출량이 적고 내화학성을 갖는 펠릿과 이의 제조방법
KR101236434B1 (ko) 친환경 포설형 황토 탄성칩 및 그 제조방법
CN105968648A (zh) 适用于pvc的黑浆制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right