KR102100969B1 - 싱글 슬로프 아날로그-디지털 변환 장치 - Google Patents

싱글 슬로프 아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR102100969B1
KR102100969B1 KR1020180036204A KR20180036204A KR102100969B1 KR 102100969 B1 KR102100969 B1 KR 102100969B1 KR 1020180036204 A KR1020180036204 A KR 1020180036204A KR 20180036204 A KR20180036204 A KR 20180036204A KR 102100969 B1 KR102100969 B1 KR 102100969B1
Authority
KR
South Korea
Prior art keywords
voltage
analog
digital
ramp
slope analog
Prior art date
Application number
KR1020180036204A
Other languages
English (en)
Other versions
KR20190119192A (ko
Inventor
범진욱
박힘찬
김슬기
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020180036204A priority Critical patent/KR102100969B1/ko
Publication of KR20190119192A publication Critical patent/KR20190119192A/ko
Application granted granted Critical
Publication of KR102100969B1 publication Critical patent/KR102100969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

싱글 슬로프 아날로그-디지털 변환 장치는 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공하되, 램프 전압의 램프 전압범위를 변환하고자 하는 변환 전압범위보다 크게 설정하여 변환 전압범위보다 큰 램프 전압범위에 대응하는 램프 전압은 비선형 램프 구간으로 나타나도록 하고, 변환 전압범위에 대응하는 램프 전압은 선형 램프 구간으로 나타나도록 하는 램프 생성기 및 선형 램프 구간에 있는 램프 전압을 기초로 아날로그 입력 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (상기 N은 자연수) 개의 디지털 비트들을 결정하는 싱글 슬로프 아날로그-디지털 변환기를 포함한다.

Description

싱글 슬로프 아날로그-디지털 변환 장치{APPARATUS OF SINGLE SLOPE ANALOG-DIGIATL CONVERSION}
본 발명은 아날로그-디지털 변환 기술에 관한 것으로, 보다 상세하게는 낮은 대역폭에서도 높은 정확성을 구현할 수 있고 전력 소모를 개선할 수 있는 싱글 슬로프 아날로그-디지털 변환기에 관한 것이다.
싱글 슬로프(single slope) ADC(Analog Digital Converter)는 램프신호와 일정 레벨을 갖는 입력신호를 비교하는 과정을 통해 아날로그 전압을 디지털 신호로 변환시킬 수 있다. 일반적으로 싱글 슬로프 ADC는 입력신호와 비교하기 위한 램프신호를 시간에 따라 일정한 기울기를 가지고 감소하도록 함으로써 아날로그 전압 값을 보다 정확한 디지털 값으로 변환할 수 있다. 따라서, 이러한 램프신호를 생성하는 램프 제네레이터(ramp generator)의 전압 특성은 싱글 슬로프 ADC의 성능뿐을 좌우하는 요소에 해당하고, 카운터 타입의 싱글 슬로프 ADC가 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서 시스템에서 분해능 대비 면적 효율을 개선하기 위한 컬럼용 ADC로서 이용됨을 감안하면, CMOS 이미지 센서 시스템의 전체 성능을 좌우하는 주요한 요소에 해당한다.
종래의 CMOS 이미지 센서는 램프 제네레이터의 전압 출력이 픽셀 이미지에서 나오는 전압과 동일하도록 구성되어 해당 전압 구간에서 선형적인 전압 특성을 가지도록 램프 제네레이터를 구성한다. 이러한 종래 기술은 램프 제네레이터의 전압 특성을 안정적으로 확보할 수 있으나, 싱글 슬로프 ADC에서 사용되는 앰프의 대역폭에 상당한 제약을 야기하게 되는 단점이 있다.
한국공개특허공보 제10-2009-0069803호는 램프 신호 발생기 및 이를 포함하는 이미지 센서에 관한 것으로, 외부로부터 입력된 기준 전압에 기초하여 램프 신호를 생성하는 램프 신호 생성부; 및 상기 램프 신호를 피드백하여 잉여 전압과 비교하고, 비교 값으로부터 보정 전압을 생성하여 상기 기준 전압을 보정하는 램프 신호 보정부를 포함하고, 상기 램프 신호 생성부는 보정된 기준 전압에 기초하여 기울기가 변경된 보정 램프 신호를 생성한다.
한국공개특허공보 제10-2012-0088603호는 싱글-램프 아날로그-디지털 변환기를 이용한 ＣＭＯＳ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정에 관한 것으로, 신호를 처리하기 위한 방법으로서, 아날로그-디지털 변환기의 거친 이득을 제어하는 단계; 상기 아날로그-디지털 변환기의 정수 이득을 제어하는 단계; 및 상기 아날로그-디지털 변환기의 미세 이득을 제어하는 단계를 포함한다.
한국공개특허공보 제10-2009-0069803호 한국공개특허공보 제10-2012-0088603호
본 발명의 일 실시예는 낮은 대역폭에서도 높은 정확성을 구현할 수 있고 전력 소모를 개선할 수 있는 싱글 슬로프 아날로그-디지털 변환 장치를 제공하고자 한다.
본 발명의 일 실시예는 램프 전압범위를 변환 전압범위보다 크게 하여 낮은 대역폭에서도 선형 램프 구간을 안정적으로 확보하고 비선형 램프 구간에서의 변환 결과를 보정하여 변환 정확성을 높일 수 있는 싱글 슬로프 아날로그-디지털 변환 장치를 제공하고자 한다.
실시예들 중에서, 싱글 슬로프 아날로그-디지털 변환 장치는 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공하되, 상기 램프 전압의 램프 전압범위를 변환하고자 하는 변환 전압범위보다 크게 설정하여 상기 변환 전압범위보다 큰 상기 램프 전압범위에 대응하는 상기 램프 전압은 비선형 램프 구간으로 나타나도록 하고, 상기 변환 전압범위에 대응하는 상기 램프 전압은 선형 램프 구간으로 나타나도록 하는 램프 생성기 및 상기 선형 램프 구간에 있는 램프 전압을 기초로 아날로그 입력 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (상기 N은 자연수) 개의 디지털 비트들을 결정하는 싱글 슬로프 아날로그-디지털 변환기를 포함한다.
상기 램프 생성기는 상기 램프 전압범위의 상한을 상기 변환 전압범위의 상한보다 기 설정된 잉여 전압만큼 크게 하여 상기 비선형 램프 구간이 상기 선형 램프 구간 이전에 기준 시간만큼 나타나도록 할 수 있다.
상기 램프 생성기는 상기 비선형 램프 구간에서 나타나는 램프 전압의 하한이 상기 변환 전압범위의 상한보다 같거나 큰 값을 가지도록 상기 잉여 전압을 세팅할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 상기 해당 가변 구간에서 수신된 램프 전압을 기초로 상기 싱글 슬로프 아날로그-디지털 변환을 수행하여 (a + N) (상기 a는 자연수) 개의 디지털 비트들을 획득할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 상기 (a + N) 개의 디지털 비트들 중에서 상기 비선형 램프 구간에서 획득된 변환 결과에 해당하는 a 개의 디지털 비트들을 소거하여 상기 N 개의 디지털 비트들을 결정할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 회로 보정 전압을 포함하는 제1 아날로그 입력 전압 및 상기 회로 보정 전압과 상기 아날로그 입력 전압을 포함하는 제2 아날로그 입력 전압 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 상기 비선형 램프 구간에서의 변환 결과를 보정할 수 있다. 여기서 제1 아날로그 입력 전압은 기저 신호에 해당하는 전압이며, 제2 아날로그 입력 전압은 기저 신호에 변하고자 하는 신호 전압을 포함한 입력이다
상기 싱글 슬로프 아날로그-디지털 변환기는 상기 제1 및 제2 아날로그 입력 전압들 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 획득된 변환 결과들 간의 차를 연산하여 상기 N 개의 디지털 비트들을 결정할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 듀얼 코릴레이티드 더블 샘플링(Dual Correleated Double Sampling)을 통해 상기 보정을 수행할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 상기 비선형 램프 구간과 상기 선형 램프 구간 간의 시간차를 검출하여 상기 선형 램프 구간에서 상기 싱글 슬로프 아날로그-디지털 변환이 수행되도록 제어할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환기는 상기 해당 가변 구간에서 램프 전압이 상기 변환 전압범위의 상한에 다다르는 특정 시점을 검출하고, 상기 특정 시점부터 상기 싱글 슬로프 아날로그-디지털 변환을 진행할 수 있다.
상기 싱글 슬로프 아날로그-디지털 변환 장치는 CMOS 이미지 센서로 구현될 수 있다.
상기 램프 생성기는 상기 CMOS 이미지 센서에 있는 이미지센서 픽셀의 제1 기준 전압보다 잉여 전압만큼 높은 제2 기준 전압에 의해 구동될 수 있다.
상기 램프 생성기는 복수의 전류 소스들을 포함하는 전류형 디지털-아날로그 변환기와 복수의 저항들을 포함하는 저항형 디지털-아날로그 변환기 중 적어도 하나를 포함하여 구현될 수 있다.
실시예들 중에서, CMOS 이미지 센서에서 램프 전압은, 상기 제1 기준 전압보다 잉여 전압만큼 높은 제2 기준 전압에 의해 구동되어 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공하고, 상기 램프 전압의 램프 전압범위를 변환하고자 하는 변환 전압범위보다 크게 하여 해당 가변 구간에서 비선형 램프 구간과 선형 램프 구간이 순차적으로 나타나도록 하는 램프 생성기 및 상기 선형 램프 구간에 있는 램프 전압을 기초로 특정 이미지센서 픽셀에 의해 센싱된 픽셀 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (상기 N은 자연수) 개의 디지털 비트들을 결정하는 싱글 슬로프 아날로그-디지털 변환기를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 싱글 슬로프 아날로그-디지털 변환 장치는 낮은 대역폭에서도 높은 정확성을 구현할 수 있고 전력 소모를 개선할 수 있다.
본 발명의 일 실시예에 다른 싱글 슬로프 아날로그-디지털 변환 장치는 램프 전압범위를 변환 전압범위보다 크게 하여 낮은 대역폭에서도 선형 구간을 안정적으로 확보하고 비선형 구간에서의 변환 결과를 보정하여 변환 정확성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 싱글 슬로프 아날로그-디지털 변환 장치의 구성을 나타내는 도면이다.
도 2는 종래 기술의 램프 전압과 본 발명의 일 실시예에 따른 램프 전압의 시간에 따른 전압 특성을 나타내는 도면이다.
도 3은 도 2에 있는 본 발명의 일 실시예에 따른 램프 전압의 시간에 따른 전압 특성을 보다 구체적으로 나타내는 도면이다.
도 4는 도 1에 있는 램프 생성기를 구성하는 전류형 디지털-아날로그 변환기와 저항형 디지털-아날로그 변환기의 일 실시예를 나타내는 도면이다.
도 5는 도 1에 있는 싱글 슬로프 아날로그-디지털 변환기의 구성의 일 실시예를 나타내는 회로도이다.
도 6은 도 5에 있는 이미지센서 픽셀의 구성의 일 실시예를 나타내는 회로도이다.
도 7은 도 5에 있는 싱글 슬로프 아날로그-디지털 변환 장치가 싱글 슬로프 아날로그-디지털 변환을 제어하는 과정을 나타내는 타이밍 다이어그램의 예시 도면이다.
도 8은 도 1에 있는 싱글 슬로프 아날로그-디지털 변환 장치를 포함하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서의 구성의 일 실시예를 나타내는 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 본 발명의 일 실시예에 따른 싱글 슬로프 아날로그-디지털 변환 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 싱글 슬로프 아날로그-디지털 변환 장치(100)는 램프 생성기(110) 및 싱글 슬로프 아날로그-디지털 변환기(120)를 포함하고, 이들은 상호 전기적으로 연결될 수 있다.
램프 생성기(110)는 램프 전압을 제공할 수 있다. 보다 구체적으로, 램프 생성기(110)는 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공할 수 있다. 여기에서, 램프 전압은 아날로그-디지털 변환 과정에서 아날로그 입력 전압과 비교하기 위한 잉여 전압에 해당한다. 예를 들어, 램프 생성기(110)는 기 설정된 특정 시간 구간 동안 특정 전압(예를 들어, 2.2V)을 기준으로 특정 주기(예를 들어, 클럭 단위)마다 특정 전압 간격(예를 들어, 0.1V 간격)만큼 감소되는 램프 전압을 생성할 수 있고, 이처럼 시간의 흐름에 따라 기울기(ramp)를 형성하는 램프 전압을 싱글 슬로프 아날로그-디지털 변환기(120)에 제공할 수 있다.
램프 생성기(110)는 램프 전압의 램프 전압범위(310)를 변환하고자 하는 변환 전압범위(320)보다 크게 하여 해당 가변 구간(330)에서 비선형 램프 구간(332)과 선형 램프 구간(334)이 순차적으로 나타나도록 할 수 있다. 이러한 내용은 도 2 내지 도 3을 참조하여 보다 상세히 서술하도록 한다.
도 2는 종래 기술의 램프 전압과 본 발명의 일 실시예에 따른 램프 전압의 시간에 따른 전압 특성을 나타내는 도면이고, 도 3은 도 2에 있는 본 발명의 일 실시예에 따른 램프 전압의 시간에 따른 전압 특성을 보다 구체적으로 나타내는 도면이다.
도 2에서, 종래 기술의 램프 생성기는 변환하고자 하는 전압 범위(예를 들어, 2.2V~1.0V)와 동일하게 램프 전압의 범위(예를 들어, 2.2V~1.0V)를 설정하여 시간에 따라 일정한 기울기를 형성하는 램프 전압을 제공할 수 있고, 이에 따라, 종래 기술의 싱글 슬로프 변환기는 이렇게 제공된 램프 전압과 입력 전압을 비교하여 아날로그-디지털 변환을 수행할 수 있다. 이러한 종래 기술은 높은 대역폭에서 동작되는 경우에는(210 참조) 일정한 기울기의 램프 전압을 잉여 전압으로 이용할 수 있어 적절한 변환을 수행할 수 있으나, 기준 대역폭보다 낮은 대역폭에서 동작되는 경우에는(220 참조) 싱글 슬로프 변환기에 있는 앰프(amp)에서 초기에 입력되는 높은 램프 전압의 일부를 비선형적으로 왜곡하여 인식하는 문제가 발생하고, 이에 따라, 일정하지 못한 기울기의 램프 전압을 잉여 전압으로 이용하게 되어 변환 정확성이 크게 떨어지는 문제가 있다.
이때의 시간 변화에 따른 램프 전압
Figure 112018031084470-pat00001
은 시스템의 3 dB 대역폭을
Figure 112018031084470-pat00002
라고 했을 때 다음의 식으로 표현될 수 있으며 대역폭에 따른 이 파형의 변화가 도 2에 210과 220으로 도식되었다.
Figure 112018031084470-pat00003
여기서
Figure 112018031084470-pat00004
는 시작점(t=0)에서의 전압, a는 선형영역에서의 램프의 기울기이다 (여기서 a>0). 충분히 큰 시간 후에는 위의 Vramp가 시간 (t)에 따라 선형적으로 움직이게 된다.
이에 반해, 본 발명의 일 실시예에 따른 램프 생성기(110)는 램프 전압의 램프 전압범위(310)(예를 들어, 2.5V~1.0V)를 변환하고자 하는 변환 전압범위(320)(예를 들어, 2.2V~1.0V)보다 크게 함으로써, 기준 대역폭보다 낮은 대역폭에서 동작하여(230 참조) 싱글 슬로프 아날로그-디지털 변환기(120)의 앰프에서 초기에 입력되는 높은 램프 전압의 일부를 비선형적으로 왜곡하여 인식하더라도, 실질적으로 변환하고자 하는 변환 전압범위(320)에 해당되는 램프 전압에서 선형적인 기울기가 형성되도록 하여 낮은 대역폭에서도 높은 변환 정확성을 구현할 수 있는 현저한 효과가 있다.
도 3에서, 램프 생성기(110)는 램프 전압의 램프 전압범위(310)를 변환하고자 하는 변환 전압범위(320)보다 크게 하여 해당 가변 구간(330)에서 비선형 램프 구간(332)과 선형 램프 구간(334)이 순차적으로 나타나도록 할 수 있다. 기 서술된 것처럼, 램프 전압범위(210)는 해당 특정 시간 구간 동안 가변되는 램프 전압의 전압범위에 해당하고, 일 실시예에서, 변환 전압범위(220)보다 잉여 전압(340)만큼 넓게 설정될 수 있다. 또한, 변환 전압범위(220)는 변환하고자 하는 전압범위로서, 실제로 램프 전압을 이용하거나 또는 해당 구간에서 변환된 변환 결과를 이용하는 유효 구간에 해당할 수 있고, 일 실시예에서, 아날로그 입력 전압의 입력 가능한 전압범위와 동일하게 설정될 수 있다. 비선형 램프 구간(332)은 비선형적 기울기의 램프 전압이 이용되는 구간으로서, 일 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)의 비교기(530)에서 램프 전압을 비선형적으로 인식하는 구간에 해당할 수 있다. 선형 램프 구간(334)은 선형적 기울기의 램프 전압이 이용되는 구간으로서, 일 실시예에서, 기준 대역폭보다 낮은 대역폭에서 동작하더라도 싱글 슬로프 아날로그-디지털 변환기(120)의 비교기(530)에서 램프 전압을 선형적으로 인식하는 구간에 해당할 수 있다. 일 실시예에서, 램프 생성기(110)는 위의 적용을 다단(multi-step)에 하여 각 단에서 램프 전압의 램프 전압범위(310)를 변환하고자 하는 변환 전압범위(320)보다 크게 하여 해당 가변 구간(330)에서 비선형 램프 구간(332)과 선형 램프 구간(334)이 순차적으로 나타나도록 할 수 있다.
램프 생성기(110)는 램프 전압범위(310)의 상한을 변환 전압범위(320)의 상한보다 기 설정된 잉여 전압(340)만큼 크게 하여 비선형 램프 구간(332)이 선형 램프 구간(334) 이전에 기준 시간만큼 나타나도록 할 수 있다. 일 실시예에서, 램프 생성기(110)는 변환 전압범위(320)가 제1 전압(예를 들어, 2.2V)에서 제2 전압(예를 들어, 1.0V)까지인 경우, 램프 전압범위(310)를 제1 전압 보다 잉여 전압(340)(예를 들어, 0.3V)만큼 높은 제3 전압(예를 들어, 2.5V)에서 제2 전압(예를 들어, 1.0V)까지로 세팅하여 램프 전압범위(310)의 상한이 변환 전압범위(320)의 상한보다 잉여 전압(340)만큼 크도록 할 수 있다. 일 실시예에서, 램프 생성기(110)는 비선형 램프 구간(332)의 시간 구간이 선형 램프 구간(334)의 시간 구간보다 작은 값을 가지도록 잉여 전압(340)을 결정할 수 있다.
일 실시예에서, 램프 생성기(110)는 비선형 램프 구간(332)에서 나타나는 램프 전압의 하한이 변환 전압범위(320)의 상한보다 같거나 큰 값을 가지도록 잉여 전압(340)을 세팅할 수 있다. 예를 들어, 램프 생성기(110)는 선형 램프 구간(334)에서 나타나는 램프 전압의 상한이 변환 전압범위(320)의 상한과 같도록 비선형 램프 구간(332)에서의 램프 전압을 제3 전압(예를 들어, 2.5V)에서 변환 전압범위(320)의 상한에 해당하는 제1 전압(예를 들어, 2.2V)까지 잉여 전압(340)(예를 들어, 0.3V)만큼 감소 시킬 수 있다. 일 실시예에서, 램프 생성기(110)는 비선형 램프 구간(332)에서 나타나는 램프 전압의 하한이 변환 전압범위(320)의 상한(예를 들어, 2.2V)과 비교하여 특정 비율(예를 들어, 20%) 높은 전압을 가지도록 잉여 전압(340)을 세팅하여 램프 전압의 상한(예를 들어, 2.7V)을 결정할 수도 있다.
일 실시예에서, 램프 생성기(110)는 싱글 슬로프 아날로그-디지털 변환기(120)에 있는 비교기(133)의 동작 대역폭(bandwidth)을 기초로 잉여 전압(340)을 결정할 수 있다. 램프 생성기(110)는 싱글 슬로프 아날로그-디지털 변환기(120)의 비교기(530)가 설계자 또는 사용자에 의해 설정된 기준 저-대역폭으로 동작되면 설계자 또는 사용자에 의해 설정된 전압 값(예를 들어, 0.3(V))을 잉여 전압(340)으로 결정할 수 있고, 기준 저-대역폭보다 낮은 대역폭에서 동작되면 기준 저-대역폭과 해당 대역폭 간의 차이 비율을 산출하여 기 설정된 전압 값을 해당 비율만큼 상향하여 잉여 전압(340)으로 결정할 수 있으며, 기준 저-대역폭보다 높은 대역폭에서 동작되면 기준 저-대역폭과 해당 대역폭 간의 차이 비율을 산출하여 기 설정된 전압 값을 해당 비율만큼 하향하여 잉여 전압(340)으로 결정할 수 있다.
일 실시예에서, 램프 생성기(110)는 전류형 디지털-아날로그 변환기(410)와 저항형 디지털-아날로그 변환기(420) 중 적어도 하나를 포함하여 구현될 수 있다. 이러한 내용은 도 4를 참조하여 설명하도록 한다.
도 4는 도 1에 있는 램프 생성기를 구성하는 전류형 디지털-아날로그 변환기와 저항형 디지털-아날로그 변환기의 일 실시예를 나타내는 도면이다. 보다 구체적으로, 도 4(a)는 전류형 디지털-아날로그 변환기(410)의 일 실시 회로도를 나타내고, 도 4(b)는 저항형 디지털-아날로그 변환기(420)의 일 실시 회로도를 나타낸다.
도 4(a)를 참조하면, 전류형 디지털-아날로그 변환기(410)는 복수의 전류 소스들(412), 복수의 스위치들(414) 및 저항(416)을 포함할 수 있다. 일 실시예에서, 전류형 디지털-아날로그 변환기(410)는 램프 전압을 형성하는 과정에서 사용될 2N 개의 아날로그 전압들을 형성하기 위해 병렬로 연결된 N 개의 전류 소스들(412)을 포함할 수 있다.
전류형 디지털-아날로그 변환기(410)는 램프 전압범위(310)를 변환 전압범위(320)보다 높게 제공하기 위한 기준 전압(예를 들어, 2.5V)에 의해 구동될 수 있고, 복수의 스위치들(414)들의 순차적 스위칭을 통해 출력 전압 VFR 을 시간의 흐름에 따라 감소시켜 램프 전압으로서 제공할 수 있다. 일 실시예에서, 전류형 디지털-아날로그 변환기(410)는 저항(416)을 통해 형성된 출력 전압 VFR 을 복수의 전류 소스들(412)의 순차적 연결에 따라 순차적으로 감소시키는 방식으로 출력 전압 VFR 의 감소 간격을 정밀하고 미세하게 제어할 수 있다. 일 실시예에서, 복수의 스위치들(414)은 싱글 슬로프 아날로그-디지털 변환기(120)와 연동하여 싱글 슬로프 아날로그-디지털 변환 과정 전반에서 제어될 수 있고, 다른 일 실시예에서, 싱글 슬로프 아날로그-디지털 변환 장치(100)가 CMOS 이미지 센서로 구현된 경우에는 제어부(850) 또는 컬럼 제어부(830)를 통해 스위칭의 온/오프가 통합적으로 제어되거나 전류형 디지털-아날로그 변환기(410) 내부에 구현된 별도의 제어 로직에 의해 제어될 수 있다.
도 4(b)를 참조하면, 저항형 디지털-아날로그 변환기(420)는 복수의 저항들(422)을 포함할 수 있다. 일 실시예에서, 저항형 디지털-아날로그 변환기(420)는 램프 전압을 형성하는 과정에서 사용될 2M 개의 아날로그 전압들을 형성하기 위해 직렬로 연결된 2M 개의 저항들(422)을 포함할 수 있다.
저항형 디지털-아날로그 변환기(420)는 램프 전압범위(310)를 변환 전압범위(320)보다 높게 제공하기 위한 기준 전압(예를 들어, 2.5V)에 의해 구동될 수 있고, 램프 전압을 형성하기 위한 복수의 아날로그 전압들 VCR[2M-1]을 생성할 수 있다. 일 실시예에서, 저항형 디지털-아날로그 변환기(420)는 이렇게 생성된 복수의 아날로그 전압들 VCR[2M-1]을 싱글 슬로프 아날로그-디지털 변환기(120)에 제공할 수 있고, 디지털-아날로그 변환 과정에서 이들 각각과 연결된 스위치들의 순차적 스위칭에 따라 시간에 따라 감소되는 램프 전압으로서 제공될 수 있다.
다른 일 실시예에서, 램프 생성기(110)는 단일 개수의 전류형 디지털-아날로그 변환기(410) 또는 저항형 디지털-아날로그 변환기(420)로 구현되거나, 또는 복수의 디지털-아날로그 변환기를 조합하여 2단 (도 5) 혹은 3단 등으로 구성할 수 있다. 이와 같이 다양한 종류의 디지털-아날로그 변환기들을 통해 구현되어 램프 전압을 제공할 수 있다.
싱글 슬로프 아날로그-디지털 변환기(120)는 선형 램프 구간(334)에 있는 램프 전압을 기초로 아날로그 입력 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (N은 자연수) 개의 디지털 비트들을 결정한다. 보다 구체적으로, 싱글 슬로프 아날로그-디지털 변환기(120)는 가변 구간(330)에서 나타나는 비선형 램프 구간(332)과 선형 램프 구간(334) 중 선형적 기울기의 램프 전압 사용이 가능한 선형 램프 구간(334)에서 수행된 싱글 슬로프 아날로그-디지털 변환을 기초로 N 개의 디지털 비트들을 결정할 수 있다. 이러한 과정에서 싱글 슬로프 아날로그-디지털 변환기(120)는 다음과 같은 다양한 실시예들을 통해 비선형 램프 구간(332)에 관한 보정을 수행하여 선형 램프 구간(334)에서 획득된 싱글 슬로프 아날로그-디지털 변환에 관한 변환 결과의 정확성을 향상시킬 할 수 있다.
제1 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 해당 가변 구간(330)에서 수신된 램프 전압을 기초로 싱글 슬로프 아날로그-디지털 변환을 수행하여 (a + N) (a는 자연수) 개의 디지털 비트들을 획득할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 비선형 램프 구간(332)에서 수신된 램프 전압을 기초로 클럭 단위로 싱글 슬로프 아날로그-디지털 변환을 수행하여 변환 결과로서 a 개의 디지털 비트들을 획득할 수 있고, 선형 램프 구간(334)에서 수신된 램프 전압을 기초로 클럭 단위로 싱글 슬로프 아날로그-디지털 변환을 수행하여 변환 결과로서 N 개의 디지털 비트들을 획득할 수 있다.
제1 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 획득된 (a + N) 개의 디지털 비트들 중에서 비선형 램프 구간(332)에서 획득된 변환 결과에 해당하는 a 개의 디지털 비트들을 소거하여 N 개의 디지털 비트들을 결정할 수 있다.
제2 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 회로 보정 전압을 포함하는 제1 아날로그 입력 전압(예를 들어, VRESET) 및 회로 보정 전압과 아날로그 입력 전압을 포함하는 제2 아날로그 입력 전압(예를 들어, VSIGNAL) 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 비선형 구간(332)에서의 변환 결과를 보정할 수 있다. 여기서 제1 아날로그 입력 전압은 기저 신호에 해당하는 전압이며, 제2 아날로그 입력 전압은 기저 신호에 변하고자 하는 신호 전압을 포함한 입력이다.
보다 구체적으로, 싱글 슬로프 아날로그-디지털 변환기(120)는 제1 및 제2 아날로그 입력 전압들(예를 들어, VRESET와 VSIGNAL) 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 획득된 변환 결과들 간의 차를 연산하여 N 개의 디지털 비트들을 결정할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 제1 아날로그 입력 전압 VRESET에 대한 변환을 통해 획득된 (a + N) 개의 디지털 비트들과 제2 아날로그 입력 전압 VSIGNAL에 대한 변환을 통해 획득된 (a + N) 개의 디지털 비트들 간의 감산 연산을 수행한 후에 연산 결과에서 비선형 램프 구간(332)과 연관되어 기 설정된 상위 a 개의 디지털 비트들을 소거하여 N 개의 디지털 비트들을 최종적으로 결정할 수 있다.
제2 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 듀얼 코릴레이티드 더블 샘플링(Dual Correleated Double Sampling)을 통해 상기 보정을 수행할 수 있다. 일 실시예에서, 싱글 슬로프 아날로그-디지털 변환 장치(100)가 CMOS 이미지 센서로 구현된 상황을 가정하면, 제1 아날로그 입력 전압은 특정 이미지센서 픽셀에 의해 출력되지만 검출된 명암 정보를 담지 않고 회로 보정을 위해서만 출력된 리셋 전압 VRESET에 해당할 수 있고, 제2 아날로그 입력 전압은 해당 이미지센서 픽셀의 회로 보정을 위한 보정값과 이미지센서 픽셀에서 검출된 신호를 모두 포함한 신호 전압 VSIGNAL에 해당할 수 있다.
제3 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 비선형 램프 구간(332)과 선형 램프 구간(334) 간의 시간차를 검출하여 선형 램프 구간(334)에서 싱글 슬로프 아날로그-디지털 변환이 수행되도록 제어할 수 있다. 보다 구체적으로, 싱글 슬로프 아날로그-디지털 변환기(120)는 해당 가변 구간(330)에서 램프 전압이 변환 전압범위(320)의 상한에 다다르는 특정 시점(350)을 검출하고, 해당 특정 시점(350)부터 싱글 슬로프 아날로그-디지털 변환을 진행할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 시간에 따라 감소되는 램프 전압이 변환 전압범위(320)의 상한(예를 들어, 2.2V)과 일치하거나 또는 해당 상한으로부터 특정 오차범위(예를 들어, 0.05V) 이내의 특정 전압 값(예를 들어, 2.15V)과 일치하는지 여부를 검출하여 특정 시점(350)을 검출할 수 있고, 해당 검출에 따라 선형 램프 구간(334)의 시작을 예측할 수 있으며, 해당 예측에 따라 선형 램프 구간(334) 내에서만 선별적으로 싱글 슬로프 아날로그-디지털 변환을 진행시켜 해당 변환 결과에 따라 N 개의 디지털 비트들을 결정할 수 있다.
도 5는 도 1에 있는 싱글 슬로프 아날로그-디지털 변환기의 구성의 일 실시예를 나타내는 회로도이다. 여기에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 일 실시예로서 이단(two-step)의 싱글 슬로프 회로 구성으로 예시되었으나, 이에 제한되지 않고, 일단(one-step)의 싱글 슬로프 회로 구성을 가지거나 삼단(three-step) 이상의 다양한 싱글 슬로프 회로 구성들을 통해 구현될 수 있음은 물론이다.
도 5를 참조하면, 싱글 슬로프 아날로그-디지털 변환기(120)는 제1 및 제2 샘플링 캐패시터(510), 복수의 스위치들(520), 비교기(530), 카운터(540) 및 디코더(550)를 포함할 수 있다.
제1 및 제2 샘플링 캐패시터(510)는 캐패시터로서 아날로그 입력 전압(또는 이미지센서 픽셀(560))에 의해 센싱된 픽셀 전압)을 샘플링하거나, 램프 생성기(110)로부터 제공되는 램프 전압을 샘플링할 수 있다. 여기에서, 이미지센서 픽셀(560)은 입사되는 광(light) 정보를 수신하여 이에 대응하는 아날로그 신호를 출력할 수 있고, 일 실시예에서, 도 6에서와 같이 구성될 수 있다.
일 실시에에서, 제1 및 제2 샘플링 캐패시터(510)는 비교기(530)의 입력단에 배치될 수 있고, 복수의 스위치들(520)를 통해 아날로그 입력 전압이 입력되는 입력단(또는 이미지센서 픽셀(560)의 출력단)와 연결되거나 램프 생성기(110)의 출력단과 연결될 수 있다. 일 실시예에서, 제1 샘플링 캐패시터(510a)는 복수의 스위치들(520) 중 적어도 일부와 비교기(530)의 제1 입력단(예를 들어, (-)단) 사이에 배치될 수 있고, 제2 샘플링 캐패시터(510b)는 복수의 스위치들(520) 중 적어도 일부와 비교기(530)의 제2 입력단(예를 들어, (+)단) 사이에 배치될 수 있다.
복수의 스위치들(520)은 아날로그 입력 전압(또는 이미지센서 픽셀(560)에 의해 센싱된 픽셀 전압)이나 램프 생성기(110)로부터 제공되는 램프 전압을 제1 및 제2 샘플링 캐패시터(510)에 전달할 수 있다. 일 실시예에서, 복수의 스위치들(520)은 일단에서 아날로그 입력 전압이 입력되는 입력단 (또는 이미지센서 픽셀(560)의 출력단)과 연결되거나 램프 생성기(110)의 출력단과 연결될 수 있고, 다른 일단에서 제1 샘플링 캐패시터(510a) 또는 제2 샘플링 캐패시터(510b)와 연결될 수 있다. 복수의 스위치들(520)은 스위칭의 온/오프 제어에 따라 램프 생성기(110)를 통해 생성된 복수의 아날로그 전압들을 통합하거나 아날로그 입력 전압(또는 이미지센서 픽셀(560)에 의해 센싱된 픽셀 전압)을 제1 및 제2 샘플링 캐패시터(510) 중 적어도 하나에 전달하여 해당 샘플링 캐패시터가 샘플링을 통해 특정 아날로그 전압을 형성하도록 할 수 있다.
일 실시예에서, 복수의 스위치들(520)은 싱글 슬로프 아날로그-디지털 변환기(120) 내부에 구현된 제어 로직(예를 들어, 카운터(540)나 디코더(550))에 의해 제어될 수 있고, 다른 일 실시예에서, 램프 생성기(110) 내부에 구현된 제어 로직에 의해 제어될 수도 있으며, 또 다른 일 실시예에서, CMOS 이미지 센서로 구현된 경우에는 해당 CMOS 이미지 센서 내에 구비된 제어부나 컬럼 제어부를 통해 스위칭의 온/오프가 통합적으로 제어될 수 있다.
비교기(530)는 램프 전압과 아날로그 입력 전압(또는 이미지센서 픽셀(560)에 의해 센싱된 픽셀 전압) 간을 비교하여 비교 결과를 생성할 수 있다. 비교기(530)는 제1 샘플링 캐패시터(510a)를 통해 제1 입력단(예를 들어, (-)단)에 입력된 아날로그 전압과 제2 샘플링 캐패시터(510b)를 통해 제2 입력단(예를 들어, (+)단)에 입력된 아날로그 전압 간의 차이를 기초로 출력 전압을 결정할 수 있고, 예를 들어, 제1 입력단에 샘플링된 픽셀 전압(예를 들어, VSIGNAL 또는 VRESET)과 제2 입력단(예를 들어, VSIGNAL)에 입력되는 램프 전압 간을 비교하여 비교 결과를 생성할 수 있다.
일 실시예에서, 비교기(530)는 앰프(amp)를 통해 구현될 수 있다. 비교기(530)는 기 서술된 것처럼, 기준 저-대역폭보다 낮은 대역폭에서 동작되는 경우에는 입력단에서 초기에 입력되는 램프 전압을 비선형적으로 인식함에 따라 램프 전압의 가변 구간(330)에서 초기에 비선형 램프 구간(332)이 나타나게 되고, 특정 시점(350) 이후로 입력되는 램프 전압을 선형적으로 인식함에 따라 선형 램프 구간(334)이 순차적으로 나타나게 될 수 있다.
이에 따라, 비교기(530)는 기 설정된 기준 대역폭보다 낮은 저-대역폭에서도 아날로그 입력 전압의 입력 가능한 전압범위(또는 이미지센서 픽셀(560)의 픽셀 전압으로서 수신 가능한 전압 범위)(예를 들어, 2.2V~1.0V)와 대응되는 램프 전압을 선형적으로 인식할 수 있어, 아날로그 입력 전압(또는 이미지센서 픽셀(560)의 픽셀 전압)과 램프 전압 간의 비교 결과를 높은 정확성으로 생성할 수 있다.
카운터(540)는 비교기(530)로부터 비교 결과를 수신하여 N 개의 디지털 비트들을 결정할 수 있다. 기 서술된 것처럼, 제1 실시예에서, 카운터(540)는 클럭 단위로 비선형 램프 구간(332)과 선형 램프 구간(334)에서 (a + N) 개의 디지털 비트들을 순차적으로 결정한 후에 비선형 램프 구간(332)에 대한 보정을 통해 상위 a 개의 디지털 비트들을 소거하여 최종적인 디지털 코드(예를 들어, DOUT N bit)를 출력할 수 있다. 제2 실시예에서, 카운터(540)는 제1 아날로그 입력 전압(예를 들어, VRESET)에 대한 제1 변환을 통해 획득된 비교 결과를 기초로 (a + N) 개의 디지털 비트들을 1차적으로 결정하고, 제2 아날로그 입력 전압(예를 들어, VSINGAL)에 대한 제2 변환을 통해 획득된 비교 결과를 기초로 (a + N) 개의 디지털 비트들을 2차적으로 결정한 후에, 이들 간의 감산 연산을 통해 노이즈를 제거하는 동시에 비선형적 램프 구간(332)에서 획득된 변환 결과를 함께 소거하여 최종적인 디지털 코드(예를 들어, DOUT N bit)를 출력할 수 있다.
카운터(540)는 클럭 단위로 비교기(530)의 비교 결과 값을 저장할 수 있고, 싱글 슬로프 아날로그-디지털 변환기(120)의 변환 과정 전반을 제어할 수 있다.
일 실시예에서, 카운터(540)는 비선형 램프 구간(332)에서 수행된 비교 결과를 저장하는 제1 카운터(440a) 및 선형 램프 구간(334)에서 수행된 비교 결과를 저장하는 제2 카운터(440b)를 포함하여 구현될 수 있다. 일 실시예에서, 카운터(540)는 시간에 따라 감소되는 램프 전압이 변환 전압범위(320)의 상한(예를 들어, 2.2V)보다 큰지 여부를 클럭 단위로 검출하고, 그렇다면 해당 클럭에서 획득된 비교 결과를 제1 카운터(440a)에 저장하며, 그렇지 않다면 제2 카운터(440b)에 저장하도록 제어할 수 있다. 결과적으로, 제1 카운터(440a)는 비선형 램프 구간(332)에서 수행된 비교 결과를 a 개의 디지털 비트들로 저장할 수 있고, 제2 카운터(440b)는 선형 램프 구간(334)에서 수행된 비교 결과를 N 개의 디지털 비트들로 저장할 수 있으며, 변환이 종료되면 제2 카운터(440b)에 저장된 N 개의 디지털 비트들을 최종적인 디지털 코드(예를 들어, DOUT N bit)로 출력할 수 있다.
다른 일 실시예에서, 싱글 슬로프 아날로그-디지털 변환기(120)가 이단(two-step)의 싱글 슬로프 아날로그-디지털 변환이 가능하도록 구현된 경우, 카운터(540)는 상위 비트들을 결정하기 위한 제1 카운터(440a) 및 하위 비트들을 결정하기 위한 제2 카운터(440b)를 포함하여 구현될 수 있다. 이때, 제1 카운터(440a)는 저장된 값에 따라 디코딩을 수행하는 디코더(550)를 통해 램프 생성기(110)와 연결된 스위치들을 제어하여 램프 전압을 이단(two-step) 제공을 제어할 수 있다.
도 7은 도 5에 있는 싱글 슬로프 아날로그-디지털 변환 장치가 싱글 슬로프 아날로그-디지털 변환을 제어하는 과정을 나타내는 타이밍 다이어그램의 예시 도면이다.
보다 구체적으로, 도 7은 듀얼 코릴레이티드 더블 샘플링(Dual Correleated Double Sampling: DCDS)를 구현하기 위한 각각의 스위치 동작에 대한 타이밍 다이어그램의 예시를 나타낸다. 듀얼 코릴레이티드 더블 샘플링에서, 이미지센서 픽셀(560)에 의해 출력되는 신호로서 픽셀 전압은 (1) 이미지센서 픽셀(560)에서 출력되지만 검출된 명암 정보를 담지 않고 회로 보정을 위해서만 출력되는 리셋 전압 VRESET과 (2) 이미지센서 픽셀(560)의 회로 보정을 위한 보정값과 이미지센서 픽셀(560)에서 검출된 신호를 모두 포함한 신호 전압 VSIGNAL을 포함할 수 있다.
단계 S710의 리셋 전압 샘플링 단계에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 이미지센서 픽셀(560)의 리셋 전압인 VRESET을 샘플링할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 복수의 스위치들(520) 중 SR, SS 및 SA 을 온-상태로 제어하여 리셋 전압 VRESET을 제1 및 제2 샘플링 캐패시터들(410)에 샘플링할 수 있다.
단계 S720의 리셋 전압 변환 단계에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 램프 생성기(110)로부터 클럭 단위로 감소되는 램프 전압을 수신할 수 있고, 샘플링된 리셋 전압 VRESET과 램프 전압 간을 클럭 단위로 비교하여 비선형 램프 구간(332)과 선형 램프 구간(334)에서 아날로그-디지털 변환을 수행할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 복수의 스위치들(520) 중 SR, SS 및 SA 을 오프-상태로 제어하고 SF 및 SC 를 온-상태로 제어할 수 있고, 이에 따라 제2 샘플링 커패시터(410b)의 일단을 저항형 디지털-아날로그 변환기(420)의 레퍼런스 값으로 고정시키고 제1 샘플링 커패시터(410a)의 일단을 전류형 디지털-아날로그 변환기(410)를 통해 가변시킴으로써 클럭 단위로 결정되는 비교기(420)의 비교 결과를 카운터(540)에 저장하여 샘플링된 리셋 전압 VRESET의 아날로그 값을 디지털 값으로 변환시킬 수 있다. 싱글 슬로프 아날로그-디지털 변환기(120)는 변환된 디지털 값을 기초로 카운터(540)의 값을 다운 시켜 저장할 수 있다.
단계 S730의 신호 전압 샘플링 단계에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 이미지센서 픽셀(560)의 신호 전압 VSIGNAL을 샘플링할 수 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 복수의 스위치들(520) 중 SS 및 SA 을 온-상태로 제어하여 신호 전압 VSIGNAL을 제2 샘플링 캐패시터(510b)에 샘플링할 수 있다.
단계 S740의 신호 전압 변환 단계에서, 싱글 슬로프 아날로그-디지털 변환기(120)는 램프 생성기(110)로부터 클럭 단위로 감소되는 램프 전압을 수신할 수 있고, 샘플링된 신호 전압 VSIGNAL과 램프 전압 간을 클럭 단위로 비교하여 비선형 램프 구간(332)과 선형 램프 구간(334)에서 아날로그-디지털 변환을 수행할 수 있다.
예를 들어, 싱글 슬로프 아날로그-디지털 변환기(120)는 비선형 램프 구간(332)에서 복수의 스위치들(520) 중 ST 와 SC[31]~SC[0]의 온-상태를 제어하고, 저항형 디지털-아날로그 변환기(420)를 통해 수신된 램프 전압을 기초로 샘플링된 신호 전압 VSIGNAL 에 대한 변환을 수행한 후에 변환 결과를 제1 카운터(540a)에 저장할 수 있다. 이어서, 싱글 슬로프 아날로그-디지털 변환기(120)는 선형 램프 구간(334)에서 복수의 스위치들(520) 중 SF 및 SC 와 전류형 디지털-아날로그 변환기(410)의 SW[0]~SW[N-1]의 온-상태를 제어하고, 전류형 디지털-아날로그 변환기(410)를 통해 수신된 램프 전압을 기초로 샘플링된 신호 전압 VSIGNAL 에 대한 변환을 수행한 후에 변환 결과를 제2 카운터(540b)에 저장할 수 있다. 싱글 슬로프 아날로그-디지털 변환기(120)는 변환이 종료되면 제2 카운터(540b)에 저장된 최종적인 디지털 코드(예를 들어, DOUT N bit)를 출력하여 선형 램프 구간(334)에서 변환된 변환 결과를 선별적으로 출력할 수 있다.
일 실시예에서, 싱글 슬로프 아날로그-디지털 변환 장치(100)는 CMOS 이미지 센서로 구현될 수 있다. 이러한 내용은 도 8을 참조하여 보다 상세히 설명하도록 한다.
도 8은 도 1에 있는 싱글 슬로프 아날로그-디지털 변환 장치를 포함하는 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서의 구성의 일 실시예를 나타내는 도면이다.
도 8을 참조하면, CMOS 이미지 센서(800)는 복수의 이미지센서 픽셀들(810), 램프 생성기(110), 싱글 슬로프 아날로그-디지털 변환기(120), 로우 제어부(820), 컬럼 제어부(830), 디지털 이미지 처리부(840) 및 제어부(850)를 포함할 수 있다.
복수의 이미지센서 픽셀들(810)은 스트링 단위로 구성된 복수 개의 이미지센서 픽셀(560)들이 어레이의 형태로 구성될 수 있고, 각각은 입사되는 광(light) 정보를 수신하여 이에 대응하는 아날로그 신호를 출력할 수 있다. 도 6에서, 이미지센서 픽셀(560)은 제1 기준 전압(예를 들어, 2.2V)에 의해 구동될 수 있고, 입사되는 광 정보를 센싱하여 이에 대응되는 아날로그 신호 VSIGNAL 및 픽셀 어레이 회로 보정을 위한 VRESET 신호 중 적어도 하나를 출력할 수 있다. VSIGNAL 와 VRESET 은 픽셀 및 픽셀 회로, 입력되는 광신호에 따라 변하는데, 가변 가능한 범위는 제1 전압(예를 들어, 2.2V) 과 제2 전압(예를 들어, 1.0V) 사이가 된다.
램프 생성기(110)는 이미지센서 픽셀(560)의 제1 기준 전압(예를 들어, 2.2V)보다 잉여 전압(예를 들어, 0.3V)만큼 높은 제2 기준 전압(예를 들어, 2.5V)에 의해 구동될 수 있다. 이에 따라, 램프 생성기(110)는 램프 전압의 램프 전압범위(310), 즉, 제3 전압(예를 들어, 2.5V)과 제2 전압(예를 들어, 1.0V) 사이를 이미지센서 픽셀(560)로부터 출력되는 VSIGNAL 와 VRESET 의 가변 가능한 범위에 해당되는 변환 전압범위(320), 즉, 제1 전압(예를 들어, 2.2V) 과 제2 전압(예를 들어, 1.0V) 사이보다 크게 할 수 있고, 이에 따라, 해당 가변 구간(330)에서 비선형 램프 구간(332)과 선형 램프 구간(334)이 순차적으로 나타나도록 할 수 있으며, 결과적으로, 비선형 램프 구간(332)에서 나타나는 램프 전압의 하한(예를 들어, 2.2V)이 변환 전압범위(320)의 상한(예를 들어, 2.2V)과 같거나 그보다 크도록 하여 선형 램프 구간(334) 내에 이미지센서 픽셀(560)로부터 출력되는 VSIGNAL 와 VRESET 의 가변 가능한 범위인 제1 전압(예를 들어, 2.2V) 과 제2 전압(예를 들어, 1.0V) 사이가 포함되도록 할 수 있다.
램프 생성기(110)는 CMOS 이미지 센서(800) 내에 적어도 하나 이상 컬럼 개수 미만으로 배치될 수 있다.
싱글 슬로프 아날로그-디지털 변환기(120)는 선형 램프 구간(334)에 있는 램프 전압을 기초로 이미지센서 픽셀(560)에 의해 센싱된 픽셀 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N 개의 디지털 비트들을 결정할 수 있다. 싱글 슬로프 아날로그-디지털 변환기(120)는 CMOS 이미지 센서(800) 내에 컬럼당 배치될 수 있고, 컬럼 제어부(830) 및 제어부(850)에 의해 변환이 제어될 수 있다.
로우 제어부(820)는 각각의 로우를 선택하여 복수의 이미지센서 픽셀들(810) 중 해당 로우에 있는 이미지센서 픽셀들과 대응되는 아날로그 신호들 각각을 싱글 슬로프 아날로그-디지털 변환기(120)에 보낼 수 있고, 예를 들어, 로우 디코더(row decoder)로 구현될 수 있다.
컬럼 제어부(830)는 싱글 슬로프 아날로그-디지털 변환기(120)에 있는 각각의 컬럼을 선택하여 해당 컬럼과 대응되는 디지털 출력 신호를 디지털 이미지 처리부(840)에 보낼 수 있다. 싱글 슬로프 아날로그-디지털 변환기(120)는 컬럼 제어부(830)의 제어에 따라 병렬로 복수의 이미지센서 픽셀들(810)의 스트링들을 처리하여 각각에 대응하는 디지털 신호들을 생성할 수 있다.
디지털 이미지 처리부(840)는 싱글 슬로프 아날로그-디지털 변환기(120)에 의해 변환된 디지털 신호들을 수신하여 디지털 도메인 상에서 처리된 디지털 이미지 신호 처리 결과를 출력할 수 있다.
제어부(850)는 CMOS 이미지 센서(800)의 동작 전반을 제어할 수 있고, 복수의 이미지센서 픽셀들(810), 램프 생성기(110), 싱글 슬로프 아날로그-디지털 변환기(120), 로우 제어부(820), 컬럼 제어부(830) 및 디지털 이미지 처리부(840) 간의 데이터 흐름을 제어할 수 있다.
본 발명의 일 실시예에 따르면, 싱글 슬로프 아날로그-디지털 변환 장치(100) 및 이를 포함하는 CMOS 이미지 센서(800)는 램프 전압범위(310)를 변환 전압범위(320)보다 크게 하여 낮은 대역폭에서도 선형 램프 구간(334)을 안정적으로 확보하고 비선형 램프 구간(332)에서의 변환 결과를 보정하여 변환 정확성을 높일 수 있다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 싱글 슬로프 아날로그-디지털 변환 장치
110: 램프 생성기
120: 싱글 슬로프 아날로그-디지털 변환기
310: 램프 전압범위 320: 변환 전압범위
330: 가변 구간
332: 비선형 램프 구간 334: 선형 램프 구간
340: 잉여 전압
510: 제1 및 제2 샘플링 캐패시터 520: 복수의 스위치들
530: 비교기 540: 카운터
550: 디코더
800: CMOS 이미지 센서
810: 복수의 이미지센서 픽셀들 820: 로우 제어부
830: 컬럼 제어부 840: 디지털 이미지 처리부
850: 제어부

Claims (14)

  1. 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공하되, 상기 램프 전압의 램프 전압범위를 변환하고자 하는 변환 전압범위보다 크게 설정하여 상기 변환 전압범위보다 큰 상기 램프 전압범위에 대응하는 상기 램프 전압은 비선형 램프 구간으로 나타나도록 하고, 상기 변환 전압범위에 대응하는 상기 램프 전압은 선형 램프 구간으로 나타나도록 하는 램프 생성기; 및
    상기 선형 램프 구간에 있는 램프 전압을 기초로 아날로그 입력 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (상기 N은 자연수) 개의 디지털 비트들을 결정하는 싱글 슬로프 아날로그-디지털 변환기를 포함하는 싱글 슬로프 아날로그-디지털 변환 장치.
  2. 제1항에 있어서, 상기 램프 생성기는
    상기 램프 전압범위의 상한을 상기 변환 전압범위의 상한보다 기 설정된 잉여 전압만큼 크게 하여 상기 비선형 램프 구간이 상기 선형 램프 구간 이전에 기준 시간만큼 나타나도록 하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  3. 제2항에 있어서, 상기 램프 생성기는
    상기 비선형 램프 구간에서 나타나는 램프 전압의 하한이 상기 변환 전압범위의 상한보다 같거나 큰 값을 가지도록 상기 잉여 전압을 세팅하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  4. 제1항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    해당 가변 구간에서 수신된 램프 전압을 기초로 상기 싱글 슬로프 아날로그-디지털 변환을 수행하여 (a + N) (상기 a는 자연수) 개의 디지털 비트들을 획득하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  5. 제4항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    상기 (a + N) 개의 디지털 비트들 중에서 상기 비선형 램프 구간에서 획득된 변환 결과에 해당하는 a 개의 디지털 비트들을 소거하여 상기 N 개의 디지털 비트들을 결정하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  6. 제1항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    회로 보정 전압을 포함하는 제1 아날로그 입력 전압 및 상기 회로 보정 전압과 상기 아날로그 입력 전압을 포함하는 제2 아날로그 입력 전압 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 상기 비선형 램프 구간에서의 변환 결과를 보정하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  7. 제6항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    상기 제1 및 제2 아날로그 입력 전압들 각각에 대한 싱글 슬로프 아날로그-디지털 변환을 통해 획득된 변환 결과들 간의 차를 연산하여 상기 N 개의 디지털 비트들을 결정하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  8. 제7항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    듀얼 코릴레이티드 더블 샘플링(Dual Correleated Double Sampling)을 통해 상기 보정을 수행하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  9. 제1항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    상기 비선형 램프 구간과 상기 선형 램프 구간 간의 시간차를 검출하여 상기 선형 램프 구간에서 상기 싱글 슬로프 아날로그-디지털 변환이 수행되도록 제어하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  10. 제9항에 있어서, 상기 싱글 슬로프 아날로그-디지털 변환기는
    해당 가변 구간에서 램프 전압이 상기 변환 전압범위의 상한에 다다르는 특정 시점을 검출하고, 상기 특정 시점부터 상기 싱글 슬로프 아날로그-디지털 변환을 진행하는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  11. 제1항에 있어서,
    CMOS 이미지 센서로 구현되는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  12. 제11항에 있어서, 상기 램프 생성기는
    상기 CMOS 이미지 센서에 있는 이미지센서 픽셀의 제1 기준 전압보다 잉여 전압만큼 높은 제2 기준 전압에 의해 구동되는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  13. 제1항에 있어서, 상기 램프 생성기는
    복수의 전류 소스들을 포함하는 전류형 디지털-아날로그 변환기와 복수의 저항들을 포함하는 저항형 디지털-아날로그 변환기 중 적어도 하나를 포함하여 구현되는 것을 특징으로 하는 싱글 슬로프 아날로그-디지털 변환 장치.
  14. 제1 기준 전압에 의해 구동되는 복수의 이미지센서 픽셀들;
    상기 제1 기준 전압보다 잉여 전압만큼 높은 제2 기준 전압에 의해 구동되어 특정 시간 구간 동안 시간에 따라 가변되는 램프 전압을 제공하고, 상기 램프 전압의 램프 전압범위를 변환하고자 하는 변환 전압범위보다 크게 하여 해당 가변 구간에서 비선형 램프 구간과 선형 램프 구간이 순차적으로 나타나도록 하는 램프 생성기; 및
    상기 선형 램프 구간에 있는 램프 전압을 기초로 특정 이미지센서 픽셀에 의해 센싱된 픽셀 전압에 대한 싱글 슬로프 아날로그-디지털 변환을 수행하여 N (상기 N은 자연수) 개의 디지털 비트들을 결정하는 싱글 슬로프 아날로그-디지털 변환기를 포함하는 CMOS 이미지 센서.
KR1020180036204A 2018-03-29 2018-03-29 싱글 슬로프 아날로그-디지털 변환 장치 KR102100969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180036204A KR102100969B1 (ko) 2018-03-29 2018-03-29 싱글 슬로프 아날로그-디지털 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180036204A KR102100969B1 (ko) 2018-03-29 2018-03-29 싱글 슬로프 아날로그-디지털 변환 장치

Publications (2)

Publication Number Publication Date
KR20190119192A KR20190119192A (ko) 2019-10-22
KR102100969B1 true KR102100969B1 (ko) 2020-04-16

Family

ID=68420201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036204A KR102100969B1 (ko) 2018-03-29 2018-03-29 싱글 슬로프 아날로그-디지털 변환 장치

Country Status (1)

Country Link
KR (1) KR102100969B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336896B1 (ko) * 2020-07-22 2021-12-07 강원대학교 산학협력단 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
CN111953347B (zh) * 2020-08-10 2022-05-03 电子科技大学 一种适用于两步式单斜模数转换器的校正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790969B1 (ko) * 2005-08-23 2008-01-02 삼성전자주식회사 화질 개선을 위하여 자동 교정된 램프 신호를 이용한이미지 센서 및 방법
KR100871828B1 (ko) * 2007-01-29 2008-12-03 삼성전자주식회사 히스테리시스 특성을 이용한 싱글 슬로프 ａｄｃ와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서
KR20090069803A (ko) 2007-12-26 2009-07-01 삼성전자주식회사 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR101496712B1 (ko) * 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
KR101117216B1 (ko) * 2009-12-08 2012-03-16 동국대학교 산학협력단 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법
US8441387B2 (en) 2011-01-31 2013-05-14 SK Hynix Inc. Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs

Also Published As

Publication number Publication date
KR20190119192A (ko) 2019-10-22

Similar Documents

Publication Publication Date Title
US9525836B2 (en) AD conversion apparatus, solid-state imaging apparatus, and imaging system
JP4774064B2 (ja) Ａ／ｄ変換回路及び固体撮像装置
US8093543B2 (en) Voltage generator circuit having a resistor ladder circuit and a switch control circuit allowing a variation of the slope of a given ramp wave, digital-to-analog converter, ramp generator circuit, analog-to-digital converter, image sensor system, and method for generating voltage
US8203477B2 (en) Analog-to-digital conversion and implementations thereof
JP5500660B2 (ja) 固体撮像装置
US8441387B2 (en) Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
US9432046B1 (en) Successive approximation analog-to-digital converter
KR102431242B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템
KR20070023459A (ko) 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
US10530382B2 (en) Successive approximation register analog-to-digital converter and conversion method therefor
KR102210273B1 (ko) 오차를 보정하는 아날로그 디지털 컨버터
US8816892B2 (en) Segmented column-parallel analog-to-digital converter
KR102100969B1 (ko) 싱글 슬로프 아날로그-디지털 변환 장치
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
KR20170124668A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102431230B1 (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR101695275B1 (ko) 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
CN110418089B (zh) 模数转换器以及图像传感器
CN110418082B (zh) 列级模数转换器和应用于列级模数转换器的模数转换方法
KR20100131729A (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR101232620B1 (ko) 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서
JP5885217B2 (ja) 固体撮像装置
JP2009188736A (ja) Ａｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction