KR102066621B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102066621B1
KR102066621B1 KR1020130092090A KR20130092090A KR102066621B1 KR 102066621 B1 KR102066621 B1 KR 102066621B1 KR 1020130092090 A KR1020130092090 A KR 1020130092090A KR 20130092090 A KR20130092090 A KR 20130092090A KR 102066621 B1 KR102066621 B1 KR 102066621B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
insulating particles
electrode
Prior art date
Application number
KR1020130092090A
Other languages
English (en)
Other versions
KR20150015973A (ko
Inventor
강세은
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130092090A priority Critical patent/KR102066621B1/ko
Publication of KR20150015973A publication Critical patent/KR20150015973A/ko
Application granted granted Critical
Publication of KR102066621B1 publication Critical patent/KR102066621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물, 상기 제2 반도체층 상에 배치되는 전극, 상기 전극과 상기 제2 반도체층 사이에 배치되고 상기 전극과 적어도 일부가 중첩되는 전류 억제층을 포함하며, 상기 전류 억제층은 절연 입자들의 집합체로 이루어진다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.
LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생할 수 있고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생할 수 있다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.
일반적으로 발광 소자는 빛을 발생하는 반도체층인 발광 구조물과, 전원이 공급되는 제1 전극과 제2 전극과, 전류 분산을 목적으로 하는 전류 차단층(Current Blocking Layer, CBL)과, 발광 구조물과 오믹 접촉하는 오믹층과, 광추출 효율을 향상시키기 위한 ITO(Indium Tin Oxide)층을 포함할 수 있다.
전류 억제층은 ITO층에서 발광 구조물로 전류가 분산되어 흐르도록 함으로써 전류 밀집 현상(Current crowding)을 방지하여 광 효율을 향상시키는 역할을 할 수 있다.
실시 예는 광 효율 저하를 방지할 수 있는 발광 소자를 제공한다.
실시 예는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물; 상기 제2 반도체층 상에 배치되는 전극; 및 상기 전극과 상기 제2 반도체층 사이에 배치되고, 상기 전극과 적어도 일부가 중첩되는 전류 억제층을 포함하며, 상기 전류 억제층은 절연 입자들의 집합체로 이루어진다.
상기 발광 소자는 상기 전극과 상기 전류 억제층 사이에 배치되는 전도층을 더 포함할 수 있다.
상기 절연 입자들은 SiO2, SiON, Si3N4, Al2O3 , 및 TiO2 중 적어도 하나를 포함할 수 있다. 상기 전류 억제층은 절연 입자들로 구성되는 단일층일 수 있다. 상기 절연 입자들의 직경은 500nm ~ 10um일 수 있다.
실시 예는 전류 억제층 형성시 발생할 수 있는 높은 저항 및 발열에 기인하는 광 효율 저하를 방지할 수 있다
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 제2 전극의 일 실시 예를 나타낸다.
도 3은 도 1에 도시된 전류 억제층의 일 실시 예를 나타낸다.
도 4a 내지 도 4d는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 5는 도 1에 도시된 전류 억제층의 다른 실시 예를 나타낸다.
도 6은 도 1에 도시된 전류 억제층을 위에서 찍은 SEM 영상을 나타낸다.
도 7은 도 1에 도시된 전류 억제층을 옆에서 찍은 SEM 영상을 나타낸다.
도 8은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 10은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다.
도 1을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(120), 발광 구조물(130), 전류 억제층(140), 전도층(150), 제1 전극(162), 및 제2 전극(164)를 포함한다.
기판(110)은 단결정 성장(예컨대, 질화물 단결정)을 위한 성장용 기판일 수 있다. 기판(110)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나이거나, 또는 GaAs, InP, GaP, GaN, SiC, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판일 수 있다.
기판(110)의 상면은 편평하거나(planar substrate), 또는 광추출 효율을 높이기 위하여 요철(미도시)이 형성될 수 있다(patterned substrate). 특히 사파이어 기판은 질화물 박막의 성장에 용이하며, 고온에서 안정하여 주로 사용될 수 있다.
버퍼층(120)은 기판(110)과 제1 반도체층(132) 사이에 배치될 수 있으며, 2족 내지 6족 원소의 화합물 반도체로 이루어질 수 있다.
예컨대 버퍼층(120)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다층 구조일 수 있고, 2족 원소(예컨대, Mg 등) 또는 4족 원소(예컨대, Si 등)가 불순물로 도핑될 수도 있다. 또한 버퍼층(120)은 도핑이 되지않은 GaN층 또는 초격자(superlattice) 구조를 포함할 수 있다. 이러한 버퍼층(120)은 필요에 따라 생략 가능하다.
버퍼층(120)은 제1 반도체층(132)과 기판(110) 간의 격자 부정합을 줄이고, 기판(110) 상에는 성장되는 반도체층들(133, 134, 136)의 결정성을 개선시키는 역할을 할 수 있다. 예컨대, AlN 또는 GaN을 포함하는 저온 또는 고온 핵 성장층을 사용하여 버퍼층(120)을 형성할 수 있다.
발광 구조물(130)은 버퍼층(120) 상에 배치된다.
발광 구조물(130)은 빛을 발생할 수 있으며, 제1 반도체층(132), 활성층(134), 및 제2 반도체층(136)을 포함할 수 있다.
제1 반도체층(132)은 버퍼층(120) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 반도체층(132)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 반도체층(132)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(134)은 제1 반도체층(132) 상에 배치될 수 있으며, 제1 반도체층(132) 및 제2 반도체층(136)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(134)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다. 예컨대, 활성층(134)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다.
예컨대, 활성층(134)이 양자우물구조인 경우, 활성층(134)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(Q1 내지 Qn, n≥1인 자연수) 및 InaAlbGa1-a-bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(W1 내지 Wm, m≥1인 자연수)을 포함할 수 있다. 우물층(Q1 내지 Qn, n≥1인 자연수)의 에너지 밴드 갭은 장벽층(W1 내지 Wm, m≥1인 자연수)의 에너지 밴드 갭보다 낮을 수 있다.
활성층(134)은 적어도 1회 이상 교대로 적층되는 양자 우물층(Q1 내지 Qn, n≥1인 자연수)과 양자 장벽층(W1 내지 Wm, m≥1인 자연수)을 포함할 수 있다.
예컨대, 각 양자 우물층은 이웃하는 2개의 양자 장벽층들 사이에 위치할 수 있다. 또는 각 양자 장벽층은 이웃하는 2개의 양자 우물층들 사이에 위치할 수 있다.
우물층 및 장벽층의 에너지 밴드 갭은 각 구간에 일정할 수 있으나, 이에 한정되는 것은 아니다. 즉 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있고, 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있으나, 이에 한정되는 것은 아니다.
우물층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있으며, 장벽층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있다.
즉 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다. 또한 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다.
예컨대, 활성층(134)은 InGaN 우물층과 GaN 장벽층이 교대로 적층된 구조를 갖는 다중 양자 우물 구조를 가질 수 있다.
활성층(134)은 장벽층의 높이(예컨대, 인듐 조성비의 변화), 우물층의 두께 또는 조성, 및 우물층의 개수를 조절하여 발생하는 빛의 파장이나 양자 효율 등을 조절 및 변화시킬 수 있다.
제2 반도체층(136)은 활성층(134) 상에 배치될 수 있으며, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 반도체층(136)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
광 추출 효율을 향상시키기 위하여 제2 반도체층(136)의 표면에는 요철(미도시)이 형성될 수 있다.
전자의 이동도는 정공의 이동도보다 높기 때문에, 제1 반도체층(132)으로부터 활성층(134)으로 주입되는 전자는 활성층(134)을 통과하여 제2 반도체층(136)으로 넘어갈 수 있다. 이와 같이 활성층(134)으로부터 제2 반도체층(136)으로 전자가 범람하는 것을 차단하여, 누설 전류를 방지하지 하기 위하여 활성층(134)과 제2 반도체층(136) 사이에 전자 차단층(미도시)이 배치될 수 있다. 이때 전자 차단층(미도시)의 에너지 밴드 갭은 활성층(134)의 양자 장벽층(W1 내지 Wm, m≥1인 자연수)의 에너지 밴드 갭보다 클 수 있다.
제1 반도체층(132)의 일부 영역은 제2 반도체층(136), 및 활성층(134)으로부터 노출될 수 있다. 즉 제2 반도체층(136), 활성층(134), 및 제1 반도체층(132)의 일부가 식각되어 제1 반도체층(132)의 일부 영역이 노출될 수 있다.
전도층(150)은 제2 반도체층(136) 상에 배치된다. 전도층(150)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(134)으로부터 제2 반도체층(136)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(150)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
전류 억제층(140)은 제2 반도체층(136)과 전도층(150) 사이에 배치될 수 있으며, 발광 구조물(150) 내에서 전류의 흐름을 분산시킴으로써 광 효율을 향상시킬 수 있다. 전류 억제층(140)은 절연 물질로 이루어지는 절연 입자들로 구성되기 때문에, 전류 억제층(140)을 통과하여 흐르는 전류의 흐름이 감소 또는 억제될 수 있고, 이로 인하여 발광 구조물(150) 내에서 전류의 흐름을 분산시킬 수 있다.
제1 전극(162)은 노출되는 제1 반도체층(132)의 일부 영역 상에 배치될 수 있다. 제2 전극(164)은 제2 반도체층(136) 상에 배치될 수 있으며, 전류 분산을 위하여 일정한 패턴 형상을 가질 수 있다.
제1 전극(162) 및 제2 전극(164)은 금속 물질로 형성될 수 있다. 제1 전극(162) 및 제2 전극(164)는 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 예컨대, 제1 전극(162) 및 제2 전극(164)은 Mg, Zn, Al, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
도 2는 도 1에 도시된 제2 전극(164)의 일 실시 예를 나타낸다.
도 2를 참조하면, 제2 전극(164)은 외부 전원이 공급되도록 와이어(미도시)가 본딩되는 패드부(180), 및 전류 분산을 위하여 패드부(180)로부터 분기되고, 확장되는 가지 전극(170)을 포함할 수 있다. 패드부(180)는 전도층(150)의 일 측 가장자리에 배치될 수 있으며, 가지 전극(170)은 제1 내지 제3 가지 전극들(172,174,176)을 포함할 수 있다. 패드부(180)로부터 서로 다른 방향으로 분기되는 가지 전극(170)의 수는 1 이상일 수 있다.
도 3은 도 1에 도시된 전류 억제층(140)의 일 실시 예를 나타낸다.
도 3을 참조하면, 전류 억제층(140)은 제2 전극(164)과 대응 또는 정렬되어 배치될 수 있으며, 수직 방향으로 제2 전극(164)과 적어도 일부가 오버랩될 수 있다. 예컨대, 전류 억제층(140)은 제2 전극(164)의 형상과 대응하는 패턴 형상을 가질 수 있다. 여기서 수직 방향은 제1 반도체층(132)으로부터 제2 반도체층(136)으로 향하는 방향일 수 있다.
전류 억제층(140)은 전기 절연 물질로 이루어지는 입자(142, 이하 "절연 입자"라 함)들의 집합체로 이루어질 수 있다. 예컨대, 절연 입자는 SiO2, SiON, Si3N4, Al2O3, 및 TiO2 중 적어도 하나를 포함할 수 있다. 절연 입자는 구 형태일 수 있으나, 이에 한정되는 것은 아니다.
절연 입자들(142)은 서로 인접하여 배치할 수 있고, 서로 접촉할 수 있다. 또한 절연 입자들(142) 사이에는 틈(143) 또는 갭(gap)이 존재할 수 있다.
예컨대, 전류 억제층(140)은 SiO2 입자들이 단일층 또는 멀티층으로 제2 반도체층(136) 상에 적층된 구조일 수 있다. 전류 억제층(140)을 이루는 한 개의 절연 입자의 직경은 500nm ~ 10um일 수 있다.
절연 입자의 직경이 500nm 미만일 경우에는 전류 억제의 효과가 미비할 수 있다. 또한 절연 입자의 직경이 10um 초과할 경우에는 입자들 사이의 틈을 채우기 위하여 전도층의 두께가 두꺼워져야 하는 문제점이 발생할 수 있다.
전류 억제층(140)은 제2 전극(164)의 패드부(180)에 대응하는 제1 부분(280), 및 제2 전극(164)의 가지 전극(170)에 대응하는 제2 부분(270)을 포함할 수 있다. 제2 부분(270)은 제1 내지 제3 가지 전극들(172,174,176) 각각에 대응하는 영역들(272,274,276)을 포함할 수 있다.
전류 억제층(140)의 제1 부분(280)은 복수의 절연 입자 열들로 구성될 수 있다. 또한 제2 전극(164)의 가지 전극(170)에 대응하는 전류 억제층(140)의 제2 부분(270)은 하나의 절연 입자 열로 구성될 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 다른 실시 2 이상의 절연 입자 열들로 구성될 수도 있다.
도 6은 도 1에 도시된 전류 억제층(140)을 위에서 찍은 SEM(Scanning Electron Microscope) 영상을 나타내고, 도 7은 도 1에 도시된 전류 억제층(140)을 옆에서 찍은 SEM 영상을 나타낸다.
도 6 및 도 7을 참조하면, 전류 억제층(140)은 절연 입자들(142)의 집합체임을 알 수 있다. 도 6 및 도 7에는 절연 입자들(142)로 구성되는 단일층(single layer)의 전류 억제층(140)을 도시한다.
전도층(150)은 전류 억제층(140)을 구성하는 절연 입자들(142)과 접촉할 수 있으며, 절연 입자들(142) 사이의 틈(143) 내에 채워질 수 있다. 전도층(150)은 절연 입자들(142) 사이에 틈(143)을 채움으로써 절연 입자들(142)을 고정할 수 있고, 절연 입자들(142)을 서로 접착시킬 수 있다.
도 5는 도 1에 도시된 전류 억제층의 다른 실시 예(140-1)를 나타낸다.
도 5를 참조하면, 전류 억제층(140-1)은 2개의 단일층들이 수직 적층된 멀티층일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 다른 실시 예에서 전류 억제층은 3개 이상의 단일층들이 수직 적층된 멀티층일 수 있다.
도 4a 내지 도 4d는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략하거나, 설명을 간략하게 한다
도 4a를 참조하면, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 기판(110) 상에 버퍼층(120), 및 발광 구조물(130)을 형성한다.
다음으로 포토리쏘그라피(photolithography) 공정을 이용하여 발광 구조물(130) 상에 포토레지스트 패턴(210)을 형성한다. 포토레지스트 패턴(210)은 전류 억제층(140)의 형상에 대응하는 패턴일 수 있다.
예컨대, 포토레지스트 패턴(210)은 전류 억제층(140)을 형성하고자 하는 제2 반도체층(136)의 제1 영역(211)을 제외한 나머지 영역(212, 이하 "제2 영역"이라 한다) 상에 형성될 수 있다. 즉 제1 영역(211)은 전류 억제층(140)이 형성될 제2 반도체층(136)의 일 부분일 수 있으며, 포토레지스트 패턴(210)은 제1 영역(211)을 노출할 수 있다.
도 4b를 참조하면, 포토레지스트 패턴(210)이 형성된 제2 반도체층(136) 상에 절연 입자(142)를 스핀 코팅(spin coating)한다. 예컨대, 보관 용액에 담긴 절연 입자(142)를 포토레지스트 패턴(210)이 형성된 제2 반도체층(136) 상에 떨어뜨리고, 발광 구조물(130)이 형성된 기판(110, 또는 웨이퍼)을 고속으로 회전시킨다.
보관 용액은 절연 입자들(142)이 뭉치지 않도록 보관하기 위한 용액으로, 탈이온수(deionized water) 및 휘발성이 강한 용액(예컨대, 메탄올 등)의 혼합액일 수 있다.
스핀 코팅 방법에 의하여 절연 입자(142)는 포토레지스트 패턴(210)의 상부 및 포토레지스트 패턴(210)에 의하여 노출되는 제2 반도체층(136)의 제1 영역(211) 상에 얇게 도포될 수 있다.
스핀 코팅의 회전 속도, 및 용액의 농도를 조절하여 도포되는 절연 입자(142)의 층 수를 조절함으로써, 단일층 또는 멀티층의 전류 억제층(140)을 형성할 수 있다.
절연 입자들(142)을 도포한 후에 열을 가하는 건조 공정을 통하여 보관 용액을 증발 또는 제거할 수 있다.
도 4c를 참조하면, 리프트 오프(lift-off) 공정 등을 통하여 포토레지스트 패턴(210)을 제거한다. 포토레지스트 패턴(210)이 제거됨에 따라, 제2 반도체층(136)의 제1 영역(211) 상에만 절연 입자들(142)이 잔류하도록 함으로써, 전류 억제층(140)을 형성할 수 있다.
도 4d를 참조하면, 메사 식각(mesa etching)을 통하여 제1 반도체층(132)의 일 영역(S1)을 노출시킨다. 다음으로 전류 억제층(140)이 형성된 제2 반도체층(136) 상에 전도층(150)을 형성한다. 전도층(150)은 제2 반도체층(136)의 제1 영역(211)에 형성되는 전류 억제층(140), 및 제2 반도체층(136)의 제2 영역(212)을 덮도록 형성될 수 있다.
다음으로 노출되는 제1 반도체층(132)의 제1 영역(S1) 상에 제1 전극(162)을 형성하고, 전류 억제층(140)과 수직 방향으로 대응되도록 제2 반도체층(136) 상에 제2 전극(164)을 형성한다.
제2 전극(164)은 전류 억제층(140)과 수직 방향으로 적어도 일부가 오버랩되도록 형성될 수 있다. 여기서 수직 방향은 제1 반도체층(132)으로부터 제2 반도체층(136)으로 향하는 방향일 수 있다.
일반적으로 전류 억제층은 절연체 역할을 할 수 있는 실리콘 산화물계 물질을 사용하고 있으며, PECVD(Plasma Enhanced Chemical Vapor Deposition, PECVD)를 이용하여 고온(약 400℃)의 챔버 내에 원료 가스, 예컨대, SiH4 가스 및 N2O 가스를 주입하여 전류 억제층을 형성할 수 있다.
전류 억제층 형성 과정 중에 제2 반도체층(예컨대, P-GaN)의 갈륨(Ga) 자리를 완전히 치환하지 못하고 있는 제2 반도체층의 도펀트 원자(예컨대, Mg)가 열 분해된 실리콘계 산화물의 수소 원자(H)와 결합하여 마그네슘-수소(Mg-H) 복합체를 형성할 수 있다. 이러한 마그네슘-수소(Mg-H) 복합체는 높은 저항 및 발열을 야기할 수 있으며, 이로 인하여 발광 소자의 효율을 저하시킬 수 있다.
그러나 실시 예는 전류 억제층(140) 형성을 위하여 고온의 PECVD를 이용하는 것이 아니고, 스핀 코팅 방법을 사용한다. 따라서 실시 예는 전류 억제층(140) 형성시 마그네슘-수소(Mg-H) 복합체의 생성 및 이로 인한 발열을 차단할 수 있어 발광 소자의 효율이 저하되는 것을 막을 수 있다.
또한 실시 예는 스핀 코팅 방법에 의하여 일반적인 전류 억제층을 구성하는 물질과 동일한 물질을 적용할 수 있다.
일반적인 전류 억제층 형성 방법은 박막 증착, 포토리쏘그라피 공정, 식각 공정, 및 포토레지스트 패턴 제거 공정을 포함하는 4단계 공정을 거친다. 그러나 실시 예는 포토리쏘그라피 공정, 스핀 코팅 공정, 및 포토레지스트 패턴 제거 공정을 포함하는 3단계 공정에 의하여 전류 억제층을 형성할 수 있어 공정을 간소화할 수 있다.
도 8은 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다.
도 8을 참조하면, 발광 소자(200)는 제2 전극(205), 보호층(50), 전류 억제층(60), 발광 구조물(70), 패시베이션층(80), 및 제1 전극(90)을 포함한다.
제2 전극(205)은 발광 구조물(70) 아래에 배치되며, 발광 구조물(70)에 제1 전극(90)과 함께 전원을 제공할 수 있다.
제2 전극(205)은 지지 기판(10), 접합층(15), 배리어층(20), 반사층(30), 및 오믹층(40)을 포함할 수 있다.
지지 기판(10)은 발광 구조물(70)을 지지할 수 있으며, 전도성 물질, 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 또는 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속이거나, 또는 Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(15)은 지지 기판(10)과 배리어층(20) 사이, 또는 지지 기판(10)과 반사층(30) 사이, 또는 지지 기판(10)과 오믹층(40) 사이에 배치될 수 있다. 접합층(15)은 지지 기판(10)을 배리어층(20), 반사층(30), 또는 오믹층(40)에 접합시키는 역할을 할 수 있다. 예컨대, 접합층(15)은 Au, Sn, Ni, Nb, In, Cu, Ag 또는 Pd 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
배리어층(20)은 지지 기판(10)과 반사층(30) 사이에 개재되며, 지지 기판(10)의 금속 이온이 반사층(30)과 오믹층(40)으로 전달 또는 확산하는 것을 방지할 수 있다.
배리어층(20)은 배리어 메탈(barrier metal), 예컨대, Pt, Ti, W, V, Fe, 또는 Mo 중 적어도 하나를 포함할 수 있으며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. 다른 실시 예에서 배리어층(20)은 생략될 수 있다.
반사층(30)은 배리어층(20)과 오믹층(40) 사이에 배치될 수 있다. 반사층(30)은 발광 구조물(70)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
반사층(30)은 반사 금속, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
또는 반사층(30)은 금속(또는 합금) 및 투광성 전도성 물질, 예컨대, IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), 또는 ATO(antimony tin oxide)를 이용하여 형성될 수 있다.
예를 들어, 반사층(30)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성될 수 있다. 다른 실시 예에서 반사층(30)은 생략될 수 있다.
오믹층(40)은 반사층(30)과 제2 반도체층(72) 사이에 배치될 수 있으며, 제2 반도체층(72)에 오믹 접촉(ohmic contact)되어 제2 전극(205)으로부터 제2 반도체층(72)으로 전원이 원활히 공급되도록 할 수 있다.
예컨대, 오믹층(40)은 제2 반도체층(72)과 오믹 접촉할 수 있는 물질, 예컨대, In, Zn, Sn, Ni, Pt, 또는 Ag 중 적어도 하나를 포함할 수 있다.
또한 오믹층(40)은 투광성 전도층과 금속을 선택적으로 사용하여 형성할 수 있다. 예컨대, 오믹층(40)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 포함할 수 있으며, 단층 또는 다층으로 구현될 수 있다.
다른 실시 예에서는 오믹층(40)은 생략될 수 있으며, 반사층(30)이 제2 반도체층(72)과 오믹 접촉할 수 있다.
보호층(50)은 제2 전극(205)의 가장 자리 영역 상에 배치될 수 있다.
도 8에 도시된 실시 예에서 보호층(50)은 배리어층(20)의 가장 자리 영역 상에 배치될 수 있으며, 측면이 오믹층(40)과 접촉할 수 있으나, 실시 예가 이에 한정되는 것은 아니다. 예컨대, 보호층(50)은 오믹층(40)의 가장 자리 영역, 또는 반사층(30)의 가장 자리 영역, 또는 배리어층(20)의 가장 자리 영역 상에 배치될 수 있다.
전류 억제층(60)은 오믹층(40)과 발광 구조물(70) 사이에 배치된다. 예컨대, 전류 억제층(60)은 오믹층(40)과 제2 반도체층(72) 사이에 배치될 수 있다.
전류 억제층(60)은 제1 전극(90)과 적어도 일부가 수직 방향으로 오버랩될 수 있다. 전류 억제층(60)은 발광 구조물(70) 내에서 전류를 분산시키는 역할을 할 수 있으며, 이로 인하여 발광 소자(200)의 발광 효율을 향상시킬 수 있다.
전류 억제층(60)은 도 1에서 설명한 바와 같이, 절연 입자들의 집합체로 이루어질 수 있다. 전류 억제층(60)은 도 1에서 설명한 전류 억제층(140)과 그 형상만이 다를 뿐이고, 전류 억제층(140)과 동일한 구조 및 조성을 가질 수 있다.
일반적으로 보호층(50)도 PECVD를 이용하여 형성될 수 있으나, 도 4a 내지 도 4c에서 설명한 스핀 코팅 방법에 의하여 실시 예에 따른 보호층(50)과 전류 억제층(60)은 동시에 형성될 수 있다. 즉 보호층(50)은 전류 억제층(60)과 동일한 구조 및 조성을 가질 수 있다. 예컨대, 보호층(50)은 절연 입자들(도 1의 140 참조)의 집합체로 이루어질 수 있으며, 단일층 또는 멀티층일 수 있다.
결국 실시 예(200)는 상술한 바와 같이, 마그네슘-수소(Mg-H) 복합체의 생성 및 이로 인한 발열을 차단할 수 있어 발광 소자(200)의 효율이 저하되는 것을 막을 수 있다.
발광 구조물(70)은 제2 전극(205) 상에 배치된다. 예컨대, 발광 구조물(130)은 오믹층(40) 및 보호층(50) 상에 형성될 수 있다.
발광 구조물(70)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있고, 발광 구조물(70)의 측면은 보호층(50)과 일부분이 수직 방향으로 오버랩될 수 있다. 보호층(50)의 일부 영역은 발광 구조물(70)과 수직 방향으로 오버랩될 수 있다.
발광 구조물(70)은 제1 반도체층(76), 활성층(74), 및 제2 반도체층(72)을 포함할 수 있다. 즉 발광 구조물(70)은 오믹층(40) 및 보호층(50) 상에 제2 반도체층(72), 활성층(74), 및 제1 반도체층(76)이 순차로 적층된 구조일 수 있다.
제2 반도체층(72)은 도 1의 제2 반도체층(132)과 동일한 조성일 수 있고, 활성층(74)은 도 1의 활성층(134)과 동일한 조성일 수 있고, 제1 반도체층(76)은 도 1의 제1 반도체층(132)과 동일한 조성일 수 있다. 누설 전류를 방지하지 하기 위하여 활성층(74)과 제2 반도체층(72) 사이에 전자 차단층(미도시)이 배치될 수 있다.
광 추출 효율을 향상시키기 위하여 제1 반도체층(76)의 표면에는 요철이 형성될 수 있다.
발광 구조물(70)은 제2 반도체층(72)과 제2 전극(205) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 반도체층(72)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서는 제1 반도체층(76)은 p형 반도체층으로, 제2 반도체층(72)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(70)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 전극(90)은 제1 반도체층(76) 상에 배치된다. 제1 전극(90)은 전류 분산을 위하여 소정의 형상을 갖도록 디자인될 수 있다. 예컨대, 제1 전극(90)은 외부 전원이 인가하기 위하여 와이어가 본딩되는 패드부(미도시), 및 패드부(미도시)로부터 확장되는 가지 전극을 포함할 수 있다. 예컨대, 가지 전극은 제1 반도체층(76) 상면의 가장자리 영역에 배치되는 외부 전극(92a 내지 92d), 및 외부 전극(92a 내지 92d) 내측의 제1 반도체층(76) 상면 상에 위치하는 내부 전극(94a 내지 94c)을 포함할 수 있다.
패시베이션층(80)은 발광 구조물(70)를 전기적으로 보호하기 위하여 발광 구조물(70)의 측면에 배치된다. 또한 패시베이션층(80)은 제1 반도체층(76)의 상면의 가장 자리 영역, 또는 보호층(50)의 상면의 일부 영역 상에 배치될 수도 있다.
패시베이션층(80)은 절기 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 또한 패시베이션층(80)은 외부 전극(92a 내지 92d)의 일 측과 접할 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9를 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상부면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 10은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 10을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 발광 소자(100, 또는 200), 또는 도 9에 도시된 발광 소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 11을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 9에 도시된 실시 예일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 12를 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 9에 도시된 실시 예일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 지지 기판 15: 접합층
20: 배리어층 30: 반사층
40: 오믹층 50: 보호층
80: 패시베이션층 110: 기판
120: 버퍼층 70, 130: 발광 구조물
60, 140: 전류 억제층 150: 전도층
90, 162: 제1 전극 164,205: 제2 전극.

Claims (5)

  1. 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제2 반도체층 상에 배치되고 투광성 산화물로 이루어지는 전도층;
    상기 전도층 상에 배치되는 전극; 및
    상기 제2 반도체층과 상기 전도층 사이에 배치되고, 상기 전극과 적어도 일부가 중첩되는 전류 억제층을 포함하며,
    상기 전류 억제층은 절연 입자들의 집합체로 이루어지고,
    상기 절연 입자들 사이에는 공극이 존재하고,
    상기 전도층의 일부는 상기 절연 입자들과 접촉하고 상기 절연 입자들 사이의 상기 공극에 채워지고, 상기 절연 입자들을 서로 접착시키는 발광 소자.
  2. 제1항에 있어서,
    상기 전극은 와이어가 본딩되기 위한 패드부 및 상기 패드부로부터 분기되어 확장되는 가지 전극을 포함하고,
    상기 전류 억제층은,
    상기 패드부에 대응되고 복수의 절연 입자열들을 포함하는 제1 부분; 및
    상기 가지 전극에 대응되고 적어도 하나의 절연 입자열을 포함하는 제2 부분을 포함하는 발광 소자.
  3. 제1항에 있어서,
    상기 절연 입자들은 SiO2, SiON, Si3N4, Al2O3 , 및 TiO2 중 적어도 하나를 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 전류 억제층은 상기 절연 입자들로 구성되는 단일층인 발광 소자.
  5. 제1항에 있어서,
    상기 제1 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체이고, n형 도펀트를 포함하고,
    상기 제2 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체이고, p형 도펀트를 포함하고,
    상기 절연 입자들 각각의 직경은 500nm ~ 10um인 발광 소자.
KR1020130092090A 2013-08-02 2013-08-02 발광 소자 KR102066621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130092090A KR102066621B1 (ko) 2013-08-02 2013-08-02 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092090A KR102066621B1 (ko) 2013-08-02 2013-08-02 발광 소자

Publications (2)

Publication Number Publication Date
KR20150015973A KR20150015973A (ko) 2015-02-11
KR102066621B1 true KR102066621B1 (ko) 2020-01-15

Family

ID=52573111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092090A KR102066621B1 (ko) 2013-08-02 2013-08-02 발광 소자

Country Status (1)

Country Link
KR (1) KR102066621B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872298B1 (ko) 2007-08-17 2008-12-05 삼성전기주식회사 수직구조 반도체 발광소자 및 그 제조 방법
JP2012253074A (ja) * 2011-05-31 2012-12-20 Mitsubishi Chemicals Corp 窒化物系発光ダイオード素子
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533995B2 (ja) * 1999-07-01 2004-06-07 住友電気工業株式会社 発光ダイオードおよびその製造方法
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872298B1 (ko) 2007-08-17 2008-12-05 삼성전기주식회사 수직구조 반도체 발광소자 및 그 제조 방법
JP2012253074A (ja) * 2011-05-31 2012-12-20 Mitsubishi Chemicals Corp 窒化物系発光ダイオード素子
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법

Also Published As

Publication number Publication date
KR20150015973A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5923329B2 (ja) 発光素子及びこれを含む照明装置
KR101799451B1 (ko) 발광 소자
JP5971917B2 (ja) 発光素子及び該発光素子を含む映像表示装置
US8421099B2 (en) Light emitting device, light emitting device package, and display device
JP2011233897A (ja) 発光素子、発光素子パッケージ
JP2011249805A (ja) 発光素子
KR102066620B1 (ko) 발광 소자
KR102182024B1 (ko) 발광 소자
KR101954205B1 (ko) 발광 소자
KR101663192B1 (ko) 발광 소자
KR20130038481A (ko) 발광 소자 및 그 제조 방법
KR102066618B1 (ko) 발광 소자
KR102160776B1 (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102066621B1 (ko) 발광 소자
KR102076238B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR102076237B1 (ko) 발광 소자
KR20150030449A (ko) 발광 소자
KR101827974B1 (ko) 발광 소자
KR102076242B1 (ko) 발광 소자
KR102087938B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant