KR102065497B1 - 패터닝된 유기 반도체층 - Google Patents

패터닝된 유기 반도체층 Download PDF

Info

Publication number
KR102065497B1
KR102065497B1 KR1020147018088A KR20147018088A KR102065497B1 KR 102065497 B1 KR102065497 B1 KR 102065497B1 KR 1020147018088 A KR1020147018088 A KR 1020147018088A KR 20147018088 A KR20147018088 A KR 20147018088A KR 102065497 B1 KR102065497 B1 KR 102065497B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
layer
patterned
providing
assembled monolayer
Prior art date
Application number
KR1020147018088A
Other languages
English (en)
Other versions
KR20140117374A (ko
Inventor
데이비드 쉐인스
Original Assignee
아이엠이씨 브이제트더블유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엠이씨 브이제트더블유 filed Critical 아이엠이씨 브이제트더블유
Publication of KR20140117374A publication Critical patent/KR20140117374A/ko
Application granted granted Critical
Publication of KR102065497B1 publication Critical patent/KR102065497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H10K39/12—Electrical configurations of PV cells, e.g. series connections or parallel connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판(10) 상에 패터닝된 유기 반도체층을 형성하는 방법(30)에 관한 것이다. 방법은, 기판(10) 상에 복수의 제1 전극(11)을 제공하는 단계(32), 복수의 제1 전극(11) 각각의 위의 소정의 위치에 패터닝된 자기 조립 단층(13)을 제공하는 단계(34), 및 패터닝된 자기 조립 단층(13) 상부에 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계(36)를 포함한다. 상응하는 소자 및 이러한 소자를 포함하는 광기전 모듈이 개시된다.

Description

패터닝된 유기 반도체층{PATTERNED ORGANIC SEMICONDUCTOR LAYERS}
본 발명은 패터닝된 유기 반도체층에 관한 것이다. 구체적으로, 본 발명은 기판 상에 패터닝된 유기 반도체층을 제작하는, 예를 들면, 모노리식으로 결합된 광기전 셀을 포함하는 유기 광기전 모듈을 제작하는 방법에 관한 것이다.
유기 광기전 셀(OPV), 예를 들면, 폴리머: 플러렌 잉크의 처리 용액에 기초한 광기전 셀은, 대량 생산 및 다양한 용도에의 결합을, 쉽고, 저렴하며, 높은 효율로 제공할 수 있다. 소형 셀에서는 우수한 전력 변환 효율을 얻을 수 있지만, 대형 폴리머 소자에서는 효율 제한 손실이 발생하고, 이는, 투명한 컨택의 낮은 전도도의 원인이 되므로 중요한 손실을 일으킨다.
이러한 낮은 전도도의 투명한 전극은 단일 유기 광기전 셀을 물리적인 크기로 제한할 수 있다. 이러한 문제를 극복하기 위해서, 수 개의 유기 광기전 셀을 전기적으로 직렬로 연결해서 단일 모듈을 형성하는 것이 해당 기술 분야에서 공지되어 있다. 인접하는 셀 사이의 비활성 영역을 한정하는 점에서, 셀을 단일 기판에 모노리식으로 결합하는 것이 바람직하다.
해당 기술분야에 공지된 기술에 따르면, 예비 패터닝된 전극을 포함하는 기판 상에 비-패터닝된 유기 광활성층을 제공한 후, 다음 단계에서 국소적으로 유기 광활성층을 제거해서 개별 셀을 한정함으로써, 기판 상에서, 인접한 셀을 전기적으로 직렬로 연결할 수 있다. 따라서, 투명한 컨택의 제한된 전도도는, 수개의 소형 셀을 직렬로 연결함으로써 해결된다. 이것은, 전체 모듈에서 생성된 광전류는 한정하지만, 셀의 수에 따라 전압은 선형적으로 증가하는 것을 보장한다.
이러한 모노리식으로 연결된 유기 모듈의 처리 시에는, 셀을 직렬로 연결하기 위해서 증착된 층을 각각 패터닝하는 것이 요구된다. 스핀코팅(롤 투 롤 처리와 양립될 수 없음), 분무 코팅 및 닥터 블레이드는, 모두 예를 들면, 패터닝 없이 연속적인 층을 얻을 수 있는 코팅 기술로 공지되어 있다. 이러한 방법으로 모듈을 제작하기 위해서는, 기계적 스크라이빙 또는 레이저 스크라이빙과 같은 추가의 패터닝 기술이 요구될 수도 있다. 이러한 방법은, 추가의 처리 단계 및 생산비용의 증가 외에, 하부층, 경우에 따라 일반적으로 지지 기판으로서 사용되는 플렉서블 호일(foil)을 손상시킬 위험을 수반할 수 있다.
이러한 유기 광활성층 패터닝은 기계적 스크라이빙 또는 레이저 스크라이빙과 같은 빠른 기술에 의해서 얻어질 수 있다. 그러나, 이러한 기술은, 많은 파편을 형성할 수 있고, 상부 전극 증착 후에 유기 광활성층의 전기적 단락과 같은 위험을 증가시킬 수 있다. 기계적 스크라이빙 또는 레이저 스크라이빙을 사용해서 광활성층을 패터닝하는 경우, 하층 기판을 손상시킬 위험도 있다.
슬롯 다이 코팅과 같은 기술에 의해서, 기판에 간단한 패터닝된 라인이 얻어진다. 스크린 인쇄, 그라비어 인쇄, 및 플랙소그래픽 인쇄와 같은 인쇄법에 의해서, 복합 패터닝이 얻어질 수 있고, 모듈 내의 단일 셀을 직렬/병렬로 연결할 수 있다. 이러한 모든 기술은 전문적인 장비, 또한 소형 소자에 대한 증착 조건을 대형 소자의 증착 조건으로 변경하는 것이 필요하다. 이러한 조건(예를 들면, 제1건조)는 유기 광기전 셀(예를 들면, 폴리머:플러렌 필름)의 벌크 모폴로지를 한정하고, 따라서, 최종 태양전지의 전력 변환 효율을 최대화하는 데에 중요한 것일 수 있다. 이러한 장기간의 시간 소비 단계를 피하기 위해서, 본원에는, 분무 코팅에 의해서 제공되는 이점을 가지고, 광활성 필름을 직접 패터닝할 수 있는 제조공정이 기재되어 있다.
또한, 해당 기술분야, 예를 들면, "Effect of Self-assembled Monolayers on the Performance of Organic Photovoltaic Cells", by H. Bedis, in Journal of Surface Engineered Materials and Advanced Technology, 2011, 1, p. 42-50에 기재된 바와 같이, 유기 반도체에 캐리어 주입, 금속 전극 또는 금속 산화물 전극에 유기 물질의 접착 및 유기 셀의 광기전 성능을 개선하기 위해서, 자기 조립 단층이 사용될 수 있는 것이 공지되어 있다.
본 발명의 실시형태의 목적은 기판 상에 우수하고 효율적인 패터닝을 제공하는 것이다. 본 발명의 실시형태에서는, 우수한 유기 광기전 모듈을 효율적인 방법으로 제조할 수 있는 이점이 있다. 얻어진 패터닝된 유기 반도체층은, 모듈 또는 어레이의 복수의 개별 광활성 셀에 상응할 수 있다. 패터닝된 유기 반도체층은 유기 광활성층일 수 있다. 일부 실시형태에서, 유기 반도체층은, 예를 들면, 유기 전계발광층일 수 있고, 패터닝은 유기 발광 다이오드(OLED) 어레이를 형성하는 복수의 OLED를 정의할 수 있다.
본 발명의 실시형태에서는, 파편 발생 위험이 적거나 감소하는 이점이 있다. 본 발명의 실시형태에 따른 방법에서는, 기판 손상 위험이 적을 수 있는 이점이 있다.
예를 들면, 본 발명의 실시형태에 따른 방법에서는, 유기 반도체층의 증착 후에 유기 반도체층의 패터닝 단계를 실시할 필요가 없기 때문에, 파편 형성 및 상응하는 위험이 줄거나 피할 수 있는 이점이 있다.
본 발명의 실시형태에 따른 방법에서는, 유기 반도체층의 증착 후에 유기 반도체층의 패터닝 단계가 필요하지 않고, 따라서 스크라이빙 방법을 사용하는 경우에 발생할 수 있는 기판의 손상 위험이 줄거나 피할 수 있는 이점이 있다. 따라서, 본 발명의 실시형태에 따르면, 기판에 대한 요건이 완화되고, 실시형태는 바람직하게 유리 기판, 플라스틱 기판 또는 호일, 강철 호일, 및 당업자에게 공지된 임의의 적당한 기판과 같은 다양한 기판에 사용될 수 있다.
본 발명의 실시형태에 따른 방법에서는, 유기 반도체층, 예를 들면, 광활성층을 패터닝하는 용액 처리법이 제공되는 이점이 있다.
본 발명의 실시형태에 따른 방법에서는, 유기 반도체층, 예를 들면, 광활성층에 대해서, 양립 가능한 롤 투 롤 패터닝 방법이 제공되는 이점이 있다.
상기 목적은 본 발명에 따른 방법에 의해서 달성된다.
본 발명은 기판에 복수의 제1 전극을 제공하는 단계, 복수의 제1 전극 각각의 위의 소정의 위치에 패터닝된 자기 조립 단층(SAM)을 제공하는 단계, 패터닝된 자기 조립 단층(예를 들면, 전체 기판) 상부에 유기 반도체 물질 함유층을 제공하는 단계를 포함하는, 패터닝된 유기 반도체층을 형성하는 방법에 관한 것이다.
본 발명의 실시형태에 따른 방법에 의하면, 패터닝된 자기 조립 단층을 제공하는 단계는, 유기 반도체 물질을 포함하는 층을 국부적으로 리펠링(repelling)시키도록 구성되는 패터닝된 자기 조립 단층을 제공하는 단계를 포함할 수 있다. 패터닝된 자기 조립 단층 상부에 유기 반도체 물질을 포함하는 층을 제공하는 단계는, 기판 전체 상부에 유기층을 포함하는 층을 적용하는 단계, 및 패터닝된 자기 조립 단층에 의해서 유기 반도체 물질을 포함하는 층을 리펠링시켜 패터닝된 유기 반도체층을 얻는 단계를 포함할 수 있다.
패터닝된 자기 조립 단층을 제공하는 단계는, 패턴에 따라 단층을 제공하는 단계를 포함하고, 패턴은, 유기 반도체 물질의 패터닝 방법을 종료한 후에 유기 반도체 물질을 포함하는 층이 존재하지 않는, 기판의 영역을 커버한다.
본 발명의 실시형태에 따른 방법에 의하면, 패터닝된 자기 조립 단층을 소정의 위치에 제공하는 단계는, 복수의 제1 전극의 각각에 상응하는 소정의 위치에 패터닝된 자기 조립 단층을 제공하는 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 유기 반도체 물질을 포함하는 층을 제공하는 단계는, 용매 기반 유기 반도체 물질을 제공하는 단계를 포함할 수 있다. 예를 들면, 반도체 물질을 포함하는 층을 제공하는 단계는, 용액 기반 처리에 의해서 이러한 층을 제공하는 단계를 포함할 수 있다. 본 발명의 실시형태에서, 반도체 물질을 포함하는 층을 제공하는 단계는 작은 분자의 증발에 의해서 이러한 층을 제공하는 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 패터닝된 자기 조립 단층을 제공하는 단계는, 용매를 리펠링하기 위한 물질을 포함하는 패터닝된 자기 조립 단층을 포함할 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, SAM 층은 유기 반도체 물질을 포함하는 층을 리펠링해서, 유기 반도체층을 패터닝할 수 있다. 유기 반도체 물질을 포함하는 층이 기판 전체 표면 상부에 제공될 수 있지만, 반도체층 내에서, 리펠링될 SAM 층이 존재하는 위치에 개구가 자동으로 형성될 수 있다. 따라서, SAM 층은, 최종 장치에서 유기 반도체층이 필요없는 소정의 위치에만 존재하도록 패터닝될 수 있다. 예를 들면, SAM 층은 복수의 제1 전극의 각각의 일부에 제공되도록 패터닝될 수 있다.
본 발명의 실시형태에 따른 방법은, 유기 반도체 물질 층으로부터 용매를 증발시키는 건조 단계를 포함할 수 있고, 예를 들면, 반도체 물질층을 제공하는 단계 중 또는 후에 건조 단계를 포함할 수 있다. 유기 반도체층을 제공한 후 건조 단계는, 예를 들면, 동일한 용매 또는 용매 혼합물을 포함하는 분위기 또는 공기에서, 임의의 열처리 없이 용매를 증발시키는 단계를 포함할 수 있다. 유기 반도체층을 제공하는 단계 후의 건조 단계는 열처리 단계를 포함할 수 있다. 이러한 열처리 또는 어닐링은, 유기 반도체층의 증착 후 또는 유기 반도체층의 증착 중에 실시될 수 있다. 어닐링 온도는 약 200℃미만일 수 있다.
본 발명의 실시형태에 따른 방법은, 패터닝된 자기 조립 단층을 제공하기 전에, 적어도 복수의 제1 전극 상에 전하주입층을 제공하는 단계를 더 포함할 수 있다. 복수의 제1 전극 상에 전하주입층을 제공하는 단계에서는, 유기 반도체층과 복수의 제1 전극 사이의 접촉 저항이 낮은, 우수한 전기적 접촉을 형성하는 이점이 있다. 전하주입층은 홀주입층 또는 전자주입층일 수 있다. 전하주입층은 바람직하게 댕글링 결합을 갖는다. 전하주입층은, 예를 들면, 금속 산화물층일 수 있다. 예를 들면, 적합한 홀 주입층으로는, MoO3, WO3, V2O5 및 NiO이다. 적합한 전자주입층으로는, TiOx, ZnO 및 PbO이다.
본 발명의 실시형태에 따른 방법은, 자기 조립 단층 물질이, 복수의 제1 전극의 물질 및/또는 전하주입층의 물질과 반응하는 것을 유도하는 열처리 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법은, 유기반도체 물질을 포함하는 층 상에 복수의 제2 전극을 제공하는 단계를 더 포함할 수 있고, 예를 들면, 실시형태에 따른 방법은 유기 반도체 물질을 포함하는 층을 제공한 후, 복수의 제2 전극을 제공하는 단계를 포함할 수 있다. 복수의 제2 전극을 제공하는 단계는, 적어도 하나의 제2 전극과 적어도 하나의 제1 전극 사이의 전기적 접촉을 일으킬 수 있다. 이러한 전기적 접촉은 SAM 층을 통해서 형성될 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 소정의 위치에서 패터닝된 자기 조립 단층을 제공하는 단계는, 잉크젯 인쇄와 같은 인쇄법에 의해서 패터닝된 SAM 층을 제공하는 단계를 포함할 수 있다. SAM 층을 제공한 후, 가열 단계(예를 들면, 약 40℃ 내지 200℃의 범위까지 가열, 이 온도는 사용된 물질에 따라 다름)는, 선택적으로 SAM 층 물질이, 전하주입층의 물질 또는 복수의 제1 전극의 물질과 반응하는 것을 유도하기 위해서 실시될 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 패터닝된 자기 조립 단층을 제공하는 단계는, 기판 상에 형성될 유기 광기전 모듈 또는 어레이 내의 복수의 광활성 셀을 한정하기 위해서, 소정의 위치에 패터닝된 자기 조립 단층을 제공하는 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 패터닝된 자기 조립 단층을 제공하는 단계는, 기판 상에 형성될 유기 발광 다이오드(OLED) 어레이의 복수의 OLED를 한정하기 위해서, 소정의 위치에서 패터닝된 자기 조립 단층을 제공하는 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법에 의하면, 유기 반도체 물질을 포함하는 층을 제공하는 단계는 유기 전계발광층을 제공하는 단계를 포함할 수 있다.
SAM 층 분자는, 그 분자의 일단(예를 들면, 헤드 기)이, 필요에 따라 복수의 제1 전극 상에서, 복수의 제1 전극의 물질 또는 전하주입층의 물질(예를 들면, 금속산화물층)과 반응하고, SAM의 타 단(예를 들면, 테일)이 용매, 구체적으로 유기 반도체층의 증착에 사용되는 용매를 리펠링하기 위해서 선택된 작용기(functional group)를 포함하도록 선택할 수 있다. SAM의 테일에서 작용기는, 예를 들면, 불소 원자를 포함할 수 있다. 예를 들면, 트리클로로실란 및 트리알콕시실란과 같은 실란, 카르복실산, 인산, 또는 불소화 카테콜은 SAM을 형성하기 위해서 사용될 수 있는데, 이들 분자는 제1 전극 물질(예를 들면, ITO) 또는 전하주입층의 하이드록실기와 반응해서, 강한 공유 화학 결합을 형성할 수 있기 때문이다. 따라서, 복수의 제1 전극 물질이 Au, Ag, Cu 또는 Fe, 과 같은 금속이면, SAM 층을 형성하기 위해서 티올, 셀레놀, 디설파이드 또는 디셀레나이드가 사용될 수 있다.
유기 반도체 물질을 포함하는 층은 바람직하게 용매를 기반으로 하고, 용매는 SAM 층에 의해서 리펠링되도록 선택될 수 있다. 예를 들면, 불소화 테일을 갖는 SAM이 사용되면, 용매는, 예를 들면, 방향족(예를 들면, 크실렌, 톨루엔, 1,3,5-트리메틸렌벤젠), 할로겐화 방향족(예를 들면, 클로로벤젠, 디클로로벤젠), 알코올(예를 들면, 메탄올, 에탄올), 케톤(예를 들면, 아세톤, 메틸에틸케톤), 할로겐화 알칸(예를 들면, 클로로포름, 디클로로메탄) 및 물을 포함하는 용매 또는 용매 혼합물과 같은 비불소화 용매일 수 있다. 그 외의 실시형태에서, 그 외의 SAM/용매 조합은, 예를 들면, 용매로서 아니솔 및/또는 DMF(디메틸포름아미드)를 사용한 ODTS(옥타데실트리클로로실란) SAM 층 물질, 또는 용매로서 디메틸설폭시드를 사용한 UETS(10-운데세닐트리클로로실란) SAM 층 물질이 사용될 수 있다. 용매의 SAM 층에 대한 접촉각은, 약 45도 초과, 예를 들면, 45도 초과, 또는 45 내지 90도의 범위일 수 있다.
본 발명은 반도체 소자에 관한 것으로서, 상기 반도체 소자는 복수의 제1 전극을 포함하는 기판, 적어도 상기 제1 전극 상의 소정의 위치에, 패턴에 따라 분포된, 자기 조립 단층의 성분, 및 패터닝된 유기 반도체층을 포함하고, 유기 반도체층은 적어도 자기 조립 단층의 성분이 존재하는 위치에 존재하지 않는다. 소자는, 또한 제1 전극과 유기 반도체층 사이에 위치되는 전하주입층을 포함할 수 있다. 자기 조립 단층의 성분은 완전한 자기 조립 단층을 형성할 수 있다.
자기 조립 단층의 성분은 용매 리펠링 물질을 포함할 수 있다. 자기 조립 단층의 성분은 용매 리펠링성을 갖는 작용기를 포함할 수 있다.
소자는 제2 전극을 포함할 수 있다. 패터닝된 유기 반도체층은 유기 광활성층일 수 있다. 패터닝된 유기 반도체층은 전계발광층일 수 있다.
패터닝된 유기 반도체층은 개별 광활성 셀에서 사용하기 위해서 배치되는 복수의 부분을 포함할 수 있다.
본 발명은 상기 기재된 방법을 사용해서 얻어진 반도체 소자에 관한 것이다.
본 발명은 모노리식으로 결합된 복수의 광기전 셀을 포함하는 유기 광활성 모듈에 관한 것이며, 유기 광기전 모듈은 상기 기재된 반도체 소자를 포함하고, 반도체 소자의 패터닝된 유기 반도체층은 모노리식으로 결합된 복수의 광기전 셀의 활성층이다.
본 발명의 특정한 및 바람직한 측면은 수반하는 독립항 및 종속항에 기재되어 있다. 종속항으로부터 특징은 독립항의 특징 및 청구항에 기재된 외의 다른 적당한 종속항의 특징과 결합할 수 있다.
본 발명의 이러한 및 그 외의 측면은 이하 기재된 실시형태를 참조해서 설명되고, 명백하게 될 것이다.
도 1은 본 발명의 실시형태에 따르는, 예시의 방법을 도시한다.
도 2는 본 발명의 실시형태에 따라 기판 상에 복수의 제1 전극을 제공하는 단계를 설명하는 단면도이다.
도 3은 본 발명의 실시형태에 따라 기판 상에 복수의 제1 전극을 제공하는 단계를 설명하는 상면도이다.
도 4는 본 발명의 실시형태에 따라 전하주입층을 제공하는 단계를 설명하는 단면도이다.
도 5는 본 발명의 실시형태에 따라 전하주입층을 제공하는 단계를 설명하는 상면도이다.
도 6은 본 발명의 실시형태에 따라 자기 조립 단층을 제공하는 단계를 설명하는 단면도이다.
도 7은 본 발명의 실시형태에 따라 자기 조립 단층을 제공하는 단계를 설명하는 상면도이다.
도 8은 본 발명의 실시형태에 따라 유기 반도체 물질을 포함하는 층을 제공하는 단계를 설명하는 단면도이다.
도 9는 본 발명의 실시형태에 따라 유기 반도체 물질을 포함하는 층을 제공하는 단계를 설명하는 상면도이다.
도 10은 본 발명의 실시형태에 따라 복수의 제2 전극을 제공하는 단계를 설명하는 단면도이다.
도 11은 본 발명의 실시형태에 따라 복수의 제2 전극을 제공하는 단계를 설명하는 상면도이다.
도 12는 본 발명의 실시형태에 따르는 방법에서 광활성층의 건조 단계의 스케치이다.
도 13은 본 발명의 실시형태에 따라, 1H,1H,2H,2H-퍼플루오로데실트리클로로실란(FDTS) 라인 사이에 상이한 간격을 갖는, 건조된 광활성층의 Dektak 스캔 프로파일을 도시한다.
도 14는 본 발명의 실시형태에 따라, ZnO 상에 대한 역 셀 구조(inverted architecture) 및 MoO3 상에 대한 일반 셀 구조(conventional cell architecture)의 건조된 활성층 프로파일이다.
도 15는 본 발명의 실시형태에 따르는, 분해능 400㎛인 표준 구조 소자의 패터닝된 라인의 현미경 사진이다.
도 16은 본 발명의 실시형태에 따르는, 분해능 120㎛인 역 구조 소자의 패터닝된 라인의 현미경 사진이다.
도 17은 본 발명의 실시형태에 따라 제조된, 표준 셀 디자인 및 역 셀 디자인을 사용하는, 분무 코팅된 유기 광기전 모듈에 대해서, AM1.5G 조사하 및 어두운 상태에서 전류 밀도 대 전압(JV) 곡선이다.
도면은 개략적인 것으로서 비-제한적인 것이다. 도면에서, 일부 성분의 크기는 설명하기 위해서 확대된 것으로 정확한 수치로 그려진 것은 아니다.
청구범위에서 모든 부호는 발명의 범위를 한정하는 것으로 해석되지 않아야 한다.
상이한 도면에서, 동일한 부호는 동일한 또는 유사한 성분을 의미한다.
본 발명은 특정한 도면을 참조해서 특정한 실시형태에 대해서 기재하지만, 본 발명이 이들로 한정되지 않고, 청구범위에 의해서만 한정된다. 도면은 단지 개략적인 것이며, 비제한적인 것이다. 도면에서, 일부 성분의 크기는 설명을 위해서 확대될 수 있으며, 정확한 스케일로 그려진 것은 아니다. 치수 및 상대적인 치수는 본 발명을 실시하기 위해서 실제 축소를 수반하는 것은 아니다.
상세한 설명 및 청구범위에서 "제1, 제2 " 등은 유사한 성분을 구별하기 위해서 사용되는 것이며, 반드시 시간적 순서, 공간적 순서, 차례, 또는 임의의 다른 방법의 순서를 설명하는 것은 아니다. 이와 같이 사용된 용어가 적당한 환경하에서 상호 교환될 수 있고, 본원에 기재된 본 발명의 실시형태가 본원에 기재되거나 설명된 순서 외에 다른 순서로 작동할 수 있는 것을 알 수 있다.
또한, 상세한 설명 및 청구 범위에서 "상부", "하부" 등은 설명하기 위해서 사용된 것이며, 반드시 상대적인 위치를 설명하는 것은 아니다. 이와 같이 사용된 용어는 적당한 환경 하에서 상호 교환될 수 있고, 본원에 기재된 본 발명의 실시형태는 본원에 기재되거나 설명되는 방향 외에 다른 방향에서 작동 가능한 것을 알 수 있다.
청구범위에서 사용된 "포함하는"은, 그 다음에 열거되는 수단으로 제한하는 것으로 해석되지 않고, 그 외의 성분 또는 단계들을 배제하지 않는 것을 유의해야 한다. 상기 용어는 기재된 특징, 정수, 단계, 또는 성분의 존재를 명기하는 것으로 해석되지만, 그 외의 하나 이상의 특징, 정수, 단계, 또는 성분, 또는 그룹의 존재 또는 첨가를 제외하는 것은 아니다. 따라서, "수단 A 및 B를 포함하는 장치"의 범위는 성분 A 및 B만으로 이루어진 소자로 제한되는 것은 아니다. 이는, 본 발명에 대해서, 상기 장치에 관련된 성분이 단지 A 및 B인 것을 의미한다.
본 명세서에 기재된 "하나의 실시형태" 또는 "일 실시형태"는 실시형태에 대해서 기재된 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시형태에 포함되어 있는 것을 의미한다. 따라서, 본 명세서의 다양한 부분에서 "하나의 실시형태" 또는 "일 실시형태"가 반드시 동일한 실시형태를 의미하는 것은 아니지만, 동일한 실시형태일 수도 있다. 또한, 특정한 특징, 구조, 또는 특성은, 하나 이상의 실시형태에서, 본 개시 내용으로부터 당업자에게 명백한 임의의 적당한 방법으로 결합될 수 있다.
마찬가지로, 본 발명의 예시의 실시형태의 설명에서, 본 발명의 다양한 특징은, 하나 이상의 다양한 본 발명의 측면의 이해를 돕고, 본 개시 내용을 효율적으로 기재하기 위해서, 단일의 실시형태, 그 도면 또는 상세한 설명으로 그룹화하는 경우가 있다. 그러나, 본 개시 내용의 이러한 방법은, 청구된 발명이 각각의 청구항에서 열거한 특징보다 많은 특징이 필요하다는 것을 반영하는 것으로 해석되지 않는다. 오히려, 다음 청구범위를 반영하는 것으로서, 발명의 측면은 상기 개시된 단일 실시형태의 모든 특징보다 적게 존재한다. 따라서, 상세한 설명 다음의 청구범위가 상세한 설명에 포함되며, 각각의 청구항은 본 발명의 별개의 실시형태로서 기재되어 있다.
또한, 본원에 기재된 일부 실시형태는 일부 특징을 포함하고, 그 외의 실시형태에 포함된 다른 특징은 포함되지 않지만, 상이한 실시형태의 특징들의 조합은 본 발명의 범위 내에 있으며, 당업자에 의해서 이해된 상이한 실시형태를 형성한다. 예를 들면, 다음의 청구범위에서, 임의의 청구된 실시형태는 임의의 조합으로 사용될 수 있다.
본원에 제공된 상세한 설명에서, 수많은 세부 사항이 기재되어 있다. 그러나, 본 발명의 실시형태는 이러한 특정한 세부사항 없이 실시될 수 있는 것을 알 수 있다. 다른 예에서, 공지된 방법, 구조 및 기술은 상세한 설명의 이해가 불명확하게 되지 않도록 상세하게 기재되지 않았다.
본 발명의 실시형태에서, "유기 반도체 물질"이 기재되는 경우, 이는 반도체 특성을 갖는 유기 물질을 의미한다. 이러한 물질은 반도체 작은 분자, 예를 들면, 다환 환형 화합물 펜타센, 안트라센 및 루브렌과 같은 방향족 탄화수소, 및/또는 단쇄(올리고머) 또는 폴리머 유기 반도체, 예를 들면, 폴리(3-헥실티오펜), 폴리(p-페닐렌 비닐렌) 및 폴리아세틸렌 또는 그 유도체, 예를 들면, 폴리피롤 및 폴리아닐린을 포함할 수 있다. 이러한 물질은 폴리아세틸렌으로부터 유도된 다양한 선형 골격 전도성 폴리머 또는 유기 전하 수송 착체를 포함할 수 있다. 유기 반도체 물질은, 무기 반도체와 같이, 또한 도핑될 수 있다. 특히 도핑되기 쉬운 유기 반도체로는, 예를 들면, 폴리아닐린 및 PEDOT:PSS이다. 유기 반도체 물질은, 바람직한 발광 또는 흡수성을 얻기 위해서, 염료, 예를 들면, 형광성 및/또는 인광성 염료를 더 포함할 수 있다. 형광성 염료는 상이한 파장에서 발광을 얻기 위해서 선택될 수 있으며, 예를 들면, 페릴렌, 루브렌 및 퀴나크리돈 유도체와 같은 화합물이 사용될 수 있다. Alq3 는, 녹색 이미터, 전자 수송 물질 및/또는 황색 및 적색 발광 염료의 호스트로서 사용될 수 있다. 폴리머 골격의 측쇄를 치환함으로써, 처리 용이함 및 성능을 위한 폴리머의 안정성 및 용해성, 또는 발광 색을 결정할 수 있는, 폴리(p-페닐렌 비닐렌) 및 폴리플루오렌의 유도체가 사용될 수 있다. 폴리(n-비닐카르바졸)과 같은 폴리머는, 오가노금속성 착제가 도펀트로 첨가되는 호스트 물질로서 사용될 수 있다. 예를 들면, Ir(mppy)3 과 같은 이리듐 착제 및 백금과 같은 그 외의 중금속에 기초한 착체가 해당 기술분야에 공지되어 있다.
제1측면에서, 본 발명은 기판에서 패터닝된 유기 반도체층(예를 들면, 유기 광활성층) 상에 형성하는 방법에 관한 것이다. 본 발명에 따른 실시형태에서, 예를 들면, 모듈 또는 어레이의 개별 광활성 셀을 한정하기 위해서, 이러한 패터닝된 유기 반도체층이 형성될 수 있다. 또한, 패터닝된 유기 반도체층은, 기판 상에 유기 반도체 소자를 제작하기 위해서, 기판 상에 형성될 수 있다. 본 발명에 따른 실시형태에서, 유기 반도체층은 유기 광활성층으로서 기재될 수 있고, 유기 반도체층의 패터닝 단계는 유기 광활성 모듈을 형성하는 복수의 유기 광기전 셀을 한정할 수 있다. 그러나, 본 개시내용은 이들로 한정되지 않는다. 예를 들면, 본 발명의 실시형태에 따른 방법은, 또한 예를 들면, 유기 발광 다이오드(OLED) 어레이를 형성하는, 복수의 OLED를 제작하는 데에 사용될 수 있다.
본 발명은 기판에 복수의 제1 전극을 제공하는 단계, 복수의 제1 전극 각각의 위의 소정의 위치에 패터닝된 자기 조립 단층(SAM)을 제공하는 단계, 패터닝된 자기 조립 단층 상에 유기 발광 물질을 포함하는 층을 제공하는 단계를 포함하는 방법에 관한 것이다. 유기 반도체 물질을 포함하는 층은 실질적으로 기판 전체 표면, 예를 들면, 기판 전체 표면 상부에 제공될 수 있다. 예를 들면, 유기 반도체 물질을 포함하는 층은 연속적인 영역 상부에 제공될 수 있거나, 인접 영역을 형성하기 위해서 제공되는데, 이러한 연속적인 영역 또는 인접 영역이, 소정의 위치를 커버하거나 복수의 제1 전극을 커버한다. 유기 반도체 물질을 포함하는 층이 실질적으로 기판 전체 표면 상부에 제공될 수 있지만, 예를 들면, SAM 층의 물질과 유기 반도체층의 물질 사이의 반발력에 의해서, 반도체층 내에, 예를 들면, SAM 층이 존재하는 소정의 위치에 자동으로 개구를 형성할 수 있다. 바람직하게, SAM 층은, 최종 소자에서 유기 반도체층이 필요없는 소정의 위치에 존재하도록 패터닝될 수 있다.
도 1을 참조하면, 본 발명의 실시형태에 따라 패터닝된 유기 반도체층을 기판에 형성하는, 예시의 방법(30)이 도시되지만, 이들에 의해서 그 외의 실시형태가 제한되는 것은 아니다. 방법(30)은 복수의 제1 전극을 기판에 제공하는 단계(32)를 포함한다. 기판은, 예를 들면, 유리 기판, 플라스틱 기판(예를 들면, 플라스틱 호일), 반도체 기판, 금속 호일(예를 들면, 강철 호일), 및 당업자에게 공지된 임의의 적당한 기판과 같은 다양한 기판으로부터 선택될 수 있다. 복수의 제1 전극은 임의의 적당한 전도성 물질(예를 들면, 구리, 금 또는 백금과 같은 금속, 금속 합금 또는 전도성 폴리머)을 포함할 수 있다. 복수의 제1 전극은 전도성층, 예를 들면, ITO(인듐 주석 산화물) 층 또는 당업자에게 공지된 임의의 적당한 전도성 층(예를 들면, 금속층)을 패터닝함으로써 기판에 제공될 수 있다(32). 복수의 제1 전극은, 개별 셀, 예를 들면, 제작될 어레이에서 특정 성분의 크기 및 임의의 형상에 상응하는 크기 및 형상으로 사용될 수 있다.
본 발명의 실시형태에 따른 방법(30)은, 다음 단계에서 패터닝된 자기 조립 단층을 제공하는 단계(34) 전에, 적어도 복수의 제1 전극에 전하주입층을 제공하는 단계(33)를 포함할 수 있다. 복수의 제1 전극 상에 전하주입층을 제공하는 단계에서는, 유기 반도체층과 복수의 제1 전극 사이의 접촉 저항이 낮은, 우수한 전기적 접촉을 형성하는 이점이 있다. 전하주입층을 제공하는 단계는, 홀주입층 또는 전자주입층을 제공하는 단계를 포함할 수 있다. 전하주입층 물질은 바람직하게 댕글링 산소 결합을 갖기 때문에, 이러한 댕글링 산소 결합을 형성하기 위한 추가의 처리를 피할 수 있다. 전하주입층은, 예를 들면, 금속 산화물층일 수 있다. 적당한 홀 주입층으로는 MoO3, WO3, V2O5 및 NiO를 들 수 있다. 적당한 전자주입층으로는 TiOx, ZnO 및 PbO를 들 수 있다. 전하주입층은, 예를 들면, 2 nm 내지 100 nm 범위의 두께를 가질 수 있다.
방법(30)은, 복수의 제1 전극 각각의 소정의 위치에 패터닝된 자기 조립 단층(SAM)을 제공하는 단계(34)를 더 포함한다. 방법(30)의 다음 단계(36)에서 제공되는, 유기 반도체 물질을 포함하는 층을 리펠링시키는, 예를 들면, 국소적으로 리펠링하기 위해서, 패터닝된 자기 조립 단층이 사용될 수 있다. 소정의 위치는 복수의 제1 전극 각각의 부분에 상응할 수 있다. 이러한 소정의 위치는, 예를 들면, 유기 반도체 물질을 포함하는 층에 개구를 형성하기 위해서, 예를 들면, 이러한 층에서 국소적인 전도성 불연속을 유도하기 위해서, 유기 반도체 물질의 리펠링이 요구되는 위치에 상응할 수 있다. 다음 단계에서, 유기 반도체 물질을 포함하는 층은 실질적으로 기판 전체 표면 상부에 제공될 수 있지만, SAM 층은 유기 반도체층 내에 불연속을 도입할 수 있고, 예를 들면, 리펠링될 SAM이 존재하는 위치에 개구가 자동으로 형성된다. 따라서, SAM 층은 유기 반도체 물질을 포함하는 층을 리펠링하기 위해서 사용되어서, 유기 반도체층을 패터닝할 수 있다. 패터닝된 자기 조립 단층을 제공하는 단계(34)는, 잉크젯 인쇄와 같은 인쇄법에 의해서 패터닝된 SAM 층을 제공하는 단계를 포함할 수 있다.
예를 들면, 패터닝된 자기 조립 단층은 기판 상에 형성될 유기 광기전 모듈 또는 어레이 내의 복수의 광활성 셀을 한정하기 위해서, 소정의 위치에 제공되거나(34), 패터닝된 자기 조립 단층은 기판 상에 형성될 유기 발광 다이오드(OLED) 어레이의 복수의 OLED를 한정하기 위해서 소정의 위치에 제공될 수 있다.
방법(30)은, 자기 조립 단층 물질이, 복수의 제1 전극의 물질 및/또는 전하주입층의 물질과 반응하는 것을 유도하는 열처리 단계(35)를 포함할 수 있고, 예를 들면, 40℃ 내지 200℃ 온도 범위까지 가열하고, 상기 온도는 사용된 물질에 따라 선택될 수 있다. 열처리 단계는 하기 기재된 건조단계(37)와 결합되거나 별도로 실시될 수 있다.
방법(30)은 패터닝된 자기 조립 단층 상에 유기 반도체 물질을 포함하는 층을 제공하는 단계(36)를 더 포함한다. 유기 반도체 물질을 포함하는 층은 실질적으로 기판 전체 표면, 예를 들면, 기판 전체 표면 상부에 제공될 수 있다. 예를 들면, 유기 반도체 물질을 포함하는 층을 제공하는 단계(36)는 유기 전계발광층을 제공하는 단계를 포함하거나, 유기 반도체 물질을 포함하는 층을 제공하는 단계(36)는 유기 광기전 층을 제공하는 단계를 포함할 수 있다.
유기 반도체 물질은, 예를 들면, 하나 이상의 용매(예를 들면, 용매 또는 용매 혼합물)를 포함하는 용매 기반 유기 반도체 물질일 수 있다. 바람직하게, 유기 반도체 물질을 포함하는 층은 용액 기반 처리에 의해서 제공될 수 있다(36). 또한, 패터닝된 자기 조립 단층은 이러한 용매를 리펠링하기 위한 물질을 포함할 수 있다.
또 다른 실시형태에서, 유기 반도체 물질은 기판 상의 작은 분자를 증발시킴으로써 제공될 수 있다.
방법(30)은, 유기 반도체 물질 층으로부터 용매 또는 용매 혼합물을 증발시키는 건조 단계(37)를 포함할 수 있다. 이러한 건조 단계는, 동일한 용매 또는 용매 혼합물을 포함하는 분위기 또는 공기 하에서, 유기 반도체 물질 층의 노출 단계를 포함할 수 있다. 예를 들면, 유기 반도체 물질을 포함하는 층은, 용매 기반 유기 반도체 물질을 도포하고, 용매를 증발시킴으로써 제공할 수 있다.
방법(30)은 유기 반도체 물질을 포함하는 층에 복수의 제2 전극을 제공하는 추가의 단계(42)를 포함할 수도 있다. 이것은, 적어도 하나의 제2 전극 및 적어도 하나의 제1 전극 사이에 전기적 접촉, 예를 들면, SAM 층을 통해서 형성되는 전기적 접촉을 일으킬 수 있다. 또한, 예를 들면, 제2 전극은 인접하는 광기전 셀을 전기적으로 연결하고(예를 들면, 이러한 셀을 전기적으로 직렬로 연결함), 연결된 셀의 모듈을 형성할 수 있다.
SAM 층 분자는, 분자의 일단(헤드 기)이 복수의 제1 전극의 물질 또는 전하주입층의 물질, 예를 들면, 금속 산화물층과, 필요에 따라서, 복수의 제1 전극 상에서 반응하는 반면, SAM 의 타 단(테일)은 용매, 특히 유기 반도체층을 증착하는 데에 사용되는 용매를 리펠링하기 위해서 선택되는 작용기를 포함하도록 선택될 수 있다. SAM의 테일에서 작용기는, 예를 들면, 불소 원자를 포함할 수 있다. 예를 들면, 트리클로로실란 및 트리알콕시실란과 같은 실란, 카르복실산, 인산, 또는 기능성 카테콜은 SAM 층을 형성하기 위해서 사용될 수 있는데, 이들 분자가 제1 전극물질(예를 들면, ITO) 또는 전하주입층의 하이드록실기와 반응해서, 강한 공유 화학결합을 일으키기 때문이다. 또한, 복수의 제1 전극의 물질은 Au, Ag, Cu 또는 Fe와 같은 금속인 경우, SAM 층을 형성하기 위해서, 티올, 셀레놀, 디설파이드 또는 디셀레나이드가 사용될 수 있다. 그러나, 본 개시 내용은 이들로 한정되지 않고, 당업자에게 공지된 그 외의 적당한 SAM 층 분자가 사용될 수 있다.
예를 들면, 불소화 테일을 갖는 SAM이 사용되는 경우, 방향족(예를 들면, 크실렌, 톨루엔, 1,3,5-트리메틸벤젠), 할로겐화 방향족(예를 들면, 클로로벤젠, 디클로로벤젠), 알콜(예를 들면, 메탄올, 에탄올), 케톤(예를 들면, 아세톤, 메틸에틸케톤), 할로겐화 알칸(예를 들면, 클로로포름, 디클로로메탄) 및 물을 포함하는 용매 또는 용매 혼합물과 같은 비-불소화 용매를 들 수 있다. 사용될 수 있는 다른 용매 예로는, 알칸(예를 들면, 헵탄, 옥탄), 에테르(예를 들면, 아니솔), 아미드(예를 들면, 디메틸포름아미드), 및 술폭시드(예를 들면, 디메틸술폭시드)일 수 있다. 일 형태에서, 그 외의 SAM/용매 조합, 예를 들면, 용매로서 아니솔 및/또는 DMF(디메틸포름아미드)을 사용한 ODTS(옥타데실트리클로실란) SAM 층 물질 및 용매로서 디메틸술폭시드를 사용한 UETS(10-운데세닐트리클로로실란) SAM 층 물질이 사용될 수 있다. 용매의 SAM 층에 대한 접촉각은 약 45도를 초과할 수 있다.
따라서, 불소화 자기 조립 단층은 광활성 필름의 증착 전에 하부 컨택 상에 형성될 수 있다. 잉크젯 프린트를 이용해서, 1H,1H,2H,2H-퍼플루오로데실트리클로로실란(FDTS)의 얇은 라인을 기판에 인쇄할 수 있다. 광활성 물질 용액에서, FDTS와 제1용매(예를 들면, 오르토-디클로로벤젠) 사이의 높은 접촉각이 사용되기 때문에, 이러한 라인으로부터 액체 필름이 리펠링되어, 빠르고 경제적인 광활성층의 패터닝이 가능하다.
유기 광활성 모듈의 제조 방법의 예시의 공정 흐름에서 유기 반도체층은 일 실시형태에 따라서 패터닝되고, 이는 도 2 내지 11에서 개략적으로 도시된다.
도 2 및 도 3에 도시된 바와 같이, 기판(10)(예를 들면, 유리 기판) 상에 복수의 제1 전극(11)이 제공된다. 복수의 제1 전극(11)은 패터닝된 전도성층, 예를 들면, ITO(인듐 주석 산화물) 층, 또는 당업자에게 공지된 임의의 적당한 전도성층, 예를 들면, 금속층 포함한다. 복수의 제1 전극(11)은, 제조될 개개의 셀의 크기 및 형상에 따라, 크기 및 형상을 갖는다. 예를 들면, 도 2에 도시된 바와 같이, 복수의 제1 전극(11)은 복수의 직사각형 전극(상면도)을 포함할 수 있다. 예를 들면, 직사각형의 폭(W)은 약 0.5cm 내지 2cm 범위 사이에 존재하고, 길이(L)는 수 센티미터(예를 들면, 약 5 cm)일 수 있다. 이웃하는 제1 전극(11) 사이의 간격은 가능한 한 작을 수 있고, 예를 들면, 약 10 ㎛ 내지 500 ㎛ , 약 20 ㎛ 내지 100 ㎛, 또는 약 50 ㎛일 수 있다. 그러나, 본 개시 내용은 이들로 한정되지 않고, 복수의 제1 전극(11)은 그 외의 치수 및/또는 그 외의 간격을 가질 수 있고 및/또는 직사각형 형상과 다른 형상을 가질 수 있다.
다음, 도 4 및 5에 도시된 바와 같이, 기판(10) 및 복수의 제1 전극(11) 상에, 전하주입층(12)이 제공될 수 있고, 예를 들면, 전하주입층(12)의 두께는 2 nm 내지 100 nm이다. 복수의 제1 전극(11) 상에 전하주입층(12)을 제공하면, 유기 광활성층과 제1 전극 사이의 접촉 저항이 낮은, 우수한 전기적 접촉을 형성하는 이점이 있다. 전하주입층(12)은, 예를 들면, 몰리브덴 트리옥사이드(MoO3)와 같은 금속 산화물을 포함할 수 있다. 다음의 SAM 증착의 점에서, 댕글링 산소 결합을 갖는 전하주입층이 바람직하다. 댕글링 산소 결합을 갖는 전하주입층을 사용하면, 증착 후 댕글링 산소 결합을 형성하기 위한 추가의 처리가 필요하지 않은 이점이 있다.
도 6 및 7에 도시된 바와 같이, 용매 리펠링성을 갖는 패터닝된 SAM층(13)이 전하주입층(12) 상에 제공되고, SAM층(13)이 복수의 제1 전극 각각의 일부를 커버할 수 있다. 전하주입층(12)이 사용되는 않는 일 실시형태에서, 패터닝된 SAM층(13)은 복수의 제1 전극(11) 상에 직접 제공될 수 있다. SAM층(13)은, 최종 소자에서 광활성층(다음 단계에서 제공될 층)이 존재하지 않는 위치에만 제공되도록 패터닝한다. 도 6 및 7에서 도시된 예에서, SAM 층(13)의 패턴은, 복수의 좁은 직사각형('라인')을 포함하고, 하나의 좁은 직사각형 또는 라인은 복수의 제1 전극(11)의 각각에 제공되도록 한다. 각각의 SAM 층의 직사각형은, 복수의 제1 전극(11)의 길이 방향으로 연장되고, 제1 전극(11)의 폭방향으로 좁고(예를 들면, 폭이 약 10 ㎛ 내지 500 ㎛의 범위 내인 것), 즉, 실질적으로 제1 전극(11)보다 좁다. SAM 층 라인은 제1 전극(11)의 에지에 위치한다. 바람직하게, 광활성 모듈의 활성 영역 손실을 제한하기 위해서, 패터닝된 SAM 층(13)은 매우 작은 피처(feature)를 포함한다. 그러나, 본 개시 내용은 도 6 및 7에 도시된 SAM 층 패턴으로 한정되지 않고, 그 외의 적당한 SAM 층 패턴이 사용될 수 있다.
잉크젯 인쇄와 같은 양립 가능한 롤 투 롤 방법은, 바람직하게 패터닝된 SAM 층을 증착하기 위해서 사용될 수 있다. 예를 들면, FDTS(퍼플루오로데실트리클로로실란)과 같은 불소화된 SAM이 사용될 수 있다. 잉크젯 인쇄를 가능하게 하기 위해서, FDTS는 용매(예를 들면, 옥탄 또는 헥사데칸과 같은 알칸)에서 용해되고, 잉크를 형성할 수 있다. 그러나, 본 개시 내용은 이들로 한정되지 않고, SAM 층을 제공하기 위한 그 외의 방법이 사용될 수 있는데, 예를 들면, 미세접촉 인쇄, 또는 증착 중 마스크를 사용하거나 증착 후 패터닝을 사용하는 블레이드 코팅 또는 분무 코팅과 같은 방법을 들 수 있다.
SAM 층 증착 후, 용매를 증발시키고 및/또는 추가의 가열 단계를 사용해서 SAM 층(13)과 전하주입층(12) 사이의 반응을 유도시키거나, 전하주입층(12) 없이 SAM 층(13)과 제1 전극(11) 사이의 반응을 유도시킬 수 있다. 이러한 가열 단계는, 또한 SAM 증착 중에 약 50℃ 내지 150℃의 범위에서 가열된 기판 상에 SAM 층을 증착시킴으로써 실시할 수 있다. 선택적으로, 세척 단계(예를 들면, 용매에 의한 세척)는, 미반응된 SAM 물질을 제거하기 위해서 추후 실시될 수 있다.
다음에, 도 8 및 도 9에서 도시된 바와 같이, 본 실시예에서 용매 증착 후, 유기 광활성 물질과 용매(또는 용매 혼합물)의 혼합물을 포함하는 층(14)은 바람직하게 분무 코팅, 블레이드 코팅, 그라비아 인쇄, 잉크젯 인쇄 또는 당업자에게 공지된 임의의 적당한 방법과 같은 양립 가능한 롤 투 롤 방법을 사용해서 기판 상에 제공된다. 예를 들면, 유기 광활성 물질은 1:1 P3HT:PCBM (폴리(3-헥실티오펜):페닐-C61-부티르산 메틸 에스테르) 혼합물을 포함할 수 있다. 용매 혼합물은, 예를 들면, 오르토-디클로로벤젠, 1,3,5-트리메틸벤젠(메시틸렌)을 포함할 수 있다. 그러나, 본 개시 내용은 이들로 한정되지 않고, 그 외의 적당한 광활성 물질 및/또는 당업자에게 공지된 용매가 사용될 수 있다. 유기 광활성 물질과 용매의 혼합물은 기판 전체 표면에 제공된다. 혼합물은, SAM 층(13)으로 커버된 영역으로부터 리펠링되고, SAM 층(13)을 포함하지 않는 영역에만 유지된다. 건조 후, 유기 물질은 (대면하는) SAM 패턴에 따라 패터닝된다.
소위, '커피 링' 효과를 제한하고, 실질적으로 균일한 두께의 층(14)을 얻기 위해서, 활성 유기층(14)에 상이한 용매 혼합물이 사용될 수 있다. 우수한 용매 조합을 선택하면, 예를 들면, C. Girotto et al등에 의한 문헌("High-Performance Organic Solar Cells with Spray-Coated Hole-Transport and Active Layers" Adv. Funct. Mater. 2011, 21, 64-72.)에 기재된, 이러한 바람직하지 않은 효과가 줄어들거나 회피할 수 있다.
제작 공정에서 다음 단계는, 도 10 및 도 11에 도시된, 복수의 제2 전극(15)을 형성하기 위해서, 전도성 물질을 포함하는 패터닝된 상부 전극층을 증착하는 단계일 수 있다. 이러한 층은 전체 표면 상부에 제공되고, 예를 들면, 증발될 수 있다. 상부 전극층의 전도성 물질은 SAM 층(13)을 침투하고, 하나의 광기전 셀의 제2 전극(15)은, 전하주입층(12)을 통해서, 이웃하는 광기전 셀의 제1 전극(11)에 전기적으로 연결할 수 있다. 상부 전극층은, 예를 들면, 레이저 스크라이빙 또는 기계적 스트라이빙에 의해서 패터닝될 수 있다. 상부 전극층의 패터닝은, 예를 들면, 증착 중에 쉐도우 마스크를 사용해서 상부 전극층을 증착하는 단계와 결합할 수 있다.
하기에, 본 발명의 상이한 실시형태를 설명하기 위해서 실시예가 제공되지만, 본 발명은 이러한 형태로 한정되지 않는 것을 알 수 있다. 이러한 실시예는 단지 본 발명의 측면을 설명하고, 당업자게 공지된 방법의 개선을 설명하고, 당업자가 이러한 결과를 재현할 수 있도록 상세하게 제공하기 위해서 제공한다.
제1실시예에서, 유리 기판(10)(5.5 cm ×5.5cm)에 인듐 주석 산화물(ITO) 층(두께: 100 nm, 시트 저항: 20Ω/□)을 덮었다. ITO 층은 광리소그래피법을 사용해서 패터닝하고, 폭 5 nm 이고, 간격이 50 ㎛인 복수의 ITO 스트라이프를 형성했다(복수의 제1 전극(11)). ITO 패턴으로 덮인 기판을 비누, 탈이온수, 아세톤, 및 이소프로판올로 세정하고, 질소를 사용해서 건조했다. 비 패터닝 몰리브덴 옥사이드 층(12)(두께: 5 nm)은 높은 진공하에서 몰리브덴 옥사이드를 열 증발시켜서 증착했다.
불소화 자기 조립 분자(FDTS, (1H,1H,2H,2H-퍼플루오로-데실)트리클로로실란)을 헥사데칸과 혼합하고, 실란의 부분적인 가수분해를 촉진하기 위해서 소량의 물을 첨가하여, (50 ml 헥사데칸 + 8.6 ㎛ FDTS + 1.8 ㎛ H2O) 용액을 얻었다. 이러한 용액은 (기공 직경 0.5 ㎛의 폴리테트라플루오로에틸렌 PTFE 필터)로 여과하고, 잉크젯 프린터 카트리지 내측에 배치했다. 카트리지는 잉크젯 프린터 내에 배치하고, 배열한 후, ITO 스트라이프 에지 근방에 위치한 ITO 스트라이프 상에 얇은 용액 라인(13)을 인쇄했다. 기판은 인쇄 중에 40℃에 유지하고, 인쇄 후 30 분 동안 40℃를 유지했다. 그 다음에, 기판은 200℃에서 10초 동안 어닐링하고, 과잉의 용매를 증발시켰다.
P3HT:PCBM 용액(1:1오르토 디클로로벤젠 혼합물)을 여과하고, 닥터블레이드를 사용해서 기판에 도포했다. 증착 후, 기판을 페트리디시로 덮어서 용매의 느린 건조를 유도하고, 혼합물의 최적의 모폴로지를 얻었다. 건조 후, 추가의 어닐링 단계는 130℃에서 10분 동안 실시했다.
이테르븀 층(두께: 10 nm) 및 은 층(두께: 150 nm)을 포함하는 스택은 열 증발에 의해서 증착하고, 복수의 제2 전극(15)을 형성했다. 스택을 전체 표면에 제공한 후, 기계적 스크라이버(XYZ 스테이지에 배치된 나이프)를 사용해서 패터닝했다.
Keithley 2602A 측정 유닛을 사용하고, 시뮬레이팅된 AM1.5G 태양광(Abet solar simulator)을 조사하면서, 시료를 측정했다. 10개의 광기전 셀을 포함하는 모듈을 측정하면, 하기 파라미터를 얻었다: 단락 전류 Isc = 14.4 mA, 개방 회로 전압 Voc = 4.8 V, 충진 인자 FF = 60.1%. Voc 값은 10 개 셀 중 8개의 셀이 작용하는 것을 나타내는데, 이는 단일 셀의 Voc가 약 0.6V이기 때문이다. 각각의 셀의 측정 결과, 2개의 셀이 쇼트된 것이 나타났다.
제2실시예에서, SNP Taiwan Co.에 의해서 공급되는, 10개의 개별 ITO 스트라이프 (폭: 5 mm, 면적: 2.5 ㎠) 를 갖는 유리 기판(5.5 ×5.5 c㎠, 일반적인 시트저항: 20 Ω/□))을, 세제, 탈이온수, 아세톤 및 이소프로판올의 초음파 배쓰에서 세척했다. 기판은 UVOCS T10X10/OES 자외선 오존 세정 시스템 (UVOCS T10X10/OES Ultraviolet Ozone Cleaning System)에서, 15 분간 UV 오존 처리에 노출했다.
디자인 구조에 따라, 홀주입층(일반 소자) 또는 전자주입층(역 소자)을 증착했다. 일반 소자의 경우, 10 nm의 MoO3 를, 10-7 Torr에서 증착 속도 1.2Å/s로 열 증발 증착했다. 역 셀에 대해, 20 nm의 아연 아세테이트(Zn(ac))을 포함하는 박막을 기판에 스핀 코팅한 후, Zn(ac)을 아연 옥사이드(ZnO)로 전환하기 위해서, 300℃에서 베이킹했다.
0.5 mM FDTS 용액은 용매로서 헥사데칸을 사용해서 제조했다. FDTS 라인을, 40℃에서 플레이트를 갖는 기판의 특정한 위치에 잉크젯 인쇄했다(Dimatix DMP-2831). 시료를 200℃에서 5-10초 동안 어닐링하여 과잉 용매를 제거했다.
Regioregular P3HT (Rieke Metals, Inc. #4002-EE): PCBM (Solenne bv.) 용액을 1:1 중량비로 제조했다. 오르토 디클로로벤젠(ODCB)(Sigma Aldrich) 및 1,3,5-트리메틸벤젠(메시틸렌, Sigma Aldrich)의 상이한 비율을 갖는 혼합물을 사용해서, P3HT 및 PCBM를 용해했다. 용액은 80℃에서 적어도 8 시간 동안 교반하고 처리 전에 여과했다(PTFE 0.5 ㎛).
광활성층은 분무 코팅에 의해서 2.5 mL/s의 유속으로 증착했다(AccuMist 120 kHz 초음파 분무 노즐을 장착한 Sono-Tek Exactacoat). 기판 온도는, 모듈 구조, 용매 혼합물 농도 및 관찰된 광활성 필름 프로파일에 따라, 55℃ 내지 80℃에서 변화한다(하기 참조). 노즐은 7 mm 피치의 기판 상에 평행한 라인의 래스터 패턴을 따랐다. 분무 코팅 증착 직후, 용매 포화 환경을 형성하기 위해서, 시료를 페트리디시로 덮어서 건조를 느리게 하고, 전하 발생 및 수송에 대한 바람직한 모폴로지를 형성했다.
최종적으로, 일반 소자에 대해서는 20 nm의 Yb 및 150 nm의 Ag를 열 증발시키고, 역 다자인에 대해서는 10 nm의 MoO3 및 150 nm의 Ag를 증착했다.
모듈의 특징을 확인하기 전에, 기계적 스크라이빙에 의해서 ITO의 인접한 스트라이프로부터 상부 금속 컨택을 부분적으로 제거해서, 개개의 셀을 직렬로 연결했다.
모듈 특징은, 100 mW cm-2 AM1.5G 조사하에서, 조절된 질소 환경에서 Keithley 2602A Source-Measure Unit 및 Abet solar simulator를 이용해서 확인했다. 필름 두께 및 프로파일은 Dektak D150 표면측정 장치에 의해서 측정했다.
우선, 기판 처리에 따라, FDTS의 접착 특성을 분석하기 위해서, 접촉각을 측정했다. 베어 유리, ZnO 및 MoO3 코팅 기판을 헥사데칸의 0.5 mM FDTS 용액에 침지했다. FDTS 필름의 건조 후, ODCB 한 방울을 기판에 떨어뜨린 결과, 접촉각은 유리에 대해서 80도, ZnO에 대해서 78도, MoO3에 대해서 73도이었다. 이러한 결과는, 패터닝의 분해능을 위해서, SAM 아래에 위치한 중간층이 중요하다는 제1증거이다. 역 셀 구조 및 일반 셀 구조 기반 모듈은 독립적으로 최적화될 필요가 있다.
패터닝 분해능에 사용되는 SAM 증착법의 효과를 명확히 하기 위해서, 상기 기재된 기판(베어 유리, ZnO 및 MoO3 코팅된 기판) 상에 FDTS을 잉크젯 인쇄했다. 이러한 경우, 측정된, ODCB의 기판에 대한 접촉각은 각각 47°, 42°, 및 22°이었다. 인쇄된 FDTS 라인은, 침지된 기판들에 대해서 상당히 유사한 접촉각을 얻었고, 모듈의 패터닝이 상당히 어렵게 될 수 있다. 이러한 물질의 고유 특성에 기인해서, FDTS는 잉크젯 프린터 카트리지 내에서 중합을 개시한다. 따라서, 상이하게 처리된 FDTS 필름의 표면은 상이한 접착성을 가진다.
다음 단계에서, FDTS 패터닝된 기판 상에 광활성층을 분무 코팅했다. 건조된 필름의 토포그래픽 진화는 커피 링 효과(coffee ring effect) 및 마란고니 흐름(Marangoni flow)을 고려해서 이해될 수 있다. 이러한 제1효과는 건조 필름의 내측에 비해서 건조 필름의 에지에서 증발 속도가 빠른 것에 기인한다. 모세관 힘은 이러한 증발을 보상하며, 필름의 내측으로부터 에지로 용액 흐름을 일으킨다. 고려되는 제2효과는, 낮은 표면장력의 영역으로부터 높은 표면 장력의 영역으로의 용액 흐름인 마란고니 흐름이다. 이것은, 필름의 에지와 중심 사이에서 용매 혼합 비율 구배 또는 필름에서 온도 구배에 의한 것일 수 있다.
모든 경우에, 증착 후, 액체 필름은 2개의 FDTS 라인 사이에 피닝된다. 용매로서 순수한 ODCB가 사용되는 경우, 층에서 온도 변화 때문에, 마라고니 흐름이 존재할 수 있다. 증발 중, 물질은 커피 링 효과에 의해서 필름의 내측으로부터 피닝된 에지(pinned edge)로 흐르고, 물질이 축적될 것이다. 층 부피가 감소하기 때문에, FDTS 라인의 기판과 피닝된 용액 사이의 접촉각은, 용매/기판 계면의 감소된 접촉각에 도달할 때까지 줄인다. 이때에, 컨택 라인은 내방으로 이동하고, 공지된 얼룩 효과를 일으킨다. 그러나, 특정한 결정화 물질에 대해서, 컨택 라인이 다시 피닝되고(소위, 스틱 슬립 효과(stick-slip effect)라고도 함), 도 12에 도시된 동심 패턴을 형성할 수 있다. 도 12는 광활성층의 건조 공정의 스케치이고, 스케치(61)는 기판(50) 상에 2개의 FDTS 라인(51) 사이에 피닝된 액상(52)의 물질을 도시하고, 스케치(62)는 커피 링 효과에 의한 피닝된 에지(54)에서 물질의 축적을 도시하고, 스케치(63)는 스틱 슬립 효과로 공지된 액체 물질의 제2피닝(55)을 도시하고, 스케치(64)는 제2피닝 에지에서 물질의 축적을 도시하고, 스케치(65)는 2개의 피닝 접촉한 건조층(53)의 프로파일을 도시한다.
관찰된 컨택 라인의 제2피닝은 초기 피닝 컨택 라인으로부터 내방으로 약 0.5cm 이동한 지점에서 발생했다. 이것은 도 13에 도시되고, FDTS 라인 사이에서 상이한 간격(즉, 그래프(71)에서 0.5 cm, 그래프(72)에서 1.5 cm , 그래프(73)에서 2.5 cm, 그래프(74)에서 4.5 cm 간격)의 건조된 광활성층에 대해서 Dektak 스캔 프로파일을 나타낸다. 모든 경우에, 제2물질 축적은 제1피닝 위치로부터 약 0.5cm 떨어져 있지만, 모든 경우가 도 13에 도시되어 있는 것은 아니다. 또한, 최종 모듈 레이아웃(FDTS 라인 사이의 간격: 0.5 cm)에서, 컨택 라인이 서로 접촉할 때까지 내방으로 이동하고, 층의 중앙에서 물질의 축적은 그래프(71)에서 관찰될 수 있다. FDTS 라인 사이에서 ITO 컨택 내에 상이한 필름 두께는 OPV 셀에서 광발생된 전하의 비균일 분포를 포함한다. 필름의 작은 영역에서는 광전류를 향상시키는 데에 충분한 광을 흡수하지 못하고, 그 외의 영역에서는 지나치게 두껍고, 캐리어 수송 및 수집이 감소될 것이다.
필름의 에지에서 반도체 물질 피크는, 상부 컨택의 전도성을 떨어뜨리지 않는다. 이것은, 피크 영역에 걸쳐서, 100 nm 두께의 은 라인을 증착해서 시험했다. 이러한 라인의 저항은 평평한 은 컨택의 저항과 유사하다.
광활성층 증착 중에 온도 구동 용매 증발 속도는, 건조된 광활성 필름 프로파일에 대해서 유사한 영향을 갖는다. 도 14는, 건조된 필름 프로파일에 대한 기판 온도 및 용매 혼합물 변화에 대한 효과를 기재한다. 도 14는, 그래프(81 내지 84)에서 MoO3 에 대한 일반 셀 구조에 대한 건조 활성층 프로파일, 및 그래프(85)에서 ZnO에 대한 역 구조 활성층 프로파일을 도시한다. 그래프(81)는 제2용매 부족(100 vol.% ODCB at 55℃)인 상황을 도시하고, 그래프(82)는 2개의 피닝 접촉(80:20 vol.% ODCB:mesitylene at 55℃) 을 포함한 프로파일을 도시하고, 그래프(83)는 케이스(82)에 비해 2개의 피닝 컨택 사이의 거리가 짧은, 2개의 피닝 컨택의 프로파일을 도시하고 (80:20 vol.% ODCB:mesitylene at 80℃), 그래프(84)는 일반 구조의 최적 표면 프로파일을 도시하고(70:30 vol.% ODCB:mesitylene at 80℃), 그래프(85)는 역 구조에 대한 최적 표면 프로파일을 도시한다(70:30 vol.% ODCB:mesitylene at 55℃). 제2피닝은 증발 속도가 빠르기 때문에 에지 근방에 위치한다.
용액에서 메시틸렌의 양을 증가시키고(그래피(81) 대 그래프(82)), 기판 온도를 증가시키면, 즉 필름의 증발 속도를 증가시키면, (그래피(82) 대 그래프(83))에서는 제1피닝 컨택 라인과 제2 피닝 컨택 라인 사이의 거리가 감소한다. 메시틸렌 농도 및 광활성층의 건조 온도의 최적화 후(분무 코팅 중에 30 vol.% 메시틸렌 및 80℃ 기판 온도), 표준 구조 소자의 이상적인 상황이 달성된다(그래프(84) 참조). 결과는, 일반 소자의 FDTS 라인 사이에 균일한 프로파일 및 약 400㎛의 분해능을 갖는 활성층의 직접적인 패터닝이 얻어진다(도 15 참조, 도 15는 400 ㎛ 분해능을 갖는 표준 구조 소자의 패터닝된 라인의 현미경 이미지이다).
상기 기재된 바와 같이, 모듈의 패터닝은, FDTS 라인 아래의 층에 강하게 의존할 수 있다. ZnO 상에 처리된 역 구조는, MoO3 상에 대한 일반 셀 디자인에 대해서 개발된 증착조건과 상이한 조건을 요구할 수 있다. 최적화된 광활성 필름 프로파일은 동일한 용매 혼합비(70:30 vol.% ODCB:mesitylene)에 대해서 달성될 수 있지만, 낮은 기판 온도 55℃에 대해 달성될 수 있다(그래프 85 참조). 이러한 조건은 역 구조 소자에 대해서 얻을 수 있는 분해능을 120 ㎛ 까지 감소시킨다(도 16 참조, 도 16는 120 ㎛ 분해능을 갖는 역구조 소자에 대해서 패터닝된 라인의 현미경 이미지이다).
일단 광활성층의 증착이 최적화되면, 상기 절차 후에, 직접 패터닝된 유기 광기전 모듈을 제작했다. 예비 패터닝된 ITO 스트라이프를 갖는, 5.5 ×5.5cm2 기판 상부에 열개의 단일 셀을 직렬로 연결했다. 패터닝된 부속 셀 사이의 연결에 의해서 모듈의 총 활성 면적은 15-20 ㎠까지 감소하고, 기하 충진 인자는 60-80% 사이가 얻어진다.
하기의 도 17 및 표에는 AM1.5G 조사 및 어두운 상태 하에서 표준 및 역 셀 디자인을 사용해서 분무 코팅된 유기 광기전 모듈의 전류 밀도 대 전압(JV) 곡선 및 광기전 성능을 도시한다. 비교하기 위해서, 광활성층 또한 상부 컨택이 기계적으로 스크라이빙된 역 모듈의 성능도 표시된다.
패터닝 방법 구조 활성 영역
(cm2)		 광활성층 두께
(nm)		 Jsc
(mA/cm2)		 Voc
(V)		 FF
(%)		 PCE활성 영역
(%)
기계적 스크라이빙 역 구조 19.88 320 0.89 5.65 61.9 3.11
SAM 역 구조 18.60 240 0.87 5.4 50.5 2.38
SAM 일반 구조 16.52 240 0.71 5.33 55 2.08
FDTS 패터닝된 모듈의 JV 커브로부터 현저한, 충진 인자 감소 및 직렬 저항 증가는, 인접 셀의 직렬 연결한 전극 사이에 있는 중합된 FDTS 층의 전기 저항이 다소 증가하는 것에 기인할 수 있다. 이는, 덜 효율적인 전하 수송 및 수집 메카니즘으로 이어질 수 있다.
일반 디자인은, 역 디자인에 비해, 광전류가 감소하는 것을 나타낸다. 이것은, 캐소드에서 사용되는 이테르븀 층의 기생 흡수가 증가하는 것과 더불어, 변화된 광 간섭 패턴 변화에 의해서 설명될 수 있다. Voc 데이터는, 예상되는 모듈 작업에 대한 개개의 셀 모두, 대형 소자에서 일반적으로 관찰되는 션트(shunt)가 모듈에서 발생하지 않는다면, 이러한 새로운 패터닝 기술의 포텐셜에 대한 추가의 증거를 제공하는 것을 나타낸다. 최종적으로, 측정된 OPV 성능은 롤 투 롤 제작 기술과 충분히 양립할 수 있는 매우 현저한 저가의 패터닝 법을 설명한다.
요약하면, 본 발명의 실시형태에서는, 일반 셀 디자인 및 역 셀 디자인의 유기 폴리머:플러렌 태양 모듈의 광활성층에 대해서, 처리가능한 및 양립 가능한 롤 투 롤 패터닝 기술을 제공할 수 있다. 예를 들면, 광활성 필름의 증착 전에, 하부 전극 상에 불소화 자기 조립 단층을 증착하는 증착 단계로 이루어진 특정 표면 처리는, 본 발명의 실시형태에 따르는 방법에서 사용될 수 있다. 패터닝 분해능은 일반 구조에 대해서 약 400 ㎛ 및 역 구조 소자에 대해서 120 ㎛ 일 수 있다.
FDTS의 낮은 전도도에 기인해서, 직렬 연결한 셀 사이의 높은 전기 저항이 얻어지고, 충진 인자를 개선하며, 따라서 전체 모듈 성능을 개선할 수 있다. 또한, 중합 속도가 낮은, 적은 반응성의, 자기 조립 단층 및 물질은, 저항 문제를 해결하기 위해서 사용될 수 있다. 이러한 물질은, 효율적으로 인접한 셀을 연결할 수 있고, 저가의 광기전 유기 모듈의 직접적인 패터닝법으로 역할을 할 수 있다.
예를 들면, 다른 측면에서, 본 발명은 패터닝된 유기 반도체층을 포함한 반도체 소자에 관한 것이다. 본 발명의 실시형태에 따르면, 반도체 소자는 복수의 제1 전극을 포함하는 기판을 포함한다. 반도체 소자는 상기 제1 전극에서 적어도 소정의 위치에, 패턴에 따라 분포된 자기 조립 단층의 성분을 포함한다. 자기 조립 단층의 성분은 전하주입층 상에 증착되는 자기 조립 단층에 기인하고, 따라서 반도체 소자의 일부일 수 있다. 자기 조립 단층의 성분은 용매 리펠링성을 갖는 작용기일 수 있는 용매 리펠링 물질을 포함할 수 있다. 자기 조립 단층의 성분은 전체 자기 조립 단층일 수 있다. 본 발명의 실시형태에 따라서, 반도체 소자는 또한 패터닝된 유기 반도체층을 포함하고, 유기 반도체층은 적어도 자기 조립 단층의 성분이 존재하는 위치에는 존재하지 않는다. 패터닝된 유기 반도체층은 유기 광활성층일 수 있다. 패터닝된 유기 반도체층은 전계발광층일 수 있다. 소자는 제2 전극을 포함할 수 있다. 패터닝된 유기 반도체층은 개별 광활성 셀에서 사용되도록 배열된 복수의 부분을 포함한다. 또한, 특징 및 이점은 제1측면에 대해서 기재된 특징 및 이점과 상응할 수 있다. 또 다른 측면에서, 본 발명은 제1측면의 실시형태에 기재된 방법을 사용해서 얻어진 유기 반도체 소자에 관한 것이다.
또 다른 측면에서, 본 발명은 모노리식으로 결합된 복수의 광기전 셀을 포함하는 유기 광기전 모듈에 관한 것이다. 본 발명의 실시형태에 따른 유기 광기전 모듈은 상기 기재된 반도체 소자를 포함하고, 반도체 소자의 패터닝된 유기 반도체층은 모노리식으로 결합된 복수의 광기전 셀의 활성층이다. 또한, 특징 및 이점은 제1측면 제2측면에 대해서 표시될 수 있다.
상기 설명은 본 발명의 특정한 실시형태를 상술한다. 그러나, 상기에 상세하게 설명하였지만, 본 발명은 다양한 방법으로 실시될 수 있는 것을 알 수 있다. 특정한 용어는, 본 발명의 특정한 특징 또는 측면을 상술하는 경우에, 본 발명이, 용어에 관련된 특징 및 측면의 구체적인 특성을 포함하는 것으로 한정되도록 다시 정의되는 것은 아닌 것을 유의해야 한다.
상기 상세한 설명이 다양한 실시형태에 적용되는 본 발명의 새로운 특징을 표시하고, 기재하고 있지만, 설명된 소자 또는 공정의 세부 사항 및 형태의 생략, 치환 및 변화는 본 발명의 사상을 벗어나지 않고 당업자에 의해서 실시될 수 있는 것을 알 수 있다.

Claims (24)

  1. 기판(10) 상에 복수의 제1 전극(11)을 제공하는 단계(32),
    상기 복수의 제1 전극(11) 각각의 위의 소정의 위치에 패터닝된 자기 조립 단층(self assembling monolayer)(13)을 제공하는 단계(34),
    상기 패터닝된 자기 조립 단층(13) 상부에 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계(36), 및
    상기 유기 반도체 물질을 포함하는 층(14) 상에 복수의 제2 전극(15)을 제공하는 단계로, 상기 복수의 제2 전극(15)을 제공하는 단계는 복수의 제2 전극(15) 중 적어도 하나와 복수의 제1 전극(11) 중 적어도 하나 사이에서 전기적 접촉을 형성하고, 상기 전기적 접촉은 패터닝된 자기 조립 단층(13)을 통해 확립되는 것인, 단계(42),
    를 포함하는, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  2. 제1항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 상기 유기 반도체 물질을 포함하는 층(14)을 국부적으로 리펠링(repelling)시키도록 구성되는 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  3. 제2항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계는 패턴에 따라 상기 패터닝된 자기 조립 단층(13)을 제공하는 단계를 포함하고, 상기 패턴은, 상기 유기 반도체 소자의 제조 방법(30)을 종료한 후에 유기 반도체 물질을 포함하는 층(14)이 존재하지 않는 기판(10)의 영역을 커버하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  4. 제2항 또는 제3항에 있어서,
    상기 패터닝된 자기 조립 단층(13) 상부에 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계는, 기판(10) 전체에 유기 반도체 물질을 포함하는 층(14)을 적용하는 단계, 및 상기 패터닝된 자기 조립 단층(13)에 의해 유기 반도체 물질을 포함하는 층(14)을 리펠링시켜 패터닝된 유기 반도체층을 얻는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    소정의 위치에 상기 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 상기 복수의 제1 전극(11) 각각의 일부에 상응하는 소정의 위치에 상기 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계(36)는, 용매 기반 유기 반도체 물질을 적용하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  7. 제6항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 상기 용매를 리펠링하기 위한 물질을 포함하는 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  8. 제6항에 있어서,
    상기 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계(36)는, 상기 용매 기반 유기 반도체 물질로부터 상기 용매를 증발시키기 위한 건조 단계(37)를 더 포함하는, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계 전에, 적어도 상기 복수의 제1 전극(11) 상에 전하주입층(12)을 제공하는 단계(33)를 더 포함하는, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  10. 제9항에 있어서,
    상기 패터닝된 자기 조립 단층(13)의 물질이, 상기 복수의 제1 전극(11)의 물질 및 상기 전하주입층(12)의 물질의 적어도 하나와 반응하는 것을 유도하기 위한 열처리 단계(35)를 더 포함하는, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    소정의 위치에 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 잉크젯 인쇄와 같은 인쇄법에 의해서 상기 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 상기 기판(10) 상에 형성될 유기 광기전 모듈 또는 어레이의 복수의 광활성 셀을 한정하기 위해서, 소정의 위치에 상기 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패터닝된 자기 조립 단층(13)을 제공하는 단계(34)는, 상기 기판(10) 상에 형성될 유기발광 다이오드(OLED) 어레이의 복수의 유기발광 다이오드를 한정하기 위해서, 소정의 위치에 상기 패터닝된 자기 조립 단층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유기 반도체 물질을 포함하는 층(14)을 제공하는 단계(36)는, 유기 전계발광층을 제공하는 단계를 포함하는 것인, 기판(10) 상에 패터닝된 유기 반도체층을 포함하는 유기 반도체 소자를 제조하는 방법(30).
  15. 복수의 제1 전극(11)을 포함하는 기판(10),
    상기 제1 전극(11) 상에 적어도 소정의 위치에서 패턴에 따라 분포된 패터닝된 자기 조립 단층(13)의 성분,
    적어도 상기 패터닝된 자기 조립 단층(13)의 성분이 존재하는 위치에서는 존재하지 않는, 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14), 및
    상기 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14) 상의 복수의 제2 전극(15)으로, 상기 복수의 제2 전극(15) 중 적어도 하나는 복수의 제1 전극(11) 중 적어도 하나와 전기적 접촉되고, 상기 전기적 접촉은 패터닝된 자기 조립 단층(13)을 통해 확립되는 것인, 복수의 제2 전극(15),
    을 포함하는 유기 반도체 소자.
  16. 제15항에 있어서,
    상기 제1 전극(11)과 상기 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14) 사이에 위치된 전하주입층(12)을 더 포함하는, 유기 반도체 소자.
  17. 제15항 또는 제16항에 있어서,
    상기 패터닝된 자기 조립 단층(13)의 성분은 용매 리펠링 물질을 포함하는 것인, 유기 반도체 소자.
  18. 제17항에 있어서,
    상기 패터닝된 자기 조립 단층(13)의 성분은 용매 리펠링성을 갖는 작용기(functional group)를 포함하는 것인, 유기 반도체 소자.
  19. 제15항 또는 제16항에 있어서,
    상기 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14)은 유기 광활성층인 것인, 유기 반도체 소자.
  20. 제19항에 있어서,
    상기 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14)은 전계발광층인 것인, 유기 반도체 소자.
  21. 제15항 또는 제16항에 있어서,
    상기 유기 반도체 물질을 포함하는 패터닝된 유기 반도체층(14)은 개별 광활성 셀에 사용하기 위해서 배치되는 복수의 부분을 포함하는 것인, 유기 반도체 소자.
  22. 제15항 또는 제16항에 따른 유기 반도체 소자를 포함하는 유기 광기전 모듈로, 상기 반도체 소자의 패터닝된 유기 반도체층은 모노리식으로 결합된 복수의 광기전 셀의 활성층인, 모노리식으로 결합된 복수의 광기전 셀을 포함하는 유기 광기전 모듈.
  23. 삭제
  24. 삭제
KR1020147018088A 2012-01-11 2012-12-20 패터닝된 유기 반도체층 KR102065497B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261585538P 2012-01-11 2012-01-11
US61/585,538 2012-01-11
PCT/EP2012/076529 WO2013104514A1 (en) 2012-01-11 2012-12-20 Patterned organic semiconductor layers

Publications (2)

Publication Number Publication Date
KR20140117374A KR20140117374A (ko) 2014-10-07
KR102065497B1 true KR102065497B1 (ko) 2020-01-13

Family

ID=47522565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018088A KR102065497B1 (ko) 2012-01-11 2012-12-20 패터닝된 유기 반도체층

Country Status (5)

Country Link
US (1) US10468599B2 (ko)
EP (1) EP2803095B1 (ko)
JP (1) JP6151275B2 (ko)
KR (1) KR102065497B1 (ko)
WO (1) WO2013104514A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329241B2 (en) 2013-08-29 2022-05-10 The Regents Of The University Of Michigan Exciton-blocking treatments for buffer layers in organic photovoltaics
KR20150102180A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JP6417632B2 (ja) * 2014-05-13 2018-11-07 パナソニックＩｐマネジメント株式会社 有機発光素子およびその製造方法
DE102014213978A1 (de) 2014-07-17 2016-01-21 Belectric Opv Gmbh Verfahren zur Herstellung eines organischen Halbleiterbauteils und organisches Halbleiterbauteil
WO2016102321A1 (en) * 2014-12-23 2016-06-30 Stichting Energieonderzoek Centrum Nederland Method of making an array of interconnected solar cells
JP6076392B2 (ja) * 2015-03-09 2017-02-08 株式会社東芝 太陽電池モジュールおよびその製造方法
DE102016109485A1 (de) * 2016-05-24 2017-11-30 Osram Oled Gmbh Verfahren zum herstellen eines optoelektronischen bauelements, optoelektronisches bauelement und schutzschicht
US9813015B1 (en) 2016-06-29 2017-11-07 Sunpower Corporation End clamp for mounting solar module to rail
KR102064650B1 (ko) * 2017-05-02 2020-01-09 주식회사 엘지화학 유기 태양 전지의 제조방법 및 이를 이용하여 제조된 유기 태양 전지
US11292029B2 (en) 2017-07-20 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Dynamic glass and method of formation
US11586089B2 (en) * 2017-11-17 2023-02-21 The Board Of Trustees Of The Leland Stanford Junior University Dynamic windows comprising aqueous electrolytes having enhanced temperature stability
KR102663896B1 (ko) 2019-06-14 2024-05-08 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102644645B1 (ko) * 2022-01-28 2024-03-06 국민대학교산학협력단 자기조립 단분자막을 이용한 태양 전지 모듈 제조 방법 및 이의 이용하여 제조한 태양 전지 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887332B1 (en) * 2000-04-21 2005-05-03 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
US7601386B2 (en) * 2003-07-11 2009-10-13 Seiko Epson Corporation Process for forming a film, process for manufacturing a device, electro-optical device and electronic equipment
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP2008073911A (ja) * 2006-09-20 2008-04-03 Konica Minolta Holdings Inc スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
US8040048B2 (en) * 2007-12-12 2011-10-18 Lang Charles D Process for forming an organic electronic device including an organic device layer
US8362473B2 (en) * 2008-09-30 2013-01-29 Panasonic Corporation Organic EL device and method for manufacturing same
KR101144915B1 (ko) * 2008-12-08 2012-05-16 광주과학기술원 자기조립단분자막을 이용한 패턴 형성방법
EP2494617A1 (en) * 2009-10-26 2012-09-05 Imec Method for fabricating organic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法

Also Published As

Publication number Publication date
US20140338728A1 (en) 2014-11-20
WO2013104514A1 (en) 2013-07-18
EP2803095B1 (en) 2019-05-15
JP6151275B2 (ja) 2017-06-21
KR20140117374A (ko) 2014-10-07
JP2015513209A (ja) 2015-04-30
US10468599B2 (en) 2019-11-05
EP2803095A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102065497B1 (ko) 패터닝된 유기 반도체층
EP2471117B1 (en) Organic electronic devices
US8728848B2 (en) Solution processing method for forming electrical contacts of organic devices
CN101379632B (zh) 大面积有机电子器件及其制造方法
US9735361B2 (en) Method of making a stack of the type comprising a first electrode, an active layer, and a second electrode
JP6142870B2 (ja) 有機光電変換素子およびこれを用いた太陽電池
Tait et al. Ultrasonic spray coating of 6.5% efficient diketopyrrolopyrrole-based organic photovoltaics
KR102264457B1 (ko) 인쇄된 광전지 모듈 제조 방법
CN102388476A (zh) 由无电镀形成有机薄膜晶体管的源电极和漏电极的方法
Etxebarria et al. Surface treatment patterning of organic photovoltaic films for low-cost modules
KR101565338B1 (ko) 유기 태양 전지 및 이의 제조방법
Zhao et al. Solvent-Vapor-Annealing-Induced Interfacial Self-Assembly for Simplified One-Step Spraying Organic Solar Cells
US20090186440A1 (en) Methods, apparatus, and rollers for cross-web forming of optoelectronic devices
JP6733832B1 (ja) 有機太陽電池モジュール、その製造方法、電子デバイス、光センサーおよび撮像デバイス
KR101316237B1 (ko) 용액 공정 기반의 정공 전도층 제조방법 및 이를 이용한 유기태양전지의 제조방법
WO2009094244A1 (en) Methods apparatus, and rollers for forming optoelectronic devices
JP5287136B2 (ja) 有機光電変換素子及びそれを用いた太陽電池
KR20170037175A (ko) 유기태양전지의 제조방법
KR20180106394A (ko) 반투명 유기 태양전지 모듈
KR20120133494A (ko) 유기태양전지 및 유기태양전지의 전극 제조방법 및 그 제조방법에 의해 제조된 유기태양전지 및 유기태양전지의 전극

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant