KR102046100B1 - 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 - Google Patents
그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 Download PDFInfo
- Publication number
- KR102046100B1 KR102046100B1 KR1020130016595A KR20130016595A KR102046100B1 KR 102046100 B1 KR102046100 B1 KR 102046100B1 KR 1020130016595 A KR1020130016595 A KR 1020130016595A KR 20130016595 A KR20130016595 A KR 20130016595A KR 102046100 B1 KR102046100 B1 KR 102046100B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- graphene layer
- layer
- substrate
- charge
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 114
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 110
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 (Te) Substances 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
그래핀층을 전하 트랩층으로 이용한 그래핀 메모리 및 구동방법이 개시된다. 개시된 그래핀 메모리는 메모리 도전성 반도체 기판 상에서 서로 이격되게 배치된 소스 및 드레인과, 상기 소스 및 상기 드레인 사이의 상기 기판 상에서 상기 소스 및 상기 드레인으로부터 이격되며, 상기 기판과 접촉된 그래핀층과, 상기 그래핀층 상방에 형성된 게이트 전극을 구비한다. 상기 기판 및 상기 그래핀층 사이에 쇼트키 배리어가 형성되어 상기 그래핀층은 전하를 저장한다.
Description
그래핀과 반도체 기판 사이의 쇼트키 배리어를 이용하여 그래핀을 전하 트랩층으로 이용한 비휘발성 메모리 소자에 관한 것이다.
그래핀은 2차원 육방정계 (2-dimensional hexagonal) 탄소구조를 가지며, 반도체를 대체할 수 있는 새로운 물질로 최근에 전세계적으로 활발히 연구가 진행되고 있다. 특히, 그래핀은 제로 갭 반도체(zero gap semiconductor)로 금속 성징을 가지며 금속과의 접촉시 그 사이에 쇼트키 배리어를 형성한다.
비휘발성 메모리 소자인 플래시 메모리는 콘트롤 전극과 채널 사이에 플로팅 게이트를 배치하여 전하를 저장한다. 플로팅 게이트의 전하의 리크를 방지하기 위해서 플로팅 게이트의 주위를 절연층으로 감싼다.
채널로부터의 전하를 플로팅 게이트로 트랩시키기 위해서는 그 사이의 절연층(터널링 옥사이드)을 통과시켜야 하므로 동작 전압이 높다.
전하 트랩형 비휘발성 메모리 소자인 소노스(SONOS: silicon-oxide-nitride-oxide-silicon) 메모리 소자는 동작 전압을 낮출 수 있다. 소노스 메모리 소자는 반도체 채널 위에 실리콘 산화물로 이루어진 터널링 층, 실리콘 질화물로 이루어진 전하 트랩층, 실리콘 산화물로 이루어진 블로킹층, 게이트 전극이 순차적으로 적층된 구조를 가진다.
본 발명의 일 실시예에 따른 메모리 소자는 종래의 터널링 옥사이드 대신에 그래핀 및 반도체 사이의 쇼트키 배리어를 사용하여 그래핀을 전하 트랩층으로 이용한 메모리 소자를 제공한다.
본 발명에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자는:
도전성 반도체 기판;
상기 기판 상에서 서로 이격되게 배치된 소스 및 드레인;
상기 소스 및 상기 드레인 사이의 상기 기판 상에서 상기 소스 및 상기 드레인으로부터 이격되며, 상기 기판과 접촉된 그래핀층; 및
상기 그래핀층 상방에 형성된 게이트 전극;을 구비하며,
상기 기판 및 상기 그래핀층 사이에 쇼트키 배리어가 형성되어 상기 그래핀층은 전하를 저장한다.
상기 기판은 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 반도체 중 어느 하나로 이루어진다.
상기 그래핀층은 1~4층의 그래핀으로 이루어질 수 있다.
상기 그래핀층은 적어도 하나의 홀 또는 슬릿을 포함할 수 있다.
상기 그래핀층과 접촉되어 상기 기판과 마주보는 도전층을 더 구비할 수 있다.
상기 도전층은 금속 또는 폴리실리콘으로 이루어질 수 있다.
상기 그래핀층과 상기 도전층은 서로 이어지는 홀 또는 슬릿을 포함할 수 있다.
상기 게이트 전극에 인가되는 전압에 따라 상기 쇼트키 배리어의 크기가 변할 수 있다.
상기 게이트 전극은 평면상으로 볼 때 상기 그래핀층을 덮어서 상기 그래핀층에 노출된 상기 기판을 마주볼 수 있다.
본 발명의 다른 실시예에 따른 그래핀 메모리의 구동방법에 있어서,
상기 드레인에 드레인 전압을 인가하고 상기 게이트 전극에 제1 게이트 전압을 인가하여 상기 그래핀층에서 전하를 제거하는 소거 단계;
제2 게이트 전압을 상기 게이트 전극에 인가하여 상기 그래핀층에 저장 전하를 저장하는 프로그램 단계; 및
상기 제2 게이트 전압과 동일한 극성의 제3 게이트 전압을 인가하고 상기 드레인으로 흐르는 드레인 전류를 측정하는 읽기 단계;를 포함한다.
상기 프로그램 단계는 상기 쇼트키 배리어를 증가시키면서 상기 그래핀층을 상기 저장 전하로 도핑하는 단계일 수 있다.
상기 소거 단계는 상기 쇼트키 배리어를 감소시키면서 상기 그래핀층을 상기 저장 전하와 반대되는 전하로 도핑 하는 단계일 수 있다.
상기 제3 게이트 전압은 상기 제2 게이트 전압 보다 크기가 작을 수 있다.
본 발명의 실시예에 따른 메모리 소자는 터널층 없이 기판과 접촉된 그래핀층 및 기판 사이의 쇼트키 배리어를 이용하여 그래핀층을 전하트랩층으로 이용할 수 있다.
터널링층이 없는 전하 트랩형 메모리 소자로서 구동전압이 낮아진다.
또한, 전하의 이동도가 높은 그래핀층으로 이루어진 전하 트랩층은 트랩된 전하가 고르게 분포되므로 전하저장 특성이 양호해진다.
도 1은 본 발명의 일 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자의 구조를 개략적으로 보여주는 단면도이다.
도 2는 도 1의 메모리 소자의 개략적 평면도이다.
도 3a 내지 도 3g는 도 1의 메모리 소자의 작용을 설명하는 기판 및 그래핀층 사이의 밴드 다이어그램이며, 도 3h는 프로그램 및 소거 조건에서의 문턱전압을 보여주는 I-V 특성 그래프다.
도 4는 본 발명의 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자의 구조를 개략적으로 보여주는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자의 구조를 개략적으로 보여주는 단면도이다.
도 6은 도 5의 일부 확대도이다.
도 2는 도 1의 메모리 소자의 개략적 평면도이다.
도 3a 내지 도 3g는 도 1의 메모리 소자의 작용을 설명하는 기판 및 그래핀층 사이의 밴드 다이어그램이며, 도 3h는 프로그램 및 소거 조건에서의 문턱전압을 보여주는 I-V 특성 그래프다.
도 4는 본 발명의 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자의 구조를 개략적으로 보여주는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자의 구조를 개략적으로 보여주는 단면도이다.
도 6은 도 5의 일부 확대도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자(100)의 구조를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, 반도체 기판(110) 상에 서로 이격된 불순물 영역인 소스 영역(122)과 드레인 영역(124)이 형성되어 있다. 메모리 소자(100)는 상기 소스 영역(122) 및 드레인 영역(124) 사이에 전하 트랩층인 그래핀층(130)이 형성되어 있다. 그래핀층(130) 상에는 절연층(140)과 게이트 전극(150)이 순차적으로 적층되어 있다.
반도체 기판(110)은 실리콘, 게르마늄, 실리콘-게르마늄, 또는 Ⅲ-Ⅴ족 반도체로 이루어질 수 있다. 이하에서는 반도체 기판(110)으로 실리콘을 사용한 예를 가지고 설명한다. 기판(110)은 p형 불순물 또는 n형 불순물로 도핑되어 있다.
소스 영역(122) 및 드레인 영역(124)은 기판(110)과 반대되는 극성의 불순물로 도핑된 영역일 수 있다. 예컨대, 기판(110)이 p형 불순물로 도핑된 경우, 소스 영역(122) 및 드레인 영역(124)은 각각 n형 불순물로 도핑될 수 있다.
그래핀층(130)은 소스 영역(122) 및 드레인 영역(124)과 이격되어 있으며, 기판(110)과 접촉되도록 형성된다. 즉, 그래핀층(130)은 소스 영역(122) 및 드레인 영역(124) 사이의 채널 영역 상에 형성된다. 그래핀층(130)은 채널 영역으로부터의 전하인 전자 또는 정공을 트랩하는 층이다.
그래핀층(130) 및 기판(110) 사이에는 이들의 접촉에 의한 쇼트키 배리어가 형성된다. 본 발명의 그래핀층(130)과 기판(110) 사이에는 통상의 터널층이 없으며, 쇼트키 배리어가 터널층의 역할을 한다.
그래핀층(130)은 일층 내지 4층의 그래핀으로 이루어질 수 있다. 그래핀층(130)은 금속과 같이 전하의 이동도가 빠르다. 따라서, 그래핀층(130)으로 이루어진 전하 트랩층은 트랩된 전하가 고르게 분포하므로 전하저장 특성이 양호해진다. 또한, 복층의 그래핀은 층간 절연성이 좋으므로 트랩된 전하들이 게이트 전압이 변하지 않는 한 전하의 누출이 거의 없으며, 따라서 리텐션 특성이 양호해진다.
그래핀층(130)은 대략 20nm ~ 150nm 폭으로 형성될 수 있다.
절연층(140)은 실리콘 옥사이드(SiO2), 알루미나(Al2O3) 또는 하프늄 옥사이드(HfO2) 등으로 형성될 수 있다.
게이트 전극(150)은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 등으로 형성될 수 있다.
도 2는 도 1의 메모리 소자(100)의 개략적 평면도이다. 편의상 절연층(140)을 생략하였다.
도 2를 참조하면, 게이트 전극(150)은 그래핀층(130)의 상방에서 그래핀층(130)을 덮도록 그래핀층(130) 보다 더 넓게 형성된다. 게이트 전극(150)에 의한 전계는 그래핀층(130)에 의해 기판(110)에 대한 전계효과가 감소될 수 있다. 게이트 전극(150)이 그래핀층(130)으로부터 노출된 기판(110)과 마주보게 형성되므로, 게이트 전극(150)에 의한 전계가 기판(110)에 작용하게 된다.
이하에서는 본 발명에 따른 메모리 소자(100)의 동작 방법을 도 3a 내지 도 3h를 참조하여 상세히 설명한다.
도 3a 내지 도 3g는 도 1의 메모리 소자(100)의 작용을 설명하는 반도체 기판(110) 및 그래핀층(130) 사이의 밴드 다이어그램이다. 이하에서는 반도체 기판(110)이 p형 실리콘 기판이며, 소스 영역(122) 및 드레인 영역(124)이 각각 n+ 도핑영역인 메모리 소자를 가지고 설명한다. 이 경우, 그래핀층(130)에 저장되는 저장 전하는 전자가 되며, 저장 전하와 반대되는 전하는 정공이 된다. 그래핀층(130)에 전하가 충전되기 이전의 상태(소거 상태)를 "0" 상태라 하고, 그래핀층(130)에 전하가 충전된 상태(프로그램 상태)를 "1" 상태라 칭한다. 도 3a를 참조하면, 채널 영역에서의 에너지 밴드는 도 3a에서 보듯이, p형 반도체 기판(110)과 그래핀층(130) 사이의 밴드 다이어그램으로 나타낼 수 있다. 반도체 기판(110) 및 그래핀층(130)의 접촉으로 그래핀층(130)과 반도체 기판(110)의 일함수에 상응하여 에너지 밴드 구조가 형성된다. 반도체 기판(110) 및 그래핀층(130) 사이에는 쇼트키 배리어(Eb)가 형성된다. 쇼트키 배리어(Eb)는 반도체 기판(110) 및 그래핀층(130) 사이의 전자의 이동을 제한한다. EF는 페르미 레벨을 가리킨다.
게이트 전압이 인가되지 않은 상태에서, 채널 영역으로는 전자가 거의 흐르지 않는다.
도 3a는 메모리 소자(100)에 전압이 인가되지 않은 초기상태를 나타낸다.
도 3b를 참조하면, 게이트 전극(150)에 제1 게이트 전압(네거티브 전압)을 인가하고 기판(110)에 양의 전압을 인가하면, 축적 모드(accumulation mode)에서 그래핀층(130)이 hole 도핑이 되며 그래핀층(130)에 있던 전자는 모두 제거된다.
소거 과정에서 쇼트키 배리어의 크기는 감소되며, 그래핀층(130)을 hole 도핑을 한다. 또한, 그래핀층(130)에 저장된 전하(전자)를 기판(110)으로 터널링시켜서 제거한다.
도 3c는 도 3b의 소거 과정을 마친 후, 모든 전압이 제거된 상태 (상태 "0")에서의 밴드다이어그램이다.
도 3d를 참조하면, 게이트 전극(150)에 소거 상태의 문턱전압 이상의 제2 게이트 전압(포지티브 전압)을 인가하고 소정의 드레인 전압을 드레인 영역(124)에 인가하면, 채널영역이 반전(inversion)상태가 되어 그래핀층(130)은 전자도핑이 되며, 채널 영역의 전자가 그래핀층(130)으로 이동한다. 프로그램 과정에서, 쇼트키 배리어(도 3e의 Eb 참조)는 증가되며, 그래핀층(130)은 정공 도핑에서 전자 도핑으로 변경된다.
도 3e는 도 3d의 프로그램 과정을 마친 후, 모든 전압이 제거된 상태 (상태"1" 에서의 밴드다이어그램이다.
메모리 소자(100)에 소정의 제3 게이트 전압(포지티브 전압)을 인가하면, 드레인 전류를 읽을 수 있다. 이 드레인 전류가 상대적으로 크면 메모리 소자에는 "1`" 정보가 기록된 것이며, 드레인 전류가 상대적으로 낮으면 메모리 소자에는 "0" 정보가 기록된다. 드레인 전류의 크기는 미리 정한 레퍼런스 전류와 비교하여 상대적으로 크거나 또는 상대적으로 낮다고 판단될 수 있다.
도 3f 및 도 3g는 읽기 과정을 설명하는 도면이다.
도 3f를 참조하면, 소거 상태에서 게이트 전극(150)에 제3 게이트 전압을 인가하고 소정의 드레인 전압을 드레인 영역(124)에 인가하면, 소스 영역(122)으로부터 드레인 영역(124)으로 전자는 이동하지 않는다.
반면에, 도 3g를 참조하면, 프로그램 상태에서 게이트 전극(150)에 제3 게이트 전압을 인가하고 소정의 드레인 전압을 드레인 영역(124)에 인가하면, 소스 영역(122)으로부터 드레인 영역(124)으로 전자가 이동한다.
제3 게이트 전압은 제2 게이트 전압과 동일한 극성이며, 절대값이 작을 수 있다.
도 3h는 소거 상태와 프로그램 상태에서의 문턱전압의 차이를 보여준다. 제3 게이트 전압은 소거상태의 문턱전압(Vth0)과 프로그램 상태의 문턱전압(Vth1) 사이에 위치한다.
도 3a 내지 도 3h에서는 메모리 소자의 기판이 p형으로 도핑되고, 소스 영역(122) 및 드레인 영역(124)이 n형으로 도핑된 예를 설명하였다. 메모리 소자의 기판이 n형으로 도핑되고, 소스 영역(122) 및 드레인 영역(124)이 p형으로 도핑된 경우에는 그래핀층(130)에 저장되는 전하는 정공이며, 인가하는 게이트 전압의 극성이 달라지는 것만 차이가 있으며, 다른 작용은 실질적으로 위의 설명으로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
본 발명에 따른 그래핀을 이용한 메모리 소자(100)는 전하 트랩층인 그래핀층(130)에 전하가 고르게 분포하면서도 쇼트키 배리어에 의해 트랩된 전하의 누출이 억제되므로 리텐션 특성이 양호해질 수 있다.
도 4는 본 발명의 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자(200)의 구조를 개략적으로 보여주는 단면도이다. 도 1의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 4를 참조하면, 그래핀층(230)에는 복수의 홀(232)이 형성된다. 홀은 일측으로 길이가 긴 슬릿일 수 있다.
다른 구성요소는 도 1의 구성요소와 실질적으로 동일하므로 상세한 설명은 생략한다.
그래핀층(230)을 구비한 메모리 소자(200)는 게이트 전극(150)으로부터의 전계가 홀(232)을 통해서 그래핀층(230) 하부의 기판(110)에 더 영향을 미치므로 상대적으로 구동전압이 낮아질 수 있다.
도 4에는 홀이 형성된 그래핀층(230)을 도시하였으나 본 발명은 이에 한정되지 않는다. 예컨대 서로 이격된 복수의 그래핀층이 기판(110) 상에 형성될 수 있다. 이 경우, 이격된 그래핀층 사이에 슬릿이 형성될 수 있다.
도 4의 메모리 소자(200)의 작용은 도 1의 메모리 소자(100)의 작용과 실질적으로 동일하므로 상세한 설명은 생략한다.
도 5는 본 발명의 또 다른 실시예에 따른 그래핀을 전하 트랩층으로 이용한 메모리 소자(300)의 구조를 개략적으로 보여주는 단면도이다. 도 6은 도 5의 일부 확대도이다. 도 1의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 5 및 도 6을 참조하면, 그래핀층(330) 상에는 그래핀층(330)과 접촉하며 기판(110)과 마주보는 도전층(360)이 형성되어 있다. 도전층(360)은 그래핀층(330)에 저장된 전하가 이전되는 전하 저장공간을 제공한다.
도전층(360)은 폴리실리콘 또는 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 등의 일반 금속으로 이루어질 수 있다.
그래핀층(330)에는 복수의 홀(332)이 형성된다. 홀(332)은 일측으로 길이가 긴 슬릿일 수 있다.
도전층(360)에는 복수의 홀(362)이 형성된다. 홀(362)은 일측으로 길이가 긴 슬릿일 수 있다. 도전층(360)의 홀(362)과 그래핀층(330)의 홀(332)은 연통될 수 있다.
메모리 소자(300)는 게이트 전극(150)으로부터의 전계가 홀(332, 362)을 통해서 그래핀층(330) 하부의 기판(110)에 더 영향을 미치므로 상대적으로 구동전압이 낮아질 수 있다.
다른 구성요소는 도 1의 구성요소와 실질적으로 동일하므로 상세한 설명은 생략한다.
도 5의 메모리 소자의 작용은 도 1의 메모리 소자의 작용으로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
본 발명의 실시예에 따르면, 터널층없이도 기판과 접촉된 그래핀층 및 기판 사이의 쇼트키 배리어를 이용하여 그래핀층을 전하트랩층으로 이용할 수 있다.
전하의 이동도가 높은 그래핀층으로 이루어진 전하 트랩층은 트랩된 전하가 고르게 분포되므로 전하저장 특성이 양호해진다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 메모리 소자 110; 반도체 기판
122: 소스 영역 120: 드레인 영역
130: 그래핀층 140: 절연층
150: 게이트 전극
122: 소스 영역 120: 드레인 영역
130: 그래핀층 140: 절연층
150: 게이트 전극
Claims (13)
- 도전성 반도체 기판;
상기 기판 상에서 서로 이격되게 배치된 소스 및 드레인;
상기 소스 및 상기 드레인 사이의 상기 기판 상에서 상기 소스 및 상기 드레인으로부터 이격되며, 상기 기판과 접촉된 그래핀층; 및
상기 그래핀층 상방에 형성된 게이트 전극;을 구비하며,
상기 기판 및 상기 그래핀층 사이에 쇼트키 배리어가 형성되어 상기 그래핀층은 전하를 저장하며,
상기 게이트 전극에 인가되는 전압에 따라 상기 쇼트키 배리어의 크기가 변하는 그래핀층을 전하 트랩층으로 이용한 그래핀 메모리. - 제 1 항에 있어서,
상기 기판은 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 반도체를 포함하는 그래핀 메모리. - 제 1 항에 있어서,
상기 그래핀층은 1~4층의 그래핀으로 이루어진 그래핀 메모리. - 제 1 항에 있어서,
상기 그래핀층은 적어도 하나의 홀 또는 슬릿을 포함하는 그래핀 메모리. - 제 1 항에 있어서,
상기 그래핀층과 접촉되어 상기 기판과 마주보는 도전층을 더 구비한 그래핀 메모리. - 제 5 항에 있어서,
상기 도전층은 금속 또는 폴리실리콘으로 이루어진 그래핀 메모리. - 제 5 항에 있어서,
상기 그래핀층과 상기 도전층은 서로 이어지는 홀 또는 슬릿을 포함하는 그래핀 메모리. - 삭제
- 제 1 항에 있어서,
상기 게이트 전극은 평면상으로 볼 때 상기 그래핀층을 덮어서 상기 그래핀층에 노출된 상기 기판을 마주보는 그래핀 메모리. - 청구항 1의 그래핀 메모리의 구동방법에 있어서,
상기 드레인에 드레인 전압을 인가하고 상기 게이트 전극에 제1 게이트 전압을 인가하여 상기 그래핀층에서 저장 전하를 소거하는 단계;
상기 제1 게이트 전압과 반대 극성의 제2 게이트 전압을 상기 게이트 전극에 인가하여 상기 그래핀층에 상기 저장 전하를 저장하는 프로그램 단계; 및
상기 제2 게이트 전압과 동일한 극성의 제3 게이트 전압을 인가하고 상기 드레인으로 흐르는 드레인 전류를 측정하는 읽기 단계;를 구비한 구동방법. - 제 10 항에 있어서,
상기 프로그램 단계는 상기 쇼트키 배리어를 증가시키면서 상기 그래핀층을 상기 저장 전하로 도핑하는 단계인 구동방법. - 제 10 항에 있어서,
상기 소거 단계는 상기 쇼트키 배리어를 감소시키면서 상기 그래핀층을 상기 저장 전하와 반대되는 전하로 도핑하는 단계인 구동방법. - 제 10 항에 있어서,
상기 제3 게이트 전압은 상기 제2 게이트 전압 보다 크기가 작은 구동방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130016595A KR102046100B1 (ko) | 2013-02-15 | 2013-02-15 | 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 |
| US13/960,256 US9525076B2 (en) | 2013-02-15 | 2013-08-06 | Memory device using graphene as charge-trap layer and method of operating the same |
| CN201310351533.XA CN103996681B (zh) | 2013-02-15 | 2013-08-13 | 使用石墨烯作为电荷捕获层的存储器件以及其操作方法 |
| EP13188132.8A EP2767505B1 (en) | 2013-02-15 | 2013-10-10 | Memory device using graphene as charge-trap layer and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130016595A KR102046100B1 (ko) | 2013-02-15 | 2013-02-15 | 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140102990A KR20140102990A (ko) | 2014-08-25 |
| KR102046100B1 true KR102046100B1 (ko) | 2019-11-18 |
Family
ID=49304850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130016595A KR102046100B1 (ko) | 2013-02-15 | 2013-02-15 | 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9525076B2 (ko) |
| EP (1) | EP2767505B1 (ko) |
| KR (1) | KR102046100B1 (ko) |
| CN (1) | CN103996681B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102140148B1 (ko) | 2013-11-29 | 2020-07-31 | 삼성전자주식회사 | 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법 |
| KR102335773B1 (ko) | 2015-04-30 | 2021-12-06 | 삼성전자주식회사 | 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 |
| KR102356682B1 (ko) * | 2015-05-11 | 2022-01-27 | 삼성전자주식회사 | 2ｄ 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법 |
| KR102369715B1 (ko) | 2017-06-12 | 2022-03-03 | 삼성전자주식회사 | 이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040179391A1 (en) | 2003-03-11 | 2004-09-16 | Arup Bhattacharyya | Electronic systems, constructions for detecting properties of objects, and assemblies for identifying persons |
| US20100025660A1 (en) | 2008-07-31 | 2010-02-04 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| US20130001516A1 (en) * | 2010-03-15 | 2013-01-03 | Arthur Foster Hebard | Graphite and/or graphene semiconductor devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3543052A (en) | 1967-06-05 | 1970-11-24 | Bell Telephone Labor Inc | Device employing igfet in combination with schottky diode |
| JP3769120B2 (ja) * | 1998-05-08 | 2006-04-19 | 株式会社東芝 | 半導体素子 |
| US6720613B1 (en) * | 2003-01-15 | 2004-04-13 | Macronix International Co., Ltd. | Method of fabricating multi-bit flash memory |
| US7602009B2 (en) * | 2005-06-16 | 2009-10-13 | Micron Technology, Inc. | Erasable non-volatile memory device using hole trapping in high-K dielectrics |
| KR20090010758A (ko) * | 2007-07-24 | 2009-01-30 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
| KR101463064B1 (ko) * | 2007-10-17 | 2014-11-19 | 삼성전자주식회사 | 나노도트 형성방법, 이 방법으로 형성된 나노도트를포함하는 메모리 소자 및 그 제조방법 |
| DE102008055100A1 (de) | 2008-12-22 | 2010-07-01 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Unipolarer Hetero-Junction-Sperrschicht-Transistor |
| KR101198301B1 (ko) * | 2010-01-08 | 2012-11-07 | 서울대학교산학협력단 | 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법 |
| KR20120033722A (ko) * | 2010-09-30 | 2012-04-09 | 한국전자통신연구원 | 그래핀 산화물 메모리 소자 및 그 제조 방법 |
| KR101920712B1 (ko) | 2011-08-26 | 2018-11-22 | 삼성전자주식회사 | 튜너블 배리어를 구비한 그래핀 스위칭 소자 |
| KR101906972B1 (ko) | 2012-04-18 | 2018-10-11 | 삼성전자주식회사 | 튜너블 배리어를 구비한 그래핀 스위칭 소자 |
| KR101910579B1 (ko) | 2012-10-29 | 2018-10-22 | 삼성전자주식회사 | 튜너블 배리어를 구비한 그래핀 스위칭 소자 |
-
2013
- 2013-02-15 KR KR1020130016595A patent/KR102046100B1/ko active IP Right Grant
- 2013-08-06 US US13/960,256 patent/US9525076B2/en active Active
- 2013-08-13 CN CN201310351533.XA patent/CN103996681B/zh active Active
- 2013-10-10 EP EP13188132.8A patent/EP2767505B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040179391A1 (en) | 2003-03-11 | 2004-09-16 | Arup Bhattacharyya | Electronic systems, constructions for detecting properties of objects, and assemblies for identifying persons |
| US20100025660A1 (en) | 2008-07-31 | 2010-02-04 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| US20130001516A1 (en) * | 2010-03-15 | 2013-01-03 | Arthur Foster Hebard | Graphite and/or graphene semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US9525076B2 (en) | 2016-12-20 |
| CN103996681B (zh) | 2018-08-24 |
| EP2767505B1 (en) | 2017-07-19 |
| EP2767505A1 (en) | 2014-08-20 |
| CN103996681A (zh) | 2014-08-20 |
| KR20140102990A (ko) | 2014-08-25 |
| US20140231820A1 (en) | 2014-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9780170B2 (en) | Semiconductor memory device | |
| US9431257B2 (en) | Salicided structure to integrate a flash memory device with a high κ, metal gate logic device | |
| KR101208785B1 (ko) | 인터폴리 전하 트래핑 구조를 갖는 플로팅 게이트 메모리 디바이스 | |
| US7719050B1 (en) | Low power electrically alterable nonvolatile memory cells and arrays | |
| TWI549264B (zh) | 非揮發性半導體記憶裝置 | |
| US10217872B2 (en) | Semiconductor device and its manufacturing method | |
| KR101244768B1 (ko) | 그래핀 게이트 전극을 이용한 비휘발성 메모리 소자 | |
| US20060001053A1 (en) | Method and apparatus transporting charges in semiconductor device and semiconductor memory device | |
| KR20190008048A (ko) | 강유전성 메모리 소자 | |
| US20090057745A1 (en) | Inverted nonvolatile memory device, stack module, and method of fabricating the same | |
| JP6998267B2 (ja) | 半導体装置およびその製造方法 | |
| KR102046100B1 (ko) | 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 | |
| CN109994488B (zh) | 一种nor型存储组、存储装置及制作方法 | |
| US7586137B2 (en) | Non-volatile memory device and method of fabricating the same | |
| US7851847B2 (en) | Flash memory device and method of erasing the same | |
| Lee et al. | A novel charge-trapping-type memory with gate-all-around poly-Si nanowire and HfAlO trapping layer | |
| US10312254B2 (en) | Semiconductor device and a manufacturing method thereof | |
| TWM525526U (zh) | 記憶體單元及記憶體單元陣列 | |
| KR20200134818A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US20220271220A1 (en) | Semiconductor element and method for manufacturing same | |
| EP1748473A2 (en) | Non-volatile memory transistor with distributed charge storage sites | |
| JP4486027B2 (ja) | 半導体デバイスおよび半導体メモリデバイスにおける電荷を輸送する方法および装置 | |
| KR101608886B1 (ko) | 비휘발성 메모리 소자 | |
| KR20090110806A (ko) | 인터폴리 전하 트래핑 구조를 갖는 플로팅 게이트 메모리 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |