KR102027711B1 - 온도 독립적 발진기를 위한 장치 및 방법 - Google Patents

온도 독립적 발진기를 위한 장치 및 방법 Download PDF

Info

Publication number
KR102027711B1
KR102027711B1 KR1020187003252A KR20187003252A KR102027711B1 KR 102027711 B1 KR102027711 B1 KR 102027711B1 KR 1020187003252 A KR1020187003252 A KR 1020187003252A KR 20187003252 A KR20187003252 A KR 20187003252A KR 102027711 B1 KR102027711 B1 KR 102027711B1
Authority
KR
South Korea
Prior art keywords
node
transistor
voltage
coupled
capacitor
Prior art date
Application number
KR1020187003252A
Other languages
English (en)
Other versions
KR20180022986A (ko
Inventor
둥 판
쥔 우
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20180022986A publication Critical patent/KR20180022986A/ko
Application granted granted Critical
Publication of KR102027711B1 publication Critical patent/KR102027711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Dram (AREA)

Abstract

온도 독립적 발진기 회로들에 대한 장치들 및 방법들이 본원에 개시된다. 장치는 커패시터(314)의 충전 및 방전에 기초하여 그리고 또한 기준 전압에 기초하여 주기적인 펄스를 제공하도록 구성된 펄스 발생기 회로(326)를 포함할 수 있다. 펄스 발생기 회로(326)는 제1 기준 전압 및 제1 노드 사이에 연결되는 커패시터(314)로서, 주기적인 펄스에 반응하여 노드를 통해 충전 및 방전되도록 구성되는, 상기 커패시터(314), 제2 노드 및 제2 기준 전압 사이에 직렬로 연결되는 레지스터(316) 및 다이오드(320), 및 제1 노드 및 제2 노드에 연결되고 제1 노드 및 제2 노드 상의 전압들에 기초하여 상기 주기적인 펄스를 제공하도록 구성된 비교기(322)로서, 주기적인 펄스의 주기는 레지스터(316) 및 전류에 적어도 기초하는, 상기 비교기를 포함할 수 있다.

Description

온도 독립적 발진기를 위한 장치 및 방법
발진기들은 선택 주기의 발진 신호를 제공함으로써 다양한 동작 및 회로의 타이밍을 제어하기 위해 집적 회로들에 포함될 수 있다. 예를 들어, 발진기들은 다양한 동작 이를테면 기록 동작들, 판독 동작들, 재생 동작들 등의 타이밍을 제어하기 위해 메모리에 포함될 수 있다. 몇몇 발진기는 그것들의 회로들 예를 들어 RC 발진기들의 저항 및 정전 용량 특성들에 기초하여 동작할 수 있다. 그러나, 이러한 발진기들은 원치 않은 방식들로 온도들을 조종함으로써 영향을 받을 수 있다. 예를 들어, 발진기들의 저항, 전류 및 전압 특성들은 온도가 변함에 따라 달라질 수 있다. 이러한 변화 특성들은 발진 신호의 주기의 변화를 야기할 수 있으며, 이는 호스트 집적 회로의 동작들에 악영향을 미칠 수 있다. 주기의 변화로 인한 악영향은 적어도 전력 소비 증가 및 회로 동작들의 바람직하지 않은 타이밍을 포함할 수 있다.
온도 독립적 발진기 회로들에 대한 예시적인 장치들 및 방법들이 본원에 개시된다. 예시적인 장치는 커패시터의 충전 및 방전에 기초하여 그리고 또한 제1 기준 전압 및 제2 기준 전압에 기초하여 주기적인 펄스를 제공하도록 구성된 펄스 발생기 회로를 포함할 수 있다. 상기 펄스 발생기는 상기 커패시터, 레지스터, 다이오드 및 비교기를 포함할 수 있다. 상기 커패시터는 상기 제1 기준 전압 및 제1 노드 사이에 연결될 수 있고, 상기 주기적인 펄스에 반응하여 상기 제1 노드를 통해 충전 및 방전되도록 구성될 수 있다. 상기 레지스터 및 다이오드는 제2 노드 및 상기 제2 기준 전압 사이에 직렬로 연결될 수 있다. 상기 비교기는 상기 제1 노드 및 상기 제2 노드에 연결되고 상기 제1 노드 및 상기 제2 노드 상의 전압들에 기초하여 상기 주기적인 펄스를 제공하도록 구성될 수 있다. 상기 주기적인 펄스의 주기는 상기 레지스터 및 전류에 적어도 기초할 수 있다.
다른 예시적인 장치는 주기적인 펄스 신호를 제공하도록 구성된 펄스 발생기를 포함할 수 있다. 상기 펄스 발생기는 전류원, 커패시터, 레지스터, 다이오드 및 비교기를 포함할 수 있다. 상기 전류원은 정전류를 제공하도록 구성될 수 있고, 상기 커패시터는 제1 노드 및 제1 기준 전압 사이에 연결되고 상기 주기적인 펄스 신호에 반응하여 충전 및 방전하도록 구성될 수 있다. 상기 레지스터 및 다이오드는 제2 노드 및 제2 기준 전압 사이에 직렬로 연결될 수 있고, 상기 비교기는 각각 제1 입력 및 제2 입력에서 상기 제1 노드 및 상기 제2 노드에 연결되고, 상기 주기적인 펄스 신호를 제공하도록 구성될 수 있되, 상기 주기적인 펄스 신호의 주기는 상기 커패시터, 상기 레지스터 및 상기 정전류에 적어도 부분적으로 기초한다. 상기 예시적인 장치는 상기 펄스 신호 발생기에 연결되고 상기 주기적인 펄스 신호에 기초하여 주기적인 출력 신호를 제공하도록 구성된 플립 플롭을 더 포함할 수 있다.
다른 예시적인 장치는 재생 타이밍 회로 및 발진기 회로를 포함할 수 있다. 상기 재생 타이밍 회로는 발진기 신호의 다수의 주기에 기초하여 재생 명령들을 제공하도록 구성될 수 있고, 상기 발진기 회로는 상기 재생 타이밍 회로에 연결되고 주기를 갖는 상기 발진기 신호를 제공하도록 구성될 수 있다. 상기 발진기 회로는 펄스 신호에 반응하여 상기 발진기 신호를 제공하도록 구성된 플립-플롭, 및 상기 플립-플롭에 연결되고 상기 펄스 신호를 제공하도록 구성된 펄스 발생기 회로를 포함할 수 있다. 상기 펄스 발생기 회로는 적어도 커패시터 및 비교기를 포함할 수 있다. 상기 커패시터는 제1 노드 및 제1 기준 전압 사이에 연결되고 상기 펄스 신호에 반응하여 충전 및 방전하도록 구성될 수 있다. 상기 비교기는 상기 제1 노드에 연결되는 제1 입력, 제2 기준 전압에 연결되는 제2 입력, 및 상기 플립-플롭에 연결되는 출력을 가질 수 있고, 상기 비교기의 상기 출력은 상기 펄스 신호를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 재생 타이밍 회로를 포함하는 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 발진기 회로의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 발진기 회로의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 타이밍 선도이다.
도 5는 본 발명의 일 실시예에 따른 재생 타이밍 회로를 포함하는 메모리를 도시한다.
온도 독립적 발진기 회로들에 대한 장치들 및 방법들이 본원에 개시된다. 온도 독립적 발진기 회로들은 온도의 변화에 대하여 달라지는 주기를 갖는 발진 신호들을 제공하는 것에 덜 민감할 수 있다. 소정의 세부사항들이 본 발명의 실시예들에 대한 충분한 이해를 제공하기 위해 아래에 제시된다. 그러나, 본 발명의 실시예들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 해당 기술분야의 통상의 기술자에게 명백할 것이다. 또한, 본원에 설명된 본 발명의 특정 실시예들은 예로서 제공되고 본 발명의 범위를 이러한 특정 실시예들로 제한하는 것으로 사용되지 않아야 한다. 다른 경우들에서, 주지된 회로들, 제어 신호들, 타이밍 프로토콜들 및 소프트웨어 동작들은 본 발명을 불필요하게 모호하게 하는 것을 회피하기 위해 상세하게 제시되지 않았다.
언급한 바와 같이, 발진기 회로들은 집적 회로 상의 다른 회로들 각각의 동작의 타이밍을 제어하기 위해 그것들에 바람직한 주기들의 발진 신호들을 제공할 수 있다. 동작들의 타이밍은 회로들이 의도된 대로 동작하기 위해 일정한, 변하지 않는 주기를 필요로 할 수 있다. 예를 들어, 메모리들은 내부에 저장된 데이터의 유효성을 보장하기 위해 하나 이상의 동작을 주기적으로 수행할 수 있다. 예를 들어, 동적 랜덤 액세스 메모리(DRAM)는 저장된 데이터 예를 들어 데이터를 나타내는 저장된 전하를 "재생"하는 재생 동작들을 주기적으로 수행할 수 있는데, 이는 DRAM들이 휘발성이기 때문이다. 재생 동작들은 저장된 데이터의 유효성을 보장하기 위해 사용된다.
재생 동작의 타이밍은 바람직한 주기의 발진 신호를 제공하는 발진기 회로에 기초할 수 있다. 발진 신호의 주기 또는 그 미분에 기초하여, 재생 동작은 예를 들어 하나 이상의 메모리 셀 상에서 수행될 수 있다. 그 자체의 특유한 주기를 가질 수 있는 재생 동작은 메모리 셀들의 유지 특성들에 기인하여 온도에 따라 달라질 수 있다. 예를 들어, 상대적으로 저온에서, 메모리 셀들은 보다 양호한 유지 특성들을 가질 수 있으며, 이는 재생 동작들이 덜 빈번하게 발생할 수 있게 할 수 있다. 그에 반해, 상대적으로 고온에서, 메모리 셀들은 보다 열악한 유지 특성들을 가질 수 있으며, 이는 재생 동작들이 보다 빈번하게 발생할 수 있게 할 수 있다. 그에 따라, 재생 동작들의 타이밍은 메모리 셀에 저장된 데이터의 유효성에 영향을 미칠 수 있다. 환언하면, 연속적인 재생 동작들 간 주기가 데이터의 유효성에 영향을 미칠 수 있다.
또한 언급한 바와 같이, 종래 발진기들은 상당한 온도 의존성을 가질 수 있다, 예를 들어 발진기들에 의해 제공되는 발진 신호들의 주기가 온도에 대하여 달라질 수 있다. 종래 재생 타이밍 회로들은 상대적으로 작은 온도 범위에 걸친 발진 신호들에 대한 그러한 변화는 받아들일 수 있을 수 있으나, 다른 온도 범위에서는 그렇게 하는데 힘들 수 있다. 예를 들어, 재생 타이밍 회로는 온도 극치, -6℃ 이하 90℃ 이상에서 발진 신호에 대한 변화를 보상할 수 없을 수 있는데 이는 발진 신호의 주기의 변화가 너무 클 수 있기 때문이다. 극저온에서, 종래 발진기 회로의 전류는 바람직하지 않게 증가할 수 있다. 전류의 증가는 전력 소비의 증가로 또한 재생 동작의 타이밍의 증가로 이어질 수 있다, 예를 들어 재생 동작들 간 주기가 감소할 수 있다. 그에 반해, 극고온에서, 재생 동작의 타이밍은 감소할 수 있으며, 예를 들어 재생 동작들 간 주기가 증가할 수 있으며, 이는 메모리 셀들이 바람직한 빈도로 재생되지 않게 할 수 있고 데이터의 손실로 이어질 가능성이 있다. 그에 따라, 온도 독립적인 예를 들어 제로의 온도 계수를 갖는 발진기 회로를 갖는 것이 바람직할 수 있다.
도 1은 본 발명의 일 실시예에 따른 재생 타이밍 회로(100)를 포함하는 장치의 블록도이다. 예시적인 장치들은 전자 디바이스, 스마트폰, 컴퓨팅 디바이스, 웨어러블 전자 디바이스 등을 포함할 수 있다. 재생 타이밍 회로(100)는 예를 들어 메모리에 포함될 수 있고, 메모리의 하나 이상의 메모리 셀이 재생되게 할 수 있다. 예시적인 메모리들은 휘발성 메모리들 이를테면 DRAM, 또는 저장된 데이터를 유지하기 위해 주기적인 재생 동작들을 필요로 하는 다른 메모리들을 포함한다. 재생 타이밍 회로(100)는 적어도 발진기 회로(102) 및 재생 회로(104)를 포함할 수 있다. 발진기 회로(102)는 발진 신호(발진기 출력(OSCILLATOR OUT))를 재생 회로(104)에 제공할 수 있다. 그에 반응하여, 재생 회로(104)는 재생 명령(REFRESH COMMAND) 신호를 제공할 수 있다.
발진기 회로(102)는 주기(tOsc)를 갖는 발진 신호(발진기 출력)를 생성할 수 있다. 주기(tOsc)는 발진기 회로(102)의 적어도 정전 용량 및 저항 특성에 의해 결정될 수 있다. 발진기 회로(102)는 하나 이상의 트랜지스터 및 하나 이상의 저항 및 용량성 구성요소들을 포함할 수 있다. 구성요소들 중 하나 이상은 발진기 출력 신호에 대한 온도 영향을 제거 또는 감소시키도록 선택될 수 있다. 다시 말해, 발진기 회로(102)는 발진기 회로(102)의 온도 계수가 발진기 출력 신호의 tOcs의 주기에 대해 무시가능한 영향을 가질 수 있도록 또는 어떤 영향도 가지지 않을 수 있도록 구성요소들을 포함하고 동작 조건들을 갖도록 구성될 수 있다. 예를 들어, 발진기 회로(102)는 그것들 각각의 온도 계수들이 서로 상쇄될 수 있도록 하나 이상의 레지스터를 포함하고 하나 이상의 기준 전류를 제공할 수 있으며, 이는 발진 신호(발진기 출력)가 온도 의존성을 갖지 않거나 감소되게 할 수 있다. 제로의 온도 계수를 가지면 발진기 회로(102)가 온도에 대해 달라지지 않는(예를 들어 온도 독립적인) 주기(tOsc)를 갖는 발진기 출력 신호를 제공할 수 있게 할 수 있다.
재생 회로(104)는 적어도 발진기 회로(102)로부터 수신된 발진기 출력 신호에 기초하여 재생 명령을 제공할 수 있다. 재생 명령은 주기적으로 제공될 수 있으며, 그에 따라 재생 명령은 tREF의 주기를 가질 수 있게 된다. tREF 주기는 tOsc 주기에 기초할 수 있거나 tOsc 주기의 미분일 수 있고, 또한 호스트 메모리의 온도에 기초할 수 있다. 메모리 셀 유지 특성들의 온도 의존성에 기인하여, tREF 주기는 저장된 데이터가 손실되지 않음을 보장하려는 시도로 온도에 따라 달라질 수 있다. 온도 의존적이지 않은 주기를 갖는 발진기 출력 신호를 수신함으로써, 재생 회로(104)는 넓은 온도 범위에 걸쳐 바람직한 시간에 재생 명령 신호를 제공할 수 있을 수 있다.
도 2는 본 발명의 일 실시예에 따른 발진기 회로(200)의 블록도이다. 발진기 회로(200)는 도 1의 발진기 회로(102)의 예일 수 있다. 발진기 회로(200)는 본원에서 펄스 발생기로도 지칭될 수 있는 펄스 발생기 회로(202), 및 플립-플롭(204)을 포함할 수 있다. 펄스 발생기 회로(202)는 펄스 출력(PULSE OUT) 신호을 플립-플롭(204)에 제공할 수 있다. 펄스 출력 신호를 수신하는 것에 반응하여, 플립-플롭(204)은 발진기 출력 신호를 제공할 수 있으며, 이는 발진기 회로(200)의 출력일 수 있다. 발진기 출력 신호의 주기(tOsc)는 펄스 출력 신호의 주기에 기초할 수 있다.
펄스 발생기 회로(202)는 펄스 출력을 플립-플롭(204)에 제공할 수 있다. 펄스 출력 신호의 주기(tPU)는 펄스 발생기 회로(202)에 포함되는 하나 이상의 회로 구성요소에 기초하여 온도 독립적일 수 있다. 몇몇 실시예에서, 주기(tPU)는 펄스 발생기 회로(202)의 RC 시상수에 의해 결정될 수 있다. RC 시상수를 제공하는 별개의 구성요소들은 온도 의존적일 수 있지만, 예를 들어 그것들 각각의 값들이 온도에 대하여 달라지지만, 구성요소들의 조합은 tPU가 온도 독립적일 수 있도록 할 수 있다. 예를 들어, 저항성 구성요소는 양의 온도 계수를 가질 수 있다, 예를 들어 구성요소의 저항 값은 온도의 증가에 따라 증가하는 반면, 예를 들어, p-n 접합에 의해 제공되는 전압 레벨은 음의 온도 계수를 가질 수 있다, 예를 들어 전압 레벨은 온도와 반대로 달라진다. 몇몇 실시예에서, 양극성 접합 트랜지스터의 접합은 전압 레벨을 제공할 수 있다. 몇몇 실시예에서, n-MOS p-n 접합은 전압 레벨을 제공할 수 있다. 추가적으로, 또한 주기(tPU)의 온도 의존성에 또한 영향을 미칠 수 있는 전류 레벨이 주기(tPU)의 시간 의존성을 제거하기 위해 사용될 수 있다. 그에 따라, 실질적으로 동등한 그러나 정반대 온도 계수들을 갖는 구성요소들을 포함함으로써, 펄스 발생기 회로(202)의 온도 계수는 발진기 출력 신호의 주기(tPU)에 어떤 영향도 가지지 않을 수 있거나 제한된 영향을 가질 수 있다.
플립-플롭(204)은 펄스 발생기 회로(202)로부터 펄스 출력 신호를 수신할 수 있고 그에 반응하여 발진기 출력 신호를 제공할 수 있다. 펄스 출력 신호는 예를 들어 플립-플롭(204)의 클록 입력에서 수신될 수 있다. 몇몇 실시예에서, 플립-플롭(204)은 상승 에지 트리거 플립-플롭일 수 있다. 발진기 출력 신호는 예를 들어 tOsc의 주기를 갖는, 구형파일 수 있으며, 이는 펄스 출력 신호의 주기(tPU)에 의해 결정될 수 있다. 몇몇 실시예에서, 발진기 출력 신호의 주기는 펄스 출력 신호의 주기와 동일할 수 있다. 발진기 출력 신호는 주기적인 기준 신호로서, 예를 들어 재생 회로 이를테면 도 1의 재생 회로(104)에 제공될 수 있다.
도 3은 본 발명의 일 실시예에 따른 발진기 회로(300)의 개략도이다. 발진기 회로(300)는 도 1의 발진기 회로(102) 및/또는 도 2의 발진기 회로(200)의 예일 수 있다. 발진기 회로(300)는 tOsc의 주기를 갖는 발진기 출력 신호를 제공할 수 있다. 발진기 회로(300)는 펄스 발생기 회로(326) 및 플립-플롭(324)을 포함할 수 있다. 펄스 발생기 회로(326)는 트랜지스터들(302, 304, 306, 308 및 310), 커패시터(314), 레지스터들(312, 316 및 318), 다이오드(320) 및 비교기(322)를 포함할 수 있다. 몇몇 실시예에서, 트랜지스터들(302-308)은 p-채널 트랜지스터들일 수 있는 한편, 트랜지스터(310)는 n-채널 트랜지스터일 수 있다. 다른 실시예들에서, 트랜지스터들(302-310)은 상이한 유형들의 트랜지스터들일 수 있다. tOsc의 주기는 적어도 커패시터(314)의 정전 용량, 레지스터(316), 다이오드(320)의 p-n 접합 전압 및 전류(I)에 의해 결정될 수 있다.
트랜지스터(302)는 소스에서 기준 전압(VEQ)에 연결될 수 있고, 또한 드레인에 의해 레지스터(312)를 통해 기준 전압(VSS)에 연결될 수 있다. 몇몇 실시예에서, VSS는 접지 기준일 수 있고, VEQ는 공급 전압일 수 있다. 예를 들어, VEQ는 대략 1.3 볼트 내지 1.4 볼트일 수 있다. 트랜지스터(302)는 게이트에 연결된 드레인과 다이오드-결합될 수 있다. 또한 트랜지스터(302)의 게이트는 트랜지스터들(304 및 306)의 게이트들에 연결될 수 있다. 또한 트랜지스터(304)는 소스에서 기준 전압(VEQ)에 연결될 수 있고, 드레인에서 트랜지스터(308)의 소스에 연결될 수 있다. 트랜지스터(306)는 소스에서 기준 전압(VEQ)에 연결될 수 있고, 또한 드레인에서 레지스터(316)를 통해 노드(n2)에 연결될 수 있다. 트랜지스터(302) 및 레지스터(312)의 조합은 정전류(I)를 제공하는 전류원으로서 구성될 수 있다. 추가적으로, 트랜지스터들(304 및 306)은 그것들 각각의 게이트들을 통해 연결되는 트랜지스터들(302)과 전류 미러들을 형성할 수 있다. 그에 따라, 정전류(I)가 트랜지스터들(304 및 306)에 의해 제공될 수 있다.
트랜지스터(308)는 소스에서 트랜지스터(304)의 드레인에 연결될 수 있고, 또한 드레인에서 노드(n1)에 연결될 수 있다. 트랜지스터(310)는 드레인에서 노드(n1)에 연결될 수 있고, 소스에서 기준 전압(VSS)에 연결될 수 있다. 커패시터(314)는 노드(n1) 및 기준 전압(VEQ) 사이에 연결될 수 있다. 또한 노드(n1)는 비교기(322)의 비-반전 입력에 연결될 수 있다. 트랜지스터들(308 및 310)의 게이트들은 함께 연결될 수 있고 또한 비교기(322)의 출력에 연결될 수 있다. 트랜지스터들(308 및 310)의 게이트들에 인가되는 전압에 따라, 정전류(I)는 트랜지스터(308)를 통해 노드(n1)로 흐를 수 있으며, 그 결과, 이는 커패시터(314)로 흐를 수 있다. 커패시터(314)는 정전류(I)가 노드(n1)로 흐르고 있을 때 충전될 수 있다. 추가적으로 그리고 또한 트랜지스터들(308 및 310)의 게이트들에 인가되는 전압에 따라, 전류는 노드(n1)로부터 전압원(VSS)으로 흐를 수 있으며, 이는 커패시터(314)의 방전을 야기할 수 있다. 몇몇 실시예에서, 커패시터(314)를 비교적 빠른 속도로 방전시키는 것이 바람직할 수 있으며, 이는 트랜지스터(310)를 비교적 크게 구성함으로써 제공될 수 있다.
다이오드(320)는 레지스터(318)를 통해 노드(n2)에 연결될 수 있고, 또한 전압원(VSS)에 연결될 수 있다. 몇몇 실시예에서, 다이오드(320)는 양극성 접합 트랜지스터(BJT)일 수 있다. 몇몇 실시예에서, 다이오드(320)는 n-MOS p-n 접합 다이오드일 수 있다. 레지스터(318) 및 다이오드(320)의 조합은 노드(n2)에 기준 전압을 제공할 수 있다.
비교기(322)는 반전 입력 및 비-반전 입력을 가질 수 있으며, 비-반전 입력은 노드(n1)에 연결되고 반전 입력은 노드(n2)에 연결된다. 비교기(322)의 출력은 트랜지스터들(308 및 310)의 게이트들에 연결될 수 있고, 또한 플립-플롭(324)의 입력에 연결될 수 있다. 비교기(322)는 노드들(n1 및 n2) 상의 각각의 전압들에 기초하여 펄스 출력 신호를 제공할 수 있다. 펄스 출력 신호는 커패시터(314), 레지스터(318), 다이오드(320)의 접합 전압, 및 정전류(I)에 적어도 부분적으로 기초하여 주기(tPU)를 가질 수 있다.
플립-플롭(324)은 데이터 입력에 연결되는 반전 출력을 가질 수 있다. 또한 플립-플롭(324)의 반전 출력은 발진기 출력 신호를 제공할 수 있다. 플립-플롭(324)의 클록 입력은 비교기(322)의 출력에 연결될 수 있다. 발진기 출력 신호는 주기(tOsc)를 가질 수 있으며, 이는 펄스 출력 신호의 주기(tPU)에 기초할 수 있다. 몇몇 실시예에서, 발진기 출력 신호는 예를 들어, 재생 회로 이를테면 도 1의 재생 회로(104)에 제공될 수 있다.
펄스 출력 신호는 각각, 노드들(n1 및 n2) 상의 상대 전압들(Vn1 및 Vn2)에 기초할 수 있다. 펄스 출력 신호는 그것들의 상이한 트랜지스터 유형들에 기인하여 트랜지스터들(308 및 310)을 교대로 이네이블 및 디세이블할 수 있다. 나아가, 전압(Vn2)은 상대적으로 일정할 수 있는 한편, 전압(Vn1)은 시간-가변적일 수 있다. 전압(Vn2)은 정전류(I), 레지스터(318), 및 다이오드(320)의 접합 전압에 의해 결정될 수 있다. 다이오드(320)가 BJT인 실시예에서, 베이스-이미터 접합 전압은 다이오드(320) 전압일 수 있다. 전압(Vn1)은 커패시터(314)의 충전 및 방전에 기인하여 시간-가변적일 수 있다. 전압(Vn1)은 예를 들어, 톱니 패턴을 가질 수 있다. 나아가, 펄스 출력 신호가 또한 시간-가변적일 수 있고, 주기(tPU)의 주기적인 펄스들을 형성할 수 있다. 펄스들은 전압들(Vn1 및 Vn2)이 동일할 때 발생할 수 있다.
동작 시, 펄스 출력 신호의 전압 레벨은 트랜지스터들(308 및 310)을 이네이블/디세이블할 수 있으며, 이는 커패시터(314)가 충전 및 방전하게 할 수 있다. 예를 들어, 펄스 출력의 전압 레벨이 하이(high)일 때, 트랜지스터(308)는 디세이블될 수 있는 한편 트랜지스터(310)는 이네이블될 수 있다. 그에 따라, 전류는 노드(n1)로부터 전압원(VSS)으로 흐르기 시작할 수 있으며, 이는 커패시터(314)가 방전하게 할 수 있다. 그에 반해, 펄스 출력의 전압 레벨이 로우(low)일 때, 트랜지스터(308)는 이네이블될 수 있는 한편 트랜지스터(310)는 디세이블될 수 있다. 그에 따라, 전류(I)는 노드(n1)로 흐를 수 있으며, 이는 커패시터(314)를 충전할 수 있다. 트랜지스터들(308 및 310)을 교대로 이네이블 및 디세이블한 결과, 전압(Vn1)은 커패시터(314)의 충전 및 방전에 반응하여 달라질 수 있다. 그에 따라, 비교기(322)의 반전 입력은 커패시터(314)의 충전 및 방전 시간에 기초하여 시간 가변적인 입력 전압을 수신할 수 있다.
언급한 바와 같이, 전압(Vn2)은 정전류(I), 레지스터(318), 및 다이오드(320)의 접합 전압에 의해 결정될 수 있다. 비교기(322)의 반전 입력은 노드(n2)로부터 임의의 전류를 끌어당기지 않을 수 있기 때문에, 정전류(I)는 레지스터(316), 레지스터(318) 및 다이오드(320)를 통해 흐를 수 있다. 그에 따라, 전압(Vn2)은 식 I*R3 + Vbe에 의해 기술될 수 있다.
펄스 출력 신호의 주기(tPU)는 펄스 발생기 회로(326)의 RC 특성에 의해 결정될 수 있다. 주기(tPU)는 다음 식에 의해 결정될 수 있다:
tPU = (C*V)/I. (식 1)
여기서 C는 커패시터(314)의 정전 용량이고, V는 노드(n2)에서의 전압이며, I는 정전류(I)이다. V를 위에서 제시된 전압(Vn2)로 대체하면 다음 식이 될 수 있다:
tPU = C*(R3+Vbe/I) (식 2)
여기서 C는 위와 동일하고, R3는 레지스터(318)의 저항이며, Vbe는 다이오드(320)가 BJT로 형성된다는 가정 하에, 다이오드(320)의 접합 전압이다.
위에서 논의된 바와 같이, 주기(tPU)는 펄스 발생기 회로(326)의 온도 계수에 영향을 받지 않는 것, 예를 들어 주기는 온도에 대해 달라지지 않는 것이 바람직하다. 그러나, 펄스 발생기 회로(326)의 구성요소들 중 몇몇은 비-제로 온도 계수들을 가질 수 있다. 예를 들어, 레지스터(318)는 양의 온도 계수를 가질 수 있는 반면, 접합 전압(Vbe) 및 정전류(I) 양자는 음의 온도 계수들을 가질 수 있다. 그에 따라, 식 2에 기초하여, 저항(R3) 및 전류(I)는 R3 및 Vbe/I의 온도 계수들이 서로 상쇄되도록 구성될 수 있다. 그 결과, 주기(tPU)는 펄스 발생기 회로(326)의 구성요소들의 비-제로 온도 계수들에 의해 영향을 받지 않을 수 있다. 또한 Vbe가 주기(tPU)의 온도 계수에 영향을 미칠 수 있으나, 주어진 Vbe는 접합 전압(Vbe)에 영향을 미치고/거나 그것을 결정할 수 있는 제조 물질들 및 방법의 선택에 기초하여 가정될 수 있다.
도 4는 본 발명의 일 실시예에 따른 타이밍 선도(400)이다. 타이밍 선도(400)는 전압들(Vn1, Vn2) 및 신호들(펄스 출력 및 발진기 출력)이 시간에 따라 달라질 때 그것들을 도시할 수 있다. 논의를 용이하게 하기 위해, 도 4는 도 3을 참조하여 논의될 것이다. 위에서 논의된 바와 같이, 전압(Vn2)은 비 시간-가변적일 수 있고, 몇몇 실시예에서, 상대적으로 고전압일 수 있다. 예를 들어, 전압(Vn2)은 약 0.8 볼트 내지 1.0 볼트일 수 있다.
시간(to)에서 시간(t1)까지, 펄스 출력은 저전압, 예를 들어 제로에 있을 수 있으며, 이는 트랜지스터(308)를 이네이블하고 트랜지스터(310)를 디세이블할 수 있다. 트랜지스터(308)가 이네이블되고 트랜지스터(310)가 디세이블됨에 따라, 커패시터(314)는 전류(I)에 기인하여 충전되기 시작할 수 있다. 커패시터(314)를 충전하면 전압(Vn1)이 제로로부터 증가하게 될 수 있다. 커패시터(314)로 인해, 전압(Vn1)은 결과적으로 상승할 수 있다. to에서 t1까지의 시간 동안, 발진기 출력 신호는 저전압에 있을 수 있다.
시간(t1)에서, 전압(Vn1)은 전압(Vn2)에 이를 수 있으며, 이는 비교기(322)가 펄스 출력 신호에 고전압을 제공하게 할 수 있다. 펄스 출력이 고전압에 있을 때, 트랜지스터(308)는 디세이블될 수 있고 트랜지스터(310)는 이네이블될 수 있으며, 이는 커패시터(314)가 기준 전압(VSS)으로 빠르게 방전하게 할 수 있다. 추가적으로, 펄스 출력 신호의 하이로의 변화는 플립-플롭(324)을 그것의 출력의 전압 레벨을 하이로 바뀌게 트리거할 수 있다. 그에 따라, 시간(t1)에서 시간(t2)까지, 발진기 출력 신호는 고전압 레벨로 유지될 수 있다. 그러나, 펄스 출력 신호는 커패시터(314)의 빠른 방전에 기인하여 시간(t1)에서 저전압으로 빠르게 돌아갈 수 있다. 펄스 출력 신호는 전압들(Vn1 및 Vn2)이 동일할 때 발생하는 펄스로서 특징지어질 수 있다.
시간(t1)에서 시간(t2)까지, 방금 논의된 전압 변화들의 시퀀스가 다시 발생하여 펄스 출력 신호가 시간(t2)에 펄스를 제공하게 할 수 있다. 이러한 펄스는 발진기 출력 신호가 저전압으로 바뀌게 할 수 있다. 따라서, 시간이 계속됨에 따라, 발진기 출력 신호는 주기(tOsc)의 주기적인 신호를 제공할 수 있다.
tOsc의 주기는 전압(Vn2), 및 전압(Vn1)의 전압 증가 속도에 기초할 수 있다. 전압(Vn1)의 증가 속도는 커패시터(314) 및 전류(I)에 기초할 수 있다. 예를 들어, 주어진 전류(I)에서, tOsc에 보다 긴 주기를 제공하기 위해 큰 정전 용량이 사용될 수 있는데 이는 큰 정전 용량이 전압(Vn1)을 Vn2의 레벨로 충전하는 데 시간이 더 걸리기 때문이다. 그에 반해, tOsc에 보다 짧은 주기를 제공하기 위해 보다 작은 정전 용량이 사용될 수 있는데 이는 보다 작은 정전 용량을 충전하는 것이 큰 정전 용량에 비해, 시간이 덜 걸리기 때문이다.
도 5는 본 발명의 일 실시예에 따른 재생 타이밍 회로를 포함하는 메모리(500)를 도시한다. 메모리(500)는 메모리 셀들의 어레이(502)를 포함하며, 이는 예를 들어 휘발성 메모리 셀들(예를 들어 DRAM 메모리 셀들, SRAM 메모리 셀들), 또는 다른 유형들의 메모리 셀들일 수 있다. 메모리 시스템(500)은 명령 버스(508)를 통해 메모리 명령들을 수신하고 다양한 메모리 동작을 수행하기 위해 메모리 시스템(500) 내에 대응하는 제어 신호들을 발생시키는 명령 디코더(506)를 포함한다. 명령 디코더(506)는 메모리 어레이(502) 상에서 다양한 동작을 수행하기 위해 명령 버스(508)에 인가되는 메모리 명령들에 응답한다. 예를 들어, 명령 디코더(506)는 메모리 어레이(502)로부터 데이터를 판독하고 데이터를 그것에 기록하기 위한 내부 제어 신호들을 발생시키기 위해 사용된다. 로우 및 컬럼 어드레스 신호들이 어드레스 버스(520)를 통해 메모리 시스템(500)에 인가되고 어드레스 래치(510)에 제공된다. 그 다음 어드레스 래치는 별개의 컬럼 어드레스 및 별개의 로우 어드레스를 출력한다.
로우 및 컬럼 어드레스들은 어드레스 래치(510)에 의해 각각, 로우 어드레스 디코더(522) 및 컬럼 어드레스 디코더(528)에 제공된다. 컬럼 어드레스 디코더(528)는 각각의 컬럼 어드레스들에 대응하는 어레이(502)를 통해 연장되는 비트 라인들을 선택한다. 로우 어드레스 디코더(522)는 수신된 로우 어드레스들에 대응하는 어레이(502)에서의 메모리 셀들의 각각의 로우들을 활성화하는 워드 라인 드라이버(524)에 연결된다. 수신된 컬럼 어드레스에 대응하는 선택된 데이터 라인(예를 들어 비트 라인 또는 비트 라인들)은 판독 데이터를 입력-출력 데이터 버스(540)를 통해 데이터 출력 버퍼(534)에 제공하기 위해 판독/기록 회로(530)에 연결된다. 기록 데이터는 데이터 입력 버퍼(544) 및 메모리 어레이 판독/기록 회로(530)를 통해 메모리 어레이(502)에 인가된다.
재생 타이밍 회로(550)가 메모리(500)에 포함될 수 있다. 재생 타이밍 회로(550)는 명령 디코더(508)로부터 하나 이상의 제어 신호를 수신할 수 있고, 그에 응답하여 로우 디코더(522)에 재생 명령을 제공할 수 있다. 몇몇 실시예에서, 제어 신호는 개시 시 제공될 수 있으며, 이는 재생 타이밍 회로(500)를 이네이블할 수 있다. 이네이블되면, 재생 타이밍 회로(550)는 재생 명령들을 로우 디코더(522)에 주기적으로 제공할 수 있다. 재생 명령들의 타이밍은 재생 타이밍 회로(550)의 내부 발진기에 기초할 수 있다. 재생 타이밍 회로(550)의 내부 발진기는 예를 들어 도 3의 발진기 회로(300)일 수 있다. 내부 발진기는 제로의 온도 계수를 갖는 주기(tOsc)의 발진 신호를 제공할 수 있다.
본 발명의 실시예들에 따른 메모리들은 컴퓨팅 시스템들, 전기적 저장 시스템들, 카메라들, 전화들, 무선 디바이스들, 디스플레이들, 칩셋들, 셋탑 박스들 또는 게이밍 시스템들을 포함하나 이제 제한되지 않는 다양한 전자 디바이스의 임의의 전자 디바이스에 사용될 수 있다.
앞에서의 내용으로부터 본 발명의 구체적인 실시예들이 예시를 위해 본원에서 설명되었지만, 다양한 변형이 본 발명의 사상 및 범위를 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 따라서, 본 발명은 첨부된 청구범위에 의한 것을 제외하고는 제한되지 않는다.

Claims (22)

  1. 장치로서,
    커패시터의 충전 및 방전에 기초하여 그리고 또한 제1 기준 전압 및 제2 기준 전압에 기초하여 주기적인 펄스를 제공하도록 구성된 펄스 발생기 회로를 포함하며, 상기 펄스 발생기는:
    상기 제1 기준 전압 및 제1 노드 사이에 연결되는 상기 커패시터로서, 상기 주기적인 펄스에 반응하여 상기 제1 노드를 통해 충전 및 방전되도록 구성되는, 상기 커패시터;
    제2 노드 및 상기 제2 기준 전압 사이에 직렬로 연결되는 레지스터 및 다이오드;
    상기 제1 노드 및 상기 제2 노드에 연결되고 상기 제1 노드 및 상기 제2 노드 상의 전압들에 기초하여 상기 주기적인 펄스를 제공하도록 구성된 비교기로서, 상기 주기적인 펄스의 주기는 적어도 상기 레지스터의 저항 및 전류원의 전류에 기초하는, 상기 비교기;
    상기 제1 기준 전압 및 상기 제1 노드 사이에 연결되는 제1 트랜지스터로서, 상기 비교기의 출력에 연결되는 게이트를 갖는, 상기 제1 트랜지스터; 및
    상기 제1 노드 및 상기 제2 기준 전압 사이에 연결되는 제2 트랜지스터로서, 상기 비교기의 출력에 연결되는 게이트를 갖는, 상기 제2 트랜지스터
    를 포함하는, 장치.
  2. 청구항 1에 있어서,
    상기 비교기의 출력에 연결되고 상기 주기적인 펄스에 반응하여 발진 신호를 제공하도록 구성된 플립-플롭을 더 포함하되, 상기 발진 신호의 주기는 상기 주기적인 펄스의 주기에 기초하는, 장치.
  3. 삭제
  4. 청구항 1에 있어서, 상기 커패시터는 상기 전류에 의해 충전되도록 구성되고, 상기 커패시터 상의 전압의 레벨은 상기 제2 노드 상의 전압에 기초하는, 장치.
  5. 청구항 1에 있어서, 상기 제2 노드는 상기 전류원의 전류, 상기 레지스터의 저항, 및 상기 다이오드의 접합 전압에 기초한 전압을 갖는, 장치.
  6. 청구항 1에 있어서, 상기 펄스 발생기 회로의 상기 레지스터의 저항, 상기 다이오드의 접합 전압 및 상기 전류원의 전류는 서로 상쇄되는 각각의 온도 계수들을 갖고, 상기 주기적인 펄스의 주기는 온도에 따라 달라지지 않는, 장치.
  7. 청구항 1에 있어서, 상기 펄스 발생기 회로에 연결되고 상기 주기적인 펄스를 수신하도록 구성된 재생 회로를 더 포함하는, 장치.
  8. 장치로서,
    주기적인 펄스 신호를 제공하도록 구성된 펄스 신호 발생기로서:
    정전류를 제공하도록 구성된 전류원;
    제1 노드 및 제1 기준 전압 사이에 연결되고 상기 주기적인 펄스 신호에 반응하여 충전 및 방전하도록 구성된 커패시터;
    제2 노드 및 제2 기준 전압 사이에 직렬로 연결되는 레지스터 및 다이오드; 및
    각각 제1 입력 및 제2 입력에서 상기 제1 노드 및 상기 제2 노드에 연결되고 상기 주기적인 펄스 신호를 제공하도록 구성된 비교기로서, 상기 주기적인 펄스 신호의 주기는 적어도 상기 커패시터의 정전 용량, 상기 레지스터의 저항 및 상기 전류원의 정전류에 기초하는, 상기 비교기를 포함하는, 상기 펄스 신호 발생기; 및
    상기 펄스 신호 발생기에 연결되고 상기 주기적인 펄스 신호에 기초하여 주기적인 출력 신호를 제공하도록 구성된 플립 플롭을 포함하고, 상기 플립 플롭은 클록 입력에서 상기 주기적인 펄스 신호를 수신하도록 구성되고, 상기 플립 플롭은 반전 데이터 출력에 상기 주기적인 출력 신호를 제공하도록 더 구성되는, 장치.
  9. 청구항 8에 있어서, 상기 다이오드는 접합 전압을 갖도록 구성되고, 상기 주기적인 펄스 신호의 주기는 상기 다이오드의 접합 전압에 더 기초하는, 장치.
  10. 청구항 8에 있어서,
    상기 제1 기준 전압 및 상기 제1 노드 사이에 연결되는 제1 트랜지스터로서, 상기 비교기의 출력에 연결되는 게이트를 갖는, 상기 제1 트랜지스터; 및
    상기 제1 노드 및 상기 제2 기준 전압 사이에 연결되는 제2 트랜지스터로서, 상기 비교기의 출력에 연결되는 게이트를 갖는, 상기 제2 트랜지스터를 더 포함하는, 장치.
  11. 청구항 10에 있어서, 상기 커패시터는 상기 제1 트랜지스터가 이네이블되고 상기 제2 트랜지스터가 디세이블될 때 상기 정전류에 의해 충전되도록 구성되고, 상기 커패시터는 상기 제1 트랜지스터가 디세이블되고 상기 제2 트랜지스터가 이네이블될 때 방전되도록 더 구성되는, 장치.
  12. 청구항 11에 있어서, 상기 제1 노드 상의 전압이 상기 제2 노드 상의 전압과 동일하지 않을 때 상기 제1 트랜지스터는 이네이블되도록 구성되고 상기 제2 트랜지스터는 디세이블되도록 구성되고, 상기 제1 노드 상의 전압이 상기 제2 노드 상의 전압과 동일할 때 상기 제1 트랜지스터는 디세이블되도록 구성되고 상기 제2 트랜지스터는 이네이블되도록 구성되는, 장치.
  13. 청구항 11에 있어서, 상기 제1 트랜지스터는 p-채널 트랜지스터를 포함하고 상기 제2 트랜지스터는 n-채널 트랜지스터를 포함하는, 장치.
  14. 청구항 8에 있어서, 상기 다이오드는 양극성 접합 트랜지스터의 베이스-이미터 접합을 포함하고, 상기 제2 노드 상의 전압은 상기 정전류, 상기 레지스터의 저항, 및 상기 베이스-이미터 접합의 접합 전압에 기초하는, 장치.
  15. 청구항 8에 있어서,
    상기 제1 노드 및 상기 제2 노드에 연결되는 제1 전류 미러 및 제2 전류 미러를 더 포함하되, 상기 제1 전류 미러는 상기 정전류를 상기 제1 노드에 제공하도록 구성되고 상기 제2 전류 미러는 상기 정전류를 상기 제2 노드에 제공하도록 구성되는, 장치.
  16. 삭제
  17. 청구항 8에 있어서, 상기 주기적인 출력 신호의 주기는 상기 주기적인 펄스 신호의 주기에 기초하고, 상기 주기적인 펄스 신호의 주기는 온도에 따라 달라지지 않는, 장치.
  18. 장치로서,
    발진기 신호의 다수의 주기에 기초하여 재생 명령들을 제공하도록 구성된 재생 타이밍 회로; 및
    상기 재생 타이밍 회로에 연결되고 주기를 갖는 상기 발진기 신호를 제공하도록 구성된 발진기 회로를 포함하고, 상기 발진기 회로는:
    펄스 신호에 반응하여 상기 발진기 신호를 제공하도록 구성된 플립-플롭; 및
    상기 플립-플롭에 연결되고 상기 펄스 신호를 제공하도록 구성된 펄스 발생기 회로를 포함하며, 상기 펄스 발생기 회로는:
    제1 노드 및 제1 기준 전압 사이에 연결되고 상기 펄스 신호에 반응하여 충전 및 방전하도록 구성된 커패시터;
    상기 제1 노드 및 상기 제1 기준 전압 사이에 연결되는 제1 트랜지스터;
    상기 제1 노드 및 제3 기준 전압 사이에 연결되는 제2 트랜지스터로서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 펄스 신호에 반응하여 이네이블 및 디세이블되도록 구성되는, 상기 제2 트랜지스터; 및
    상기 제1 노드에 연결되는 제1 입력, 제2 기준 전압에 연결되는 제2 입력, 및 상기 플립-플롭에 연결되는 출력을 갖는 비교기로서, 상기 비교기의 출력은 상기 펄스 신호를 제공하는, 상기 비교기를 포함하는, 장치.
  19. 삭제
  20. 청구항 18에 있어서, 상기 커패시터는 상기 제1 트랜지스터가 이네이블되고 상기 제2 트랜지스터가 디세이블될 때 충전되도록 구성되고, 상기 커패시터는 상기 제1 트랜지스터가 디세이블되고 상기 제2 트랜지스터가 이네이블될 때 방전되도록 구성되는, 장치.
  21. 청구항 18에 있어서, 상기 펄스 발생기는 직렬-연결된 레지스터 및 다이오드를 더 포함하고, 상기 직렬-연결된 레지스터 및 다이오드는 제2 노드 및 제3 기준 전압 사이에 연결되며, 상기 제2 기준 전압은 전류원의 전류, 상기 레지스터의 저항 및 상기 다이오드의 접합 전압에 기초하는, 장치.
  22. 청구항 18에 있어서, 상기 펄스 신호의 주기는 상기 제2 기준 전압에 기초한 상기 커패시터의 충전 및 방전에 기초하는, 장치.
KR1020187003252A 2015-09-02 2015-09-02 온도 독립적 발진기를 위한 장치 및 방법 KR102027711B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/088876 WO2017035816A1 (en) 2015-09-02 2015-09-02 Apparatuses and methods for temperature independent oscillators

Publications (2)

Publication Number Publication Date
KR20180022986A KR20180022986A (ko) 2018-03-06
KR102027711B1 true KR102027711B1 (ko) 2019-10-01

Family

ID=58186503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187003252A KR102027711B1 (ko) 2015-09-02 2015-09-02 온도 독립적 발진기를 위한 장치 및 방법

Country Status (4)

Country Link
US (2) US10171032B2 (ko)
KR (1) KR102027711B1 (ko)
CN (1) CN107925384B (ko)
WO (1) WO2017035816A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171032B2 (en) 2015-09-02 2019-01-01 Micron Technology, Inc. Apparatuses and methods for temperature independent oscillators
FR3068189A1 (fr) * 2017-06-21 2018-12-28 Stmicroelectronics (Rousset) Sas Oscillateur rc
KR20210082898A (ko) 2019-12-26 2021-07-06 삼성전기주식회사 온도 및 전압 독립형 발진회로
KR20210092987A (ko) 2020-01-17 2021-07-27 삼성전기주식회사 잡음 및 지터에 둔감한 발진회로
TWI756855B (zh) * 2020-09-29 2022-03-01 北京歐錸德微電子技術有限公司 Rc振盪器電路及資訊處理裝置
KR102494339B1 (ko) 2020-12-17 2023-02-06 삼성전기주식회사 온도 및 전원전압 보상기능을 갖는 튜너블 발진기
CN115913119A (zh) * 2021-08-23 2023-04-04 雅特力科技股份有限公司 具备共享电路架构的电阻电容振荡器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486151B2 (en) 2004-12-10 2009-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit for use in timer circuit or oscillator circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969765A (ja) * 1995-08-30 1997-03-11 Nec Eng Ltd タイマーの温度補償回路
US6434076B1 (en) * 2001-01-22 2002-08-13 International Business Machines Corporation Refresh control circuit for low-power SRAM applications
US6809605B2 (en) 2002-01-10 2004-10-26 Fujitsu Limited Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit
WO2004055968A2 (en) * 2002-12-17 2004-07-01 Koninklijke Philips Electronics N.V. Temperature compensated r-c oscillator
US7109804B2 (en) * 2004-04-27 2006-09-19 Maxim Integrated Products, Inc. Precision relaxation oscillator without comparator delay errors
JP2006128750A (ja) * 2004-10-26 2006-05-18 Epson Toyocom Corp 温度補償型圧電発振器
KR101708483B1 (ko) * 2010-09-27 2017-03-08 페어차일드코리아반도체 주식회사 듀티 밸런싱 오실레이터
JP5472384B2 (ja) * 2011-12-28 2014-04-16 株式会社デンソー Ｃｒ発振回路
CN102710238B (zh) * 2012-05-29 2014-12-17 大连连顺电子有限公司 温度敏感度低的非线性压控振荡器及应用其的开关电源
WO2014059560A1 (en) 2012-10-19 2014-04-24 Micron Technology, Inc. Apparatuses and methods for providing oscillation signals
KR102025093B1 (ko) * 2013-05-28 2019-09-25 한국전자통신연구원 펄스 생성기 및 이를 포함하는 아날로그-디지털 변환기
CN103475189B (zh) * 2013-08-28 2015-11-18 中国航天科技集团公司第九研究院第七七一研究所 一种pwm控制器的振荡器
CN204258726U (zh) * 2014-11-18 2015-04-08 中国兵器工业集团第二一四研究所苏州研发中心 一种低温漂cmos振荡器电路
US10171032B2 (en) * 2015-09-02 2019-01-01 Micron Technology, Inc. Apparatuses and methods for temperature independent oscillators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486151B2 (en) 2004-12-10 2009-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit for use in timer circuit or oscillator circuit

Also Published As

Publication number Publication date
US10171032B2 (en) 2019-01-01
US20190123685A1 (en) 2019-04-25
WO2017035816A1 (en) 2017-03-09
CN107925384B (zh) 2022-04-29
US10833630B2 (en) 2020-11-10
CN107925384A (zh) 2018-04-17
KR20180022986A (ko) 2018-03-06
US20180167030A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
KR102027711B1 (ko) 온도 독립적 발진기를 위한 장치 및 방법
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
CN112908398A (zh) 用于zq校准的设备及方法
US11005669B2 (en) PUF generators based on SRAM bit cells
KR100218759B1 (ko) 임계값전압의 영향을 받지 않고 안정하게 중간전위를 발생할 수 있는 전압발생회로
JP2010170608A (ja) 半導体記憶装置
US20150229296A1 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US7535782B2 (en) Sense amplifier circuit and method for a DRAM
WO2017208016A1 (en) Memory unit
KR101226385B1 (ko) 메모리 회로, 시스템, 및 그 동작 방법
US9959915B2 (en) Voltage generator to compensate for process corner and temperature variations
US20210020230A1 (en) Memory devices and methods of controlling an auto-refresh operation of the memory devices
KR20100091914A (ko) 비트 라인 등화 전압을 제공하기 위한 메모리 회로, 시스템, 및 방법
US20120049918A1 (en) Periodic signal generating circuit dependent upon temperature for establishing a temperature independent refresh frequency
US9378802B2 (en) Oscillator and memory device including the same
US11646072B2 (en) Electronic device for adjusting refresh operation period
US9503019B2 (en) Apparatuses and methods for providing oscillation signals
JP7114097B2 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
JP2005210675A (ja) 温度検知可変周波数発生器
JP6144324B2 (ja) 書込マージンを改善されたメモリセル
US8811099B2 (en) Period signal generation circuits
US9070476B2 (en) Refresh circuits
US20180047431A1 (en) Control device for controlling semiconductor memory device
KR20120047389A (ko) 프리차지전압 발생장치 및 그를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant