KR102025724B1 - 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법 - Google Patents

2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법 Download PDF

Info

Publication number
KR102025724B1
KR102025724B1 KR1020170146440A KR20170146440A KR102025724B1 KR 102025724 B1 KR102025724 B1 KR 102025724B1 KR 1020170146440 A KR1020170146440 A KR 1020170146440A KR 20170146440 A KR20170146440 A KR 20170146440A KR 102025724 B1 KR102025724 B1 KR 102025724B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
target
dimensional
target layer
Prior art date
Application number
KR1020170146440A
Other languages
English (en)
Other versions
KR20190051123A (ko
Inventor
강상우
문지훈
김태완
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020170146440A priority Critical patent/KR102025724B1/ko
Publication of KR20190051123A publication Critical patent/KR20190051123A/ko
Application granted granted Critical
Publication of KR102025724B1 publication Critical patent/KR102025724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

본 발명은 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법에 관한 것으로, 본 발명의 방법은 기판 위에 2차원 소재를 합성하여 박리층을 형성하는 단계(S1); 상기 S1 단계에서 형성된 박리층에 대상물질을 코팅한 후, 화학적 경화를 통해 대상층을 형성하는 단계(S2); 및 상기 S2 단계에서 대상층이 형성된 박리층을 분리하는 단계(S3)를 포함하는 것으로, 상기 방법을 이용할 경우 대상물질의 특성 변화를 주지 않고 용이하게 박리가 가능한 장점이 있다.

Description

2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법 {Method of a releasing target layer using a two-dimensional exfoliation layer}
본원은 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법에 관한 것이다.
2차원(2D) 소재는 층상 구조를 가지는 소재를 의미하며, 이러한 2차원 소재의 대표적인 것으로는 그래핀, 전이금속 디칼코지나이드 (transition metal dichalcogenide) 등이 있다. 또한 벌크와 대비하여 물리적/화학적 특성이 바뀌는 두께를 지닌 2차원 소재를 2차원 박막이라고 통칭한다.
그래핀이 종래의 전자 디바이스에 사용되던 소재를 대체할 수 있는 유망한 후보 소재라는 것을 다양한 연구들이 보여주고 있다. 그러나 그래핀은 높은 전자 이동도, 탄성(elasticity), 열 전도성, 및 유연성의 뛰어난 성질을 보유하고 있음에도 불구하고, 밴드 갭의 결핍(순수 그래핀의 경우 0 eV)으로 인하여 트랜지스터 및 광 디바이스에는 적합하지 않다. 이에 반해 전이금속 디칼코지나이드, 예를 들면, 두 개의 황 원자 사이에 위치한 한 개의 몰리브덴 원자의 공유 결합 및 층간 반데르발스 힘에 의해 응집된 적층된 구조 물질인, 이황화 몰리브덴(MoS2)은, 조절 가능한 밴드 갭[1.2 eV(벌크)의 간접 밴드 갭으로부터 1.8 eV(단층)의 직접밴드 갭까지] 및 주변 안정성으로 인하여 새로운 2차원(2D) 소재로서 각광받고 있다.
MoS2 단층의 제조는 그래핀의 제조에 사용되었던 접근법과 유사한 마이크로 기계적 박리법(micromechanical exfoliation method)에 의하여 처음으로 시도되었으며, 전계 효과 트랜지스터(FET)에 대한 채널 소재(channel material)로서 그 응용 가능성이 확인되었다. 유전체 스크리닝 방법을 이용하여 MoS2의 전기적 특성을 향상시킨 연구가 발표된 이래로, 마이크로 기계적 및 화학적 박리, 리튬 치환반응(lithiation), 열분해(thermolysis), 및 2-단계 열 증착법(thermal evaporation)과 같은 다양한 합성 공정에 대한 연구가 수행되었다. 이어서, 예비-증착된 Mo의 황화(sulphurization)가 개발되었으며, 상기 황화가 대면적 MoS2의 합성에 대해 어느 정도 적당한 방법임이 밝혀졌다. 그러나 상기 예비-증착된 Mo의 황화에 의해 제조된 MoS2는 박리된 샘플과 비교하여 불균일성(non-uniformity) 및 낮은 전계 효과 이동도를 나타내며, 상기 MoS2는 때때로 예비-증착된 Mo와 황의 불완전한 결합으로 인하여 기재 상에 수직으로 성장된다. 화학 기상 증착(CVD)법은 대면적 MoS2 성장에 대하여 잘 알려진 방법으로서 Lee 등은[Lee, Y.-H. et al.Synthesis of largearea MoS2 atomic layers with chemical vapor deposition. Adv. Mater. 24, 2320-2325 (2012)] 몰리브덴 트리옥사이드(MoO3)로부터 환원된 몰리브덴옥시설파이드(MoO3 -x) 및 황 분말을 이용한 CVD 법이 유전체 기재 상에 MoS2 원자층을 성장시키는 매우 효과적인 방법임을 보여주었다. 유사한 방법을 이용하여, 더큰 결정 크기를 가지거나 층수 제어가 가능한 대면적 고품질의 MoS2에 대한 연구들이 다수 수행된 바 있다.
한편, 폴리이미드(PI) 필름은 폴리이미드 수지를 필름화한 것으로, 폴리이미드 수지는 일반적으로는 방향족 디안하이드라이드와 방향족 디아민 또는 방향족 디이소시아네이트를 용액 중합하여 폴리아믹산 유도체를 제조한 후, 고온에서 폐환 탈수시켜 이미드화하여 제조되는 고내열 수지를 일컫는다.
이와 같은 폴리이미드 필름은 뛰어난 기계적, 내열성, 전기절연성을 가지고 있기 때문에 반도체의 절연막, TFT-LCD의 전극 보호막 플렉시블 인쇄 배선 회로용 기판 등의 전자재료에 광범위한 분야에서 사용되고 있으나, 상기 폴리이미드 필름을 수득 과정에서 기판에 폴리아믹산을 코팅한 후 이미드화하여 박리하는 단계를 반드시 거쳐야하므로, 박리 과정에서 필름의 내구성이 떨어지는 등의 문제점이 발생하여, 상기 문제점을 극복한 새로운 박리 방법에 대한 요구가 높아지고 있다.
본 발명은 상기 종래기술에 따른 문제점들을 해결하기 위해, 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법을 제공함으로써, 본 발명을 완성하였다.
이에 본 발명은, 하기 단계를 포함하는 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법을 제공한다:
기판 위에 2차원 소재를 합성하여 박리층을 형성하는 단계(S1);
상기 S1 단계에서 형성된 박리층에 대상물질을 코팅한 후, 화학적 경화를 통해 대상층을 형성하는 단계(S2); 및
상기 S2 단계에서 대상층이 형성된 박리층을 분리하는 단계(S3).
본 발명의 일구현예에 있어서, 상기 기판 및 2차원 소재는 반데르발스(van der Waals) 힘으로 결합되는 것을 특징으로 한다.
본 발명의 다른 구현예에 있어서, 상기 S3 단계의 분리는 기판에 물을 처리하는 방법을 통해 수행되는 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 대상물질은 폴리아믹산이고, 대상층은 폴리이미드층인 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 기판은 소수성 또는 친수성을 가지도록 처리된 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 기판이 친수성을 가지도록 처리될 경우, 수산화포타슘 용액을 사용하는 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 화학적 경화는 이미드화에 의한 경화인 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 2차원 소재는 이황화몰리브덴인 것을 특징으로 한다.
본 발명의 또다른 구현예에 있어서, 상기 기판은 실리콘 기판인 것을 특징으로 한다.
또한, 본 발명은 상기 방법을 통해 박리된 대상층을 제공할 수 있고, 상기 대상층은 폴리이미드층일 수 있다.
아울러, 본 발명은 상기 대상층을 포함하는 디스플레이를 제공할 수 있다.
본 발명의 박리하는 방법은, 대상물질의 특성변화를 주지 않는 박리법으로, 고분자 물질을 박리층 없이 기판에 코팅하게 되면, 화학적 경화 과정 중에 기판과의 강한 결합이 생기기 때문에, 기판을 식각하거나 레이저를 이용하여 박리하는 등의 복잡한 과정을 필수적으로 포함해야한다. 그러나 본 발명의 방법을 응용하면, 물을 이용하여 간편하게 박리가 가능하며, 박리층으로 인해 대상물질의 특성에 변화를 주지 않고 용이하게 박리가 가능한 장점이 있다.
또한 본 발명에 기재된 방법을 응용하여 박리가 된 대상층을 다른 기판에 전사하여 다양하게 응용할 수 있고, 특히 2차원 박리층은 소재의 특성상 표면 거칠기가 우수하기 때문에 그 위에 준비되는 대상 물질을 매우 균일하게 제조하는 것이 가능하다.
도 1은 본 발명의 2차원 소재를 박리층으로 사용하여 대상층을 박리하는 방법을 모식화하여 나타낸 도면이다.
도 2는 본 발명과 같이 박리층을 사용하지 않은 경우의 폴리이미드 필름과, 본 발명의 박리층을 사용하여 박리된 폴리이미드 필름을 비교하여 나타낸 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원의 일 측면은, 도 1에 제시된 것과 같이, 하기 단계를 포함하는 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법을 제공한다:
기판 위에 2차원 소재를 합성하여 박리층을 형성하는 단계(S1);
상기 S1 단계에서 형성된 박리층에 대상물질을 코팅한 후, 화학적 경화를 통해 대상층을 형성하는 단계(S2); 및
상기 S2 단계에서 대상층이 형성된 박리층을 분리하는 단계(S3).
본원의 일 구현예에 있어서 상기 기판 및 2차원 소재는 반데르발스(van der Waals) 힘으로 결합되는 것일 수 있다. 상기 기판은 2차원 소재를 합성 가능한 모든 기판이 가능하며, 상기 기판과 2차원 소재가 반데르발스 힘으로 결합됨으로써, 대상층이 형성된 후 용이하게 대상층을 기판으로부터 분리할 수 있는 효과를 가지는 것이다. 상기 2차원 소재는 플라즈마(산소 플라즈마) 등을 사용하여 reactive ion etching (RIE)를 사용하여 제거가 가능하고, 박리층의 두께가 얇으므로 수초 내에 제거가 가능하다.
상기 기판은 결정질 Ⅲ, V 족 기판, oxide 기판 (SiO2, Al2O3, ZrO2 등), 메탈기판 (Au, Ti 등) 반도체 및 디스플레이, 센서 공정 등의 전자소자 분야에서 활용 가능한 모든 기판을 사용할 수 있고, 바람직하게는 본 발명의 실시예와 같이 산화실리콘 기판을 이용할 수 있다. 상기 기판은 소수성 또는 친수성을 가지도록 처리된 것일 수 있는데, 상기 기판을 친수성을 가지도록 처리할 경우 수산화포타슘 용액을 사용하여 친수성을 가지도록 처리할 수 있다.
상기 2차원 소재는 이황화몰리브덴(MoS2) 등이 이용될 수 있으며, 상기 2차원 소재는 기판 위에 CVD(chemical vapor deposition), PVD(Physical vapor deposition) 등의 방법으로 합성되어 형성될 수 있다. 상기 2차원 소재는 기판 위에 빈 공간없이 균일하게 합성되는 것으로, 기판과 van der Waals 힘으로 결합하는 모든 2차원 소재는 박리층으로 사용이 가능하다.
본 발명의 S3 단계에서 분리는 기판에 물을 처리하는 방법을 통해서 수행되는 것이 바람직하나, 2차원 소재나 기판의 종류에 따라서 달라질 수 있는 것으로, 상기 기판에 물을 처리하는 것은 기판과 2차원 박리층의 습윤특성이 다른 현상을 이용한 것으로, 기판과 2차원 박리층이 약한 반데르발스 결합으로 연결되어 있으므로, 물을 첨가하는 것만으로도 친환경적인 박리가 가능한 것이며, 이 외에도 기계적 박리법, 열박리법 등 모든 박리방법을 포함할 수 있다.
본 발명에서 화학적 경화란, 열 처리, 자외선 처리 등에 의해 형성물질 내 화합물의 구조가 변화하여 액체물질이 고체물질로 경화되는 것을 의미하는 것으로, 본 발명에서 화학적 경화는 이미드화일 수 있다. 본 발명에서 대상물질은 폴리아믹산일 수 있고, 상기 대상물질이 화학적 경화를 통해 대상층으로 경화되는 것으로 상기 대상층은 폴리이미드층일 수 있다.
본 발명의 일구현예로 상기 대상물질의 코팅은 스핀코팅, CVD, PVD, evaporation 등에 의해 이루어질 수 있으며, 상기 방법들에 제한되지 않는다.
상기와 같이 대상물질이 폴리아믹산인 경우 폴리아믹산이 박리층 위에 코팅된 후 300 내지 400℃ 온도에서 이미드화를 통해 화학적 경화되어 폴리이미드층을 형성하는 것이다.
또한, 본 발명은 상기 방법을 통해 박리된 대상층을 제공할 수 있는 것으로, 본 발명의 실시예와 같이 폴리이미드층을 제공할 수 있다.
아울러 본 발명은 상기 대상층을 포함하는 디스플레이를 제공할 수 있다.
이하, 본원의 실시예를 통하여 보다 구체적으로 설명하며, 본 실시예에 의하여 본원의 범위가 제한되는 것은 아니다.
실시예 1. 2차원 박리층을 이용한 대상층의 박리
기판 (SiO2/Si)을 준비한 후, KOH 용액에 dip coating 방법을 이용하여 기판의 표면을 친수성(hydrophilic)을 가질 수 있게 표면 처리하였다.
상기 표면 처리된 기판 위에 2차원 MoS2를 CVD법을 이용하여 균일하게 합성해주었다.
MoS2를 합성하기 위한 방법으로는, Mo(CO)6와 H2S를 이용한 MOCVD (metal organic chemical vapor deposition)을 사용하였다.
상기 MoS2의 합성은 250℃온도에서 수행하였으며, 균일한 증착을 위하여, showerhead가 장착된 hot-wall type 반응기를 사용하였다.
이후 2차원 MoS2 (박리층)위에 폴리아믹산을 스핀코팅(spin coating)법을 이용하여 코팅해 준 후, RTA (rapid thermal annealing)장비를 이용하여 200℃에서 30분간 baking 후 350℃ 온도에서 10분 동안 polyimide imidization 수행하여 폴리이미드층을 형성하였다.
상기 Baking 및 imidization을 수행하기 전 100 sccm의 질소를 10분동안 유입하여 질소분위기를 만들어 준 후 수행하였으며, 공정 과정 모두 질소 분위기를 유지시켜주었다.
상기 폴리이미드층이 형성된 기판에 물을 처리하여 PI/MoS2 층을 박리해주었다.
실시예 2. 대상층의 박리 확인
상기와 같이 박리층을 이용하여 박리한 대상층과, 박리층을 이용하지 않은 폴리이미드 필름을 도 2에 나타내었다.
도 2a에서 확인할 수 있는 것과 같이, MoS2의 박리층이 존재하지 않는 경우 PI가 imidization과정에서 기판과 강한 결합을 형성하기 때문에 PI손상없이 박리하는 방법은 기판을 화학 또는 물리적으로 식각 할 수 밖에 없다는 것을 알 수 있다. 그러나, 도 2b 오른쪽에 보는 것과 같이 2차원 박리층이 합성되어 있는 기판을 사용하게 되면, 물에 담그는 것만으로도 기판과 2차원 박리층 사이의 van der Waals의 약한 결합에 의하여 물이 계면으로 침투하여 PI 필름이 손상없이 쉽게 박리가 가능하다는 것을 확인하였다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 기판 위에 2차원 소재를 합성하여 박리층을 형성하는 단계(S1);
    상기 S1 단계에서 형성된 박리층에 대상물질을 코팅한 후, 화학적 경화를 통해 대상층을 형성하는 단계(S2); 및
    상기 S2 단계에서 대상층이 형성된 박리층을 분리하는 단계(S3)를 포함하고,
    상기 기판 및 2차원 소재는 반데르발스(van der Waals) 힘으로 결합되며,
    상기 S3 단계의 분리는 기판에 물을 처리하는 방법을 통해 수행되고,
    상기 대상물질은 폴리아믹산이고, 대상층은 폴리이미드층이며,
    상기 기판은 소수성 또는 친수성을 가지도록 처리되고, 상기 기판이 친수성을 가지도록 처리될 경우에는 수산화포타슘 용액을 사용하며,
    상기 화학적 경화는 이미드화에 의한 경화이고,
    상기 이미드화는 300 내지 400℃에서 수행되며,
    상기 2차원 소재는 이황화몰리브덴이고,
    상기 기판은 실리콘 기판인 것을 특징으로 하는, 2차원 박리층을 이용하여 화학적 경화에 의해 형성된 대상층을 기판에서 박리하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항의 방법을 통해 박리된 대상층.
  12. 제11항에 있어서,
    상기 대상층은 폴리이미드층인 것을 특징으로 하는, 대상층.
  13. 제 11 항의 대상층을 포함하는 디스플레이.
KR1020170146440A 2017-11-06 2017-11-06 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법 KR102025724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170146440A KR102025724B1 (ko) 2017-11-06 2017-11-06 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146440A KR102025724B1 (ko) 2017-11-06 2017-11-06 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법

Publications (2)

Publication Number Publication Date
KR20190051123A KR20190051123A (ko) 2019-05-15
KR102025724B1 true KR102025724B1 (ko) 2019-09-26

Family

ID=66579318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146440A KR102025724B1 (ko) 2017-11-06 2017-11-06 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법

Country Status (1)

Country Link
KR (1) KR102025724B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006341483A (ja) 2005-06-09 2006-12-21 Konica Minolta Medical & Graphic Inc 平版印刷版材料及びそれを用いた印刷方法
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054641A (ja) * 2009-08-31 2011-03-17 Nitto Denko Corp 被切断体からのダイシング表面保護テープの剥離除去方法
KR20160012149A (ko) * 2013-05-28 2016-02-02 아사히 가라스 가부시키가이샤 수지층 부착 지지 기재 및 그 제조 방법, 유리 적층체 및 그 제조 방법, 전자 디바이스의 제조 방법
JP2016035832A (ja) * 2014-08-01 2016-03-17 旭硝子株式会社 電子デバイスの製造方法、ガラス積層体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006341483A (ja) 2005-06-09 2006-12-21 Konica Minolta Medical & Graphic Inc 平版印刷版材料及びそれを用いた印刷方法
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法

Also Published As

Publication number Publication date
KR20190051123A (ko) 2019-05-15

Similar Documents

Publication Publication Date Title
KR101685100B1 (ko) 기재 위에 h-BN 후막을 형성하는 방법 및 그로부터 제조된 h-BN 후막 적층체
CN113200523B (zh) 一种大面积层状二维材料的剥离及其转移方法
CN107107561B (zh) 石墨烯和用于将cvd生长石墨烯转移至疏水性基板的无聚合物方法
KR101800363B1 (ko) 전이금속 칼코겐화합물 박막 제조 방법
JP2013208881A (ja) グラフェン層含有多層フィルムとその製造方法、接着性グラフェン膜／金属箔積層体
CN102386329B (zh) 一种柔性电子器件的制作方法
CN112194120B (zh) 使用极化的铁电聚合物无缺陷地直接干法层离cvd石墨烯
CN111312593A (zh) 一种二维过渡金属硫族化合物明、暗激子的调控方法
KR101692514B1 (ko) 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
KR102025724B1 (ko) 2차원 박리층을 이용하여 대상층을 기판에서 박리하는 방법
WO2013084676A1 (ja) 有機トランジスタ及びその製造方法
Shaari et al. Correlation between physical and electrical properties in pentacene and C8-BTBT-based organic thin film transistors
KR102283976B1 (ko) 결함 없는 그래핀 전사방법
KR102020538B1 (ko) 플렉서블 디바이스용 전이금속 칼코겐화합물 박막의 제조 방법
KR101986117B1 (ko) 단일공정에 의한 2차원 소재를 포함하는 신축소자의 제조방법
KR102024463B1 (ko) 전이금속칼코겐 화합물의 대면적 전사 방법
KR101568528B1 (ko) 전자소자 봉지재, 그 제조방법 및 봉지방법
TWI684661B (zh) 二維材料及其製造方法
KR101578154B1 (ko) 그래핀 봉지막의 제조 방법 및 이를 갖는 유기 전자 소자의 제조 방법
KR102270354B1 (ko) 단결정 이종 2차원 물질의 애피택셜 성장 방법 및 적층 구조체
KR102592315B1 (ko) 탑 다운 방식을 이용한 2차원 소재의 제조방법
CN110767533A (zh) 一种晶圆级MoS2单层薄膜的制备方法
CN110820047B (zh) 一种二维原子晶体分子超晶格的制备方法
KR102290101B1 (ko) 단분자 나노 박막의 제조 방법
US20240164199A1 (en) Method of transfer of organic semiconductor films to a substrate and electronic devices made therefrom

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right