KR102001341B1 - 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드 - Google Patents

열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드 Download PDF

Info

Publication number
KR102001341B1
KR102001341B1 KR1020180055442A KR20180055442A KR102001341B1 KR 102001341 B1 KR102001341 B1 KR 102001341B1 KR 1020180055442 A KR1020180055442 A KR 1020180055442A KR 20180055442 A KR20180055442 A KR 20180055442A KR 102001341 B1 KR102001341 B1 KR 102001341B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
insulating layer
interface
semiconductor layer
Prior art date
Application number
KR1020180055442A
Other languages
English (en)
Other versions
KR20190000785A (ko
Inventor
최덕균
김명호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20190000785A publication Critical patent/KR20190000785A/ko
Application granted granted Critical
Publication of KR102001341B1 publication Critical patent/KR102001341B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 산화물 반도체 다이오드 및 그 제조 방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 다이오드는 기판 상에 형성되는 하부 전극; 상기 하부 전극 상에 형성되는 절연층; 상기 절연층 상부에 형성되는 상부 전극; 상기 절연층의 적어도 일면에 형성되는 산화물 반도체층; 및 열처리 또는 자외선 처리를 진행하여 상기 산화물 반도체층과 상기 절연층 계면에 형성되고, 상기 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층을 포함하는 것을 특징으로 한다.

Description

열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드{OXIDE SEMICONDUCTOR DIODE WITH THERMAL TREATMENT OR UV TREATMENT}
본 발명은 산화물 반도체 다이오드에 관한 것으로, 보다 상세하게는 전자의 이동을 조절하여 전기적 특성이 향상된 산화물 반도체 다이오드에 관한 것이다.
다이오드 소자는 현대 전자산업에서 필수적으로 사용해야 하는 소자로 정류기, 스위칭 용도와 같은 많은 부분에 응용되고 있다.
또한, 현재 실리콘(Silicon)을 사용하지 않는 다이오드에 대한 관심이 증가하고 있는 가운데, 저온에서 형성 가능하고, 높은 이동도와 같은 다양한 이점을 갖는 산화물 반도체에 대한 연구가 이루어지고 있다.
산화물 반도체 다이오드는 대표적으로, 단순한 구조를 갖는 금속-절연체-금속(MIM; Metal-insulator-metal) 다이오드, 반도체 세 층으로 구성된 금속-절연체-반도체(MIS; metal-insulator-semiconductor), n-타입(n-type) 및 p-타입(p-type)의 산화물 반도체로 이루어진 p-n접합(p-n junction) 다이오드 및 투명한 금속과 산화물 반도체 두층의 쇼트키 콘택(schottky contact)을 이용하는 금속-반도체(MS; metal-semiconductor) 다이오드가 많은 주목을 받고 있다.
그러나, 금속-절연체-금속(MIM; Metal-insulator-metal) 다이오드 및 금속-절연체-반도체(MIS; metal-insulator-semiconductor)는 야자 터널링 효과를 이용하기 때문에 절연체의 두께가 10nm 이하로 제조되어야 하고, 전기적 특성을 조절하는데 많은 제약을 받는다.
또한, p-n접합 다이오드는 일반적으로 p-타입 산화물 반도체는 산화물 반도체가 갖는 고유 특성상 제작이 어렵고, 종류가 매우 한정적이다. 따라서, n-타입과 p-타입 산화물 반도체로 이루어진 다이오드는 전기적 특성을 조절하는데 많은 제약을 받는다. 또한, 다이오드 특성에서 매우 중요한 정류비(Rectifying ratio)가 비교적 낮다는 문제가 있다.
대한민국등록특허 제10-1158975호, "광학적 상호접속을 위한 아연 산화물 다이오드" 대한민국공개특허 제10-2010-0101394호, "산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자" 대한민국등록특허 제10-0366372호, "산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법"
본 발명의 실시예는 열처리 또는 자외선 처리를 진행하여 절연층과 산화물 반도체층 계면에 계면층을 형성하여 산화물 반도체층 내의 전자가 하부 전극으로 이동하도록 제어하는 산화물 반도체 다이오드를 제공하고자 한다.
본 발명의 실시예는 상호보완 구조의 산화물 반도체 다이오드를 형성하여 누설 전류를 감소시켜 저전력 구동이 가능한 산화물 반도체 다이오드를 제공하고자 한다.
더 아나가, 본 발명의 실시예는 자외선 파장으로부터 생성되는 광전류에 대한 민감도를 향상시켜 고감도 유연 자외선 센서로 사용할 수 있는 산화물 반도체 다이오드를 제공하고자 한다.
또한, 본 발명의 실시예는 수평 구조의 상호보완 산화물 반도체 다이오드를 형성하여 가해지는 바이어스(bias)에 따라 특정 전압 이상에서만 바이어스가 흐르도록 제어가 가능한 산화물 반도체 다이오드를 제공하고자 한다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드 기판 상에 형성되는 하부 전극; 상기 하부 전극 상에 형성되는 절연층; 상기 절연층 상부에 형성되는 상부 전극; 상기 절연층의 적어도 일면에 형성되는 산화물 반도체층; 및 열처리 또는 자외선 처리를 진행하여 상기 산화물 반도체층과 상기 절연층 계면에 형성되고, 상기 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층을 포함한다.
상기 열처리 또는 자외선 처리는, 상기 산화물 반도체층 내의 금속 원소를 상기 계면층으로 이동시킬 수 있다.
상기 열처리 또는 자외선 처리는, 상기 계면층 내의 산소를 상기 산화물 반도체층으로 이동시킬 수 있다.
상기 열처리는, 25 ℃ 내지 350℃의 온도에서 진행될 수 있다.
상기 자외선 처리는, 185nm 및 245nm의 파장 대역의 자외선을 사용할 수 있다.
상기 절연층의 두께에 따라, F-N 터널링(F-N tunneling)이 제어될 수 있다.
상기 계면층의 두께에 따라, F-N 터널링이 제어될 수 있다.
상기 산화물 반도체층의 두께에 따라, F-N 터널링이 제어될 수 있다.
상기 산화물 반도체층은 비정질 인듐 갈륨 아연 산화물(a-IGZO), 아연 산화물(ZnO), 인듐 갈륨 산화물(IGO) 및 인듐 아연 산화물(IZO) 중 적어도 어느 하나를 포함할 수 있다.
상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiO2) 및 알루미늄 산화물(Al2O3) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 기판 상에 형성되는 하부 전극; 상기 하부 전극 상의 제1 영역에 형성되는 제1 산화물 반도체층; 상기 하부 전극 및 상기 산화물 반도체층 상에 형성되는 절연층; 상기 제1 영역과 오버랩되지 않는 제2 영역의 절연층 상에 형성되는 제2 산화물 반도체층; 상기 절연층 및 상기 제2 산화물 반도체층 상에 형성되는 상부 전극; 및 열처리 또는 자외선 처리를 진행하여 상기 제1 산화물 반도체층과 상기 절연층 계면 및 상기 제2 산화물 반도체층과 상기 절연층 계면에 형성되고, 상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층을 포함한다.
본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 기판 상에 형성되는 하부 전극; 상기 하부 전극 상에 형성되는 제1 절연층; 상기 제1 절연층 상에 형성되는 중간 전극; 상기 중간 전극 상에 형성되는 제2 절연층; 상기 제2 절연층 상부에 형성되는 상부 전극; 상기 제1 절연층 또는 제2 절연층의 적어도 일면에 형성되는 산화물 반도체층; 및 열처리 또는 자외선 처리를 진행하여 상기 산화물 반도체층과 제1 절연층 계면 및 상기 산화물 반도체층과 상기 제2 절연층 계면에 형성되고, 상기 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층 을 포함한다.
본 발명의 실시예에 따르면 열처리 또는 자외선 처리를 진행하여 절연층과 산화물 반도체층 계면에 계면층을 형성하여 산화물 반도체층 내의 전자가 하부 전극으로 이동하도록 제어하는 산화물 반도체 다이오드를 제공할 수 있다.
본 발명의 실시예에 따르면 상호보완 구조의 산화물 반도체 다이오드를 형성하여 누설 전류를 감소시켜 저전력 구동이 가능한 산화물 반도체 다이오드를 제공할 수 있다.
더 아나가, 본 발명의 실시예에 따르면 자외선 파장으로부터 생성되는 광전류에 대한 민감도를 향상시켜 고감도 유연 자외선 센서로 사용할 수 있는 산화물 반도체 다이오드를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면 수평 구조를 갖는 상호보완 구조의 산화물 반도체 다이오드를 형성하여 가해지는 바이어스(bias)에 따라 특정 전압 이상에서만 바이어스가 흐르도록 제어가 가능한 산화물 반도체 다이오드를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면 계면층을 포함하는 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 산화물 반도체를 도시한 입체도이다.
도 4는 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 구조를 도시한 입체도이고, 도 5a 내지 5f는 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 제조 방법을 도시한 입체도 이다.
도 6a는 계면층을 포함하지 않는 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이고, 도 6b는 계면층을 포함하는 본 발명의 실시예에 따른 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이다.
도 6c 및 도 6d는 제1 및 제2 계면층을 포함하는 본 발명의 실시예에 따른 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드를 도시한 입체도이다.
도 10은 본 발명의 일 실시예에 따른 산화물 반도체 다이오드의 투과전자현미경(TEM) 측정 이미지를 도시한 것이다.
도 11은 열처리를 진행한 후의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드를 에너지분산형 분광분석법(EDS; energydispersivespectroscopy)을 분석한 그래프이다.
도 12는 본 발명의 실시예 1 내지 실시예 4에 따른 산화물 반도체 다이오드의 인가 전압(bias voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 13은 본 발명의 실시예 1에 따른 산화물 반도체 다이오드의 인가 전압(bias voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 14는 자외선(UV) 파장대역의 광에너지를 조사하였을 때의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 15a는 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 전압(voltage)에 따른 상부 전류(Top current) 변화를 도시한 그래프이다.
도 15b는 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 전압(voltage)에 따른 하부 전류(Bottom current) 변화를 도시한 그래프이다.
도 16은 서로 다른 두께를 갖는 산화물 반도체층을 포함하는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 17a는 열처리를 진행하기 전의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드를 도시한 투과전자현미경(TEM) 측정 이미지를 도시한 것이고, 도 17b는 열처리를 진행한 후의 본 발명의 실시예1에 따른 산화물 반도체 다이오드를 도시한 투과전자현미경(TEM) 측정 이미지를 도시한 것이다.
도 18a는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이고, 도 18b는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 F-N 터널링 특성을 도시한 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는, 도 1 내지 도 8을 참조하여 본 발명의 실시예들에 따른 산화물 반도체에 대해 설명하기로 한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 산화물 반도체를 도시한 입체도이다.
본 발명의 일 실시예에 따른 산화물 반도체는 기판(110) 상에 형성되는 하부 전극(120), 하부 전극(120) 상에 형성되는 절연층(140), 절연층(140) 상부에 형성되는 상부 전극(150) 및 절연층(140)의 적어도 일면에 형성되는 산화물 반도체층(130, 131, 132)을 포함한다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체는 열처리 또는 자외선 처리를 진행하여 산화물 반도체층(130, 131, 132)과 절연층(140) 계면에 형성되고, 산화물 반도체층(130, 131, 132) 내의 전자가 하부 전극(110) 또는 상부 전극(150)으로 이동하도록 제어하는 계면층(160)을 포함한다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)과 산화물 반도체층(130, 131, 132) 사이에 정류 특성이 발생된다. 예를 들어, 산화물 반도체층(130)에 (+) 전압을 인가하고, 절연층(140)에 (-) 전압을 인가한 경우, 전류는 흐르지 않으나, 산화물 반도체층(130)에 (-) 전압을 인가하고 절연층(140)에 (+) 전압을 인가한 경우, 전류가 흐르는 정류 특성을 가질 수 있다.
도 1 내지 도 3은 산화물 반도체층의 위치 및 형성 개수가 상이한 점을 제외하면 동일한 구성을 포함하고 있기에, 동일한 구성에 대해서는 먼저 설명하기로 한다.
기판(110)은 지지기판으로서 다양한 물질을 선택할 수 있다. 만약 산화물 반도체 다이오드가 투명 소자에 응용될 경우, 기판(110) 역시 투명 재질의 물질을 사용할 수 있다. 예를 들어, 기판(110)은 투명하고 단단한(solid) 성질을 가지는 유리, 석영(quartz) 및 알루미늄 산화물(Al2O3) 중에서 선택되는 무기물 기판일 수 있고, 투명하고 플렉서블(flexible)한 성질을 가지는 PET(polyethylene terephthlate), PES(polyethersulfone), PS(polystyrene), PC(polycarbonate), PI(polyimide), PEN(polyethylene naphthalate) 및 PAR(polyarylate) 중에서 선택되는 유기물 기판일 수 있다.
하부 전극(120)은 기판(110) 상에 형성되고, 전도성을 가지는 것으로 금속 계열 또는 투명 전도성 산화물(transparent conducting oxide)을 포함할 수 있다. 하부 전극(120)으로 사용되는 금속은 백금(Pt), 루테늄(Ru), 알루미늄(Al), 이리듐(Ir), 텅스텐(W), 금(Au), 인듐(In), 갈륨(Ga), 아연(Zn), 몰리브덴(Mo) 및 구리(Cu) 중 선택되는 적어도 하나를 포함할 수 있고, 투명 전도성 산화물은 TO(Tin oxide), ATO(Antimony doped Tin oxide), FTO(Fouorine doped Tin oxide), ITO(Indium Tin Oxide), FITO (Flu orinated Indium Tin oxide), FITO (Fouorine Indium Tin oxide), IZO(Indium doped Zinc oxide), AZO(Al-doped ZnO) 및 ZnO(zinc oxide) 중 선택되는 적어도 하나를 포함할 수 있다.
하부 전극(120)은 물리적 기상 증착법(physical vapordeposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(RF or DC sputter)법 또는 용액공정법으로 형성될 수 있다.
절연층(140)은 하부 전극(120) 상에 형성될 수 있고, 절연층(140)은 질화물 또는 산화물 절연체를 포함할 수 있다. 예를 들어, 절연층(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiO2) 또는 알루미늄 산화물(Al2O3)을 포함할 수 있다.
일반적으로, 산화물 다이오드는 다이렉트 터널링에 의해 전자가 이동하고, 다이렉트 터널링은 전기장(electric field)이 절연체에 걸렸을 때에 절연체의 두께만큼 전자가 터널링하여 상부 금속에서 하부 금속으로 이동하는 것을 말한다.
그러나, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 F-N 터널링(Fowler Nordheim tunneling)에 의해 전자가 이동될 수 있고, F-N 터널링 은 금속-절연체-금속에서 상/하부 금속에서 전자가 이동할 수 있는 터널링 메커니즘 중 하나이며, 특정 전기장 이상이 절연체에 가해졌을 때에 전자가 터널링해야하는 절연체의 두께가 얇아지게 되어, 짧아진 경로를 통해 전자가 터널링하여 상부 금속에서 하부 금속으로 이동하는 것을 말한다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)의 두께에 따라 F-N 터널링이 제어될 수 있다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)의 두께가 증가할수록 Von(다이오드가 온(on) 되는 전압)의 절대값이 상승하게 되고, 동시에 산화물 반도체 다이오드의 on/off 전류(on/off current)는 감소한다.
따라서, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)의 두께가 증가할수록 산화물 반도체 다이오드 소자에 걸리는 전기장(electric field)이 감소하여 F-N 터널링을 제어할 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)의 두께가 증가할수록 절연층(140)의 유전율 또한 감소할 수 있다.
절연층(140)의 두께가 증가할수록 Von(다이오드가 on되는 전압)의 절대값이 상승하게 되고, 이와 동시에 산화물 반도체 다이오드의 온/오프 전류(on/off current)가 감소될 수 있다.
바람직하게는, 절연층(140)은 5nm 내지 500nm의 두께를 가질 수 있고, 절연층(140)의 두께가 5nm 미만이면, 절연층(140)의 다이렉트 터널링(direct tunneling)이 쉽게 발생하여 전자가 상대적으로 쉽게 이동할 수 있어, 상/하부 전극이 단락(short)된 것과 같은 현상이 발생하는 문제가 있고, 500nm를 초과하면 절연층(140)의 두께가 너무 두꺼워 전기장이 감소하여 -5~+5V의 구동 전압 내에서 F-N 터널링이 발생하지 않아, 다이오드 특성이 아닌, 단순히 저항 성분의 특성을 나타내는 문제가 있다.
절연층(140)은 물리적 기상 증착법(physical vapordeposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(RF or DC sputter)법 또는 용액공정법을 이용하여 형성할 수 있다.
상부 전극(150)은 절연층(140) 상에 형성될 수 있다.
상부 전극(150)은 패턴된 형태일 수 있으나, 상부 전극(150)은 산화물 반도체층(130)과 전기적으로 연결되는 구조이면 그 형태 및 위치에 특별한 제한은 없다.
산화물 반도체층(130, 131, 132)은 절연층(140)의 적어도 일면에 형성될 수 있다.
보다 상세하게는, 절연층(140)은 하부 전극(120) 방향에 위치하는 일면(하부면, 이하; 제1 면), 상부 전극 방향에 위치하는 타면(상부면, 이하 제2 면)을 포함할 수 있다.
따라서, 산화물 반도체층(130, 131, 132)는 절연층(140)의 제1 면, 제2 면 또는 양면(제1 및 제2면 모두)에 산화물 반도체층(130, 131, 132)이 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 산화물 반도체층(130, 131, 132)의 두께에 따라 하부 전극(120) 및 상부 전극(150) 사이에 생성되는 전기장 또는 산화물 반도체층(130, 131, 132) 내의 총 전하 농도(total carrier concentration)가 조절되어, 산화물 반도체 다이오드의 전기적 특성에 영향을 줄 수 있다.
따라서, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 산화물 반도체층(130, 131, 132)의 두께에 따라 F-N 터널링을 제어할 수 있다.
도 1은 절연층(140)의 제1 면에 산화물 반도체층(130)이 형성된 금속-절연층-반도체-금속(Metal-Insulator-Semiconductor-Metal, 이하, MISM) 산화물 반도체 다이오드이고, 도 2는 절연층(140)의 제2 면에 산화물 반도체층(130)이 형성된 금속-절연층-반도체-금속(Metal- Semiconductor-Insulator- Metal, 이하, MISM) 산화물 반도체 다이오드이며, 도 3은 절연층(140)의 양면에 모두 산화물 반도체층(131, 132)이 형성된 금속-절연층-반도체-금속(Metal- Semiconductor-Insulator-Semiconductor-Metal, 이하, MSISM) 산화물 반도체 다이오드이다.
산화물 반도체층(130, 131, 132)은 n형 산화물 반도체를 포함할 수 있다. 보다 바람직하게는, 산화물 반도체층(130, 131, 132)은 n형 ZnO 계열 산화물 반도체를 포함할 수 있고, n형 ZnO 계열 산화물 반도체는 a-IGZO(amorphous- IGZO)일 수 있다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 산화물 반도체를 사용하기 때문에, 실리콘(Si) 기반의 다이오드 대비 수소가 발생하지 않거나 매우 적게 발생되기 때문에 주변 소자에 대한 수소 영향을 최소화 할 수 있다.
n형 산화물 반도체 및 p형 산화물 반도체를 포함하는 종래의 p/n 접합 다이오드는 p형 산화물 반도체를 꼭 필요로 했다. 하지만 p형 산화물 반도체는 공정 상의 까다로움과 신뢰성 등의 문제로 인해 산화물 반도체 다이오드를 제조하는데 제약이 있었으나, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 p형 산화물 반도체 없이 n형 산화물 반도체만을 사용할 수 있다.
산화물 반도체층(130, 131, 132)은 물리적 기상 증착법(physical vapordeposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(RF or DC sputter)법 또는 용액공정법으로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체는 열처리 또는 자외선 처리를 진행하여 산화물 반도체층(130, 131, 132)과 절연층(140) 계면에 계면층(160, 161, 162)이 형성된다.
열처리는 25℃ 내지 350℃의 온도에서 진행될 수 있고, 열처리 온도가 25℃ 미만이면 계면층(160, 161, 162)이 너무 얇게 형성되는 문제가 있고, 350℃를 초과하면 소자가 열화되는 문제가 있다.
자외선 처리는 185nm 및 245nm의 파장 대역의 자외선을 혼합하여 사용할 수 있으며, 이로 인해, 계면층(160, 161, 162)이 형성될 수 있다.
자외선 처리는 상온(25℃), 상압(1기압) 및 대기 분위기 하에서 조사될 수 있고, 자외선 처리 시간은 수분~수십분 동안 조사될 수 있으며, 자외선 처리 시간이 증가할 수 록 특성 변화가 포화되게 된다.
따라서, 자외선 처리를 진행함으로써, 상온에서 손쉽게 본 발명의 일 실시예에 따른 산화물 반도체를 제조할 수 있다.
열처리 또는 자외선 처리는 산화물 반도체층(130, 131, 132)을 형성한 다음, 바로 진행할 수 도 있고, 상부 전극(150)까지 형성한 다음, 진행할 수 있다.
열처리 또는 자외선 처리는 산화물 반도체층(130, 131, 132) 내의 금속 원소를 계면층(160, 161, 162)으로 이동시키고, 계면층(160, 161, 162) 내의 산소를 산화물 반도체층(130, 131, 132)으로 이동시킬 수 있다.
보다 상세하게는, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 열처리 또는 자외선 처리를 진행하면, 산화물 반도체층(130, 131, 132) 내의 금속 원소는 산화물 반도체층(130, 131, 132)과 절연층(140)의 계면 방향으로 이동하게 되고, 산소 원소는 산화물 반도체층(130, 131, 132)과 절연층(140)의 계면 반대 방향을 이동하게 되어, 산화물 반도체층(130, 131, 132)과 절연층(140) 계면의 계면층(160, 161, 162) 내에 금속 원소의 밀도가 증가하고, 산소 원소의 밀도가 감소될 수 있다.
산화물 반도체층(130, 131, 132)과 절연층(140) 계면의 금속 원소 및 산소 원소의 비율에 대해서는 도 11에서 상세히 설명하기로 한다.
또한, 계면층(160, 161, 162)은 산화물 반도체층(130, 131, 132) 내의 전자가 하부 전극(110) 또는 하부 전극(110)으로 이동하도록 제어한다.
본 발명의 일실시예에 따른 산화물 반도체 다이오드에 정방향 바이어스(Forward bias)를 인가하면, 산화물 반도체(160, 161, 162) 내의 전자를 하부 전극(110)으로 이동하도록 제어하고, 역방향 바이어스(Reverse bias)를 인가하면, 산화물 반도체(160, 161, 162) 내의 전자를 상부 전극(150)으로 이동하도록 제어할 수 있다.
따라서, 본 발명의 일실시예에 따른 산화물 반도체 다이오드는 특정 전압 이상의 역방향 바이어스 인가 시, 양방향 터널링이 가능해진다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드의 전자 이동 기술에 대해서는 도 6a 및 도 6d를 참조하여 설명하기로 한다.
따라서, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)과 산화물 반도체층(130, 131, 132)의 계면에 형성되는 계면층(160, 161, 162)에 의해 F-N 터널링(F-N tunneling)이 발생하게 되고, 계면층(160, 161, 162)의 두께에 따라, F-N 터널링이 제어될 수 있다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 계면층(160, 161, 162)의 두께에 따라 산화물 반도체 다이오드의 전기적 특성을 조절할 수 있다.
예를 들면, 계면층(160, 161, 162)은 a-IGZO를 산화물 반도체층(130, 131, 132)으로 사용하는 경우, 산화물 반도체층(130, 131, 132) 내에 존재하는 인듐, 갈륨의 양을 조절(인듐, 갈륨의 함량 증가)하여 계면층(160, 161, 162)의 두께 및 전기적 특성을 조절할 수 있다.
계면층(160, 161, 162)은 15nm 이하의 두께를 가질 수 있고, 계면층(160, 161, 162)의 두께가 15nm를 초과하면 상부 전극(150)에 존재하는 전자가 산화물 반도체층(130, 131, 132), 계면층(160, 161, 162) 및 절연층(140)을 통과하여 하부 전극(120)으로 이동하는 경로 중, 산화물 반도체층(130, 131, 132) 및 절연층(140)으로 이동하는 매커니즘에서 다이렉트 터널링에 대한 영향이 감소되어, 같은 전압에서의 온 커런트(on current)가 감소될 수 있다.
바람직하게는, 계면층(160, 161, 162)은 7nm 의 두께를 가질 수 있다.
종래에 IC 회로에 사용되는 실리콘 기반 PN 다이오드 소자의 턴온 전압(turn on voltage)은 약 0.7V 이나, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 턴온 전압이 0 근처에 형성되어 있고, 간단한 방법으로 턴온 전압을 조절할 수 있어, 전체적인 전기적 특성을 박막 구성에 따라 손쉽게 제어할 수 있고, 실리콘 기반의 다이오드를 전면 대체 할 수 있다.
다이오드는 회로를 이루는 기본적인 구성요소 중의 하나이므로 대부분의 소자(Device)에 적용될 수 있고, 특히 디스플레이 백-플레인 내에서 각종 센서, 정류소자 및 정전하 방지 다이오드 등으로 다양하게 응용 될 수 있다. 특히, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 공정이 간단하고, 일반적으로 산업화가 잘 되어 있는 PECVD, Sputter 장비를 주로 이용하기 때문에 산업으로의 적용 장벽이 매우 낮다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 가시광 영역에서 매우 높은 투과율을 갖고 있기 때문에 투명성을 요구하는 소자(Device)에서 사용될 수 있다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 계면층(160, 161, 162)에 의해 산화물 반도체층(130, 131, 132)과 절연층(140) 계면의 계면 특성을 조절하여 오프(off) 상태의 누설전류밀도가 약 10-8 ~ 10-9 A/cm2 정도로 매우 낮아지기 때문에 저전력 구동이 가능하다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 계면층(160, 161, 162)에 의해 산화물 반도체층(130, 131, 132)과 절연층(140) 계면의 계면 특성을 조절하여, 정류 현상이 매우 뛰어나기 때문에 추후 정전하 방지 다이오드로 사용할 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 계면층(160, 161, 162)에 의해 산화물 반도체층(130, 131, 132)과 절연층(140) 계면의 계면 특성을 조절하여, 자외선 파장으로부터 생성된 광전류에 대한 민감도가 우수해져 고감도 유연 자외선 센서로 사용할 수 있다.
더 나아가, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 누설 전류를 확보하는 것에 의해 센싱 마진을 넓힐 수 있다.
도 1은 MISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드를 도시한 입체도이다.
도 1을 참조하면, MISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 기판(110), 산화물 반도체층(130), 계면층(160), 절연층(140) 및 상부 전극(150)이 순차적으로 적층된 구조를 갖는다.
MISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 한 개의 계면층(160)만을 포함하지만, 산화물 반도체 다이오드에 역방향 바이어스(off 상태 바이어스)를 과하게 가할 경우, 양방향으로 터널링될 수 있다.
따라서, MISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 과한 역방향 바이어스 조건에서 구동이 가능하기 때문에 정전기 방전 보호 다이오드(ESD protection diode)로 사용할 수 있다.
또한, MISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 2는 MSIM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드를 도시한 입체도이다.
도 2를 참조하면, MSIM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 기판(110), 절연층(140), 계면층(160), 산화물 반도체층(130) 및 상부 전극(150)이 순차적으로 적층된 구조를 갖는다.
MSIM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 한 개의 계면층(160)만을 포함하지만, 산화물 반도체 다이오드에 역방향 바이어스(off 상태 바이어스)를 과하게 가할 경우, 양방향으로 터널링될 수 있다.
따라서, MSIM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 과한 역방향 바이어스 조건에서 구동이 가능하기 때문에 정전기 방전 보호 다이오드(ESD protection diode)로 사용할 수 있다.
또한, MSIM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 3은 MSISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드를 도시한 입체도이다.
도 3을 참조하면, MSISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 수직 구조의 상호 보완 구조를 가지고, 기판(110), 제1 산화물 반도체층(131), 제1 계면층(161), 절연층(140) 및 제2 계면층(162), 제2 산화물 반도체층(132) 및 상부 전극(150)이 순차적으로 적층된 구조를 갖는다.
MSISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)의 양쪽에 제1 계면층(161) 및 제2 계면층(162)이 형성되기 때문에 기존 를 기준으로 양쪽에 형성 될 수 있기 때문에 기존 유니폴라(unipolar) 구동방식의 다이오드 소자에서 바이폴라(bipolar) 특성을 가질 수 있다.
특히, 바이폴라 특성은 저항 변화 메모리 소자(ReRAM)의 크로스바 어레이 내 셀렉터 소자로 사용될 수 있다.
도 3에 따른 상호 보완 산화물 반도체 다이오드는 IC 회로 내에서 로직 소자, 고감도 유연 자외선 센서 또는 향후 국내외 디스플레이 시장에서 추구하는 새로운 유저 인터페이스(user interface) 기술에 사용할 수 있다 산화물 반도체 다이오드의 활용도를 넓힐 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 공정이 매우 간단한 적층 구조로 다이오드를 형성할 수 있고, 적층 시, 각 층의 적층 순서 조절을 통해 상호보완 다이오드의 구성이 가능하다.
또한, MSISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 4는 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 구조를 도시한 입체도이고, 도 5a 내지 5f는 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 제조 방법을 도시한 입체도 이다.
도 4 및 도 5a 내지 5f는 도 1 내지 도 3에 도시된 본 발명의 일 실시예에 따른 산화물 반도체 다이오드와 층 구조가 상이한 것을 제외하면, 동일한 구성요소를 가지므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 기판(110) 상에 형성되는 하부 전극(120), 하부 전극(120) 상의 제1 영역에 형성되는 제1 산화물 반도체층(131) 및 하부 전극(120) 및 산화물 반도체층(131) 상에 형성되는 절연층(140)을 포함한다.
또한, 제1 영역과 오버랩되지 않는 제2 영역의 절연층(140) 상에 형성되는 제2 산화물 반도체층(132), 절연층(140) 및 제2 산화물 반도체층(132) 상에 형성되는 상부 전극(150)을 포함한다.
또한, 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 열처리 또는 자외선 처리를 진행하여 상기 제1 산화물 반도체층(161)과 절연층(140) 계면 및 제2 산화물 반도체층(162)과 절연층(140) 계면에 제1 계면층(161) 및 제2 계면층(162)이 형성되고, 제1 계면층(161) 및 제2 계면층(162)은 제1 산화물 반도체층(161) 및 제2 산화물 반도체층(162) 내의 전자가 하부 전극(110) 또는 상부 전극(120)으로 이동하도록 제어하는 계면층(161, 162)을 포함한다.
도 5a는 기판 상에 하부 전극이 형성된 입체도이다.
도 5a를 참조하면, 기판(110) 상에 전면에 하부 전극(120)이 형성된다.
도 5b는 하부 전극 상의 제1 영역에 제1 산화물 반도체층이 형성된 입체도 이다.
도 5b를 참조하면, 하부 전극(120) 상의 제1 영역에 제1 산화물 반도체층(131)이 형성된다.
제1 산화물 반도체층(131)은 하부 전극(120) 상의 전면에 형성되지 않고, 선택적으로 하부 전극(120) 상의 일부분에만 형성된다.
제1 영역에 제1 산화물 반도체층(131)을 형성하는 방법은 포토레지스트 및 마스크를 이용한 패터닝 공정을 통해 형성될 수 있다.
도 5c는 하부 전극 및 제1 산화물 반도체층 상에 절연층이 형성된 입체도 이다.
도 5c를 참조하면, 하부 전극(120) 및 제1 산화물 반도체층(131) 상에 절연층(140)이 형성된다.
절연층(140)은 하부 전극(120) 및 제1 산화물 반도체층(131) 상에 전부 형성되기 때문에, 제1 산화물 반도체층(131)의 두께 정도의 단차를 갖는 요철 구조로 형성된다.
절연층(140)은 제1 산화물 반도체층(131)이 형성된 부분의 돌출부 및 제1 산화물 반도체층(131)이 형성되지 않은 부분의 오목부를 포함할 수 있다.
도 5d는 절연층의 제2 영역 상에 제2 산화물 반도체층이 형성된 입체도 이다.
도 5d를 참조하면, 절연층(140)의 제2 영역 상에 제2 산화물 반도체층(132)을 형성한다.
제2 영역은 제1 산화물 반도체층(131)과 오버랩되지 않는 영역을 의미한다. 따라서, 제2 영역은 절연층(140)의 오목부이고, 오목부에 제2 산화물 반도체층(132)이 형성된다.
따라서, 오목부에 형성된 제2 산화물 반도체층(132)에 의해 제1 영역 및 제2 영역에 적층된 전체 층은 동일한 높이까지 형성된다.
도 5e는 절연층 및 제2 산화물 반도체층 상에 상부 전극이 형성된 입체도 이다.
도 5e를 참조하면, 절연층(140) 및 제2 산화물 반도체층(132) 상에 상부 전극(150)이 형성된다.
상부 전극(140)은 패턴화된 구조를 가질 수 있으나, 이에 제한되지 않고, 실시예에 따라 판 형태로 형성될 수 있다.
도 5f는 절연층과 제1 산화물 반도체층 계면 및 절연층과 제2 산화물 반도체층 계면에 제1 및 제2 계면층이 형성된 입체도 이다.
도 5f를 참조하면, 열처리 또는 자외선 처리를 진행하여 절연층(140)과 제1 산화물 반도체층(131) 계면에 제1 계면층(161)을 형성하고, 절연층(140)과 제2 산화물 반도체층(132) 계면에는 제2 계면층(162)을 형성한다.
열처리 또는 자외선 처리는 제1 및 제2 산화물 반도체층(132) 내의 금속 원소를 제1 및 제2 계면층(161, 162)으로 이동시키고, 제1 및 제2 계면층(161, 162) 내의 산소를 제1 및 제2 산화물 반도체층(131, 132)으로 이동시킬 수 있다.
보다 상세하게는, 열처리 또는 자외선 처리를 진행하면, 제1 및 제2 산화물 반도체층(131, 132) 내의 금속 원소는 제1 및 제2 산화물 반도체층(131, 132)과 절연층(140)의 계면 방향으로 이동하게 되고, 산소 원소는 제1 및 제2 산화물 반도체층(131, 132)과 절연층(140)의 계면 반대 방향을 이동하게 되어, 제1 및 제2 계면층(161, 162)에는 금속 원소의 밀도가 증가하고, 산소 원소의 밀도가 감소된다.
또한, 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오는 제1 영역에는 MISM 구조의 산화물 반도체 다이오드를 포함하고, 제2 영역에는 MSIM 구조의 산화물 반도체 다이오드를 포함하는 수평 구조의 상호 보완 구조를 갖는다.
따라서, 정방향 바이어스(Forward bias)를 인가하면, 제2 산화물 반도체(132) 내의 전자를 하부 전극(110)으로 이동하도록 제어하고, 역방향 바이어스(Reverse bias)를 인가하면, 제1 산화물 반도체(131) 내의 전자를 상부 전극(150)으로 이동하도록 제어한다.
따라서, 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 절연층(140)과 제1 및 제2 산화물 반도체층(131, 132)의 계면에 형성되는 제1 및 제2 계면층(161, 162)에 의해 F-N 터널링(FN tunneling)이 발생하게 된다.
본 발명의 실시예에 따른 상호 보완 산화물 반도체 다이오드는 IC 회로 내에서 로직 소자, 고감도 유연 자외선 센서 또는 향후 국내외 디스플레이 시장에서 추구하는 새로운 유저 인터페이스(user interface) 기술에 사용할 수 있다 산화물 반도체 다이오드의 활용도를 넓힐 수 있다.
본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 산화물 다이오드 제작 시, 제1 영역 및 제2 영역에 적층 순서를 다르게 하여 상호보완적으로 구성함으로써, 바이어스(bias)에 따라 특정 전압 이상에서만 선택적으로 바이어스(bias)가 흐르게 형성할 수 있다.
본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 소자 구성에 따라 AND, OR, NAND, NOR 또는 NOT gate 와 같은 로직 회로로써 적용이 가능하기 때문에 산화물 반도체 기반의 연산소자를 제조할 수 있다.
또한, 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 공정이 매우 간단한 적층 구조로 다이오드를 형성할 수 있고, 적층 시 각 층의 적층 순서 조절을 통해 상호 보완 다이오드의 구성이 가능하다.
또한, 본 발명의 실시예에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 6a는 계면층을 포함하지 않는 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이고, 도 6b는 계면층을 포함하는 본 발명의 실시예에 따른 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이다.
도 6a를 참고하면, 산화물 반도체 다이오드는 기판(미도시), 하부 전극(120), 절연층(140), 산화물 반도체층(130) 및 상부 전극(미도시)을 순차적으로 포함한다.
하지만, 절연층(140)과 산화물 반도체층(130)은 밴드 갭 차이가 크기 때문에, 절연층(140)과 산화물 반도체층(130) 사이에 오프셋(offset; 171)이 발생하게 된다.
산화물 반도체층(130)과 절연층(140) 사이의 밴드갭 에너지 에너지 차이가 크다는 것은, 산화물 반도체층(130)과 절연층(140) 간의 전도대 및 가전자대 간의 차이가 크다는 것을 의미하고, 본 발명에서의 오프셋(171)은 산화물 반도체층(130)과 절연층(140) 사이의 전도대 차이를 의미한다.
예를 들어, 절연층(140)으로 실리콘 산화물을 사용하고 산화물 반도체층(130)으로 a-IGZO 사용하는 경우, 절연층(140)은 0.9eV를 갖고, 산화물 반도체층(130)은 4.4eV를 갖기 때문에, 절연층(140)과 산화물 반도체층(130) 사이의 오프셋(171)은 3.5eV 정도로 상당히 큰 장벽 높이(barrier height)가 존재하게 되어, 전자의 이동이 어렵다.
또한, 반대 방향으로 전자가 이동할 경우, ITO를 사용하는 하부전극(120)으로부터 절연층을 통과하여 이동하기 때문에, 이때의 오프셋(미도시)은 하부전극(120)은 4.5eV를 갖고, 절연층은 절연층(140)은 0.9eV를 갖기 때문에, 절연층(140)과 산화물 반도체층(130) 사이의 오프셋(171)은 3.6eV 정도이다. 따라서, 양쪽 방향의 전도대 오프셋(conduction band offset) 차이가 크지 않기 때문에, 계면층이 존재하지 않는 종래의 구조에서는 다이오드 특성이 나타나지 않는다.
만약, 외부에서 전압이 인가 되어 전자가 3.5eV의 장벽 높이를 넘어 하부 전극(120)으로 이동한다고 가정하더라도, 반대로 하부 전극(120)에서 상부 전극으로 전자가 이동할 때 동일한 방식으로 양방향 전자가 이동되어야 하지만, 장벽 높이가 너무 커 이동이 어렵다.
하지만, 도 6b를 참조하면, MSIM 구조를 갖는 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 기판(미도시), 하부 전극(120), 절연층(140), 산화물 반도체층(130), 계면층(160) 및 상부 전극(미도시)을 순차적으로 포함한다.
계면층(160)은 열처리 또는 자외선 처리에 의해 형성될 수 있고, 열처리 또는 자외선 처리를 진행하면 절연층(140)과 산화물 반도체층(130) 계면에 절연층(140) 보다 밴드갭 에너지가 작은 계면층(160)이 형성된다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 도 6b에서와 같이, 계면층(160)에 의해 오프셋(offset; 172)이 낮아지게 되어, 외부에서 전압이 인가될 때, 전류가 상부 전극(미도시)에서 하부 전극(120)으로 흐르게 되는데, 절연층(140)과 산화물 반도체층(130) 사이의 오프셋(172)의 크기가 작아, 산화물 반도체층(130) 내의 전자가 하부 전극(120)으로 이동할 수 있다.
예를 들면, 계면층(160)의 전자 친화도(electron affinity)는 1.5eV를 가질 수 있고, 절연층(140)은 0.9eV를 가지며, 산화물 반도체층(130)은 4.4eV를 갖기 때문에, 산화물 반도체층(130)과 계면층(160) 사이의 오프셋(미도시)은 2.9eV를 갖고, 계면층(160)과 절연층(140) 사이의 오프셋(172)은 0.6eV를 가질 수 있다.
따라서, 절연층(140)과 산화물 반도체층(130) 사이의 오프셋(172)은 계면층(160)에 의해 0.6eV로 감소하게 되어, 외부에서 전압이 인가 될 때, 0.6eV의 작은 장벽 높이에 의해, 전자를 하부 전극(120)으로 원활히 이동시킬 수 있다.
그러나, 계면층(160)과 절연층(140) 사이의 오프셋(172)은 이에 한정되지 않고, 산화물 반도체층(130)과 절연층(140) 사이의 값을 가질 수 있으며, 바람직하게는, 계면층(160)과 절연층(140) 사이의 오프셋(172)은 전자 트랩(electron trap) 정도에 따라, 0.6eV 내지 1.5eV일 수 있다.
도 6b는 1.5eV의 전자 친화도(electron affinity)를 갖는 계면층(160)에 대해 도시하였으나, 계면층(160)의 전자 친화도 값은 이에 한정되지 않고, 본 발명의 실시예에 따라서, 조절될 수 있다.
또한, MSIM 구조를 갖는 본 발명의 일 실시예에따른 산화물 반도체 다이오드는 한 방향으로만 전자가 이동하기 때문에 정방향 바이어스 조건에서 계면층(160)이 전자 이동에 도움을 주는 역할을 할 수 있다. 계면층(160)의 역할은 다이렉트 터널링, F-N 터널링 또는 복합적일 수 있다.
또한, 절연층(140) 및 산화물 반도체층(130)의 두께 및 물질을 변경하여 산화물 반도체층(130) 내의 전자가 하부 전극(120)으로 이동되는 것을 제어할 수 있다.
도 6b는 MSIM 구조를 갖는 본 발명의 일 실시예에 따른 산화물 반도체 다이오드에 대해서 설명하였으나, 이에 제한되지 않고, MISM, MSISM, 수평 구조의 상호 보안, 다층 구조의 MISM 및 다층 구조의 MSIM에 모두 적용할 수 있다.
도 6c 및 도 6d는 제1 및 제2 계면층을 포함하는 본 발명의 실시예에 따른 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이다.
도 6c 및 도 6d를 참고하면, MSISM 구조의 산화물 반도체 다이오드는 기판(미도시), 하부 전극(미도시), 제1 산화물 반도체층(131), 제1 계면층(161), 절연층(140), 제2 계면층(162), 제2 산화물 반도체층(132) 및 상부 전극(미도시)을 순차적으로 포함한다.
계면층(161, 162)은 열처리 또는 자외선 처리에 의해 형성될 수 있고, 열처리 또는 자외선 처리를 진행하면 절연층(140)과 제1 산화물 반도체층(131) 계면에 절연층(140) 보다 밴드갭 에너지가 작은 제1 계면층(161)이 형성되고, 절연층(140)과 제2 산화물 반도체층(132) 계면에 절연층(140) 보다 밴드갭 에너지가 작은 제2 계면층(162)이 형성된다.
도 6c는 본 발명의 일 실시예에 따른 산화물 반도체 다이오드에 정방향 바이어스(Forward bias)를 인가하였을 때의 전자 이동을 도시하였고, 도9d는 본 발명의 일 실시예에 따른 산화물 반도체 다이오드에 역방향 바이어스(Reverse bias)를 인가하였을 때의 전자 이동을 도시하였다.
본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 도 9c 및 도 9d에서와 같이, 제1 및 제2 계면층(161, 162)에 의해 오프셋(offset; 172)이 낮아지게 되어, 제1 및 제2 산화물 반도체층(131, 132) 내의 전자가 하부 전극(미도시) 또는 상부 전극(미도시)으로 이동할 수 있다.
도 9c 및 도 9d를 참고하면, 계면층(161, 162)는 하부 전극(미도시) 방향에 형성된 제1 계면층(161) 및 상부 전극(미도시) 방향에 형성된 제2 계면층(162)을 모두 포함하기 때문에, 정방향 바이어스(Forward bias)를 인가하면, 제2 산화물 반도체(232) 내의 전자를 하부 전극(210)으로 이동(도 9c)하도록 제어하고, 역방향 바이어스(Reverse bias)를 인가하면, 제1 산화물 반도체(231) 내의 전자를 상부 전극(260)으로 이동(도 9d)하도록 제어할 수 있다.
따라서, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 절연층(140)과 제1 및 제2 산화물 반도체층(131, 132)의 계면에 형성되는 제1 및 제2 계면층(171, 172)에 의해 F-N 터널링(FN tunneling)이 발생할 수 있다.
도 6c 및 도 6d는 수직 구조의 상호보완 구조를 갖는 MSISM 구조의 본 발명의 일 실시예에 따른 산화물 반도체 다이오드에 대해서 설명하였으나, 이에 제한되지 않고, MISM, MSIM, 수평 구조의 상호 보안, 다층 구조의 MISM 및 다층 구조의 MSIM에 모두 적용할 수 있다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드를 도시한 입체도이다.
도 7 내지 도 9는 도 1 내지 도 3에 도시된 본 발명의 일 실시예에 따른 산화물 반도체 다이오드와 층 구조가 상이한 것을 제외하면, 동일한 구성요소를 가지므로, 동일한 구성 요소에 대해서는 생략하기로 한다.
본 발명의 다른 실시예에 따른 산화물 반도체는 기판(210) 상에 형성되는 하부 전극(220), 하부 전극(220) 상에 형성되는 제1 절연층(241), 제1 절연층(141) 상에 형성되는 중간 전극(250), 중간 전극(250) 상에 형성된 제2 절연층(242) 및 제2 절연층(242) 상에 형성된 상부 전극(260)을 포함한다.
또한, 제1 절연층(241) 또는 제2 절연층(242)의 적어도 일면에 형성되는 산화물 반도체층(231, 232)을 포함한다.
바람직하게는, 산화물 반도체층(231, 232)는 하부 전극(210) 방향에 형성된 제1 산화물 반도체층(231) 및 상부 전극(260) 방향에 형성된 제2 산화물 반도체층(241)을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 열처리 또는 자외선 처리를 진행하여 제1 산화물 반도체층(231)과 제1 절연층(241) 계면에는 제1 계면층(271)이 형성되고, 제2 산화물 반도체층(242)과 상기 제2 절연층(242) 계면에는 제2 계면층(272)이 형성되고, 제1 및 제2 계면층(271, 272)은 제1 및 제2 산화물 반도체층(231, 232) 내의 전자가 하부 전극(210) 또는 상부 전극(260)으로 이동하도록 제어한다.
도 7 내지 도 9는 산화물 반도체층의 위치 및 형성 개수가 상이한 점을 제외하면 동일한 구성을 포함하고 있기에, 동일한 구성에 대해서는 도 7에서만 설명하기로 한다.
도 7은 로직 회로에 응용이 가능한 수직 구조의 상호 보완 다이오드를 도시한 입체도 이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 로직 회로에 응용이 가능한 수직 구조의 상호 보완 다이오드 구조를 가질 수 있고, 기판(210), 하부 전극(220), 제1 산화물 반도체층(231), 제1 계면층(271), 제1 절연층(241), 중간 전극(250), 제2 절연층(242), 제2 계면층(272) 및 제2 산화물 반도체층(232) 및 상부 전극(260)이 순차적으로 적층된 구조를 갖는다.
중간 전극(250)은 제1 절연층(241) 상에 형성되고, 전도성을 가지는 것으로 금속 또는 투명 전도성 산화물(transparent conducting oxide)을 포함할 수 있다. 중간 전극(250)으로 사용되는 금속은 백금(Pt), 루테늄(Ru), 알루미늄(Al), 이리듐(Ir), 텅스텐(W), 금(Au), 인듐(In), 갈륨(Ga), 아연(Zn), 몰리브덴(Mo) 및 구리(Cu) 중 선택되는 적어도 하나를 포함할 수 있고, 투명 전도성 산화물은 TO(Tin oxide), ATO(Antimony doped Tin oxide), FTO(Fouorine doped Tin oxide), ITO(Indium Tin Oxide), FITO (Flu orinated Indium Tin oxide), FITO (Fouorine Indium Tin oxide), IZO(Indium doped Zinc oxide), AZO(Al-doped ZnO) 및 ZnO(zinc oxide) 중 선택되는 적어도 하나를 포함할 수 있다.
중간 전극(250)은 물리적 기상 증착법(physical vapordeposition), 화학적 기상 증착법(chemical vapor deposition), 스퍼터링(RF or DC sputter)법 또는 용액공정법으로 형성될 수 있다.
도 7에 도시된 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 하부 전극(210) 방향에 형성된 제1 계면층(272) 및 상부 전극(260) 방향에 형성된 제2 계면층(272)을 모두 포함하기 때문에, 정방향 바이어스(Forward bias)를 인가하면, 제2 산화물 반도체(232) 내의 전자를 하부 전극(210)으로 이동하도록 제어하고, 역방향 바이어스(Reverse bias)를 인가하면, 제1 산화물 반도체(231) 내의 전자를 상부 전극(260)으로 이동하도록 제어한다.
따라서, 도 7의 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 제1 및 제2 절연층(241, 242)과 제1 및 제2 산화물 반도체층(231, 232)의 계면에 형성되는 제1 및 제2 계면층(271, 272)에 의해 F-N 터널링(FN tunneling)이 발생할 수 있다.
도 8은 다층 구조를 갖는 MSIM 구조의 산화물 반도체 다이오드를 도시한 입체도 이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 다층 구조를 갖는 MSIM 구조의 산화물 반도체 다이오드 구조를 가질 수 있고, 기판(210), 하부 전극(220), 제1 산화물 반도체층(231), 제1 계면층(271), 제1 절연층(241), 중간 전극(250), 제2 산화물 반도체층(232), 제2 계면층(272), 제2 절연층(242) 및 상부 전극(260)이 순차적으로 적층된 구조를 갖는다.
다층 구조를 갖는 MSIM 구조의 산화물 반도체 다이오드 제조 시, 상온에서 공정이 진행되기 때문에, 고열과 같은 공정을 생략할 수 있어, 이미 형성된 층의 전기적 특성이 열화되는 것을 방지하여, 공정 신뢰도를 향상시킬 수 있다.
또한, 다수의 층을 수직 방향으로 적층하기 때문에, 산화물 반도체 다이오드의 집적도를 향상시킬 수 있다.
또한, 다층 구조를 갖는 MSIM 구조의 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
도 9는 다층 구조를 갖는 MISM 구조의 산화물 반도체 다이오드를 도시한 입체도 이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 산화물 반도체 다이오드는 다층 구조를 갖는 MISM 구조의 산화물 반도체 다이오드를 가질 수 있고, 기판(210), 하부 전극(220), 제1 절연층(241), 제1 계면층(271), 제1 산화물 반도체층(231), 중간 전극(250), 제2 절연층(242), 제2 계면층(272), 제2 산화물 반도체층(232) 및 상부 전극(260)이 순차적으로 적층된 구조를 갖는다.
다층 구조를 갖는 MISM 구조의 산화물 반도체 다이오드 제조 시, 상온에서 공정이 진행되기 때문에, 고열과 같은 공정을 생략할 수 있어, 이미 형성된 층의 전기적 특성이 열화되는 것을 방지하여, 공정 신뢰도를 향상시킬 수 있다.
또한, 다수의 층을 수직 방향으로 적층하기 때문에, 산화물 반도체 다이오드의 집적도를 향상시킬 수 있다.
또한, 다층 구조를 갖는 MISM 구조의 산화물 반도체 다이오드는 비휘발성 메모리 소자의 셀렉터 소자, 나아가, 차세대 비휘발성 메모리 소자의 셀렉터 소자로 사용될 수 있다.
제조예
실시예 1
MISM 구조로 이루어진 투명한 산화물 반도체 다이오드를 제작하기 위해, 유리 기판 상에 150nm의 ITO를 사용하는 하부 전극을 형성하고, 하부 전극 상에 60nm의 실리콘 산화물을 사용하는 절연층을 형성하였으며, 절연층 상에는 30nm의 a-IGZO 산화물 반도체층을 형성하였고, 산화물 반도체층 상에는 100nm의 ITO를 사용하는 상부 전극을 형성하였다.
이후, 250℃에서 열처리를 진행하여 산화물 반도체층과 절연층 계면에 7nm의 계면층을 형성하였다.
상부 전극 및 하부 전극으로 사용되는 ITO는 DC sputter 장비를 사용하였고, 증착 중 공정 압력은 4.0 x 10-3 Torr이며, 스퍼터 및 기판의 온도는 상온(25℃)이고, DC 스퍼터의 파워는 100 W를 유지하였다. 절연층은 PECVD를 사용하여 형성하였다. 산화물 반도체층은 RF magnetron sputter 장비를 사용하였고, 증착 중 공정 압력은 5.0 x 10-3 Torr으며, 스퍼터 및 기판의 온도는 상온(25℃)이고, RF 스퍼터의 파워는 40 W에를 유지하였다.
실시예 2
절연층을 40nm의 두께로 형성한 것을 제외하면 실시예 1과 동일한 제조 방법으로 제조하였다.
실시예 3
절연층을 20nm의 두께로 형성한 것을 제외하면 실시예 1과 동일한 제조 방법으로 제조하였다.
실시예 4
수평 구조의 상호 보완 실리콘 산화물 반도체 다이오드를 제작하기 위해, 유리 기판 상에 150nm의 ITO를 사용하는 하부 전극을 형성하고, 하부 전극의 제1 영역 상에 30nm의 a-IGZO 물질을 사용하는 제1 산화물 반도체층을 형성하였으며, 하부 전극 및 제1 산화물 반도체층 상에 40nm의 실리콘 산화물을 사용하는 절연층을 형성하였고, 절연층 상의 제2 영역에 30nm의 a-IGZO를 사용하는 제2 산화물 반도체층을 형성하였고, 절연층 및 제2 산화물 반도체층 상에는 100nm의 ITO를 사용하는 상부 전극을 형성하였다.
이후, 250℃에서 열처리를 진행하여 산화물 반도체층과 절연층 계면에 7nm의 계면층을 형성하였다.
상부 전극 및 하부 전극으로 사용되는 ITO는 DC sputter 장비를 사용하였고, 증착 중 공정 압력은 4.0 x 10-3 Torr이며, 스퍼터 및 기판의 온도는 상온(25℃)이고, DC 스퍼터의 파워는 100 W를 유지하였다. 절연층은 PECVD를 사용하여 형성하였다. 제1 및 제2 산화물 반도체층은 RF magnetron sputter 장비를 사용하였고, 증착 중 공정 압력은 5.0 x 10-3 Torr으며, 스퍼터 및 기판의 온도는 상온(25℃)이고, RF 스퍼터의 파워는 40 W에를 유지하였다.
이하에서는 도 10 내지 도 16b를 참조하여, 본 발명의 실시예들에 따른 산화물 반도체 다이오드의 전기적 특성을 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 산화물 반도체 다이오드의 투과전자현미경(TEM) 측정 이미지를 도시한 것이다.
도 10을 참조하면, 열처리에 의해 산화물 반도체층(a-IGZO)과 절연층(Insulator) 사이에 계면층(Interlayer)이 잘 형성되는 것을 알 수 있다.
도 11은 열처리를 진행한 후의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드를 에너지분산형 분광분석법(EDS; energydispersivespectroscopy)을 분석한 그래프이다.
도 11은 두께에 따른 금속 원소 및 산소 원소의 개수(CPS; Count per Second)를 나타낸다.
산화물 반도체층으로 a-IGZO(amorphous- IGZO)를 사용하면, 산화물 반도체층은 인듐(In Lα1) 원소, 갈륨(Ga Kα1) 원소, 아연(Zn Kα1) 원소 및 산소(O Kα1) 원소를 포함한다.
도 11을 참조하면, 본 발명의 실시예 1에 따른 산화물 반도체 다이오드는 열처리를 진행함으로써, 계면층(Interlayer)에 인듐(In Lα1) 원소 및 갈륨(Ga Kα1) 원소가 밀집되어 있고, 아연(Zn Kα1) 원소도 미세하지만 밀집되어 있는 것을 알 수 있다. 반대로, 산소(O Kα1)는 계면층(Interlayer)서 감소되는 것을 확인할 수 있다.
따라서, 참조하면, 본 발명의 실시예 1에 따른 산화물 반도체 다이오드는 열처리를 가하면, 산화물 반도체층의 금속 원소는 산화물 반도체층과 절연층 계면의 계면층으로 이동하고, 계면층의 산소 원소는 산화물 반도체층과 절연층 계면의 반대 방향인 산화물 반도체층으로 이동하는 것을 알 수 있다.
도 12는 본 발명의 실시예 1 내지 실시예 4에 따른 산화물 반도체 다이오드의 인가 전압(bias voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 12는 절연층으로 실리콘 산화물(SiO2)을 사용하였고, 절연층의 두께를 60nm(실시예 1), 40nm(실시예 2) 및 20nm(실시예 3)으로 변화시키면서 측정하였다.
도 12는 0V 기준으로 정방향 바이어스(negative)를 상부 전극에 가했을 경우 산화물 반도체층이 "축적(accumulation)" 상태가 되어 절연층과 산화물 반도체층 사이에 전자들이 모이게 되고, 모인 전자들이 계면층에 의해 절연체의 장벽(barrier)을 넘어 하부 전극으로 이동(on current)하는 것을 알 수 있다.
반대로, 0V 기준으로 역방향 바이어스(positive)를 상부 전극에 가했을 경우 산화물 반도체 층이 "공핍(depletion)" 상태가 되고, 하부 전극에서 상부 전극으로 전자가 이동할 때 정방향 바이어스 상태에서와는 달리 하부 전극과 절연층 사이에는 계면층이 존재하지 않기 때문에 절연층과 산화물 반도체층의 공핍(depletion) 상태의 저항 상태에 따른 전류가 흐르게(off current)된다는 것을 알 수 있다.
또한, 절연층의 두께가 증가할수록 증가할수록 전류 값이 증가하여, Von(다이오드가 온(on) 되는 전압)의 절대값이 상승하게 되고, 동시에 산화물 반도체 다이오드의 on/off 전류(on/off current)는 감소하는 것을 알 수 있다.
도 13은 본 발명의 실시예 1에 따른 산화물 반도체 다이오드의 인가 전압(bias voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 13은 절연층으로 60nm의 실리콘 산화물을 사용하였고, 정방향 바이어스(SiNx 60nm, Foward) 및 역방향 바이어스(SiNx 60nm, Reverse)에서 측정하였다.
도 13을 참조하면, 0V 기준으로 정방향 바이어스(negative)를 상부 전극에 가했을 경우 산화물 반도체층이 "축적(accumulation)" 상태가 되어 절연층와 산화물 반도층 사이에 전자들이 모이게 되고, 모인 전자들이 계면층에 의해 절연층의 장벽(barrier)을 넘어 하부 전극으로 이동(on current)하는 것을 알 수 있다.
반대로, 0V 기준으로 역방향 바이어스(positive)를 상부 전극에 가했을 경우 산화물 반도체층이 "공핍(depletion)" 상태가 되고, 하부 전극에서 상부 전극으로 전자가 이동할 때 정방향 바이어스 상태에서와는 달리 하부 전극과 절연체 사이에는 계면층이 존재하지 않기 때문에 절연층과 산화물 반도체층의 공핍(depletion) 상태의 저항 상태에 따른 전류가 흐르게(off current)된다는 것을 알 수 있다.
따라서, 본 발명의 실시예 1에 따른 산화물 반도체 다이오드는 특정 전압 이상의 역방향 바이어스 인가 시, 양방향 터널링이 가능한 것을 알 수 있다.
따라서, 본 발명의 일 실시예에 따른 산화물 반도체 다이오드는 정전하 방지용 다이오드로 사용할 수 있다.
도 14는 자외선(UV) 파장대역의 광에너지를 조사하였을 때의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 14는 자외선을 조사하지 않은 상태(어두운 상태(Dark) 및 환한 상태(Bright)), 자외선 파장대역의 광에너지를 30초(15sec), 30초(30sec), 45초(45sec) 및 60초(60sec)조사하여 측정하였다.
도 14를 참조하면, 본 발명의 실시예 1에 따른 산화물 반도체 다이오드는 자외선 파장대역의 광을 차단하였을 경우, 소자의 전기적 특성이 원복되고, 원복 특성은 자외선 파장대역의 광 차단 시간에 따라 상이하다는 것을 알 수 있다.
따라서, 본 발명의 실시예 1에 따른 산화물 반도체 다이오드 자외선(UV) 센싱 소자로써 사용할 수 있다.
도 15a는 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 전압(voltage)에 따른 상부 전류(Top current) 변화를 도시한 그래프이다.
도 15a는 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 MSIM 부분 및 MISM 부분의 전기적 특성을 측정하였다.
도 15a는 -5 ~ 5V의 바이어스 스윕(bias sweep)을 가했다.
도 15b는 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드의 전압(voltage)에 따른 하부 전류(Bottom current) 변화를 도시한 그래프이다.
도 15b는 콘스턴트 바이어스(Constant bias)를 (0.0 V), (+1_+1 V), (-1_-1 V), (+1_-1 V) 및 (+2_-2 V)로 변화시켜 측정하였다.
절연층으로 60nm의 실리콘 산화물을 사용하였고, 정방향 바이어스(SiNx 60nm, Foward) 및 역방향 바이어스(SiNx 60nm, Reverse)에서 측정하였다.
도 15a 및 도 15b를 참조하면, 본 발명의 실시예 4에 따른 수평 구조의 상호 보완 산화물 반도체 다이오드는 수평 구조 중에서, 상부 전극 및 하부 전극에 가해지는 바이어스에 따라서, 수평구조의 상호 보완 다이오드의 전체적인 전기적 특성이 달라진다는 것을 알 수 있다.
따라서, 본 발명의 실시예 4에 따른 산화물 반도체 다이오드 정전하 방지용 다이오드로 사용할 수 있다.
도 16은 서로 다른 두께를 갖는 산화물 반도체층을 포함하는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이다.
도 16은 산화물 반도체층의 두께를 10nm, 30n 및 50nm로 조절하여 특성을 측정하였다.
도 16을 참조하면, 본 발명의 실시예1에 따른 산화물 반도체 다이오드 내 산화물 반도체층의 두께 조절을 통하여 다이오드의 온 전압(on voltage)을 조절할 수 있는 것을 알 수 있다. 이는 산화물 반도체층의 두께가 증가함에 따라 산화물 반도체의 총 전하(total carrier)의 수가 조절되기 때문이다.
예를 들면, 산화물 반도체층은 기본적인 전하 농도(carrier concentration)를 포함하고 있는데, 산화물 반도체층의 두께가 변화된다면 산화물 반도체층 내의 산화물 반도체의 총 전하의 수가 조절될 수 있어 구동 범위를 조절할 수 있다.
따라서, 본 발명의 실시예들에 따른 산화물 반도체 다이오드는 산화물 반도체층의 두께를 조절함으로써, 산화물 반도체층의 총 전하의 수 또는 전하 농도를 조절하여 산화물 반도체 다이오드의 문턱 전압(Vth)을 조절할 수 있다.
도 17a는 열처리를 진행하기 전의 본 발명의 실시예 1에 따른 산화물 반도체 다이오드를 도시한 투과전자현미경(TEM) 측정 이미지를 도시한 것이고, 도 17b는 열처리를 진행한 후의 본 발명의 실시예1에 따른 산화물 반도체 다이오드를 도시한 투과전자현미경 측정 이미지를 도시한 것이다.
도 17a는 열처리 하기 전(또는 자외선 처리 하기 전)의 산화물 반도체 다이오드로, 도 17a를 참조하면, 산화물 반도체층과 절연층 상이에 계면층이 존재하지 않는 것을 알 수 있다.
도 17b는 열처리 진행한 후(또는 자외선 처리 진행한 후)의 산화물 반도체 다이오드로, 도 17b를 참조하면, 산화물 반도체층과 절연층 사이에 약 5 nm 내지 7nm 정도의 계면층이 존재하는 것을 알 수 있다.
보다 구체적으로, 본 발명의 실시예1에 따른 산화물 반도체 다이오드에 열처리를 진행하기 전(또는 자외선 처리 하기 전)에는 다이오드의 특성이 아닌 일반 절연 특성을 나타내나, 본 발명의 실시예1에 따른 산화물 반도체 다이오드에 열처리 진행한 후(또는 자외선 처리 진행한 후)에는 산화물 반도체층과 절연층 사이에 계면층이 형성되어 절연 특성이 아닌 다이오드 특성을 나타내는 것을 알 수 있다.
도 18a는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 밴드 다이어그램을 도시한 것이고, 도 18b는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 전압(voltage)에 따른 전류(Current) 변화를 도시한 그래프이며, 도 18c는 본 발명의 실시예1에 따른 산화물 반도체 다이오드의 F-N 터널링 특성을 도시한 그래프이다.
도 18a를 참조하면, 계면층(interlayer)이 산화물 반도체층(semi.)의 전자를 하부 전극(ITO)으로 쉽게 이동시킬 수 있는 디딤돌(step-stone) 역할을 하는 것을 알 수 있다. 반대 방향의 경우, 계면층이 형성되어 있지 않기 때문에 불가하다.
또한, 계면층의 두께는 도 17b에서와 같이 약 5nm 내지 7nm의 두께로 매우 얇게 형성되므로, 산화물 반도체층의 전자가 계면층으로 쉽게 터널링 될 수 있고, 터널링 메커니즘은 얇은 계면층에 기인하는 F-N 터널링(또는 다이렉트 터널링(Direct tunneling))될 수 있다.
그 다음, 계면층으로부터 절연층을 넘어 하부 전극으로 전자가 이동하는 경우, 계면층의 전자 친화도(electron affinity)가 산화물 반도체층과 절연층 사이에 존재하기 때문에 디딤돌(step-stone) 역할을 할 수 있다.
보다 구체적으로, 계면층으로부터 하부 전극으로 전자가 이동하는 주 메커니즘을 F-N 터널링이라고 가정하고 실제 측정된 값을 데이터를 도 18b의 F.N. 플롯(F.N. plot)을 통해서 재해석할 수 있다.
수식 1은 F-N 터널링 및 F.N. 플롯을 위해 변형된 수식이다.
[수식 1]
Figure 112018047707110-pat00001
수식 1은 화살표를 기준으로 좌측이 기존의 F-N 터널링 수식이고, 오른쪽이 F.N. 플롯을 위해 변형된 수식이다.
F.N. 플롯을 위해 변형된 수식을 살펴보면, 좌항을 Y K를 기울기 1/Field 를 X 라고 보았을 때, 도 18c의 그래프 중 리니어한 영역이 F.N. 플롯에 만족하는 구간임을 확인할 수 있다. 여기서, 추출한 기울기를 통해서 계면층과 절연층 사이의 F-N 터널링이 일어 날 때의 전도성 장벽 높이(conduction barrier height)를 계산할 수 있는데, 전도성 장벽 높이는 약 1.3eV 내지 1.5 eV이다.
따라서, 도 18a 내지 도 18c 및 표 1을 참조하면, 산화물 반도체층과 절연층 사이에 존재하는 계면층의 전자 친화도가 산화물 반도체층 및 절연층의 중간 값을 가진다는 것을 알 수 있다.
[표 1]
Figure 112018047707110-pat00002
또한, 계면층의 전자 친화도는 다양한 측정 방법에 따라 바뀔 수 있다(그렇다 하더라도 계면층의 전자 친화도는 산화물 반도체층과 절연층 사이의 값을 가진다). 예를 들면, 전자 트랩(electron trap)의 영향이 없는 소자를 사용하여 측정하는 경우에는 보다 낮은 수치의 전자 친화도 값을 가질 수 있으나, 전자 트랩의 영향이 있는 소자를 사용하여 측정하는 경우, 전자가 트랩된 만큼의 전압을 더 인가해주어야 하기 때문에 보다 높은 수치의 전자 친화도 값을 가질 수 있다.
따라서, 트랩의 영향이 없는 소자를 사용하여 측정된 계면층의 전자 친화도와 전자 트랩의 영향이 있는 소자를 사용하여 측정된 계면층의 전자 친화도의 차이를 이용하면, 트랩된 전자의 양을 용이하게 측정할 수 있다.
예를 들면, 트랩의 영향이 없는 소자를 사용하여 측정된 계면층의 전자 친화도는 0.6eV를 갖고, 전자 트랩의 영향이 있는 소자를 사용하여 측정된 계면층의 전자 친화도는 1.3eV 내지 1.5eV를 갖기 때문에, 트랩의 영향이 없는 소자를 사용하여 측정된 계면층의 전자 친화도와 전자 트랩의 영향이 있는 소자를 사용하여 측정된 계면층의 전자 친화도의 차이 값인 0.7eV 내지 0.9eV를 역으로 계산하면 트랩된 전자의 양을 용이하게 계산할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110, 210: 기판 120, 220: 하부 전극
130, 230: 산화물 반도체층 131, 231: 제1 산화물 반도체층
132, 232: 제2 산화물 반도체층 140, 240: 절연층
141, 241: 제1 절연층 142, 242: 제2 절연층
150: 상부 전극 160: 계면층
161: 제1 계면층 162: 제2 계면층
171, 172: 오프셋 250: 중간 전극
260: 상부 전극 270: 계면층
271: 제1 계면층 272: 제2 계면층

Claims (12)

  1. 기판 상에 형성되는 하부 전극;
    상기 하부 전극 상에 형성되는 절연층;
    상기 절연층 상부에 형성되는 상부 전극;
    상기 절연층의 적어도 일면에 형성되는 산화물 반도체층; 및
    열처리 또는 자외선 처리를 진행하여 상기 산화물 반도체층과 상기 절연층 계면에 형성되고, 상기 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층(interlayer)
    을 포함하는 것을 특징으로 하는 산화물 반도체 다이오드.
  2. 제1항에 있어서,
    상기 열처리 또는 상기 자외선 처리는,
    상기 산화물 반도체층 내의 금속 원소를 상기 계면층으로 이동시키는 것을 특징으로 하는 산화물 반도체 다이오드.
  3. 제1항에 있어서,
    상기 열처리 또는 상기 자외선 처리는,
    상기 계면층 내의 산소를 상기 산화물 반도체층으로 이동시키는 것을 특징으로 하는 산화물 반도체 다이오드.
  4. 제1항에 있어서,
    상기 절연층의 두께에 따라, F-N 터널링(F-N tunneling)이 제어되는 것을 특징으로 하는 산화물 반도체 다이오드.
  5. 제1항에 있어서,
    상기 계면층의 두께에 따라, F-N 터널링이 제어되는 것을 특징으로 하는 산화물 반도체 다이오드.
  6. 제1항에 있어서,
    상기 산화물 반도체층의 두께에 따라, F-N 터널링이 제어되는 것을 특징으로 하는 산화물 반도체 다이오드.
  7. 제1항에 있어서,
    상기 열처리는,
    25℃ 내지 350℃의 온도에서 진행되는 것을 특징으로 하는 산화물 반도체 다이오드.
  8. 제1항에 있어서,
    상기 자외선 처리는,
    185nm 및 245nm의 파장 대역의 자외선을 사용하는 것을 특징으로 하는 산화물 반도체 다이오드.
  9. 제1항에 있어서,
    상기 산화물 반도체층은 비정질 인듐 갈륨 아연 산화물(a-IGZO), 아연 산화물(ZnO), 인듐 갈륨 산화물(IGO) 및 인듐 아연 산화물(IZO) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 다이오드.
  10. 제1항에 있어서,
    상기 절연층은 실리콘 질화물(SiNx), 실리콘 산화물(SiO2) 및 알루미늄 산화물(Al2O3) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 다이오드.
  11. 기판 상에 형성되는 하부 전극;
    상기 하부 전극 상의 제1 영역에 형성되는 제1 산화물 반도체층;
    상기 하부 전극 및 상기 제1 산화물 반도체층 상에 형성되는 절연층;
    상기 제1 영역과 오버랩(overlap)되지 않는 제2 영역의 절연층 상에 형성되는 제2 산화물 반도체층;
    상기 절연층 및 상기 제2 산화물 반도체층 상에 형성되는 상부 전극; 및
    열처리 또는 자외선 처리를 진행하여 상기 제1 산화물 반도체층과 상기 절연층 계면 및 상기 제2 산화물 반도체층과 상기 절연층 계면에 형성되고, 상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층
    을 포함하는 것을 특징으로 하는 수평 구조의 상호 보완 산화물 반도체 다이오드.
  12. 기판 상에 형성되는 하부 전극;
    상기 하부 전극 상에 형성되는 제1 절연층;
    상기 제1 절연층 상에 형성되는 중간 전극;
    상기 중간 전극 상에 형성되는 제2 절연층;
    상기 제2 절연층 상부에 형성되는 상부 전극;
    상기 제1 절연층 또는 제2 절연층의 적어도 일면에 형성되는 산화물 반도체층; 및
    열처리 또는 자외선 처리를 진행하여 상기 산화물 반도체층과 제1 절연층 계면 및 상기 산화물 반도체층과 상기 제2 절연층 계면에 형성되고, 상기 산화물 반도체층 내의 전자를 상기 하부 전극 또는 상기 상부 전극으로 이동하도록 제어하는 계면층
    을 포함하는 것을 특징으로 하는 산화물 반도체 다이오드.
KR1020180055442A 2017-06-23 2018-05-15 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드 KR102001341B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170079543 2017-06-23
KR20170079543 2017-06-23

Publications (2)

Publication Number Publication Date
KR20190000785A KR20190000785A (ko) 2019-01-03
KR102001341B1 true KR102001341B1 (ko) 2019-10-01

Family

ID=65022192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180055442A KR102001341B1 (ko) 2017-06-23 2018-05-15 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드

Country Status (1)

Country Link
KR (1) KR102001341B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210104213A (ko) 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102506024B1 (ko) * 2020-04-29 2023-03-06 재단법인대구경북과학기술원 전하 트랩에 의한 2단자 저항변화 메모리 및 이의 제조방법, 이를 포함하는 크로스포인트 어레이 구조의 메모리 시스템
KR102667753B1 (ko) * 2022-09-14 2024-05-22 국립금오공과대학교 산학협력단 이종 접합 광 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366372B1 (ko) 2000-05-08 2002-12-31 한국과학기술연구원 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법
KR101158975B1 (ko) 2007-03-13 2012-06-21 마이크론 테크놀로지, 인크. 광학적 상호접속을 위한 아연 산화물 다이오드

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469400B1 (ko) * 2003-01-25 2005-02-02 엘지전자 주식회사 전계방출소자 및 그의 제조방법
KR100641096B1 (ko) * 2003-07-10 2006-11-02 엘지전자 주식회사 전계방출소자 및 그 제조방법
KR20100101394A (ko) 2009-03-09 2010-09-17 삼성전자주식회사 산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자
KR101665863B1 (ko) * 2014-04-18 2016-10-25 한양대학교 산학협력단 정류 다이오드 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366372B1 (ko) 2000-05-08 2002-12-31 한국과학기술연구원 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법
KR101158975B1 (ko) 2007-03-13 2012-06-21 마이크론 테크놀로지, 인크. 광학적 상호접속을 위한 아연 산화물 다이오드

Also Published As

Publication number Publication date
KR20190000785A (ko) 2019-01-03

Similar Documents

Publication Publication Date Title
US7491987B2 (en) Junction field effect thin film transistor
US8035101B2 (en) Transistor, semiconductor device including a transistor and methods of manufacturing the same
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102001341B1 (ko) 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US10079313B2 (en) Graphene electronic device having channel layer including graphene islands and method of fabricating the same
JP4904789B2 (ja) 薄膜トランジスタ
KR101344483B1 (ko) 박막 트랜지스터
CN107636831A (zh) 光电传感器基板
CN106449861B (zh) 光传感器元件和光电转换装置
US9773918B2 (en) Metal oxide TFT with improved stability and mobility
KR20140144388A (ko) 박막 트랜지스터 기판
US11217709B2 (en) Graphene-semiconductor heterojunction photodetector and method of manufacturing the same
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
JP2014146803A (ja) 透明な整流性の金属−金属酸化物−半導体接触構造およびその製造方法および使用
US20150228820A1 (en) Front contact for a solar cell, and method of making same
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
KR101665863B1 (ko) 정류 다이오드 및 그 제조방법
KR101051662B1 (ko) 휨 특성이 뛰어난 투명 전도막, 및 그것을 이용한 투명 전극 및 유기 전자 소자
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102641279B1 (ko) 박막 전력 소자용 스태거드 금속-반도체 전계 효과 트랜지스터
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR20150128322A (ko) 박막 트랜지스터 제조 방법
KR101821400B1 (ko) 2차원 물질 기반의 능동소자
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right