KR20210104213A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210104213A
KR20210104213A KR1020200018393A KR20200018393A KR20210104213A KR 20210104213 A KR20210104213 A KR 20210104213A KR 1020200018393 A KR1020200018393 A KR 1020200018393A KR 20200018393 A KR20200018393 A KR 20200018393A KR 20210104213 A KR20210104213 A KR 20210104213A
Authority
KR
South Korea
Prior art keywords
insulating layer
interlayer insulating
gate
pattern
layer
Prior art date
Application number
KR1020200018393A
Other languages
English (en)
Inventor
테츠히로 다나카
김영규
김태식
김희연
서기성
이승현
장경우
정석우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200018393A priority Critical patent/KR20210104213A/ko
Priority to CN202011320843.1A priority patent/CN113270445A/zh
Priority to US17/160,562 priority patent/US11610957B2/en
Publication of KR20210104213A publication Critical patent/KR20210104213A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 기판 상에 구비되는 실리콘계 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터를 덮는 제1 층간 절연막, 상기 제1 층간 절연막 상에 구비되고, 150Å 내지 400Å 두께의 인듐-갈륨-아연 산화물(IGZO)을 사용하는 액티브 패턴, 상기 액티브 패턴을 덮는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 게이트 패턴 및 상기 게이트 패턴을 덮는 제2 층간 절연막을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는, 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 자체 발광 가능한 표시 장치로서, 백라이트와 같은 별도의 광원을 필요로 하지 않으며, 두께의 감소가 용이하고, 플렉서블 표시 장치를 구현하기에 적절하여 그 사용이 증가하고 있다.
최근 저전력으로 유기 발광 표시 장치의 픽셀들을 효율적으로 구동하기 위하여, 각 픽셀 내에 실리콘계 박막 트랜지스터 및 산화물계 박막 트랜지스터가 함께 포함되는 유기 발광 표시 장치가 개발되고 있다.
본 발명의 목적은 신뢰성이 개선된 표시 장치를 제공하는 것에 있다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는데 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는, 기판 상에 구비되는 실리콘계 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터를 덮는 제1 층간 절연막, 상기 제1 층간 절연막 상에 구비되고, 150Å 내지 400Å 두께의 인듐-갈륨-아연 산화물(IGZO)을 사용하는 액티브 패턴, 상기 액티브 패턴을 덮는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 게이트 패턴 및 상기 게이트 패턴을 덮는 제2 층간 절연막을 포함한다.
일 실시예에 따르면, 상기 액티브 패턴의 굴절율은 632nm의 파장에서 1.92 내지 1.93이다.
일 실시예에 따르면, 상기 액티브 패턴의 밀도는 6.3g/㎝3보다 높고 6.6g/㎝3보다 낮다.
일 실시예에 따르면, 상기 하부 제1 층간 절연막은 300Å 내지 3,000Å이고, 상기 상부 제1 층간 절연막은 두께는 50Å 내지 5,000Å이다.
일 실시예에 따르면, 상기 제1 층간 절연막은 실리콘 질화물을 포함하는 하부 제1 층간 절연막 및 실리콘 산화물을 포함하는 상부 제1 층간 절연막을 포함한다.
일 실시예에 따르면, 상기 상부 제1 층간 절연막의 N2O 스핀 밀도는 5E+16spins/㎝3 보다 낮다.
일 실시예에 따르면, 상기 상부 제1 층간 절연막의 수소 농도는 3.0E+20atom/㎝3보다 높고 9.9E+20atom/㎝3 보다 낮다.
일 실시예에 따르면, 상기 제2 층간 절연막은 실리콘 산화물을 포함하는 하부 제2 층간 절연막 및 실리콘 질화물을 포함하는 상부 제2 층간 절연막을 포함한다.
일 실시예에 따르면, 상기 하부 제2 층간 절연막은 500Å 내지 5,000Å의 두께를 갖는다.
일 실시예에 따르면, 상기 상부 제2 층간 절연막은 100Å 내지 5,000Å의 두께를 갖는다.
일 실시예에 따르면, 상부 제2 층간 절연막 내의 수소 농도는 1.19E+22atom/㎝3 내지 1.28E+22atom/㎝3이다.
일 실시예에 따르면, 상기 게이트 절연막 내의 수소 농도는 3.0E+20atom/㎝3보다 높고 1.2E+21 atoms/cm3 보다 낮다.
일 실시예에 따르면, 상기 게이트 절연막 내의 절연막의 N2O 스핀 밀도는 1.6E+19spins/㎝3 보다 낮다.
본 발명의 예시적인 실시예들에 따른 표시 장치는, 폴리실리콘을 포함하는 제1 액티브 패턴, 상기 제1 액티브 패턴을 덮는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 구비되는 제1 게이트 패턴, 상기 제1 게이트 패턴을 덮는 제2 게이트 절연막, 상기 제2 게이트 절연막 상에 제2 게이트 패턴, 상기 제2 게이트 패턴을 덮는 제1 층간 절연막, 상기 제1 층간 절연막 상에 구비되고, 산화물 반도체 물질을 포함하는 제2 액티브 패턴, 상기 제2 액티브 패턴을 덮는 제3 게이트 절연막, 상기 제3 게이트 절연막 위에 배치되는 제3 게이트 패턴 및 상기 제3 게이트 패턴을 덮고, 실리콘 산화물을 포함하는 하부 제2 층간 절연막 및 실리콘 질화물을 포함하는 상부 제2 층간 절연막을 포함하는 제2 층간 절연막을 포함한다.
일 실시예에 따르면, 상기 제2 액티브 패턴은 인듐-갈륨-아연 산화물(IGZO)을 포함하고, 150Å 내지 400Å의 두께를 갖는다.
일 실시예에 따르면, 상기 제2 액티브 패턴의 굴절율은 632nm의 파장에서 1.92 내지 1.93이다.
일 실시예에 따르면, 상기 제1 층간 절연막은 실리콘 질화물을 포함하는 하부 제1 층간 절연막 및 실리콘 산화물을 포함하는 상부 제1 층간 절연막을 포함한다.
일 실시예에 따르면, 상기 상부 제1 층간 절연막의 수소 농도는 3.0E+20atom/㎝3 보다 높고 9.9E+20atom/㎝3 보다 낮다.
일 실시예에 따르면, 상기 상부 제2 층간 절연막은 100Å 내지 5,000Å의 두께를 갖는다.
일 실시예에 따르면, 상기 제3 게이트 패턴은 티타늄막 패턴 및 몰리브덴막 패턴을 포함한다.
본 발명의 예시적인 실시예들에 따르면, 상기 제2 박막 트랜지스터는 높은 신뢰성을 가지면서 목표 문턱 전압을 가질 수 있다. 또한, 상기 표시 장치는 제2 박막 트랜지스터는 오프 상태에서 누설 전류가 낮다. 따라서, 상기 표시 장치에서 이미지를 유지할 때 낮은 오프 누설 전류를 가질 수 있으며, 이에 따라 상기 표시 장치의 소비 전력이 크게 감소될 수 있다.
도 1은 표시 장치의 단위 화소를 나타내는 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 6 내지 도 16은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 도시한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 표시 장치의 단위 화소를 나타내는 등가 회로도이다. 도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 1을 참조하면, 표시 장치의 단위 화소는 복수의 박막 트랜지스터들(T1~ T7), 커패시터(C) 및 유기 발광 다이오드(LE)를 포함할 수 있다. 상기 박막 트랜지스터(T1~ T7)는 게이트 라인, 데이터 라인, 구동 전압 라인 등과 같은 배선들에 연결될 수 있다.
상기 박막 트랜지스터들(T1~T7)은 상기 유기 발광 다이오드를 제어하는 구동 박막 트랜지스터, 내장 회로들 등을 구성하는 제1 박막 트랜지스터들(T1, T2, T5~T7)과 상기 구동 박막 트랜지스터를 스위칭하기 위한 제2 박막 트랜지스터들(T3, T4)을 포함할 수 있다.
도 1에서는 단위 화소가 5개의 제1 박막 트랜지스터들(T1, T2,T5~T7) 및 2개의 제2 박막 트랜지스터(T3, T4)와 1개의 커패시터를 포함하는 것으로 도시되지만, 본 발명에서, 제1 및 제2 박막 트랜지스터 및 커패시터의 수는 이에 한정되지 않는다.
상기 제1 박막 트랜지스터(T1, T2, T5~T7)는 바이어스 스트레스에 안정적으로 구동할 수 있도록 형성될 수 있다. 예시적인 실시예에서, 상기 제1 박막 트랜지스터(T1, T2, T5~T7)는 실리콘계 박막 트랜지스터일 수 있다.
반면에, 상기 제2 박막 트랜지스터(T3, T4)는 스위칭 소자로 제공되므로, 오프 상태에서의 누설 전류가 매우 작고, 목표 문턱 전압을 가질 수 있도록 형성될 수 있다. 예시적인 실시예에서, 상기 제2 박막 트랜지스터(T3, T4)는 산화물계 박막 트랜지스터일 수 있다.
상기 유기 발광 다이오드(LE)는 발광층과 상기 발광층을 사이에 두고 서로 대향하는 하부 전극 및 상부 전극을 포함할 수 있다. 상기 발광층은 일부 제1 박막 트랜지스터(T6~T7)의 출력 신호에 따라 발광함으로써 영상을 표시할 수 있다.
상기 커패시터는 일부 제1 박막 트랜지스터(T1)의 게이트 패턴과 소스 전극 사이에 연결되고, 상기 제1 박막 트랜지스터(T1)의 게이트 패턴에 입력되는 데이터 신호를 충전하고 유지할 수 있다.
이하, 도 2를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 단면 구조를 설명한다.
도 2에는 표시 장치의 단위 화소에 포함되는 요소들이 도시되며, 각 단위 화소는 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 커패시터를 포함할 수 있다.
도 2를 참조하면, 베이스 기판(100) 상에 버퍼막(102)이 구비된다. 상기 버퍼막(102) 상에 제1 액티브 패턴(104)이 구비된다.
상기 베이스 기판(100)은, 유리, 쿼츠, 실리콘, 고분자 수지 등을 포함할 수 있다. 예를 들어, 상기 고분자 수지는 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다.
상기 버퍼막(102)은, 산화물 또는 질화물 등과 같은 무기 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 버퍼막(102)은, 실리콘 질화물을 포함하는 하부막과 실리콘 산화물을 포함하는 상부막을 포함하는 다층 구조를 가질 수 있다.
상기 제1 액티브 패턴(104)은 실리콘을 포함할 수 있다. 예를들어, 상기 제1 액티브 패턴(104)은 폴리실리콘을 포함할 수 있다.
상기 제1 액티브 패턴(104)은 제1 채널 영역(104b) 및 상기 제1 채널 영역의 양측에 각각 배치되는 제1 소스 영역(104a) 및 제1 드레인 영역(104a)이 포함될 수 있다. 상기 제1 소스/드레인 영역(104a)은 불순물이 도핑될 수 있다.
상기 버퍼막(102) 및 상기 제1 액티브 패턴(104) 상에 제1 게이트 절연막(106)이 구비될 수 있다. 상기 제1 게이트 절연막(106)은 상기 버퍼막(102) 및 상기 제1 액티브 패턴(104)을 덮을 수 있다.
상기 제1 게이트 절연막(106)은 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 상기 제1 게이트 절연막(106)은 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다.
상기 제1 게이트 절연막(106) 상에 제1 게이트 패턴(108)이 구비될 수 있다. 상기 제1 게이트 패턴(108)은 상기 제1 액티브 패턴(104)의 제1 채널 영역(104b)과 중첩되도록 배치될 수 있다. 상기 제1 게이트 패턴(108)은 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등과 같은 금속, 이들의 합금, 이들의 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 일 예로, 상기 제1 게이트 패턴(108)은 티타늄막 패턴 및 몰리브덴막 패턴의 적층 구조를 가질 수 있다.
상기 제1 액티브 패턴(104)은 상기 제1 박막 트랜지스터의 액티브 영역으로 제공될 수 있다. 따라서, 상기 제1 액티브 패턴(104), 제1 게이트 절연막(106) 및 제1 게이트 패턴(108)의 적층 구조는 상기 제1 박막 트랜지스터들 중 하나로 제공될 수 있다.
상기 제1 게이트 절연막(106) 및 상기 제1 게이트 패턴(108) 상에 제2 게이트 절연막(110)이 구비될 수 있다. 상기 제2 게이트 절연막(110)은 상기 제1 게이트 절연막(106) 및 상기 제1 게이트 패턴(108)을 덮을 수 있다. 상기 제2 게이트 절연막(110)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 상기 제2 게이트 절연막(110)은 커패시터의 유전막으로 사용되므로, 축적 용량을 증가시키기 위하여 높은 유전율을 갖는 것이 바람직하다. 예를들어, 상기 제2 게이트 절연막(110)은 실리콘 산화물보다 높은 유전율을 갖는 실리콘 질화물을 사용할 수 있다.
상기 제2 게이트 절연막(110) 상에는 제2 게이트 패턴(112)이 구비될 수 있다. 상기 제2 게이트 패턴(112)은 상기 제1 게이트 패턴(108)에 중첩할 수 있다. 상기 제2 게이트 패턴(112)은 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등과 같은 금속, 이들의 합금, 이들의 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 일 예로, 상기 제2 게이트 패턴(112)은 티타늄막 패턴 및 몰리브덴막 패턴의 적층 구조를 가질 수 있다.
상기 제1 게이트 패턴(108), 상기 제2 게이트 절연막(110) 및 제2 게이트 패턴(112)의 적층 구조는 커패시터로 제공될 수 있다.
상기 제2 게이트 절연막(110) 및 제2 게이트 패턴(112) 상에 제1 층간 절연막(120)이 구비될 수 있다. 상기 제1 층간 절연막(120)은 상기 제2 게이트 절연막(110) 및 제2 게이트 패턴(112)을 덮을 수 있다. 상기 제1 층간 절연막(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 예시적인 실시예에서, 상기 제1 층간 절연막(120)은 단일 물질을 포함하는 단일층으로 형성될 수 있다.
상기 제1 층간 절연막(120) 상에 제2 액티브 패턴(130)이 구비될 수 있다. 상기 제2 액티브 패턴(130)은 상기 제2 박막 트랜지스터의 액티브 영역으로 제공될 수 있다.
상기 제2 박막 트랜지스터는 높은 신뢰성을 가지면서 목표 문턱 전압을 갖도록 구성될 수 있다. 이하에서, 상기 제2 박막 트랜지스터는 -3.5V 내지 +2V의 목표 문턱 전압을 가지는 것으로 설명하며, 이에 적합한 제2 박막 트랜지스터의 적층 구조에 대해 설명한다.
상기 제2 액티브 패턴(130)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제2 액티브 패턴(130)은, 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 산화물을 포함할 수 있다. 상기 제2 액티브 패턴(130)은 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다.
본 실시예에서, 제2 액티브 패턴(130)은 인듐-갈륨-아연 산화물(IGZO)을 사용하는 것으로 설명한다.
상기 제2 액티브 패턴(130)으로 상기 인듐-갈륨-아연 산화물(IGZO)을 사용하는 경우, 상기 제2 액티브 패턴(130)의 두께 및 물성에 따라 상기 제2 박막 트랜지스터의 전기적 특성이 달라질 수 있으며, 특히 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있다.
상기 제2 액티브 패턴(130)의 두께(T1)가 감소되는 경우, 상기 제2 박막 트랜지스터의 문턱 전압이 상승될 수 있다. 따라서, 상기 제2 박막 트랜지스터가 상기 목표 문턱 전압을 가질 수 있도록 상기 제2 액티브 패턴(130)의 두께(T1)가 조절될 수 있다. 예시적인 실시예에서, 상기 제2 액티브 패턴(130)은 150Å 내지 400Å의 두께를 가질 수 있다.
상기 제2 액티브 패턴(130)은 막 내에 포함되는 산소의 함량에 따라 막의 밀도 및 굴절율의 차이가 발생될 수 있다. 또한, 상기 제2 액티브 패턴(130) 내에 포함되는 산소에 의해 상기 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있다. 구체적으로, 상기 제2 액티브 패턴(130) 내에 포함되는 산소가 증가되면 문턱 전압은 상승하고, 상기 제2 액티브 패턴(130) 내에 포함되는 산소가 증가되면 문턱 전압은 낮아질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 상기 목표 문턱 전압을 가질 수 있도록 상기 제2 액티브 패턴(130)은 밀도 및 귤절율이 조절될 수 있다.
예시적인 실시예에서, 상기 제2 액티브 패턴(130)의 밀도는 예를들어, 6.3g/㎝3보다 높고, 6.6g/㎝3보다 낮을 수 있다.
상기 제2 액티브 패턴(130) 내에 산소가 증가되면 굴절율이 증가될 수 있다. 예시적인 실시예에서, 상기 제2 액티브 패턴(130)의 굴절율은 632nm의 파장에서 측정하였을 때 1.92 내지 1.93 일 수 있다. 상기 제2 액티브 패턴(130)의 굴절율이 1.92보다 낮으면 문턱 전압이 상기 목표 문턱 전압보다 크게 낮아지고, 1.93보다 높으면 문턱 전압이 상기 목표 문턱 전압보다 크게 높아질 수 있다.
상기 제2 액티브 패턴(130)은 제2 채널 영역(130b)과 제2 채널 영역(130b)의 양측에 각각 형성되는 제2 소스 영역(130a) 및 제2 드레인 영역(130a)을 포함할 수 있다.
상기 제1 층간 절연막(120) 및 제2 액티브 패턴(130) 상에 제3 게이트 절연막(132)이 구비될 수 있다. 상기 제3 게이트 절연막(132)은 상기 제1 층간 절연막(120) 및 제2 액티브 패턴(130)을 덮을 수 있다.
상기 제3 게이트 절연막(132)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 상기 제3 게이트 절연막(132)의 물성에 따라 상기 제2 박막 트랜지스터의 특성에 영향을 줄 수 있다.
본 실시예에서, 상기 제3 게이트 절연막(132)은 실리콘 산화막으로 형성하는 것으로 설명한다.
상기 제3 게이트 절연막(132) 내의 수소가 증가되면, 제2 박막 트랜지스터의 문턱 전압이 크게 낮아져 네거티브 값을 가질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 상기 목표 문턱 전압을 가지기 위하여, 상기 제3 게이트 절연막(132) 내의 수소 농도가 낮은 것이 바람직하다. 구체적으로, 상기 제3 게이트 절연막(132) 내의 수소 농도는 예를들어, 3.0E+20atom/㎝3보다 높고, 1.2E+21atom/㎝3 보다 낮을 수 있다.
또한, 상기 제3 게이트 절연막(132)으로 제공되는 실리콘 산화막 내에 트랩 사이트가 증가되는 경우, 스트레스에 따라 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있다. 따라서, 상기 제2 박막 트랜지스터가 신뢰성을 가지기 위하여 상기 제3 게이트 절연막(132) 내의 트랩 사이트가 감소되는 것이 바람직하다. 구체적으로, 상기 제3 게이트 절연막(132) 내의 트랩 사이트는 N2O 스핀 밀도로 정량화 할 수 있고, 상기 N2O 스핀 밀도는 낮을수록 바람직하다. 예를들어, 상기 제3 게이트 절연막(132) 내의 N2O 스핀 밀도는 1.6E+19spins/㎝3 보다 낮을 수 있다.
상기 제3 게이트 절연막(132) 상에는 제3 게이트 패턴(134)이 구비될 수 있다. 상기 제3 게이트 패턴(134)은 제2 액티브 패턴(130)의 제2 채널 영역(130b)에 중첩될 수 있다. 상기 제3 게이트 패턴(134)은 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등과 같은 금속, 이들의 합금, 이들의 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
예시적인 실시예에서, 제3 게이트 패턴(134)은 티타늄막 패턴(134a) 및 몰리브덴막 패턴(134b)의 적층 구조를 가질 수 있다. 이 경우, 상기 티타늄막 패턴(134a)은 금속 베리어막으로 사용될 수 있고, 상기 몰리브덴막 패턴(134b)은 게이트 전극으로 사용될 수 있다.
상기 티타늄막 패턴(134a)이 금속 베리어막으로 제공되기 위하여, 상기 티티늄막 패턴(134a)은 100Å이상의 두께를 갖는 것이 바람직하다. 일 예로, 상기 티타늄막 패턴(134a)은 100Å 내지 300Å의 두께를 가질 수 있다.
상기 제3 게이트 패턴(134)은 상기 제2 채널 영역(130b)과 중첩되어 배치될 수 있다. 따라서, 상기 제3 게이트 패턴(134)은 상부의 제2 층간 절연막(140) 내에 포함되는 수소가 제2 채널 영역(130b)으로 확산되는 것을 방지하는 역할을 할 수 있다. 이를 위하여, 상기 몰리브덴막 패턴(134b)은 상기 수소의 확산을 방지하고, 저저항을 갖도록 하기 위하여 2500Å이상의 두께를 갖는 것이 바람직하다. 일 예로, 상기 몰리브덴막 패턴(134b)은 2500Å 내지 3000Å의 두께를 가질 수 있다.
상기 제2 액티브 패턴(130), 상기 제3 게이트 절연막(132) 및 제3 게이트 패턴(134)은 상기 제2 박막 트랜지스터 중 하나로 제공될 수 있다.
상기 제1 층간 절연막(120) 및 상기 제3 게이트 패턴(134) 상에 제2 층간 절연막(140)이 구비될 수 있다. 상기 제2 층간 절연막(140)은 상기 제1 층간 절연막(120) 및 상기 제3 게이트 패턴(134)을 덮을 수 있다. 상기 제2 층간 절연막(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 예시적인 실시예에서, 상기 제2 층간 절연막(140)은 단일의 물질로 이루어진 단일막일 수 있다.
상기 제2 층간 절연막(140), 제3 게이트 절연막(132), 제1 층간 절연막(120), 제2 게이트 절연막(110) 및 제1 게이트 절연막(106)을 관통하여, 상기 제1 소스 영역(104a) 및 제1 드레인 영역(104a)과 각각 접촉하는 제1 소스/드레인 패턴들(150)이 구비될 수 있다. 상기 제1 소스/드레인 패턴들(150)은 상기 제2 층간 절연막(140) 상에 구비될 수 있다. 따라서, 상기 제1 소스/드레인 패턴들(150)은 상기 제1 소스 영역(104a) 및 제1 드레인 영역(104a)과 각각 전기적으로 연결될 수 있다.
상기 제2 층간 절연막(140) 및 제3 게이트 절연막(132)을 관통하여 상기 제2 소스 영역(130a) 및 제2 드레인 영역(130a)과 각각 접촉하는 제2 소스/드레인 패턴들(152)이 구비될 수 있다. 또한, 상기 소스/드레인 패턴들(152)은 상기 제2 층간 절연막(140) 상에 구비될 수 있다. 상기 제2 소스/드레인 패턴들(152)은 상기 제2 소스 영역(130a) 및 제2 드레인 영역(130a)과 각각 전기적으로 연결될 수 있다.
상기 제2 층간 절연막(140) 상에, 상기 제1 소스/드레인 패턴들(150) 및 상기 제2 소스/드레인 패턴들(152)을 덮는 제1 절연막(154)이 구비될 수 있다. 상기 제1 절연막(154)은 예를들어, 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
상기 제1 절연막(154) 상에 유기 발광 다이오드의 하부 전극(156)이 구비될 수 있다. 상기 하부 전극(156)의 하부 일부분은 상기 제1 절연막(154)을 관통하여 상기 제1 소스/드레인 패턴(150)과 연결될 수 있다.
상기 하부 전극(156) 상에 화소 정의막(158)이 구비될 수 있다. 상기 화소 정의막(158)은 상기 하부 전극(156)의 적어도 일부를 노출하는 개구부를 갖는다. 예를 들어, 상기 화소 정의막(158)은 유기 절연 물질을 포함할 수 있다.
상기 하부 전극(156) 위에는 발광층(160)이 형성된다. 상기 발광층(160)은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층 등의 기능층 중 적어도 하나 이상의 층을 단층 또는 다층의 구조로 포함할 수 있다. 상기 발광층(160)은, 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
상기 발광층(160) 상에는 상부 전극(162)이 구비될 수 있다. 예시적인 실시예에서, 상기 상부 전극(162)은 복수의 화소에 걸쳐, 표시 영역 상에서 연속적으로 연장될 수 있다. 일 실시예에 따르면, 상기 상부 전극(162) 상에 캡핑층 및 차단층이 더 형성될 수 있다.
상기 하부 전극(156), 발광층(160) 및 상부 전극(162)은 유기 발광 다이오드(164)로 제공될 수 있다.
일 실시예에 따르면, 상기 유기 발광 다이오드(164) 상에 봉지층(170)이 구비될 수 있다. 상기 봉지층(170)은 무기층 및 유기층의 적층 구조를 가질 수 있다.
설명한 것과 같이, 상기 제2 액티브 패턴의 두께 및 물성에 따라 상기 제2 박막 트랜지스터는 목표 문턱 전압을 가질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 안정적으로 스위칭 동작을 할 수 있으며, 누설 전류가 크게 감소될 수 있다.
때문에, 상기 유기 발광 표시 장치에서 이미지를 유지하는 상태에서 낮은 오프 누설 전류를 가질 수 있으며, 이에 따라 상기 유기 발광 표시 장치의 소비 전력이 크게 감소될 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3에 도시된 유기 발광 표시 장치는 제2 액티브 패턴 아래에 배치되는 제1 층간 절연막을 제외하고는 도 2에 도시된 유기 발광 표시 장치와 실질적으로 동일한 구성을 가질 수 있다.
도 3을 참조하면, 상기 제1 층간 절연막(120)은 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)을 포함할 수 있다. 상기 하부 제1 층간 절연막(120a)은 실리콘 질화물을 포함할 수 있다. 또한, 상기 상부 제1 층간 절연막(120b)은 실리콘 산화물을 포함할 수 있다. 따라서, 상기 제1 층간 절연막(120)은 실리콘 질화물 및 실리콘 산화물이 적층되는 구조를 가질 수 있다.
제2 게이트 패턴(112)을 형성하기 위한 식각 공정에서, 제2 게이트 절연막(132)의 상부면에 불소 이온이 잔류할 수 있다. 상기 하부 제1 층간 절연막(120a)은 상기 잔류하는 불소 이온들이 상부로 확산되는 것을 억제하기 위한 베리어막으로 사용될 수 있다. 즉, 상기 하부 제1 층간 절연막(120a)은 상기 불소 이온이 상기 제2 액티브 패턴(130)으로 확산되는 것을 억제할 수 있다.
상기 하부 제1 층간 절연막(120a)이 300Å보다 얇으면 상기 불소 이온들의 확산 방지 효과가 감소되므로 바람직하지 않을 수 있다. 또한, 상기 하부 제1 층간 절연막(120a)이 3000Å보다 두꺼우면 전체 제1 층간 절연막(120)의 두께가 커지고 기생 커패시턴스가 증가될 수 있다. 따라서, 상기 하부 제1 층간 절연막(120a)은 300Å보다 두꺼울 수 있다. 바람직하게는, 상기 하부 제1 층간 절연막(120a)은 300Å 내지 3000Å의 두께를 가질 수 있다.
상기 상부 제1 층간 절연막(120b)은 제2 액티브 패턴(130) 하부와 접함으로써, 제2 박막 트랜지스터의 특성에 영향을 줄 수 있다. 상기 상부 제1 층간 절연막(120b)은 적어도 50Å보다 두껍게 형성될 수 있다. 예를들어, 상기 상부 제1 층간 절연막(120b)은 50Å 내지 5000Å의 두께를 가질 수 있다.
상기 상부 제1 층간 절연막(120b) 내에 수소 농도가 증가되는 경우, 제2 박막 트랜지스터의 문턱 전압이 크게 낮아져 네거티브 값을 가질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 목표 문턱 전압을 가지기 위하여, 상기 상부 제1 층간 절연막(120b) 내의 수소 농도가 낮은 것이 바람직하다. 구체적으로, 상기 상부 제1 층간 절연막(120b) 내의 수소 농도는 예를들어, 3.0E+20atom/㎝3보다 높고, 9.9E+20atom/㎝3 보다 낮을 수 있다.
또한, 상기 상부 제1 층간 절연막(120b) 내에 트랩 사이트가 증가되는 경우, 스트레스에 따라 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있다. 따라서, 상기 제2 박막 트랜지스터가 신뢰성을 가지기 위하여 상기 상부 제1 층간 절연막(120b) 내의 트랩 사이트가 감소되는 것이 바람직하다. 구체적으로, 상기 상부 제1 층간 절연막(120b) 내의 트랩 사이트는 N2O 스핀 밀도로 정량화 할 수 있고, 상기 N2O 스핀 밀도가 낮을수록 바람직하다. 상기 상부 제1 층간 절연막(120b)의 N2O 스핀 밀도는 예를들어, 5E+16spins/㎝3 보다 낮을 수 있다.
또한, 상기 상부 제1 층간 절연막(120b)은 수분 부착이 감소되는 것이 바람직하다.
설명한 것과 같이, 상기 제1 층간 절연막(120)의 적층 구조에 따라 상기 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있고, 이에 따라 상기 제2 박막 트랜지스터는 목표 문턱 전압을 가질 수 있다. 따라서, 상기 제2 박막 트랜지스터는 안정적으로 스위칭 동작을 할 수 있으며, 누설 전류가 크게 감소될 수 있다.
한편, 도 2를 참조한 설명에서, 제2 액티브 패턴(130)은 인듐-갈륨-아연 산화물(IGZO)을 사용하였지만, 상기 제2 액티브 패턴(130)으로 사용되는 물질은 이에 한정되지는 않을 수 있다. 예를 들면, 제2 액티브 패턴(130)은 인듐-주석-아연 산화물(Indium Tin Zinc Oxide: ITZO), 갈륨 아연 산화물(GaZnxOy), 인듐 아연 산화물(IZO), 아연 마그네슘 산화물(ZnMgxOy), 아연 주석 산화물(ZnSnxOy), 아연 지르코늄 산화물(ZnZrxOy), 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨-하프늄 산화물(Indium Gallium Hafnium Oxide: IGHO), 주석-알루미늄-아연 산화물(Tin Aluminum Zinc Oxide: TAZO), 인듐-갈륨-주석 산화물(IGSO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 상술한 반도체 산화물에 리튬(Li), 나트륨(Na), 망간(Mn), 니켈(Ni), 팔라듐(Pd), 구리(Cu), 탄소(C), 질소(N), 인(P), 티타늄(Ti), 지르코늄(Zr), 바나듐(V), 루테늄(Ru), 게르마늄(Ge), 주석(Sn), 불소(F) 등이 도핑될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4에 도시된 유기 발광 표시 장치는 제3 게이트 패턴 상에 형성되는 제2 층간 절연막을 제외하고는 도 2에 도시된 유기 발광 표시 장치와 실질적으로 동일한 구성을 가질 수 있다.
도 4를 참조하면, 상기 제2 층간 절연막(140)은 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)을 포함할 수 있다. 상기 하부 제2 층간 절연막(140a)은 실리콘 산화물을 포함할 수 있다. 상기 상부 제2 층간 절연막(140b)은 실리콘 질화물을 포함할 수 있다. 따라서, 상기 제2 층간 절연막(140)은 실리콘 산화물 및 실리콘 질화물이 적층되는 구조를 가질 수 있다.
상기 하부 제2 층간 절연막(140a)이 실리콘 질화물보다 낮은 유전율을 가지는 실리콘 산화물을 포함하므로, 상기 하부 제2 층간 절연막(140a)이 구비됨으로써 전체 제2 층간 절연막(140)의 기생 커패시턴스가 감소될 수 있다. 상기 제2 하부 층간 절연막(140a)은 500Å 이상의 두께를 가질 수 있다. 예를들어, 상기 제2 하부 층간 절연막(140a)은 500Å 내지 5000Å의 두께를 가질 수 있다.
상기 상부 제2 층간 절연막(140b)으로 사용되는 실리콘 질화물은 내부에 수소를 포함할 수 있다. 상기 수소는 상기 제2 액티브 패턴(130)의 소스/드레인 영역들(130a)로 확산됨으로써, 소스/드레인 저항을 감소시킬 수 있다. 따라서, 상기 제2 박막 트랜지스터의 온 전류를 증가시킬 수 있다. 이 때, 상기 제3 게이트 패턴(134)이 구비됨으로써, 상기 제3 게이트 패턴(134) 아래의 제3 게이트 절연막(132) 내에는 상기 수소가 거의 확산되지 않을 수 있다. 따라서, 상기 제3 게이트 절연막(132) 내에 수소 농도는 변동되지 않을 수 있다.
상기 상부 제2 층간 절연막(140b)의 두께가 작은 경우, 상기 소스/드레인 영역들(130a)로 수소가 충분하게 확산되지 않을 수 있다. 따라서, 상기 상부 제2 층간 절연막(140b)은 1000Å 이상의 두께를 가질 수 있다. 상기 상부 제2 층간 절연막(140b)의 두께가 증가되는 경우, 기생 커패시턴스가 증가될 수 있다. 그러므로, 상기 상부 제2 층간 절연막(140b)은 1000Å 내지 5000Å의 두께를 가질 수 있다. 도면에서는 상기 하부 제2 층간 절연막(140a)이 상부 제2 층간 절연막(140b)보다 두껍게 도시되지만, 이에 한정되지는 않는다.
또한, 상기 상부 제2 층간 절연막(140b) 내의 수소 농도는 약 1.19E+22atom/㎝3 내지 1.28E+22atom/㎝3 일 수 있다.
설명한 것과 같이, 상기 제2 층간 절연막(140)의 적층 구조에 따라 상기 제2 박막 트랜지스터의 문턱 전압이 변화될 수 있고, 이에 따라 상기 제2 박막 트랜지스터는 목표 문턱 전압을 가질 수 있다. 따라서, 상기 제1 박막 트랜지스터는 안정적으로 스위칭 동작을 할 수 있으며, 누설 전류가 크게 감소될 수 있다.
한편, 도 2를 참조한 설명에서, 제2 액티브 패턴(130)은 인듐-갈륨-아연 산화물(IGZO)을 사용하였지만, 상기 제2 액티브 패턴(130)으로 사용되는 물질은 이에 한정되지는 않을 수 있다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 5에 도시된 유기 발광 표시 장치는 제1 및 제2 층간 절연막을 제외하고는 도 2에 도시된 유기 발광 표시 장치와 실질적으로 동일한 구성을 가질 수 있다.
도 5를 참조하면, 상기 제1 층간 절연막(120)은 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)을 포함할 수 있다. 상기 하부 제1 층간 절연막(120a)은 실리콘 질화물을 포함할 수 있다.
또한, 상기 상부 제1 층간 절연막(120b)은 실리콘 산화물을 포함할 수 있다. 따라서, 상기 제1 층간 절연막(120)은 실리콘 질화물 및 실리콘 산화물이 적층되는 구조를 가질 수 있다.
상기 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)은 도 3을 참조로 설명한 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)과 각각 동일할 수 있다.
또한, 상기 제2 층간 절연막(140)은 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)을 포함할 수 있다. 상기 하부 제2 층간 절연막(140a)은 실리콘 산화물을 포함할 수 있다. 또한, 상기 상부 제2 층간 절연막(140b)은 실리콘 질화물을 포함할 수 있다. 따라서, 상기 제2 층간 절연막(140)은 실리콘 산화물 및 실리콘 질화물이 적층되는 구조를 가질 수 있다.
상기 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)은 도 4를 참조로 설명한 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)과 각각 동일할 수 있다.
설명한 것과 같이, 상기 제2 액티브 패턴(130), 제1 층간 절연막(120) 및 제2 층간 절연막(140)을 최적화함으로써, 상기 제2 박막 트랜지스터는 목표 문턱 전압을 가질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 안정적으로 스위칭 동작을 할 수 있으며, 누설 전류가 크게 감소될 수 있다.
도 6 내지 도 16은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 도시한 단면도들이다.
도 6을 참조하면, 베이스 기판(100) 상에 버퍼막(102)을 형성한다. 상기 버퍼막(102)은, 상기 베이스 기판(100)의 하부로부터 이물, 수분 또는 외기의 침투를 감소 또는 차단할 수 있고, 상기 베이스 기판(100)의 상면을 평탄화할 수 있다.
상기 버퍼막(102) 상에 제1 액티브 패턴(104)을 형성한다.
상기 제1 액티브 패턴(104)을 형성하기 위하여, 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘층을 결정화하여 폴리실리콘막을 형성할 수 있다. 상기 폴리실리콘막을 사진 식각 공정을 통해 패터닝하여 상기 제1 액티브 패턴(104)을 형성할 수 있다.
예를 들어, 상기 비정질 실리콘막은 저압화학증착(low-pressure chemical vapor deposition, LPCVD), 플라즈마강화 화학증착(plasma-enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다. 상기 비정질 실리콘막은 엑시머 레이저 어닐링(Excimer Laser Annealing), 순차 측면 고상화(Sequential Lateral Solidification) 등에 의해 결정화될 수 있다.
도 7을 참조하면, 상기 버퍼막(102) 및 상기 제1 액티브 패턴(104)을 덮는 제1 게이트 절연막(106)을 형성한다. 상기 제1 게이트 절연막(106) 상에 제1 게이트막을 형성하고, 이를 패터닝함으로써 제1 게이트 패턴(108)을 형성한다.
이 후, 상기 제1 게이트 패턴(108)과 중첩되지 않는 부위의 제1 액티브 패턴(104)에 불순물을 도핑한다. 따라서, 상기 제1 액티브 영역(104)에 불순물이 도핑된 제1 소스 영역(104a) 및 제1 드레인 영역(104a)을 형성한다. 예를 들어, 상기 불순물은 보론 등과 같은 P형 불순물일 수 있다. 또한, 상기 제1 게이트 패턴(108)과 중첩되지 않는 부위의 제1 액티브 패턴(104)은 채널 영역(104b)으로 제공될 수 있다.
상기 공정에 의해, 상기 제1 액티브 패턴(104), 제1 게이트 절연막(106) 및 제1 게이트 패턴(108)을 포함하는 상기 제1 박막 트랜지스터가 형성될 수 있다.
도 8을 참조하면, 상기 제1 게이트 절연막(106) 및 제1 게이트 패턴(108) 상에 제2 게이트 절연막(110)을 형성한다. 상기 제2 게이트 절연막(110) 상에 제2 게이트막을 형성하고, 이를 패터닝함으로써 제2 게이트 패턴(112)을 형성한다.
상기 제2 게이트막은 물리기상 증착 공정을 통해 금속막을 적층하여 형성할 수 있다. 또한, 상기 금속막 상에 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 사용하여 상기 제2 게이트 절연막(110)이 노출되도록 상기 금속막을 식각함으로써 상기 제2 게이트 패턴(112)을 형성할 수 있다.
예시적인 실시예에 따르면, 상기 금속은 불소계 화합물을 포함하는 식각 가스의 플라즈마를 이용하여 식각될 수 있다. 예를 들어, 상기 불소계 화합물은 SiF4, CF4, C3F8, C2F6, CHF3, SF6 또는 이들의 조합을 포함할 수 있다.
한편, 상기 금속의 식각 공정 중에 상기 식각 가스로부터 발생한 불소 이온이 상기 제2 게이트 절연막(110)의 표면에 잔류하거나, 상기 제2 게이트 절연막(110)의 절연 물질, 예를 들어 실리콘 질화물과 결합될 수 있다.
후속 공정에서, 상기 불소 이온은 상기 제2 게이트 절연막(110) 상에 배치되는 제1 층간 절연막 및 제2 액티브 패턴까지 확산될 수 있다. 특히, 상기 불소 이온이 상기 제2 액티브 패턴까지 확산되는 경우, 제2 박막 트랜지스터의 문턱 전압이 낮아지게 되고 전기적 특성이 저하될 수 있다. 따라서, 상기 제2 게이트 절연막(110) 상에 배치되는 제1 층간 절연막은 상기 불소 이온의 확산을 억제하도록 하는 구조를 갖는 것이 바람직하다.
상기 제2 게이트 패턴(112)이 형성됨에 따라, 상기 제1 게이트 패턴(108), 제2 게이트 절연막(110) 및 제2 게이트 패턴(112)을 포함하는 커패시터가 형성될 수 있다.
도 9를 참조하면, 상기 제2 게이트 절연막(110) 및 제2 게이트 패턴(112) 상에 제1 층간 절연막(120)을 형성한다.
예시적인 실시예에서, 상기 제1 층간 절연막(120)은 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)을 포함할 수 있다. 상기 하부 제1 층간 절연막(120a)은 실리콘 질화물을 포함할 수 있다. 또한, 상기 상부 제1 층간 절연막(120b)은 실리콘 산화물을 포함할 수 있다.
상기 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)은 도 3을 참조로 설명한 특성을 가지도록 형성될 수 있다.
상기 하부 제1 층간 절연막(120a) 및 상부 제1 층간 절연막(120b)은 화학 기상 증착 공정을 통해 형성할 수 있다.
상기 하부 제1 층간 절연막(120a)의 증착 공정에서 증착 가스는 실리콘 소오스 가스 및 질소 소스 가스를 포함할 수 있다. 상기 하부 제1 층간 절연막(120a)은 300Å 내지 3000Å의 두께를 가짐으로써, 상기 불소 이온이 상부로 확산되는 것을 억제할 수 있다. 이 때, 상기 하부 제1 층간 절연막(120a) 내의 수소 농도는 베리어 효과와 관련성이 크지 않으므로 고려하지 않아도 될 수 있다.
상기 상부 제1 층간 절연막(120b)의 증착 공정에서 증착 가스는 실리콘 소오스 가스 및 산소 소스 가스를 사용할 수 있고, 상기 실리콘 소오스 가스에는 수소가 포함될 수 있다. 따라서, 상기 실리콘 소오스 가스의 유량 및 증착 시 파워 등의 공정 조건을 조절함으로써 실리콘 산화물 내에 포함되는 수소 농도를 조절할 수 있다. 예를들어, 상기 실리콘 소오스 가스는 SiH4, SiH２Cl２, Si2H６ 등을 포함할 수 있다.
일부 예시적인 실시예에서, 상기 제1 층간 절연막(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 하나를 포함하는 단일층으로 형성될 수 있다. 이 경우, 후속 공정들을 수행함으로써, 도 2 또는 도 4에 도시된 유기 발광 표시 장치가 제조될 수 있다.
도 10을 참조하면, 상기 제1 층간 절연막(120) 상에 제2 액티브 패턴(130)을 형성한다. 상기 제2 액티브 패턴(130)은 제2 액티브막을 형성하고, 이를 사진 식각 공정을 통해 패터닝함으로써 형성할 수 있다.
상기 제2 액티브막은 물리기상 증착 공정, 예를들어 스퍼터링 공정을 통해 형성할 수 있다.
예시적인 실시예에서, 상기 제2 액티브막은 인듐-갈륨-아연 산화물(IGZO)로 형성할 수 있다. 이 경우, 상기 제2 액티브막은 도 2를 참조로 설명한 제2 액티브 패턴과 동일한 특성을 가질 수 있다. 즉, 상기 제2 액티브막은 150Å 내지 400 Å의 두께를 가질 수 있다. 또한, 상기 제2 액티브막의 밀도는 예를들어, 6.3g/㎝3보다 높고, 6.63g/㎝3보다 낮을 수 있다. 상기 제2 액티브막의 굴절율은 632nm의 파장에서 측정하였을 때 1.92 내지 1.93 일 수 있다.
상기 제2 액티브막의 밀도 및 굴절율은 상기 제2 액티브막 형성 시의 공정 조건에 의해 조절될 수 있다. 특히, 상기 제2 액티브막의 증착 공정에서, 산소 분압을 조절함으로써 상기 제2 액티브막의 밀도 및 굴절율이 조절될 수 있다.
상기 증착 공정에서 산소 분압이 증가되면, 상기 제2 액티브막 내에 산소가 증가되고 이에 따라 상기 제2 박막 트랜지스터의 문턱 전압이 높아질 수 있다. 반대로, 상기 증착 공정에서 산소 분압이 감소되면, 상기 제2 액티브막 내에 산소가 감소되고 이에 따라 상기 제2 박막 트랜지스터의 문턱 전압이 낮아질 수 있다. 따라서, 상기 제2 박막 트랜지스터가 목표 문턱 전압을 갖기 위해, 상기 제2 액티브막의 증착 공정에서 산소 분압은 20% 내지 80%일 수 있다.
예시적인 실시예에서, 상기 제2 액티브막의 증착 공정은 인듐-갈륨-아연은 1:1:1 인 타겟을 사용할 수 있다. 상기 제2 액티브막의 증착 공정은 40KW 내지 60KW의 파워, 0.3 Pa 내지 0.5 Pa 의 압력 및 10℃ 내지 200℃의 온도 조건에서 수행될 수 있다. 그러나, 상기 증착 공정 조건은 이에 한정되지는 않는다.
도 11을 참조하면, 상기 제1 층간 절연막(120) 및 제2 액티브 패턴(130) 상에 제3 게이트 절연막(132)을 형성한다.
상기 제3 게이트 절연막(132)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 상기 제3 게이트 절연막(132)은 화학 기상 증착 공정을 통해 형성할 수 있다.
예시적인 실시예에서, 상기 제3 게이트 절연막(132)은 도 2를 참조로 설명한 제3 게이트 절연막(132)과 동일한 특성을 가질 수 있다. 즉, 상기 제3 게이트 절연막(132)은 실리콘 산화물로 형성될 수 있고, 막의 내부의 수소 농도는 3.0E+20atom/㎝3보다 높고, 1.2E+21atom/㎝3 보다 낮을 수 있다. 또한, 막 내의 N2O 스핀 밀도는 예를들어, 1.6E+19spins/㎝3 보다 낮을 수 있다.
상기 제3 게이트 절연막(132)의 증착 공정에서 증착 가스는 실리콘 소오스 가스 및 산소 소스 가스를 사용할 수 있고, 상기 실리콘 소오스 가스에는 수소가 포함될 수 있다. 따라서, 상기 실리콘 소오스 가스의 유량 및 증착 시 파워 등의 공정 조건을 조절함으로써 실리콘 산화물 내에 포함되는 수소 농도를 조절할 수 있다.
도 12를 참조하면, 상기 제3 게이트 절연막(132) 상에 제3 게이트막을 형성하고, 이를 패터닝함으로써 제3 게이트 패턴(134)을 형성한다.
상기 제3 게이트막은 물리기상 증착 공정을 통해 금속막을 적층하여 형성할 수 있다. 또한, 상기 금속막 상에 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 사용하여 상기 제3 게이트 절연막이 노출되도록 상기 금속막을 식각함으로써 상기 제3 게이트 패턴(134)을 형성할 수 있다.
예시적인 실시예에서, 상기 제3 게이트 패턴(134)은 티타늄막 패턴(134a) 및 몰리브덴막 패턴(134b)이 적층된 구조로 형성될 수 있다. 이 경우, 상기 제3 게이트 절연막(132) 상에 티타늄막 및 몰리브덴막을 순차적으로 형성하여 제3 게이트막을 형성할 수 있다. 상기 티티늄막은 100Å이상, 예를들어 100Å 내지 300Å의 두께를 갖도록 형성할 수 있다. 또한, 상기 몰리브덴막은 상기 수소의 확산을 방지하고, 저저항을 갖도록 하기 위하여 2500Å이상, 예를들어 2500Å 내지 3000Å의 두께를 갖도록 형성할 수 있다. 그러나, 상기 제3 게이트 패턴(134)의 적층 구조는 이에 한정되지는 않는다.
상기 제2 액티브 패턴(130)에서, 상기 제3 게이트 패턴(134)과 중첩되는 부위는 제2 채널 영역(130b)이 될 수 있다. 또한, 상기 제2 액티브 패턴(130)에서, 상기 제3 게이트 패턴(134)과 중첩되지 않는 부위는 제2 소스/드레인 영역(130a)이 될 수 있다.
도 13을 참조하면, 상기 제3 게이트 절연막(132) 및 상기 제3 게이트 패턴(134)을 덮는 제2 층간 절연막(140)을 형성한다.
예시적인 실시예에서, 상기 제2 층간 절연막(140)은 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)을 포함할 수 있다. 상기 하부 제2 층간 절연막(140a)은 실리콘 산화물을 포함할 수 있다. 또한, 상기 상부 제2 층간 절연막(140b)은 실리콘 질화물을 포함할 수 있다. 상기 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)은 화학 기상 증착 공정을 통해 형성할 수 있다. 상기 하부 제2 층간 절연막(140a) 및 상부 제2 층간 절연막(140b)은 도 5를 참조로 설명한 특성을 가지도록 형성될 수 있다.
상기 하부 제2 층간 절연막(140a)은 500Å 이상, 예를들어, 500Å 내지 5000Å의 두께를 가지도록 형성될 수 있으며, 다른 물성들은 고려하지 않을 수 있다.
상기 상부 제2 층간 절연막(140b)의 증착 공정에서 증착 가스는 실리콘 소오스 가스 및 질소 소스 가스를 사용할 수 있다. 이 때, 상기 실리콘 소오스 가스 및 질소 소오스 가스에는 각각 수소가 포함될 수 있다. 예를들어, 상기 실리콘 소오스 가스는 SiH4, SiH２Cl２, Si2H６ 등을 포함할 수 있고, 질소 소오스 가스는 NH3를 포함할 수 있다. 따라서, 상기 질소 소오스 가스의 유량을 조절함으로써, 상기 상부 제2 층간 절연막(140b) 내의 수소 농도를 조절할 수 있다.
상기 상부 제2 층간 절연막(140b)내의 수소는 상기 제2 액티브 패턴(130)의 제2 소스/드레인 영역(130a)으로 확산됨으로써, 제2 소스/드레인 영역(130a)의 저항이 감소될 수 있다. 따라서, 상기 제2 박막 트랜지스터의 온 전류가 증가될 수 있다. 한편, 상기 제3 게이트 패턴(134) 아래의 제3 게이트 절연막(132) 및 제2 채널 영역(130b) 내에는 상기 수소가 거의 확산되지 않을 수 있다. 따라서, 상기 제3 게이트 패턴(134) 아래의 제3 게이트 절연막(132) 내에 수소 농도는 변동되지 않을 수 있다.
일부 예시적인 실시예에서, 상기 제2 층간 절연막(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 하나를 포함하는 단일층으로 형성될 수 있다. 이 경우, 후속 공정들을 통해, 도 2 또는 도 3에 도시된 유기 발광 표시 장치가 제조될 수 있다.
도 14를 참조하면, 상기 제2 층간 절연막(140), 제3 게이트 절연막(132), 제1 층간 절연막(120), 제2 게이트 절연막(110) 및 제1 게이트 절연막(100)을 식각하여 상기 제1 소스/드레인 영역(104a)을 각각 노출하는 제1 콘택홀들을 형성한다.
또한, 상기 제2 층간 절연막(140) 및 제3 게이트 절연막(132)을 식각하여 상기 제2 소스/드레인 영역(130a)을 각각 노출하는 제2 콘택홀들을 형성한다.
다음에, 상기 제1 및 제2 콘택홀을 채우면서 상기 제2 층간 절연막(140) 상에 금속막을 형성한다. 상기 금속막을 패터닝함으로써, 상기 제1 소스 영역(104a) 및 제1 드레인 영역(104a)과 전기적으로 연결되는 제1 소스/드레인 패턴(150)을 형성한다. 또한, 상기 제2 소스 영역(130a) 및 제2 드레인 영역(130a)과 전기적으로 연결되는 제2 소스/드레인 패턴(152)를 형성한다.
도 15를 참조하면, 상기 제2 층간 절연막(140), 상기 제1 소스/드레인 패턴(150) 및 제2 소스/드레인 패턴(152)을 덮는 제1 절연막(154)을 형성한다.
상기 제1 절연막(154)을 사진 공정을 수행하여, 상기 제1 소스/드레인 패턴을 노출하는 콘택홀을 형성한다. 상기 콘택홀을 채우면서 상기 제1 절연막 상에 하부 전극막을 형성하고, 상기 하부 전극막을 패터닝하여 유기 발광 다이오드(200)의 하부 전극(156)을 형성한다.
상기 하부 전극(156)은 애노드로 작동할 수 있다. 예를 들어, 상기 하부 전극(156)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 하부 전극(156)이 투과 전극으로 형성되는 경우, 상기 하부 전극(156)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함할 수 있다. 상기 하부 전극(156)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
상기 제1 절연막(154) 상에 상기 하부 전극(156)의 적어도 일부를 노출하는 개구부를 갖는 화소 정의막(158)을 형성한다. 예를 들어, 상기 화소 정의막(158)은 유기 절연 물질을 포함할 수 있다.
도 16을 참조하면, 상기 하부 전극(156) 상에 발광층(160)을 형성한다. 예를 들어, 상기 발광층(160)은 스크린 인쇄, 잉크젯 인쇄, 증착 등의 방법으로 형성될 수 있다.
상기 발광층(160) 상에 상부 전극(162)을 형성한다. 상기 상부 전극(162)은 상기 박막 트랜지스터 기판을 포함하는 표시 장치의 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다.
따라서, 상기 하부 전극(156), 발광층(160) 및 상부 전극(162)을 포함하는 유기 발광 다이오드(164)가 형성될 수 있다.
상기 유기 발광 다이오드(164) 상에 봉지층(170)을 형성한다. 상기 봉지층(170)은 무기층 및 유기층의 적층 구조를 가질 수 있다. 예를 들어, 상기 유기층은, 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다. 예를 들어, 상기 고분자 경화물은, 모노머의 가교 반응에 의해 형성될 수 있다. 예를 들어, 상기 무기층은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들, 가전용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.

Claims (20)

  1. 기판 상에 구비되는 실리콘계 제1 박막 트랜지스터;
    상기 제1 박막 트랜지스터를 덮는 제1 층간 절연막;
    상기 제1 층간 절연막 상에 구비되고, 150Å 내지 400Å 두께의 인듐-갈륨-아연 산화물(IGZO)을 사용하는 액티브 패턴;
    상기 액티브 패턴을 덮는 게이트 절연막;
    상기 게이트 절연막 위에 배치되는 게이트 패턴; 및
    상기 게이트 패턴을 덮는 제2 층간 절연막을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 액티브 패턴의 굴절율은 632nm의 파장에서 1.92 내지 1.93인 표시 장치.
  3. 제1항에 있어서, 상기 액티브 패턴의 밀도는 6.3g/㎝3보다 높고 6.6g/㎝3보다 낮은 표시 장치.
  4. 제1항에 있어서, 상기 제1 층간 절연막은 실리콘 질화물을 포함하는 하부 제1 층간 절연막 및 실리콘 산화물을 포함하는 상부 제1 층간 절연막을 포함하는 표시 장치.
  5. 제4항에 있어서, 상기 하부 제1 층간 절연막의 두께는 300Å 내지 3,000Å이고, 상기 상부 제1 층간 절연막은 두께는 50Å 내지 5,000Å인 표시 장치.
  6. 제4항에 있어서, 상기 상부 제1 층간 절연막의 N2O 스핀 밀도는 5E+16spins/㎝3 보다 낮은 표시 장치.
  7. 제4항에 있어서, 상기 상부 제1 층간 절연막의 수소 농도는 3.0E+20atom/㎝3보다 높고 9.9E+20atom/㎝3 보다 낮은 표시 장치.
  8. 제1항에 있어서, 상기 제2 층간 절연막은 실리콘 산화물을 포함하는 하부 제2 층간 절연막 및 실리콘 질화물을 포함하는 상부 제2 층간 절연막을 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 하부 제2 층간 절연막은 500Å 내지 5,000Å 의 두께를 갖는 표시 장치.
  10. 제8항에 있어서, 상기 상부 제2 층간 절연막은 100Å 내지 5,000Å의 두께를 갖는 표시 장치.
  11. 제8항에 있어서, 상부 제2 층간 절연막 내의 수소 농도는 1.19E+22atom/㎝3 내지 1.28E+22atom/㎝3인 표시 장치.
  12. 제1항에 있어서, 상기 게이트 절연막 내의 수소 농도는 3.0E+20atom/㎝3보다 높고 1.2E+21 atoms/cm3 보다 낮은 표시 장치.
  13. 제1항에 있어서, 상기 게이트 절연막 내의 절연막의 N2O 스핀 밀도는 1.6E+19spins/㎝3 보다 낮은 표시 장치.
  14. 폴리실리콘을 포함하는 제1 액티브 패턴;
    상기 제1 액티브 패턴을 덮는 제1 게이트 절연막;
    상기 제1 게이트 절연막 상에 구비되는 제1 게이트 패턴;
    상기 제1 게이트 패턴을 덮는 제2 게이트 절연막;
    상기 제2 게이트 절연막 상에 제2 게이트 패턴;
    상기 제2 게이트 패턴을 덮는 제1 층간 절연막;
    상기 제1 층간 절연막 상에 구비되고, 산화물 반도체 물질을 포함하는 제2 액티브 패턴;
    상기 제2 액티브 패턴을 덮는 제3 게이트 절연막;
    상기 제3 게이트 절연막 위에 배치되는 제3 게이트 패턴; 및
    상기 제3 게이트 패턴을 덮고, 실리콘 산화물을 포함하는 하부 제2 층간 절연막 및 실리콘 질화물을 포함하는 상부 제2 층간 절연막을 포함하는 제2 층간 절연막을 포함하는 표시 장치.
  15. 제14항에 있어서, 상기 제2 액티브 패턴은 인듐-갈륨-아연 산화물(IGZO)을 포함하고, 150Å 내지 400Å의 두께를 갖는 표시 장치.
  16. 제15항에 있어서, 상기 제2 액티브 패턴의 굴절율은 632nm의 파장에서 1.92 내지 1.93인 표시 장치.
  17. 제14항에 있어서, 상기 제1 층간 절연막은 실리콘 질화물을 포함하는 하부 제1 층간 절연막 및 실리콘 산화물을 포함하는 상부 제1 층간 절연막을 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 상부 제1 층간 절연막의 수소 농도는 3.0E+20atom/㎝3 보다 높고 9.9E+20atom/㎝3 보다 낮은 표시 장치.
  19. 제14항에 있어서, 상기 상부 제2 층간 절연막은 100Å 내지 5,000Å의 두께를 갖는 표시 장치.
  20. 제14항에 있어서, 상기 제3 게이트 패턴은 티타늄막 패턴 및 몰리브덴막 패턴을 포함하는 표시 장치.
KR1020200018393A 2020-02-14 2020-02-14 표시 장치 및 그 제조 방법 KR20210104213A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200018393A KR20210104213A (ko) 2020-02-14 2020-02-14 표시 장치 및 그 제조 방법
CN202011320843.1A CN113270445A (zh) 2020-02-14 2020-11-23 显示装置
US17/160,562 US11610957B2 (en) 2020-02-14 2021-01-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200018393A KR20210104213A (ko) 2020-02-14 2020-02-14 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210104213A true KR20210104213A (ko) 2021-08-25

Family

ID=77227816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200018393A KR20210104213A (ko) 2020-02-14 2020-02-14 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11610957B2 (ko)
KR (1) KR20210104213A (ko)
CN (1) CN113270445A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377166A (zh) * 2022-08-31 2022-11-22 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706570B2 (ja) 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR102001341B1 (ko) 2017-06-23 2019-10-01 한양대학교 산학협력단 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드
KR102432360B1 (ko) 2017-10-13 2022-08-16 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20210086247A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN113270445A (zh) 2021-08-17
US11610957B2 (en) 2023-03-21
US20210257426A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
KR20200023573A (ko) 표시 장치 및 그 제조 방법
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US20150187948A1 (en) Semiconductor device and method for producing same
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US20150129865A1 (en) Semiconductor device and method for manufacturing same
US7755708B2 (en) Pixel structure for flat panel display
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US9508544B2 (en) Semiconductor device and method for manufacturing same
US10411039B2 (en) Semiconductor device, display device, and method for manufacturing the same
US11018263B2 (en) Display device and method of manufacturing the same
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
CN113421886B (zh) 显示面板及其制备方法
US11610957B2 (en) Display device
US20220415932A1 (en) Display substrate, method of manufacturing the same, and display device including the same
US9379250B2 (en) Semiconductor device and method for producing same
KR101756662B1 (ko) 배면 발광형 유기 발광 표시 장치 및 이의 제조 방법
KR100611651B1 (ko) 유기전계발광 표시장치와 그 제조방법
US9276127B2 (en) Semiconductor device and method for producing same
KR102127235B1 (ko) 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법
KR102333756B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20120058119A (ko) 박막 트랜지스터 기판 및 그 제조 방법