KR101992967B1 - 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치 - Google Patents

마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101992967B1
KR101992967B1 KR1020177002107A KR20177002107A KR101992967B1 KR 101992967 B1 KR101992967 B1 KR 101992967B1 KR 1020177002107 A KR1020177002107 A KR 1020177002107A KR 20177002107 A KR20177002107 A KR 20177002107A KR 101992967 B1 KR101992967 B1 KR 101992967B1
Authority
KR
South Korea
Prior art keywords
processor
tdp
power
limit value
setting
Prior art date
Application number
KR1020177002107A
Other languages
English (en)
Other versions
KR20170015524A (ko
Inventor
에릭 디스테파노
가이 엠 서리엔
바수데반 스리니바산
벤카트쉬 라마니
리안 디 웰스
스티븐 에이치 건서
제레미 쉬럴
제임스 2세 허머딩
토우픽 라할-아라비
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170015524A publication Critical patent/KR20170015524A/ko
Application granted granted Critical
Publication of KR101992967B1 publication Critical patent/KR101992967B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/16—

Abstract

열 설계 전력(TDP) 값을 변경하기 위한 기술이 개시된다. 일 실시예에서, 하나 이상의 환경 또는 사용자 구동된 변경이 프로세서의 TDP 값이 변경되게 할 수 있다. 더욱이, 몇몇 실시예에서, TDP의 변경은 터보 모드 타겟 주파수를 변경할 수 있다.

Description

마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치{METHOD AND APPARATUS TO CONFIGURE THERMAL DESIGN POWER IN A MICROPROCESSOR}
관련 출원
본 출원은 현재 계류중인 2010년 12월 21일 출원된 미국 특허 출원 제 12/975,100호의 일부 계속 출원이다.
발명의 분야
본 발명의 실시예는 일반적으로 정보 프로세싱의 분야에 관한 것으로서, 더 구체적으로는 컴퓨팅 시스템 및 마이크로프로세서의 전력 관리의 분야에 관한 것이다.
마이크로프로세서의 전력 소비 제어는 중요성이 증가하고 있다. 프로세서 전력 소비를 제어하기 위한 종래의 기술은 프로세서를 위한 열 설계 전력(TDP) 사양의 탄력적 구성을 적절하게 허용하지 않는다.
도 1은 일 실시예에 따른 열 설계 전력(TDP)을 구성하기 위한 기술을 도시하는 도면.
도 2는 일 실시예에 따른 TDP를 구성하기 위한 적어도 하나의 기술의 양태를 도시하는 도면.
도 3은 일 실시예에 따른 구성형 TDP에 대응하는 초기화 기술의 양태를 도시하는 도면.
도 4는 일 실시예에 따른 TDP를 구성하기 위한 적어도 하나의 기술의 양태를 도시하는 도면.
도 5는 일 실시예에 따른 TDP를 구성하기 위한 적어도 하나의 기술의 양태를 도시하는 도면.
도 6은 일 실시예에 따른 TDP를 구성하기 위한 적어도 하나의 기술의 양태를 도시하는 도면.
도 7은 본 발명의 적어도 하나의 실시예가 사용될 수 있는 마이크로프로세서의 블록 다이어그램.
도 8은 본 발명의 적어도 하나의 실시예가 사용될 수 있는 공유 버스 컴퓨터 시스템의 블록 다이어그램.
도 9는 본 발명의 적어도 하나의 실시예가 사용될 수 있는 점대점 상호 접속 컴퓨터 시스템의 블록 다이어그램.
본 발명의 실시예가 유사한 도면 부호가 유사한 요소를 나타내고 있는 첨부 도면에 한정이 아니라 예시로서 도시되어 있다.
본 발명의 실시예는 프로세서를 위한 구성형 열 설계 전력(TDP)에 관한 것이다. 본 발명의 다수의 양태의 다수의 실시예가 존재하지만, 적어도 하나 이상의 양태가 본 발명의 실시예를 교시하기 위해 예시로서 본 명세서에 예시되어 있고 전체 포괄적이고 상호 배제적인 것으로 해석되어서는 안된다.
프로세서는 성능 및 전력 관련 특성의 모두를 포함하도록 정격화되거나 특정화될 수 있다. 개별 제품 또는 제품 패밀리는 특정 기본 및 터보 주파수 능력 뿐만 아니라 다른 성능 관련 특성을 포함하는 연관 사양을 가질 수 있다. 프로세서의 전력 소비의 범위는 제품 패밀리에 대해 특정화될 수 있다. 예를 들어, 표준 전압(SV) 모바일 프로세서는 35 와트의 열 설계 전력(TDP) 정격을 가질 수도 있다. 이 정격은 특정화된 TDP 작업부하에서 실행할 때 주문자 상표 제품 생산자(OEM)에 의해 구매된 프로세서가 제품을 위한 특정화된 TDP 값보다 작거나 같은 전력을 소산할 수 있는 OEM에 대한 지시일 수 있고, 이는 최악의 경우 온도에서 동작할 때 최악의 경우 실제 작업부하 시나리오를 표현할 수 있다. 특정화된 성능 특성은 제품 패밀리를 가로질러 변경될 수 있지만, TDP는 수많은 제품 패밀리를 가로질러 동일한 값으로서 특정화될 수 있다. 이는 OEM이 상이한 가격점에서 성능의 범위를 제공하면서 특정화된 TDP를 소산하는 것이 가능한 단일 플랫폼을 설계할 수 있게 한다. 다른 한편으로는, 터보 능력은 TDP 작업부하가 TDP 전력이 기본 주파수에서 소산될 수 있게 하는 점에서 잠재적인 성능 이점이다.
몇몇 실시예에서, 다수의 유형의 터보 모드가 존재한다. 상기의 것은 작업부하 또는 패키지 전력 셰어링에 속하는 터보 모드의 버전이고, 이 경우에, 다르게는 터보가 없는 TDP 앱들보다 고유 전력이 낮은 작업부하가 동일한 주파수에서 이익을 얻을 수 있다. 이들 작업부하는 기본 주파수보다 많이 제공함으로써 패키지 TDP 전력까지 전력을 재차 상승시킬 수 있는 것에 의해 이익을 얻을 수 있다. 터보 모드의 다른 버전은 동적 터보 모드이고, 여기서 전력은 제한된 기간 동안 TDP 전력을 초과하도록 허용되어, 평균적으로 시간 경과에 따라 전력이 여전히 TDP 전력이고, 이는 예를 들어 아이들 작업부하인지 또는 단지 TDP 전력 임계치에 동일한 전력을 끌어오지 않는 작업부하인지에 무관하게, TDP보다 낮은 전력보다 우선하면 TDP를 초과하는 잠시의 편위를 허용한다. TDP 전력은 또한 전력 전달 디자인 요구에 영향을 미친다.
플랫폼 열 능력은 이것이 크기, 중량, 가청 노이즈 및 재료 견적서(BOM) 비용에 영향을 미치기 때문에 OEM에 대한 디자인 선택이다. 따라서, 프로세서를 위한 특정화된 TDP가 플랫폼 열 설계에 상당한 영향을 미칠 수 있다. 몇몇 프로세서는 단지 소수의 TDP를 갖고 시판된다. 예를 들어, 모바일 프로세서의 SV는 35W이고, 저전압 프로세서의 SV는 25W이고, 초저전압 프로세서의 SV는 18W이다.
모바일 플랫폼에서, 냉각 능력 및 가청 노이즈 공차는 사용 환경에 따라 다양할 수 있는 것이 가능하다. 예를 들어, 교류(AC) 전력에서 도킹되어 실행될 때, 플랫폼은 배터리 전력에 비도킹되어 실행될 때보다 더 많은 냉각 능력을 가질 수 있다.
특정화된 TDP를 냉각할 수 있는 것보다 적은 냉각 능력의 환경에서 높은 전력 프로세서를 실행하는 것은 열 제어를 실제로 제품을 가로질러 변하는 미지의 능력 레벨에 있는 것으로 성능을 감소시키게 할 수 있다. 부가적으로, 터보 능력은 열 제어의 부분으로서 디스에이블링될 수도 있다.
구성형 TDP는 일 실시예에 따르면, OEM이 다수의 값들 중 하나로 프로세서의 TDP를 구성하게 할 수 있다. 이 구성은 초기화시에 통계적으로 또는 동적으로 "온-더-플라이"로 수행될 수 있다. 이는 다수의 지원된 기본 주파수들 중 하나로 프로세서의 기본 주파수를 변경함으로써 효과적으로 성취된다. 이 변경의 의미는 특정 성능이 기본 주파수에 의해 보장되고, TDP는 지원된 기본 주파수의 각각에 대해 특정화된다는 것일 수 있다. 부가적으로, 기본 주파수/TDP가 변경될 때, 터보가 결합되는 점은 또한 이에 따라 변경될 수 있다. 이러한 것은 제공된 작업부하가 이를 허용할 때 여전히 터보 부스트 성능을 전달하는 동안 최대 전력 소산이 알려지는 것을 보장하는 능력을 OEM에게 제공한다.
도 1은 P-상태들 P0(130), P5(125) 및 P9(120) 각각과 같은 전력 상태들에 대응할 수 있는 "TDP 업"(105), "공칭 TDP"(110) 및 "TDP 다운"(115)과 같은 3개의 TDP 레벨을 제공함으로써 일 실시예에 따라, 프로세서에 구성형 TDP를 제공하기 위한 기술을 도시한다. TDP 값은 동적으로 변경되기 때문에, 일 실시예에서, 터보 능력의 양은 마찬가지로 변경되어 최종 사용자에게 특정 성능을 여전히 제공하면서 터보 부스트 기술로의 더 많은 상승을 허용한다.
일 실시예에서, 구성형 TDP 기술은 프로세서를 위해 제공된 주파수 및 TDP 값들의 유효화된 구성된 세트를 포함한다. 일 실시예에서, 유효화된 값들은 하드웨어 내에 퓨징되고, 프로그램되거나 다른 방식으로 구성되어 플랫폼 펌웨어 또는 소프트웨어가 능력을 검출하여 이용할 수 있게 한다.
일 실시예에서, 구성형 TDP는 플랫폼의 새로운 세그먼트로 프로세서를 설계하기 위한 메커니즘을 제공한다. 예를 들어, 구성형 TDP를 지원하는 프로세서는 다른 비구성형 TDP 프로세서에 비해 프리미엄이 붙을 수 있다. OEM은 이어서 프로세서를 구매하고 이를 이들의 요구를 위해 구성하거나 성능 및 전력의 온-더-플라이 재구성을 지원하는 플랫폼에 이를 제공하도록 선택할 수 있다. 일 이러한 예는 비도킹된 배터리 상의 "모바일 익스트림 에디션" 플랫폼이다. 구성형 TDP는 마찬가지로 제공된 제품 패밀리의 수를 감소시키기 위한 잠재력을 갖는다.
일 실시예에서, 구성형 TDP 아키텍처는 표준 또는 다른 기술과의 상호 의존성 등에 대한 가정을 행하지 않는다. 이하의 표 1은 일 실시예에 따른 구성형 TDP에 의해 영향을 받을 수 있는 플랫폼의 다양한 양태 및 부분을 설명한다.
Figure 112017008260110-pat00001
일 실시예에서, 변경이 프로세서의 모델 특정 레지스터(MSR)에 행해질 수 있고, 새로운 MSR은 프로세서를 위한 구성형 TDP를 지원하는데 사용될 수 있다. 이들 레지스터는 터보가 결합되는 포인트를 변경하고 새로운 기본 주파수를 위한 실행 시간 평균 전력 한계(RAPL) 전력 한계값을 설정하는 능력을 제공할 수 있다. 일 실시예에서, 구성형 TDP를 사용하여 액세스되고, 변경되거나 추가될 수 있는 레지스터의 리스트는 이하를 포함한다.
PLATFORM_INFO: 이 레지스터는 구성형 TDP 능력을 검출하는데 사용될 수 있음.
CONFIG_TDP_LIMIT_1;CONFIG_TDP_LIMIT_2: 이 레지스터는 구성형 TDP비 및 대응 TDP 전력 및 전력 범위를 검출하는데 사용될 수 있음.
CONFIG_TDP_CONTROL: 이 레지스터는 소프트웨어가 상이한 TDP 포인트 및 판독 전류 선택을 선택하게 하는데 사용될 수 있음.
PSTATE_NOTIFY Hook: 이 레지스터는 소프트웨어가 새로운 P1비 포인트로부터 터보를 인에이블링하게 하는데 사용될 수 있음. 이 레지스터를 CONFIG_TDP_CONTROL로부터 분리하는 것은 OS가 허용 가능한 터보 범위를 위한 특정 실링을 선택할 수 있는 사용 모델을 허용할 수 있음.
다른 실시예에서, 다른 레지스터 또는 저장 장치(예를 들어, 메모리, 캐시 등)가 구성형 TDP를 제공하는데 사용될 수 있다. 더욱이, 몇몇 실시예에서, 상기 레지스터 내에 제공된 기능은 더 적은 수의 레지스터 또는 저장 장치 내에 합체될 수 있다.
몇몇 실시예에서, 구성형 TDP를 위한 고유의 플랫폼 물리적 요구가 존재하지 않을 수도 있다. 그러나, 몇몇 실시예에서, 전력 전달 및 냉각을 위한 사양은 TDP 포인트의 각각에 대한 요구를 어드레스하도록 개발될 수 있다. 사양은 몇몇 실시예에서 디자인을 위한 TDP 레벨을 선택하고 다른 포인트를 수용하거나 수용하지 않는 능력을 반영할 수 있다.
몇몇 실시예에서, 새로운 인터페이스 또는 기술은 구성형 TDP를 지원하도록 구체적으로 요구되지 않을 수도 있다. 그러나, 몇몇 실시예에서, 사양에서 어드레스될 수 있고 인에이블링하는 영향을 받은 디자인 특성은 열 설계 전류(ITDC) 및 지원될 수 있는 최대 가능한 전류(예를 들어, "Iccmax")를 포함한다. 몇몇 실시예에서, 파라미터는 각각이 TDP 포인트에 대해 규정될 수 있다.
TDP는 대응 TDP 전력 레벨을 지원하도록 제시될 불명확하게 지속된 냉각 레벨을 암시할 수 있다. 그러나, 일 실시예에서, 외래 디자인, 도킹된 냉각, 팬 속도의 변경, 주위 환경의 변화 등이건간에, 어떠한 특정 기술도 냉각 능력의 변경을 표현하도록 요구되지 않는다. 그러나, 냉각 디자인 파라미터는 문서화를 인에이블링하는데 있어서 각각의 TDP 레벨에 대해 설정될 수 있다.
일 실시예에서, 그래픽, 메모리 제어 또는 주변 제어와 같은 다른 로직을 위한 구성형 TDP가 사용될 수 있다. 예를 들어, 구성형 TDP가 그래픽을 위해 사용되면, 그래픽 드라이버는 새로운 TDP 레벨 및 대응 RP1 주파수에 대해 통지될 필요가 있을 수 있다. 이는 일 실시예에서 적어도 2개의 방식으로 행해질 수 있다.
(1) TDP 레벨 및 대응 RP1 주파수가 변경될 때 프로세서로부터 그래픽 디바이스 드라이버로의 인터럽트를 경유하여. 이는 일 실시예에서 구성형 TDP를 지원하도록 이미 요구되는 레지스터에 추가하여 인터럽트 구성 및 상태 레지스터를 요구할 수 있다.
(2) TDP 레벨 및 대응 RP1 주파수가 변경될 때 그래픽 드라이버에 통지하는 소프트웨어 스택을 경유하여. 이는 소프트웨어 스택의 부분으로서 이미 적소에 있는 소프트웨어-대-그래픽 드라이버 통신 인터페이스로의 업데이트를 요구할 수 있다.
일 실시예에서, TDP 구성은 OS가 특정 P-상태(예를 들어, ACPI 통지)를 이용하고, 초기화시에 OS에 모든 가능한 P-상태를 노출하고, 다양한 동작점에서 터보 능력을 인에이블링하는 것을 저지하기 위해 플랫폼을 요구할 수 있다. ACPI P-상태 테이블(PSS)은 몇몇 실시예에서 적절하게 파퓰레이팅될 수 있다. 일 실시예에서, 구성형 TDP를 지원하기 위한 에코시스템 요구가 존재하지 않을 수 있다.
일 실시예에서, 구성형 TDP는 초기화 중에 BIOS에 의해, 예를 들어 실행 시간 중에 동적으로 BIOS 또는 소프트웨어 드라이버에 의해 퓨징된 디폴트 이외의 값으로 정적으로 구성된다. 일 실시예에서, TDP를 구성하는 것은 새로운 터보비 한계를 MSR에 기록하여 터보가 결합되는 점을 설정함으로써 그리고 부분/기본 주파수를 위해 지정된 값에 따라 RAPL 전력 한계(MSR)로 대응 전력 한계를 기록함으로써 성취된다. 부가적으로, 몇몇 실시예에서, 운영 체제는 새로운 기본 주파수에 따라 P-상태의 그 사용을 제한하도록 통지될 수 있다. 이는 일 실시예에서 OS가 각각의 논리적 프로세서 하에서 ACPI_PPC 객체(성능 제시 능력)를 평가하게 함으로써 성취될 수 있다.
도 2는 일 실시예에 따라 TDP를 구성하기 위한 로직을 도시한다. 도 2에 도시된 로직은 프로세서 하드웨어 또는 몇몇 다른 하드웨어에 포함될 수 있다. 대안적으로, 도 2의 로직은 실행되면 도 2에 도시된 로직의 기능이 수행될 수 있게 하는 명령이 그 내에 저장되어 있는 탠저블 머신 판독 가능 매체 내에 합체될 수 있다. 도 2에서, OSPM 전력 구성 애플릿(215)은 선택적일 수 있고, DPPE의 그 사용은 TDP 구성 변경을 호출하기 위한 트리거(245)로서 기능한다. 트리거(245)시에, 예를 들어 전력 소스 또는 전력 계획 변경시에, 애플릿은 DPTF 드라이버(220)로 변경을 통신한다.
DPTF 드라이버(220)는 OSPM 전력 구성 애플릿으로부터 TDP 구성 변경을 수신하고 2개의 기능을 그 결과로서 수행한다. 첫번째는 ACPI 통지가 논리적 프로세서(225) 상의 BIOS(210)에 의해 OS에 발행되게 하여 각각의 논리적 프로세서 하에서 PPC 객체를 재평가하도록 이를 통보하는 그 디바이스 범주 내에서 ACPI 객체를 평가하는 것이다. 객체로부터의 반환값은 DPTF 드라이버(220)에 의해 통과된 값으로부터 유도되고 새로운 기본 주파수 이하로 특정 P-상태의 운영 체제 사용을 제한한다. 이러한 것이 성취된 후에, DPTF 드라이버(220)는 새로운 TDP 구성(270)을 프로세서(225)에 기록하여(MSR 기록) 프로세서를 위한 새로운 터보비(터보가 호출되는 점) 및 새로운 기본 주파수를 위한 대응 RAPL 전력 한계값을 설정한다.
일 실시예에서, 프로세서는 전술된 MSR을 포함한다. MSR을 기록하는 것은 터보가 호출되는(터보비) P-상태에 전력 제어 유닛(PCU)에 정보 뿐만 아니라 RAPL 전력 한계값을 전달할 수 있다.
일 실시예에서, BIOS(210)는 ACPI 펌웨어 및 네이티브하게 실행 가능한 코드를 포함한다. BIOS(210)는 일 실시예에서 구성형 TDP(255) 특징 이용 가능성을 검출하고 ACPI 펌웨어 구조(_PSS)를 적절하게 셋업하기 위한 책임이 있을 수 있다. BIOS(210)는 초기화 중에 제품 또는 제품 패밀리를 위한 최대값 미만인 TDP를 정적으로 구성할 수 있다. 대안적으로, BIOS(210) 단독은 일 실시예에서 SMM 실행 및 ACPI 통지의 조합을 통해 TDP 구성을 동적으로 설정할 수 있다. DPTF는 또한 TDP 구성을 동적으로 설정하기 위해 이용될 수 있지만, 어느 경우에 BIOS(210)는 각각의 논리적 프로세서 하에서 _PPC 객체를 재평가하기 위해 OS에 신호하도록 평가되는 ACPI 펌웨어를 포함할 수 있다. 일 실시예에서, _PPC 객체 평가는 어느 P-상태가 TDP 구성(터보가 호출되는 P-상태를 포함함)에 대응하는 OS에 의해 사용을 위해 현재 이용 가능한지를 판정한다.
일 실시예에서, OS는 각각의 논리적 프로세서 하에서 _PPC 객체를 재평가하게 하는 ACPI 통지(230)를 수신한다. _PPC 객체 평가로부터 반환된 값은 운영 체제 P-상태 제어(205) 소프트웨어가 TDP 구성에 따라 특정 P-상태를 사용하는 것을 제한한다. TDP 구성이 변경될 때, _PPC 객체에 의해 허용된 최고 성능 P-상태는 터보 동작을 호출하는 P-상태가 되도록 구성된다.
구성형 TDP(255)를 초기화하기 위해, 플랫폼 BIOS(210)는 일 실시예에 따라 특징 이용 가능성을 먼저 검출할 수 있다. 다음에, 이는 프로세서로부터 수집하는 구성형 TDP(255) 정보를 사용하여 OSPM_PSS 테이블을 구축할 수 있다. 도 3은 일 실시예에 따른 초기화 기술을 도시한다. 예를 들어, BIOS(310)는 먼저 프로세스(330) 내의 특징 이용 가능성을 검출할 수 있다. 다음에, BIOS(310)는 프로세스(335)에서 프로세서/PCU(315)로부터 수집하는 TDP 레벨 및 비와 같은 구성형 TDP 정보를 사용하여 프로세스(325)에 OSPM_PPS 테이블을 구축할 수 있다.
BIOS(310)는 프로세스(340)에 예시된 바와 같이 프로세서/PCU(315) 내의 현재 TDP비로서 최대 TDP비 또는 원하는 TDP비를 프로그램할 수 있다. BIOS(310)는 또한 프로세스(345)에서 허용된 P-상태를 지시하고 _PPS 테이블을 OSPM(320)에 보고하기 위해 원하는 TDP비에 대응하는 P-상태 또는 제로 "0"으로 _PPC를 설정할 수 있다. OSPM(320)은 프로세스(355)에서 프로세서/PCU(315)를 위한 P-상태를 새로운 최대 P-상태(작업부하에 따라)로 변경할 수 있다. 타겟 레이트가 현재 P1 비보다 크면, 프로세서/PCU(315)는 프로세스(350)에서 터보를 인에이블링할 수 있다. 도 3의 초기화 기술 및 본 명세서에 개시된 다른 프로세스 또는 메커니즘은 범용 머신에 의해 또는 특정 용도 머신에 의해 또는 양자의 조합에 의해 실행 가능한 전용 하드웨어 또는 소프트웨어 또는 펌웨어 연산 코드를 포함할 수 있는 프로세싱 로직에 의해 수행된다.
일 실시예에서, TDP가 실행 시간 중에 변경될 수 있는 3개의 가능한 메커니즘이 존재한다. 다른 실시예에서, 다른 기술 또는 메커니즘이 실행 시간 중에 TDP를 변경하는데 사용될 수 있다. 일 실시예에서, 플랫폼은 시스템을 위한 특정 동작 모드를 선택하기 위해 최종 사용자(405)를 위한 옵션을 제공할 수 있고, 이는 핫키 입력(425)으로서 제공될 수 있다. 이 예에서, 사용자에 의한 핫키 동작은 실행 시간 중에 TDP값의 변화를 트리거링한다. 도 4는 일 실시예에 따른 사용자 개시된 TDP 변경의 흐름을 도시한다. 프로세스(425)에서 핫키 입력으로서 시스템을 위한 새로운 TDP 동작 모드의 선택 후에, BIOS(410)는 새로운 P1비를 프로그램하고 프로세스(430)에 예시된 바와 같이 프로세서/PCU(415) 내의 새로운 TDP 포인트에 RAPL 전력 한계를 프로그램할 수 있다. BIOS(410)는 또한 프로세스(440)에서 새로운 최대 이용 가능한 P-상태(_PSS에서 새로운 터보 P-상태)로 _PPC를 설정할 수 있고, OSPM(420)에 _PPC 테이블을 보고할 수 있다. OSPM(420)은 프로세스(445)에서 프로세서/PCU(415)를 위한 P-상태를 새로운 최대 P-상태(작업부하에 따라)로 변경할 수 있다. 타겟 레이트가 현재 P1비보다 크면, 프로세서/PCU(415)는 프로세스(435)에서 터보를 인에이블링할 수 있다.
사용 모델은, 일 실시예에 따라, 사용자 입력을 인터셉트하고 이를 BIOS(510) 호로 변환하여 TDP 변화를 호출하도록 플랫폼 소프트웨어를 사용한다. 도 5는 일 실시예에 따른 이 사용 모델을 도시한다. 프로세스(530)에서, 예를 들어 이벤트(505)는 파워-팬 세팅 또는 소프트웨어 GUI 또는 도크 등을 경유하여 새로운 TDP 모드의 사용자 선택을 포함할 수 있고, 이벤트(505)에 의해 트리거링된 변화는 DPTF 드라이버(520)에 통신된다. DPTF 드라이버(520)는 ACPI 통지가 프로세스(540)에서 BIOS(510)에 의해 발행되게 하여 _PPC 객체를 새로운 최대 이용 가능한 P-상태(_PSS에서 새로운 터보 P-상태)로 설정하도록 이를 통보하는 새로운 P1 선택으로 ACPI 방법을 호출한다. OSPM(515)은 이어서 프로세스(555)에서 프로세서/PCU(515)를 위한 P-상태를 새로운 최대 P-상태(작업부하에 따른)로 변경할 수 있다. ACPI 객체로부터의 반환값은 DPTF 드라이버(520)에 의해 통과된 값으로부터 유도된다.
일 실시예에서, 프로세서/PCU(525)는 전술된 바와 같이 MSR을 포함한다. MSR을 기록하는 것은 터보가 호출되는(터보비) P-상태에 프로세서/PCU에 정보 뿐만 아니라 RAPL 전력 한계값을 전달할 수 있다. 따라서 프로세스(545)에서, DPTF 드라이버(520)는 프로세서/PCU(525)에 새로운 P1비를 프로그램하여(MMIO/MSR 기록을 경유하여) 프로세서/PCU(525)를 위한 새로운 터보비(터보가 호출되는 포인트)를 설정하고, 새로운 TDP 기본 주파수 포인트를 위한 대응 RAPL 전력 한계값을 프로그램한다. 타겟 레이트가 현재 P1비보다 크면, 프로세서/PCU(525)는 프로세스(550)에서 터보를 인에이블링할 수 있다.
몇몇 실시예에서, 플랫폼은 TDP를 수정하기 위한 사용자 제어를 제공하지 않지만, AC 대 DC 스위치, 또는 도킹된 대 비도킹된 이벤트 등과 같은 시스템 이벤트에 대한 판정을 기초로 하도록 선택할 수 있다. 이 사용 모델은 일 실시예에 따라 도 6에 도시된 시퀀스에 도시되어 있다. 프로세스(625)에서, 예를 들어 플랫폼 EC(605)는 전술된 바와 같이 시스템 이벤트에 따라 새로운 TDP 요구를 BIOS(610)에 통지한다. BIOS(610)는 새로운 P1비를 프로그램하고 프로세스(630)에 예시된 바와 같이 프로세서/PCU(615) 내의 새로운 TDP 포인트에 RAPL 전력 한계를 프로그램할 수 있다. BIOS(610)는 프로세스(635)에서 _PPC를 새로운 최대 이용 가능한 P-상태(_PSS 내의 새로운 터보 P-상태)로 설정하고, _PSS 테이블을 OSPM(620)에 보고할 수 있다. OSPM(620)은 이어서 프로세스(645)에서 프로세서/PCU(615)를 위한 P-상태를 새로운 최대 P-상태로 변경할 수 있다(작업부하에 따라). 타겟 레이트가 현재 P1비보다 크면, 프로세서/PCU(615)는 프로세스(640)에서 터보를 인에이블링할 수 있다.
일 실시예에서, TDP 구성은 전술된 바와 같이 동적으로 변경될 수 있다.
일 실시예에서, 구성형 TDP는 플랫폼 펌웨어 및 충돌이 발생하지 않는 것을 보장하기 위해 ACPI 객체를 조작하는 열 제어 능력과 상호 동작할 수 있다. 일 실시예에서, 실행 시간 평균 전력 한계(RAPL)는 플랫폼이 프로세서의 전력 소비를 제한하게 한다. 플랫폼은 RAPL 한계에 기초하여 TDP 상세를 사용할 수 있기 때문에, TDP가 동적으로 변경한다는 사실은 RAPL 한계가 무효화되게 할 수도 있다. 예를 들어, 현재 TDP가 15 W이고 RAPL 한계가 플랫폼에 의해 14 W로 설정되어 있는 경우를 고려한다. 현재 TDP가 23 W로 변경될 때, 14 W의 RAPL 한계는 너무 제한적이고, 프로세서는 RAPL 한계를 유지하는 것이 가능하지 않을 것이다. 이 문제점을 해결하기 위해, RAPL 한계는 일 실시예에 따라 새로운 TDP 레벨에 일치하도록 실행 시간 중에 구성형 TDP 변경의 부분으로서 업데이트될 수 있다.
일 실시예에서, 구성형 TDP는 2개의 플랫폼 특징(인터페이스 특징화의 그룹화)에 맵핑한다. 이들은 TDP 구성 가능성 인터페이스(구성) 및 트리거이다.
Figure 112017008260110-pat00002
몇몇 부가의 특징은 일 실시예에 따르면, 새로운 프로세서 MSR 및 그래픽 드라이버 변경 또는 이들의 새로운 사용을 포함한다.
도 7은 본 발명의 적어도 하나의 실시예가 사용될 수 있는 마이크로프로세서를 도시한다. 특히, 도 7은 로컬 캐시(707, 713) 각각과 각각 연관되어 있는 하나 이상의 프로세서 코어(705, 710)를 갖는 마이크로프로세서(700)를 도시한다. 도 7에는 각각의 로컬 캐시(707, 713) 내에 저장된 정보의 적어도 일부의 버전을 저장할 수 있는 공유된 캐시 메모리(715)가 또한 도시되어 있다. 몇몇 실시예에서, 마이크로프로세서(700)는 통합 메모리 제어기, 통합 그래픽 제어기, 뿐만 아니라 I/O 제어와 같은 컴퓨터 시스템 내의 다른 기능을 수행하기 위한 다른 로직과 같은 도 7에 도시되지 않은 다른 로직을 또한 포함할 수 있다. 일 실시예에서, 멀티-프로세서 시스템 내의 각각의 마이크로프로세서 또는 멀티-코어 프로세서 내의 각각의 프로세서 코어는 적어도 하나의 실시예에 따라, TDP 특정화 기술의 탄력적 구성을 가능하게 하기 위해 로직(719)을 포함하거나 다른 방식으로 연관될 수 있다. 로직은 몇몇 종래의 구현예보다 더 효율적인 복수의 코어 또는 프로세서 중의 리소스 할당을 가능하게 하기 위한 회로, 소프트웨어(탠저블 매체 내에 구체화됨) 또는 양자 모두를 포함할 수 있다.
도 8은 예를 들어 본 발명의 일 실시예가 사용될 수 있는 프론트 사이드 버스(FSB) 컴퓨터 시스템을 도시한다. 임의의 프로세서(801, 805, 810 또는 815)가 프로세서 코어(823, 827, 833, 837, 843, 847, 853, 857) 중 하나 내의 또는 다른 방식으로 연관된 임의의 로컬 레벨 1(L1) 캐시 메모리(820, 825, 830, 835, 840, 845, 850, 855)로부터 정보에 액세스할 수 있다. 더욱이, 임의의 프로세서(801, 805, 810 또는 815)는 공유된 레벨 2(L2) 캐시(803, 807, 813, 817) 중 임의의 하나로부터 또는 시스템 메모리(860)로부터 칩셋(865)을 경유하여 정보에 액세스할 수 있다. 도 8의 프로세서의 하나 이상은 적어도 하나의 실시예에 따라 TDP 특정화 기술의 탄력적 구성을 가능하게 하기 위해 로직(819)을 포함하거나 다른 방식으로 연관될 수 있다.
도 8에 도시된 FSB 컴퓨터 시스템에 추가하여, 점대점(P2P) 상호 접속 시스템 및 링 상호 접속 시스템을 포함하는 다른 시스템 구성이 본 발명의 다양한 실시예와 함께 사용될 수 있다. 도 9의 P2P 시스템은 예를 들어 다수의 프로세서를 포함할 수 있고, 이들 중 단지 2개의 프로세서(970, 980)만이 예로서 도시되어 있다. 프로세서(970, 980)는 메모리(92, 94)와 접속하기 위한 로컬 메모리 제어기 허브(MCH)(972, 982)를 각각 포함할 수 있다. 프로세서(970, 980)는 PtP 인터페이스 회로(978, 988)를 사용하여 점대점(PtP) 인터페이스(950)를 경유하여 데이터를 교환할 수 있다. 프로세서(970, 980)는 점대점 인터페이스 회로(976, 994, 986, 998)를 사용하여 개별 PtP 인터페이스(952, 954)를 경유하여 칩셋(990)과 데이터를 각각 교환할 수 있다. 칩셋(990)은 또한 고성능 그래픽 인터페이스(939)를 경유하여 고성능 그래픽 회로(938)와 데이터를 교환할 수 있다. 본 발명의 실시예는 도 9의 PtP 버스 에이전트의 각각 내에 또는 임의의 수의 프로세싱 코어를 갖는 임의의 프로세서 내에 위치될 수 있다. 일 실시예에서, 임의의 프로세서 코어는 로컬 캐시 메모리(도시 생략)를 포함하거나 다른 방식으로 연관될 수 있다. 더욱이, 공유된 캐시(도시 생략)는 양 프로세서의 외부의 어느 하나의 프로세서 내에 포함되고, 여전히 P2P 상호 접속을 경유하여 프로세서와 접속될 수 있어, 프로세서가 저전력 모드로 배치되면 어느 하나 또는 양 프로세서의 로컬 캐시 정보가 공유된 캐시 내에 저장될 수 있게 된다. 도 9의 프로세서 또는 코어의 하나 이상은 적어도 하나의 실시예에 따라, TDP 특정화 기술의 탄력적 구성을 가능하게 하기 위해 로직(919)을 포함하거나 다른 방식으로 연관될 수 있다.
적어도 하나의 실시예의 하나 이상의 양태는 프로세서 내의 다양한 기능적으로 기술적인 자료 및/또는 로직을 표현하거나 결합되고, 머신에 의해 판독될 때 머신이 본 명세서에 설명된 기술을 수행하도록 로직을 제조하게 하는 머신 판독 가능 매체 상에 저장된 표현적 데이터에 의해 구현될 수 있다. "IP 코어"로서 공지된 이러한 표현은 탠저블 머신 판독 가능 매체("테이프") 상에 저장되고, 실제로 로직 또는 프로세서를 제조하는 제조 머신 내에 로딩하도록 다양한 고객 또는 제조 설비에 공급될 수 있다.
본 발명의 실시예는 프로세서 내의 또는 컴퓨터 시스템 내의 중앙 프로세싱 유닛, 그래픽 프로세싱 유닛 또는 다른 프로세싱 로직 또는 코어를 포함하는 임의의 하드웨어 디바이스 또는 그 부분에 포함되거나 적용될 수 있다. 실시예는 또한 머신에 의해 수행되는 경우에 머신이 본 명세서에 설명된 동작을 수행하게 하는 명령의 세트가 그 위에 저장되어 있는 탠저블 머신 판독 가능 매체에 구체화될 수 있다.
따라서, 마이크로-아키텍처 메모리 영역 액세스를 지시하기 위한 방법 및 장치가 설명되었다. 상기 설명은 한정적인 것이 아니라 예시적인 것으로 의도된다는 것이 이해되어야 한다. 다수의 다른 실시예가 상기 설명을 숙독하고 이해할 때 당 기술 분야의 숙련자들에게 명백할 것이다. 따라서, 본 발명의 범주는 첨부된 청구범위와 함께, 이러한 청구범위가 권리 부여된 등가물의 전체 범위를 참조하여 결정될 수 있다.

Claims (18)

  1. 복수의 코어를 포함하는 프로세서와,
    상기 프로세서에 동작가능하게 결합된 시스템 메모리와,
    상기 프로세서에 동작가능하게 결합된 저장장치(storage) 제어기를 포함하되,
    상기 프로세서는,
    사용자 인터페이스에서의 사용자 선택에 기초하여 BIOS(Basic Input/Output System)에서 상기 프로세서에 대한 열 설계 전력(thermal design power: TDP) 설정을 설정하고, 상기 TDP 설정에 기초하여 상기 프로세서에 대한 구성형 전력 한계값(a configurable power limit value) ― 상기 구성형 전력 한계값은 상기 프로세서의 전력 소비를 제한하는 것임 ― 을 변경하고, 상기 구성형 전력 한계값을 판독하고, 상기 구성형 전력 한계값과 연관된 전력 상태 정보를 레지스터에 기록하는 로직을 포함하는
    시스템.
  2. 제 1 항에 있어서,
    상기 프로세서는 공유형 캐시를 포함하는
    시스템.
  3. 제 1 항에 있어서,
    상기 프로세서는 복수의 코어-레벨 캐시를 포함하는
    시스템.
  4. 제 1 항에 있어서,
    통합 메모리 제어기를 포함하는
    시스템.
  5. 제 1 항에 있어서,
    입력/출력 유닛을 포함하는
    시스템.
  6. 제 1 항에 있어서,
    멀티-프로세서 시스템을 포함하는
    시스템.
  7. 복수의 코어를 포함하는 프로세싱 수단과,
    상기 프로세싱 수단에 동작가능하게 결합된 시스템 메모리와,
    상기 프로세싱 수단에 동작가능하게 결합된 저장장치 제어 수단과,
    사용자 인터페이스에서의 사용자 선택에 기초하여 BIOS에서 상기 프로세싱 수단에 대한 열 설계 전력(TDP) 설정을 설정하고, 상기 TDP 설정에 기초하여 상기 프로세싱 수단에 대한 구성형 전력 한계값 ― 상기 구성형 전력 한계값은 상기 프로세싱 수단의 전력 소비를 제한하는 것임 ― 을 변경하고, 상기 구성형 전력 한계값을 판독하고, 상기 구성형 전력 한계값과 연관된 전력 상태 정보를 레지스터에 기록하는 로직 수단을 포함하는
    시스템.
  8. 제 7 항에 있어서,
    공유형 캐시를 포함하는
    시스템.
  9. 제 7 항에 있어서,
    복수의 코어-레벨 캐시를 포함하는
    시스템.
  10. 제 7 항에 있어서,
    통합 메모리 제어 수단을 포함하는
    시스템.
  11. 제 7 항에 있어서,
    입력/출력 수단을 포함하는
    시스템.
  12. 제 7 항에 있어서,
    멀티-프로세서 시스템을 포함하는
    시스템.
  13. 프로세서에 동작가능하게 결합된 시스템 메모리와,
    상기 프로세서에 동작가능하게 결합된 저장장치 제어기와,
    사용자 인터페이스에서의 사용자 선택에 기초하여 BIOS에서 상기 프로세서에 대한 열 설계 전력(TDP) 설정을 설정하고, 상기 TDP 설정에 기초하여 상기 프로세서에 대한 구성형 전력 한계값 ― 상기 구성형 전력 한계값은 상기 프로세서의 전력 소비를 제한하는 것임 ― 을 변경하고, 상기 구성형 전력 한계값을 판독하고, 상기 구성형 전력 한계값과 연관된 전력 상태 정보를 레지스터에 기록하는 로직을 포함하는
    시스템.
  14. 제 13 항에 있어서,
    상기 프로세서는 복수의 코어를 포함하고, 상기 복수의 코어는 공유형 캐시에 결합되는
    시스템.
  15. 제 13 항에 있어서,
    복수의 코어-레벨 캐시를 포함하는
    시스템.
  16. 제 13 항에 있어서,
    통합 메모리 제어 수단을 포함하는
    시스템.
  17. 제 13 항에 있어서,
    입력/출력 수단을 포함하는
    시스템.
  18. 제 13 항에 있어서,
    멀티-프로세서 시스템을 포함하는
    시스템.
KR1020177002107A 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치 KR101992967B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US97410010A 2010-12-21 2010-12-21
US12/974,100 2010-12-21
US13/118,183 US8984305B2 (en) 2010-12-21 2011-05-27 Method and apparatus to configure thermal design power in a microprocessor
US13/118,183 2011-05-27
PCT/US2011/064042 WO2012087598A2 (en) 2010-12-21 2011-12-08 Method and apparatus to configure thermal design power in a microprocessor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147028643A Division KR101772742B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017691A Division KR102115713B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20170015524A KR20170015524A (ko) 2017-02-08
KR101992967B1 true KR101992967B1 (ko) 2019-06-26

Family

ID=46236046

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020197017691A KR102115713B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020137016051A KR101523909B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020147028643A KR101772742B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020177002107A KR101992967B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020177003548A KR101992827B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020197017691A KR102115713B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020137016051A KR101523909B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
KR1020147028643A KR101772742B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177003548A KR101992827B1 (ko) 2010-12-21 2011-12-08 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치

Country Status (8)

Country Link
US (3) US8984305B2 (ko)
JP (2) JP5815731B2 (ko)
KR (5) KR102115713B1 (ko)
CN (1) CN103261992B (ko)
BR (1) BR112013015447B1 (ko)
DE (1) DE112011104489B4 (ko)
GB (2) GB2499937B (ko)
WO (1) WO2012087598A2 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9494996B2 (en) * 2013-03-15 2016-11-15 Intel Corporation Processor having frequency of operation information for guaranteed operation under high temperature events
US9710043B2 (en) * 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US20160147280A1 (en) * 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US10671131B2 (en) 2015-06-05 2020-06-02 Apple Inc. Predictive control systems and methods
US9959188B1 (en) * 2015-07-02 2018-05-01 Amazon Technologies, Inc. Managing processor usage of a physical host configured for hosting computing instances
US9983644B2 (en) * 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US10579125B2 (en) 2016-02-27 2020-03-03 Intel Corporation Processors, methods, and systems to adjust maximum clock frequencies based on instruction type
JP6631374B2 (ja) 2016-04-13 2020-01-15 富士通株式会社 情報処理装置、動作状況収集プログラム及び動作状況収集方法
US10509449B2 (en) 2017-07-07 2019-12-17 Hewlett Packard Enterprise Development Lp Processor power adjustment
CN107992388B (zh) * 2017-12-13 2020-12-01 苏州浪潮智能科技有限公司 一种自动验证cpu功耗限制功能的方法
CN110308782B (zh) * 2018-03-22 2023-09-08 阿里巴巴集团控股有限公司 功耗预测、控制方法、设备及计算机可读存储介质
US11106272B2 (en) * 2019-01-11 2021-08-31 Dell Products L.P. Bios-based user-selectable power control
US11409560B2 (en) 2019-03-28 2022-08-09 Intel Corporation System, apparatus and method for power license control of a processor
US11061460B2 (en) * 2019-06-28 2021-07-13 Intel Corporation Techniques in performance and efficiency improvements of processors in a cooling system
US11550607B2 (en) * 2019-09-27 2023-01-10 Red Hat, Inc. Processor core power management in a virtualized environment
CN113009999A (zh) * 2019-12-20 2021-06-22 华为技术有限公司 一种处理器的功率调整方法及装置
KR20200056361A (ko) 2020-05-04 2020-05-22 김용원 발판보드에 설치하는 발전기
KR20200060307A (ko) 2020-05-06 2020-05-29 김용원 자전거와 리어 캐리어에 설치하는 발전장치들
KR20200060308A (ko) 2020-05-07 2020-05-29 김용원 수상보드에 설치하는 발전기
KR20200060309A (ko) 2020-05-08 2020-05-29 김용원 헬스차량에 설치하는 발전기
KR20200062092A (ko) 2020-05-11 2020-06-03 김용원 수차와 공기 컴프레서를 이용한 공기 터빈구조 발전기와 바퀴구조 발전기를 합한 발전기
KR20200061324A (ko) 2020-05-11 2020-06-02 김용원 보트에 설치하는 발전기
KR20200068614A (ko) 2020-05-26 2020-06-15 김용원 펠티어소자를 이용한 공기, 물 컨디션너 조절장치 내에 설치한 발전기
KR20200083393A (ko) 2020-06-16 2020-07-08 김용원 "공기 터빈구조 발전기"와 "바퀴구조를 합한 발전기"를 "발열소자를 이용한 발전기"와 적용 양방향 모터(양방향 프로펠러)를 양방향공기추진기(Propullor)와 결합 장착한 드론
KR20200088241A (ko) 2020-06-30 2020-07-22 김용원 역방향 모터(양방향 프로펠러)의 추진에 맞는 관성을 이기는 팬이 없는 양방향공기추진기(Propullor)를 장착한 드론
CN112148095B (zh) * 2020-08-12 2022-06-21 深圳微步信息股份有限公司 一种自动加载散热参数的控制方法和主板系统
KR20200108392A (ko) 2020-08-31 2020-09-18 김용원 전동 오토바이 모터의 정격에 맞는 오토바이바퀴에 회전자와 물받이 고정자 발전기를 설치한 오토바이에 모터가 장착된 항공기 공기추진기(Propulsor)와 장착한 드론의 프로퓰러(Propullor)를 장착하는 제조기술)
WO2022046122A1 (en) * 2020-08-31 2022-03-03 Hewlett-Packard Development Company, L.P. System configuration restoration
KR20210018367A (ko) 2021-01-26 2021-02-17 김용원 전동 오토바이에 설치한 모터가 장착된 항공기 공기추진기와 장착한 프로퓰러(Propullor)로 구성한 오토에어크라프트(Autoaircraft)
KR20210029730A (ko) 2021-02-22 2021-03-16 김용원 산사태에 대비, 대응하는 에어 레이어들 블록들이 형성된 거대장비들(에어 레이어들 블록들)
KR20210040852A (ko) 2021-03-24 2021-04-14 김용원 전동에어버스
KR20210043513A (ko) 2021-03-26 2021-04-21 김용원 전동에어버스에 설치하는 연기(분연), 재 포집장치
KR20210045369A (ko) 2021-03-31 2021-04-26 김용원 전기 에어 카
KR20210049046A (ko) 2021-04-13 2021-05-04 김용원 전기에어버스를 강풍, 태풍에 구조하는 보조날개와 보조출입문 장치
KR20210055643A (ko) 2021-04-27 2021-05-17 김용원 모터가 장착된 회전축에 다량의 회전자바퀴와 다량의 고정자바퀴발전기를 설치한 전동보드
KR20210072739A (ko) 2021-05-27 2021-06-17 김용원 의료용 전동보드
KR20210080293A (ko) 2021-06-11 2021-06-30 김용원 바퀴 사이 발전기 케이스
KR20220016234A (ko) 2022-01-14 2022-02-08 김용원 공기추진기(공기펌프와 공기터빈)를 장착한 3륜 자전거
KR20220038026A (ko) 2022-02-24 2022-03-25 김용원 4합 공기터빈 : 공기터빈 축에 1. 인너 팬들의 인너 실린더와 2. 아웃터 팬들의 아웃터 실린더와 3. 양쪽 1. 인너 실린더들과 2. 아웃터 실린더들의 사이에 아웃터 팬들에 덕트팬들과 덕트흡입구와 4 1. 인너 실린더들과 2. 아웃터 실린더들의 사이에 아웃터 팬들의 3. 덕트팬들에 블레이드와 블레이드 외부 형틀
KR20220056159A (ko) 2022-04-04 2022-05-04 김용원 물탱크 내의 스팀집 슈퍼히터에 전력공급한 스팀공급으로 스팀터빈을 구동하는 것과 슈퍼히터로 스팀을 공급하는 스팀청소기에 발전기들을 설치하는 것과 공기터빈의 흡입구들의 공기필터들 설치와 펠티에소자를 이용한 냉온 공기배출과 얼음제조기 시스템
KR20220056835A (ko) 2022-04-18 2022-05-06 김용원 공기추진기(공기펌프와 여러 공기터빈들)들을 장착한 수상 자전거
KR20220076421A (ko) 2022-05-11 2022-06-08 김용원 공기추진기(공기펌프와 공기터빈들)들을 장착한 페달자전차
KR20220080053A (ko) 2022-05-27 2022-06-14 김용원 다중 에어 레이어 튜브보트
US20240028558A1 (en) * 2022-07-22 2024-01-25 Dell Products L.P. Disabling processor cores for best latency in a multiple core processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457135B1 (en) 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US20090024799A1 (en) 2007-07-20 2009-01-22 Sanjeev Jahagirdar Technique for preserving cached information during a low power mode
US20090307509A1 (en) * 2008-06-04 2009-12-10 Dell Products L.P. Dynamic cpu voltage regulator phase shedding
US20100115293A1 (en) * 2008-10-31 2010-05-06 Efraim Rotem Deterministic management of dynamic thermal response of processors

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996084A (en) * 1996-01-17 1999-11-30 Texas Instruments Incorporated Method and apparatus for real-time CPU thermal management and power conservation by adjusting CPU clock frequency in accordance with CPU activity
JP3763903B2 (ja) * 1996-10-29 2006-04-05 株式会社日立製作所 情報処理装置
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6754837B1 (en) * 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
US7096145B2 (en) * 2002-01-02 2006-08-22 Intel Corporation Deterministic power-estimation for thermal control
US20040003301A1 (en) * 2002-06-28 2004-01-01 Nguyen Don J. Methods and apparatus to control processor performance to regulate heat generation
US7076671B2 (en) * 2002-08-12 2006-07-11 Hewlett-Packard Development Company, L.P. Managing an operating frequency of processors in a multi-processor computer system
US7275012B2 (en) * 2002-12-30 2007-09-25 Intel Corporation Automated method and apparatus for processor thermal validation
US6774661B1 (en) * 2003-03-18 2004-08-10 Unisys Corporation Initial contact method of preventing an integrated circuit chip from being thermally destroyed, in a tester, due to a defective pressed joint
JP3892828B2 (ja) 2003-06-13 2007-03-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、設定温度補正方法、プログラム、及び記録媒体
US7290155B2 (en) * 2003-10-28 2007-10-30 Intel Corporation Method, system, and apparatus for dynamically configuring the operating point utilized for thermal management of an integrated circuit
TW200519573A (en) 2003-12-04 2005-06-16 Compal Electronics Inc Method for dynamically adjusting frequency of CPU
US7565562B2 (en) 2004-09-03 2009-07-21 Intel Corporation Context based power management
US7549177B2 (en) * 2005-03-28 2009-06-16 Intel Corporation Advanced thermal management using an average power controller over an adjustable time window
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
JP2007233782A (ja) 2006-03-02 2007-09-13 Lenovo Singapore Pte Ltd 発熱量の制御方法およびコンピュータ
JP4410215B2 (ja) 2006-05-08 2010-02-03 レノボ・シンガポール・プライベート・リミテッド 消費電力の制御方法およびコンピュータ装置
US7685445B2 (en) 2006-06-29 2010-03-23 Intel Corporation Per die voltage programming for energy efficient integrated circuit (IC) operation
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US8407498B2 (en) 2006-12-27 2013-03-26 Nokia Corporation Power control using in-situ test circuit to measure performance capability of processing circuitry
US7917789B2 (en) * 2007-09-28 2011-03-29 Intel Corporation System and method for selecting optimal processor performance levels by using processor hardware feedback mechanisms
US8341433B2 (en) * 2008-01-04 2012-12-25 Dell Products L.P. Method and system for managing the power consumption of an information handling system
US8103884B2 (en) 2008-06-25 2012-01-24 International Business Machines Corporation Managing power consumption of a computer
JP5189921B2 (ja) 2008-08-02 2013-04-24 レノボ・シンガポール・プライベート・リミテッド コンピュータの放熱システム
US9032223B2 (en) 2008-09-05 2015-05-12 Intel Corporation Techniques to manage operational parameters for a processor
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
CN201303659Y (zh) 2008-11-10 2009-09-09 陈秀惠 自动收折伞的安全装置
DE102008059502A1 (de) 2008-11-28 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Kompensation der Leistungsbeeinträchtigung von Halbleiterbauelementen durch Anpassung des Tastgrades des Taktsignals
US8447994B2 (en) * 2009-07-24 2013-05-21 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
US20110226460A1 (en) * 2010-03-18 2011-09-22 Sigmund Sommer Thermal design power integration
US8504854B2 (en) * 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457135B1 (en) 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US20090024799A1 (en) 2007-07-20 2009-01-22 Sanjeev Jahagirdar Technique for preserving cached information during a low power mode
US20090307509A1 (en) * 2008-06-04 2009-12-10 Dell Products L.P. Dynamic cpu voltage regulator phase shedding
US20100115293A1 (en) * 2008-10-31 2010-05-06 Efraim Rotem Deterministic management of dynamic thermal response of processors

Also Published As

Publication number Publication date
JP2015228265A (ja) 2015-12-17
CN103261992A (zh) 2013-08-21
KR101992827B1 (ko) 2019-06-25
KR101523909B1 (ko) 2015-06-01
KR20170015524A (ko) 2017-02-08
US20150185795A1 (en) 2015-07-02
JP5815731B2 (ja) 2015-11-17
JP2014506354A (ja) 2014-03-13
BR112013015447A2 (pt) 2016-09-20
GB201309430D0 (en) 2013-07-10
KR20130112908A (ko) 2013-10-14
KR102115713B1 (ko) 2020-05-26
KR101772742B1 (ko) 2017-09-12
DE112011104489T5 (de) 2013-10-24
BR112013015447B1 (pt) 2021-03-23
GB2499937B (en) 2015-09-02
GB201503502D0 (en) 2015-04-15
US20120159201A1 (en) 2012-06-21
GB2521949A (en) 2015-07-08
KR20190075164A (ko) 2019-06-28
US20160216754A1 (en) 2016-07-28
GB2499937A (en) 2013-09-04
US9898067B2 (en) 2018-02-20
US9898066B2 (en) 2018-02-20
WO2012087598A2 (en) 2012-06-28
GB2521949B (en) 2015-09-02
US8984305B2 (en) 2015-03-17
KR20140126776A (ko) 2014-10-31
DE112011104489B4 (de) 2023-11-30
JP6158267B2 (ja) 2017-07-05
WO2012087598A3 (en) 2012-08-16
KR20170019475A (ko) 2017-02-21
CN103261992B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101992967B1 (ko) 마이크로프로세서 내의 열 설계 전력을 구성하기 위한 방법 및 장치
JP5770300B2 (ja) 処理ノードの熱制御のための方法および装置
JP6197196B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
US8489904B2 (en) Allocating computing system power levels responsive to service level agreements
US9836378B2 (en) Methods for managing performance states in an information handling system
US9035956B1 (en) Graphics power control with efficient power usage during stop
TW202026805A (zh) 提供峰值優化電力供應單元的方法與裝置
WO2012143945A2 (en) Power management in multi host computing systems
TWI502307B (zh) 用以配置微處理器中之熱設計功率的方法和裝置
JP2010009570A (ja) マルチパス・データ通信においてエネルギーを節約するためのコンピュータ実行される方法、コンピュータ使用可能なプログラム製品、およびデータ処理システム
JP6409218B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
Gough et al. BIOS and Management Firmware
CN115867893A (zh) 基于使用策略和核心约束的核心选择

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant