KR101989808B1 - 유연 전자소자 및 이의 제조방법 - Google Patents
유연 전자소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101989808B1 KR101989808B1 KR1020170014956A KR20170014956A KR101989808B1 KR 101989808 B1 KR101989808 B1 KR 101989808B1 KR 1020170014956 A KR1020170014956 A KR 1020170014956A KR 20170014956 A KR20170014956 A KR 20170014956A KR 101989808 B1 KR101989808 B1 KR 101989808B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic device
- layer
- heat dissipation
- flexible
- heat
- Prior art date
Links
- 230000009975 flexible effect Effects 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000017525 heat dissipation Effects 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 61
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 35
- 229920005570 flexible polymer Polymers 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 28
- 239000010931 gold Substances 0.000 claims description 28
- 229910021389 graphene Inorganic materials 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010432 diamond Substances 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 229910002804 graphite Inorganic materials 0.000 claims description 14
- 239000010439 graphite Substances 0.000 claims description 14
- 229910021387 carbon allotrope Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229920000049 Carbon (fiber) Polymers 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 239000004917 carbon fiber Substances 0.000 claims description 10
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 10
- 239000002041 carbon nanotube Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052793 cadmium Inorganic materials 0.000 claims description 6
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- -1 polyethylene terephthalate Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 239000004205 dimethyl polysiloxane Substances 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 5
- 239000005020 polyethylene terephthalate Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000000835 fiber Substances 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910016001 MoSe Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- TWFZGCMQGLPBSX-UHFFFAOYSA-N carbendazim Chemical compound C1=CC=C2NC(NC(=O)OC)=NC2=C1 TWFZGCMQGLPBSX-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 유연 전자소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 전자소자 동작 시 발생하는 열을 분산 및 방출시켜 전자소자의 온도를 전반적으로 낮출 수 있으며, 이로부터 온도 상승에 따른 전자소자의 전기적 특성 변화의 방지가 가능하여 전자소자의 전기적 신뢰성을 향상시킬 수 있는 유연 전자소자 및 이의 제조방법에 관한 것이다.
Description
본 발명은 유연 전자소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 전자소자 동작 시 발생하는 열을 분산 및 방출시켜 전자소자의 온도를 전반적으로 낮출 수 있으며, 이로부터 온도 상승에 따른 전자소자의 전기적 특성 변화의 방지가 가능하여 전자소자의 전기적 신뢰성을 향상시킬 수 있는 유연 전자소자 및 이의 제조방법에 관한 것이다.
전자소자의 고 집적화, 고속화 및 저 전력화가 진행됨에 따라, 벌크(bulk) 실리콘으로 이루어진 단결정 실리콘 기판을 대신하여 실리콘 기판과 매몰산화막 및 실리콘층의 적층 구조로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 이용한 SOI 전자소자가 주목받고 있다.
이는 SOI 웨이퍼에 형성된 반도체 소자가 단결정 실리콘 기판에 형성된 전형적인 전자소자와 비교해서, 작은 접합 용량(junction capacitance)에 의한 고속화, 낮은 임계전압(threshold voltage)에 의한 저 전압화 및 완전한 소자분리에 의한 래치-업 (latch-up) 제거 등의 장점들을 갖기 때문이다.
그러나 SOI 전자소자는 플렉시블(flexible)한 성질이 없는 딱딱한 실리콘 기판이 사용됨에 따라, 형상 변경이 어려우며, 유연성이 필요한 분야로는 응용이 어려운 단점이 있었다.
이러한 한계를 극복하기 위하여, 본 발명자는 대한민국 공개특허공보 제10-2013-0035704호 및 제10-2013-0092706호를 통해, 하부 실리콘 기판 대신 플렉시블 기판을 사용하여 전자소자의 유연성을 향상시킨 플렉시블 전자소자를 제안한 바 있다.
제안한 플렉시블 전자소자는 우수한 유연성을 가지며, 반도체 소자의 우수한 정렬도를 그대로 유지할 수 있다는 장점이 있으나, 플렉시블 기판으로 제안된 플라스틱 필름은 열전도도(thermal conductivity)가 1 Wm-1K-1 이하로 매우 좋지 않아, 전자소자 동작 시 발생되는 열이 외부로 방출되지 않음으로 인하여 전자소자 내부의 온도가 증가하고, 그에 따라 전자소자의 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능이 크게 저하되는 문제점이 있었다.
이에, 우수한 유연성을 가지면서도, 전자소자 동작 시 발생되는 열이 전자소자의 외부로 효과적으로 방출됨으로써 전기적 특성의 저하를 방지할 수 있는 전자소자의 개발이 필요한 실정이다.
상기와 같은 한계를 타계하기 위한 본 발명은 우수한 유연성을 가지면서도, 전자소자 동작 시 발생되는 열이 전자소자의 외부로 효과적으로 방출됨으로써 전기적 특성의 저하를 방지할 수 있는 유연 전자소자를 제공하는 것을 목적으로 한다.
또한, 본 발명은 우수한 유연성을 가지면서도, 전자소자 동작 시 발생되는 열이 전자소자의 외부로 효과적으로 방출됨으로써 전기적 특성의 저하를 방지할 수 있는 유연 전자소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 양태는 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 포함하는 유연 전자소자에 관한 것이다.
상기 일 양태에 있어, 상기 열분산층은 25℃에서의 열전도도가 30 Wm-1K-1 이상일 수 있다.
상기 일 양태에 있어, 상기 열분산층의 두께는 100 ㎚ 내지 10 ㎛일 수 있다.
상기 일 양태에 있어, 상기 열분산층은 금속, 탄소동소체 또는 이들의 혼합물 등으로부터 형성된 것일 수 있다. 이때, 상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn) 등에서 선택되는 어느 하나 또는 둘 이상이며, 상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상일 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 일 양태에 있어, 상기 유연 전자소자는 열분산층의 외측면에 물리적으로 접합된 열방출기를 더 포함할 수 있다.
또한, 본 발명의 또 다른 일 양태는 a) 희생기판, 매몰산화물층 및 반도체층이 순차적으로 적층된 제1적층체를 제조하는 단계; b) 상기 희생기판을 제거하는 단계; c) 상기 희생기판의 제거에 의해 드러난 상기 매몰산화물층의 일면에 열분산층을 형성하여 제2적층체를 제조하는 단계; 및 d) 상기 제2적층체를 유연 고분자 기판 상에 전사하여 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 제조하는 단계;를 포함하는 유연 전자소자의 제조방법에 관한 것이다.
상기 또 다른 일 양태에 있어, 상기 c)단계는 화학 증착법, 물리 증착법 및 전기도금법 등에서 선택되는 어느 하나 또는 둘 이상의 방법으로 수행될 수 있다.
상기 또 다른 일 양태에 있어, 상기 열분산층의 두께는 100 ㎚ 내지 10 ㎛일 수 있다.
상기 또 다른 일 양태에 있어, 상기 제조방법은 d)단계 후, e) 상기 적층제의 열분산층의 외측면에 열방출기를 물리적으로 접합시키는 단계를 더 포함할 수 있다.
본 발명에 따른 유연 전자소자는 유연 고분자 기판과 매몰산화물층 사이에 열분산층을 위치시킴으로써, 전자소자 동작 시 발생하는 열이 열분산층으로 쉽게 분산되어 전자소자의 온도가 전반적으로 낮아지도록 할 수 있다는 장점이 있다. 이에 따라 전자소자의 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능 저하를 방지할 수 있다.
도 1은 본 발명의 일 예에 따른 유연 전자소자의 제조방법을 간략하게 도시한 공정도이다.
도 2는 본 발명의 일 예에 따른 유연 전자소자의 구조를 도시한 측면단면도 및 상면도이다.
도 3은 실시예 및 비교예에 따라 제조된 유연 전자소자가 동작할 시의 온도를 적외선 현미경으로 촬영한 이미지이다.
도 4는 실시예 및 비교예에 따라 제조된 유연 전자소자를 게이트 전압 3 V에서 드레인 전압을 0 ~ 8 V의 범위로 변경 인가하여 적외선 현미경으로 측정한 온도 데이터 그래프로, 가로축은 드레인 전압(V)이며, 세로축은 최대 측정온도(Tmax, ℃)이다.
도 5는 실시예 및 비교예에 따라 제조된 유연 전자소자의 전류-전압(I-V) 특성 곡선으로, 가로축은 게이트 전압(V)이며, 세로축은 드레인 전류(A)이다.
도 2는 본 발명의 일 예에 따른 유연 전자소자의 구조를 도시한 측면단면도 및 상면도이다.
도 3은 실시예 및 비교예에 따라 제조된 유연 전자소자가 동작할 시의 온도를 적외선 현미경으로 촬영한 이미지이다.
도 4는 실시예 및 비교예에 따라 제조된 유연 전자소자를 게이트 전압 3 V에서 드레인 전압을 0 ~ 8 V의 범위로 변경 인가하여 적외선 현미경으로 측정한 온도 데이터 그래프로, 가로축은 드레인 전압(V)이며, 세로축은 최대 측정온도(Tmax, ℃)이다.
도 5는 실시예 및 비교예에 따라 제조된 유연 전자소자의 전류-전압(I-V) 특성 곡선으로, 가로축은 게이트 전압(V)이며, 세로축은 드레인 전류(A)이다.
이하 첨부한 도면들을 참조하여 본 발명에 따른 유연 전자소자 및 이의 제조방법에 대하여 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
또한, 본 발명에서 ‘소자’는 특별한 언급이 없는 한, 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 포함하는 전자소자를 의미하는 것일 수 있으며, ‘반도체 소자’로 특별히 명시한 경우의 ‘반도체 소자’는 반도체층에 위치하며, 전자소자를 구성하는 부품을 의미하는 것일 수 있다.
기존 SOI(Silicon On Insulator) 웨이퍼로부터 제조된 SOI 전자소자는 플렉시블(flexible)한 성질이 없는 딱딱한 실리콘 기판을 사용함에 따라, 형상 변경이 어려우며, 유연성이 필요한 분야로는 응용이 어려운 단점이 있었다.
이러한 한계를 극복하기 위하여, 본 발명자는 대한민국 공개특허공보 제10-2013-0035704호 및 제10-2013-0092706호를 통해, 하부 실리콘 기판 대신 플렉시블 기판을 사용하여 전자소자의 유연성을 향상시킨 플렉시블 전자소자를 제안한 바 있다.
제안한 플렉시블 전자소자는 우수한 유연성을 가지며, 반도체 소자의 우수한 정렬도를 그대로 유지할 수 있다는 장점이 있으나, 플렉시블 기판으로 제안된 플라스틱 필름은 열전도도(thermal conductivity)가 1 Wm-1K-1 이하로 매우 좋지 않아, 전자소자 동작 시 발생되는 열이 외부로 방출되지 않음으로 인하여 전자소자 내부의 온도가 증가하고, 그에 따라 전자소자의 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능이 크게 저하되는 문제점이 있었다.
이에, 우수한 유연성을 가지면서도, 전자소자 동작 시 발생되는 열을 효과적으로 분산 및 방출시켜 전자소자의 온도를 전반적으로 낮출 수 있는 유연 전자소자 및 이의 제조방법을 제시하고자 한다.
구체적으로, 본 발명의 일 예에 따른 유연 전자소자는 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 포함하는 것일 수 있다.
이처럼, 유연 고분자 기판과 매몰산화물층 사이에 열분산층을 위치시킴으로써, 전자소자 동작 시 발생하는 열이 열분산층으로 쉽게 분산되어 전자소자의 온도가 전반적으로 낮아지도록 할 수 있다는 장점이 있다. 이에 따라 전자소자의 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능 저하를 방지할 수 있다.
이를 위해서는 열분산층이 우수한 열전도도를 가지는 것이 좋은데, 구체적으로 예를 들면, 열분산층은 25℃에서의 열전도도가 30 Wm-1K-1 이상일 수 있다. 열분산층이 30 Wm-1K-1 이상의 우수한 열전도도를 가짐으로써 전자소자 내부의 열이 열분산층으로 쉽게 전달되어 분산될 수 있으며, 전자소자의 내부온도가 증가되는 것을 효과적으로 방지할 수 있다. 보다 좋게는 열분산층은 25℃에서의 열전도도가 100 Wm-1K-1 이상, 더욱 좋게는 200 Wm-1K-1 이상일 수 있으며, 열전도도의 상한은 특별히 한정하는 것은 아니나, 예들 들면 5000 Wm-1K-1 이하일 수 있다.
이처럼, 열분산층이 30 Wm-1K-1 이상의 우수한 열전도도를 가지기 위해서는 열분산층의 두께와 열분산층을 형성하는 재료 등이 중요할 수 있다.
상세하게, 본 발명의 일 예에 있어, 열분산층의 두께는 100 ㎚ 내지 10 ㎛일 수 있다. 이와 같은 범위에서 열분산 효과가 우수하며, 유연 전자소자의 유연성이 유지될 수 있다. 반면, 열분산층의 두께가 100 ㎚ 미만일 경우, 전자소자의 유연성은 유지되나 열분산층의 열전도도가 저하되어 열분산 효과가 미미할 수 있으며, 열분산층의 두께가 10 ㎛ 초과일 경우, 열분산층의 열전도도는 매우 높으나 전자소자의 유연성이 저하되어 유연 전자소자로의 응용이 어려울 수 있다. 바람직하게, 우수한 유연성을 가지며, 높은 열전도도를 확보하여 열분산 효과를 보다 향상시키는 측면에서, 열분산층의 두께는 300 ㎚ 내지 5 ㎛인 것이 보다 좋으며, 500 ㎚ 내지 3 ㎛인 것이 더욱 좋다.
아울러, 열분산층의 열전도도는 열분산층을 형성하는 재료에 의하여 크게 좌우되는데, 열분산층 형성 재료는 열전도도가 우수하다고 알려진 물질이라면 특별히 한정하지 않고 사용할 수 있으며, 구체적으로 예를 들면, 열분산층은 금속, 탄소동소체 또는 이들의 혼합물 등으로부터 형성될 수 있다.
보다 구체적인 일 예로, 상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn) 등에서 선택되는 어느 하나 또는 둘 이상이며, 상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다.
바람직하게는, 25℃에서의 열전도도가 100 Wm-1K-1 이상인 열분산층의 형성을 위하여 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 좋으며, 더욱 바람직하게는, 25℃에서의 열전도도가 200 Wm-1K-1 이상인 열분산층의 형성을 위하여 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 더욱 좋다.
이때, 열분산층의 열전도도는 ASTM E-1461에 준하여 레이저 플래시법(Laser flash method)을 이용하여 가로×세로 1×1 ㎟ 크기의 시편에 대해 측정한 것을 기준으로 한다.
한편, 본 발명의 일 예에 따른 유연 전자소자는 앞서 언급한 바와 같이, 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 포함하는 것일 수 있다.
본 발명의 일 예에 있어, 유연 고분자 기판은 유연한 성질을 가지며, 절연 특성을 가진 고분자 기판이라면 특별히 한정하지 않고 사용할 수 있으며, 구체적인 일 예로, 유연 고분자 기판은 폴리이미드(PI, polyimide), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리디메틸실록산(PDMS, polydimethylsiloxane) 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 유연 고분자 기판의 두께는 유연성을 가지면서도, 기계적 안정성을 유지할 수 있을 정도라면 특별히 한정하진 않으나, 예를 들면 1 내지 10 ㎛일 수 있으며, 반드시 이에 제한되는 것은 아니다.
본 발명의 일 예에 있어, 매몰산화물층(buried oxide layer)은 반도체층과 열분산층 사이에 위치하여 이 두 층을 전기적으로 분리시켜 주는 역할을 하는 것으로, 당업계에서 통상적으로 사용되는 것이라면 특별히 제한하지 않으며, 일 구체예로, SOI 웨이퍼를 사용하는 경우, 매몰산화물층은 실리콘 산화물층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 매몰산화물층의 두께는 전자소자의 유연성을 헤치지 않는 범위에서, 절연 특성을 가질 수 있을 정도라면 특별히 한정하진 않으나, 예를 들면 10 내지 200 ㎚일 수 있으며, 반드시 이에 한정되는 것은 아니다.
본 발명의 일 예에 있어, 반도체층은 전자소자가 실질적으로 구동하기 위한 층으로, 반도체층은 반도체 소자가 형성된 것일 수 있다. 이와 같은 반도체층은 당업계에서 통상적으로 사용되는 형태라면 특별히 제한하진 않으며, 일 구체예로, SOI 전자소자의 경우, 반도체층은 실리콘층 상에 반도체 소자가 형성된 것일 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 이때 반도체 소자는 당업계에서 통상적으로 사용되는 재료에 의해 형성될 수 있으며, 비한정적인 일 구체예로 Si, Ge, GaAs, C, MoS2, MoSe2 및 WSe2 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 아울러, 이때 반도체 소자는 특별히 제한하진 않으나, 구체적으로 예를 들면, 다이오드(diode), 트랜지스터(transistor), 사이리스터(thyristor) 또는 집적회로(integrated circuit) 등일 수 있다.
한편, 본 발명의 일 예에 따른 유연 전자소자는 열분산층으로 분산된 열을 전자소자 외부로 방출하기 위한 열방출기(heat sink)를 더 포함할 수 있으며, 효과적인 열의 방출을 위하여 열방출기는 열분산층과 직접적으로 맞닿은 형태일 수 있다. 즉, 본 발명의 일 예에 따른 유연 전자소자는 열분산층의 외측면에 물리적으로 접합된 열방출기를 더 포함할 수 있다. 이에 대한 구체적인 예시를 도 2에 도시하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 외측면이란 열분산층에서 유연 고분자 기판과 맞닿는 일면과 매몰산화물층과 맞닿는 타면을 제외한, 둘레의 면을 의미하는 것일 수 있다.
본 발명의 일 예에 있어, 열방출기는 열분산층 형성 재료와 동일 또는 상이한 재료로 형성될 수 있으며, 구체적으로 예를 들면 열방출기는 금속, 탄소동소체 또는 이들의 혼합물 등으로부터 형성될 수 있다.
보다 구체적인 일 예로, 상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn) 등에서 선택되는 어느 하나 또는 둘 이상이며, 상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 보다 바람직하게는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 좋으며, 더욱 바람직하게는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 더욱 좋다.
이와 같은 유연 전자소자는 하기의 방법을 통해 제조될 수 있으나, 이는 하나의 예시일 뿐, 기 공지된 기술이라면 특별히 제한하지 않고 사용할 수 있다.
상세하게, 본 발명의 일 예에 따른 유연 전자소자의 제조방법은, a) 희생기판, 매몰산화물층 및 반도체층이 순차적으로 적층된 제1적층체를 제조하는 단계; b) 상기 희생기판을 제거하는 단계; c) 상기 희생기판의 제거에 의해 드러난 상기 매몰산화물층의 일면에 열분산층을 형성하여 제2적층체를 제조하는 단계; 및 d) 상기 제2적층체를 유연 고분자 기판 상에 전사하여 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 제조하는 단계;를 포함할 수 있다.
이와 같은 방법을 통해 유연 고분자 기판과 매몰산화물층 사이에 열분산층이 위치한 전자소자를 제조함으로써, 전자소자 동작 시 발생하는 열이 열분산층으로 쉽게 분산되어 전자소자의 온도가 전반적으로 낮아지도록 할 수 있다는 장점이 있다. 이에 따라 전자소자의 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능 저하를 방지할 수 있다.
먼저, a) 희생기판, 매몰산화물층 및 반도체층이 순차적으로 적층된 제1적층체를 제조하는 단계를 수행할 수 있다.
본 단계는 당업계에서 통상적으로 사용되는 방법이라면 특별히 한정하지 않으나, SOI 전자소자를 예시로 설명하면, SOI 웨이퍼 상에 통상적인 방법을 통해 반도체 소자를 형성할 수 있으며, 즉, 희생기판인 하부 실리콘층, 매몰산화물층인 실리콘 산화물층 및 상부 실리콘층으로 구성되는 SOI 웨이퍼 상에 통상적인 방법을 통해 반도체 소자를 형성함으로써 제1적층체를 제조할 수 있으나, 반드시 이에 한정되는 아니다.
이때, 반도체 소자는 당업계에서 통상적으로 사용되는 재료에 의해 형성될 수 있으며, 비한정적인 일 구체예로 Si, Ge, GaAs, C, MoS2, MoSe2 및 WSe2 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 아울러, 이때 반도체 소자는 특별히 제한하진 않으나, 구체적으로 예를 들면, 다이오드(diode), 트랜지스터(transistor), 사이리스터(thyristor) 또는 집적회로(integrated circuit) 등일 수 있다.
다음으로, b) 희생기판을 제거하는 단계를 수행할 수 있다.
본 단계는 당업계에서 통상적으로 사용되는 방법이라면 특별히 한정하지 않으나, 예를 들면 물리적 방법 및/또는 화학적 방법을 통해 희생기판을 제거할 수 있다. 보다 구체적인 일 예로 물리적 방법은 기계적 연마 등일 수 있고, 화학적 방법은 식각액을 이용한 습식 식각 등일 수 있으나, 반드시 이에 한정되는 것은 아니다. 이때, 식각액은 희생기판의 재질에 따라 달리 선정할 수 있으며, 통상적으로 사용되는 것이라면 특별히 한정하지 않고 사용할 수 있으나, 비한정적인 일 구체예로, 희생기판이 실리콘(Si) 기판인 경우, 수산화테트라메틸암모늄 (tetramethylammonium hydroxide, TMAH) 수용액 또는 수산화칼륨(KOH) 수용액 등의 알칼리성 수용액을 사용하여 희생기판을 제거할 수 있다.
다음으로, c) 희생기판의 제거에 의해 드러난 매몰산화물층의 일면에 열분산층을 형성하여 제2적층체를 제조하는 단계를 수행할 수 있다.
본 발명의 일 예에 있어, 열분산층의 형성 방법은 특별히 제한하진 않으나, 구체적으로 예를 들면, c)단계는 화학 증착법, 물리 증착법 및 전기도금법 등에서 선택되는 어느 하나 또는 둘 이상의 방법으로 수행될 수 있다. 보다 구체적인 일 예로, 화학 증착법은 원자층증착법(ALD, atomic layer deposition), 화학기상증착법(CVD, chemical vapor deposition) 등일 수 있으며, 물리 증착법은 펄스레이저 증착법(PLD, pulsed laser deposition), 스퍼터링법(sputtering) 등일 수 있으나, 반드시 이에 한정되는 것은 아니다.
이와 같은 방법을 통해 형성된 열분산층은 우수한 열전도도를 가질 수 있으며, 구체적으로 예를 들면, 열분산층은 25℃에서의 열전도도가 30 Wm-1K-1 이상일 수 있다. 열분산층이 30 Wm-1K-1 이상의 우수한 열전도도를 가짐으로써 전자소자 내부의 열이 열분산층으로 쉽게 전달되어 분산될 수 있으며, 전자소자의 내부온도가 증가되는 것을 효과적으로 방지할 수 있다. 보다 좋게는 열분산층은 25℃에서의 열전도도가 100 Wm-1K-1 이상, 더욱 좋게는 200 Wm-1K-1 이상일 수 있으며, 열전도도의 상한은 특별히 한정하는 것은 아니나, 예들 들면 5000 Wm-1K-1 이하일 수 있다.
이처럼, 열분산층이 30 Wm-1K-1 이상의 우수한 열전도도를 가지기 위해서는 열분산층 형성 시, 열분산층의 두께와 열분산층을 형성하는 재료 등을 적절하게 조절하여 주는 것이 중요할 수 있다.
상세하게, 본 발명의 일 예에 있어, 열분산층의 두께는 100 ㎚ 내지 10 ㎛일 수 있다. 이와 같은 범위에서 열분산 효과가 우수하며, 유연 전자소자의 유연성이 유지될 수 있다. 반면, 열분산층의 두께가 100 ㎚ 미만일 경우, 전자소자의 유연성은 유지되나 열분산층의 열전도도가 저하되어 열분산 효과가 미미할 수 있으며, 열분산층의 두께가 10 ㎛ 초과일 경우, 열분산층의 열전도도는 매우 높으나 전자소자의 유연성이 저하되어 유연 전자소자로의 응용이 어려울 수 있다. 바람직하게, 우수한 유연성을 가지며, 높은 열전도도를 확보하여 열분산 효과를 보다 향상시키는 측면에서, 열분산층의 두께는 300 ㎚ 내지 5 ㎛인 것이 보다 좋으며, 500 ㎚ 내지 3 ㎛인 것이 더욱 좋다.
아울러, 열분산층의 열전도도는 열분산층을 형성하는 재료에 의하여 크게 좌우되는데, 열분산층 형성 재료는 열전도도가 우수하다고 알려진 물질이라면 특별히 한정하지 않고 사용할 수 있으며, 구체적으로 예를 들면, 열분산층은 금속, 탄소동소체 또는 이들의 혼합물 등으로부터 형성될 수 있다.
보다 구체적인 일 예로, 상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn) 등에서 선택되는 어느 하나 또는 둘 이상이며, 상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다.
바람직하게는, 25℃에서의 열전도도가 100 Wm-1K-1 이상인 열분산층의 형성을 위하여 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 좋으며, 더욱 바람직하게는, 25℃에서의 열전도도가 200 Wm-1K-1 이상인 열분산층의 형성을 위하여 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 더욱 좋다.
다음으로, d) 제2적층체를 유연 고분자 기판 상에 전사(transfer)하여 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층된 적층체를 제조하는 단계를 수행하여 유연 전자소자를 제조할 수 있다.
전사 방법은 통상적으로 사용되는 것이라면 특별히 제한하지 않으며, 예를 들면 접착제가 도포된 유연 고분자 기판 상에, 유연 고분자 기판과 열분산층이 맞닿도록 제2적층체를 적층하여 유연 전자소자를 제조할 수 있다. 이때, 접착제는 통상적으로 사용되는 것이라면 특별히 한정하지 않고 사용할 수 있으며, 구체적으로 예를 들면 실리콘(silicone) 수지 기반의 폴리디메틸실록산(PDMS) 등을 사용할 수 있으나, 반드시 이에 한정되는 것은 아니다.
본 발명의 일 예에 있어 유연 고분자 기판은 앞서 설명한 바와 동일하며, 상세하게, 유연 고분자 기판은 유연한 성질을 가지며, 절연 특성을 가진 고분자 기판이라면 특별히 한정하지 않고 사용할 수 있으며, 구체적인 일 예로, 유연 고분자 기판은 폴리이미드(PI, polyimide), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리디메틸실록산(PDMS, polydimethylsiloxane) 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 유연 고분자 기판의 두께는 유연성을 가질 수 있을 정도라면 특별히 한정하진 않으나, 예를 들면 1 내지 10 ㎛일 수 있다.
또는 접착성을 가지고 있는 접착성 테이프를 유연 고분자 기판으로 사용하여 제2적층체를 제조할 수도 있으며, 상기 접착성 테이프란 특별히 제한되는 것은 아니나, 켑톤 테이프, 테프론 테이프 또는 스카치 테이프 등일 수 있다.
한편, 본 발명의 일 예에 따른 유연 전자소자의 제조방법은 d)단계 후, e) 상기 적층제의 열분산층의 외측면에 열방출기를 물리적으로 접합시키는 단계를 더 포함할 수 있다.
본 발명의 일 예에 있어, 열방출기의 형성 방법은 특별히 제한하진 않으나, 구체적으로 예를 들면, e)단계는 화학 증착법, 물리 증착법 및 전기도금법 등에서 선택되는 어느 하나 또는 둘 이상의 방법으로 수행될 수 있다. 보다 구체적인 일 예로, 화학 증착법은 원자층증착법(ALD, atomic layer deposition), 화학기상증착법(CVD, chemical vapor deposition) 등일 수 있으며, 물리 증착법은 펄스레이저 증착법(PLD, pulsed laser deposition), 스퍼터링법(sputtering) 등일 수 있으나, 반드시 이에 한정되는 것은 아니다. 이때, 마스크 등을 이용하여 열방출기를 형성하고자 하는 영역만 선택적으로 노출하는 공정이 추가적으로 수행될 수 있음은 물론이며, 이 공정이 통상적인 방법을 통해 수행될 수 있고, 특별히 제한되지 않음을 당업자라면 알 수 있다.
본 발명의 일 예에 있어, 열방출기는 열분산층 형성 재료와 동일 또는 상이한 재료로 형성될 수 있으며, 구체적으로 예를 들면 열방출기는 금속, 탄소동소체 또는 이들의 혼합물 등으로부터 형성될 수 있다.
보다 구체적인 일 예로, 상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn) 등에서 선택되는 어느 하나 또는 둘 이상이며, 상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상일 수 있다. 보다 바람직하게는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 좋으며, 더욱 바람직하게는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드 등에서 선택되는 어느 하나 또는 둘 이상을 사용하는 것이 더욱 좋다.
이하 실시예를 통해 본 발명에 따른 유연 전자소자 및 이의 제조방법에 대하여 더욱 상세히 설명한다. 다만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다. 또한 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다. 또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다. 또한 명세서에서 특별히 기재하지 않은 첨가물의 단위는 중량%일 수 있다.
[실시예]
상부 실리콘(p-type Si, 30 ㎚)/ 실리콘 산화물층(BOX, 140 ㎚)/ 하부 실리콘(Si, 700 ㎛)로 구성된 SOI 웨이퍼를 물리적 연마법(mechanical polishing)으로 하부 실리콘을 갈아서 웨이퍼의 두께가 200 ㎛가 되도록 하였다.
다음으로, 트랜지스터 간의 분리를 위해 포토레지스트를 이용하여 단위 소자의 채널 영역을 정의(lithography)하고 건식 식각(Reactive ion etching)을 통해 불필요한 상부 p-type Si (30 ㎚) 부분을 선택적으로 제거한 후 포토레지스트를 제거하였다.
메탈-옥사이드-반도체(MOS) 구조를 형성하기 위해 산화(oxidation) 공정을 통해 게이트 산화막(SiO2)을 약 7 ㎚ 두께로 형성하고, 게이트 전극으로써 poly-Si을 LPCVD (Low Pressure Chemical Vapor Deposition) 공정을 통해 약 150 ㎚ 두께로 형성하였다.
다음으로, 게이트 부분을 형성하기 위해 포토레지스트를 이용하여 게이트 영역을 정의하고 게이트 외의 영역(poly-Si, SiO2)을 습식식각(poly-Si wet etchant (HNO3+H2O+HF=100:40:3 부피비) 및 Buffered oxide etch (BOE, 40 중량% NH4F 수용액:49 중량% HF 수용액=6:1 부피비))을 통해 선택적으로 제거한 후 포토레지스트를 제거하였다.
소스 및 드레인을 형성하기 위해 비소(As)를 20 keV 및 1016cm-2 조건으로 이온 주입법(ion implantation)을 이용하여 주입하였다. 이 후, 전기적 활성화를 위해 급속열처리(rapid thermal annealing) 공정을 1050 ℃에서 60 초 동안 수행하였다.
다음으로, 게이트, 소스 및 드레인의 옴 접촉(ohmic-contact)을 위해 알루미늄(Al)을 열증착기(thermal evaporator)를 이용하여 약 150 ㎚의 두께로 증착한 후, 이를 리소그래피 공정을 통해 Al 콘택트 패드(contact pad)를 형성하였다. 이후 소자 성능의 향상을 위해 Ar/H2 (9:1 (v/v))의 가스 분위기에서 대기압 하에 400 ℃에서 10 분간 열처리하였다.
반도체층에 형성된 소자 상에 보호막(Protek B3, Brewer Science, USA)을 스핀코팅한 후, 이 소자의 하부 Si (200 ㎛)을 수산화테트라메틸암모늄 (TMAH) 5 중량% 수용액을 이용하여 95 ℃에서 약 3시간 동안 습식식각하여 제거하였다.
다음으로, 하부 Si의 제거에 의해 드러난 실리콘 산화물층(BOX)의 상면에 열분산층으로써 은(Ag)을 1 ㎛ 두께로 스퍼터링(sputtering) 공정을 이용하여 증착하였다.
그 후, 열분산층이 증착된 소자를 PDMS(Dow corning, 약 10 ㎛) 접착제가 코팅된 폴리이미드 필름(약 2.2 ㎛)에 부착한 후, 앞서 부착한 보호막(Protek B3)을 protek B3 제거제를 이용하여 제거하여 유연 전자소자를 제조하였다.
[비교예]
열분산층을 형성하지 않은 것 외의 모든 공정을 실시예와 동일하게 진행하여 유연 전자소자를 제조하였다.
[열분산 특성 평가]
상기 실시예 및 비교예로부터 제조된 유연 전자소자의 열분산 특성을 평가하기 위하여, 유연 전자소자 동작 시의 온도를 적외선 현미경으로 관찰하였다.
상세하게, 유연 전자소자에 게이트 전압 3 V, 드레인 전압 8 V를 인가한 후 소자에서 발생하는 열을 적외선 현미경을 이용하여 측정하여 이를 도 3에 도시하였다. 이때, 측정된 소자의 채널 길이/폭은 30 ㎛/80 ㎛이었다.
그 결과, 도 3에 도시된 바와 같이, 실시예로부터 제조된 유연 전자소자는 유연 고분자 기판과 매몰산화물층 사이에 열분산층이 존재함에 따라, 소자 내부에서 발생한 열이 열분산층으로 흡수되어 분산됨으로써 소자 전반에 걸쳐 온도가 상승하지 않았으며, 약 20℃의 온도가 유지되었다.
반면, 비교예로부터 제조된 유연 전자소자는 열전도도가 매우 낮은 유연 고분자 기판 상에 매몰산화물층 및 반도체층이 직접적으로 형성됨에 따라, 소자 내부에서 발생한 열이 외부로 방출되지 못 하고 내부에 머무르게 됨으로써 채널 영역의 온도가 최대 65℃까지 상승하였다.
이로부터, 유연 고분자 기판과 매몰산화물층 사이에 열분산층이 위치함으로써 열분산 특성을 현저하게 향상시킬 수 있음 확인할 수 있다.
추가로 게이트 전압 3 V에서 드레인 전압을 0 ~ 8 V의 범위로 변경 인가하여 소자에서 발생하는 열을 적외선 현미경을 이용하여 측정하였으며, 측정된 온도 데이터 그래프를 도 4에 나타내었다. 이때, 측정된 소자의 채널 길이/폭은 30 ㎛/80 ㎛이었다.
그 결과, 도 4에 도시된 바와 같이, 실시예로부터 제조된 유연 전자소자(w H SL)는 소자 내부에서 발생한 열이 열분산층으로 흡수되어 분산됨으로써 소자 전반에 걸쳐 온도가 상승하지 않았으며, 약 20℃의 온도가 유지된 반면, 비교예로부터 제조된 유연 전자소자(w/o H SL)는 소자 내부에서 발생한 열이 외부로 방출되지 못 하고 내부에 머무르게 됨으로써 드레인 전압이 증가함에 따라 채널 영역의 온도가 상승하였다.
[전기적 특성 평가]
상기 실시예 및 비교예로부터 제조된 유연 전자소자의 전기적 특성을 평가하기 위하여, 유연 전자소자 각각의 전류-전압(IV) 특성을 측정하였다.
상세하게, 소자의 IV 특성은 프루브 스테이션(probe station) 및 파라미터 분석(parameter analyzer, B1500, Agilent) 장비를 이용하여 상온(25 ℃)에서 측정하였다. 이때, 측정된 소자의 채널 길이/폭은 30 ㎛/ 80 ㎛이었다. 전기적 스트레스는 게이트 전압 3 V, 드레인 전압 8 V를 30분간 인가하였고, 스트레스 인가 전후의 IV 특성을 측정하였다.
그 결과, 도 5에 도시된 바와 같이, 실시예로부터 제조된 유연 전자소자는 전기적 스트레스 인가 전후 전류-전압 특성이 거의 일정한 반면, 비교예로부터 제조된 유연 전자소자는 전기적 스트레스 인가 후 임계전압(threshold voltage)이 크게 변화하고, 스위치 성능이 저하되는 경향을 보였다.
이로부터, 유연 고분자 기판과 매몰산화물층 사이에 열분산층이 삽입됨 따라 전자소자 내부의 온도 상승이 방지됨으로써 전자 이동도 저하, 임계전압 변화, 누설 전류 증가 등의 전기적 성능이 저하되는 것을 방지할 수 있음을 확인할 수 있으며, 이로 인해 전자소자의 전기적 신뢰도를 향상시킬 수 있음을 알 수 있다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있으며, 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
10: 희생기판 100: 반도체층
200: 매몰산화물층 300: 열분산층
400: 유연 고분자 기판 500: 열방출기
200: 매몰산화물층 300: 열분산층
400: 유연 고분자 기판 500: 열방출기
Claims (10)
- 유연 고분자 기판, 열분산층, 매몰산화물층 및 반도체층이 순차적으로 적층되는 구조를 포함하며, 상기 열분산층은 25℃에서의 열전도도가 30 Wm-1K-1 이상인 것을 특징으로 하는 유연 전자소자.
- 삭제
- 제 1항에 있어서,
상기 열분산층의 두께는 100 ㎚ 내지 10 ㎛인, 유연 전자소자.
- 제 1항에 있어서,
상기 열분산층은 금속, 탄소동소체 또는 이들의 혼합물로부터 형성된 것인, 유연 전자소자.
- 제 4항에 있어서,
상기 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 철(Fe), 납(Pb), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 카드뮴(Cd), 인듐(In) 및 주석(Sn)에서 선택되는 어느 하나 또는 둘 이상이며,
상기 탄소동소체는 그래핀, 그래핀 산화물, 흑연, 탄소나노튜브, 탄소섬유 및 다이아몬드에서 선택되는 어느 하나 또는 둘 이상인, 유연 전자소자.
- 제 1항에 있어서,
상기 유연 전자소자는 열분산층의 외측면에 물리적으로 접합된 열방출기를 더 포함하는, 유연 전자소자.
- a) 희생기판, 매몰산화물층 및 반도체층을 순차적으로 적층하는 제1적층체 제조단계,
b) 상기 희생기판을 제거하는 제거단계,
c) 상기 희생기판의 제거에 의해 드러난 상기 매몰산화물층의 일면에 25℃에서의 열전도도가 30 Wm-1K-1 이상인 열분산층을 형성하는 제2적층체 제조단계 및
d) 상기 제2적층체를 유연 고분자 기판 상에 전사하는 전사단계
를 포함하는 유연 전자소자의 제조방법.
- 제 7항에 있어서,
상기 c)단계는 화학 증착법, 물리 증착법 및 전기도금법에서 선택되는 어느 하나 또는 둘 이상의 방법으로 수행되는, 유연 전자소자의 제조방법.
- 제 7항에 있어서,
상기 열분산층의 두께는 100 ㎚ 내지 10 ㎛인, 유연 전자소자의 제조방법.
- 제 7항에 있어서,
상기 제조방법은 d)단계 후,
e) 상기 제2적층체의 열분산층의 외측면에 열방출기를 물리적으로 접합시키는 단계를 더 포함하는, 유연 전자소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170014956A KR101989808B1 (ko) | 2017-02-02 | 2017-02-02 | 유연 전자소자 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170014956A KR101989808B1 (ko) | 2017-02-02 | 2017-02-02 | 유연 전자소자 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180090049A KR20180090049A (ko) | 2018-08-10 |
| KR101989808B1 true KR101989808B1 (ko) | 2019-09-30 |
Family
ID=63229661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170014956A KR101989808B1 (ko) | 2017-02-02 | 2017-02-02 | 유연 전자소자 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101989808B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010030064A (ja) * | 2008-07-25 | 2010-02-12 | Konica Minolta Holdings Inc | 機能性フレキシブルフィルムの製造方法及びそれを用いて製造された電子デバイス |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595213B1 (ko) * | 2004-05-21 | 2006-07-03 | 엘지전자 주식회사 | 열분산형 유기 ｅｌ 디스플레이 패널 |
| KR101120140B1 (ko) * | 2010-05-10 | 2012-03-22 | 경희대학교 산학협력단 | 레이저 리프트 오프 공정을 이용한 플렉서블 염료감응 태양전지 제조 방법 |
| KR101288197B1 (ko) | 2011-09-30 | 2013-07-23 | 한국과학기술원 | 플렉서블 ｖｌｓｉ 소자 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ 소자 |
| KR20130092706A (ko) | 2012-02-13 | 2013-08-21 | 한국과학기술원 | 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자 |
| KR20150045075A (ko) * | 2013-10-18 | 2015-04-28 | 광주과학기술원 | 열전도 강화층을 포함하는 발광다이오드 및 이의 제조방법 |
-
2017
- 2017-02-02 KR KR1020170014956A patent/KR101989808B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010030064A (ja) * | 2008-07-25 | 2010-02-12 | Konica Minolta Holdings Inc | 機能性フレキシブルフィルムの製造方法及びそれを用いて製造された電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180090049A (ko) | 2018-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102893387B (zh) | 基于石墨烯沟道的器件及其制造方法 | |
| US9236474B2 (en) | Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate | |
| TWI696242B (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| AU2005299298B2 (en) | A method of making a semiconductor structure for high power semiconductor devices | |
| US8343819B2 (en) | Extremely thin semiconductor-on-insulator (ETSOI) integrated circuit with on-chip resistors and method of forming the same | |
| KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| EP2390907A1 (en) | Trench structure in multilayer wafer | |
| CN110660674A (zh) | 制造二维材料结构的方法 | |
| US11232975B2 (en) | Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength | |
| JP4910292B2 (ja) | 半導体装置 | |
| CN111697071A (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| KR101989808B1 (ko) | 유연 전자소자 및 이의 제조방법 | |
| KR101698684B1 (ko) | 반도체 디바이스 | |
| WO2014130934A1 (en) | Methods, devices, and systems related to forming semiconductor power devices with a handle substrate | |
| TWI544589B (zh) | Electronic device and its manufacturing method, and substrate structure and manufacturing method thereof | |
| JP6666168B2 (ja) | 電子装置およびその製造方法 | |
| WO2014109087A1 (ja) | 半導体装置の製造方法 | |
| WO2020066625A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI508286B (zh) | 場效電晶體、半導體基板、場效電晶體之製造方法及半導體基板之製造方法 | |
| US20130193484A1 (en) | Field-effect transistor on a self-assembled semiconductor well | |
| US20230317852A1 (en) | Semiconductor device and method for forming the same | |
| Kim et al. | Performance Degradation of Flexible Si Nanomembrane Transistors With Al 2 O 3 and SiO 2 Dielectrics Under Mechanical Stress | |
| CN118099130A (zh) | 一种半导体器件及其制造方法 | |
| Gamble et al. | Germanium on sapphire | |
| KR100774818B1 (ko) | Ｓｏｉ기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |