KR101989144B1 - 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR101989144B1
KR101989144B1 KR1020120035793A KR20120035793A KR101989144B1 KR 101989144 B1 KR101989144 B1 KR 101989144B1 KR 1020120035793 A KR1020120035793 A KR 1020120035793A KR 20120035793 A KR20120035793 A KR 20120035793A KR 101989144 B1 KR101989144 B1 KR 101989144B1
Authority
KR
South Korea
Prior art keywords
thin film
pattern
transparent
base substrate
forming
Prior art date
Application number
KR1020120035793A
Other languages
English (en)
Other versions
KR20130113559A (ko
Inventor
이대영
이기범
김규영
정남옥
조국래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120035793A priority Critical patent/KR101989144B1/ko
Priority to US13/678,313 priority patent/US9000439B2/en
Publication of KR20130113559A publication Critical patent/KR20130113559A/ko
Application granted granted Critical
Publication of KR101989144B1 publication Critical patent/KR101989144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법이 제공된다. 박막은 베이스 기판 상에 형성되고, 나노 와이어를 포함하는 투명 전극 패턴과, 투명 전극 패턴과 동일 평면에 배치되고, 나노 와이어의 산화물, 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함한다. 이에 따라, 표시 품질 및 제조 신뢰성을 향상시킬 수 있다.

Description

박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법{THIN LAYER, METHOD OF PATTERNING A THIN LAYER, THIN-FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING A THIN-FILM TRANSISTOR SUBSTRATE}
본 발명은 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 제조 신뢰성을 향상시킨 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
다양한 전자 제품의 투명 전극의 재료로서 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO) 등의 인듐 산화물계 화합물이 널리 이용되고 있다.
상기 인듐 산화물계 화합물의 원재료인 인듐(indium)은 희소 금속으로서, 생산량이 매우 제한적이고 고가이며 진공 상태에서 박막이 형성되므로 상기 인듐 산화물계 화합물의 사용은 전자 제품의 생산 원가를 상승시키는 원인이 된다. 또한, 상기 인듐 산화물계 화합물은 취성(brittleness)을 가지고 있어 내구성이 낮은 문제가 있다. 이러한 문제점들을 해결하기 위해서, 상기 투명 전극의 대체 재료 개발이 요구되고 있다.
상기 인듐 산화물계 화합물을 대체하는 재료로서, 나노 사이즈의 금속 와이어 및 바인더를 포함하는 잉크(이하, "나노 와이어 잉크"라 함)가 주목받고 있다. 상기 나노 와이어 잉크는 비진공 상태에서 용이하게 코팅하여 투명한 도전막을 형성할 수 있어 생산 비용이 감소될 수 있다.
상기 나노 와이어 잉크를 이용하여 기판의 전면에 상기 도전막은 용이하게 형성할 수 있는 장점이 있다. 반면, 상기 금속 와이어를 상기 기판에 고착시키는 상기 바인더와 상기 금속 와이어를 포함하는 박막이 상기 기판 상에 형성된 경우, 상기 박막을 패터닝하여 형성한 투명 패턴의 식각면이 상기 기판의 표면과 이루는 예각의 크기가 증가하는 문제점이 있다. 즉, 상기 투명 패턴의 에칭 스큐(etching skew)가 지나치게 증가하여 상기 박막의 패터닝 공정에서 상기 투명 패턴이 부분적으로 제거되어 단선(disconnection)되어 상기 투명 패턴의 제조 신뢰성을 저하시킬 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 안정적인 패턴 구조를 갖는 박막을 제공하는 것이다.
본 발명의 다른 목적은 제조 신뢰성을 향상시킨 박막의 패터닝 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 안정적으로 패턴된 투명 전극을 포함하는 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 제조 신뢰성을 향상시킨 박막 트랜지스터의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막은 베이스 기판 상에 형성되고, 나노 와이어를 포함하는 투명 전극 패턴과, 상기 투명 전극 패턴과 동일 평면에 배치되고, 상기 나노 와이어의 산화물, 염화물 또는 불화물을 포함하는 부도체 패턴을 포함한다.
일 실시예에서, 상기 나노 와이어는 은(silver, Ag) 또는 구리(copper, Cu)를 포함할 수 있다.
일 실시예에서, 상기 투명 전극 패턴은 550 nm 파장의 광에 대한 투과율이 85% 내지 95%일 수 있다.
일 실시예에서, 상기 투명 전극 패턴의 면저항은 15Ω/□(ohm/square) 내지 110Ω/□이고, 상기 부도체 패턴의 면저항은 1 ㏁/□ 내지 100㏁/□일 수 있다.
일 실시예에서, 상기 투명 전극 패턴과 상기 부도체 패턴은 서로 접촉할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 박막의 패터닝 방법이 제공된다. 상기 패터닝 방법에서, 베이스 기판 상에 나노 와이어를 포함하는 투명 박막을 형성하고, 상기 투명 박막에 상기 나노 와이어의 산화물, 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 형성한다.
일 실시예에서, 상기 투명 박막의 제1 영역에 포토 패턴을 형성하고, 상기 포토 패턴에 의해 노출된 상기 투명 박막의 제2 영역에 반응 가스를 제공할 수 있다. 상기 부도체 패턴을 형성한 후에 상기 포토 패턴은 제거할 수 있다.
일 실시예에서, 상기 부도체 패턴은 상기 투명 박막의 일부 영역에 국부적으로 레이저를 조사하여 형성할 수 있다. 이때, 상기 부도체 패턴은 상기 나노 와이어의 산화물을 포함할 수 있다. 상기 레이저는 파장이 330 nm 내지 500 nm이고 펄스 길이가 피코 단위인 펄스 레이저일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 박막의 패터닝 방법이 제공된다. 상기 패터닝 방법에서, 베이스 기판 상에 나노 와이어 및 고분자 전구체 조성물을 포함하는 투명 박막을 형성하고, 상기 베이스 기판의 제1 영역의 상기 투명 박막 상에 포토 패턴을 형성한다. 상기 베이스 기판의 제2 영역에서 상기 포토 패턴에 의해 노출된 상기 투명 박막에 광을 조사한다. 상기 제1 영역의 상기 투명 박막과 상기 포토 패턴을 제거하여, 상기 제2 영역에 상기 고분자 전구체 조성물로 형성된 폴리머 및 상기 나노 와이어를 포함하는 투명 전극 패턴을 형성한다.
일 실시예에서, 상기 고분자 전구체 조성물은, 상기 고분자 전구체 조성물 전체 중량에 대해서 10 중량% 내지 20 중량%의 단일 관능기성 모노머, 20 중량% 내지 60 중량%의 이관능기성 모노머, 10 중량% 내지 30 중량%의 다관능기성 모노머, 3 중량% 내지 5 중량%의 광개시제 및 여분의 용매를 포함할 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판은, 베이스 기판 상에 형성된 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터 및 나노 와이어를 포함하는 투명 전극 패턴과, 상기 투명 전극 패턴과 동일 평면에 배치되고 상기 나노 와이어의 산화물, 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함하고, 상기 투명 전극 패턴과 접촉하는 화소 전극을 포함한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법이 제공된다. 상기 제조 방법에서, 베이스 기판 상에 형성된 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 형성한다. 이어서, 상기 박막 트랜지스터가 형성된 베이스 기판 상에, 나노 와이어를 포함하는 투명 전극 패턴과, 상기 투명 전극 패턴과 동일 평면에 배치되고 상기 나노 와이어의 산화물, 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함하고, 상기 투명 전극 패턴과 접촉하는 화소 전극을 형성한다.
일 실시예에서, 상기 스위칭 소자가 형성된 베이스 기판 상에 상기 나노 와이어를 포함하는 투명 박막을 형성하고, 상기 투명 박막 상에 포토 패턴을 형성할 수 있다. 상기 포토 패턴이 형성된 베이스 기판에 반응 가스를 제공함으로써 상기 화소 전극을 형성할 수 있다.
일 실시예에서, 상기 부도체 패턴은 상기 투명 박막에 국부적으로 펄스 길이가 피코 단위인 펄스 레이저를 조사하여 형성할 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법이 제공된다. 상기 제조 방법에서, 베이스 기판 상에 형성된 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 형성한다. 상기 박막 트랜지스터가 형성된 베이스 기판 상에, 나노 와이어 및 고분자 전구체 조성물을 포함하는 투명 박막을 형성한다. 상기 베이스 기판의 제1 영역의 상기 투명 박막 상에 포토 패턴을 형성한다. 상기 포토 패턴에 의해 노출된 제2 영역의 상기 투명 박막에 광을 조사한다. 상기 제1 영역의 상기 투명 박막과 상기 포토 패턴을 제거하여, 상기 고분자 전구체 조성물이 중합된 폴리머 및 상기 나노 와이어를 포함하는 투명 전극 패턴을 포함하는 화소 전극을 형성한다.
이와 같은 박막, 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법에 따르면, 나노 와이어를 포함하는 투명 박막에서 단선이 필요한 부분에 용이하게 부도체 패턴을 형성함으로써, 안정적인 구조를 갖는 투명 전극 패턴을 형성할 수 있다. 즉, 상기 투명 전극 패턴은 원천적으로 식각면을 갖지 않으므로 단선 위험이 방지되면서도 상기 투명 박막의 패터닝의 결과물이 될 수 있다. 특히, 상기 부도체 패턴은 기판으로부터 제거되는 것이 아니라 상기 나노 와이어가 화학적으로 반응하여 형성하는 화학적 패턴이므로, 상기 기판의 모든 영역이 상기 투명 전극 패턴이나 상기 부도체 패턴으로 커버된다. 이에 따라, 상기 투명 전극 패턴과 상기 부도체 패턴의 반사율 차이가 없으므로 상기 투명 전극 패턴의 형상이 시인되는 것을 방지할 수 있다.
또한, 상기 부도체 패턴이 상기 화학적 패턴이므로, 레이저를 이용하여 박막을 제거(ablation)할 때 생성되는 잔류 입자들에 의해서 상기 투명 전극 패턴이 오염되는 것을 원천적으로 방지할 수 있다.
한편, 상기 투명 박막이 광에 반응하는 고분자 전구체를 포함하는 경우에는, 식각 방지막으로 이용되는 별도의 포토 패턴 없이도 상기 투명 박막을 패터닝하여 상기 투명 전극 패턴을 형성할 수 있어 공정을 단순화시킬 수 있다. 이때, 상기 투명 전극 패턴의 에칭 스큐의 길이도 최소화될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막의 평면도이다.
도 2는 도 1의 A-A' 라인을 따라 절단한 단면도이다.
도 3은 도 2에 도시된 박막의 일 제조 방법을 설명하기 위한 단면도이다.
도 4는 도 2에 도시된 박막의 다른 제조 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시예에 따라 제조된 박막의 단면도이다.
도 6a 및 도 6b는 도 5에 도시된 박막의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 포함하는 표시 패널의 평면도이다.
도 8은 도 7의 I-I' 라인 및 II-II' 라인을 따라 절단한 단면도이다.
도 9는 도 7에 도시된 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 박막의 평면도이고, 도 2는 도 1의 A-A' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 베이스 기판(110) 상에 형성된 박막(TL)은 제1 패턴(P11), 제2 패턴(P21) 및 상기 제1 패턴(P11)과 상기 제2 패턴(P21)을 둘러싸는 주변 영역(PA)에 형성된 제3 패턴(P3)을 포함한다. 상기 제1 패턴(P11) 및 상기 제2 패턴(P21) 각각은 투명 전극 패턴(TP) 및 부도체 패턴(NCP)을 포함한다. 상기 제3 패턴(P3)은 상기 제1 및 제2 패턴들(P11, P21)에 포함된 상기 부도체 패턴(NCP)과 실질적으로 동일한 패턴으로, 상기 제1 및 제2 패턴들(P11, P21)은 상기 제3 패턴(P3)에 의해서 서로 전기적으로 분리될 수 있다. 이하에서는, 상기 제1 및 제2 패턴들(P11, P21)의 상기 투명 전극 패턴(TP)이 형성된 영역을 "제1 영역(B1)"으로 지칭하고, 상기 부도체 패턴(NCP)이 형성된 영역을 "제2 영역(B2)"으로, 상기 제3 패턴(P3)이 형성된 영역을 "제3 영역(B3)"으로 지칭한다. 즉, 상기 주변 영역(PA)이 상기 제3 영역(B3)과 실질적으로 동일하다.
상기 박막(TL)이 상기 베이스 기판(110)을 전체적으로 커버한다. 즉, 상기 박막(TL)이 상기 제1 영역(B1), 상기 제2 영역(B2) 및 상기 제3 영역(B3) 모두를 커버하도록 형성된다. 상기 박막(TL)이 상기 베이스 기판(110)에 전체적으로 형성됨에 따라, 서로 인접한 투명 전극 패턴들(TP)이 물리적으로 이격되지는 않지만 상기 투명 전극 패턴들(TP)을 상기 부도체 패턴(NCP) 및 상기 제3 패턴(P3)이 화학적 및/또는 전기적으로 분리시킬 수 있다. 이에 따라, 상기 베이스 기판(110)은 상기 박막(TL)에 의해서 외부로 노출되는 부분이 없고, 상기 투명 전극 패턴(TP)과 상기 부도체 패턴(NCP), 상기 제3 패턴(P3)은 서로 접촉한다.
구체적으로, 상기 투명 전극 패턴(TP)은 상기 박막(TL)에서 투명하고 도전성을 갖는 부분으로서, 다수의 나노 와이어들 및 상기 나노 와이어들을 상기 베이스 기판(10)에 고정시키는 바인더를 포함한다. 상기 제1 영역(B1)에, 상기 나노 와이어들이 배치됨으로써 상기 투명 전극 패턴(TP)은 도전성을 갖는 전극이 될 수 있다. 상기 투명 전극 패턴(TP)은 약 550 nm의 광에 대한 투과율이 약 85% 내지 약 95%인 투명 전극일 수 있다. 상기 투명 전극 패턴(TP)의 투과율은 상기 나노 와이어들의 밀도와 관련이 있고, 상기 투과율이 약 85% 미만인 경우에는 실질적으로 투명 전극이라고 보기 어렵다. 또한, 상기 나노 와이어들 자체의 특성에 의해서 상기 투명 전극 패턴(TP)의 투과율은 최대 약 95% 정도가 될 수 있다. 상기 투명 전극 패턴(TP)의 면저항은 실질적으로 전극으로 이용되기 위해서 약 15 Ω/□(ohm/square) 내지 약 110 Ω/□일 수 있다.
상기 나노 와이어들을 형성하는 물질의 예로서는, 은(Ag, silver) 또는 구리(copper, Cu) 등을 들 수 있다. 은과 구리는 불투명 금속 재료이고 상기 나노 와이어들 각각은 막대형을 가지지만, 상기 나노 와이어들이 상기 투명 전극 패턴(TP)이 형성된 제1 영역(B1)에 소정의 밀도를 가지도록 배열되어 있는 상태이므로, 상기 투명 전극 패턴(TP)은 실질적으로 투과율이 약 85% 내지 약 95%인 투명 전극이 될 수 있다.
상기 바인더가 상기 나노 와이어들을 상기 베이스 기판(110)에 고착화시키는 역할을 한다. 상기 바인더는 수용성 화합물일 수 있다. 상기 바인더의 예로서는, 폴리비닐 피롤리돈(poly vinyl pyrrolidone, PVP), 카르복시메틸 셀룰로오스(carboxymethyl cellulose, CMC), 폴리비닐 알코올(poly vinyl alcohol, PVA), 메틸 셀룰로오스(methyl cellulose, MC) 등을 들 수 있다. 상기 바인더는 상기 제1 영역(B1) 뿐만 아니라, 상기 제2 및 제3 영역들(B2, B3)에도 배치된다.
상기 부도체 패턴(NCP)은 상기 나노 와이어들의 산화물, 염화물 또는 불화물과 상기 바인더를 포함한다. 상기 부도체 패턴(NCP)은 상기 산화물, 염화물 및 불화물 중에서 적어도 하나 이상을 포함할 수 있다. 상기 나노 와이어들의 산화물, 염화물 또는 불화물은 전기에 대한 저항이 매우 커서 상기 전기를 전달하지 못하는 부도체이다. 예를 들어, 상기 부도체 패턴(NCP)은 산화은(Ag2O), 염화은(AgCl), 불화은(AgF), 산화 구리(CuO), 염화 구리(CuCl2), 불화 구리(CuF2) 등을 포함할 수 있다. 상기 부도체 패턴(NCP)의 면저항은 상기 나노 와이어들의 산화물, 염화물 또는 불화물에 의해서 1 ㏁/□ 내지 100㏁/□일 수 있다.
상기 바인더는 상기 투명 전극 패턴(TP)에 포함되는 바인더와 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다. 상기 바인더는 상기 나노 와이어들의 산화물, 염화물 또는 불화물을 상기 베이스 기판(10) 상에 고정시키는 역할을 한다.
상기 제3 패턴(P3)은 상기 제3 영역(B2)에 배치된 것을 제외하고는 상기 부도체 패턴(NCP)과 실질적으로 동일하다. 따라서 중복되는 상세한 설명은 생략한다.
한편, 상기 제1 및 제2 패턴들(P11, P21) 각각의 평면 형상은 상기 제3 패턴(P3)에 의해서 정의된다. 예를 들어, 상기 제1 및 제2 패턴들(P11, P21)은 상기 제3 패턴(P3)에 의해서 서로 전기적으로 분리된 2개의 사각형상을 가질 수 있다. 상기 제1 및 제2 패턴들(P11, P21) 각각에서, 상기 투명 전극 패턴(TP)은 상기 부도체 패턴(NCP)의 형상에 의해서 내부 전극과 상기 내부 전극을 감싸는 외부 전극으로 구분될 수 있다. 상기 내부 전극의 형상이 상기 부도체 패턴(NCP)에 의해서 정의될 수 있다.
이하에서는, 도 3 및 도 4를 참조하여 도 2에 도시된 상기 박막(TL)을 형성하는 방법들에 대해서 설명한다.
도 3은 도 2에 도시된 박막의 일 제조 방법을 설명하기 위한 단면도이다.
도 3을 도 2와 함께 참조하면, 상기 베이스 기판(110) 상에 투명 박막(20)을 형성하고, 상기 투명 박막(20) 상에 포토 패턴(30)을 형성한다.
상기 투명 박막(20)은 상기 나노 와이어들 및 상기 바인더를 포함한다. 예를 들어, 상기 나노 와이어들 및 상기 바인더를 포함하는 박막 재료를 상기 베이스 기판(110) 상에 도포함으로써 상기 투명 박막(20)을 형성할 수 있다. 상기 박막 재료는 상기 나노 와이어들과 상기 바인더가 물에 분산된 수용액인 도전성 잉크일 수 있고, 상기 도전성 잉크는 상기 베이스 기판(110) 상에 분사함으로써 형성할 수 있다. 이와 달리, 상기 도전성 잉크는 상기 베이스 기판(110) 상에 롤러 방식으로 인쇄될 수도 있다.
상기 투명 박막(20)은 상기 제1 내지 제3 영역(B1, B2, B3)을 포함하는 상기 베이스 기판(110)에 전면적으로 형성된다. 이에 따라, 상기 베이스 기판(110)은 전체적으로 상기 투명 박막(20)에 의해서 커버된다.
상기 포토 패턴(30)은 상기 베이스 기판(10)의 상기 제1 영역(B1)에 형성된다. 이에 따라, 상기 포토 패턴(30)에 의해서 상기 제2 영역(B2) 및 상기 제3 영역(B3)의 상기 투명 박막(20)이 노출된다.
이어서, 상기 포토 패턴(30)이 형성된 상기 베이스 기판(10)에 상기 투명 박막(20)과 반응하는 기체를 제공한다. 상기 제1 영역(B1)의 상기 투명 박막(20)은 상기 포토 패턴(30)에 의해서 상기 기체와 접촉하지 않고, 상기 포토 패턴(30)에 의해 노출된 상기 제2 및 제3 영역들(B2, B3)의 상기 투명 박막(20)이 상기 기체와 접촉한다. 이에 따라, 상기 제2 및 제3 영역들(B2, B3)의 상기 투명 박막(20)이 상기 기체와 반응한다. 상기 기체가 산소인 경우, 상기 나노 와이어는 산화되어 상기 나노 와이어의 상기 산화물을 형성한다. 이와 달리, 상기 기체가 염소인 경우, 상기 나노 와이어의 상기 염화물이 생성된다. 또한, 상기 기체가 불소인 경우, 상기 나노 와이어의 상기 불화물이 생성된다. 상기 기체는 단일 성분을 갖거나, 산소, 염소 및 불소 중 적어도 하나를 포함하는 혼합 기체일 수 있다. 상기 가스는 약 10초 내지 약 70초 동안 상기 베이스 기판(10)에 제공될 수 있다.
이에 따라, 상기 제1 영역(B1)에는 상기 나노 와이어들이 상태 변화 없이 그대로 배치되고, 상기 제2 및 제3 영역들(B2, B3)에는 상기 나노 와이어들의 산화물, 염화물 및/또는 불화물이 배치된다.
이어서, 상기 기체로 처리한 상기 투명 박막(20)을 건조시켜, 상기 바인더가 상기 나노 와이어들 및 상기 나노 와이어들의 산화물, 염화물 및/또는 불화물을 상기 베이스 기판(10) 상에 고정시킨다. 상기 투명 박막(20)의 물이 건조 공정에서 상기 베이스 기판(10)으로부터 제거됨으로써 상기 나노 와이어들 및 상기 나노 와이어들의 산화물, 염화물 및/또는 불화물과 상기 바인더만 상기 베이스 기판(10) 상에 잔류한다. 물은 상기 투명 박막(20)이 형성된 시점부터 상기 기체 처리 공정 중에서도 일부 제거되고, 상기 건조 공정에서 대부분 제거된다.
상기 포토 패턴(30)을 제거함으로써, 도 1 및 도 2에 도시된 제1 내지 제3 패턴들(P11, P21, P3)을 포함하는 상기 박막(TL)이 형성된다. 상기 포토 패턴(30)을 제거한 후에 상기 건조 공정을 수행할 수도 있다.
상기에서 설명한 바에 따르면, 상기 투명 박막(20)을 물리적으로 식각하지 않고, 상기 투명 박막(20)을 부분적으로 변형시켜 상기 부도체 패턴(NCP)을 형성함으로써 제1 내지 제3 패턴들(P11, P21, P3)을 포함하는 상기 박막(TL)을 형성할 수 있다. 상기 박막(TL)은 원천적으로 식각면을 가지지 않으므로 상기 투명 전극 패턴(TP)의 단선을 방지할 수 있다. 또한, 상기 투명 박막(20)을 레이저를 이용하여 부분적으로 제거(ablation)하는 패터닝 공정에서 상기 투명 박막(20)의 잔류 입자들이 생성되는 것과 다르게, 상기 투명 박막(20)의 패터닝 공정에서 상기 부도체 패턴(NCP)을 형성함으로서 상기 투명 전극 패턴(TP)이 오염되는 것을 원천적으로 방지할 수 있다.
또한, 상기 박막(TL)이 상기 베이스 기판(10)을 전체적으로 커버하고, 상기 투명 전극 패턴(TP)과 상기 부도체 패턴(NCP)의 반사율 차이가 거의 없으므로 표시 장치가 영상을 표시할 때, 상기 투명 전극 패턴(TP)이 시인되는 것을 방지할 수 있다.
도 4는 도 2에 도시된 박막의 다른 제조 방법을 설명하기 위한 단면도이다.
도 4를 도 1 및 도 2와 함께 참조하면, 상기 베이스 기판(10) 상기 투명 박막(20)을 형성하고, 상기 제1 영역(B1)을 제외한 상기 제2 및 제3 영역들(B2, B3)의 상기 투명 박막(20)에 국부적으로 레이저 장치(40)를 이용하여 레이저를 제공한다. 상기 레이저 장치(40)는 파장이 약 330 nm 내지 약 500 nm이고 펄스 길이가 피코 단위인 펄스 레이저를 제공할 수 있다. 상기 파장 범위를 갖는 펄스 레이저가 상기 제1 영역(B1)의 상기 나노 와이어들에 영향을 주지 않고 상기 제2 및 제3 영역들(B2, B3)의 상기 나노 와이어들을 용이하게 산화시킬 수 있다.
상기 레이저가 제공되는 상기 제2 및 제3 영역들(B2, B3)의 상기 투명 박막(20)이 상기 레이저에 의해서 산화된다. 즉, 상기 투명 박막(20)의 상기 나노 와이어들이 상기 레이저에 의해서 산화된다. 이에 따라, 상기 제2 및 제3 영역들(B2, B3)에는 상기 나노 와이어들의 산화물이 잔류한다. 상기 레이저 장치(40)를 스캐닝함으로써 상기 투명 박막(20)의 여러 영역들에 부분적으로 상기 레이저를 제공할 수 있어, 별도의 마스크 없이도 상기 제1 영역(B1)을 제외한 상기 제2 및 제3 영역들(B2, B3)의 상기 투명 박막(20)을 부분적으로 산화시킬 수 있다. 이에 따라, 상기 부도체 패턴(NCP)은 상기 나노 와이어들의 산화물을 포함할 수 있다.
상기 제2 및 제3 영역들(B2, B3)에 상기 부도체 패턴(NCP)이 형성된 후, 상기 투명 박막(20)의 물을 건조시켜 상기 바인더가 상기 제1 영역(B1)에서는 상기 나노 와이어들을 상기 베이스 기판(10) 상에 고정시켜, 상기 나노 와이어들 및 상기 바인더를 포함하는 상기 투명 전극 패턴(TP)이 형성된다. 동시에, 상기 바인더는 상기 제2 및 제3 영역들(B2, B3)에서는 상기 나노 와이어들의 산화물을 상기 베이스 기판(10) 상에 고정시켜, 상기 나노 와이어들의 산화물 및 상기 바인더를 포함하는 상기 부도체 패턴(NCP)이 형성된다.
상기에서 설명한 바에 따르면, 상기 투명 박막(20)을 물리적으로 식각하지 않고, 상기 투명 박막(20)을 부분적으로 상기 레이저를 이용하여 산화시켜 상기 부도체 패턴(NCP)을 형성할 수 있다. 상기 레이저 장치(40)를 이용하기 때문에 상기 제1 영역(B1)의 상기 투명 박막(20)의 산화를 방지하기 위한 마스크로 이용되는 포토 패턴을 형성할 필요가 없다. 이에 따라, 상기 박막(TL)의 형성 공정을 단순화시킬 수 있다.
또한, 상기 박막(TL)은 원천적으로 식각면을 가지지 않으므로 상기 투명 전극 패턴(TP)의 단선을 방지할 수 있다. 또한, 상기 투명 박막(20)을 레이저를 이용하여 부분적으로 제거(ablation)하는 패터닝 공정에서 상기 투명 박막(20)의 잔류 입자들이 생성되는 것과 다르게, 상기 투명 박막(20)의 패터닝 공정에서 상기 부도체 패턴(NCP)을 형성함으로서 상기 투명 전극 패턴(TP)이 오염되는 것을 원천적으로 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따라 제조된 박막의 단면도이다.
도 5를 참조하면, 베이스 기판(10) 상에 형성된 박막은 서로 이격된 제1 패턴들(P12) 및 제2 패턴들(P22)을 포함한다. 상기 제1 패턴들(P12)의 평면 형상은 도 1에 도시된 제1 패턴(P11)의 내부 전극 및 외부 전극을 포함하는 투명 전극 패턴(TP)과 실질적으로 동일하고, 상기 제2 패턴(P22)의 평면 형상은 도 1에 도시된 제2 패턴(P12)의 내부 전극 및 외부 전극을 포함하는 투명 전극 패턴(TP)과 실질적으로 동일하다. 즉, 도 5에 도시된 박막은, 도 1 및 도 2에 도시된 박막(TL)과 달리 상기 베이스 기판(10)의 제1 영역(B1) 상에 배치된 상기 제1 및 제2 패턴들(P12, P22)을 포함하고, 서로 이격된 패턴들 사이에 배치된 제2 영역(B2) 및 제3 영역(B3)의 상기 베이스 기판(10)이 외부로 노출된다.
상기 제1 및 제2 패턴들(P12, P22)은 나노 와이어와 상기 나노 와이어를 상기 베이스 기판(10)에 고정시키는 폴리머를 포함한다. 상기 나노 와이어는 은(Ag, silver) 또는 구리(copper, Cu)를 포함한다. 상기 폴리머는 광감성 화합물의 경화 반응을 통해서 형성할 수 있다. 상기 폴리머에 대해서는, 상기 제1 및 제2 패턴들(P12, P22)을 포함하는 상기 박막의 형성 방법에서 상세하게 설명하기로 한다.
상기 제1 및 제2 패턴들(P12, P22)은 약 550 nm의 광에 대한 투과율이 약 85% 내지 약 95%인 투명 전극일 수 있다. 상기 제1 및 제2 패턴들(P12, P22)의 투과율은 상기 나노 와이어들의 밀도와 관련이 있고, 상기 투과율이 약 85% 미만인 경우에는 실질적으로 투명 전극이라고 보기 어렵다. 또한, 상기 나노 와이어들 자체의 특성에 의해서 상기 제1 및 제2 패턴들(P12, P22)의 투과율은 최대 약 95% 정도가 될 수 있다. 상기 제1 및 제2 패턴들(P12, P22)의 면저항은 실질적으로 전극으로 이용되기 위해서 약 15 Ω/□(ohm/square) 내지 약 110 Ω/□일 수 있다.
이하에서는, 도 6a 및 도 6b를 참조하여 도 5에 도시된 상기 제1 및 제2 패턴들(P12, P22)을 포함하는 상기 박막의 형성 방법에 대해서 설명한다.
도 6a 및 도 6b는 도 5에 도시된 박막의 제조 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 상기 베이스 기판(10) 상에 투명 박막(22)을 형성하고, 상기 투명 박막(22)이 형성된 상기 베이스 기판(10) 상부에 마스크(50)를 배치한다.
상기 투명 박막(22)은 상기 나노 와이어와 함께 고분자 전구체 조성물을 상기 베이스 기판(10) 상에 도포하여 형성할 수 있다. 상기 고분자 전구체 조성물은 단일 관능기성 모노머, 이관능기성 모노머, 다관능기성 모노머, 광개시제 및 여분의 용매를 포함할 수 있다. 상기 다관능기성 모노머는 3 이상의 관능기들을 포함하는 모노머로 정의한다. 상기 고분자 전구체 조성물은 상기 용매에 안정적으로 분산된 여러 종류의 모노머들을 포함하고 있기 때문에 상기 베이스 기판(10) 상에 균일하게 도포될 수 있다. 상기 투명 박막(22)을 형성하는 물질로서 수지(resin) 형태의 폴리머를 이용하는 경우에 비해서 상기 고분자 전구체 조성물을 이용함으로써 상기 투명 박막(22)을 균일하게 상기 베이스 기판(10) 상에 형성할 수 있다.
상기 단일 관능기성 모노머의 구체적인 예로서는, 아릴메타크릴레이트(Allyl Methacrylate), 베헤닐 아크릴레이트(Behenyl Acrylate), 부틸 아크릴레이트(Butyl Acrylate), tert-부틸 아크릴레이트(tert-Butyl Acrylate), tert-부틸 메타크릴레이트(tert-Butyl Methacrylate), tert-부틸아미노에틸 메타크릴레이트(tert-Butylaminoethyl Methacrylate), 에틸 아크릴레이트(Ethyl acrylate), 에틸디글리콜 아크릴레이트(Ethyldiglycol acrylate), 2-에틸헥실 아크릴레이트(2-ethylhexyl acrylate), 헥실 아크릴레이트(hexyl acrylate), 4-하이드록시부틸 아크릴레이트(4-Hydroxybutyl acrylate), 2-하이드록시에틸 아크릴레이트(2-Hydroxyethyl acrylate), 하이드록시프로필 아크릴레이트(Hydroxypropyl acrylate), 이소부틸 아크릴레이트(Isobutyl acrylate), 이소데실 아크릴레이트(Isodecyl acrylate), 로릴 아크릴레이트(Lauryl acrylate), 메틸 아크릴레이트(Methyl acrylate), 2-프로필헵틸 아크릴레이트(2-Propylheptyl acrylate) 또는 스테아릴 아크릴레이트(Stearyl acrylate) 등을 들 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다.
상기 이관능기성 모노머의 구체적인 예로서는, 트리에틸렌 글리콜 디메타크릴레이트(Triethylene glycol dimethacrylate), 디에틸렌 글리콜 디메타크릴레이트(Diethylene glycol dimethacrylate), 1,4-부탄디올 디메타크릴레이트 (1,4-Butanediol dimethacrylate), 1,4-부탄디올 디아크릴레이트(1,4-Butanediol diacrylate) 또는 에틸렌 글리콜 디메타크릴레이트(Ethylene glycol dimethacrylate) 등을 들 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다.
상기 다관능기성 모노머의 구체적인 예로서는, 디(트리메틸프로판)[Di(trimethylpropane)], 테트라아크릴레이트(tetraacrylate), 디펜타에리스리톨 헥사아크릴레이트(Dipentaerythritol hexaacrylate), 디펜타에리스리톨 펜타크릴레이트(Dipentaerythritol pentacarylate) 또는 펜타에리스리톨 테트라아크릴레이트(Pentaerythritol tetraacrylate) 등을 들 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다.
상기 광개시제의 구체적인 예로서는, 2-벤질-2-(디메틸아미노)-1-[4-(4-몰포리닐)페닐]-1-부타논(2-Benzyl-2-(dimethylamino)-1-[4-(4-morpholinyl)phenyl]-1-butanone), 2-메틸-1-[4-(메틸티오)페닐]-2(4-몰포리닐)-1-프로파논( 2-Methyl-1-[4-(methylthio)phenyl]-2-(4-morpholinyl)-1-propanone) 등을 들 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다.
상기 고분자 전구체 조성물 전체 중량에 대해서, 상기 단일 관능기성 모노머의 함량은 약 10 중량% 내지 약 20 중량%이고, 상기 이관능기성 모노머의 함량은 약 20 중량% 내지 약 60 중량%이며, 상기 다관능기성 모노머의 함량은 약 10 중량% 내지 약 30 중량%일 수 있다. 상기 각각의 함량 범위에 포함되는 경우, 상기 모노머들의 상기 용매에 대한 분산성이 최적화될 수 있고, 상기 광개시제가 광에 의해 활성화되어 상기 모노머들의 화학 반응을 최대화시킬 수 있다. 이에 따라, 상기 투명 박막(22)을 현상하더라도 비노광 영역의 상기 투명 박막(22)이 선택적으로 상기 베이스 기판(10)으로부터 제거되고 노광 영역의 상기 투명 박막(22)은 안정적으로 상기 베이스 기판(10) 상에 잔류할 수 있다.
상기 광개시제의 함량이 약 3 중량% 미만인 경우, 노광 공정이 길어지고 상기 베이스 기판(10) 상에 상기 모노머의 일부가 잔류할 수 있다. 또한, 상기 광개시제의 함량이 약 5 중량% 초과인 경우, 상기 비노광 영역의 상기 모노머들이 상기 광개시제에 의해서 부분적으로 화학 반응하여 상기 비노광 영역의 상기 투명 박막(22)도 잔류하여 상기 제1 및 제2 패턴들(P12, P22)의 제조 신뢰성을 저하시킬 수 있다. 따라서, 상기 광개시제의 함량은 약 3 중량% 내지 약 5 중량%인 것이 바람직하다.
한편, 상기 고분자 전구체 조성물은 가교제, 산화 방지제 등을 더 포함할 수 있다. 상기 가교제는 상기 고분자 전구체 조성물에서 상기 모노머의 함량들에 영향을 주지 않는 범위, 즉 약 0 중량% 내지 약 1 중량%로 포함될 수 있고, 상기 산화 방지제 또한 약 0 중량% 내지 약 1 중량%로 포함될 수 있다.
상기 마스크(50)는 투광부(52) 및 차광부(54)를 포함할 수 있다. 상기 투광부(52)가 상기 베이스 기판(10)의 상기 제1 영역(B1) 상에 배치되고, 상기 차광부(54)가 상기 베이스 기판(10)의 상기 제2 및 제3 영역(B2, B3) 상에 배치된다. 상기 마스크(50)의 상부에서 상기 베이스 기판(10)을 향해 광이 제공된다.
도 6b를 참조하면, 상기 제1 영역(B1)의 상기 투명 박막(22)이 노광되어 상기 광개시제가 활성화되어 상기 제1 영역(B1)의 상기 모노머들이 화학 반응하여 상기 폴리머를 형성한다. 즉, 상기 제1 영역(B1)에 상기 나노 와이어 및 상기 폴리머를 포함하는 경화 패턴(23a)이 형성되고, 상기 제2 및 제3 영역들(B2, B3)에는 상기 나노 와이어 및 상기 모노머들을 포함하는 비경화 패턴(23b)이 잔류한다.
이어서, 현상액을 이용하여 상기 비경화 패턴(23b)을 제거함으로써 상기 베이스 기판(10) 상에는 상기 경화 패턴(23a)만이 잔류한다. 상기 베이스 기판(10)에 잔류하는 상기 경화 패턴(23a)이 도 5에 도시된 상기 제1 및 제2 패턴들(P12, P22)이 된다.
상기에서 설명한 바에 따르면, 박막을 패터닝하기 위한 별도의 포토 패턴 없이 상기 투명 박막(22)을 상기 고분자 전구체 조성물로 형성하고 이를 노광 및 현상함으로써 용이하게 상기 제1 및 제2 패턴들(P12, P22)을 형성할 수 있다. 특히, 상기 고분자 전구체 조성물은 폴리머가 아닌 모노머들이 상기 용매에 분산된 상태로 이용하므로 고분자인 바인더 수지를 포함하는 통상적인 포토레지스트 조성물을 상기 나노 와이어와 함께 혼합하여 상기 투명 박막(22)을 형성하는 경우에 비해 상대적으로 상기 투명 박막(22)을 대면적에 균일하게 형성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 포함하는 표시 패널의 평면도이고, 도 8은 도 7의 I-I' 라인 및 II-II' 라인을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 표시 패널(500)은 제1 및 제2 게이트 배선들(GL1, GL2), 제1 및 제2 데이터 배선들(DL1, DL2), 제1 스위칭 소자(SW1), 제1 부도체 패턴(DP)을 포함하는 화소 전극(PE), 제2 스위칭 소자(SW2), 스토리지 배선(SL) 및 제2 부도체 패턴(252)을 포함하는 공통 전극(250)을 포함한다.
상기 구성 요소들 중에서, 상기 공통 전극(250)을 제외하고는 상기 표시 패널(500)의 박막 트랜지스터 기판(100)의 베이스가 되는 제1 베이스 기판(110) 상에 형성된다. 상기 공통 전극(250)은 상기 제1 베이스 기판(110)과 마주하는 대향 기판(200)의 제2 베이스 기판(210) 상에 형성된다.
상기 제1 게이트 배선(GL1)은 상기 표시 패널(500)의 제1 방향(D1)으로 연장되고, 상기 제2 게이트 배선(GL2)은 상기 제1 게이트 배선(GL1)의 상기 제1 방향(D2)과 다른 제2 방향(D2)으로 서로 평행하게 배치된다. 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 수직한 방향일 수 있다.
상기 제1 데이터 배선(DL1)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 교차하여 형성된다. 상기 제2 데이터 배선(DL2)은 상기 제1 데이터 배선(DL1)의 상기 제1 방향(D1)에 상기 제1 데이터 배선(DL1)과 평행하게 배치된다. 상기 제2 데이터 배선(DL2)은 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 교차한다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 배선(GL1) 및 상기 제2 데이터 배선(DL2)과 연결된다. 상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 배선(GL1)에 인가된 제1 게이트 신호에 의해 턴/온 된다. 상기 제1 스위칭 소자(SW1)는 상기 화소 전극(PE)과 전기적으로 연결된다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 배선(GL1)과 중첩된 듀얼 소스 전극(DSE), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)을 포함한다. 상기 듀얼 소스 전극(DSE)은 예를 들어, W-자형으로 형성될 수 있다. 상기 제1 드레인 전극(DE1) 및 상기 제2 드레인 전극(DE2)은 상기 듀얼 소스 전극(DSE)과 이격되어 형성된다. 상기 제1 드레인 전극(DE1) 및 상기 제2 드레인 전극(DE2)이 상기 화소 전극(PE)과 전기적으로 연결된다.
제1 액티브 패턴(A1)은 상기 듀얼 소스 전극(DSE)과 상기 제1 드레인 전극(DE1) 사이에 배치된다. 상기 제1 액티브 패턴(A1)은 상기 듀얼 소스 전극(DSE)과 상기 제2 드레인 전극(DE2) 사이에 배치된다. 상기 제1 및 제2 드레인 전극들(DE1, DE2)은 상기 제1 액티브 패턴(A1)을 통해 상기 듀얼 소스 전극(DSE)과 전기적으로 연결되고, 이로써 상기 제2 데이터 배선(DL2)으로 인가되는 데이터 신호는 상기 제1 및 제2 드레인 전극들(DE1, DE2)로 전달될 수 있다.
상기 화소 전극(PE)은 상기 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 상기 제1 데이터 배선(DL1) 및 상기 제2 데이터 배선(DL2)과 교차하여 구획하는 영역에 형성될 수 있다. 상기 화소 전극(PE)이 형성된 영역이 상기 표시 패널(500)의 화소 영역(P)으로 정의될 수 있다. 상기 화소 영역(P)은 평면적으로 보았을 때, 실질적으로 직사각형 형상을 가질 수 있다. 상기 화소 전극(PE)은 제1 서브 전극(SPE1), 제2 서브 전극(SPE2) 및 상기 제1 부도체 패턴(DP)을 포함한다. 상기 제1 및 제2 서브 전극들(SPE1, SPE2)은 나노 와이어를 포함하고, 상기 제1 부도체 패턴(DP)은 상기 나노 와이어의 산화물, 염화물 및/또는 불화물을 포함한다. 상기 나노 와이어나 상기 나노 와이어의 상기 산화물, 상기 염화물 및/또는 상기 불화물은 바인더에 의해서 상기 제1 베이스 기판(110) 상에 고정될 수 있다. 상기 제1 부도체 패턴(DP)에 의해서 상기 제1 및 제2 서브 전극들(SPE1, SPE2)이 전기적으로 분리될 수 있다. 상기 제1 부도체 패턴(DP)은 도 1 및 도 2에서 설명한 부도체 패턴(NCP)과 대응하고, 상기 제1 및 제2 서브 전극들(SPE1, SEP2)이 도 1 및 도 2에서 설명한 투명 전극 패턴(TP)과 실질적으로 동일하다. 따라서, 중복되는 상세한 설명은 생략한다.
상기 제1 부도체 패턴(DP)은 상기 화소 영역(P)에 상기 제1 및 제2 게이트 배선들(GL1, GL2)에 대하여 사선 방향으로 형성된다. 상기 제1 부도체 패턴(DP)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)의 사이의 일 방향으로 연장된다. 상기 제1 부도체 패턴(DP)은 예를 들어, 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 제1 및 제2 데이터 배선들(DL1, DL2)과 대략 45ㅀ로 기울어져 상기 일 방향으로 연장될 수 있다. 상기 제1 부도체 패턴(DP)은 서로 다른 방향으로 기울어진 2개의 사선이 서로 교차하여 V-자형 또는 U-자형으로 형성될 수 있다.
상기 제1 서브 전극(SPE1)은 상기 제2 서브 전극(SPE2)을 둘러싸도록 형성될 수 있다. 평면에서 볼 때, 상기 제1 부도체 패턴(DP)이 상기 제1 서브 전극(SPE1)과 직접적으로 접촉하여 상기 제1 서브 전극(SPE1)을 감싸고, 상기 제2 서브 전극(SPE2)이 상기 제1 부도체 패턴(DP)을 감싸도록 배치된다. 상기 제1 서브 전극(SPE1)은 상기 제1 드레인 전극(DE1)과 제1 콘택홀(CNT1)을 통해 콘택한다. 상기 제2 서브 전극(SPE2)은 상기 제2 드레인 전극(DE2)과 제2 콘택홀(CNT2)을 통해 콘택한다. 이에 따라, 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)은 상기 제1 스위칭 소자(SW1)와 전기적으로 연결된다.
상기 스토리지 배선(SL) 및 상기 제3 드레인 전극(DE3)에 의해 다운전압 커패시터(C_down)가 정의되고, 상기 제3 드레인 전극(DE3) 및 상기 제1 서브 전극(SPE1)에 의해 업전압 커패시터(C_up)가 정의된다.
한편, 상기 제1 서브 전극(SPE1)에 충전되는 전압을 제1 전압이라고 하고, 상기 제2 서브 전극(SPE2)에 충전되는 전압을 제2 전압이라고 정의하여 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 서로 다른 전압이 인가되는 과정을 간단히 설명한다. 상기 제1 및 제2 서브 전극들(SPE1, SPE2)은 상기 제1 부도체 패턴(DP)에 의해서 서로 전기적으로 분리되기 때문에 각각 서로 다른 전압이 인가될 수 있다.
먼저, 상기 제1 게이트 배선(GL1)에 상기 제1 게이트 신호가 인가되면, 상기 제1 서브 전극(SEP1)의 상기 제1 전압 및 상기 제2 서브 전극(SEP2)의 상기 제2 전압은 동일한 값을 가지고, 이후에 서서히 증가한다. 이어서, 상기 제1 게이트 신호가 상기 제1 게이트 라인(GL1)에서 없어지면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압 및 상기 제2 서브 전극(SPE2)의 상기 제2 전압은 동일한 값을 가지고, 이후에 서서히 감소하다가 일정하게 유지된다. 다음으로, 상기 제2 게이트 배선(GL2)에 상기 제2 게이트 신호가 인가되면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압은 서서히 증가하다가 일정하게 유지되는 반면 상기 제2 서브 전극(SEP2)의 상기 제2 전압은 약간의 변동은 있으나 상기 제2 게이트 신호가 인가되기 전과 거의 동일한 값을 유지할 수 있다. 마지막으로, 상기 제2 게이트 신호가 상기 제2 게이트 배선(GL2)에서 없어지면, 상기 제1 서브 전극(SPE1)의 상기 제1 전압과, 상기 제2 서브 전극(SPE2)의 상기 제2 전압은 서로 다른 값으로 일정하게 유지된다. 결국, 상기 제1 서브 전극(SPE1)의 상기 제1 전압은 상기 제2 서브 전극(SPE2)의 상기 제2 전압보다 상대적으로 높은 값을 가지게 된다. 즉, 상기 제1 스위칭 소자(SW1)에 의해 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 인가된 동일한 전압은 상기 제2 스위칭 소자(SW2)에 의해 상기 제1 서브 전극(SPE1)의 상기 제1 전압이 업(up)됨으로써 상기 제1 서브 전극(SPE1) 및 상기 제2 서브 전극(SPE2)에 실질적으로 서로 다른 전압들이 인가된 것과 동일해진다.
단면 구조에 있어서, 상기 박막 트랜지스터 기판(100)은 상기 제1 베이스 기판(110) 상에 형성된 게이트 절연층(130) 및 패시베이션층(160)을 더 포함한다. 상기 게이트 절연층(130)이 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 스토리지 배선(SL)을 커버하도록 형성된다. 상기 패시베이션층(160)은 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 제1 내지 제3 드레인 전극들(DE1, DE2, DE), 상기 듀얼 소스 전극(DSE) 및 상기 소스 전극(SE)을 커버하도록 형성된다. 상기 화소 전극(PE)이 상기 패시베이션층(160) 상에 형성된다.
상기 대향 기판(200)은 상기 제2 베이스 기판(210) 상에 형성된 차광 패턴(220), 컬러필터층(230), 오버 코팅층(240) 및 상기 공통 전극(250)을 포함한다. 상기 공통 전극(250)은 실질적으로 전극의 역할을 하는 전극 패턴과 상기 제2 부도체 패턴(252)을 포함할 수 있다. 상기 전극 패턴은 상기 나노 와이어 및 상기 바인더를 포함할 수 있다. 상기 제2 부도체 패턴(252)은 상기 나노 와이어의 산화물, 염화물 및/또는 불화물 및 상기 바인더를 포함할 수 있다.
상기 제2 부도체 패턴(252)은 상기 제1 부도체 패턴(DP)과 어긋나게 배치되고, 상기 제1 부도체 패턴(DP)과 함께 상기 액정 도메인을 형성할 수 있다. 상기 제2 부도체 패턴(252)은 V-자형 패턴과, 상기 V-자형 패턴과 이격되어 상기 V-자형 패턴의 외곽을 둘러싸는 사선형 패턴을 포함할 수 있다. 상기 V-자형 패턴과 상기 사선형 패턴 사이의 영역에 상기 제1 부도체 패턴(DP)이 배치될 수 있다.
상기 표시 패널(500)은 상기 박막 트랜지스터 기판(100)의 외측에 배치된 제1 편광판(410) 및 상기 대향 기판(200)의 외측에 배치된 제2 편광판(420)을 더 포함할 수 있다.
도 9는 도 7에 도시된 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 스토리지 배선(SL)을 상기 제1 베이스 기판(110) 상에 형성하고, 상기 게이트 절연층(130)을 상기 제1 및 제2 게이트 배선들(GL1, GL2) 및 상기 스토리지 배선(SL)이 형성된 상기 제1 베이스 기판(110) 상에 형성한다. 이어서, 상기 제1 및 제2 게이트 배선들(GL1, GL2)과 부분적으로 중첩되는 상기 제1 액티브 패턴(A1) 및 상기 제2 액티브 패턴(A2)을 형성한다. 상기 제1 및 제2 액티브 패턴들(A1, A2)이 형성된 상기 제1 베이스 기판(110) 상에, 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 제1 내지 제3 드레인 전극들(DE1, DE2, DE), 상기 듀얼 소스 전극(DSE) 및 상기 소스 전극(SE)을 형성하고, 그 위에 상기 패시베이션층(160)을 형성한다.
상기 패시베이션층(160)에 상기 제1 및 제2 콘택홀들(CNT1, CNT2)을 형성하고, 그 위에 투명 박막(170)을 형성한다. 상기 투명 박막(170)은 상기 제1 베이스 기판(110)에 전체적으로 형성한다. 상기 투명 박막(170)은 상기 나노 와이어 및 상기 바인더를 포함할 수 있다. 상기 투명 박막(170)은 도 3에서 설명한 투명 박막(20)과 실질적으로 동일하므로 구체적인 설명은 생략한다.
상기 투명 박막(170)이 형성된 상기 제1 베이스 기판(110) 상에 포토 패턴(400)을 형성한다. 상기 포토 패턴(400)이 형성된 상기 제1 베이스 기판(110)에 가스를 제공하여 상기 포토 패턴(400)으로 커버되지 않은 영역의 상기 투명 박막(170)을 산화, 염화 및/또는 불화시킨다. 이에 따라, 상기 투명 박막(170)에 상기 제1 부도체 패턴(DP)이 형성될 수 있다. 상기 제1 부도체 패턴(DP)이 형성됨에 따라, 상기 포토 패턴(400)으로 커버된 상기 투명 박막(170)이 상기 제1 및 제2 서브 전극들(SPE1, SPE2)로 정의될 수 있다.
이와 달리, 상기 포토 패턴(400) 없이 상기 투명 박막(170)은 레이저를 이용하여 산화시켜 상기 제1 부도체 패턴(DP)을 형성할 수 있다. 상기 레이저는 파장이 330 nm 내지 500 nm이고 펄스 길이가 피코 단위인 펄스 레이저일 수 있다.
한편, 도 8을 참조하여 상기 대향 기판(200)의 제조 방법을 간단하게 설명하면 상기 제2 베이스 기판(210) 상에 상기 차광 패턴(220), 상기 컬러필터층(230) 및 상기 오버 코팅층(240)을 순차적으로 형성하고, 상기 오버 코팅층(240) 상에 투명 박막을 형성한다. 상기 투명 박막은 상기 나노 와이어 및 상기 바인더를 포함한다. 상기 투명 박막 상에 포토 패턴(미도시)을 형성하고, 상기 포토 패턴을 마스크로 이용하여 상기 투명 박막을 산화, 염화 또는 불화시켜 상기 제2 부도체 패턴(252)을 포함하는 상기 공통 전극(250)을 형성한다. 상기 포토 패턴이 형성된 영역이 실질적으로 전극이 되고, 상기 포토 패턴에 의해서 노출되는 상기 투명 박막이 상기 제2 부도체 패턴(252)으로 변화함으로써 상기 공통 전극(250)을 형성할 수 있다.
상기에서 설명한 바에 따르면, 상기 화소 전극(PE)이 상기 제1 부도체 패턴(DP)과 상기 제1 및 제2 서브 전극들(SPE1, SPE2)을 포함함으로써 상기 화소 전극(PE)이 상기 패시베이션층(160)이 형성된 상기 제1 베이스 기판(110)을 전면적으로 커버할 수 있다. 이에 따라, 상기 화소 전극(PE)이 원천적으로 식각면을 포함하지 않으므로 상기 화소 전극(PE)의 단선 위험이 방지될 수 있다. 또한, 상기 제1 부도체 패턴(DP)과 상기 제1 및 제2 서브 전극들(SPE1, SPE2)의 반사율의 차이가 거의 없으므로 상기 제1 부도체 패턴(DP)의 형상이 시인되는 것을 방지할 수 있다. 또한, 상기 제2 부도체 패턴(252)을 포함하는 상기 공통 전극(250)을 이용함으로서 상기 공통 전극(250)의 제조 신뢰성을 향상시킬 수 있다.
도면으로 도시하지 않았으나, 도 7 및 도 8에 도시된 상기 제1 및 제2 부도체 패턴들(DP, 252)이 개구 패턴인 경우, 예를 들어, 상기 화소 전극(PE)이 상기 제1 및 제2 부도체 패턴들(DP, 252)이 형성된 영역의 상기 패시베이션층(160)을 노출시키고 상기 제1 및 제2 서브 전극들(SPE1, SPE2)을 서로 이격시키는 상기 개구 패턴을 포함할 수 있다. 이때, 상기 화소 전극(PE)은 나노 와이어 및 고분자 전구체 조성물을 포함하는 투명 박막을 형성하고, 상기 투명 박막을 노광 및 현상하여 형성할 수 있다. 상기 화소 전극(PE)을 상기 나노 와이어 및 상기 고분자 전구체 조성물을 포함하는 투명 박막을 이용하여 형성하는 것에 대해서는 도 6a 및 도 6b에서 설명한 것과 실질적으로 동일하다. 동일하게 상기 공통 전극(250)도 상기 나노 와이어 및 상기 고분자 전구체 조성물을 포함하는 투명 박막을 노광 및 현상하여 형성할 수 있다. 따라서, 중복되는 설명은 생략한다.
이상에서 상세하게 설명한 바에 의하면, 나노 와이어를 포함하는 투명 박막에서 단선이 필요한 부분에 용이하게 부도체 패턴을 형성함으로써, 안정적인 구조를 갖는 투명 전극 패턴을 형성할 수 있다. 즉, 상기 투명 전극 패턴은 원천적으로 식각면을 갖지 않으므로 단선 위험이 방지되면서도 상기 투명 박막의 패터닝의 결과물이 될 수 있다. 특히, 상기 부도체 패턴은 기판으로부터 제거되는 것이 아니라 상기 나노 와이어가 화학적으로 반응하여 형성하는 화학적 패턴이므로, 상기 기판의 모든 영역이 상기 투명 전극 패턴이나 상기 부도체 패턴으로 커버된다. 이에 따라, 상기 투명 전극 패턴과 상기 부도체 패턴의 반사율 차이가 없으므로 상기 투명 전극 패턴의 형상이 시인되는 것을 방지할 수 있다.
또한, 상기 부도체 패턴이 상기 화학적 패턴이므로, 레이저를 이용하여 박막을 제거(ablation)할 때 생성되는 잔류 입자들에 의해서 상기 투명 전극 패턴이 오염되는 것을 원천적으로 방지할 수 있다.
한편, 상기 투명 박막이 광에 반응하는 고분자 전구체를 포함하는 경우에는, 식각 방지막으로 이용되는 별도의 포토 패턴 없이도 상기 투명 박막을 패터닝하여 상기 투명 전극 패턴을 형성할 수 있어 공정을 단순화시킬 수 있다. 이때, 상기 투명 전극 패턴의 에칭 스큐의 길이도 최소화될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
P11, P12: 제1 패턴 P21, P22: 제2 패턴
P3: 제3 패턴 NCP: 투명 전극 패턴
TP, DP: 부도체 패턴 B1, B2, B3: 제1, 제2, 제3 영역
TL: 박막 10: 베이스 기판
20, 22, 170: 투명 박막 30: 포토 패턴
40: 레이저 장치 50: 마스크
23a: 경화 패턴 23b: 비경화 패턴
500: 표시 패널 100: 표시 기판
200: 대향 기판 300: 액정층
PE: 화소 전극 SPE1, SPE2: 제1, 제2 서브 전극

Claims (20)

  1. 베이스 기판 상에 형성되고, 나노 와이어를 포함하는 투명 전극 패턴; 및
    상기 투명 전극 패턴과 동일 평면에 배치되고, 상기 나노 와이어의 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함하는 박막.
  2. 제1항에 있어서, 상기 나노 와이어는
    은(silver, Ag) 또는 구리(copper, Cu)를 포함하는 것을 특징으로 하는 박막.
  3. 제1항에 있어서, 상기 투명 전극 패턴은
    550 nm 파장의 광에 대한 투과율이 85% 내지 95%인 것을 특징으로 하는 박막.
  4. 제1항에 있어서, 상기 투명 전극 패턴의 면저항은 15Ω/□(ohm/square) 내지 110Ω/□이고, 상기 부도체 패턴의 면저항은 1 ㏁/□ 내지 100㏁/□인 것을 특징으로 하는 박막.
  5. 제1항에 있어서, 상기 투명 전극 패턴과 상기 부도체 패턴은 서로 접촉하는 것을 특징으로 하는 박막.
  6. 베이스 기판 상에 나노 와이어를 포함하는 투명 박막을 형성하는 단계; 및
    상기 투명 박막에 상기 나노 와이어의 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 형성하는 단계를 포함하는 박막의 패터닝 방법.
  7. 제6항에 있어서, 상기 부도체 패턴을 형성하는 단계는
    상기 투명 박막의 제1 영역에 포토 패턴을 형성하는 단계; 및
    상기 포토 패턴에 의해 노출된 상기 투명 박막의 제2 영역에 반응 가스를 제공하는 단계를 포함하고,
    상기 부도체 패턴을 형성한 후에 상기 포토 패턴은 제거하는 것을 특징으로 하는 박막의 패터닝 방법.
  8. 제6항에 있어서, 상기 부도체 패턴은 상기 투명 박막의 일부 영역에 국부적으로 레이저를 조사하여 형성하는 것을 특징으로 하는 박막의 패터닝 방법.
  9. 제8항에 있어서, 상기 레이저는
    파장이 330 nm 내지 500 nm이고 펄스 길이가 피코 단위인 펄스 레이저인 것을 특징으로 하는 박막의 패터닝 방법.
  10. 베이스 기판 상에 나노 와이어 및 고분자 전구체 조성물을 포함하는 투명 박막을 형성하는 단계;
    상기 베이스 기판의 제1 영역의 상기 투명 박막 상에 포토 패턴을 형성하는 단계;
    상기 베이스 기판의 제2 영역에서 상기 포토 패턴에 의해 노출된 상기 투명 박막에 광을 조사하는 단계; 및
    상기 제1 영역의 상기 투명 박막과 상기 포토 패턴을 제거하여, 상기 제2 영역에 상기 고분자 전구체 조성물로 형성된 폴리머 및 상기 나노 와이어를 포함하는 투명 전극 패턴을 형성하는 단계를 포함하는 박막의 패터닝 방법.
  11. 제10항에 있어서, 상기 고분자 전구체 조성물은,
    상기 고분자 전구체 조성물 전체 중량에 대해서
    10 중량% 내지 20 중량%의 단일 관능기성 모노머;
    20 중량% 내지 60 중량%의 이관능기성 모노머;
    10 중량% 내지 30 중량%의 다관능기성 모노머;
    3 중량% 내지 5 중량%의 광개시제; 및
    여분의 용매를 포함하는 것을 특징으로 하는 박막의 패터닝 방법.
  12. 베이스 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 교차하는 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터; 및
    나노 와이어를 포함하는 투명 전극 패턴과, 상기 투명 전극 패턴과 동일 평면에 배치되고 상기 나노 와이어의 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함하고, 상기 투명 전극 패턴과 접촉하는 화소 전극을 포함하는 박막 트랜지스터 기판.
  13. 제12항에 있어서, 상기 나노 와이어는
    은(silver, Ag) 또는 구리(copper, Cu)를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  14. 제12항에 있어서, 상기 투명 전극 패턴은
    550 nm 파장의 광에 대한 투과율이 85% 내지 95%인 것을 특징으로 하는 박막 트랜지스터 기판.
  15. 제12항에 있어서, 상기 투명 전극 패턴의 면저항은 15Ω/□(ohm/square) 내지 110Ω/□이고, 상기 부도체 패턴의 면저항은 1 ㏁/□ 내지 100㏁/□인 것을 특징으로 하는 박막 트랜지스터 기판.
  16. 베이스 기판 상에 형성된 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 형성하는 단계; 및
    상기 박막 트랜지스터가 형성된 베이스 기판 상에, 나노 와이어를 포함하는 투명 전극 패턴과, 상기 투명 전극 패턴과 동일 평면에 배치되고 상기 나노 와이어의 염화물 및 불화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 부도체 패턴을 포함하고, 상기 투명 전극 패턴과 접촉하는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에 있어서, 상기 화소 전극을 형성하는 단계는,
    상기 박막 트랜지스터가 형성된 베이스 기판 상에 상기 나노 와이어를 포함하는 투명 박막을 형성하는 단계;
    상기 투명 박막 상에 포토 패턴을 형성하는 단계; 및
    상기 포토 패턴이 형성된 베이스 기판에 반응 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에 있어서, 상기 부도체 패턴은
    상기 투명 박막에 국부적으로 펄스 길이가 피코 단위인 펄스 레이저를 조사하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  19. 베이스 기판 상에 형성된 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터가 형성된 베이스 기판 상에, 나노 와이어 및 고분자 전구체 조성물을 포함하는 투명 박막을 형성하는 단계;
    상기 베이스 기판의 제1 영역의 상기 투명 박막 상에 포토 패턴을 형성하는 단계;
    상기 포토 패턴에 의해 노출된 제2 영역의 상기 투명 박막에 광을 조사하는 단계; 및
    상기 제1 영역의 상기 투명 박막과 상기 포토 패턴을 제거하여, 상기 고분자 전구체 조성물이 중합된 폴리머 및 상기 나노 와이어를 포함하는 투명 전극 패턴을 포함하는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  20. 제19항에 있어서, 상기 고분자 전구체 조성물의 전체 중량에 대해서, 상기 고분자 전구체 조성물은
    10 중량% 내지 20 중량%의 단일 관능기성 모노머;
    20 중량% 내지 60 중량%의 이관능성 모노머;
    10 중량% 내지 30 중량%의 다관능성 모노머;
    3 중량% 내지 5 중량%의 광개시제; 및
    여분의 용매를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020120035793A 2012-04-06 2012-04-06 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 KR101989144B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120035793A KR101989144B1 (ko) 2012-04-06 2012-04-06 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US13/678,313 US9000439B2 (en) 2012-04-06 2012-11-15 Transparent thin film having conductive and nonconductive portions, method of patterning the portions, thin-film transistor array substrate including the thin film and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035793A KR101989144B1 (ko) 2012-04-06 2012-04-06 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130113559A KR20130113559A (ko) 2013-10-16
KR101989144B1 true KR101989144B1 (ko) 2019-06-14

Family

ID=49291587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035793A KR101989144B1 (ko) 2012-04-06 2012-04-06 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법

Country Status (2)

Country Link
US (1) US9000439B2 (ko)
KR (1) KR101989144B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201302556D0 (en) 2013-02-14 2013-03-27 Univ Manchester Thermoelectric materials and devices
KR20160130004A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US20080286488A1 (en) * 2007-05-18 2008-11-20 Nano-Proprietary, Inc. Metallic ink

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907380A (en) * 1997-10-30 1999-05-25 International Business Machines Corporation Liquid crystal cell employing thin wall for pre-tilt control
TW565726B (en) * 2000-11-27 2003-12-11 Asulab Sa Reflective liquid crystal display device with improved display contrast
KR100405977B1 (ko) 2001-12-06 2003-11-14 엘지전자 주식회사 나노 와이어 제조방법
JP2005122108A (ja) * 2003-09-22 2005-05-12 Sharp Corp 液晶表示装置
KR100545028B1 (ko) * 2003-10-10 2006-01-24 엘지.필립스 엘시디 주식회사 박막 패터닝 방법 및 박막 트랜지스터 어레이 기판의 제조방법
KR100638809B1 (ko) 2004-06-22 2006-10-26 희성정밀 주식회사 후막 전계발광 소자용 실버 전극 페이스트 조성물 및 이를이용하여 제조된 전계발광소자
US8080481B2 (en) 2005-09-22 2011-12-20 Korea Electronics Technology Institute Method of manufacturing a nanowire device
TWI381536B (zh) * 2008-08-29 2013-01-01 Univ Nat Taiwan 微奈米結構ｐｎ二極體陣列薄膜太陽能電池及其製作方法
US20120231241A1 (en) * 2009-11-18 2012-09-13 Sharp Kabushiki Kaisha Transparent electrode substrate, precursor transparent electrode substrate, and method for manufacturing transparent electrode substrate
JP4780254B2 (ja) * 2009-12-10 2011-09-28 凸版印刷株式会社 導電性基板およびその製造方法ならびにタッチパネル
WO2011158185A1 (en) * 2010-06-18 2011-12-22 Koninklijke Philips Electronics N.V. Transparent light emitting device with controlled emission
US20120015098A1 (en) * 2010-07-14 2012-01-19 Qian Cheng Carbon nanotube based transparent conductive films and methods for preparing and patterning the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US20080286488A1 (en) * 2007-05-18 2008-11-20 Nano-Proprietary, Inc. Metallic ink

Also Published As

Publication number Publication date
US20130264572A1 (en) 2013-10-10
US9000439B2 (en) 2015-04-07
KR20130113559A (ko) 2013-10-16

Similar Documents

Publication Publication Date Title
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
CN104617114B (zh) 一种阵列基板及其制作方法和显示装置
KR102052165B1 (ko) 터치스크린 패널의 제조방법
US20040263706A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
US10001875B2 (en) Touch panel and method of fabricating the same
US10191331B2 (en) Mask and method of fabricating display device using the mask
TWI234043B (en) Method of manufacturing liquid crystal display
JP2005513808A (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP2005049880A (ja) 薄膜トランジスタ表示板及びその製造方法
US10365776B2 (en) Touch substrate, touch panel, touch display apparatus, mask plate, and fabricating method
US9691790B2 (en) Display substrate and method of manufacturing the same
US8017460B2 (en) Method of manufacturing flat panel display
JP2006119564A (ja) 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
KR101989144B1 (ko) 박막 및 박막의 패터닝 방법, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR101712438B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
JP2016071533A (ja) タッチパネルセンサーの製造方法、タッチパネルセンサー、タッチパネル、及び、タッチパネル表示装置
CN112466931A (zh) 电极结构及其制备方法、薄膜晶体管
KR101146486B1 (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
US8608971B2 (en) Method of manufacturing a display substrate
JP2004163461A (ja) カラーフィルター表示板及びその製造方法とそれを含む反射透過型液晶表示装置
TW202139453A (zh) 半導體裝置
KR100750927B1 (ko) 컬러 필터 기판 및 그 제조 방법과 이를 포함하는반투과형 액정 표시 장치
KR102525586B1 (ko) 포토 마스크 및 포토 마스크를 이용한 반도체 소자의 제조 방법
KR101267067B1 (ko) 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right