KR101979657B1 - Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서 - Google Patents

Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR101979657B1
KR101979657B1 KR1020130085302A KR20130085302A KR101979657B1 KR 101979657 B1 KR101979657 B1 KR 101979657B1 KR 1020130085302 A KR1020130085302 A KR 1020130085302A KR 20130085302 A KR20130085302 A KR 20130085302A KR 101979657 B1 KR101979657 B1 KR 101979657B1
Authority
KR
South Korea
Prior art keywords
analog
digital
sar
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130085302A
Other languages
English (en)
Other versions
KR20150010867A (ko
Inventor
구자승
권오경
김민규
Original Assignee
에스케이하이닉스 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한양대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130085302A priority Critical patent/KR101979657B1/ko
Publication of KR20150010867A publication Critical patent/KR20150010867A/ko
Application granted granted Critical
Publication of KR101979657B1 publication Critical patent/KR101979657B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 SAR 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서에 관한 것으로, 총 아날로그-디지털 변환 시간을 감소시킬 수 있는 SAR 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 SAR 아날로그-디지털 변환 장치는, 제어부로부터의 제어 신호에 따라 픽셀 출력 신호 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 선택하기 위한 선택부; 상기 선택부로부터의 픽셀 출력 신호 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환하기 위한 SAR 아날로그-디지털 변환부; 상기 SAR 아날로그-디지털 변환부로부터의 '픽셀 출력 신호의 아날로그-디지털 변환 결과(즉, 픽셀 출력 신호의 근사값)'를 디지털-아날로그 변환하기 위한 디지털-아날로그 변환부; 픽셀 출력 신호와 상기 디지털-아날로그 변환부로부터의 '픽셀 출력 신호의 근사값'의 차를 구하여 상기 선택부로 전달하기 위한 연산부; 및 상기 SAR 아날로그-디지털 변환부로부터의 아날로그-디지털 변환 결과를 연산하기 위한 디지털 연산부를 포함할 수 있다.

Description

ＳＡＲ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서{SUCCESSIVE APPROXIMATION REGISTER ANALOG-DIGITAL CONVERTING APPARATUS AND CMOS IMAGE SENSOR THTREOF}
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 총 아날로그-디지털 변환 시간을 감소시킬 수 있는 SAR(Successive Approximation Register) 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서에 관한 것이다.
컬럼 패러럴 리드아웃(Column Parallel Readout) 방식의 씨모스 이미지 센서(CIS)를 설계하는데 있어서, 기존에 주로 사용되던 단일-기울기 아날로그-디지털 변환 장치(Single-Slope ADC)의 낮은 해상도 및 긴 아날로그-디지털 변환 시간을 극복하기 위하여 오늘날 SAR(Successive Approximation Register) 아날로그-디지털 변환 장치(ADC : Analog-Digital Converter)가 연구되고 있다.
일반적인 씨모스 이미지 센서(CIS)의 리드아웃 회로를 설계하는데 있어서, 아날로그-디지털(A/D) 변환 시 픽셀 및 리드아웃 회로에 의한 노이즈를 줄이기 위해 동일한 픽셀 출력 신호에 대해 아날로그-디지털 변환을 반복적으로 수행하여 평균을 구하는 오버샘플링을 수행한다.
그런데, 기존의 아날로그-디지털 변환 장치(ADC)는 오버샘플링 시 동일한 아날로그-디지털 변환 동작을 반복적으로 수행하기 때문에 소요되는 총 아날로그-디지털 변환 시간이 한번의 아날로그-디지털 변환 시 소요되는 시간과 오버샘플링 횟수의 곱으로 나타난다.
따라서 기존의 아날로그-디지털 변환 장치(ADC)는 오버샘플링 횟수가 증가할 때 그에 비례하여 총 아날로그-디지털 변환 시간도 같이 증가하는 문제점이 있고, 이러한 문제점으로 인하여 오버샘플링 횟수 증대 및 고속 씨모스 이미지 센서(CIS) 설계에 한계가 있다.
본 발명의 실시예는 첫 번째 아날로그-디지털(A/D) 변환 시에는 일반적인 SAR 아날로그-디지털 변환 동작을 수행하고 두 번째 아날로그-디지털(A/D) 변환 시부터는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환함으로써 총 아날로그-디지털 변환 시간을 감소시킬 수 있는, SAR 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치는, 제어부로부터의 제어 신호에 따라 픽셀 출력 신호 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 선택하기 위한 선택부; 상기 선택부로부터의 픽셀 출력 신호 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환하기 위한 SAR 아날로그-디지털 변환부; 상기 SAR 아날로그-디지털 변환부로부터의 '픽셀 출력 신호의 아날로그-디지털 변환 결과(즉, 픽셀 출력 신호의 근사값)'를 디지털-아날로그 변환하기 위한 디지털-아날로그 변환부; 픽셀 출력 신호와 상기 디지털-아날로그 변환부로부터의 '픽셀 출력 신호의 근사값'의 차를 구하여 상기 선택부로 전달하기 위한 연산부; 및 상기 SAR 아날로그-디지털 변환부로부터의 아날로그-디지털 변환 결과를 연산하기 위한 디지털 연산부를 포함할 수 있다.
본 발명의 일 실시예에 따른 다른 SAR 아날로그-디지털 변환 장치는, 제어부로부터의 제어 신호에 따라 제 1 기준 전압 또는 제 2 기준 전압을 선택하여 커패시터 열로 전달하는 스위치 열; 상기 제어부로부터의 제어 신호에 따라 픽셀 출력 신호를 샘플링하여 비교기로 전달하는 샘플링부; 상기 스위치 열의 출력과 상기 샘플링부의 출력과 연결된 상기 커패시터 열; 상기 커패시터 열의 출력을 기준 전압과 비교하는 상기 비교기; 상기 비교기의 출력을 연산하는 디지털 연산부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 픽셀 신호를 발생하는 픽셀 어레이; 첫 번째 아날로그-디지털 변환 시에 상기 픽셀 어레이에서 발생된 픽셀 출력 신호를 아날로그-디지털 변환하고, 두 번째 아날로그-디지털 변환 시부터 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환하는 SAR(Successive Approximation Register) 아날로그-디지털 변환 장치; 및 상기 SAR 아날로그-디지털 변환 장치로부터의 아날로그-디지털 변환 결과를 이미지 신호 처리하는 이미지 신호 처리부를 포함할 수 있다.
본 발명의 실시예에 따르면, 첫 번째 아날로그-디지털(A/D) 변환 시에는 일반적인 SAR 아날로그-디지털 변환 장치(ADC)와 동일한 동작을 수행하나 두 번째 아날로그-디지털(A/D) 변환 시부터는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환함으로써, 총 아날로그-디지털 변환 시간을 감소(즉, 총 아날로그-디지털 변환 속도를 향상)시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 총 아날로그-디지털 변환 시간을 감소시킴으로써, 기존 기술과 대비하여 오버샘플링 횟수를 증대시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 더 많은 횟수의 오버샘플링이 가능하기 때문에 씨모스 이미지 센서(CIS)의 노이즈를 감소시킬 수 있는 효과가 클 뿐만 아니라 고속 씨모스 이미지 센서(CIS)의 설계에 적용이 용이하다.
도 1은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 픽셀 출력 신호 샘플링 동작을 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 첫 번째 아날로그-디지털(A/D) 변환 완료 후의 연결 관계를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 두 번째 이후의 아날로그-디지털 변환 시의 샘플링 동작을 설명하기 위한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 전하 재분배 동작을 설명하기 위한 회로도이다.
도 6은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 두 번째 이후의 아날로그-디지털 변환 완료 후의 연결 관계를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)를 이용한 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치의 구성도이다.
일반적으로, 기존의 씨모스 이미지 센서(CIS)에서는 동일한 픽셀 출력 신호에 대해 아날로그-디지털 변환을 반복적으로 수행하여 평균을 구하는 오버샘플링을 수행함으로써, 픽셀 및 리드아웃 회로에 의한 노이즈를 감소시킨다.
그런데, 기존의 아날로그-디지털 변환 장치(ADC)는 오버샘플링 시 동일한 픽셀 출력 신호에 대해 아날로그-디지털 변환 동작을 반복적으로 수행하기 때문에 소요되는 총 아날로그-디지털 변환 시간이 한번의 아날로그-디지털 변환 시 소요되는 시간과 오버샘플링 횟수의 곱으로 나타난다.
따라서 기존의 N 비트 SAR 아날로그-디지털 변환 장치(ADC)에서 소요되는 총 아날로그-디지털 변환 시간(TTOT)은 하기의 [수학식 1]과 같다.
Figure 112013065251513-pat00001
이때, TN-BIT는 N 비트 SAR 아날로그-디지털 변환 장치(ADC)에서 한번의 아날로그-디지털 변환 시 소요되는 아날로그-디지털 변환 시간을 나타내고, M은 오버샘플링 횟수를 나타낸다.
따라서 기존의 N 비트 SAR 아날로그-디지털 변환 장치(ADC)는 오버샘플링 횟수가 증가할 때 그에 비례하여 총 아날로그-디지털 변환 시간도 같이 증가하기 때문에 오버샘플링 횟수 증대 및 고속 씨모스 이미지 센서(CIS) 설계에 한계가 있다.
일 예로, 14 비트 SAR 아날로그-디지털 변환 장치(ADC)를 내장한 8.9 Mpixels 60 frames/s 씨모스 이미지 센서(CIS)에 대하여 『S. Matsuo, “8.9-Megapixel Video Image Sensor With 14-b Column-Parallel SA-ADC,” TRANSACTIONS ON ELECTRON DEVICES, VOL. 56, NO. 11, NOVEMBER 2009.』에 그 기술이 상세히 개시되어 있다.
기존의 SAR 아날로그-디지털 변환 장치(ADC)는 14-비트를 분해하는데 있어서 1.7μs의 아날로그-디지털 변환 시간이 소요된다. 이 아날로그-디지털 변환 시간 중에서 SAR 아날로그-디지털 변환 장치(ADC)가 PGA(Programmable Gain Amplifier)의 출력을 샘플링하기 위하여 0.3μs의 시간이 소요되고, 샘플링된 값을 14 비트로 분해하기 위해 1.4μs의 시간이 소요된다. 오버샘플링 시 SAR 아날로그-디지털 변환 장치(ADC)는 매번 동일한 아날로그-디지털 변환 동작을 반복적으로 수행하므로, 소요되는 총 아날로그-디지털 변환 시간은 오버샘플링 횟수에 비례하여 증가한다.
본 발명의 일 실시예에서는 SAR 아날로그-디지털 변환 장치(ADC)를 내장한 컬럼 패러럴 리드아웃 방식에서 오버샘플링을 수행하는데 있어서, 첫 번째 아날로그-디지털(A/D) 변환 시에는 일반적인 SAR 아날로그-디지털 변환 장치(ADC)와 동일한 동작을 수행하나 두 번째 아날로그-디지털(A/D) 변환 시부터는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환함으로써 총 아날로그-디지털 변환 속도를 향상시킬 수 있다. 이때, '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'는 작은 크기를 가지므로 SAR 아날로그-디지털 변환 장치(ADC)의 하위 비트 분해 동작만으로도 분해가 가능하기 때문에 아날로그-디지털 변환 시간을 단축할 수 있다.
이러한 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치에 대하여 도 1을 참조하여 상세히 설명하면, 다음과 같다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치는, SAR 아날로그-디지털 변환 장치에 제어 신호를 제공하기 위한 제어부(10)와, 제어부(10)로부터의 제어 신호에 따라 픽셀 출력 신호(VIN) 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 선택하기 위한 선택부(20)와, 선택부(20)로부터의 픽셀 출력 신호 또는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환하기 위한 SAR 아날로그-디지털(A/D) 변환부(30)와, SAR 아날로그-디지털(A/D) 변환부(30)로부터의 '픽셀 출력 신호의 아날로그-디지털 변환 결과(즉, 픽셀 출력 신호의 근사값)'를 디지털-아날로그 변환하기 위한 디지털-아날로그(D/A) 변환부(40)와, 픽셀 출력 신호와 디지털-아날로그 변환부(40)로부터의 '픽셀 출력 신호의 근사값'의 차를 구하여 선택부(20)로 전달하기 위한 연산부(50)와, SAR 아날로그-디지털 변환부(30)로부터의 아날로그-디지털(A/D) 변환 결과를 연산하여 최종 아날로그-디지털(A/D) 변환 결과를 출력하기 위한 디지털 연산부(60)를 포함한다.
여기서, 제어부(10)는 SAR 아날로그-디지털 변환 장치(ADC) 내에 구비된 제어기일 수도 있고, 또는 씨모스 이미지 센서의 제어기일 수도 있으며, 또는 그 외의 다른 별도의 제어기일 수도 있다.
그리고 선택부(20)는 첫 번째 아날로그-디지털 변환 시에는 제어부(10)로부터의 제어 신호에 따라 픽셀 어레이로부터의 픽셀 출력 신호(VIN)를 선택하여 SAR 아날로그-디지털 변환부(30)로 전달하고, 두 번째 아날로그-디지털 변환 시부터는 제어부(10)로부터의 제어 신호에 따라 연산부(50)로부터의 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 선택하여 SAR 아날로그-디지털 변환부(30)로 전달한다. 이때, 선택부(20)는 일 예로 다중화기(MUX)로 구현할 수 있다.
그리고 SAR 아날로그-디지털(A/D) 변환부(30)는 첫 번째 아날로그-디지털 변환 시에는 일반적인 SAR 아날로그-디지털 변환부와 동일하게 선택부(20)로부터의 픽셀 출력 신호를 아날로그-디지털 변환하여 디지털-아날로그 변환부(40)와 디지털 연산부(60)로 전달하나, 두 번째 아날로그-디지털 변환 시부터는 선택부(20)로부터의 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환하여 디지털 연산부(60)로 전달한다.
그리고 디지털-아날로그(D/A) 변환부(40)는 SAR 아날로그-디지털 변환부(30)로부터 피드백되는 '픽셀 출력 신호의 아날로그-디지털 변환 결과'를 디지털-아날로그 변환하여 '픽셀 출력 신호의 근사값'을 연산부(50)로 전달한다. 이때, '픽셀 출력 신호의 아날로그-디지털 변환 결과'는 픽셀과 리드아웃 회로의 노이즈를 포함하고 있기 때문에 이를 다시 디지털-아날로그(D/A) 변환할 경우 픽셀 출력 신호와 동일값이 아닌 픽셀 출력 신호에 근사한 값을 가진다.
그리고 연산부(50)는 픽셀 어레이로부터의 픽셀 출력 신호와 디지털-아날로그 변환부(40)로부터의 '픽셀 출력 신호의 근사값'의 차를 구하여 선택부(20)로 전달한다. 이때, 연산부(50)는 일 예로 픽셀 어레이로부터의 픽셀 출력 신호에 디지털-아날로그 변환부(40)로부터의 '픽셀 출력 신호의 근사값'의 마이너스(-) 값을 더하여 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 구하기 위한 가산기로 구현할 수 있다.
그리고 디지털 연산부(60)는 SAR 아날로그-디지털 변환부(30)로부터의 아날로그-디지털 변환 결과를 전달받아 두 번째 이후의 아날로그-디지털 변환 결과의 평균을 구하여 첫 번째 아날로그-디지털 변환 결과와 더하여 노이즈를 줄인 최종 아날로그-디지털 변환 결과를 이미지 신호 처리부(ISP)로 출력한다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)는, 오버샘플링 시 매 아날로그-디지털(A/D) 변환마다 동일한 동작을 반복하는 것이 아니라, 처음 아날로그-디지털 변환 시와 이후의 아날로그-디지털 변환 시에 서로 다른 동작을 수행한다. 즉, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서는 두 번째 아날로그-디지털 변환부터 처음 아날로그-디지털 변환 결과를 바탕으로 픽셀 출력 신호에 근사한 값을 생성하고 그 근사값과 픽셀 출력 신호의 차를 아날로그-디지털 변환한다. 이때, 픽셀 출력 신호와 픽셀 출력 신호에 근사한 값의 차는 작은 크기를 가지므로 SAR 아날로그-디지털 변환 장치(ADC)의 하위 비트 분해 동작만으로도 충분히 아날로그-디지털 변환이 가능하다. 따라서 처음 아날로그-디지털(A/D) 변환 이후, 두 번째 아날로그-디지털 변환 동작부터 소요되는 아날로그-디지털 변환 시간을 감소시킬 수 있다.
다음으로, 도 2 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 구간별 동작을 살펴보면, 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 픽셀 출력 신호 샘플링 동작을 설명하기 위한 회로도이고, 도 3은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 첫 번째 아날로그-디지털(A/D) 변환 완료 후의 연결 관계를 나타내는 회로도이며, 도 4는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 두 번째 이후의 아날로그-디지털 변환 시의 샘플링 동작을 설명하기 위한 회로도이고, 도 5는 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 전하 재분배 동작을 설명하기 위한 회로도이며, 도 6은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)의 두 번째 이후의 아날로그-디지털 변환 완료 후의 연결 관계를 나타내는 회로도이다.
도 2 내지 도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)는, SAR 아날로그-디지털 변환 장치에 제어 신호를 제공하기 위한 제어부(도 2 내지 도 6에 도시되지 않음)와, 제어부(10)로부터의 제어 신호에 따라 제 1 기준 전압(VREF) 또는 제 2 기준 전압(-VREF)을 선택하여 커패시터 열로 전달하는 스위치 열과, 제어부(10)로부터의 제어 신호에 따라 픽셀 어레이로부터의 픽셀 출력 신호를 샘플링하여 비교기로 전달하는 샘플링부(샘플링 스위치 및 샘플링 커패시터)와, 스위치 열의 출력과 샘플링부의 출력과 연결된 커패시터 열과, 커패시터 열의 출력을 기준 전압과 비교하는 비교기와, 비교기의 출력을 취합하여 연산하여 최종 아날로그-디지털(A/D) 변환 결과를 출력하는 디지털 연산부(도 2 내지 도 6에 도시되지 않음)를 포함하여 구현할 수 있으며, 그 동작은 다음과 같다.
도 2에 도시된 바와 같이, 첫 번째 아날로그-디지털(A/D) 변환 시 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)는 일반적인 SAR 아날로그-디지털 변환 장치(ADC)와 동일하게 픽셀 출력 신호를 샘플링하고 아날로그-디지털 변환을 수행한다.
도 3에 도시된 바와 같이, 첫 번째 아날로그-디지털(A/D) 변환 완료 후에는 비교 시의 출력에 따라 커패시터 열 밑단을 제 1 기준 전압(VREF) 또는 제 2 기준 전압(-VREF)을 선택하여 연결한다. 이때, 픽셀 출력 신호는 하기의 [수학식 2]와 같이 근사화가 가능하다.
Figure 112013065251513-pat00002
이때, D[N]은 비교기의 비교 결과에 따라 '1' 또는 '-1'의 값을 가진다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)는 두 번째 아날로그-디지털(A/D) 변환부터 일반적인 SAR 아날로그-디지털 변환 장치(ADC)와 다르게 픽셀 출력 신호 샘플링 시 커패시터 열 밑단을 접지(GND) 전압과 연결하지 않고 첫 번째 아날로그-디지털 변환 완료 후 커패시터 열 밑단에 연결된 기준 전압(도 3의 기준 전압 연결)과 반대의 기준 전압을 연결한다.
도 5에 도시된 바와 같이, 두 번째 샘플링 완료 후 커패시터 열 밑단을 접지(GND) 전압과 연결하면 전하 재분배 현상이 발생하여 커패시터 열은 픽셀 출력 신호와 [수학식 2]에 있는 픽셀 출력 신호의 근사값의 차를 출력한다. 이를 통해 도 1의 디지털-아날로그(D/A) 변환부(40)와 두 입력 신호의 차를 구하는 연산부(50)의 기능이 동시에 이루어진다.
이때, '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'는 이상적으로 '0'의 값을 가지나 픽셀과 리드아웃 회로의 노이즈에 의해 그 크기가 아날로그-디지털(A/D) 변환 시마다 매번 달라진다. 따라서 아날로그-디지털 변환을 반복함으로써 노이즈의 발생 정도를 판별하는 것이 가능하다. 디지털 연산부(60)는 노이즈의 발생 정도를 계산하고 이를 제거하여 최종 아날로그-디지털 변환 값을 출력한다.
이러한 동작을 수행함에 있어서 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'는 작은 크기를 가지기 때문에 도 6에 도시된 바와 같이 SAR 아날로그-디지털 변환 장치(ADC)의 하위 비트 분해 동작(하위 단의 커패시터 열만으로 아날로그-디지털 변환을 수행함)만으로 충분히 아날로그-디지털 변환이 가능하다. 따라서 두 번째 아날로그-디지털(A/D) 변환부터 소요되는 시간이 감소되기 때문에 오버샘플링 시 소요되는 시간이 감소된다.
다음으로, 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서 오버샘플링 시 최종 아날로그-디지털 변환 결과를 얻기까지의 연산 과정을 살펴보면, 다음과 같다.
본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서 첫 번째 아날로그-디지털 변환 결과는 하기의 [수학식 3]과 같이 나타낼 수 있다.
Figure 112013065251513-pat00003
이때, D_1st(V_PIX)는 픽셀 출력 신호(V_PIX)에 대한 SAR 아날로그-디지털 변환 장치(ADC)의 첫 번째 아날로그-디지털 변환 결과이고, D_IDEAL(V_PIX)는 얻고자 하는 V_PIX의 이상적인 아날로그-디지털 변환 결과이다. 그리고 D_noise_1은 첫 번째 아날로그-디지털(A/D) 변환 시 픽셀과 리드아웃 회로의 노이즈를 나타낸다.
본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서 두 번째 이후 아날로그-디지털 변환 결과는 하기의 [수학식 4]와 같이 나타낼 수 있다.
Figure 112013065251513-pat00004
이때, V[D_1st(V_PIX)]는 상기 [수학식 3]의 첫 번째 아날로그-디지털 변환 결과(D_1st(V_PIX))를 다시 디지털-아날로그(D/A) 변환한 것을 나타낸 것으로, 노이즈(D_noise_1)를 포함하고 있기 때문에 픽셀 출력 신호에 근사한 값을 가진다. D_Nth(V_PIX - V[D_1st(V_PIX)])는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'에 대한 N 번째 아날로그-디지털 변환 결과이다. D_noise_N은 N 번째 아날로그-디지털 변환을 수행하는데 있어서 픽셀과 리드아웃 회로의 노이즈이다. 상기 [수학식 4]에서 보듯이 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서 두 번째 이후 아날로그-디지털 변환 결과는 N 번째 아날로그-디지털 변환을 수행하는데 있어서 픽셀과 리드아웃 회로의 노이즈(D_noise_N)와 첫 번째 아날로그-디지털 변환을 수행하는데 있어서 픽셀과 리드아웃 회로의 노이즈(D_noise_1)의 차로 나타난다.
본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)에서는 두 번째 이후 아날로그-디지털 변환 결과들을 취합한 후 평균을 구한다. 그 결과는 하기의 [수학식 5]와 같이 나타낼 수 있다.
Figure 112013065251513-pat00005
이때, D_noise_N은 매 아날로그-디지털(A/D) 변환 시 노이즈이므로 평균 시 제거되나 D_noise_1은 항상 일정한 상수이므로 평균값으로 출력된다.
상기 [수학식 3]에서 얻고자 하는 이상적인 아날로그-디지털 변환 결과(D_IDEAL(V_PIX))는 하기의 [수학식 6]과 같이 표현할 수 있다.
Figure 112013065251513-pat00006
따라서 이상적인 아날로그-디지털 변환 결과는 첫 번째 아날로그-디지털 변환 결과(D_1st(V_PIX))에 두 번째 아날로그-디지털(A/D) 변환부터 모든 아날로그-디지털 변환 결과의 평균값(Average(D_Nth(V_PIX - V[D_1st(V_PIX)])))을 더함으로써 구할 수 있다.
도 7은 본 발명의 일 실시예에 따른 SAR 아날로그-디지털 변환 장치(ADC)를 이용한 씨모스 이미지 센서의 구성도이다.
도 7을 참조하여 살펴보면, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는 로우 드라이버(71), 픽셀 어레이(72), SAR 아날로그-디지털 변환 장치(73) 및 이미지 신호 처리부(74)를 포함한다. 여기서, SAR 아날로그-디지털 변환 장치(73)의 구체적인 실시예는 전술한 바와 같으므로, 여기서는 그 기술 요지만을 간략하게 설명하기로 한다.
먼저, 로우 드라이버(71)는 픽셀 어레이(72) 내에 구비된 픽셀들 중 로우 디코더(도면에 도시되지 않음)에 의해 선택된 픽셀들을 구동한다.
그리고 픽셀 어레이(20)는 광소자를 이용하여 빛을 감지하고, 감지된 빛에 대응되는 픽셀 신호를 발생한다. 이때, 픽셀 어레이(20) 내에 구비된 픽셀들 중 로우 디코더에 의해 선택된 픽셀이 픽셀 신호를 출력한다. 이렇게 출력되는 픽셀 신호는 전기적 신호인 아날로그 픽셀 신호로서, 리셋 전압과 신호 전압을 포함한다.
그리고 SAR 아날로그-디지털 변환 장치(73)는 픽셀 어레이(72)에서 발생된 아날로그 픽셀 신호를 입력받고, 입력받은 아날로그 픽셀 신호를 디지털 픽셀 신호로 변환한다. 이때, SAR 아날로그-디지털 변환 장치(73)는 첫 번째 아날로그-디지털(A/D) 변환 시에는 일반적인 SAR 아날로그-디지털 변환 동작을 수행하고 두 번째 아날로그-디지털(A/D) 변환 시부터는 '픽셀 출력 신호와 픽셀 출력 신호의 근사값의 차'를 아날로그-디지털 변환한다. 여기서, SAR 아날로그-디지털 변환 장치(73)는 도 1에 도시된 바와 같은 구성을 가지며, 도 2 내지 도 6에서 설명한 바와 같이 동작한다.
그리고 이미지 신호 처리부(74)는 SAR 아날로그-디지털 변환 장치(73)로부터의 아날로그-디지털 변환 결과를 전달받아 이미지 신호를 처리하며, 그 처리 방식은 공지 기술이므로, 여기서는 그 상세한 설명은 생략하기로 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 제어부 20 : 선택부
30 : SAR 아날로그-디지털 변환부 40 : 디지털-아날로그 변환부
50 : 연산부 60 : 디지털 연산부

Claims (22)

  1. SAR(Successive Approximation Register) 아날로그-디지털 변환 장치에 있어서,
    제어부로부터의 제어 신호에 따라 픽셀 출력 신호 및 상기 픽셀 출력 신호와 픽셀 출력 신호 근사값의 차이인 제1신호 중 하나를 선택하기 위한 선택부;
    상기 선택부로부터의 선택된 신호를 아날로그-디지털 변환하여 디지털 값을 출력하기 위한 SAR 아날로그-디지털 변환부;
    상기 SAR 아날로그-디지털 변환부로부터 출력된 상기 디지털 값을 디지털-아날로그 변환하여 상기 픽셀 출력 신호 근사값을 출력하기 위한 디지털-아날로그 변환부;
    상기 픽셀 출력 신호와 상기 디지털-아날로그 변환부로부터 출력된 상기 픽셀 출력 신호 근사값의 차이를 구하여 얻어진 상기 제1신호를 상기 선택부로 전달하기 위한 연산부; 및
    상기 SAR 아날로그-디지털 변환부로부터 출력된 상기 디지털값을 연산하기 위한 디지털 연산부
    를 포함하는 SAR 아날로그-디지털 변환 장치.
  2. 제 1항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치에 제어 신호를 제공하기 위한 상기 제어부
    를 더 포함하는 SAR 아날로그-디지털 변환 장치.
  3. 제 1항에 있어서,
    상기 선택부는,
    첫 번째 아날로그-디지털 변환 시에 상기 제어부로부터의 제어 신호에 따라 픽셀 어레이로부터의 픽셀 출력 신호를 선택하여 상기 SAR 아날로그-디지털 변환부로 전달하고, 두 번째 아날로그-디지털 변환 시부터 상기 제어부로부터의 제어 신호에 따라 상기 연산부로부터의 상기 제1신호를 선택하여 상기 SAR 아날로그-디지털 변환부로 전달하는 다중화기인, SAR 아날로그-디지털 변환 장치.
  4. 제 1항에 있어서,
    상기 SAR 아날로그-디지털 변환부는,
    첫 번째 아날로그-디지털 변환 시에 상기 선택부로부터의 픽셀 출력 신호를 아날로그-디지털 변환하여 상기 디지털-아날로그 변환부와 상기 디지털 연산부로 전달하고, 두 번째 아날로그-디지털 변환 시부터 상기 선택부로부터의 상기 제1신호를 아날로그-디지털 변환하여 상기 디지털 연산부로 전달하는, SAR 아날로그-디지털 변환 장치.
  5. 제 1항에 있어서,
    상기 연산부는,
    픽셀 어레이로부터의 픽셀 출력 신호에 상기 디지털-아날로그 변환부로부터의 상기 디지털 값의 마이너스(-) 값을 더하여 상기 제1신호를 구하기 위한 가산기인, SAR 아날로그-디지털 변환 장치.
  6. 제 1항에 있어서,
    상기 디지털 연산부는,
    상기 SAR 아날로그-디지털 변환부로부터의 아날로그-디지털 변환 결과를 전달받아 두 번째 이후의 아날로그-디지털 변환 결과의 평균을 구하여 첫 번째 아날로그-디지털 변환 결과와 더하여 최종 아날로그-디지털 변환 결과를 이미지 신호 처리부로 출력하는, SAR 아날로그-디지털 변환 장치.
  7. 제 1항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 아날로그-디지털(A/D) 변환부터 샘플링 시 첫 번째 아날로그-디지털 변환 완료 후 연결된 기준 전압과 반대의 기준 전압을 연결하는, SAR 아날로그-디지털 변환 장치.
  8. 제 1항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 샘플링 완료 후 접지 전압을 연결하여 전하 재분배를 수행하여 상기 연산부에서 상기 제1신호가 출력되도록 하는, SAR 아날로그-디지털 변환 장치.
  9. 제 1항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 아날로그-디지털 변환부터 하위 비트 분해 동작을 수행하는, SAR 아날로그-디지털 변환 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 씨모스 이미지 센서에 있어서,
    픽셀 신호를 발생하는 픽셀 어레이;
    첫 번째 아날로그-디지털 변환 시에 상기 픽셀 어레이에서 발생된 픽셀 출력 신호를 아날로그-디지털 변환한 뒤 디지털-아날로그 변환을 통해 픽셀 출력 신호 근사값을 구하고, 두 번째부터 N(N은 2이상의 정수)번째까지 아날로그-디지털 변환 시부터 상기 픽셀 출력 신호와 상기 픽셀 출력 신호 근사값의 차이를 구하여 얻어진 제1신호를 아날로그-디지털 변환하는 SAR(Successive Approximation Register) 아날로그-디지털 변환 장치; 및
    상기 SAR 아날로그-디지털 변환 장치로부터의 아날로그-디지털 변환 결과를 이미지 신호 처리하는 이미지 신호 처리부
    를 포함하는 씨모스 이미지 센서.
  17. 제 16항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    제어부로부터의 제어 신호에 따라 픽셀 출력 신호 및 상기 픽셀 출력 신호와 상기 픽셀 출력 신호의 근사값의 차이인 상기 제1신호 중 하나를 선택하기 위한 선택부;
    상기 선택부로부터 선택된 신호를 아날로그-디지털 변환하여 디지털 값을 출력하기 위한 SAR 아날로그-디지털 변환부;
    상기 SAR 아날로그-디지털 변환부로부터 출력된 상기 디지털 값을 디지털-아날로그 변환하여 상기 픽셀 출력 신호 근사값을 출력하기 위한 디지털-아날로그 변환부;
    상기 픽셀 출력 신호와 상기 디지털-아날로그 변환부로부터 출력된 상기 픽셀 출력 신호 근사값의 차이를 구하여 얻어진 상기 제1신호를 상기 선택부로 전달하기 위한 연산부; 및
    상기 SAR 아날로그-디지털 변환부로부터 출력된 상기 디지털 값을 연산하기 위한 디지털 연산부
    를 포함하는 씨모스 이미지 센서.
  18. 제 17항에 있어서,
    상기 SAR 아날로그-디지털 변환부는,
    첫 번째 아날로그-디지털 변환 시에 상기 선택부로부터의 픽셀 출력 신호를 아날로그-디지털 변환하여 상기 디지털-아날로그 변환부와 상기 디지털 연산부로 전달하고, 두 번째 아날로그-디지털 변환 시부터 상기 선택부로부터의 상기 제1신호를 아날로그-디지털 변환하여 상기 디지털 연산부로 전달하는, 씨모스 이미지 센서.
  19. 제 17항에 있어서,
    상기 디지털 연산부는,
    상기 SAR 아날로그-디지털 변환부로부터의 아날로그-디지털 변환 결과를 전달받아 두 번째 이후의 아날로그-디지털 변환 결과의 평균을 구하여 첫 번째 아날로그-디지털 변환 결과와 더하여 최종 아날로그-디지털 변환 결과를 이미지 신호 처리부로 출력하는, 씨모스 이미지 센서.
  20. 제 17항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 아날로그-디지털(A/D) 변환부터 샘플링 시 첫 번째 아날로그-디지털 변환 완료 후 연결된 기준 전압과 반대의 기준 전압을 연결하는, 씨모스 이미지 센서.
  21. 제 17항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 샘플링 완료 후 접지 전압을 연결하여 전하 재분배를 수행하여 상기 연산부에서 상기 제1신호가 출력되도록 하는, 씨모스 이미지 센서.
  22. 제 17항에 있어서,
    상기 SAR 아날로그-디지털 변환 장치는,
    두 번째 아날로그-디지털 변환부터 하위 비트 분해 동작을 수행하는, 씨모스 이미지 센서.
KR1020130085302A 2013-07-19 2013-07-19 Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서 Active KR101979657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130085302A KR101979657B1 (ko) 2013-07-19 2013-07-19 Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130085302A KR101979657B1 (ko) 2013-07-19 2013-07-19 Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20150010867A KR20150010867A (ko) 2015-01-29
KR101979657B1 true KR101979657B1 (ko) 2019-05-17

Family

ID=52482450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130085302A Active KR101979657B1 (ko) 2013-07-19 2013-07-19 Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서

Country Status (1)

Country Link
KR (1) KR101979657B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102682129B1 (ko) 2018-12-20 2024-07-09 삼성전자주식회사 Adc, 집적 회로, 및 센서 시스템
CN114945078B (zh) * 2022-06-08 2024-09-10 上海交通大学 融合感知与计算的cmos图像传感系统的可变像素增益方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758310B1 (ko) * 2011-01-11 2017-07-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US8593325B2 (en) * 2011-11-02 2013-11-26 Semtech Corporation Successive approximation analog-to-digital conversion

Also Published As

Publication number Publication date
KR20150010867A (ko) 2015-01-29

Similar Documents

Publication Publication Date Title
JP6164846B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9450596B2 (en) Ramp and successive approximation register analog to digital conversion methods, systems and apparatus
JP3962788B2 (ja) Ａ／ｄ変換アレイ及びイメージセンサ
TWI578711B (zh) 用於執行具有改良類比至數位轉換器線性之相關多重取樣的方法及系統
US8218038B2 (en) Multi-phase black level calibration method and system
JP2015012396A (ja) アナログデジタル変換器および固体撮像装置
JP2010103913A (ja) Ａ／ｄ変換器、及びそれを備えた固体撮像装置
CN109698918B (zh) 单斜率比较装置及包括其的模数转换装置和cmos图像传感器
KR20190020408A (ko) 고 선형성의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
CN105960798A (zh) 适合用于成像阵列的可变增益列放大器
US9967499B2 (en) Readout circuit for image sensors
US10079989B2 (en) Image capturing device
US7978115B2 (en) System and method for analog-to-digital conversion
KR20150113404A (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR20180043070A (ko) 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
KR20190021664A (ko) 고해상도 및 고속의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
US20190182445A1 (en) Analog-to-digital converters for phase-detection autofocus image sensors
KR101979657B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치와 그에 따른 씨모스 이미지 센서
KR102105612B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
JP6805753B2 (ja) 撮像装置
KR101512810B1 (ko) 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법
US8564697B2 (en) Black level calibration method and system
KR101905105B1 (ko) 저잡음 이미지 센싱 장치
KR101816710B1 (ko) Dual Aperture 이미지 센서의 동작 방법
JP2006128752A (ja) Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130719

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171211

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130719

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181212

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190411

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190513

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190514

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220426

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230425

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240425

Start annual number: 6

End annual number: 6