KR101512810B1 - 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법 - Google Patents

오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법 Download PDF

Info

Publication number
KR101512810B1
KR101512810B1 KR1020130093022A KR20130093022A KR101512810B1 KR 101512810 B1 KR101512810 B1 KR 101512810B1 KR 1020130093022 A KR1020130093022 A KR 1020130093022A KR 20130093022 A KR20130093022 A KR 20130093022A KR 101512810 B1 KR101512810 B1 KR 101512810B1
Authority
KR
South Korea
Prior art keywords
column
switch
capacitor
signal
terminal
Prior art date
Application number
KR1020130093022A
Other languages
English (en)
Other versions
KR20150017132A (ko
Inventor
전성채
김종부
권오경
신민석
허영
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020130093022A priority Critical patent/KR101512810B1/ko
Publication of KR20150017132A publication Critical patent/KR20150017132A/ko
Application granted granted Critical
Publication of KR101512810B1 publication Critical patent/KR101512810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 X-선 등의 방사선을 검출하여 영상을 획득하기 위한 이미지 센서의 픽셀들로부터 각 컬럼에서 순차적으로 신호를 독출하는 노멀 모드(normal mode)와 두 컬럼의 복수의 이웃 픽셀들에 대한 신호들을 전하 합산(charge summation) 효과를 얻도록 독출하는 비닝 모드(binning mode)를 지원하되, 비닝 모드에서 별도의 전하 합산 회로가 필요 없이도 오버샘플링(oversampling)을 통하여 디지털 CDS 방식에 의한 전하 합산 방식을 지원하여 저선량에서도 고감도(high sensitivity)로 픽셀 신호를 독출면서도 독출 속도를 향상시킬 수 있는 이미지 센서의 구동 회로 및 방법을 제공하는 데 있다.

Description

오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법 {Image Sensor Driving Circuit and Method for Supporting Binning through Oversampling}
본 발명은 이미지 센서의 구동 회로 및 방법에 관한 것으로서, 특히, 이미지 센서의 독출(readout) 회로에서 오버샘플링(oversampling)을 통하여 별도의 전하 합산 회로가 필요 없이도 디지털 CDS 방식에 의한 비닝 기능을 지원하여 독출 속도를 향상시키며 저선량에서도 고감도(high sensitivity)로 픽셀 신호를 독출할 수 있는 이미지 센서의 구동 회로 및 방법에 관한 것이다.
일반적으로 환자의 암이나 기타 환부의 상태를 진단하기 위하여 X-선을 환부에 조사하고 해당 영상을 획득하는 기술을 이용한다. X-선 촬영 기술에는 일반적인 아날로그 필름에 정지 영상을 획득하는 GR(General Radiography) 방식과 이미지 판에 조사되는 X-선을 소정 리더기로 읽어 영상을 디지털화하는 CR(Computed Radiography) 방식 등이 널리 사용되고 있다. 이외에도, 최근에는 반도체 이미지 센서를 이용해 직접 X-선을 감지하여 영상을 디지털화하는 DR(Digital Radiography) 방식도 등장하였다. DR 방식에 있어서 최근에 반도체 이미지 센서를 이용한 다양한 방사선 진단 기기들이 개발 및 상품화되고 있다. 이와 같은 반도체 이미지 센서를 이용한 방사선 진단 방식은 그 편리함으로 인해 유방암이나 기타 환부의 상태를 진단하기 위하여 널리 보급될 전망이다.
이러한 반도체 이미지 센서의 동작 시에 픽셀들로부터 광전변환 신호를 독출하기 위하여 다양한 방법이 시도되고 있다. 예를 들어, 대표적으로 shared pixel(전하 공유 방식 픽셀) 구조에서 플로팅 확산(floating diffusion) 영역에서 전하를 합산하는 방식, 드문드문 픽셀 신호들을 읽어들이는 sparse readout 방식 등이 존재한다. 하지만, 3-TR 픽셀 구조에서는 픽셀 사이즈가 커지면서 위와 같은 shared pixel 구조를 이용한 전하 합산 방식이 적용되기 어려우며, sparse readout 방식의 적용 시에도 독출 속도는 개선할 수 있으나 전하 합산 방식을 채용하지 못하므로, 보다 빠르고 안정적이며 효과적으로 저선량에서도 고감도(high sensitivity)로 픽셀 신호를 독출할 수 있도록 3-TR 픽셀 구조에 전하 합산 방식을 채용할 수 있는 비닝 처리 방식이 요구되고 있다.
종래의 이미지 센서의 구동 회로와 관련된 기술은 한국특허출원번호10-2009-0116245, 10-2011-0131620, 10-2009-0116245, 10-2011-0131620등이 있음을 밝혀둔다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, X-선 등의 방사선을 검출하여 영상을 획득하기 위한 이미지 센서의 픽셀들로부터 각 컬럼에서 순차적으로 신호를 독출하는 노멀 모드(normal mode)와 두 컬럼의 복수의 이웃 픽셀들에 대한 신호들을 전하 합산(charge summation) 효과를 얻도록 독출하는 비닝 모드(binning mode)를 지원하되, 비닝 모드에서 별도의 전하 합산 회로가 필요 없이도 오버샘플링(oversampling)을 통하여 디지털 CDS 방식에 의한 전하 합산 방식을 지원하여 저선량에서도 고감도(high sensitivity)로 픽셀 신호를 독출면서도 독출 속도를 향상시킬 수 있는 이미지 센서의 구동 회로 및 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 본 발명의 일면에 따른, 로우 라인을 선택하는 스캔 드라이버와 상기 스캔 드라이버가 선택하는 로우 라인의 픽셀들로부터 광전변환신호를 독출하는 컬럼 드라이버를 포함하고, 상기 컬럼 드라이버는, 상기 스캔 드라이버의 노멀 모드 또는 비닝 모드 동작에 따라, 상기 노멀 모드에서는 멀티플렉서를 통해 교대로 출력되는 오드와 이븐 픽셀에 대한 신호를 순차로 커패시터 일측 단자로 받아 상기 커패시터 타측 단자를 통해 ADC(Analog-Digital Converter)로 입력하여 각 컬럼의 디지털 데이터를 획득하고, 상기 비닝 모드에서는 제1컬럼에서 멀티플렉서를 통해 출력되는 제1오드 픽셀과 제1이븐 픽셀에 대한 신호, 및 상기 제1컬럼에 인접한 제2컬럼의 멀티플렉서를 통해 출력되는 제2오드 픽셀과 제2이븐 픽셀에 대한 신호를, 미리 정해진 순서에 따라 상기 제1컬럼의 커패시터 일측 단자로 받아 상기 제1컬럼의 커패시터 타측 단자를 통해 상기 제1컬럼의 ADC로 입력하여 디지털 데이터를 획득하되, 상기 노멀 모드에서는 상기 제1컬럼과 상기 제2컬럼 사이의 비닝 스위치를 턴오프시키고, 상기 비닝 모드에서는 상기 제2오드 픽셀과 제2이븐 픽셀에 대한 신호가 턴온된 상기 비닝 스위치를 통해 상기 제1컬럼의 커패시터 일측 단자로 전달되도록 하며, 각 컬럼의 시그마-델타 ADC인 상기 ADC에서, 상기 커패시터 일측 단자로 샘플링되는 해당 픽셀 신호를 복수회 디지털 처리한 값들에 대하여 디지털 CDS(Correlated Double Sampling) 방식으로 상기 노멀 모드와 상기 비닝 모드에 대한 해당 디지털 데이터를 생성하는 것을 특징으로 한다.
각 컬럼의 상기 ADC는, 상기 커패시터 타측 단자에 일단이 연결된 제1스위치의 타단과 제1전압(VREFP _ amp)에 두 입력 단자가 연결된 증폭기; 상기 커패시터 타측 단자와 상기 제1전압(VREFP _ amp) 사이에 연결된 제2스위치; 상기 제1스위치의 타단과 상기 증폭기 출력 사이에 연결된 피드백 커패시터와 리셋을 위한 제3스위치; 제2전압(VCM)과 상기 증폭기 출력을 비교하는 비교기; 상기 비교기 출력으로부터 스위치 선택 신호를 생성하는 시그마-델타 로직 블록; 상기 커패시터 일측 단자와 제3전압(VREFP) 사이에 연결되며 상기 스위치 선택 신호의 제어를 받는 제4스위치; 상기 커패시터 일측 단자와 제2전압(VREFN) 사이에 연결되며 상기 스위치 선택 신호의 제어를 받는 제5스위치; 상기 커패시터 일측 단자와 상기 제2전압(VCM) 사이에 연결된 제6스위치; 상기 비교기 출력 2m개의 출력에 대응되는 m(m은 자연수) 비트의 디지털 데이터를 출력하는 결정 필터를 포함한다.
상기 제2스위치가 턴온될 때, 상기 커패시터 일측 단자에 픽셀 신호를 샘플링하고, 상기 제1스위치가 턴온되고, 상기 제4스위치 또는 상기 제5스위치가 턴온될 때, 상기 커패시터 타측 단자를 통해 해당 픽셀 신호를 상기 증폭기로 전달하는 과정을 (2m-1)번 반복 수행하고, 마지막으로 상기 제2스위치와 상기 제 6스위치가 턴온될 때, 상기 커패시터 일측 단자에 VCM 를 샘플링하고, 상기 제1스위치 턴온될 때, 상기 커패시터 타측 단자를 통해 해당 VCM를 상기 증폭기로 전달하는 과정을 1번 수행한 후, 상기 결정 필터가 상기 m 비트의 디지털 데이터를 출력한다.
상기 노멀 모드에서, 각 컬럼의 시그마-델타 ADC인 상기 ADC에서, 픽셀 신호를 2m번 샘플링하여 처리한 디지털값들에 대한 디지털 CDS 방식의 m(m은 자연수) 비트의 디지털 데이터를 생성하고, 상기 비닝 모드에서, 시그마-델타 ADC인 상기 제1컬럼의 상기 ADC에서, 상기 제1컬럼의 오드 픽셀, 상기 제2컬럼의 오드 픽셀, 상기 제1컬럼의 이븐 픽셀, 및 상기 제2컬럼의 이븐 픽셀에 대한 신호를, 각각 2m번 샘플링하여 처리한 디지털값들에 대한 디지털 CDS 방식의 m 비트의 디지털 데이터를 생성한다.
상기 스캔 드라이버는 상기 노멀 모드 동작을 위한 로우 라인 선택 주기가 상기 비닝 모드 동작을 위한 로우 라인 선택 주기의 2배가 되도록 제어한다.
그리고, 본 발명의 다른 일면에 따른, 로우 라인을 선택하는 스캔 드라이버와 상기 스캔 드라이버가 선택하는 로우 라인의 픽셀들로부터 광전변환신호를 독출하는 컬럼 드라이버를 포함하는 이미지 센서의 구동하는 방법에 있어서, 상기 컬럼 드라이버는, 상기 스캔 드라이버의 노멀 모드 동작에 따라, 멀티플렉서를 통해 교대로 출력되는 오드와 이븐 픽셀에 대한 신호를 순차로 커패시터 일측 단자로 받아 상기 커패시터 타측 단자를 통해 ADC(Analog-Digital Converter)로 입력하여 각 컬럼의 디지털 데이터를 획득하는 단계; 및 상기 컬럼 드라이버는, 상기 스캔 드라이버의 비닝 모드 동작에 따라, 제1컬럼에서 멀티플렉서를 통해 출력되는 제1오드 픽셀과 제1이븐 픽셀에 대한 신호, 및 상기 제1컬럼에 인접한 제2컬럼의 멀티플렉서를 통해 출력되는 제2오드 픽셀과 제2이븐 픽셀에 대한 신호를, 미리 정해진 순서에 따라 상기 제1컬럼의 커패시터 일측 단자로 받아 상기 제1컬럼의 커패시터 타측 단자를 통해 상기 제1컬럼의 ADC로 입력하여 디지털 데이터를 획득하는 단계를 포함하고, 상기 노멀 모드에서는 상기 제1컬럼과 상기 제2컬럼 사이의 비닝 스위치를 턴오프시키고, 상기 비닝 모드에서는 상기 제2오드 픽셀과 제2이븐 픽셀에 대한 신호가 턴온된 상기 비닝 스위치를 통해 상기 제1컬럼의 커패시터 일측 단자로 전달되도록 하며, 각 컬럼의 시그마-델타 ADC인 상기 ADC에서, 상기 커패시터 일측 단자로 샘플링되는 해당 픽셀 신호를 복수회 디지털 처리한 값들에 대하여 디지털 CDS(Correlated Double Sampling) 방식으로 상기 노멀 모드와 상기 비닝 모드에 대한 해당 디지털 데이터를 생성하기 위한 것을 특징으로 한다.
본 발명에 따른 이미지 센서의 구동 회로 및 방법에 따르면, X-선 등의 방사선을 검출하여 영상을 획득하기 위한 이미지 센서의 픽셀들로부터 각 컬럼에서 순차적으로 신호를 독출하는 노멀 모드(normal mode)를 지원하며, 별도의 전하 합산 회로가 필요 없이도 오버샘플링(oversampling)을 통하여 디지털 CDS 방식에 의해 두 컬럼의 픽셀들에 대한 신호들을 전하 합산(charge summation) 효과를 얻도록 독출하는 비닝 모드(binning mode)를 지원할 수 있고, 저선량에서도 고감도(high sensitivity)로 픽셀 신호를 독출하기 위한 비닝 모드에서 일반 모드 보다 저조도에서 센서의 감광도는 4배 증가하며, 프레임 레이트(frame rate)도 두 배 증가시킬 수 있다.
도 1은 본 발명의 CDS(Correlated Double Sampling) 방식을 설명하기 위한 도면이다.
도 2는 본 발명의 오버샘플링을 통한 비닝 방식을 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 이미지 센서의 2*2 비닝 모드 구현을 위한 ADC 입력단의 블록도이다.
도 4는 본 발명의 일실시예에 따른 m-비트 시그마-델타(sigma-delta) ADC의 회로도이다.
도 5는 본 발명의 일실시예에 따른 3-비트 시그마-델타(sigma-delta) ADC의 일반 모드 타이밍도이다.
도 6은 본 발명의 일실시예에 따른 3-비트 시그마-델타(sigma-delta) ADC의 일반 모드와 비닝 모드에서의 타이밍 비교도이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
먼저, 본 발명에서 이미지 센서는 입사되는 X-선을 포함한 방사선 등(다른 방사선, 자외선, 레이저 등 가능)에 대하여 광전변환하여 해당 전기적 신호를 생성함으로써 해당 영상을 획득하기 위한 모듈로서, 광전 변환 픽셀들이 형성되고 3-TR(트랜지스터) 등으로 구동되는 2차원 어레이 형태의 픽셀 어레이를 포함하며, 행 방향의 로우 라인(row line)을 순차 선택하여 선택된 로우 라인에 형성된 픽셀들이 외부로부터 입사되는 광을 감지하도록 활성화시키는 스캔 드라이버(scan driver)와, 스캔 드라이버가 선택하는 해당 로우 라인의 픽셀들로부터 각 컬럼에서 광전변환신호를 독출하도록 제어하는 컬럼 드라이버(column driver)를 포함한다.
본 발명에서는, 컬럼 드라이버의 이븐 컬럼(even column), 오드 컬럼(odd column)에서 이븐 로우(even row), 오드 로우(odd row)의 신호선을 일반(normal) 모드와 비닝(binning) 모드에서 각각 다른 방식으로 ADC(Analog-Digital Converter)의 입력단에 연결되도록 하며(도 3참조), ADC의 독출(readout) 회로에서, 일반 모드에서는 이븐 로우(even row), 오드 로우(odd row)의 신호를 순차적으로 로우 선택 주기(Row Selection Period) 마다 번갈아가며 오버샘플링(oversampling)하고 비닝 모드에서는 로우 선택 주기(Row Selection Period) 동안 이븐 컬럼(even column)과 오드 컬럼(odd column)의 각 이븐 로우(even row), 오드 로우(odd row)의 신호인 4 전압을 오버샘플링(oversampling)하여 디지털 방식으로 전하 합산(charge summation)이 이루어지도록 하여 일반 모드 보다 저조도에서 센서의 감광도가 4배 증가하며, 프레임 레이트(frame rate)도 두 배 증가시킬 수 있도록 하였다.
도 1은 본 발명의 CDS(Correlated Double Sampling) 방식을 설명하기 위한 도면이다. 하나의 픽셀에서 리셋(reset) 되었을 때의 전압(VRST)과 X-선 등 빛을 받아서 일정한 전압을 형성했을 때의 전압(VSIG)이 따로따로 출력되면, 그 차이의 입력 신호를 인식하는 방법을 CDS라 한다. 아날로그적으로 VRST에서 VSIG를 뺀 전압을 AD 변환하는 아날로그 CDS 방식에 의한 AD 변환이 사용되기도 하지만, 하기하는 바와 도 3, 4에서 본 발명의 ADC는 VRST과 VSIG를 각각 AD 변환한 뒤 각각의 디지털 값을 빼 주는 효과를 얻도록 한 디지털 CDS 방식에 의한 AD 변환을 예로 들어 설명한다.
도 2는 본 발명의 오버샘플링을 통한 비닝 방식을 설명하기 위한 도면이다.
일반 모드에서 디지털 CDS 방식을 통하여 픽셀의 값을 구할 때 오버샘플링을 해서 VRST을 얻고, 오버샘플링을 해서 VSIG를 얻은 뒤에 그 차이를 구한 값이 A라고 할 때, 비닝 모드에서는 비닝하려는 픽셀 수만큼 각각 VRST과 VSIG를 일반 모드와 같이 샘플링 한다. 예를 들어 2*2(2로우, 2컬럼)비닝을 하고자 한다면, 일반모드에서 2m번 샘플링(제1컬럼에서 오드 로우(odd row), 이븐 로우(even row) 각각에 대해 VRST1과 VSIG1, VRST2와 VSIG2, 제2컬럼에서 오드 로우(odd row), 이븐 로우(even row) 각각에 대해 VRST3와 VSIG3, VRST4와 VSIG4)을 수행했다면, 비닝 모드에서는 하기하는 바와 같이 2*2(2로우, 2컬럼) 4개의 픽셀에 대한 신호 합산을 위하여 위의 각 8 신호에 대한 샘플링, 즉, 총 (2m*8)번 샘플링을 수행한다. 비닝 동작을 통해서 각 픽셀의 신호량을 더하는 기능을 수행할 수 있다.
도 3은 본 발명의 일실시예에 따른 이미지 센서의 2*2 비닝 모드 구현을 위한 ADC 입력단의 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 이미지 센서의 컬럼 드라이버에서, 하나의 컬럼에서 출력된 순차적인 오드, 이븐 로우 각각의 픽셀(예, ISRC1, ISRC2) 동작에 따른 신호(예, COL[n]_ODDrow, COL[n]_EVENrow)가 다른 신호선으로 연결된 각각의 버퍼(예, BUF1, BUF2)를 통해 하나의 멀티플렉서(110) 입력에 연결되며, 스캔 드라이버의 로우 선택 신호(예, Row_sel)에 따라 멀티플렉서(110)에서 이븐, 오드 로우 중 하나의 신호를 번갈아 선택하여 제1스위치 블록(120)으로 출력한다. 스위치 블록(120)은 제어 신호(예, Ph1_L)에 따라 커패시터(예, Cs1) 일측으로 출력하며, 커패시터(Cs1) 타측 전압이 제2스위치 블록(130)의 제어를 받아 ADC 입력으로 된다.
이와 같은 본 발명의 일실시예에 따른 이미지 센서의 컬럼 드라이버에서, 일반 모드에서는 예를 들어, n번째 컬럼에서 홀수번째 로우 선택 주기(Row Selection Period)에서는 COL[n]_ODDrow 신호가 버퍼(BUF1)와 멀티플렉서(110)를 통해 제1스위치 블록(120), 커패시터(Cs1), 제2스위치 블록(130) 거쳐 ADC 입력되며, 마찬가지로 n+1번째 컬럼에서도 유사하게 COL[n+1]_ODDrow 신호가 해당 ADC로 입력된다. 마찬가지로, 일반 모드에서, n번째 컬럼과 n+1번째 컬럼에서 짝수번째 로우 선택 주기(Row Selection Period)에서는 COL[n]_EVENrow 신호와 COL[n+1]_EVENrow 신호가 ADC로 입력된다.
비닝 모드에서는 홀수번째 로우 선택 주기 및 짝수번째 로우 선택 주기를 포함한 모든 로우 선택이 액티브되는 시간에, 4개의 버퍼(BUF1,2,3,4)를 통해서 전달된 오드 2개, 이븐 2개 신호가 하나의 신호씩 순차적으로 커패시터(예, Cs1)로 전달되되, 인접 컬럼의 오드, 이븐 픽셀은 비닝 제어 신호(BIN_SW)에 의해 액티브되는 스위치(150)를 통해 커패시터(예, Cs1)로 전달되며 이는 제2스위치 블록(130) 거쳐 n번째 컬럼 회로의 ADC[n] 입력이 된다. 비닝 모드에서는 n번째 컬럼 회로와 n+1번째 컬럼 회로 중, 예를 들어, n+1번째 컬럼의 커패시터(예, Cs2) 이하의 회로 즉, n+1번째 컬럼의 제2스위치 블록, ADC[n+1]의 동작은 무시되고, n번째 컬럼 회로의 ADC[n] 출력이 영상 획득을 위한 신호로 사용될 수 있다.
도 4는 본 발명의 일실시예에 따른 m-비트 시그마-델타(sigma-delta) ADC의 회로도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 시그마-델타(sigma-delta) ADC는, 커패시터(Cs1) 타측 단자에 일단이 연결된 제2스위치 블록(130)의 제1스위치(ph2p 신호 제어 받음)의 타단과 전압(VREFP _ amp) 에 두 입력 단자가 연결된 증폭기(191); 커패시터(Cs1) 타측 단자와 전압(VREFP _ amp) 사이에 연결된 제2스위치(ph1p 신호 제어 받음); 상기 제1스위치의 타단과 증폭기(191) 출력 사이에 연결된 피드백 커패시터(CF)와 리셋을 위한 제3스위치(ph_rst 신호 제어 받음); 전압(VCM)과 증폭기(191) 출력(Dout)을 비교하는 비교기(192); 비교기(192) 출력으로부터 스위치 선택 신호(Ph2_REFP/ Ph2_REFN)를 생성하는 시그마-델타 로직 블록(194); 커패시터(Cs1) 일측 단자와 전압(VREFP) 사이에 연결되며 스위치 선택 신호의 제어를 받는 제4스위치(Ph2_REFP 액티브시 턴온); 커패시터(Cs1) 일측 단자와 전압(VREFN) 사이에 연결되며 스위치 선택 신호의 제어를 받는 제5스위치(Ph2_REFN 액티브시 턴온); 커패시터(Cs1) 일측 단자와 전압(VCM) 사이에 연결된 제6스위치(Ph1_CM 신호 제어 받음); 비교기(192) 출력 2m개의 출력에 대응되는 m(m은 자연수) 비트의 디지털 데이터를 출력하는 결정 필터(193)를 포함한다.
일반 모드에서는 각 컬럼의 멀티플렉서(110)를 통해 스캔 드라이버의 로우 선택 신호(예, Row_sel)에 따라 로우 선택 주기(Row Selection Period)마다 VODDcol_ODDrow와 VODDcol _ EVENrow(도 3에서, COL[n]_ODDrow, COL[n]_EVENrow 참조)를 교대로 샘플링하여 제1스위치 블록(120)으로 출력하고, 제1스위치 블록(120)은 제어 신호(예, Ph1_L)에 따라 커패시터(예, Cs1) 일측으로 출력하며, 커패시터(Cs1) 타측 전압이 제2스위치 블록(130)의 제어를 받아 ADC의 증폭기(191) 입력으로 된다.
비닝 모드에서는 비닝 제어 신호(BIN_SW)에 의해 액티브되는 스위치(150)를 통해 커패시터(예, Cs1) 일측으로 출력되는 신호가 4개, 즉, 두 컬럼에서 나오는 각각의 오드, 이븐 신호(VODDcol _ ODDrow, VODDcol _ EVENrow과 VEVENcol _ ODDrow, VEVENcol _ EVENrow)가 하나씩 순차적으로(예, 제1컬럼의 VODDcol _ ODDrow, 제2컬럼의 VEVENcol _ ODDrow, 제1컬럼의 VODDcol_EVENrow, 제2컬럼의 VEVENcol _ EVENrow)(도 3에서, COL[n]_ODDrow, COL[n+1]_ODDrow, COL[n]_EVENrow, COL[n+1]_EVENrow 참조) 오버샘플링하여 커패시터(예, Cs1) 일측 단자로 출력한다. 스캔 드라이버의 로우 선택 신호(예, Row_sel)에 따라 제어되는 멀티플렉서(110,111)와 제어 신호(예, Ph1_L)에 따라 제어되는 제1스위치 블록(120)의 동작으로 이와 같은 오버샘플링이 가능하다. 커패시터(Cs1) 타측 단자 전압은 의 제어를 받아 ADC의 증폭기(191) 입력으로 된다.
위에서도 기술한 바와 같이 일반 모드에서는 로우 선택 주기(Row Selection Period)마다 두 개의 컬럼에서 각각 2m번의 샘플링 동작을 수행하며, 비닝 모드에서는 4개의 픽셀 신호를 합산하기 위하여 총 4*2m번의 샘플링 동작을 수행한다.
도 5는 본 발명의 일실시예에 따른 3-비트 시그마-델타(sigma-delta) ADC의 일반 모드 타이밍도이다. 구간에 따른 동작은 다음과 같다.
도 5에서, P1 기간은 증폭기(191)를 이용한 적분기 초기화 구간으로서, ph_rst 신호가 액티브되어 증폭기(191)의 음의 입력단자와 출력 단자 사이의 스위치가 턴온(turn-on)됨으로써 증폭기(191)의 음의 입력단자와 출력 단자 사이의 피드백 커패시터(CF)에 저장된 전하가 리셋된다.
도 5에서, P2 기간은 입력 전압 샘플링 및 비교 구간으로서, Ph1_L(Ph1_R)과 ph1p 신호의 제어를 받는 스위치들을 턴온시켜 멀티플렉서(110) 출력을 샘플링하여 커패시터(예, CS1)에 입력하고, Ph2_REFP 신호 제어를 받는 스위치를 선택하여 VREFP(미리 정한 입력의 최대 수준 전압) 전압을 CS의 일측 단자에 연결하고 이때 ph2p 신호의 제어를 받는 스위치를 턴온시켜 커패시터(예, CS1)에 있던 전압을 CF로 전달한다. 이때 전달된 전압을 비교기(192)에서 기준 전압인 VCM전압(입력 전압 범위의 중간 값)과 비교하여, 그 비교 결과인 첫 번째 디지털 데이터를 획득한다.
도 5에서, P3 기간은 디지털 데이터 획득 구간으로서, Ph1_L과 ph1p 신호 제어를 받는 스위치들을 사용하여 샘플링 커패시터 CS1에 멀티플렉서(110) 출력 전압을 샘플링 한 후, 시그마-델터 로직 블록(194)에서 이전 단계에서 비교한 디지털 데이터인 비교기(192) 출력을 이용하여 Ph2_REFP와 Ph2_REFN 신호 제어를 받는 스위치들 중 어느 하나를 선택하여 VREFP(미리 정한 입력의 최대 수준 전압)혹은 VREFN(미리 정한 입력의 최소 수준 전압) 전압을 CS의 일측 단자에 연결하고 이때 ph2p 신호의 제어를 받는 스위치를 턴온시켜 커패시터(예, CS1)에 있던 전압을 CF로 전달한다. 이 구간에서 적분기(증폭기(191), 커패시터CS, CF 로 이루어진 회로) 출력 전압, 즉, 증폭기(191) 출력을 비교기(192)에서 VCM전압과 비교하는 과정을 7번 반복하여, 2번째부터 8번째까지의 7개 추가 디지털 데이터를 얻을 수 있다.
도 5에서, P4 기간은 적분기 출력 조정 구간 및 마지막 디지털 데이터 획득 구간으로서, Ph1_CM과 ph1p 신호 제어를 받는 스위치들을 통하여 VCM전압을 샘플링 커패시터 CS1에 샘플링 한 후, 시그마-델터 로직 블록(194)에서 이전 단계에서 비교한 디지털 데이터인 비교기(192) 출력(Dout)을 이용하여 Ph2_REFP와 Ph2_REFN 신호 제어를 받는 스위치들 중 어느 하나를 선택하여 VREFP(미리 정한 입력의 최대 수준 전압)혹은 VREFN(미리 정한 입력의 최소 수준 전압) 전압(예, 비교기(192) 출력이 하이 일 때 VREFP를 선택, 비교기(192) 출력이 로우 일 때 VREFN을 선택)을 CS의 일측 단자에 연결하고 이때 ph2p 신호의 제어를 받는 스위치를 턴온시켜 커패시터(예, CS1)에 있던 전압을 CF로 전달한다. 이 구간에서 적분기(증폭기(191), 커패시터CS, CF 로 이루어진 회로) 출력 전압, 즉, 증폭기(191) 출력을 비교기(192)에서 VCM전압과 비교하여 9번째 디지털 데이터를 얻을 수 있다.
위에서 비교기(192)에서 출력되는 오버샘플링된 2 번째부터 9번째 디지털 데이터 8개(2m개) 값으로부터 결정 필터(193)는 도 1, 2의 CDS 원리에 따른 해당 크기에 대응되는 해당 3비트의 디지털 데이터를 최종 출력할 수 있다. 여기서, 3비트를 예로 들어 설명하였으며, 다른 더 많은 m 비트(예, 4, 8..등)로 확장되어 적용될 수 있다.
도 5에서, P5 기간은 적분기 출력 전달 구간으로서, 적분기 출력 전압, 즉, 증폭기(191) 출력(MOD_AOUT)이 후속 단의 ADC의 소정의 샘플링 커패시터에 저장되어 필요한 회로 제어에 사용될 수 있다.
도 6은 본 발명의 일실시예에 따른 3-비트 시그마-델타(sigma-delta) ADC의 일반 모드와 비닝 모드에서의 타이밍 비교도이다.
일반 모드와 비닝 모드에서 서로 다른 동작을 하도록 사용되는 스위치 제어 신호는 도6에 나타낸 ROW_sel, Ph1_L, Ph1_R, BIN_SW으로, 특히, 도 4의 비닝 스위치(150)를 턴오프시켜 일반 모드에서는 두 컬럼 회로가 분리되고, 비닝 모드에서는 비닝 제어 신호(BIN_SW)에 의해 스위치(150)가 턴온되어 액티브됨으로써, 도 3에서 COL[n]_ODDrow, COL[n+1]_ODDrow, COL[n]_EVENrow, COL[n+1]_EVENrow가 순차적으로 샘플링될 수 있다. 예를 들어, ROW_sel가 액티브 하이(high) 되면 COL[n]_ODDrow, COL[n+1]_ODDrow가 각 컬럼에서 샘플링되고, ROW_sel가 액티브 로우(low) 되면 COL[n]_EVENrow, COL[n+1]_EVENrow 가 각 컬럼에서 샘플링될 수 있다.
즉, ROW_sel은 멀티플렉서(110)에서 오드, 이븐 로우 신호를 선택하는 신호이며, Ph1_L 신호는 오드 컬럼의 멀티플렉서(110) 출력을 커패시터(예, Cs1)으로 샘플링하기 위한 신호이고, Ph1_R 신호는 이븐 컬럼의 멀티플렉서(111) 출력을 커패시터(예, Cs2)으로 샘플링하기 위한 신호이다.
도 6과 같은 타이밍에 따라서 일반 모드에서는 컬럼 n의 ADC[n]에서 오드 라인 로우 선택 주기(Row Selection Period) 동안 COL[n]_ODDrow, 동시에 컬럼 n+1의 ADC[n+1]에서 오드 라인 로우 선택 주기(Row Selection Period) 동안 COL[n+1]_ODDrow에 대한 디지털값을 출력한다. 일반 모드에서는 컬럼 n의 ADC[n]에서 이븐 라인 로우 선택 주기(Row Selection Period) 동안 COL[n]_EVENrow, 동시에 컬럼 n+1의 ADC[n+1]에서 이븐 라인 로우 선택 주기(Row Selection Period) 동안 COL[n+1]_ EVENrow에 대한 디지털값을 출력한다. 한 로우 선택 주기(Row Selection Period) 동안 각각의 신호 레벨(VSIG)과 리셋 레벨(VRST)에 대해 순차적으로 위와 같은 동작을 수행한다.
비닝 모드에서는 BIN_SW 신호 제어를 받는 스위치(150)가 켜지고, 컬럼 n의 ADC[n]에서 COL[n]_ODDrow, COL[n+1]_ODDrow, COL[n]_EVENrow, COL[n+1]_EVENrow(각각 8번씩*4개=32개에 해당)를 샘플링하고 도 2와 같이 합산 처리하여 해당 디지털 값을 출력한다. 예를 들어, 도 6과 같이, 일반 모드에 비교하여 오드, 이븐 라인 로우 선택 주기(Row Selection Period)가 반으로 줄어 들며, 오드 라인 로우 선택 주기(Row Selection Period) 동안 Ph1_L 신호에 따라 먼저, COL[n]_ODDrow에 대하여 비교기(192)에서 2m개(예, 8개) 디지털 값을 출력한다. 다음에, 오드 라인 로우 선택 주기(Row Selection Period) 동안 Ph1_R 신호에 따라 스위치(150)가 켜지면서 COL[n+1]_ODDrow 에 대하여 비교기(192)에서 2m개(예, 8개) 디지털 값을 출력한다. 또한, 이븐 라인 로우 선택 주기(Row Selection Period) 동안에 Ph1_L 신호에 따라 먼저, COL[n]_EVENrow 에 대하여 비교기(192)에서 2m개(예, 8개) 디지털 값을 출력한다. 다음에, 이븐 라인 로우 선택 주기(Row Selection Period) 동안 Ph1_R 신호에 따라 스위치(150)가 켜지면서 COL[n+1]_EVENrow 에 대하여 비교기(192)에서 2m개(예, 8개) 디지털 값을 출력한다. 이에 따라 결정 필터(193)는 위에서 기술한 디지털 CDS 방식에 의하여 총 32개의 디지털 데이터를 도 2와 같이 합산 효과를 얻도록 처리하여 m(예, 3)비트의 디지털 데이터를 최종 출력할 수 있다. 예를 들어, 결정 필터(193)는 4개의 각 신호, COL[n]_ODDrow, COL[n+1]_ODDrow, COL[n]_EVENrow, COL[n+1]_EVENrow에 대한 각각의 m(예, 3)비트의 디지털 데이터를 합산하여 해당 4개의 픽셀을 반영한 최종 디지털 데이터를 출력할 수 있다. 한 로우 선택 주기(Row Selection Period) 동안 각각의 신호 레벨(VSIG)과 리셋 레벨(VRST)에 대해 순차적으로 위와 같은 동작을 수행한다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
멀티플렉서(110)
제1스위치 블록(120)
커패시터(Cs1, Cs2)
제2스위치 블록(130)
ADC(Analog-Digital Converter)
증폭기(191)
비교기(192)
결정 필터(decimation filter)(193)
시그마-델터 로직 블록(194)

Claims (6)

  1. 로우 라인을 선택하는 스캔 드라이버와 상기 스캔 드라이버가 선택하는 로우 라인의 픽셀들로부터 광전변환신호를 독출하는 컬럼 드라이버를 포함하고, 상기 컬럼 드라이버는, 상기 스캔 드라이버의 노멀 모드 또는 비닝 모드 동작에 따라, 상기 노멀 모드에서는 멀티플렉서를 통해 교대로 출력되는 오드와 이븐 픽셀에 대한 신호를 순차로 커패시터 일측 단자로 받아 상기 커패시터 타측 단자를 통해 ADC(Analog-Digital Converter)로 입력하여 각 컬럼의 디지털 데이터를 획득하고,
    상기 비닝 모드에서는 제1컬럼에서 멀티플렉서를 통해 출력되는 제1오드 픽셀과 제1이븐 픽셀에 대한 신호, 및 상기 제1컬럼에 인접한 제2컬럼의 멀티플렉서를 통해 출력되는 제2오드 픽셀과 제2이븐 픽셀에 대한 신호를, 미리 정해진 순서에 따라 상기 제1컬럼의 커패시터 일측 단자로 받아 상기 제1컬럼의 커패시터 타측 단자를 통해 상기 제1컬럼의 ADC로 입력하여 디지털 데이터를 획득하되,
    상기 노멀 모드에서는 상기 제1컬럼과 상기 제2컬럼 사이의 비닝 스위치를 턴오프시키고, 상기 비닝 모드에서는 로우 선택 주기(Row Selection Period) 동안 이븐 컬럼(even column)과 오드 컬럼(odd column)의 각 이븐 로우(even row), 오드 로우(odd row)의 신호인 4 전압을 순차적으로 오버샘플링(oversampling)하여 디지털 방식으로 전하 합산(charge summation)이 이루어지도록 하며,
    각 컬럼의 시그마-델타 ADC인 상기 ADC에서, 상기 커패시터 일측 단자로 샘플링되는 해당 픽셀 신호를 복수회 디지털 처리한 값들에 대하여 디지털 CDS(Correlated Double Sampling) 방식으로 상기 노멀 모드와 상기 비닝 모드에 대한 해당 디지털 데이터를 생성하는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    각 컬럼의 상기 ADC는,
    상기 커패시터 타측 단자에 일단이 연결된 제1스위치의 타단과 제1전압(VREFP_amp)에 두 입력 단자가 연결된 증폭기; 상기 커패시터 타측 단자와 상기 제1전압(VREFP _ amp) 사이에 연결된 제2스위치; 상기 제1스위치의 타단과 상기 증폭기 출력 사이에 연결된 피드백 커패시터와 리셋을 위한 제3스위치; 제2전압(VCM)과 상기 증폭기 출력을 비교하는 비교기; 상기 비교기 출력으로부터 스위치 선택 신호를 생성하는 시그마-델타 로직 블록;
    상기 커패시터 일측 단자와 제3전압(VREFP) 사이에 연결되며 상기 스위치 선택 신호의 제어를 받는 제4스위치; 상기 커패시터 일측 단자와 제2전압(VREFN) 사이에 연결되며 상기 스위치 선택 신호의 제어를 받는 제5스위치; 상기 커패시터 일측 단자와 상기 제2전압(VCM) 사이에 연결된 제6스위치; 상기 비교기 출력 2m개의 출력에 대응되는 m(m은 자연수) 비트의 디지털 데이터를 출력하는 결정 필터
    를 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서,
    상기 제2스위치가 턴온될 때, 상기 커패시터 일측 단자에 픽셀 신호를 샘플링하고, 상기 제1스위치가 턴온되고, 상기 제4스위치 또는 상기 제5스위치가 턴온될 때, 상기 커패시터 타측 단자를 통해 해당 픽셀 신호를 상기 증폭기로 전달하는 과정을 (2m-1)번 반복 수행하고, 마지막으로 상기 제2스위치와 상기 제 6스위치가 턴온될 때, 상기 커패시터 일측 단자에 VCM 를 샘플링하고, 상기 제1스위치 턴온될 때, 상기 커패시터 타측 단자를 통해 해당 VCM를 상기 증폭기로 전달하는 과정을 1번 수행한 후, 상기 결정 필터가 상기 m 비트의 디지털 데이터를 출력하는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서,
    상기 노멀 모드에서, 각 컬럼의 시그마-델타 ADC인 상기 ADC에서, 픽셀 신호를 2m번 샘플링하여 처리한 디지털값들에 대한 디지털 CDS 방식의 m(m은 자연수) 비트의 디지털 데이터를 생성하고,
    상기 비닝 모드에서, 시그마-델타 ADC인 상기 제1컬럼의 상기 ADC에서, 상기 제1컬럼의 오드 픽셀, 상기 제2컬럼의 오드 픽셀, 상기 제1컬럼의 이븐 픽셀, 및 상기 제2컬럼의 이븐 픽셀에 대한 신호를, 각각 2m번 샘플링하여 처리한 디지털값들에 대한 디지털 CDS 방식의 m 비트의 디지털 데이터를 생성하는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서,
    상기 스캔 드라이버는 상기 노멀 모드 동작을 위한 로우 라인 선택 주기가 상기 비닝 모드 동작을 위한 로우 라인 선택 주기의 2배가 되도록 제어하는 것을 특징으로 하는 이미지 센서.
  6. 삭제
KR1020130093022A 2013-08-06 2013-08-06 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법 KR101512810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130093022A KR101512810B1 (ko) 2013-08-06 2013-08-06 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093022A KR101512810B1 (ko) 2013-08-06 2013-08-06 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20150017132A KR20150017132A (ko) 2015-02-16
KR101512810B1 true KR101512810B1 (ko) 2015-04-20

Family

ID=53046120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093022A KR101512810B1 (ko) 2013-08-06 2013-08-06 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법

Country Status (1)

Country Link
KR (1) KR101512810B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11122224B2 (en) 2016-11-21 2021-09-14 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180098015A1 (en) * 2015-04-14 2018-04-05 Center For Integrated Smart Sensors Foundation Method and apparatus for embodying adc and pga using common amplifier
KR101645571B1 (ko) 2015-08-18 2016-08-04 연세대학교 산학협력단 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치
KR102230234B1 (ko) * 2019-10-31 2021-03-19 동국대학교 산학협력단 스위치-커패시터를 이용한 이미지 마스크 처리 회로 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181312B1 (ko) * 2010-11-10 2012-09-11 에스케이하이닉스 주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181312B1 (ko) * 2010-11-10 2012-09-11 에스케이하이닉스 주식회사 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11122224B2 (en) 2016-11-21 2021-09-14 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same

Also Published As

Publication number Publication date
KR20150017132A (ko) 2015-02-16

Similar Documents

Publication Publication Date Title
US9912894B2 (en) Imaging apparatus and method of driving the same
KR101143113B1 (ko) Ａｄ 변환 방법 및 물리량 분포 검지용 반도체 장치
US8350941B2 (en) A/D converter, solid-state image sensing device, and camera system
US7522082B2 (en) Digital-to-analog converter, analog-to-digital converter, and semiconductor device
EP2037674B1 (en) Solid-state imaging device
JP5096946B2 (ja) 固体撮像装置
KR101512810B1 (ko) 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법
KR102470500B1 (ko) 고체 촬상 장치, x선 촬상 시스템 및 고체 촬상 장치 구동 방법
KR20100135705A (ko) 고체 촬상 장치 및 ｘ선 검사 시스템
WO2004045204A1 (ja) 固体撮像装置
KR20110005770A (ko) 고체 촬상 장치 및 ｘ선 검사 시스템
JP6381406B2 (ja) アナログデジタル変換回路、撮像装置及び撮像システム
JP4470839B2 (ja) 半導体装置
JP2006109117A (ja) Ａｄ変換用参照信号の伝達方法および伝達装置、ａｄ変換方法およびａｄ変換装置、並びに物理情報取得方法および物理情報取得装置
US9706143B2 (en) Readout circuit and method of using the same
KR101738694B1 (ko) 엑스선 이미지 센서 시스템용 병렬 처리 독출 회로 및 독출 방법
KR101168909B1 (ko) 방사선을 검출하는 이미지 센서의 구동 회로 및 방법
KR101031591B1 (ko) 고속 대면적 광자 계수형 엑스선 동영상 센서, 이를 포함하는 엑스선 동영상 촬상 시스템 및 픽셀 데이터 독출 방법
US20100188542A1 (en) Imaging device and image sensor chip
Derks et al. A flexible 14-bit column-parallel ADC concept for application in wafer-scale X-ray CMOS imagers
KR101019164B1 (ko) 엑스선 이미지 센서와 그 독출 방법
JP2008011012A (ja) 固体撮像装置
JP2020073015A (ja) Ｘ線撮像システムおよびｘ線撮像方法
CN116472718A (zh) 一种用于高速电荷耦合cmos tdi成像的方法和装置
US20130308024A1 (en) Image pickup apparatus, method for driving image pickup apparatus, image pickup system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee