CN116472718A - 一种用于高速电荷耦合cmos tdi成像的方法和装置 - Google Patents
一种用于高速电荷耦合cmos tdi成像的方法和装置 Download PDFInfo
- Publication number
- CN116472718A CN116472718A CN202080106379.8A CN202080106379A CN116472718A CN 116472718 A CN116472718 A CN 116472718A CN 202080106379 A CN202080106379 A CN 202080106379A CN 116472718 A CN116472718 A CN 116472718A
- Authority
- CN
- China
- Prior art keywords
- parallel
- signal
- registers
- tdi
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000003384 imaging method Methods 0.000 title abstract description 4
- 239000003990 capacitor Substances 0.000 claims abstract description 88
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims description 12
- 238000003491 array Methods 0.000 claims description 11
- 230000002596 correlated effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 10
- 230000001066 destructive effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种基于多个TDI级的并行读出操作提供高速电荷耦合CMOS TDI成像的方法和装置(例如，电路)。多个(N个)输出寄存器被复位并全局并行预充电，准备接受从相同数量(N个)TDI像素寄存器传递的电荷。在相应输出寄存器处的每个信号电荷被并行转换为信号电压。然后，N个ADC中的每一个将模拟信号电压中的每一个并行转换为数字值。在处理接下来的N个TDI寄存器时，也并行执行AD转换。N个输出寄存器被链接以接收从寄存器的开始到结束的电荷。由S/H电容器阵列电路使用CDS电压以乒乓方式来执行转换相应信号电压。
Description
技术领域
本公开涉及用于并行读出操作的互补金属氧化物半导体(CMOS)时间延迟积分(TDI)高保真成像方法及其装置。
背景技术
在传统的CMOS TDI成像器中，以如下顺序执行读出操作：1.浮动扩散(FD)通过复位栅极(RST)被复位到复位漏极电压(VDD)。将此时存储在浮动扩散处的复位信号经由源极跟随器(SF)采样到采样保持(S/H)电容器。这个操作大约需要500ns。2.最后TDI级的信号电荷被传递到FD。这个操作大约需要800ns。3.在FD处将信号电荷转换为信号电压，并且将信号电压经由SF采样到S/H电容器，用于相关双采样(CDS)操作。这个操作大约需要500ns。4.然后，由模数转换器(ADC)将模拟信号电压转换为数字值。这个操作大约需要1.2μs。因此，完成一行处理所需的总时间约为3μs。这种顺序读出操作限制传感器速度，即TDI扫描速率，当前约为300kHz。
Texas Instruments的US 4,309,624A涉及“用于电荷耦合设备中噪声最小化的浮栅放大器操作方法”。描述了一种操作具有非破坏性读出浮栅放大器的电荷耦合设备(CCD)以最小化浮栅上的噪声的方法。
发明内容
根据一个实施例，提供了一种用于高速、基于多个TDI级的并行读出操作的方法和装置(例如，电路)。多个(N个)输出寄存器被复位并全局并行预充电，并准备接受从相同数量(N个)个TDI像素寄存器传递的电荷。每个输出寄存器处的每个信号电荷被并行转换为信号电压。然后，(N个)ADC中的每一个将模拟信号电压中的每一个并行转换为数字值。N个输出寄存器被链接以接收从寄存器的开始到结束的电荷。在处理接下来的(N个)TDI寄存器时，也并行执行AD转换。由S/H电容器阵列电路使用相应CDS电压以乒乓方式来执行转换相应信号电压。
根据一个实施例，提供了一种方法，包括：执行多个TDI像素寄存器的读出，以将相应信号电荷接收到多个输出寄存器；通过以下方式执行多个输出寄存器的并行转换：将相应信号电荷并行转换为相应信号电压；以及将相应信号电压并行转换为相应数字值。
在一个实施例中，该方法包括并行地复位多个输出寄存器以接收相应信号电荷。并行地复位多个输出寄存器可以包括通过并行的复位栅极将输出寄存器清空至复位漏极电压。
在一个实施例中，输出寄存器从开始到结束一个接一个地链接，并且其中，执行读出包括传递要在开始处接收的相应信号电荷，以便在多个输出寄存器内进一步传递(例如，沿着末端以填充寄存器)。
在一个实施例中，执行读出包括在包括相应输出寄存器的相应浮栅下面的相应势阱处接收相应信号电荷。在一个实施例中，势阱的沟道电势经由预充电栅极由参考电压设置。在一个实施例中，每个相应浮栅耦合到相应SF，以提供相应信号电压，以用于转换为相应数字值。
在一个实施例中，转换相应信号电压包括以乒乓方式对S/H电容器阵列电路的以下操作：并行地采样到相应S/H电容器阵列的相应第一参考电容器的当前时间的相应参考电压；并行地采样到相应信号电容器的相应较早时间信号电压；以及将来自在相应第二参考电容器处采样的相应较早时间参考电压和在信号电容器处采样的相应较早时间信号电压的相应CDS电压并行地提供给相应ADC，以产生相应较早时间数字值。在一个实施例中，该方法进一步包括：进一步并行地，将下一时间相应参考电压接收到相应第二参考电容器且将当前信号电压接收到相应信号电容器；以及将来自在相应第一参考电容器处采样的相应当前参考电压和在信号电容器处采样的相应当前信号电压的相应CDS电压并行地提供给相应ADC，以产生相应当前数字值。
在一个实施例中，将相应信号电压并行转换为相应数字值是在当前时间执行的，并且进一步并行地执行对多个输出寄存器的下一个时间多个相应信号电荷的读出。
在一个实施例中，执行多个TDI寄存器的读出以接收相应信号电荷是在当前时间执行的，并且进一步与将相应较早时间信号电压转换为相应较早时间数字值并行地执行。
在一个实施例中，高速CMOS TDI图像传感器包括以矩阵形式布置的多个CCD像素(例如，具有多行和多列的像素阵列)，其包括TDI像素寄存器和耦合到其的输出寄存器。该矩阵的列切片包括来自列的多个TDI像素寄存器和来自该列的多个输出寄存器。在一个实施例中，列切片进一步包括耦合到多个输出寄存器的S/H电容器阵列电路和耦合到S/H电容器阵列电路用于并行操作的列-并行ADC。
在一个实施例中，像素阵列可以包括位于TDI像素寄存器两端的多个输出寄存器，用于双向扫描操作。在相应端的相应输出寄存器(例如，顶部(第一)输出寄存器和底部(第二)输出寄存器)可以连接到在像素阵列的两端的相应S/H电容器阵列和列-并行ADC，或者在相应端的相应输出寄存器可以复用到位于像素阵列的一端(例如，底部)的S/H阵列和列-并行ADC。在一个实施例中，分别响应于TDI扫描的反向和正向，使用顶部输出寄存器和底部输出寄存器中的一个作为多个输出寄存器来执行该方法。
提供了一种装置，包括：多个输出寄存器，其被耦合以接收从多个TDI寄存器读出的相应信号电荷；其中，多个输出寄存器中的每一个配置有提供并行复位功能、并行电荷感测功能和电荷传递功能的电路；以及多个输出寄存器中的每一个耦合到列-并行ADC，以产生用于每个相应信号电荷的相应数字值。
在一个实施例中，输出寄存器中的每一个经由相应的S/H电容器耦合到ADC，以用于CDS操作。
在一个实施例中，用于多个输出寄存器中的每一个的并行电荷感测功能将存储到一组势阱的相应信号电荷转换为用于并行ADC的相应信号电压。
在一个实施例中，该装置被配置为在下一时间将相应信号电荷读出到输出寄存器，同时并行ADC转换来自当前时间的相应信号电荷。
在一个实施例中，输出寄存器中的每一个经由相应的S/H电容器阵列耦合到并行ADC，阵列中的每一个包括信号电容器和用于乒乓式S/H操作的两个参考电容器。
在一个实施例中，相应S/H电容器阵列共同操作以：并行地采样到相应S/H电容器阵列的相应第一参考电容器的当前时间的相应参考电压；并行地采样到相应信号电容器的相应较早时间信号电压；以及将来自在相应第二参考电容器处采样的相应较早时间参考电压和在信号电容器处采样的相应较早时间信号电压的相应CDS电压并行地提供给相应ADC，以产生相应较早时间数字值。在一个实施例中，相应S/H电容器阵列进一步共同操作以：进一步并行地，将下一时间相应参考电压接收到相应第二参考电容器且将当前信号电压接收到相应信号电容器；以及将来自在相应第一参考电容器处采样的相应当前参考电压和在信号电容器处采样的相应当前信号电压的相应CDS电压并行地提供给相应ADC，以产生相应当前数字值。
在一个实施例中，该装置包括CMOS TDI图像传感器，其中，多个CCD像素以矩阵形式布置，并且该矩阵的列切片包括耦合到多个输出寄存器的多个TDI像素寄存器。
在一个实施例中，该装置包括CMOS TDI图像传感器，其中，多个CCD像素以矩阵形式布置，该矩阵的列切片包括在多个TDI像素寄存器的第一端耦合到第一输出寄存器并在多个TDI像素寄存器的第二端耦合到第二输出寄存器的多个TDI像素寄存器，并且多个S/H电容器阵列电路和多个列-并行ADC耦合到第一和第二输出寄存器用于双向操作(例如，其中，第一或第二输出寄存器响应于扫描方向是选择性的)。在一个实施例中，多个S/H电容器阵列电路和多个列-并行ADC的相应实例耦合到第一和第二输出寄存器。在一个实施例中，多个S/H电容器阵列电路和多个列-并行ADC的单个实例耦合到第一和第二输出寄存器以供共享使用(例如，通过复用)。
在一个实施例中，提供了一种装置(例如，CMOS TDI图像传感器)，其包括被配置为执行根据所描述的任何方法方面的方法的电路。
这些和其他方面对于本领域的普通技术人员将是显而易见的。
附图说明
图1是示出高速电荷耦合CMOS TDI成像器像素矩阵的列切片的框图。
图2是根据一个实施例的输出寄存器的框图，包括浮栅配置。
图3是示出根据一个实施例的图2的浮栅的全局复位的框图。
图4是示出S/H电容器电路和提供并行转换功能的列-并行ADC的实施例的框图。
图5是示出根据一个实施例的操作时序的框图。
图6A和6B是示出根据相应实施例配置用于双向操作的高速电荷耦合CMOS TDI成像器像素矩阵的列切片的框图。
具体实施方式
图1示出了根据一个实施例的(部分)高速电荷耦合CMOS TDI成像器像素阵列100的框图。像素阵列100是局部的，其中示出的是该矩阵的列切片102，像素阵列100包括附加列。列切片102包括多个(M个)TDI寄存器104(例如，像素寄存器)，其包括各个TDI(像素)寄存器(例如，1041、1042、…104N…104M)，N个TDI寄存器106包括TDI寄存器106的子集1041、1042、…104N，其中，N小于或等于M，以及N个输出寄存器108包括各个输出寄存器(例如，1081、1082、…108N)。
M个TDI寄存器104耦合到N个输出寄存器108，以从N个TDI寄存器106接收信号电荷。输出寄存器108每个具有全局信号复位功能300和N个并行转换功能400，如图3和4中进一步描述的。为了将所有复位功能、电荷传递功能和电荷感测功能放置在一个地方，输出寄存器108支持具有复位能力的非破坏性读出。各个输出寄存器从开始到结束一个接一个地链接，使得当执行读出时，传递要在开始处接收的相应信号电荷，以便在多个输出寄存器内进一步传递(例如，沿着末端以填充寄存器)。
根据一个实施例，并且与前面描述的传统读出操作相反，如下实现高速、基于多个TDI级的并行操作。
多个(N个)输出寄存器108被全局并行地复位(例如，根据一个实施例，经由功能300)，并准备好接受从多个(N个)TDI像素寄存器106传递的电荷。
在多个(N个)TDI寄存器106中累积的电荷(例如，在总共多个(M个)TDI寄存器104中输出的)沿着链接的N个输出寄存器108从N个输出寄存器108的开始一直传递到结束。
N个输出寄存器108中的每一个处的每个信号电荷被并行转换为信号电压(例如，根据一个实施例，经由功能400)。
此外，经由功能400，然后，N个ADC中的每一个将模拟信号电压中的每一个并行转换为数字值。根据一个实施例，在处理接下来的来自N个TDI寄存器的相应信号电荷时，也并行执行AD转换。每个输出寄存器经由相应的S/H电容器阵列耦合到并行ADC，以用于CDS操作。每个S/H电容器阵列包括信号电容器和用于乒乓式S/H操作的两个参考电容器。
根据相应实施例，为了合并所有功能，提供了输出寄存器的浮栅(FG)配置200和全局复位功能300，分别如图2和图3中所示。
在一个实施例中，相应输出寄存器1081、1082、…108N-1和108N被示出为包括相应组三相(例如，Φ1、Φ2和Φ3)电荷传递栅极(例如，2031、2032、…203N-1和203N并统称为203)和相应浮栅(例如，2021，2022，…202N-1和202N)。每个相应的组一个接一个地链接到相邻的组，使得当执行读出时，来自多个(N个)TDI寄存器106的相应信号电荷从多个(N个)输出寄存器108的开始108N传递到结束1081。
图2显示了沟道电势图和相应的电荷传递。每个浮栅2021，2022，…202N-1和202N(统称为多个(N个)浮栅202)经由相应的预充电(PRC)栅极(例如，2061、2062、…206N-1和206N)耦合到参考电压(Vref)204。每个PRC栅极2061，2062，…206N-1和202N由PRC 206驱动。
漏极电压(VDD)210耦合到相应的源极跟随器(例如，2121、2122、…212N-1和212N)。每个源极跟随器2121，2122，…212N-1和212N耦合到相应的浮栅2021，2022，…202N-1和202N以及Vref 204(经由相应的PRC栅极2061、2062、…206N-1和202N)。尽管在图2中未示出但在图4中示出，每个源极跟随器2121、2122、…212N-1和212N还耦合到相应S/H电容器阵列电路(例如，经由2141、2142、…214N-1和214N)，以经由相应选择(SEL)开关(例如，420N)进行CDS操作。
图3是示出根据一个实施例的图2的两个浮栅202N-1和202N的全局复位功能300的框图，并且其中为了简单起见仅示出了浮栅202中的两个。复位信号302耦合到复位漏极(VDD)210和每个浮栅202N-1和202N之间的复位栅极302N-1和302N。每个浮栅202N-1和202N也被示出为耦合到相应的源极跟随器212N-1和212N。
在图4中，示出了根据代表性第n个浮栅202N的实施例的n个并行转换功能400的一部分。图4示出了N个输出寄存器108中的一个输出寄存器的细节，即输出寄存器108N。第n列-并行ADC的S/H电容器阵列电路402N(在虚线轮廓内)和比较器404N连接到包括浮栅202N的第n个输出寄存器108N。为简单起见，S/H电容器阵列电路402N内的部件没有下标标记，但是将理解，每个相应的阵列电路具有用于并行操作的相应部件。N个阵列的每个S/H电容器阵列电路包括信号电容器和用于乒乓式S/H操作的两个参考电容器。S/H电容器阵列电路的N个实例执行操作以：并行地采样到相应S/H电容器阵列的相应第一参考电容器的当前时间的相应参考电压；并行地采样到相应信号电容器的相应较早时间信号电压；以及将来自在相应第二参考电容器处采样的相应较早时间参考电压和在信号电容器处采样的相应较早时间信号电压的相应CDS电压并行地提供给相应ADC，以产生相应较早时间数字值，如进一步描述的。
参考示出根据一个实施例的操作时序500的图5，也可以理解图4的操作。图5示出了处理当前N个TDI行和下N个TDI行的处理周期502和504(对于两个连续的读出和AD转换，每个读出和AD转换在时间上重叠，在执行当前读出的同时转换先前的读出)。在506处示出处理周期(例如，502)的单行周期(即，TDI扫描速率)。图5还示出了用于前N个TDI行和当前N个TDI行的AD转换窗口508和510。
偶数竖直虚线512表示当前时间的Vref 204在第一参考电容器Cref1410处被采样的时间。在514处的双点和竖直虚线表示在信号电容器Csig418处对前一时间的信号电压(Vsig)进行采样准备用于CDS操作的时间。双点和竖直虚线516表示下一时间的Vref 210在Cref2 412处被采样的时间。偶数竖直虚线518表示当前时间的Vsig在Csig 418处被采样用于CDS操作的时间。从512到518处的偶数虚线竖直线的偶数虚线箭头522表示当前时间的CDS间隔，该AD转换510在下一时间段发生。结束于514处的双点虚线箭头520表示先前时间的CDS间隔，该AD转换508在当前时间发生。从516处开始的双点虚线箭头524表示下一时间的CDS间隔，该AD转换在另一个下一时间段发生(未示出)。
再次参考图4，当两个S/H开关(采样和保持信号(SHS)开关406和采样和保持复位(SHR)开关408)关闭时，当第一S/H开关(SH1开关412)关闭并且第二S/H开关(SH2开关414)打开时，Vref 210被采样到Cref1 410。
然后，SHR开关408和SH1开关412都打开以将Vref 210保持在Cref1 410。同时，SH2开关414被关闭以用于CDS操作，其中Vsig在Csig418处采样，其信号电荷是从第n个TDI寄存器的先前读出(即，在先前的处理周期中)传递的。然后，对于下一个循环，SHS开关406打开。
当存储在当前N个TDI寄存器104中的信号电荷被传递到N个输出寄存器108时，发生用于前N个TDI寄存器的信号电压的AD转换(经由N个相应的S/H电容器阵列和ADC)。这完成了图5中提供的操作时序500的一个循环502。
对于下一个循环504，当SHS开关406和SHR开关408都再次关闭时，当SH2开关414关闭并且SH1开关412打开时，Vref 210被采样到Cref2 416。然后，SHR开关408和SH2开关414都打开以将Vref保持在Cref2。同时，SH1开关412关闭以采样Cref1 410处的信号电荷，该信号电荷是从当前N个TDI寄存器传递的。然后，SHS开关406打开以将信号电压保持在Csig418。
当存储在下N个TDI寄存器中的信号电荷被传递到N个输出寄存器时，发生用于当前N个TDI寄存器的信号电压的AD转换。
根据图1-5的实施例，具体操作如下。存储在(N个)个输出寄存器108的(N个)浮栅202下的先前信号电荷通过相应的RST(例如，第N个这样的RST是302N)被清空到VDD 210。如图3中所示，此操作是全局并行执行的。
浮栅202的沟道电势由Vref 204经由相应的PRC栅极(例如，第N个这样的栅极为206N，以设置势阱202N)设置，并准备好接收来自(N个)TDI像素寄存器106(第N个这样的寄存器为104N)的信号电荷。Vref 204被采样并保持在每一个S/H电容器阵列电路中(例如，在第n个这样的S/H电容器阵列电路中为402N)。
在多个(N个)TDI寄存器106中累积的信号电荷通过输出寄存器108的三相电荷传递栅极203一直传递到多个(N个)浮栅202的末端。
存储在每个浮栅下的每个信号电荷被转换为信号电压，并经由SF并行输出。信号电压还被并行地采样到每个S/H电容器。
然后，N个ADC中的每一个将模拟信号电压中的每一个并行转换为数字值，第n个这样的ADC是404N。还并行地(例如，同时或同一时间)执行AD转换，同时TDI寄存器104的下一时间N个(即，下一时间多个(N个)信号电荷)被传递到输出寄存器108。即，对于在当前时间(例如，在时间T0)传递出的第一多个(N个)相应信号电荷，在转换为相应的当前电压信号之后，当这些相应的当前电压信号被转换为当前数字值时，在紧接当前时间(例如，在T1)之后的下一时间，第二多个(N个)相应的下一个信号电荷被从多个(N个)TDI寄存器104读出到多个(N个)输出寄存器108。类似地，当在当前时间T0读出第一多个(N个)相应信号电荷时，在T0之前的更早时间(例如，在T-1)读出的多个(N个)相应的更早的信号电荷，在转换为相应的更早的电压信号之后，被转换为相应的更早的数字值。
图6A和6B是示出根据相应实施例配置用于双向操作的高速电荷耦合CMOS TDI成像器600A和600B的框图。双向操作响应于由CMOS TDI成像器执行的扫描方向(例如，正向和反向)。在第一双向实施例中，示出了CCD像素阵列601，由虚线框标记，其包括多个TDI像素寄存器602，在其各自的端耦合有顶部(第一)多个输出寄存器604和底部(第二)多个输出寄存器606。
相应的输出寄存器604和606连接到相应的多个S/H电容器阵列电路608和610，并且阵列电路608和610分别耦合到相应的多个列-并行ADC 612和614。
图6A示出了由偶数虚线标记的CMOS TDI成像器600A的代表性列切片616。列切片616包括TDI像素寄存器602的列子集、输出寄存器604和606中的每一个的列子集、S/H电容器阵列电路608和610中的每一个的列子集以及列-并行ADC 612和614中的每一个的列子集。TDI像素寄存器602的列子集等同于M个TDI像素寄存器104。输出寄存器604和606中的每一个的列子集等同于N个输出寄存器108。
在第二双向实施例600B中，TDI像素寄存器602的相应端处的相应输出寄存器604和606被复用到位于TDI像素寄存器602的一端的S/H电容器阵列608和列-并行ADC 612。
应当理解，图6A和6B是简化的，并且可以使用图2-4的结构，进行适当的调整来实施。
在一个实施例中，在实施例600A或600B的操作期间，当执行多个TDI像素寄存器到多个输出寄存器的读出以及执行多个输出寄存器的并行转换时，使用第一输出寄存器和第二输出寄存器(作为多个输出寄存器)中的一个或另一个，以双向方式执行本文描述的方法。在一个实施例中，一个或另一个的选择响应于扫描方向(例如，由CMOS TDI成像器600A或600B执行)。在一个实施例中(例如，600A)，输出寄存器604、S/H电容器阵列电路608和列-并行ADC 612用于正向扫描方向，并且输出寄存器606、S/H电容器阵列电路610和列-并行ADC 614用于反向扫描方向。在一个实施例(例如，600B)中，输出寄存器604和输出寄存器606分别被复用到正向扫描方向和反向扫描方向的S/H电容器阵列电路610和列-并行ADC612。
实际实施方式可以包括本文所描述的任何或全部特征。这些和其他方面、特征和各种组合可以表示为用于执行功能的方法、装置、系统、构件，程序产品，以及以其他方式组合本文描述的特征。已经描述了许多实施例。然而，将理解，在不脱离本文所描述的处理和技术的精神和范围的情况下，可以进行各种修改。此外，可以从所描述的处理中提供其他步骤，或者可以取消步骤，并且可以将其他部件添加到所描述的系统中，或者从所描述的系统中移除。因此，其他实施例在所附权利要求的范围内。
在本说明书的整个描述和权利要求中，词语“包括”和“包含”以及它们的变体意味着“包括但不限于”，并且不旨在(也不)排除其他部件、整体或步骤。在整个说明书中，单数涵盖复数，除非上下文另有要求。具体地，在使用不定冠词的情况下，除非上下文另有要求，本说明应被理解为考虑复数和单数。
结合本发明的特定方面、实施例或示例描述的特征、整数、特性、或组应理解为适用于任何其他方面、实施例或示例，除非与其不兼容。本文公开的所有特征(包括任何附带的权利要求、摘要和附图)和/或如此公开的任何方法或处理的所有步骤可以以任何组合进行组合，除了其中至少一些这样的特征和/或步骤是相互排斥的组合。本发明不限于任何前述示例或实施例的细节。本发明延伸到本说明书(包括任何附带的权利要求、摘要和附图)中所公开的特征的任何新颖的一个或任何新颖的组合，或者延伸到所公开的任何方法或处理的步骤的任何新颖的一个或任何新颖的组合。
Claims (22)
1.一种方法，包括：
执行多个时间延迟积分(TDI)像素寄存器的读出，以将相应信号电荷接收到多个输出寄存器；
通过以下方式执行所述多个输出寄存器的并行转换：
将所述相应信号电荷并行转换为相应信号电压；以及
将所述相应信号电压并行转换为相应数字值。
2.根据权利要求1所述的方法，包括并行地复位所述多个输出寄存器以接收所述相应信号电荷。
3.根据权利要求2所述的方法，其中，并行地复位所述多个输出寄存器包括通过并行地复位栅极将所述多个输出寄存器清空至复位漏极电压。
4.根据权利要求1至3中任一项所述的方法，其中，所述多个输出寄存器的各个输出寄存器从开始到结束一个接一个地链接，并且其中，执行读出包括传递要在开始处接收的所述相应信号电荷，以便在所述多个输出寄存器内进一步传递。
5.根据权利要求1至4中任一项所述的方法，其中，执行读出包括：在包括所述相应输出寄存器的相应浮栅下面的相应势阱处接收所述相应信号电荷。
6.根据权利要求5所述的方法，其中，每个所述相应浮栅耦合到相应源极跟随器(SF)，以提供所述相应信号电压以用于转换为所述相应数字值。
7.根据权利要求1至6中任一项所述的方法，其中，转换所述相应信号电压包括：以乒乓方式对采样和保持(S/H)电容器阵列电路进行以下操作：
并行地采样到所述相应S/H电容器阵列的相应第一参考电容器的当前时间的相应参考电压；
并行地采样到相应信号电容器的相应较早时间信号电压；以及
将在相应第二参考电容器处采样的相应较早时间参考电压和在所述信号电容器处采样的所述相应较早时间信号电压的相应相关双采样(CDS)电压并行地提供给相应列-并行模数转换器(ADC)，以产生相应较早时间数字值。
8.根据权利要求7所述的方法，进一步包括：
进一步并行地，将下一时间相应参考电压接收到所述相应第二参考电容器且将当前信号电压接收到所述相应信号电容器；以及
将在所述相应第一参考电容器处采样的相应当前参考电压和在所述信号电容器处采样的相应当前信号电压的相应CDS电压并行地提供给所述相应列-并行ADC，以产生相应当前数字值。
9.根据权利要求1至8中任一项所述的方法，其中，将所述相应信号电压并行转换为相应数字值是在当前时间执行的，并且进一步与将下一时间的多个相应信号电荷读出到所述多个输出寄存器并行地执行。
10.根据权利要求1至9中任一项所述的方法，其中，执行所述多个TDI寄存器的读出以接收相应信号电荷是在当前时间执行的，并且进一步与将相应较早时间信号电压转换为相应较早时间数字值并行地执行。
11.根据权利要求1至10中任一项所述的方法，其中，所述方法由高速CMOS TDI图像传感器执行，所述高速CMOS TDI图像传感器包括以矩阵形式布置的多个CCD像素，所述矩阵的的列切片包括所述多个TDI像素寄存器和所述多个输出寄存器。
12.根据权利要求1至11中任一项所述的方法，其中：
第一输出寄存器耦合在所述TDI像素寄存器的一端；
第二输出寄存器耦合在所述TDI像素寄存器的另一端；且
响应于扫描方向，使用所述第一输出寄存器和所述第二输出寄存器中的一者作为所述多个输出寄存器来执行所述方法。
13.一种装置，包括：
多个输出寄存器，其被耦合以接收从多个TDI像素寄存器读出的相应信号电荷；
其中：
所述多个输出寄存器中的每一个配置有提供并行复位功能、并行电荷感测功能和电荷传递功能的电路；并且
所述多个输出寄存器中的每一个耦合到列-并行ADC，以产生用于每个相应信号电荷的相应数字值。
14.根据权利要求13所述的装置，其中，所述输出寄存器中的每一个经由相应的S/H电容器耦合到所述ADC，以用于CDS操作。
15.根据权利要求13和14中任一项所述的装置，其中，用于所述多个输出寄存器中的每一个的所述并行电荷感测功能将存储到一组势阱中的所述相应信号电荷转换为用于所述列-并行ADC的相应信号电压。
16.根据权利要求13至15中任一项所述的装置，其中，所述装置被配置为将下一时间相应信号电荷读出到所述输出寄存器，同时所述列-并行ADC转换来自当前时间的所述相应信号电荷。
17.根据权利要求16所述的装置，其中，所述输出寄存器中的每一个经由相应的S/H电容器阵列耦合到所述列-并行ADC，所述阵列中的每一个包括信号电容器和用于乒乓式S/H操作的两个参考电容器。
18.根据权利要求16所述的装置，其中，所述相应S/H电容器阵列共同操作，以：
将当前时间的相应参考电压并行地采样到所述相应S/H电容器阵列的相应第一参考电容器；
将相应较早时间信号电压并行地采样到相应信号电容器；且
将在相应第二参考电容器处采样的相应较早时间参考电压和在所述信号电容器处采样的所述相应较早时间信号电压的相应CDS电压并行地提供给相应列-并行ADC，以产生相应较早时间数字值。
19.根据权利要求18所述的装置，其中，所述相应S/H电容器阵列进一步共同操作，以：
进一步并行地，将下一时间相应参考电压接收到所述相应第二参考电容器且将当前信号电压接收到所述相应信号电容器；且
将在所述相应第一参考电容器处采样的相应当前参考电压和在所述信号电容器处采样的相应当前信号电压的相应CDS电压并行地提供给相应列-并行ADC，以产生相应当前数字值。
20.根据权利要求13至19中任一项所述的装置，包括CMOS TDI图像传感器，其中，多个CCD像素以矩阵形式布置，其中，所述矩阵的列切片包括耦合到所述多个输出寄存器的所述多个TDI像素寄存器。
21.根据权利要求13至19中任一项所述的装置，包括CMOS TDI图像传感器，其中，多个CCD像素以矩阵形式布置，其中，所述矩阵的列切片包括所述多个TDI像素寄存器，所述多个TDI像素寄存器耦合到i)在所述多个TDI像素寄存器的第一端处的第一输出寄存器和ii)在所述多个TDI像素寄存器的第二端处的第二输出寄存器，以用于双向操作，其中，响应于扫描方向，所述第一输出寄存器和所述第二输出寄存器中的一者选择性地限定所述多个输出寄存器。
22.一种装置，包括被配置为执行根据权利要求1至12中任一项的方法的电路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CA2020/051216 WO2022051834A1 (en) | 2020-09-10 | 2020-09-10 | A method and apparatus for high-speed charge-coupled cmos tdi imaging |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116472718A true CN116472718A (zh) | 2023-07-21 |
Family
ID=80632416
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080106379.8A Pending CN116472718A (zh) | 2020-09-10 | 2020-09-10 | 一种用于高速电荷耦合cmos tdi成像的方法和装置 |
| CN202080106376.4A Pending CN116472716A (zh) | 2020-09-10 | 2020-10-30 | 电荷解复用高速cmos时间延迟积分成像 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080106376.4A Pending CN116472716A (zh) | 2020-09-10 | 2020-10-30 | 电荷解复用高速cmos时间延迟积分成像 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20240022835A1 (zh) |
| EP (2) | EP4211892A4 (zh) |
| JP (2) | JP2023551351A (zh) |
| KR (2) | KR20230084506A (zh) |
| CN (2) | CN116472718A (zh) |
| WO (2) | WO2022051834A1 (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868665B2 (en) * | 2002-03-05 | 2011-01-11 | Nova R&D, Inc. | Integrated circuit and sensor for imaging |
| US7551059B2 (en) * | 2005-01-06 | 2009-06-23 | Goodrich Corporation | Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range |
| US20110019044A1 (en) * | 2009-07-21 | 2011-01-27 | Weng-Lyang Wang | Time Delay Integration Based MOS Photoelectric Pixel Sensing Circuit |
| FR2959902B1 (fr) * | 2010-05-04 | 2013-08-23 | E2V Semiconductors | Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant |
| US8451354B2 (en) * | 2010-05-17 | 2013-05-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | TDI image sensor in CMOS technology with high video capture rate |
| FR2960341B1 (fr) * | 2010-05-18 | 2012-05-11 | E2V Semiconductors | Capteur d'image matriciel a transfert de charges a grille dissymetrique. |
| DE102010035811B4 (de) * | 2010-08-30 | 2024-01-25 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor und Verfahren zum Auslesen eines Bildsensors |
| US9049353B2 (en) * | 2011-09-28 | 2015-06-02 | Semiconductor Components Industries, Llc | Time-delay-and-integrate image sensors having variable integration times |
| KR20150131601A (ko) * | 2014-05-15 | 2015-11-25 | 주식회사 뷰웍스 | 양방향 ｔｄｉ 라인 이미지 센서 |
| CN104219468B (zh) * | 2014-09-15 | 2017-06-20 | 天津大学 | 高行频cmos‑tdi图像传感器 |
| US20170264836A1 (en) * | 2016-03-11 | 2017-09-14 | Invisage Technologies, Inc. | Image sensors with electronic shutter |
| EP3540774B1 (en) * | 2018-03-16 | 2020-09-30 | Teledyne Dalsa B.V. | Image sensor and imaging system comprising the same |
-
2020
- 2020-09-10 CN CN202080106379.8A patent/CN116472718A/zh active Pending
- 2020-09-10 KR KR1020237012201A patent/KR20230084506A/ko unknown
- 2020-09-10 US US18/025,729 patent/US20240022835A1/en active Pending
- 2020-09-10 WO PCT/CA2020/051216 patent/WO2022051834A1/en active Application Filing
- 2020-09-10 JP JP2023516506A patent/JP2023551351A/ja active Pending
- 2020-09-10 EP EP20952664.9A patent/EP4211892A4/en active Pending
- 2020-10-30 KR KR1020237012196A patent/KR20230085146A/ko unknown
- 2020-10-30 WO PCT/CA2020/051476 patent/WO2022051835A1/en active Application Filing
- 2020-10-30 US US18/025,748 patent/US20230353908A1/en active Pending
- 2020-10-30 JP JP2023516683A patent/JP2023550864A/ja active Pending
- 2020-10-30 EP EP20952665.6A patent/EP4211894A1/en active Pending
- 2020-10-30 CN CN202080106376.4A patent/CN116472716A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023550864A (ja) | 2023-12-06 |
| KR20230084506A (ko) | 2023-06-13 |
| US20240022835A1 (en) | 2024-01-18 |
| JP2023551351A (ja) | 2023-12-08 |
| WO2022051835A1 (en) | 2022-03-17 |
| EP4211892A4 (en) | 2024-04-24 |
| EP4211892A1 (en) | 2023-07-19 |
| US20230353908A1 (en) | 2023-11-02 |
| CN116472716A (zh) | 2023-07-21 |
| KR20230085146A (ko) | 2023-06-13 |
| WO2022051834A1 (en) | 2022-03-17 |
| EP4211894A1 (en) | 2023-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380439B2 (ja) | データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器 | |
| US7675561B2 (en) | Time delayed integration CMOS image sensor with zero desynchronization | |
| US8836840B2 (en) | A/D converter, solid-state image sensing device, and camera system | |
| US7973840B2 (en) | Solid-state imaging device and imaging system | |
| EP1742369B1 (en) | Analog-to-digital converter for an active pixel sensor | |
| US7456879B2 (en) | Digital correlated double sampling using dual analog path | |
| JP4289244B2 (ja) | 画像処理方法並びに物理量分布検知の半導体装置および電子機器 | |
| JP2006033453A (ja) | データ処理方法並びに物理量分布検知の半導体装置および電子機器 | |
| JP5077091B2 (ja) | 固体撮像装置 | |
| US10616523B2 (en) | Split-readout image sensor | |
| US11632514B2 (en) | Split-readout image sensor | |
| KR101512810B1 (ko) | 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법 | |
| CN116472718A (zh) | 一种用于高速电荷耦合cmos tdi成像的方法和装置 | |
| JP7344045B2 (ja) | 撮像素子 | |
| KR101738694B1 (ko) | 엑스선 이미지 센서 시스템용 병렬 처리 독출 회로 및 독출 방법 | |
| KR101031591B1 (ko) | 고속 대면적 광자 계수형 엑스선 동영상 센서, 이를 포함하는 엑스선 동영상 촬상 시스템 및 픽셀 데이터 독출 방법 | |
| JP5939923B2 (ja) | 固体撮像装置 | |
| Derks et al. | A flexible 14-bit column-parallel ADC concept for application in wafer-scale X-ray CMOS imagers | |
| CN116419086A (zh) | 比较器、图像传感器读出电路及读出方法 | |
| WO2017056160A1 (ja) | イメージセンサおよびイメージセンサの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |