CN105960798A - 适合用于成像阵列的可变增益列放大器 - Google Patents

Abstract

本发明涉及一种使用新型比特线处理电路的成像传感器、该电路和处理来自使用所述比特线处理电路的成像传感器的像素输出的方法。所述成像传感器包括像素传感器的阵列、信号数字化电路和数字化控制器。每个像素传感器产生电压信号，其为在该像素传感器中的光电检测器上的电荷的函数，并响应于第一信号将所述电压信号耦合到比特线。信号数字化电路与所述比特线连接，该数字化电路转换所述电压信号为多个输出数字值，所述输出数字值具有数字化噪声的能选择水平。所述数字化控制器基于所述电压信号产生噪声水平。信号数字化电路包括可变增益放大器和具有固定比特数的ADC。

Description

适合用于成像阵列的可变增益列放大器

技术领域

在CMOS中制造低成本成像阵列已被应用在众多照相机中。在数字摄影中，图像通过成像阵列被记录，成像阵列中的每个像素包括用于测量落入像素区域的某些部分的光量的光电检测器。在包括科研摄影的许多应用中需求具有高动态范围的成像阵列。成像阵列的动态范围将被定义为像素的最大信号与大于噪声的最小信号的比率。

背景技术

通常，成像阵列由多个行和列的像素传感器组成的像素传感器二维阵列构成。在给定的列中所有的像素传感器与公用信号线连接。在一列中当前正读出的特定像素由行选择信号来确定，该行选择信号将在给定行的所有像素传感器与它们各自的信号线连接。

为了改善阵列的读出时间，每个信号线具有专用信号放大器和读出电路，从而整行的像素传感器可以被并行的读出。读出放大器和相关的模拟-数字转换器(ADC)必须具有与单个像素的动态范围相称的动态范围，并且必须提供每个像素的读出时间，其中读出时间尽可能地短，特别是在低光成像时，这是因为每个像素值中的噪声伴随曝光结束和读出像素时间之间的时间而增加。为了增加读出电路的动态范围，已经提出将多个读出放大器用于每个信号线的方案。例如，美国专利申请第12/036,998号，申请日2008年2月25日，描述了一种读出系统，其中将具有不同增益的数字化电路用于每个读出线，数字化增益的选择是由所讨论的读出线上的信号确定的。

而多个读出数字化电路可以提供改进的动态范围，这样的改进带来显著成本增加，因为必须包括在处理电路中用于每一个信号线的晶体管的数量大大增加。由于可以有数千个像素列，因此，同样多的信号线，每个附加的晶体管表示在被用于实施读出阵列所需的硅的面积的显著增加，并且因此，增加了成像传感器的成本。

发明内容

本发明包括一种使用新型比特线处理电路的成像传感器、该处理电路和处理来自使用该处理电路的成像传感器的像素输出的方法。所述成像传感器包括像素传感器的阵列、信号数字化电路和数字化控制器。像素传感器阵列中的每个像素传感器包括光电检测器、电荷转换电路以及栅极晶体管，所述电荷转换电路产生电压信号，其为光电检测器上的电荷的函数，而栅极晶体管响应于第一信号将电压信号耦合到比特线。信号数字化电路与所述比特线连接，数字化电路转换电压信号为多个输出数字值，所述输出数字值具有可选择的数字化噪声的水平，数字化噪声水平中的一个被选择以响应于用于每个信号值的输出选择信号。数字化控制装置基于该电压信号产生输出控制信号。信号数字化电路包括具有多个增益值的可变增益放大器，其放大所述电压信号以产生通过具有固定比特数的ADC数字化的放大信号。在本发明的一个方面，该可变增益放大器包括具有由输出控制信号确定的反馈电容的电容互阻放大器。

附图说明

图1示出了根据本发明的CMOS成像阵列的一个实施例的框图；

图2示出了能够用于成像阵列中的示例性像素传感器的示意图；

图3示出了根据本发明一个实施例的列处理电路的示意图；

图4示出了包含具有三个增益水平的电容互阻放大器的列处理电路；

图5示出了能够与本发明一起使用的双采样电路的一个实施例，以校正用于在列处理电路的增益的切换。

具体实施方式

通过参考示出了根据本发明的CMOS成像阵列的一个实施例的框图的图1，本发明提供其优点的方式能更容易理解。成像阵列20由像素传感器21的矩形阵列构成。每个像素传感器包括光电二极管26和接口电路27。接口电路的细节取决于特定的像素设计。然而，所有的像素电路包括与行线22连接的栅极，所述行线用于将该像素与比特线23连接。在任何时间被启用的特定的行由被输入到行解码器25的位地址确定。

各个比特线终止在列处理电路28，其通常包括感测放大器和ADC。每个感测放大器读出当前与由感测放大器处理的比特线连接的像素产生的信号。在任意给定的时间，读出单个像素传感器。所读出的特定的列由列地址来确定，该列地址由列解码器24用于将从该列的ADC的输出连接到成像阵列外部的电路。成像阵列的整体操作由控制器29控制，该控制器29在输入总线上接收行和列地址和其它命令。

现在参考图2，其为能够用于成像阵列20中的示例性像素传感器的示意图。像素传感器31包括光电二极管38，优选为针状(pinned)光电二极管，其通过栅极32耦合到浮动扩散节点39。在成像阵列曝光于被记录的图像期间，电荷在光电二极管38上累积。累积的电荷通过施加信号到栅极32从而被转移到浮动扩散节点39。被转移到浮动扩散节点39的电荷通过与晶体管34的栅极连接的寄生电容器30转换为电压，该晶体管34的栅极作为源极跟随器而连接。当像素传感器31通过在耦合到晶体管35的栅极的行选择线36上的信号而连接到比特线时，晶体管34提供驱动比特线37所需的增益。在从光电二极管38转移电荷到浮动扩散节点39之前，浮动扩散节点39上的电势通过栅极33被复位到预定的电势。当电荷从光电二极管38转移到复位的浮动扩散节点39上时，浮动扩散节点39上的电压通过依赖于被转移的电荷和浮动扩散节点的电容的量而减少。但是，在复位后的浮动扩散节点39上的最终电压具有小的变化。

一种称为“相关双采样”的过程用于补偿这些变化。在浮动扩散节点39复位后，浮动扩散节点39的电势通过连接像素传感器31到比特线37而进行测量。在对该开始电势进行测量后，累积于光电二极管38上的电荷被转移到浮动扩散节点39，并且浮动扩散节点39上的电势通过将像素传感器31连接到比特线37而被再次测量。这两次电势测量之间的信号的差值决定了用于像素传感器31报告的光强度值。

如上所述，优点是提供数字化电路用于每一个比特线，其中，数字化增益是来自像素的信号强度的函数。通常，每个像素测量具有两个噪声源。第一个噪声源是光电二极管和模拟读出电路的传感器噪声，而第二个噪声源来自被用于将像素的模拟测量值转换为最终的数字值的ADC的有限步骤。传感器噪声为来自光电检测器的散粒噪声，以及来自读出电器的热和1/f噪声的总和。散粒噪声通常在信号水平超过10个光子的传感器噪声中占主导地位。ADC的输出对应于至少显著的数字值比特具有一半电压差的不确定性。该不确定性将在下面的讨论中被称为“量化噪声”。

CMOS成像技术的发展已导致在成像传感器上具有极低传感器噪音水平，相当于从接收少至两个光子而产生的信号。为了实现在低光水平具有如此低噪声像素的阵列的优点，应当使用具有低量化噪声和高增益的数字化电路。然而，如果这样的数字化电路被用于转换来自具有高光亮度的像素的信号，则输出电压对于常规低成本CMOS电路的处理来说会太高。此外，ADC将需要具有大的比特数，这进一步增加了所需的硅的成本和面积。在另一方面，当对来自高亮度像素的模拟信号进行处理时，如果在数字化电路中的放大器的增益被设置在低的值以保持信号在CMOS电路的范围内，则量化噪声将掩盖低水平信号。因此，已经提出了提供可变的量化噪声的ADC的方案。上面讨论的现有技术的方案使用具有不同的转换增益的两个ADC，其增益响应于来自正在被处理的像素的信号水平而被切换，从而低水平信号在ADC中以较小的步长进行处理。

本发明基于如下的观察：提供不同水平量化噪声的列处理电路可以由具有可变增益和固定步长ADC的单个电容互阻放大器来构造。当低光水平像素被处理时，电容互阻放大器的增益的增加等效于在ADC中降低步长，并因此，减少数字化噪声水平。现在参考图3，这是根据本发明的一个实施例的列处理电路的示意图。列处理电路70放大并处理比特线37上的信号。电容互阻放大器50由运算放大器51和分别具有电容C₅₂和C₅₃的两个反馈电容器52和53来构造。当开关54打开时，电容互阻放大器50的增益与C₅₆/C₅₂成正比，其中C₅₆是电容器56的电容。当开关54闭合时，电容器52和53被并联连接，并且电容互阻放大器50的增益与C₅₆/(C₅₂+C₅₃)成正比。开关54的状态由锁存比较器68设置，锁存比较器68将电容互阻放大器50的输出与基准电压V2进行比较。在一个实施方案中，C₅₆/(C₅₂+C₅₃)大约为1，且C₅₆/C₅₂在20和30之间。

在操作中，开关54通过以68表示的锁存比较器的输出和通过如图1中所示的控制器29来控制。在对比特线37上的每一个电压测量之前，将锁存比较器68复位并且开关55闭合，以短路运算放大器5的输入和输出。最初，开关54是打开的，运算放大器51具有其最大增益。当一个信号被传输到电容器56进行测量，运算放大器51的输出上升。如果运算放大器51的输出超过V2，设置锁存比较器68以生成用于闭合开关54的线67上的信号。电容互阻放大器50的增益因此降低到低值。当电容互阻放大器50安定后，输出电压根据开关61和62的状态被分别存储在双采样电路60中的电容器63或电容器64中。当复位值和表示在当前连接到比特线37的像素中的光电二极管所存储的电荷的值这两者被分别存储在电容器64和63中时，电势差通过ADC 65与线66上的值的输出连同指示了线67上的电容互阻放大器50增益值的值一起被数字化。

当存储在与比特线37连接的像素中的光水平处于低值时，电容互阻放大器50和相连接的相关的双采样电路作为常规列处理电路，其中电容互阻放大器50的增益对于相关的双采样的复位和测量阶段都处于高值。然而，当光水平处于高值时，用于测量复位电势的增益将不同于用于测量从光电二极管转移的电荷的增益。因此，差分计算将是错误的。在许多情况下，这不会导致显著的问题，因为相关的双采样计算仅提供来自值的显著差异，该值通过在光电二极管电荷为小的情况下仅测量被存储在光电二极管中的电荷而获得。然而，如果需要校正这样的误差，可以使用改进的双采样电路，其中将所观测到的复位值除以依赖于两阶段的增益的差值的适当系数。这样的电路将在下面更详细地讨论。

电容互阻放大器50可以被看作具有可变电容反馈电路作为反馈环路的电容互阻放大器。反馈电容被设定以保持输出信号低于预定的信号水平。多于两种电容水平被应用的实施例，也可以被构造为进一步增加电容互阻放大器的动态范围。现在参考图4，其示出了具有三种增益水平的电容互阻放大器的列处理电路。列处理电路90包括具有以71～73示出的三个反馈电容器的电容互阻放大器79。反馈电容器72和73分别由开关74和75切换到反馈环路中，以响应分别超过V₂和V₃的运算放大器51的输出。输出线77和78的信号连同ADC 65的输出被读出。

如上面提到的，在确定电容互阻放大器的最后增益的列处理电路之前，代表复位电压的第一电压被存储在双采样电路中。如果响应于所检测的高信号增益随后被降低到较低的增益，由于在高增益状态的增益和复位电压被存储的状态的增益的比率这样的系数，复位电压将过高。现在参考图5，其示出了可与本发明一起使用的双采样电路以校正用于在列处理电路的增益中的开关的一个实施例。双采样电路80假定在列处理电路的增益被限制为两个数值：高增益G_H，其在当前连接到比特线上的像素中的复位电压的测定期间以及在光信号的测量开始时使用，和低增益G_L，其在光信号的测量期间如果在高增益模式下的信号大于预定的阈值时使用。

像素的处理被分为两个阶段，复位阶段和光测量阶段。在复位阶段，开关81和82闭合。在使用增益G_H的这一阶段，来自像素的信号被存储在电容器84。一个相同的信号被存储在电容器83。在光测量阶段期间，开关82打开，电容器84上的电势是测量的复位电势。在光测量阶段结束时电容器83中的信号将依赖于电容互阻放大器在光测量阶段结束时的增益。如果增益保持在G_H，则开关87保持打开，在这种情况下，ADC 65输出以G_H增益测量的两个输入信号之间的差值。然而，如果在光测量阶段期间，增益从G_H变为G_L，开关87闭合。因为开关82是打开的，线路88上的电压将通过除以依赖于电容器85的电容的系数而被减小。电容器85的电容被选择从而线路88上的电压乘以系数G_L/G_H，因此校正复位和光测量阶段的不同的增益。

在列处理电路有多于两个增益值的实施例中，也可以构造类似于图5所示的双采样电路。在有附加的增益的情况下，由具有取决于通过在光测量阶段期间使用的最高增益的数值的可变电容来代替电容器85。在双采样电路80的情况下，开关87和电容器85的组合是具有两个值的可变电容，该两个值为0和提供存储电压所需分压的电容。当上述双采样电路使用可变电容以将所测量的复位电压除以所需系数，也可以使用其它形式的分压器。电容系统的优点在于其简单性。

上述实施例使用像素的二维阵列，其中每一像素列由列处理电路处理。但本发明可以用于像素的任何排列，其中曝光于显著不同的照度水平的多个像素通过公共输入线共享相同的信号数字化电路。另外，其它形式的光电检测器也可以在像素中使用。

已经提供本发明的上述实施例来说明本发明的各个方面。然而，可以理解的是，在本发明中显示出的不同的具体实施方式的不同方面可以组合以提供本发明的其它实施方式。另外，本发明的各种变型从前面的描述和附图中将变得显而易见。因此，本发明由随附的权利要求的范围所限定。

Claims (12)

1.一种装置，其包括：

像素传感器的阵列，每个像素传感器包括光电检测器、电荷转换电路和栅极晶体管，所述电荷转换电路产生电压信号，其是所述光电检测器上电荷的函数，并且所述栅极晶体管响应于第一信号将所述电压信号耦合到比特线；

连接到所述比特线的信号数字化电路，所述数字化电路将所述电压信号转换为多个输出数字值，所述输出数字值具有多个量化噪声的能选择水平，所述量化噪声的能选择水平中的一个被选择用于响应输出控制信号；和

数字化控制器，其基于所述电压信号生成所述输出控制信号，其中所述数字化控制器包括具有多个增益值的可变增益放大器，其放大所述电压信号以产生通过具有固定比特数的模拟-数字转换器(ADC)数字化的放大信号。

2.如权利要求1所述的装置，进一步包括：双采样电路，其存储代表在第一增益值下测量的复位电压测量值的第一电压和量度所述电压信号的第二电压，所述双采样电路输出：所述放大信号的测量值减去将所述第一电压除以系数所得的值，所述系数为取决于所述多个增益值被用于产生所述放大信号的系数。

3.如权利要求1所述的装置，其中所述可变增益放大器包括具有由所述输出控制信号确定的反馈电容的电容互阻放大器。

4.如权利要求3所述的装置，其中所述数字化控制器包括锁存比较器，其将所述电容互阻放大器的输出与参考值进行比较。

5.如权利要求4所述的装置，其中所述输出数字值包括指示所述输出控制信号的值。

6.一种装置，其包括：

连接到输入线的信号数字化电路，所述信号数字化电路将所述输入线上的电压信号转换为多个输出数字值，每个输出数字值具有不同水平的数字化噪声，所述输出数字值中的一个被选择用于响应输出控制信号的输出；以及

数字化控制器，其基于所述电压信号生成所述输出控制信号，其中所述信号数字化控制器包括：具有多个增益值的放大器，其放大所述电压信号以产生通过具有固定比特数的模拟-数字转换器(ADC)数字化的放大信号。

7.如权利要求6所述的装置，其中所述可变增益放大器包括具有由所述输出控制信号确定的反馈电容的电容互阻放大器。

8.如权利要求7所述的装置，其中所述输出选择信号包括锁存比较器，其将所述电容互阻放大器的输出与参考值进行比较。

9.如权利要求8所述的装置，其中所述输出数字值包括指示所述输出控制信号的值。

10.一种用于操作包括像素传感器阵列的成像阵列的方法，每一个像素传感器包括光电检测器、电荷转换电路和栅极晶体管，所述电荷转换电路产生电压信号，其是所述光电检测器上电荷的函数，所述栅极晶体管响应于第一信号将所述电压信号耦合到比特线，所述方法包括：

耦合所述像素传感器中的一个到所述比特线；

通过可变增益电容互阻放大器放大对应于所述像素传感器中的所述一个的所述电压信号，以产生输出模拟信号，所述可变增益电容互阻放大器具有通过所述电压信号确定的可变增益；和

通过具有固定比特数的模拟-数字转换器(ADC)数字化所述输出模拟信号。

11.如权利要求10所述的方法，还包括：存储代表在第一增益值下测量的复位电压的第一电压和量度所述输出模拟信号的第二电压；并且

通过取决于所述第一电压的量除以取决于所述可变增益的系数，校正所述输出模拟信号。

12.如权利要求10所述的方法，其中所述可变增益电容互阻放大器包括具有多个不同电容值的电容反馈电路，并且所述电容反馈电路具有电容，该电容通过响应于被耦合至所述比特线的所述电压信号来选择所述不同电容值中的一个而设置。