KR101978782B1 - 게이트 쉬프트 레지스터와 이를 이용한 표시장치 - Google Patents

게이트 쉬프트 레지스터와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR101978782B1
KR101978782B1 KR1020130025554A KR20130025554A KR101978782B1 KR 101978782 B1 KR101978782 B1 KR 101978782B1 KR 1020130025554 A KR1020130025554 A KR 1020130025554A KR 20130025554 A KR20130025554 A KR 20130025554A KR 101978782 B1 KR101978782 B1 KR 101978782B1
Authority
KR
South Korea
Prior art keywords
node
potential level
potential
voltage
gate
Prior art date
Application number
KR1020130025554A
Other languages
English (en)
Other versions
KR20140111433A (ko
Inventor
조성현
유상희
장성욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130025554A priority Critical patent/KR101978782B1/ko
Publication of KR20140111433A publication Critical patent/KR20140111433A/ko
Application granted granted Critical
Publication of KR101978782B1 publication Critical patent/KR101978782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 게이트 쉬프트 레지스터는 순차적으로 위상이 쉬프트되는 다수의 클럭들을 입력받아 게이트 출력신호들을 생성하는 다수의 스테이지들을 포함하고; 서로 종속적으로 접속된 상기 스테이지들 중에서 제n 스테이지는, 상기 게이트 출력신호들 중 제n 게이트 출력신호가 출력되는 출력노드; Q 노드의 전위에 따라 상기 클럭들 중 n번째 위상을 갖는 클럭의 입력단과 상기 출력노드 사이의 전류 흐름을 스위칭하는 풀업 TFT; 상기 Q 노드와 다르게 충전 및 방전되는 QB 노드의 전위에 따라 저전위 전압의 입력단과 상기 출력노드 사이의 전류 흐름을 스위칭하는 풀다운 TFT; 리셋신호에 따라 고전위 레벨로 상기 QB 노드를 1차 충전한 후, 저전위 레벨보다 높고 상기 고전위 레벨보다 낮은 중간전위 레벨로 상기 QB 노드를 2차 충전하는 BTS 보상부를 구비한다.

Description

게이트 쉬프트 레지스터와 이를 이용한 표시장치{GATE SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}
본 발명은 게이트 쉬프트 레지스터와 이를 이용한 표시장치에 관한 것이다.
현재 다양한 평판 표시장치들(Flat Panel Display, FPD)이 개발 및 시판되고 있다. 이러한 평판 표시장치의 스캔 구동회로는 일반적으로, 게이트 쉬프트 레지스터를 이용하여 스캔라인들에 스캔펄스를 순차적으로 공급하고 있다.
스캔 구동회로의 게이트 쉬프트 레지스터는 다수의 박막트랜지스터들(Thin Film Transistor, 이하 "TFT"라 함)을 포함하는 스테이지들을 구비한다. 스테이지들은 종속적(cascade)으로 접속되어 출력을 순차적으로 발생한다.
스테이지들 각각은 풀업 TFT(Pull-up Thin Film Transistor)를 제어하기 위한 Q 노드, 풀다운 TFT(Pull-down Thin Film Transistor)를 제어하기 위한 Q bar(QB) 노드를 포함한다. 또한, 스테이지들 각각은 전단 스테이지로부터 입력된 스타트신호, 후단 스테이지로부터 입력된 리셋신호, 및 클럭신호에 응답하여 Q 노드와 QB 노드 전압을 서로 반대로 충방전시키는 스위치 TFT들을 포함한다.
각 스테이지는 도 1과 같은 구동 타이밍으로 동작한다. 도 1을 참조하면, 스테이지는 스타트신호에 응답하여 Q 노드를 충전한 후, 클럭신호(CLK)가 입력될 때 Q 노드의 전위를 부트 스트랩핑(bootstraping)하여 풀업 트랜지스터를 턴 온 시킴으로써 클럭신호(CLK)를 게이트 출력신호(Vg)로 출력한다. 이어서, 스테이지는 리셋신호에 응답하여 Q 노드의 전위를 충전 레벨(예컨대, 고전위 레벨)에서 방전 레벨(예컨대, 저전위 레벨)로 낮춘 후 대략 1 프레임 기간 동안 Q 노드의 전위를 저전위 레벨로 유지한다.
QB 노드는 Q노드와 반대로 충방전된다. 즉, Q노드가 고전위 레벨을 가질때 QB 노드는 저전위 레벨(VL)을 가지고, Q노드가 저전위 레벨로 유지될 때 QB 노드는 고전위 레벨(VH)로 유지된다. QB 노드는 한 프레임의 대부분 동안 고전위 레벨(VH)로 유지된다. 따라서, QB 노드의 전위에 따라 스위칭되는 TFT들(풀다운 TFT와 일부 스위치 TFT들)의 게이트전극에는 포지티브 바이어스 스트레스(Positive bias stress, 이하 PBTS)가 쌓인다. 이러한 PBTS는 구동시간의 경과에 비례하여 증가함으로써 해당 TFT들을 열화시킨다. TFT들의 문턱전압은 PBTS의 누적량에 비례하여 (+) 방향으로 쉬프트된다. 이와 반대로 TFT들의 문턱전압은 NBTS(Negative bias stress)의 누적량에 비례하여 (-) 방향으로 쉬프트된다. 한편, TFT는 비정질 실리콘 재질의 반도체층을 포함하는 a-Si:H TFT, 폴리 실리콘 재질의 반도체층을 포함하는 폴리 TFT가 알려져 있으며, 최근에는 수율, 공정 용이성 등의 여러 장점을 갖는 옥사이드(oxide) TFT가 많이 사용되고 있다. 옥사이드 TFT는 금속 산화물 반도체층을 포함하여 a-Si:H TFT에 비해 20~30배 빠른 전자 이동도를 나타내고 있다.
a-Si:H TFT를 이용한 스캔 구동회로에서는 도 2와 같이 2개의 QB 노드들(QB1,QB2)에 각각 접속된 2개의 풀다운 TFT들(Tpd1, Tpd2)을 교번적으로 구동시켜 TFT들의 열화를 줄이고 회로의 신뢰성을 개선하였다. 하지만, 옥사이드 TFT를 이용한 스캔 구동회로에서는 도 2와 같은 구조를 적용하여도 회로의 신뢰성이 개선되지 않는다. 왜냐하면, 휴지 구동기간 동안의 NBTS 상태에서, 옥사이드 TFT는 a-Si:H TFT에 비해 문턱전압의 (-) 쉬프트량이 매우 적어서 PBTS에 의한 문턱전압 쉬프트가 원래 상태로 회복되기 어렵기 때문이다.
옥사이드 TFT의 BTS(bias stress) 특성은 a-Si:H TFT보다 우수하다. 하지만, 옥사이드 TFT는 교번 구동에 의한 회복(recovery) 특성이 좋지 않기 때문에 스캔 구동회로의 신뢰성을 떨어뜨린다. a-Si:H TFT를 이용하여 도 2를 구성하면 도 3a와 같이 구동 시간이 경과하더라도 TFT들의 문턱전압이 일정치로 유지(Clamping Voltage Staturation)되는 데 반해, 옥사이드 TFT를 이용하여 도 2를 구성하면 도 3b와 같이 구동 시간의 경과에 따라 TFT들의 문턱전압이 (+) 방향으로 쉬프트(Clamping Voltage Not Staturation)된다.
따라서, 본 발명의 목적은 QB 노드의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시켜 스캔 구동회로의 수명을 증가시킬 수 있도록 한 게이트 쉬프트 레지스터와 이를 이용한 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 게이트 쉬프트 레지스터는 순차적으로 위상이 쉬프트되는 다수의 클럭들을 입력받아 게이트 출력신호들을 생성하는 다수의 스테이지들을 포함하고; 서로 종속적으로 접속된 상기 스테이지들 중에서 제n 스테이지는, 상기 게이트 출력신호들 중 제n 게이트 출력신호가 출력되는 출력노드; Q 노드의 전위에 따라 상기 클럭들 중 n번째 위상을 갖는 클럭의 입력단과 상기 출력노드 사이의 전류 흐름을 스위칭하는 풀업 TFT; 상기 Q 노드와 다르게 충전 및 방전되는 QB 노드의 전위에 따라 저전위 전압의 입력단과 상기 출력노드 사이의 전류 흐름을 스위칭하는 풀다운 TFT; 상기 제n 게이트 출력신호보다 위상이 앞선 스타트신호에 따라 제1 고전위 전압의 입력단을 상기 Q 노드에 연결시켜 상기 Q 노드를 고전위 레벨로 충전시키는 제1 스위치 TFT; 상기 Q 노드의 전위에 따라 상기 QB 노드를 저전위 레벨로 방전시키는 제2 스위치 TFT; 상기 제n 게이트 출력신호보다 위상이 뒤진 리셋신호에 따라 상기 Q 노드를 상기 저전위 레벨로 방전시키는 제3 스위치 TFT; 상기 QB 노드의 전위에 따라 상기 Q 노드를 상기 저전위 레벨로 방전시키는 제4 스위치 TFT; 및 상기 리셋신호에 따라 상기 고전위 레벨로 상기 QB 노드를 1차 충전한 후, 상기 저전위 레벨보다 높고 상기 고전위 레벨보다 낮은 중간전위 레벨로 상기 QB 노드를 2차 충전하는 BTS 보상부를 구비한다.
본 발명에 따른 게이트 쉬프트 레지스터와 이를 이용한 표시장치는, QB 노드의 전위를 리셋시에만 고전위 레벨로 설정하고 그 이후에는 고저전위보다 낮은 중간전위 레벨로 설정함으로써, QB 노드의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시켜 스캔 구동회로의 수명을 증가시킬 수 있다.
도 1은 게이트 쉬프트 레지스터를 구성하는 단위 스테이지의 일반적인 구동 타이밍도.
도 2는 종래 2개의 QB 노드들을 교번 구동하는 스테이지 구조를 개략적으로 보여주는 도면.
도 3a는 a-Si:H TFT를 이용한 스캔 구동회로의 신뢰성 특성을 보여주는 도면.
도 3b는 옥사이드 TFT를 이용한 스캔 구동회로의 신뢰성 특성을 보여주는 도면.
도 4는 본 발명의 일 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여 주는 도면.
도 5는 도 4에 도시된 스테이지들 중 제n 스테이지의 일 구성을 보여주는 도면.
도 6은 도 5에 도시된 제n 스테이지의 동작 파형을 보여주는 도면.
도 7는 도 4에 도시된 스테이지들 중 제n 스테이지의 다른 구성을 보여주는 도면.
도 8은 도 7에 도시된 제n 스테이지의 동작 파형을 보여주는 도면.
도 9는 본 발명의 다른 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여주는 도면.
도 10은 도 9에 도시된 스테이지들 중 제n 스테이지의 일 구성을 보여주는 도면.
도 11은 도 10에 도시된 제n 스테이지의 동작 파형을 보여주는 도면.
도 12는 도 9에 도시된 스테이지들 중 제n 스테이지의 다른 구성을 보여주는 도면.
도 13은 도 12에 도시된 제n 스테이지의 동작 파형을 보여주는 도면.
도 14는 본 발명의 또 다른 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여주는 도면.
도 15는 도 14에 도시된 스테이지들 중 QB 노드들을 공유하는 제n 스테이지와 제n+1 스테이지의 일 구성을 보여주는 도면.
도 16은 도 15에 도시된 제n 및 제n+1 스테이지의 동작 파형을 보여주는 도면.
도 17은 도 14에 도시된 스테이지들 중 QB 노드들을 공유하는 제n 스테이지와 제n+1 스테이지의 다른 구성을 보여주는 도면.
도 18은 도 17에 도시된 제n 및 제n+1 스테이지의 동작 파형을 보여주는 도면.
도 19 및 도 20은 전술한 실시예들에 대한 시뮬레이션 결과를 보여주는 파형도들.
도 21은 본 발명의 실시예에 따른 표시장치를 개략적으로 보여주는 블록도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다. 이하의 설명에서 "전단 스테이지들"이란, 기준이 되는 스테이지의 상부에 위치하여 기준 스테이지에서 출력되는 기준 게이트 출력신호에 비해 위상이 앞선 게이트 출력신호들을 생성하는 스테이지들을 의미한다. 그리고, "후단 스테이지들"이란, 기준이 되는 스테이지의 하부에 위치하여 기준 스테이지에서 출력되는 기준 게이트 출력신호에 비해 위상이 뒤진 게이트 출력신호들을 생성하는 스테이지들을 의미한다. 이하의 설명에서, 본 발명의 게이트 쉬프트 레지스터를 구성하는 TFT들은 옥사이드 TFT로 구현됨이 바람직하나, 본 발명의 기술적 사상은 이에 한정되지 않고 a-Si:H TFT 및 LTPS 공정의 폴리 TFT에도 당연히 적용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여 준다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 게이트 쉬프트 레지스터는 종속적으로 접속된 다수의 스테이지들(STG1~STG4,...)을 구비한다.
각 스테이지들(STG1~STG4)은 출력 채널을 구비하여 게이트 출력신호(Vg1~Vg4,...)를 생성한다. 게이트 출력신호(Vg1~Vg4,...)는 순차적으로 위상이 쉬프트된다. 각 게이트 출력신호(Vg1~Vg4,...)는 표시장치의 스캔라인들에 스캔펄스로 인가됨과 동시에, 후단 스테이지들 중 어느 하나에 스타트신호(Vst)로 입력될 수 있고 아울러, 전단 스테이지들 중 어느 하나에 리셋신호(Rst)로 입력될 수 있다.
각 스테이지들(STG1~STG4,...)은 매 프레임마다 스타트단자에 인가되는 스타트신호(Vst)에 따라 동작이 시작된다. 최상단 2개의 스테이지들(STG1,STG2)에는 외부(타이밍 콘트롤러)로부터 게이트 스타트 펄스가 스타트신호(Vst)로 인가될 수 있다. 그리고, 최상단 2개의 스테이지들(STG1,STG2)을 제외한 나머지 스테지들(STG3,STG4,...) 각각에는 전전단 스테이지의 게이트 출력신호가 스타트신호(Vst)로 인가될 수 있다. 예를 들어, 제k(k는 자연수) 스테이지(STGk)에는 제k-2 스테이지(STGk-2)의 게이트 출력신호(Vgk-2)가 스타트신호(Vst)로 인가될 수 있다.
각 스테이지들(STG1~STG4,...)은 매 프레임마다 리셋단자에 인가되는 리셋신호(Rst)에 따라 동작이 리셋된다. 스테이지들(STG1~STG4,...) 각각에는 후후단 스테이지의 게이트 출력신호가 리셋신호(Rst)로 인가될 수 있다. 예를 들어, 제k 스테이지(STGk)에는 제k+2 스테이지(STGk+2)의 게이트 출력신호(Vgk+2)가 리셋신호(Rst)로 인가될 수 있다.
한편, 각 스테이지들(STG1~STG4,...)은 리셋 과정에서 QB 노드를 임시적으로 저전위 레벨로 방전시키기 위한 보조 리셋신호(도 5의 ARst)를 더 인가받을 수도 있다. 이 보조 리셋신호는 후단 스테이지들의 게이트 출력신호들 중에서 선택되되, 리셋신호(Rst)로 선택된 게이트 출력신호보다 위상이 뒤진 게이트 출력신호들 중 어느 하나로 선택될 수 있다.
각 스테이지들(STG1~STG4,...)에는 소정 시간만큼 중첩되고 순차적으로 위상이 지연되는 i(i는 양의 짝수) 상 게이트 쉬프트 클럭들 중 어느 하나가 입력될 수 있다. 게이트 쉬프트 클럭들은 고속 구동시 충분한 충전시간 확보를 위해 4상 이상으로 구현됨이 바람직하다. 본 실시예를 포함한 아래의 실시에들에서 게이트 쉬프트 클럭들은 4상으로 설명되나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 순차적으로 위상이 지연되는 4상 게이트 쉬프트 클럭들(CLK1~CLK4)에 동기하여 게이트 출력신호(Vg1~Vg4,...)가 순차적으로 쉬프트된다. 4상 게이트 쉬프트 클럭들(CLK1~CLK4)은 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙한다.
각 스테이지들(STG1~STG4,...)에는 제1 고전위 전압(VDD1), 제2 고전위 전압(VDD2), 제3 고전위 전압(VDD3) 및 저전위 전압(VSS)이 공급된다. 제1 고전위 전압(VDD1)과 제2 고전위 전압(VDD2)은 동일한 고전위 레벨(VH)을 가진다. 저전위 전압(VSS)은 고전위 레벨(VH)보다 낮은 저전위 레벨(VL)을 가진다. 제3 고전위 전압(VDD3)은 저전위 레벨(VL)보다 높고 고전위 레벨(VH)보다 낮은 중간전위 레벨(VM)을 가진다. 고전위 레벨(VH)은 게이트 하이 전압과 실질적으로 동일하게 설정될 수 있고, 저전위 레벨(VL)은 게이트 로우 전압과 실질적으로 동일하게 설정될 수 있다.
이러한 각 스테이지들(STG1~STG4,...)은 도 5 또는 도 7과 같은 BTS 보상부를 포함하여 QB 노드의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시킨다.
도 5는 도 4에 도시된 스테이지들(STG1~STG4,...) 중 제n(n은 양의 정수) 스테이지(STGn)의 일 구성을 보여준다. 그리고, 도 6은 도 5에 도시된 제n 스테이지(STGn)의 동작 파형을 보여준다.
도 5를 참조하면, 제n 스테이지(STGn)는, 제n 게이트 출력신호(Vg(n))가 출력되는 출력노드(NO), Q 노드의 전위에 따라 스위칭되는 풀업 TFT(Tpu), QB 노드의 전위에 따라 스위칭되는 풀다운 TFT(Tpd), Q 노드를 충전 및 방전시키기 위한 제1, 제3, 및 제4 스위치 TFT(T1,T3,T4), QB 노드를 방전시키기 위한 제2 스위치 TFT(T2), 및 QB 노드의 전위에 따라 스위칭되는 TFT들(Tpd,T4)의 게이트 바이어스 스트레스를 감소시키기 위한 BTS 보상부를 구비한다.
풀업 TFT(Tpu)는 Q 노드의 전위에 따라 n번째 위상을 갖는 클럭(CLKn)의 입력단과 출력노드(NO) 사이의 전류 흐름을 스위칭한다. Q 노드가 고전위 레벨(VH)로 충전된 상태에서 n번째 위상을 갖는 클럭(CLKn)이 입력되면, Q 노드의 전위는 고전위 레벨(VH)보다 높은 전압으로 부트 스트랩핑되어 풀업 TFT(Tpu)를 턴 온 시킨다. 풀업 TFT(Tpu)가 턴 온 되면 n번째 위상을 갖는 클럭(CLKn) 즉, 도 6의 예에서 제1 클럭(CLK1)이 출력노드(NO)에 인가된다.
풀다운 TFT(Tpd)는 Q 노드와 다르게 충전 및 방전되는 QB 노드의 전위에 따라 저전위 전압(VSS)의 입력단과 출력노드(NO) 사이의 전류 흐름을 스위칭한다. 풀다운 TFT(Tpd)는 풀업 TFT(Tpu)와 반대로 스위칭된다. 풀다운 TFT(Tpd)가 턴 온 되면, 저전위 전압(VSS)이 출력노드(NO)에 인가된다.
제1, 제3, 및 제4 스위치 TFT(T1,T3,T4)는 Q 노드의 충방전에 관련된다. 제1 스위치 TFT(T1)는 제n 게이트 출력신호(Vg(n))보다 위상이 앞선 스타트신호(Vst)에 따라 제1 고전위 전압(VDD1)의 입력단을 상기 Q 노드에 연결시켜 상기 Q 노드를 고전위 레벨(VH)로 충전시킨다. 여기서, 스타트신호(Vst)는 위에서 언급했듯이 제n-2 게이트 출력신호(Vg(n-2))로 선택될 수 있다. 제3 스위치 TFT(T3)는 제n 게이트 출력신호(Vg(n))보다 위상이 뒤진 리셋신호(Rst)에 따라 상기 Q 노드를 저전위 전압(VSS)의 입력단에 연결시켜 상기 Q 노드를 저전위 레벨(VL)로 방전시킨다. 여기서, 리셋신호(Rst)는 위에서 언급했듯이 제n+2 게이트 출력신호(Vg(n+2))로 선택될 수 있다. 제4 스위치 TFT(T4)는 QB 노드의 전위에 따라 상기 Q 노드를 저전위 전압(VSS)의 입력단에 연결시켜 상기 Q 노드를 저전위 레벨(VL)로 방전시킨다.
제2 스위치 TFT(T2)는 상기 Q 노드의 전위에 따라 상기 QB 노드를 저전위 레벨(VL)로 방전시킨다. 제2 스위치 TFT(T2)는 상기 Q 노드가 충전될 때 상기 QB 노드를 방전시키는 역할을 한다.
BTS 보상부는 리셋신호(Rst)에 따라 상기 QB 노드를 고전위 레벨(VH)로 1차 충전한 후, 저전위 레벨(VL)보다 높고 고전위 레벨(VH)보다 낮은 중간전위 레벨(VM)로 2차 충전한다. 중간전위 레벨(VM)의 QB 노드의 전위는, QB 노드에 따라 스위칭되는 TFT들(Tpd,T4)의 게이트 바이어스 스트레스를 감소시키는 역할을 한다.
이를 위해, BTS 보상부는 제5 스위치 TFT(T5)와, 상기 QB 노드에 연결된 제3 고전위 전압(VDD3) 입력단을 포함한다. 제5 스위치 TFT(T5)는 리셋신호(Rst)에 따라 제2 고전위 전압(VDD2)의 입력단을 상기 QB 노드에 연결시켜 상기 QB 노드를 고전위 레벨(VH)로 충전시킨다. 제5 스위치 TFT(T5)의 게이트전극은 리셋신호(Rst)가 입력되는 리셋단자에, 드레인전극은 제2 고전위 전압(VDD2)의 입력단에, 그리고 소스전극은 QB 노드에 접속된다. 제3 고전위 전압(VDD3) 입력단은 상기 QB 노드에 연결되어 중간전위 레벨(VM)의 제3 고전위 전압(VDD3)을 상기 QB 노드에 인가한다.
한편, 상기 BTS 보상부는, 상기 QB 노드의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 제6 스위치 TFT(T6)를 더 포함할 수 있다. 제6 스위치 TFT(T6)는 리셋신호(Rst)보다 위상이 뒤진 보조 리셋신호(ARst)에 따라 저전위 전압(VSS)의 입력단을 상기 QB 노드에 연결시킴으로써, 상기 1차 충전과 상기 2차 충전의 사이에서 상기 QB 노드를 저전위 레벨(VL)로 방전시킨다. 보조 리셋신호(ARst)는 제n+4 게이트 출력신호(Vg(n+4))로 선택될 수 있다. 제6 스위치 TFT(T6)의 게이트전극은 보조 리셋신호(ARst)가 입력되는 보조 리셋단자에, 드레인전극은 QB 노드에, 그리고 소스전극은 저전위 전압(VSS)의 입력단에 접속된다. 제6 스위치 TFT(T6)의 동작에 의해 QB 노드의 전위는 보다 빠르면서도 안정적으로 원하는 중간전위 레벨(VM)로 맞춰질 수 있다.
도 6을 참조하여 도 5에 도시된 제n 스테이지(STGn)의 동작을 살펴보면 다음과 같다.
① 기간에서 스타트신호(Vst)가 입력될 때, Q 노드는 제1 스위치 TFT(T1)를 통해 인가되는 제1 고전위 전압(VDD1)에 의해 고전위 레벨(VH)로 충전되고, QB 노드는 제2 스위치 TFT(T2)를 통해 인가되는 저전위 전압(VSS)에 의해 저전위 레벨(VL)로 방전된다.
② 기간에서 n번째 위상을 갖는 클럭(CLKn)이 풀업 TFT(Tpu)의 드레인전극에 입력되면, Q 노드와 풀업 TFT(Tpu)의 드레인전극은 기생 커패시터에 의해 서로 커플링되어 있으므로 Q 노드의 전위가 고전위 레벨(VH)보다 높은 전압으로 부트 스트랩핑된다. 그 결과, 풀업 TFT(Tpu)는 턴 온 된다. 풀업 TFT(Tpu)가 턴 온 되면 n번째 위상을 갖는 클럭(CLKn) 즉, 제1 클럭(CLK1)이 제n 게이트 출력신호(Vg(n))로서 출력노드(NO)에 인가된다.
③ 기간에서 리셋신호(Rst, 즉, 제n+2 게이트 출력신호(Vg(n+2)))가 입력될 때, Q 노드는 제3 스위치 TFT(T3)를 통해 인가되는 저전위 전압(VSS)에 의해 저전위 레벨(VL)로 방전되고, 제2 스위치 TFT(T2)는 턴 오프 되어 QB 노드의 방전 경로를 차단한다. 이 상태에서 리셋신호(Rst)에 의해 제5 스위치 TFT(T5)가 턴 온 되면, QB 노드는 제2 고전위 전압(VDD2)에 의해 고전위 레벨(VH)로 충전된다. 그리고, 제4 스위치 TFT(T4)는 턴 온 되어 Q 노드를 추가적으로 저전위 레벨(VL)로 방전시킨다.
④ 및 ⑤ 기간에서 제5 스위치 TFT(T5)는 턴 오프 된다. QB 노드에는 중간전위 레벨(VM)의 제3 고전위 전압(VDD3)이 인가되기 때문에, QB 노드의 전위는 기 충전된 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변화한다. 특히, ④ 기간을 이용하여 QB 노드의 전위를 저전위 레벨(VL)로 먼저 낮춘 후 ⑤ 기간을 이용하여 QB 노드의 전위를 중간전위 레벨(VM)로 올리면, 원하는 시간 내에 안정적으로 QB 노드에 대한 전위 조정이 가능해진다. TFT들에 인가되는 게이트 바이어스 스트레스는 인가되는 전압의 크기 및 인가 시간에 비례하여 커진다. ⑤ 기간은 1 프레임 중 대부분의 시간을 담당한다. ⑤ 기간 동안 QB 노드의 전위는 계속해서 중간전위 레벨(VM)로 유지되기 때문에, QB 노드에 따라 스위칭되는 TFT들(Tpd,T4)의 게이트 바이어스 스트레스는, 종래 ⑤ 기간 동안 QB 노드의 전위가 고전위 레벨(VH)로 유지될 때에 비해 현저히 감소된다. 게이트 바이어스 스트레스가 줄어들면 TFT들의 문턱전압 열화(즉, 문턱전압 쉬프트량)이 줄어들기 때문에, 스테이지 회로의 신뢰성 및 안정성이 높아져 결국 스캔 구동회로의 수명이 증대되는 효과가 있다.
도 7은 도 4에 도시된 스테이지들(STG1~STG4,...) 중 제n(n은 양의 정수) 스테이지(STGn)의 다른 구성을 보여준다. 그리고, 도 8은 도 7에 도시된 제n 스테이지(STGn)의 동작 파형을 보여준다.
도 5와 비교하여 도 7의 제n 스테이지(STGn)는 BTS 보상부의 일부 구성만이 다를 뿐, 나머지 구성은 실질적으로 동일하다.
도 7에서 BTS 보상부를 구성하는 제5 스위치 TFT(T5)와, QB 노드에 연결된 제3 고전위 전압(VDD3) 입력단은, 도 5에서 설명한 것과 동일하다.
QB 노드의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 하기 위해, 도 5에서는 BTS 보상부가 제6 스위치 TFT(T6)를 더 포함하는 것을 설명하였지만, 도 7의 BTS 보상부는 다이오드 커넥션(diode-connection) 된 제7 스위치 TFT(T7)를 더 포함할 수 있다. 제7 스위치 TFT(T7)의 게이트전극과 드레인전극은 QB 노드에 공통접속되고, 소스전극은 제3 고전위 전압(VDD3)의 입력단에 접속된다.
제3 고전위 전압(VDD3)의 입력단은 QB 노드에 연결되어 있기 때문에, 도 8의 ④ 기간에서, QB 노드와 제3 고전위 전압(VDD3)의 입력단 사이에는 방전 경로(PTH1)가 자연적으로 형성된다. 도 8의 ④ 기간에서, 제7 스위치 TFT(T7)는 상기 QB 노드와 제3 고전위 전압(VDD3)의 입력단 사이에서 추가적인 방전 경로(PTH2)를 제공하여 QB 노드의 전위가 보다 빠르면서도 안정적으로 원하는 고전위 레벨(VH)에서 중간전위 레벨(VM)로 낮아지게 한다.
도 9는 본 발명의 다른 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여 준다. 도 9는 교류 구동(각 스테이지마다 2개의 QB 노드들과 2개의 풀다운 TFT들을 구비하고, 미리 정해진 기간을 주기로 QB 노드들을 번갈아 휴지 구동) 시키기 위한 게이트 쉬프트 레지스터 구성을 나타낸 것이다.
교류 구동을 위한 구성 이외의 나머지 스테이지 구성은 도 5에서 설명한 것과 실질적으로 동일하다. 교류 구동을 위해, 각 스테이지들(STG1~STG4,...)에는 제1 고전위 전압(VDD1), 제2 고전위 전압(VDD2), 제3 고전위 전압(VDD3) 및 저전위 전압(VSS)이 공급된다.
제1 고전위 전압(VDD1)은 일정하게 고전위 레벨(VH)로 입력된다.
제2 고전위 전압(VDD2)은 제2-1 고전위 전압(VDD_O)과 제2-2 고전위 전압(VDD_E)을 포함한다. 제2-1 고전위 전압(VDD_O)과 제2-2 고전위 전압(VDD_E)은 대략 180도의 위상차를 갖고 미리 정해진 기간(예컨대, k 프레임 기간)을 주기로 서로 반대로 스윙된다. 예를 들어, 홀수번째 k 프레임 기간에서 제2-1 고전위 전압(VDD_O)이 고전위 레벨(VH)로 입력되는 경우 제2-2 고전위 전압(VDD_E)은 저전위 레벨(VL)로 입력될 수 있다. 이에 반해, 짝수번째 k 프레임 기간에서 제2-1 고전위 전압(VDD_O)이 저전위 레벨(VL)로 입력되면 제2-2 고전위 전압(VDD_E)은 고전위 레벨(VH)로 입력되게 된다.
제3 고전위 전압(VDD3)은 제3-1 고전위 전압(MVDD_O)과 제3-2 고전위 전압(MVDD_E)을 포함한다. 제3-1 고전위 전압(MVDD_O)과 제3-2 고전위 전압(MVDD_E)은 대략 180도의 위상차를 갖고 상기 미리 정해진 기간을 주기로 서로 반대로 스윙된다. 예를 들어, 상기 홀수번째 k 프레임 기간에서 제3-1 고전위 전압(MVDD_O)이 중간전위 레벨(VM)로 입력되는 경우 제3-2 고전위 전압(MVDD_E)은 저전위 레벨(VL)로 입력될 수 있다. 이에 반해, 상기 짝수번째 k 프레임 기간에서 제3-1 고전위 전압(MVDD_O)이이 저전위 레벨(VL)로 입력되면 제3-2 고전위 전압(MVDD_E)은 중간전위 레벨(VM)로 입력되게 된다.
이러한 각 스테이지들(STG1~STG4,...)은 도 10 또는 도 12와 같이 교번적으로 구동되는 2개의 BTS 보상부들을 포함하여 QB 노드들의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시킨다.
도 10는 도 9에 도시된 스테이지들(STG1~STG4,...) 중 제n(n은 양의 정수) 스테이지(STGn)의 일 구성을 보여준다. 그리고, 도 11은 도 10에 도시된 제n 스테이지(STGn)의 동작 파형을 보여준다.
도 10을 참조하면, 제n 스테이지(STGn)는, 제n 게이트 출력신호(Vg(n))가 출력되는 출력노드(NO), Q 노드의 전위에 따라 스위칭되는 풀업 TFT(Tpu), 제1 QB 노드(QB_O)의 전위에 따라 스위칭되는 제1-1 풀다운 TFT(Tpd_O), 제2 QB 노드(QB_E)의 전위에 따라 스위칭되는 제1-2 풀다운 TFT(Tpd_E), Q 노드를 충전 및 방전시키기 위한 제1, 제3, 제4-1 및 제4-2 스위치 TFT(T1,T3,T4_O,T4_E), 제1 QB 노드(QB_O)를 방전시키기 위한 제2-1 스위치 TFT(T2_O), 제2 QB 노드(QB_E)를 방전시키기 위한 제2-2 스위치 TFT(T2_E), 제1 QB 노드(QB_O)의 전위에 따라 스위칭되는 TFT들(Tpd_O,T4_O)의 게이트 바이어스 스트레스를 감소시키기 위한 제1 BTS 보상부, 및 제2 QB 노드(QB_E)의 전위에 따라 스위칭되는 TFT들(Tpd_E,T4_E)의 게이트 바이어스 스트레스를 감소시키기 위한 제2 BTS 보상부를 구비한다.
미리 정해진 기간(예컨대, k 프레임 기간)을 주기로 제1 QB 노드(QB_O)와 제2 QB 노드(QB_E)는 번갈아 휴지 구동되며, 휴지 구동되는 QB 노드는 계속해서 저전위 레벨(VL)로 유지된다. 따라서, 제1 QB 노드(QB_O)와 관련되는 소자들과 제2 QB 노드(QB_E)와 관련되는 소자들은 상기 미리 정해진 기간을 주기로 교대로 휴지 구동된다.
제1 QB 노드(QB_O)와 관련되는 소자들에는 제1-1 풀다운 TFT(Tpd_O), 제4-1스위치 TFT(T4_O), 제2-1 스위치 TFT(T2_O), 제1 BTS 보상부, 및 제8-1스위치 TFT(T8_O)가 있다. 그리고, 제2 QB 노드(QB_E)와 관련되는 소자들에는 제1-2 풀다운 TFT(Tpd_E), 제4-2스위치 TFT(T4_E), 제2-2 스위치 TFT(T2_E), 제2 BTS 보상부, 및 제8-2스위치 TFT(T8_E)가 있다.
풀업 TFT(Tpu), 제1 및 제3 스위치 TFT(T1,T3), 클럭(CLKn), 스타트신호(Vst), 리셋신호(Rst) 등은 도 5에서 설명한 것과 동일하다.
제1-1 풀다운 TFT(Tpd_O)는 Q 노드와 다르게 충전 및 방전되는 제1 QB 노드(QB_O)의 전위에 따라 저전위 전압(VSS)의 입력단과 출력노드(NO) 사이의 전류 흐름을 스위칭하고, 이와 교대로 제1-2 풀다운 TFT(Tpd_E)는 제1 QB 노드(QB_O)와 교대로 구동되는 제2 QB 노드(QB_E)의 전위에 따라 저전위 전압(VSS)의 입력단과 출력노드(NO) 사이의 전류 흐름을 스위칭한다. 정상 동작시 제1-1 풀다운 TFT(Tpd_O)는 풀업 TFT(Tpu)와 반대로 스위칭되고, 마찬가지로 제1-2 풀다운 TFT(Tpd_E)도 풀업 TFT(Tpu)와 반대로 스위칭된다.
제2-1 스위치 TFT(T2_O)는 Q 노드의 전위에 따라 제1 QB 노드(QB_O)를 저전위 레벨(VL)로 방전시키고, 이와 교대로 제2-2 스위치 TFT(T2_E)는 Q 노드의 전위에 따라 제2 QB 노드(QB_E)를 저전위 레벨(VL)로 방전시킨다.
제4-1 스위치 TFT(T4_O)는 제1 QB 노드(QB_O)의 전위에 따라 Q 노드를 저전위 레벨(VL)로 방전시키고, 이와 교대로 제4-2 스위치 TFT(T4_E)는 제2 QB 노드(QB_E)의 전위에 따라 Q 노드를 저전위 레벨(VL)로 방전시킨다.
제8-1 스위치 TFT(T8_O)는 제1 QB 노드(QB_O)가 정상 구동될 때, 스타트신호(Vst)에 따라 제1 QB 노드(QB_O)를 저전위 레벨(VL)로 방전시킴으로써 도 11의 ① 구간에서 제4-1 스위치 TFT(T4_O)를 완전히 오프 시키고 Q 노드의 안정적인 충전을 유도한다. 제8-2 스위치 TFT(T8_E)는 제2 QB 노드(QB_E)가 정상 구동될 때, 스타트신호(Vst)에 따라 제2 QB 노드(QB_E)를 저전위 레벨(VL)로 방전시킴으로써 도 11의 ① 구간에서 제4-2 스위치 TFT(T4_E)를 완전히 오프 시키고 Q 노드의 안정적인 충전을 유도한다. 제8-1 스위치 TFT(T8_O)와 제8-2 스위치 TFT(T8_E)는 생략될 수 있다.
제1 BTS 보상부는 리셋신호(Rst)에 따라 고전위 레벨(VH)로 제1 QB 노드(QB_O)를 1차 충전한 후, 중간전위 레벨(VM)로 제1 QB 노드(QB_O)를 2차 충전하고, 이와 교대로 제2 BTS 보상부는 리셋신호(Rst)에 따라 고전위 레벨(VH)로 제2 QB 노드(QB_E)를 1차 충전한 후, 중간전위 레벨(VM)로 제2 QB 노드(QB_E)를 2차 충전한다.
제1 BTS 보상부는 리셋신호(Rst)에 따라 제2-1 고전위 전압(VDD_O)의 입력단을 제1 QB 노드(QB_O)에 연결시켜 제1 QB 노드(QB_O)를 고전위 레벨(VH)로 충전시키는 제5-1 스위치 TFT(T5_O)와, 제1 QB 노드(QB_O)에 연결되어 중간전위 레벨(VM)의 제3-1 고전위 전압(MVDD_O)을 제1 QB 노드(QB_O)에 인가하는 제3-1 고전위 전압(MVDD_O)의 입력단을 포함한다. 제1 BTS 보상부는 상기 1차 충전과 상기 2차 충전의 사이에서, 리셋신호(Rst)보다 위상이 뒤진 보조 리셋신호(ARst)에 따라 저전위 전압(VSS)의 입력단을 제1 QB 노드(QB_O)에 연결시켜 제1 QB 노드(QB_O)를 저전위 레벨(VL)로 방전시키는 제6-1 스위치 TFT(T6_O)를 더 포함할 수 있다.
제2 BTS 보상부는 리셋신호(Rst)에 따라 제2-2 고전위 전압(VDD_E)의 입력단을 제2 QB 노드(QB_E)에 연결시켜 제2 QB 노드(QB_E)를 고전위 레벨(VH)로 충전시키는 제5-2 스위치 TFT(T5_E)와, 제2 QB 노드(QB_E)에 연결되어 중간전위 레벨(VM)의 제3-2 고전위 전압(MVDD_E)을 제2 QB 노드(QB_E)에 인가하는 제3-2 고전위 전압(MVDD_E)의 입력단을 포함한다. 제2 BTS 보상부는 상기 1차 충전과 상기 2차 충전의 사이에서, 리셋신호(Rst)보다 위상이 뒤진 보조 리셋신호(ARst)에 따라 저전위 전압(VSS)의 입력단을 제2 QB 노드(QB_E)에 연결시켜 제2 QB 노드(QB_E)를 저전위 레벨(VL)로 방전시키는 제6-2 스위치 TFT(T6_E)를 더 포함할 수 있다.
도 11에는 도 10의 제n 스테이지(STGn)의 동작이 도시되어 있다. 도 11은 특정 k 프레임 기간에서 제1 QB 노드(QB_O)와 관련되는 소자들은 휴지 구동되고 제2 QB 노드(QB_E)와 관련되는 소자들만이 정상 구동되고 있는 경우를 예로 보여준다. 도 11에서, "Q1~Q4"는 각각 제1 스테이지의 Q 노드 전위~제4 스테이지의 Q 노드 전위를 나타내고, "QB1_E~QB4_E"는 각각 제1 스테이지의 QB_E 노드 전위~제4 스테이지의 QB_E 노드 전위를 나타낸다. 도 11에서, 점선으로 표시된 부분은 k 프레임 기간과 k 프레임 기간 사이의 블랭크 시간을 의미한다.
도 11의 동작 과정은 도 6에서 설명한 것과 실질적으로 동일하여 그 상세한 설명은 생략한다.
도 12는 도 9에 도시된 스테이지들(STG1~STG4,...) 중 제n(n은 양의 정수) 스테이지(STGn)의 다른 구성을 보여준다. 그리고, 도 13은 도 12에 도시된 제n 스테이지(STGn)의 동작 파형을 보여준다.
도 10과 비교하여 도 12의 제n 스테이지(STGn)는 BTS 보상부의 일부 구성만이 다를 뿐, 나머지 구성은 실질적으로 동일하다.
도 12에서 제1 BTS 보상부를 구성하는 제5-1 스위치 TFT(T5_O)와, 제1 QB 노드(QB_O)에 연결된 제3-1 고전위 전압(MVDD_O)의 입력단은, 도 10과 동일하다. 또한, 제2 BTS 보상부를 구성하는 제5-2 스위치 TFT(T5_E)와, 제2 QB 노드(QB_E)에 연결된 제3-2 고전위 전압(MVDD_E)의 입력단은, 도 10과 동일하다.
도 12의 제1 BTS 보상부는 제1 QB 노드(QB_O)의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 하기 위해, 다이오드 커넥션(diode-connection) 된 제7-1 스위치 TFT(T7_O)를 더 포함할 수 있다. 또한, 제2 BTS 보상부는 제2 QB 노드(QB_E)의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 하기 위해, 다이오드 커넥션(diode-connection) 된 제7-2 스위치 TFT(T7_E)를 더 포함할 수 있다. 제7-1 스위치 TFT(T7_O)와 제7-2 스위치 TFT(T7_E)에 의한 작용 효과는 도 8을 통해 설명한 것과 동일하다. 즉, 도 13의 ④ 기간에서, 제7-2 스위치 TFT(T7_E)는 제2 QB 노드(QB_E)와 제3-2 고전위 전압(MVDD_E)의 입력단 사이에서 추가적인 방전 경로(PTH2)를 제공하여 제2 QB 노드(QB_E)의 전위가 보다 빠르면서도 안정적으로 원하는 고전위 레벨(VH)에서 중간전위 레벨(VM)로 낮아지게 한다.
도 14는 본 발명의 또 다른 실시예에 따른 게이트 쉬프트 레지스터 구성을 개략적으로 보여 준다. 도 14는 교류 구동(각 스테이지마다 2개의 QB 노드들과 2개의 풀다운 TFT들을 구비하고, 미리 정해진 기간을 주기로 QB 노드들을 번갈아 휴지 구동) 시키기 위한 게이트 쉬프트 레지스터 구성을 나타낸 것이다.
도 14는 교류 구동을 위한 구성이라는 점에서 도 9와 동일하다. 다만, 도 14는 도 9에 비해 스테이지들에 포함된 TFT들의 개수와 전원 라인의 개수를 줄이기 위해 이웃한 2개의 스테이지들이 제1 QB 노드(QB_O)를 서로 공유함과 동시에 제2 QB 노드(QB_E)를 서로 공유하는 특징이 있다.
제1 고전위 전압(VDD1)은 모든 스테이지들(STG1~STG4,...)에 공통으로 입력된다. 다만, 제2-1 고전위 전압(VDD_O)과 제2-2 고전위 전압(VDD_E)은 QB 노드를 공유하는 2개의 스테이지들에 나누어 입력된다. 그리고, 제3-1 고전위 전압(MVDD_O)과 제3-2 고전위 전압(MVDD_E)도 QB 노드를 공유하는 2개의 스테이지들에 나누어 입력된다. 예를 들어, 제n 스테이지와 제n+1 스테이지가 QB 노드를 서로 공유한다고 가정할 때, 제n 스테이지에는 제1 고전위 전압(VDD1), 제2-1 고전위 전압(VDD_O), 및 제3-1 고전위 전압(MVDD_O)이 입력되고, 제n+1 스테이지에는 제1 고전위 전압(VDD1), 제2-2 고전위 전압(VDD_E), 및 제3-2 고전위 전압(MVDD_E)이 입력된다.
이러한 각 스테이지들(STG1~STG4,...)은 도 15 또는 도 17와 같이 교번적으로 구동되는 2개의 BTS 보상부들을 포함하여 QB 노드들의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시킨다.
도 15는 도 14에 도시된 스테이지들(STG1~STG4,...) 중 QB 노드들을 공유하는 제n 스테이지(STGn)와 제n+1 스테이지(STGn+1)의 일 구성을 보여준다. 그리고, 도 16은 도 15에 도시된 제n 스테이지(STGn)와 제n+1 스테이지(STGn+1)의 동작 파형을 보여준다.
도 15를 참조하면, 제n 스테이지(STGn)는, 제n 게이트 출력신호(Vg(n))가 출력되는 제1 출력노드(NO1), 제1 Q 노드(Q1)의 전위에 따라 스위칭되는 제1 풀업 TFT(Tpu1), 제1 QB 노드(QB_O)의 전위에 따라 스위칭되는 제1-1 풀다운 TFT(Tpd1_O), 제2 QB 노드(QB_E)의 전위에 따라 스위칭되는 제1-2 풀다운 TFT(Tpd1_E), 제1 Q 노드(Q1)를 충전 및 방전시키기 위한 제1-1, 제3-1, 제4-1 및 제4-2 스위치 TFT(T1A,T3A,T4A_O,T4A_E), 제1 QB 노드(QB_O)를 방전시키기 위한 제2-1 스위치 TFT(T2_O), 제1 QB 노드(QB_O)의 전위에 따라 스위칭되는 TFT들(Tpd1_O,T4A_O,Tpd2_O,T4B_O)의 게이트 바이어스 스트레스를 감소시키기 위한 제1 BTS 보상부를 구비한다. 제n 스테이지(STGn)를 구성하는 소자들의 세부 접속 구성은 전술한 실시예들에서 설명한 것과 유사하여 생략하기로 한다.
그리고, 제n+1 스테이지(STGn+1)는, 제n+1 게이트 출력신호(Vg(n+1))가 출력되는 제2 출력노드(NO2), 제2 Q 노드(Q2)의 전위에 따라 스위칭되는 제2 풀업 TFT(Tpu2), 제1 QB 노드(QB_O)의 전위에 따라 스위칭되는 제2-1 풀다운 TFT(Tpd2_O), 제2 QB 노드(QB_E)의 전위에 따라 스위칭되는 제2-2 풀다운 TFT(Tpd2_E), 제2 Q 노드(Q2)를 충전 및 방전시키기 위한 제1-2, 제3-2, 제4-3 및 제4-4 스위치 TFT(T1B,T3B,T4B_O,T4B_E), 제1 QB 노드(QB_O)를 방전시키기 위한 제2-2 스위치 TFT(T2_E), 제2 QB 노드(QB_E)의 전위에 따라 스위칭되는 TFT들(Tpd1_E,T4A_E,Tpd2_E,T4B_E)의 게이트 바이어스 스트레스를 감소시키기 위한 제2 BTS 보상부를 구비한다. 제n 스테이지(STGn)를 구성하는 소자들의 세부 접속 구성은 전술한 실시예들에서 설명한 것과 유사하여 생략하기로 한다.
한편, 제n 스테이지(STGn)는 제8-1 스위치 TFT(T8_O)를 더 포함할 수 있고, 제n+1 스테이지(STGn+1)는 제8-2 스위치 TFT(T8_E)를 더 포함할 수 있다. 제8-1 스위치 TFT(T8_O)는 제1 QB 노드(QB_O)가 정상 구동될 때, 제1 스타트신호(Vst1)에 따라 제1 QB 노드(QB_O)를 저전위 레벨(VL)로 방전시킴으로써 도 16의 ① 구간에서 제4-1 및 제4-3 스위치 TFT(T4A_O,T4B_O)를 완전히 오프 시키고 제1 및 제2 Q 노드(Q1,Q2)의 안정적인 충전을 유도한다. 제8-2 스위치 TFT(T8_E)는 제2 QB 노드(QB_E)가 정상 구동될 때, 제1 스타트신호(Vst1)에 따라 제2 QB 노드(QB_E)를 저전위 레벨(VL)로 방전시킴으로써 도 16의 ① 구간에서 제4-2 및 제4-4 스위치 TFT(T4A_E,T4B_E)를 완전히 오프 시키고 제1 및 제2 Q 노드(Q1,Q2)의 안정적인 충전을 유도한다.
미리 정해진 기간(예컨대, k 프레임 기간)을 주기로 제1 QB 노드(QB_O)와 제2 QB 노드(QB_E)는 번갈아 휴지 구동되며, 휴지 구동되는 QB 노드는 계속해서 저전위 레벨(VL)로 유지된다. 따라서, 제1 QB 노드(QB_O)와 관련되는 소자들과 제2 QB 노드(QB_E)와 관련되는 소자들은 상기 미리 정해진 기간을 주기로 교대로 휴지 구동된다.
제1 QB 노드(QB_O)와 관련되는 소자들에는 제1-1 풀다운 TFT(Tpd1_O), 제4-1스위치 TFT(T4A_O), 제2-1 풀다운 TFT(Tpd2_O), 제4-3 스위치 TFT(T4B_O), 제1 BTS 보상부, 및 제8-1 스위치 TFT(T8_O)가 있다. 그리고, 제2 QB 노드(QB_E)와 관련되는 소자들에는 제1-2 풀다운 TFT(Tpd1_E), 제4-2 스위치 TFT(T4A_E), 제2-2 풀다운 TFT(Tpd2_E), 제4-4 스위치 TFT(T4B_E), 제2 BTS 보상부, 및 제8-2 스위치 TFT(T8_E)가 있다.
제n 스테이지(STGn)의 제1 출력노드(NO1)를 통해 출력되는 제n 게이트 출력신호(Vg(n))은 n번째 위상을 갖는 클럭(CLKn)에 동기되고, 제n+1 스테이지(STGn+1)의 제2 출력노드(NO2)를 통해 출력되는 제n+1 게이트 출력신호(Vg(n+1))은 n+1번째 위상을 갖는 클럭(CLKn+1)에 동기된다. 제n 스테이지(STGn)의 동작 시작 타이밍을 제어하는 제1 스타트신호(Vst1)는 제n 게이트 출력신호(Vg(n))보다 위상이 앞선다. 제n+1 스테이지(STGn+1)의 동작 시작 타이밍을 제어하는 제2 스타트신호(Vst2)는 제n+1 게이트 출력신호(Vg(n+1))보다 위상이 앞서고 제1 스타트신호(Vst1)보다 위상이 뒤진다. 그리고, 제n 스테이지(STGn)와 제n+1 스테이지(STGn+1)를 동시에 리셋시키기 위한 리셋신호(Rst)는 제n+1 게이트 출력신호(Vg(n+1))보다 위상이 뒤진다.
제1 BTS 보상부는 리셋신호(Rst)에 따라 고전위 레벨(VH)로 제1 QB 노드(QB_O)를 1차 충전한 후, 중간전위 레벨(VM)로 제1 QB 노드(QB_O)를 2차 충전하고, 이와 교대로 제2 BTS 보상부는 리셋신호(Rst)에 따라 고전위 레벨(VH)로 제2 QB 노드(QB_E)를 1차 충전한 후, 중간전위 레벨(VM)로 제2 QB 노드(QB_E)를 2차 충전한다.
제1 BTS 보상부는 리셋신호(Rst)에 따라 제2-1 고전위 전압(VDD_O)의 입력단을 제1 QB 노드(QB_O)에 연결시켜 제1 QB 노드(QB_O)를 고전위 레벨(VH)로 충전시키는 제5-1 스위치 TFT(T5_O)와, 제1 QB 노드(QB_O)에 연결되어 중간전위 레벨(VM)의 제3-1 고전위 전압(MVDD_O)을 제1 QB 노드(QB_O)에 인가하는 제3-1 고전위 전압(MVDD_O)의 입력단을 포함한다. 제1 BTS 보상부는 상기 1차 충전과 상기 2차 충전의 사이에서, 리셋신호(Rst)보다 위상이 뒤진 보조 리셋신호(ARst)에 따라 저전위 전압(VSS)의 입력단을 제1 QB 노드(QB_O)에 연결시켜 제1 QB 노드(QB_O)를 저전위 레벨(VL)로 방전시키는 제6-1 스위치 TFT(T6_O)를 더 포함할 수 있다.
제2 BTS 보상부는 리셋신호(Rst)에 따라 제2-2 고전위 전압(VDD_E)의 입력단을 제2 QB 노드(QB_E)에 연결시켜 제2 QB 노드(QB_E)를 고전위 레벨(VH)로 충전시키는 제5-2 스위치 TFT(T5_E)와, 제2 QB 노드(QB_E)에 연결되어 중간전위 레벨(VM)의 제3-2 고전위 전압(MVDD_E)을 제2 QB 노드(QB_E)에 인가하는 제3-2 고전위 전압(MVDD_E)의 입력단을 포함한다. 제2 BTS 보상부는 상기 1차 충전과 상기 2차 충전의 사이에서, 리셋신호(Rst)보다 위상이 뒤진 보조 리셋신호(ARst)에 따라 저전위 전압(VSS)의 입력단을 제2 QB 노드(QB_E)에 연결시켜 제2 QB 노드(QB_E)를 저전위 레벨(VL)로 방전시키는 제6-2 스위치 TFT(T6_E)를 더 포함할 수 있다.
도 16에는 도 15의 제n 및 제n+1 스테이지(STGn,STGn+1)의 동작이 도시되어 있다. 도 16은 특정 k 프레임 기간에서 제1 QB 노드(QB_O)와 관련되는 소자들은 휴지 구동되고 제2 QB 노드(QB_E)와 관련되는 소자들만이 정상 구동되고 있는 경우를 예로 보여준다. 도 16에서, "QB1_E"는 제n 스테이지(STGn)에 포함된 제2 QB 노드(QB_E)의 전위를 그리고, "QB2_E"는 제n+1 스테이지(STGn+1)에 포함된 제2 QB 노드(QB_E)의 전위를 나타낸다. 도 16에서, 점선으로 표시된 부분은 k 프레임 기간과 k 프레임 기간 사이의 블랭크 시간을 의미한다.
도 16의 동작 과정은 전술한 실시예들에서 설명한 것과 유사하여 그 상세한 설명은 생략한다.
도 17은 도 14에 도시된 스테이지들(STG1~STG4,...) 중 QB 노드들을 공유하는 제n 스테이지(STGn)와 제n+1 스테이지(STGn+1)의 다른 구성을 보여준다. 그리고, 도 18은 도 17에 도시된 제n 스테이지(STGn)와 제n+1 스테이지(STGn+1)의 동작 파형을 보여준다.
도 15와 비교하여 도 17의 제n 및 제n+1 스테이지(STGn,STGn+1)는 BTS 보상부들의 일부 구성만이 다를 뿐, 나머지 구성은 실질적으로 동일하다.
도 17에서 제1 BTS 보상부를 구성하는 제5-1 스위치 TFT(T5_O)와, 제1 QB 노드(QB_O)에 연결된 제3-1 고전위 전압(MVDD_O)의 입력단은, 도 15와 동일하다. 또한, 제2 BTS 보상부를 구성하는 제5-2 스위치 TFT(T5_E)와, 제2 QB 노드(QB_E)에 연결된 제3-2 고전위 전압(MVDD_E)의 입력단은, 도 15와 동일하다.
도 17의 제1 BTS 보상부는 제1 QB 노드(QB_O)의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 하기 위해, 다이오드 커넥션(diode-connection) 된 제7-1 스위치 TFT(T7_O)를 더 포함할 수 있다. 또한, 제2 BTS 보상부는 제2 QB 노드(QB_E)의 전위가 안정적으로 고전위 레벨(VH)에서 중간전위 레벨(VM)로 변하도록 하기 위해, 다이오드 커넥션(diode-connection) 된 제7-2 스위치 TFT(T7_E)를 더 포함할 수 있다. 제7-1 스위치 TFT(T7_O)와 제7-2 스위치 TFT(T7_E)에 의한 작용 효과는 전술한 실시예들에서 설명한 것과 동일하다. 즉, 도 18의 ④ 기간에서, 제7-2 스위치 TFT(T7_E)는 제2 QB 노드(QB_E)와 제3-2 고전위 전압(MVDD_E)의 입력단 사이에서 추가적인 방전 경로(PTH2)를 제공하여 제2 QB 노드(QB_E)의 전위가 보다 빠르면서도 안정적으로 원하는 고전위 레벨(VH)에서 중간전위 레벨(VM)로 낮아지게 한다.
도 19 및 도 20은 전술한 실시예들에 대한 시뮬레이션 결과를 보여주는 파형도들이다.
도 19는 도 5, 도 10, 도 15의 스테이지 회로 구성에 대한 시뮬레이션 결과이고, 도 20은 도 7, 도 12, 도 17의 스테이지 회로 구성에 대한 시뮬레이션 결과이다.
도 19 및 도 20에서 명확히 알 수 있듯이, QB 노드의 전위는 리셋시에만 고전위 레벨(VH)을 나타내고 그 이후 구간에서는 자연 방전 과정을 거치거나, 또는 강제적인 저전위 레벨(VL)을 거치거나, 또는 다이오드를 이용한 방전 과정을 거침으로써 중간전위 레벨(VM)을 나타내고 있다. QB 노드가 장시간 중간전위 레벨(VM)로 유지되면 TFT들의 문턱전압 열화(즉, 문턱전압 쉬프트량)가 줄어들어, 회로의 신뢰성이 제고될 수 있다.
도 21은 본 발명의 실시예에 따른 표시장치를 개략적으로 보여준다.
도 21을 참조하면, 본 발명의 표시장치는 표시패널(100), 데이터 구동회로, 스캔 구동회로, 및 타이밍 콘트롤러(110) 등을 구비한다.
표시패널(100)은 서로 교차되는 데이터라인들 및 스캔라인들과, 매트릭스 형태로 배치된 픽셀들을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광다이오드 표시장치(OLED), 전기영동 표시장치(EPD) 중 어느 하나의 표시패널로 구현될 수 있다.
데이터 구동회로는 다수의 소스 드라이브 IC들(120)을 포함한다. 소스 드라이브 IC들(120)은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 소스 드라이브 IC들(120)은 타이밍 콘트롤러(110)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터전압을 발생하고, 그 데이터전압을 스캔펄스에 동기되도록 표시패널(100)의 데이터라인들에 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(100)의 데이터라인들에 접속될 수 있다.
스캔 구동회로는 타이밍 콘트롤러(110)와 표시패널(100)의 스캔라인들 사이에 접속된 레벨 쉬프터(level shiftet)(150), 및 게이트 쉬프트 레지스터(130)를 구비한다.
레벨 쉬프터(150)는 타이밍 콘트롤러(110)로부터 입력되는 i 상(예컨대, 4상) 게이트 쉬프트 클럭들(CLK1~CLK4)의 TTL(Transistor-Transistor- Logic) 로직 레벨 전압을 표시패널에 형성된 TFT를 스위칭시킬 수 있는 게이트 하이 전압과 게이트 로우 전압으로 레벨 쉬프팅한다.
게이트 쉬프트 레지스터(130)는 전술한 바와 같이 스타트신호를 게이트 쉬프트 클럭(CLK1~CLK4)에 맞추어 쉬프트시켜 순차적으로 게이트 출력신호를 생성하는 스테이지들로 구성된다. 게이트 쉬프트 레지스터(130)의 상세 구성 및 동작 등은 도 4 내지 도 20에서 설명한 것과 동일하다.
스캔 구동회로는 GIP(Gate In Panel) 방식으로 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다. GIP 방식에서, 레벨 쉬프터(150)는 PCB(140) 상에 실장되고, 게이트 쉬프트 레지스터(130)는 표시패널(100)의 하부기판 상에 형성될 수 있다. 게이트 쉬프트 레지스터(130)는 표시패널(100)에서 화상이 표시되지 않는 영역(즉, 베젤 영역(BZ))에 형성된다.
타이밍 콘트롤러(110)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 컴퓨터로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 콘트롤러(110)는 호스트 컴퓨터로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들(120)로 전송한다.
타이밍 콘트롤러(110)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 컴퓨터로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(110)는 호스트 컴퓨터로부터의 타이밍 신호를 기준으로 데이터 구동회로와 스캔 구동회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동회로의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 소스 드라이브 IC들(120)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
스캔 타이밍 제어신호는 게이트 스타트 펄스, 게이트 쉬프트 클럭(CLK1~CLK4), 도시하지 않은 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스는 게이트 쉬프트 레지스터(130)에 입력되어 쉬프트 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(CLK1~CLK4)은 레벨 쉬프터(150)를 통해 레벨 쉬프팅된 후에 게이트 쉬프트 레지스터(130)에 입력되며, 스타트 신호를 쉬프트시키기 위한 클럭신호로 이용된다. 게이트 출력 인에이블신호(GOE)는 게이트 쉬프트 레지스터(130)의 출력 타이밍을 제어한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC들(120)의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(120) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(110)과 소스 드라이브 IC들(120) 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
상술한 바와 같이, 본 발명에 따른 게이트 쉬프트 레지스터와 이를 이용한 표시장치는, QB 노드의 전위를 리셋시에만 고전위 레벨로 설정하고 그 이후에는 고저전위보다 낮은 중간전위 레벨로 설정함으로써, QB 노드의 전위에 따라 스위칭되는 TFT들의 게이트 바이어스 스트레스를 감소시켜 스캔 구동회로의 수명을 증가시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 110 : 타이밍 콘트롤러
120 : 소스 드라이브 IC 130 : 게이트 쉬프트 레지스터
140 : PCB 150 : 레벨 쉬프터

Claims (16)

  1. 순차적으로 위상이 쉬프트되는 다수의 클럭들을 입력받아 게이트 출력신호들을 생성하는 다수의 스테이지들을 포함하고;
    서로 종속적으로 접속된 상기 스테이지들 중에서 제n 스테이지는,
    상기 게이트 출력신호들 중 제n 게이트 출력신호가 출력되는 제1 출력노드;
    제1 Q 노드의 전위에 따라 상기 클럭들 중 n번째 위상을 갖는 클럭의 입력단과 상기 제1 출력노드 사이의 전류 흐름을 스위칭하는 제1 풀업 TFT;
    상기 제1 Q 노드와 다르게 충전 및 방전되는 제1 QB 노드의 전위에 따라 저전위 전압의 입력단과 상기 제1 출력노드 사이의 전류 흐름을 스위칭하는 제1-1 풀다운 TFT;
    상기 제n 게이트 출력신호보다 위상이 앞선 제1 스타트신호에 따라 제1 고전위 전압의 입력단을 상기 제1 Q 노드에 연결시켜 상기 제1 Q 노드를 고전위 레벨로 충전시키는 제1-1 스위치 TFT;
    상기 제1 Q 노드의 전위에 따라 상기 제1 QB 노드를 저전위 레벨로 방전시키는 제2-1 스위치 TFT;
    상기 제n 게이트 출력신호보다 위상이 뒤진 리셋신호에 따라 상기 제1 Q 노드를 상기 저전위 레벨로 방전시키는 제3-1 스위치 TFT;
    상기 제1 QB 노드의 전위에 따라 상기 제1 Q 노드를 상기 저전위 레벨로 방전시키는 제4-1 스위치 TFT; 및
    상기 리셋신호에 따라 상기 고전위 레벨로 상기 제1 QB 노드를 1차 충전한 후, 상기 저전위 레벨보다 높고 상기 고전위 레벨보다 낮은 중간전위 레벨로 상기 제1 QB 노드를 2차 충전하는 제1 BTS 보상부를 구비하고,
    상기 제1 BTS 보상부는,
    상기 리셋신호에 따라 제2-1 고전위 전압의 입력단을 상기 제1 QB 노드에 연결시켜 상기 제1 QB 노드를 상기 고전위 레벨로 충전시키는 제5-1 스위치 TFT; 및
    상기 제1 QB 노드에 연결되어 상기 중간전위 레벨의 제3-1 고전위 전압을 상기 제1 QB 노드에 인가하는 제3-1 고전위 전압의 입력단을 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 BTS 보상부는,
    상기 1차 충전과 상기 2차 충전의 사이에서, 상기 리셋신호보다 위상이 뒤진 보조 리셋신호에 따라 상기 저전위 전압의 입력단을 상기 제1 QB 노드에 연결시켜 상기 제1 QB 노드를 상기 저전위 레벨로 방전시키는 제6-1 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 제1 BTS 보상부는,
    상기 제1 QB 노드와 상기 제3-1 고전위 전압의 입력단 사이에서 추가적인 방전 경로를 제공하기 위해, 상기 제1 QB 노드에 게이트전극과 드레인전극이 공통으로 접속되고 상기 제3-1 고전위 전압의 입력단에 소스전극이 접속된 제7-1 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    상기 제n 스테이지는,
    상기 제1 QB 노드와 교대로 구동되는 제2 QB 노드의 전위에 따라 상기 저전위 전압의 입력단과 상기 제1 출력노드 사이의 전류 흐름을 스위칭하는 제1-2 풀다운 TFT;
    상기 제1 Q 노드의 전위에 따라 상기 제2 QB 노드를 상기 저전위 레벨로 방전시키는 제2-2 스위치 TFT;
    상기 제2 QB 노드의 전위에 따라 상기 제1 Q 노드를 상기 저전위 레벨로 방전시키는 제4-2 스위치 TFT; 및
    상기 리셋신호에 따라 상기 고전위 레벨로 상기 제2 QB 노드를 1차 충전한 후, 상기 중간전위 레벨로 상기 제2 QB 노드를 2차 충전하는 제2 BTS 보상부를 더 구비하고;
    미리 정해진 기간을 주기로 상기 제1 QB 노드와 상기 제2 QB 노드는 번갈아 휴지 구동되며, 휴지 구동되는 QB 노드는 계속해서 상기 저전위 레벨로 유지되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 제2 BTS 보상부는
    상기 리셋신호에 따라 제2-2 고전위 전압의 입력단을 상기 제2 QB 노드에 연결시켜 상기 제2 QB 노드를 상기 고전위 레벨로 충전시키는 제5-2 스위치 TFT; 및
    상기 제2 QB 노드에 연결되어 상기 중간전위 레벨의 제3-2 고전위 전압을 상기 제2 QB 노드에 인가하는 제3-2 고전위 전압의 입력단을 포함하고;
    상기 제2-1 고전위 전압과 상기 제2-2 고전위 전압은 180도의 위상차를 갖고 상기 미리 정해진 기간을 주기로 서로 반대로 스윙되고;
    상기 제3-1 고전위 전압과 상기 제3-2 고전위 전압은 180도의 위상차를 갖고 상기 미리 정해진 기간을 주기로 서로 반대로 스윙되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 제2 BTS 보상부는,
    상기 1차 충전과 상기 2차 충전의 사이에서, 상기 리셋신호보다 위상이 뒤진 보조 리셋신호에 따라 상기 저전위 전압의 입력단을 상기 제2 QB 노드에 연결시켜 상기 제2 QB 노드를 상기 저전위 레벨로 방전시키는 제6-2 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    상기 제2 BTS 보상부는,
    상기 제2 QB 노드와 상기 제3-2 고전위 전압의 입력단 사이에서 추가적인 방전 경로를 제공하기 위해, 상기 제2 QB 노드에 게이트전극과 드레인전극이 공통으로 접속되고 상기 제3-2 고전위 전압의 입력단에 소스전극이 접속된 제7-2 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  9. 제 1 항에 있어서,
    상기 제n 스테이지는,
    상기 제1 QB 노드와 교대로 구동되는 제2 QB 노드의 전위에 따라 상기 저전위 전압의 입력단과 상기 제1 출력노드 사이의 전류 흐름을 스위칭하는 제1-2 풀다운 TFT; 및
    상기 제2 QB 노드의 전위에 따라 상기 제1 Q 노드를 상기 저전위 레벨로 방전시키는 제4-2 스위치 TFT를 더 구비하고;
    상기 스테이지들 중에서 제n+1 스테이지는,
    상기 게이트 출력신호들 중 제n+1 게이트 출력신호가 출력되는 제2 출력노드;
    제2 Q 노드의 전위에 따라 상기 클럭들 중 n+1번째 위상을 갖는 클럭의 입력단과 상기 제2 출력노드 사이의 전류 흐름을 스위칭하는 제2 풀업 TFT;
    상기 제1 QB 노드의 전위에 따라 상기 저전위 전압의 입력단과 상기 제2 출력노드 사이의 전류 흐름을 스위칭하는 제2-1 풀다운 TFT;
    상기 제2 QB 노드의 전위에 따라 상기 저전위 전압의 입력단과 상기 제2 출력노드 사이의 전류 흐름을 스위칭하는 제2-2 풀다운 TFT;
    상기 제n+1 게이트 출력신호보다 위상이 앞서고 상기 제1 스타트신호보다 위상이 뒤진 제2 스타트신호에 따라 제1 고전위 전압의 입력단을 상기 제2 Q 노드에 연결시켜 상기 제2 Q 노드를 고전위 레벨로 충전시키는 제1-2 스위치 TFT;
    상기 제2 Q 노드의 전위에 따라 상기 제2 QB 노드를 저전위 레벨로 방전시키는 제2-2 스위치 TFT;
    상기 제n+1 게이트 출력신호보다 위상이 뒤진 상기 리셋신호에 따라 상기 제2 Q 노드를 상기 저전위 레벨로 방전시키는 제3-2 스위치 TFT;
    상기 제1 QB 노드의 전위에 따라 상기 제2 Q 노드를 상기 저전위 레벨로 방전시키는 제4-3 스위치 TFT;
    상기 제2 QB 노드의 전위에 따라 상기 제2 Q 노드를 상기 저전위 레벨로 방전시키는 제4-4 스위치 TFT; 및
    상기 리셋신호에 따라 상기 고전위 레벨로 상기 제2 QB 노드를 1차 충전한 후, 상기 중간전위 레벨로 상기 제2 QB 노드를 2차 충전하는 제2 BTS 보상부를 구비하고;
    상기 제n 스테이지와 상기 제n+1 스테이지는 상기 제1 QB 노드를 서로 공유함과 아울러, 상기 제2 QB 노드를 서로 공유하고;
    미리 정해진 기간을 주기로 상기 제1 QB 노드와 상기 제2 QB 노드는 번갈아 휴지 구동되며, 휴지 구동되는 QB 노드는 계속해서 상기 저전위 레벨로 유지되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    상기 제2 BTS 보상부는
    상기 리셋신호에 따라 제2-2 고전위 전압의 입력단을 상기 제2 QB 노드에 연결시켜 상기 제2 QB 노드를 상기 고전위 레벨로 충전시키는 제5-2 스위치 TFT; 및
    상기 제2 QB 노드에 연결되어 상기 중간전위 레벨의 제3-2 고전위 전압을 상기 제2 QB 노드에 인가하는 제3-2 고전위 전압의 입력단을 포함하고;
    상기 제2-1 고전위 전압과 상기 제2-2 고전위 전압은 180도의 위상차를 갖고 상기 미리 정해진 기간을 주기로 서로 반대로 스윙되고;
    상기 제3-1 고전위 전압과 상기 제3-2 고전위 전압은 180도의 위상차를 갖고 상기 미리 정해진 기간을 주기로 서로 반대로 스윙되는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  11. 제 10 항에 있어서,
    상기 제2 BTS 보상부는,
    상기 1차 충전과 상기 2차 충전의 사이에서, 상기 리셋신호보다 위상이 뒤진 보조 리셋신호에 따라 상기 저전위 전압의 입력단을 상기 제2 QB 노드에 연결시켜 상기 제2 QB 노드를 상기 저전위 레벨로 방전시키는 제6-2 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  12. 제 10 항에 있어서,
    상기 제2 BTS 보상부는,
    상기 제2 QB 노드와 상기 제3-2 고전위 전압의 입력단 사이에서 추가적인 방전 경로를 제공하기 위해, 상기 제2 QB 노드에 게이트전극과 드레인전극이 공통으로 접속되고 상기 제3-2 고전위 전압의 입력단에 소스전극이 접속된 제7-2 스위치 TFT를 더 포함하는 것을 특징으로 하는 게이트 쉬프트 레지스터.
  13. 표시패널; 및
    상기 표시패널의 스캔라인들에 연결된 상기 청구항 제1항, 및 제3항 내지 제12항 중 어느 한 항의 게이트 쉬프트 레지스터를 포함한 표시장치.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020130025554A 2013-03-11 2013-03-11 게이트 쉬프트 레지스터와 이를 이용한 표시장치 KR101978782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130025554A KR101978782B1 (ko) 2013-03-11 2013-03-11 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025554A KR101978782B1 (ko) 2013-03-11 2013-03-11 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20140111433A KR20140111433A (ko) 2014-09-19
KR101978782B1 true KR101978782B1 (ko) 2019-05-15

Family

ID=51756913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025554A KR101978782B1 (ko) 2013-03-11 2013-03-11 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR101978782B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268965B1 (ko) * 2014-12-04 2021-06-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102296787B1 (ko) * 2014-12-05 2021-09-01 엘지디스플레이 주식회사 표시장치 구동방법
KR102635475B1 (ko) * 2015-12-29 2024-02-08 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
KR102508806B1 (ko) * 2016-09-30 2023-03-13 엘지디스플레이 주식회사 유기발광 표시장치
CN106847162B (zh) * 2017-04-17 2020-03-06 京东方科技集团股份有限公司 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
KR102328986B1 (ko) * 2017-07-18 2021-11-22 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
TWI627633B (zh) * 2017-07-27 2018-06-21 友達光電股份有限公司 移位暫存器
CN109448630B (zh) * 2019-01-11 2022-06-21 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
KR20220037659A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치
KR20220037660A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308440B1 (ko) * 2005-10-27 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR20100116098A (ko) * 2009-04-21 2010-10-29 엘지디스플레이 주식회사 전기영동 표시장치
KR101679855B1 (ko) * 2010-05-07 2016-12-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101170241B1 (ko) * 2010-06-03 2012-07-31 하이디스 테크놀로지 주식회사 Ｅｐｄ 및 디스플레이 장치의 구동회로

Also Published As

Publication number Publication date
KR20140111433A (ko) 2014-09-19

Similar Documents

Publication Publication Date Title
KR101992158B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101978782B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR102588078B1 (ko) 표시장치
KR102040648B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US11024245B2 (en) Gate driver and display device using the same
KR101679855B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US9362892B2 (en) Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
US9076370B2 (en) Scanning signal line drive circuit, display device having the same, and drive method for scanning signal line
EP3264403B1 (en) Display device
KR102485454B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102039726B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102051665B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR20050113967A (ko) 쉬프트 레지스터
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR20110102627A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102339648B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR101749755B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20130017281A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20120117120A (ko) 펄스 출력회로와 이를 이용한 유기발광다이오드 표시장치
KR102557841B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant