KR101976771B1 - 작은 오프셋 전압을 갖는 홀센서 - Google Patents

작은 오프셋 전압을 갖는 홀센서 Download PDF

Info

Publication number
KR101976771B1
KR101976771B1 KR1020170133402A KR20170133402A KR101976771B1 KR 101976771 B1 KR101976771 B1 KR 101976771B1 KR 1020170133402 A KR1020170133402 A KR 1020170133402A KR 20170133402 A KR20170133402 A KR 20170133402A KR 101976771 B1 KR101976771 B1 KR 101976771B1
Authority
KR
South Korea
Prior art keywords
axis
linear region
electrode
positive direction
extending
Prior art date
Application number
KR1020170133402A
Other languages
English (en)
Other versions
KR20190041761A (ko
Inventor
전경인
양국승
박종영
Original Assignee
(주)동운아나텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)동운아나텍 filed Critical (주)동운아나텍
Priority to KR1020170133402A priority Critical patent/KR101976771B1/ko
Publication of KR20190041761A publication Critical patent/KR20190041761A/ko
Application granted granted Critical
Publication of KR101976771B1 publication Critical patent/KR101976771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H01L43/065—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 홀센서 및 홀센서 제조방법에 관한 것으로서, 본 발명에 따른 홀센서는 전극에 연결된 모든 배선이 서로 평행하게 연장되도록 함으로써 균일하고 작은 오프셋 전압을 갖는 홀센서를 제공하는 것을 특징으로 한다.

Description

작은 오프셋 전압을 갖는 홀센서 {Hall Sensor Having Low Offset Voltage}
본 발명은 홀센서에 관한 것이다. 보다 구체적으로 작은 오프셋 전압을 갖는 홀센서에 관한 것이다.
이상적인 홀센서는 외부자기장이 인가되지 않은 상태에서 홀출력 전압이 0이어야 한다. 그러나 실제 홀센서는 외부 자기장이 존재하지 않는 경우에도 소량의 전압(오프셋 전압)이 발생하게 되고, 오프셋 전압이 커지면 홀출력 검출의 정밀도가 낮아지게 되고 특성 변동도 커진다.
특히 실리콘 기반 홀센서의 경우 이동도가 화합물 반도체보다 수십 배 작아서 홀출력이 겨우 수 mV에 지나지 않으나 도 1에 도시된 바와 같이 오프셋 전압 역시 수 mV에 이르기 때문에 오프셋 전압이 홀센서의 특성을 저해하는 중요 요인이 되고 있다.
따라서 가능한 오프셋 전압이 작은 홀센서를 제작해야 한다.
또한 도 1에 도시된 바와 같이 동일한 웨이퍼에서 생산된 홀센서라 하더라도 오프셋 전압의 분포가 넓다.
또한 4개의 전극 중 어느 전극을 입력 단자로 사용하고 어느 전극을 출력 단자로 사용하는지에 따라 오프셋 전압 값이 달라진다.
이에 오프셋 전압에 따른 영향을 최소화하기 위해 입력 신호를 인가하는 방향을 4번씩 바꿔주거나 전류 스피닝 방법과 같이 별도의 회로를 추가하는 등의 방법을 사용해야 하는 문제가 있다.
한국공개특허 제10-2017-0039274호 "오프셋 보상이 되는 홀 효과 센서 회로"
본 발명의 목적은 오프셋 전압이 작은 홀센서를 제공하는 것이다.
본 발명의 다른 목적은 오프셋 전압이 균일한 홀센서를 제공하는 것이다.
본 발명의 또 다른 목적은 오프셋 전압 측정이 간편한 홀센서를 제공하는 것이다.
본 발명의 또 다른 목적은 별도의 회로 없이 오프셋 전압을 낮출 수 있는 홀센서를 제공하는 것이다.
본 발명의 상기 및 기타 목적들은, 본 발명에 따른 홀센서에 의해 모두 달성될 수 있다.
본 발명의 일 실시예에 따른 홀센서는 반도체 기판, 상기 반도체 기판 상부에 형성된 채널층, 상기 채널층 상부에 형성된 P+ 확산층; 상기 채널층 상부에 n+ 확산층으로 이루어진 제1 전극 내지 제4 전극, 상기 제1 내지 제4 전극에 각각 연결되는 제1 내지 제4 배선을 포함하며, 상기 제1 내지 제4 배선은 서로 평행하게 연장되는 것을 특징으로 한다.
상기 제1 전극과 제3 전극은 제1 축으로 서로 이격되게 위치되어 있고, 상기 제2 전극과 제4 전극은 상기 제1 축과 교차하는 제2 축으로 서로 이격되게 위치되어 있으며, 상기 제1 내지 제4 배선은 상기 제1 및 제2 축과 교차하는 제3 축으로 연장될 수 있다.
상기 제1 배선은 상기 제1 전극으로부터 상기 제1 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제2 배선은 상기 제2 전극으로부터 상기 제2 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제3 배선은 상기 제3 전극으로부터 상기 제1 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제4 배선은 상기 제4 전극으로부터 상기 제2 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제1 내지 제4 배선 중 상기 제3 축의 양의 방향에 더 가까운 2개 배선의 제1 직선영역은 제1 내지 제4 배선을 절연시키는 STI(Shallow Trench Isolation)층과 중첩되는 영역까지 형성되어 있는 것이 바람직하다.
상기 제1 축과 제2 축은 직교하고, 상기 제3 축은 상기 제1 축 및 상기 제2축과 45도 또는 135도 각도로 교차하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 홀센서에서 상기 제1 전극과 제3 전극은 제1 축으로 서로 이격되게 위치되어 있고, 상기 제2 전극과 제4 전극은 상기 제1 축과 직교하는 제2 축으로 서로 이격되게 위치되어 있으며, 상기 제1 배선은 상기 제1 전극으로부터 상기 제1 축의 양의 방향으로 연장되는 직선영역으로 이루어질 수 있다.
상기 제2 배선은 상기 제2 전극으로부터 제2 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제1 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제3 배선은 제3 전극으로부터 제1 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제2 축의 음 또는 양의 방향으로 연장되는 제2 직선영역과 제1 축의 양의 방향으로 연장되는 제3 직선영역으로 이루어질 수 있다.
상기 제4 배선은 제4 전극으로부터 제2 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제1 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어질 수 있다.
상기 제1 직선영역은 제1 내지 제4 배선을 절연시키는 STI(Shallow Trench Isolation)층과 중첩되는 영역까지 형성되어 있는 것이 바람직하다.
본 발명은 오프셋 전압이 작고 균일한 홀센서를 제공하는 효과를 갖는다.
또한 본 발명은 오프셋 전압 측정이 간편하고 별도의 회로 없이 오프셋 전압을 낮출 수 있는 홀센서를 제공하는 효과를 갖는다.
제1도는 종래 홀센서들의 오프셋 전압 그래프이다.
제2도는 본 발명의 일 실시예에 따른 홀센서(배선 제외)의 평면도이다.
제3도는 제2도의 A-A' 단면도이다.
제4도 내지 제7도는 본 발명의 일 실시예에 따른 홀센서의 예시적인 배선 배치들을 보여주는 평면도이다.
제8도는 본 발명의 일 실시예에 따른 홀센서들의 오프셋 전압 그래프이다.
제9도는 본 발명의 다른 실시예에 따른 홀센서의 예시적인 배선 배치를 보여주는 평면도이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 작은 오프셋 전압을 갖는 홀센서에 대해 상세히 설명하도록 한다.
하기의 설명에서는 본 발명의 실시예에 따른 작은 오프셋 전압을 갖는 홀센서를 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 수 있다.
또한, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
또한 본 발명의 설명에서 용어 "중심", "세로", "상", "하", "앞", "뒤", "좌", "우", "수직", "수평", "꼭대기", "바닥", "안", "밖" 등이 가리키는 방향이나 위치관계는 첨부된 도면이 가리키는 방향이나 위치관계를 기초로 것으로, 단지 본 발명을 해석하고 간략하게 설명하기 편리하게 하기 위한 것일 뿐, 가리키는 장치나 구성요소가 반드시 특정된 방향을 갖고 있다거나 특정된 방향으로 구성되고 조작된다는 것을 제시하거나 암시하는 것이 아니므로 본 발명에 대한 한정으로 이해해서는 안된다. 이 외에, 용어 "제1", "제2"는 단지 설명의 목적일 뿐 상대적인 중요성을 지시하거나 암시하는 것으로 이해해서는 안된다.
여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 일 실시예에서 설명하고, 그 외의 실시예에서는 일 실시예와 다른 구성에 대해서 설명하기로 한다.
도 2에 본 발명의 일 실시예에 따른 홀센서의 평면도가 도시되어 있으며, 도 3에 도 2의 A-A' 단면을 나타내는 단면도가 도시되어 있다.
도 2와 도 3에 도시된 바와 같이, 홀센서는 반도체 기판(10), 반도체 기판 상부에 형성된 채널층(20), 채널층 상부에 형성된 P+ 확산층(30), 채널층 상부에 n+ 확산층으로 이루어진 제1 전극 내지 제4 전극(40: 40a, 40b, 40c, 40d)을 포함하여 이루어진다.
제1 전극 내지 제4 전극은 서로 마주보는 2쌍의 전극으로 구성된다. 마주보는 2쌍의 전극 중 1쌍의 전극은 입력 단자(40a, 40c; 또는 40b, 40d)로서의 역할을 하며, 나머지 1쌍의 전극(40b, 40d; 또는 40a, 40c)은 입력 단자의 이격 방향과 교차하는 방향, 바람직하게는 도 2에 도시된 바와 같이 입력 단자와 직교하는 방향으로 배치될 수 있으며 홀 전압을 측정하기 위한 출력 단자로서의 역할을 한다.
이때 자기장 B=0인 상태에서 출력 전압(홀 전압 또는 오프셋 전압)은 0이어야 하고 자기장 B≠0인 상태에서만 출력 전압이 측정되어야 한다.
그러나 실제로는 자기장 B=0인 상태에서도 출력 전압, 즉 오프셋 전압이 측정되며, 제1 전극 내지 제4 전극 위에 종래와 같은 방법으로 각기 다른 방향으로 배열되도록 배선을 형성할 경우 도 1에 도시된 바와 같이 균일하지 않고 비교적 큰 오프셋 전압이 검출된다.
또한 아래와 같이 어떤 전극을 입력 단자와 출력 단자로 사용하는지에 따라서도 각각 다른 오프셋 전압이 측정된다.
- 제1 전극(40a)을 +입력 단자로, 제3 전극(40c)을 -입력 단자로 하여 입력 신호(전압 또는 전류)를 인가한 상태에서 제2 전극(40b)을 +출력 단자로, 제4 전극(40d)을 -출력 단자로 하여 검출한 오프셋 전압, 예를 들어 Voff1 = 0.5 mV
- 제2 전극(40b)을 +입력 단자로, 제4 전극(40d)을 -입력 단자로 하여 입력 신호(전압 또는 전류)를 인가한 상태에서 제3 전극(40c)을 +출력 단자로, 제1 전극(40a)을 -출력 단자로 하여 검출한 오프셋 전압, 예를 들어 Voff2 = -0.5 mV
- 제3 전극(40c)을 +입력 단자로, 제1 전극(40a)을 -입력 단자로 하여 입력 신호(전압 또는 전류)를 인가한 상태에서 제4 전극(40d)을 +출력 단자로, 제2 전극(40b)을 -출력 단자로 하여 검출한 오프셋 전압, 예를 들어 Voff3 = 0.522 mV
- 제4 전극(40d)을 +입력 단자로, 제2 전극(40b)을 -입력 단자로 하여 입력 신호(전압 또는 전류)를 인가한 상태에서 제1 전극(40a)을 +출력 단자로, 제3 전극(40c)을 -출력 단자로 하여 검출한 오프셋 전압, 예를 들어 Voff4 = -0.519 mV
따라서 종래에는 측정 값에서 오프셋 전압이 미치는 영향을 최소화하기 위해 입력 신호를 인가하는 방향을 아래와 같이 90°회전하여 2번 또는 90°씩 4번 회전하여 측정한 후 합산하여야 한다.
ΣVoff = Voff1 + Voff2 = 0 mV
ΣVoff = Voff1 + Voff4 = - 0.019 mV
ΣVoff = Voff1 + Voff2 + Voff3 + Voff4 = 0.003 mV
이러한 문제를 해결하기 위해 본 발명의 일 실시예에 따른 홀 센서는 제1 전극 내지 제4 전극에 연결되는 제1 배선 내지 제4 배선을 기판의 일측 방향으로 서로 평행하게 연장되도록 형성한다.
이러한 본 발명의 일 실시예에 따른 홀 센서의 배선 배치도가 도 4 내지 도 7에 도시되어 있으며, 우선 도 4를 참조하여 본 발명의 일 실시예에 따른 홀 센서의 배선 배치 상태를 보다 상세히 설명하면 다음과 같다.
우선, 제1 전극(40a)과 제3 전극(40c)은 제1 축(x) 방향으로 서로 이격되게 위치되어 있고, 제2 전극(40b)과 제4 전극(40d)은 제1 방향과 교차하는 제2 축(y) 방향으로 서로 이격되게 위치되어 있다.
이때 제1 내지 제4 배선(50a, 50b, 50c, 50d)은 제1 및 제2 축과 교차하는 제3 축 방향(p)으로 연장된다.
보다 구체적으로, 제1 배선(50a)은 상기 제1 전극(40a)으로부터 제1 축(x)의 양의 방향으로 연장되는 제1 직선영역(50a-1)과 제1 직선영역의 끝단으로부터 제3 축(p)의 양의 방향으로 연장되는 제2 직선영역(50a-2)으로 이루어진다.
또한 제2 배선(50b)은 제2 전극(40b)으로부터 제2 축(y)의 양의 방향으로 연장되는 제1 직선영역(50b-1)과 제1 직선영역의 끝단으로부터 제3 축(p)의 양의 방향으로 연장되는 제2 직선영역(50b-2)으로 이루어진다.
또한 제3 배선(50c)은 제3 전극(40c)으로부터 제1 축(x)의 음의 방향으로 연장되는 제1 직선영역(50c-1)과 제1 직선영역의 끝단으로부터 상기 제3 축(p)의 양의 방향으로 연장되는 제2 직선영역(50c-2)으로 이루어진다.
또한 제4 배선(50d)은 제4 전극(50d)으로부터 제2 축(y)의 음의 방향으로 연장되는 제1 직선영역(50d-1)과 제1 직선영역의 끝단으로부터 제3 축(p)의 양의 방향으로 연장되는 제2 직선영역(50d-2)으로 이루어진다.
이와 같이 제1 내지 제4 배선이 서로 평행하지 않은 제1 직선영역과 서로 평행한 제2 직선영역으로 구성된 것은 제1 내지 제4 전극에 연결되는 제1 내지 제4 배선이 서로 중첩되지 않도록 함과 동시에 제1 내지 제4 배선이 홀 센서의 다른 구성과 가능한 중첩되지 않도록 하기 위함이다.
그러나 오프셋 전압을 감소시키기 위해서 서로 평행하지 않은 제1 직선영역의 길이를 최소화하는 것이 바람직하다.
따라서 제1 내지 제4 배선 중 제3 축(p)의 양의 방향에 가까운 2개의 배선(즉 도 4에 도시된 실시예에서는 제2 및 제3 배선)의 제1 직선영역은 제1 내지 제4 배선을 절연시키는 STI(Shallow Trench Isolation)층과 중첩되는 영역(도 2에서 안쪽 사각형 영역, 도 3에서 바깥쪽 STI 영역)까지 형성되는 것이 바람직하다. 또한 나머지 2개의 배선도 가능한 다른 배선과 중첩되지 않는 한도 내에서 제1 직선영역의 길이를 최소화하는 것이 바람직하다.
또한 도 4에 도시된 바와 같이 제1 축(x)과 제2 축(y)은 서로 직교하며, 제3 축은 제1 축 또는 제2 축과 45도 또는 135도 각도로 교차하도록 구성하는 것이 바람직하다. 이러한 제3 축(p)의 양의 방향은 도 4에 도시된 바와 같이 홀센서를 위에서 내려다 본 평면도에서 홀센서의 오른쪽 방향일 수 있다.
또한 제3 축의 양의 방향은 홀센서의 오른쪽 방향에 한정되지 않으며, 도 5 내지 도 7에 도시된 바와 같이 변형될 수 있다.
보다 상세히 설명하면, 도 5에 도시된 바와 같이 제3 축(p)의 양의 방향은 홀센서의 왼쪽 방향일 수 있다.
또한 도 6에 도시된 바와 같이 제3 축(p)의 양의 방향은 홀센서의 상부 방향일 수 있다.
또한 도 7에 도시된 바와 같이 제3 축(p)의 양의 방향은 홀센서의 하부 방향일 수 있다.
이러한 도시된 본 발명의 일 실시예에 따른 홀센서의 오프셋 전압이 도 8에 도시되어 있다.
도 1에서 확인할 수 있는 바와 같이 종래의 홀센서는 동일한 웨이퍼에서 동일한 공정을 통해 생산된 홀센서라 하더라도 오프셋 전압의 분포가 매우 넓다(도 1에서 최대값 +3.19mV, 최소값 -5.03mV, 표준편차 1.46).
이에 반해 본 발명의 일 실시예에 따른 홀센서와 같이 제1 내지 제4 전극에 연결되는 제1 내지 제4 배선의 방향을 한쪽 방향으로 통일할 경우 도 8에서 확인할 수 있는 바와 같이 오프셋 전압의 산포가 줄고 오프셋 전압의 부호까지 통일시킬 수 있다.
보다 구체적으로 홀센서의 오른쪽 또는 왼쪽 방향으로 제1 내지 제4 배선이 평행하게 연장되도록 구성한 경우(도 4 또는 도 5), 도 8에 도시된 바와 같이 오프셋 전압은 모두 양의 값을 가졌으며, 오프셋 전압의 최대값은 2mV, 최소값은 0.02mV, 산포도는 0.44였다.
또한 홀센서의 상부 또는 하부 방향으로 제1 내지 제4 배선이 평행하게 연장되도록 구성한 경우(도 6 또는 도 7 참조), 도 8에 도시된 바와 같이 오프셋 전압은 모두 음의 값을 가졌으며, 오프셋 전압의 최대값은 0mV, 최소값은 -1.62mV, 산포도는 0.3이었다.
즉, 제1 내지 제4 배선의 방향을 기판의 어느 한쪽 방향으로 평행하게 형성한 경우, 오프셋 전압 자체의 값도 감소할 뿐만 아니라 산포도까지 크게 감소하며, 오프셋 전압의 부호까지 통일시킬 수 있다.
이러한 본 발명의 효과는 본 발명과 같이 제1 내지 제4 배선의 방향을 통일할 경우 종래 홀센서에 비해 피에조 저항 계수를 감소시킬 수 있는 것에 따른 것이다.
보다 상세히 설명하면, 팹공정 중에 받는 응력이 칩표면에 영향을 주는 피에조 저항을 발생시켜 오프셋 전압의 변동을 유발한다.
실리콘 결정 구조에서 응력과 전류 밀도는 격자 방향의 이방성으로 작용하여 결정방향과 평행할 때와 수직일 때의 피에조저항 계수값이 달라진다.
실리콘의 전도밴드(conduction band)에서 전자의 에너지 구조는 타원모양의 6개의 축으로 분포되어 있고 각 모멘텀 축의 회전 축은 반도체 기판(10)의 결정방향과 평행하다.
따라서 본 발명의 일 실시예에 따른 홀센서와 같이 제1 내지 제4 배선의 방향을 반도체 기판(10)의 한 쪽 방향으로 통일시킬 경우 칩표면이 받는 응력의 크기와 방향이 종래 구조보다 작은 피에조 저항 계수를 갖게 하는 효과가 있으며, 이에 의해 홀센서의 오프셋 전압값을 감소시키며, 오프셋 전압 변동이 작아져 오프셋 전압의 산포까지 감소되게 한다. 이것은 웨이퍼 수율을 증가시키므로 양산성을 개선시키는데에도 큰 역할을 한다.
또한 이러한 효과에 의해 본 발명의 일 실시예에 따른 홀센서의 경우 오프셋 전압에 따른 영향을 최소화하기 위해 입력 신호를 인가하는 방향을 4번씩 바꿔 주거나 전류 스피닝 방법과 같이 별도의 회로를 추가하는 등의 방법을 사용할 필요 없이 간단히 출력 전압을 측정하면 된다.
특히 출력 전압 측정시 P+ 확산층(30)을 접지시킬 경우 출력 전압에서 오프셋 전압의 영향을 더욱 감소시킬 수 있다.
지금까지 설명한 바와 같이 오프셋 전압을 감소시키는 본 발명에 따른 홀센서의 효과는 제1 내지 제4 배선이 동일한 방향으로 연장되도록 구성함으로 달성할 수 있다. 그러나 본 발명은 도 4 내지 도 7에 도시된 특정 형태에 한정되지 않는다. 즉, 본 발명의 실시예에 따른 홀센서에서 제3 축의 방향은 제1 축 또는 제2 축과 평행한 방향일 수 있으며, 이러한 실시예가 도 9에 도시되어 있다.
보다 구체적으로, 제1 배선(50a)은 상기 제1 전극(40a)으로부터 제1 축(x)의 양의 방향으로 연장되는 직선영역만으로 이루어진다.
또한 제2 배선(50b)은 제2 전극(40b)으로부터 제2 축(y)의 양의 방향으로 연장되는 제1 직선영역(50b-1)과 제1 직선영역의 끝단으로부터 제1 축(x)의 양의 방향으로 연장되는 제2 직선영역(50b-2)으로 이루어진다.
또한 제3 배선(50c)은 제3 전극(40c)으로부터 제1 축(x)의 음의 방향으로 연장되는 제1 직선영역(50c-1)과 제1 직선영역의 끝단으로부터 제2 축(y)의 음의 방향으로 연장되는 제2 직선영역(50c-2)과 제2 직선영역의 끝단으로부터 제1 축(x)의 양의 방향으로 연장되는 제3 직선영역(50c-3)으로 이루어진다. 도 9에 도시된 바와 달리 제2 직선영역(50c-2)은 제2 축(y)의 양의 방향으로 연장되도록 구성할 수도 있다.
또한 제4 배선(50d)은 제4 전극(50d)으로부터 제2 축(y)의 음의 방향으로 연장되는 제1 직선영역(50d-1)과 제1 직선영역의 끝단으로부터 제1 축(x)의 양의 방향으로 연장되는 제2 직선영역(50d-2)으로 이루어진다.
도 9에는 제1 내지 제4 배선이 제1 축과 평행한 방향으로 형성되었으나 제2 축과 평행한 방향으로 형성될 수도 있음을 쉽게 이해할 수 있을 것이다.
또한 본 발명에 따른 효과를 극대화하기 위해 제1 내지 제4 배선에서 서로 평행하지 않는 부분(제2 내지 제4 배선에서의 제1 직선영역 및 제3 배선에서의 제2 배선영역)이 가능한 한 짧게 형성되는 것이 바람직하며, 앞서 설명한 바와 같이 제1 직선영역은 STI층과 중첩되는 영역까지 형성되는 것이 바람직하다.
지금까지 본 발명의 실시예에 따른 작은 오프셋 전압을 갖는 홀센서를 구체적인 실시예를 참고로 한정되게 설명하였다. 그러나 본 발명은 이러한 구체적인 실시예에 한정되지 않으며, 특허청구범위에 청구된 발명의 사상 및 그 영역을 이탈하지 않으면서 다양한 변화 및 변경이 있을 수 있음을 이해하여야 할 것이다.
10: 반도체 기판 20: 채널층
30: P+ 확산층 40: 전극
40a: 제1 전극 40b: 제2 전극
40c: 제3 전극 40d: 제4 전극
50: 배선 50a: 제1 배선
50b: 제2 배선 50c: 제3 배선
50d: 제4 배선

Claims (7)

  1. 반도체 기판;
    상기 반도체 기판 상부에 형성된 채널층;
    상기 채널층 상부에 형성된 P+ 확산층;
    상기 채널층 상부에 n+ 확산층으로 이루어진 제1 전극 내지 제4 전극; 및
    상기 반도체 기판 상부에 형성되고, 상기 제1 내지 제4 전극에 각각 연결되며, 서로 평행하게 연장되는 제1 내지 제4 배선;
    을 포함하며,
    상기 제1 전극과 제3 전극은 제1 축으로 서로 이격되게 위치되어 있고,
    상기 제2 전극과 제4 전극은 상기 제1 축과 교차하는 제2 축으로 서로 이격되게 위치되어 있고,
    상기 제1 내지 제4 배선은 상기 제1 및 제2 축과 교차하는 제3 축으로 연장되어 있으며,
    상기 제1 배선은 상기 제1 전극으로부터 상기 제1 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지고,
    상기 제2 배선은 상기 제2 전극으로부터 상기 제2 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지고,
    상기 제3 배선은 상기 제3 전극으로부터 상기 제1 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지고,
    상기 제4 배선은 상기 제4 전극으로부터 상기 제2 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 상기 제3 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지는 것을 특징으로 하는 홀센서.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 내지 제4 배선 중 상기 제3 축의 양의 방향에 더 가까운 2개 배선의 제1 직선영역은 제1 내지 제4 배선을 절연시키는 STI(Shallow Trench Isolation)층과 중첩되는 영역까지 형성되어 있는 것을 특징으로 하는 홀센서.
  5. 제1항에 있어서,
    상기 제1 축과 제2 축은 직교하고, 상기 제3 축은 상기 제1 축 및 상기 제2축과 45도 또는 135도 각도로 교차하는 것을 특징으로 하는 홀센서.
  6. 반도체 기판;
    상기 반도체 기판 상부에 형성된 채널층;
    상기 채널층 상부에 형성된 P+ 확산층;
    상기 채널층 상부에 n+ 확산층으로 이루어진 제1 전극 내지 제4 전극; 및
    상기 반도체 기판 상부에 형성되고, 상기 제1 내지 제4 전극에 각각 연결되며, 서로 평행하게 연장되는 제1 내지 제4 배선;
    을 포함하며,
    상기 제1 전극과 제3 전극은 제1 축으로 서로 이격되게 위치되어 있고,
    상기 제2 전극과 제4 전극은 상기 제1 축과 직교하는 제2 축으로 서로 이격되게 위치되어 있고,
    상기 제1 배선은 상기 제1 전극으로부터 상기 제1 축의 양의 방향으로 연장되는 직선영역으로 이루어지고,
    상기 제2 배선은 상기 제2 전극으로부터 제2 축의 양의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제1 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지고,
    상기 제3 배선은 제3 전극으로부터 제1 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제2 축의 음 또는 양의 방향으로 연장되는 제2 직선영역과 제2 직선영역의 끝단으로부터 제1 축의 양의 방향으로 연장되는 제3 직선영역으로 이루어지고,
    제4 배선은 제4 전극으로부터 제2 축의 음의 방향으로 연장되는 제1 직선영역과 제1 직선영역의 끝단으로부터 제1 축의 양의 방향으로 연장되는 제2 직선영역으로 이루어지는 것을 특징으로 하는 홀센서.
  7. 제6항에 있어서,
    상기 제1 직선영역은 제1 내지 제4 배선을 절연시키는 STI(Shallow Trench Isolation)층과 중첩되는 영역까지 형성되어 있는 것을 특징으로 하는 홀센서.
KR1020170133402A 2017-10-13 2017-10-13 작은 오프셋 전압을 갖는 홀센서 KR101976771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170133402A KR101976771B1 (ko) 2017-10-13 2017-10-13 작은 오프셋 전압을 갖는 홀센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133402A KR101976771B1 (ko) 2017-10-13 2017-10-13 작은 오프셋 전압을 갖는 홀센서

Publications (2)

Publication Number Publication Date
KR20190041761A KR20190041761A (ko) 2019-04-23
KR101976771B1 true KR101976771B1 (ko) 2019-05-09

Family

ID=66285496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133402A KR101976771B1 (ko) 2017-10-13 2017-10-13 작은 오프셋 전압을 갖는 홀센서

Country Status (1)

Country Link
KR (1) KR101976771B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193297A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ホール素子
KR100894170B1 (ko) * 2007-05-15 2009-04-22 주식회사 아모센스 리드 프레임, 이를 이용한 자기센서 패키지 및 그 자기센서패키지의 제조방법
KR102019514B1 (ko) * 2013-06-28 2019-11-15 매그나칩 반도체 유한회사 반도체 기반의 홀 센서
CN107076806B (zh) 2014-09-04 2020-09-01 铁姆肯公司 具有偏移补偿的霍尔效应传感器电路

Also Published As

Publication number Publication date
KR20190041761A (ko) 2019-04-23

Similar Documents

Publication Publication Date Title
US8907669B2 (en) Circuits and techniques for adjusting a sensitivity of a closed-loop current sensor
WO2015158243A1 (zh) 一种单芯片三轴线性磁传感器及其制备方法
US9739850B2 (en) Push-pull flipped-die half-bridge magnetoresistive switch
JP2008008883A (ja) 磁気センサ及びセンサ
US20160190433A1 (en) Vertical hall effect sensor
US11205748B2 (en) 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
EP2948730B1 (en) A method for manufacturing a hall sensor assembly and a hall sensor assembly
US7205622B2 (en) Vertical hall effect device
JPH01251763A (ja) 縦型ホール素子と集積化磁気センサ
JP6505505B2 (ja) 電流センサ
US20130127454A1 (en) Magnetic field sensor including an anisotropic magnetoresistive magnetic sensor and a hall magnetic sensor
CN110632538B (zh) 一种磁场/加速度集成传感器和集成化工艺方法
KR101976771B1 (ko) 작은 오프셋 전압을 갖는 홀센서
US20180141805A1 (en) Mems device and method for calibrating a mems device
JPWO2019131564A1 (ja) 化学・物理現象の測定装置及びその製造方法
JP6314010B2 (ja) 電流センサ
JP4924308B2 (ja) 縦型ホール素子
US4654621A (en) Semiconductor strain measuring apparatus
US11609139B2 (en) Pressure sensor
KR20200065679A (ko) 이상 홀 효과를 이용하는 홀 센서 및 이의 제조방법
JP2020085668A (ja) 磁気センサ
JP2006165492A (ja) 縦型ホール素子およびそのオフセット電圧調整方法
JP2019105583A (ja) 電流センサ、電流センサの製造方法および半導体装置
US9903883B2 (en) Angular acceleration sensor and acceleration sensor
CN114112129B (zh) 一种基板应力传感器及传感设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant