CN114112129B - 一种基板应力传感器及传感设备 - Google Patents
一种基板应力传感器及传感设备 Download PDFInfo
- Publication number
- CN114112129B CN114112129B CN202111391741.3A CN202111391741A CN114112129B CN 114112129 B CN114112129 B CN 114112129B CN 202111391741 A CN202111391741 A CN 202111391741A CN 114112129 B CN114112129 B CN 114112129B
- Authority
- CN
- China
- Prior art keywords
- electrode
- current
- isotropic
- substrate
- reference resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基板应力传感器,包括半导体基板;位于半导体基板表面的应力感测电路;应力感测电路包括两个参考电阻、电流输入模块和电流镜;参考电阻中包括至少一个同性参考电阻;同性参考电阻中电流各向同性,同性参考电阻包括第一电极、第二电极以及反应层,第一电极与第二电极在平行于半导体基板表面的平面呈网状分布;电流从第一电极流入同性参考电阻,并经过反应层从第二电极流出同性参考电阻;电流具有多个平行于半导体基板表面的电流分量。通过设置同性参考电阻,可以在半导体基板表面产生多方向的电流分量,达到对基板应力的单一感度,有效节省生产成本与简化相关电路配置。本发明还提供了一种传感设备,同样具有上述有益效果。
Description
技术领域
本发明涉及基板应力测量技术领域,特别是涉及一种基板应力传感器以及一种传感设备。
背景技术
霍尔技术应用在磁场感测的领域已有悠久的历史,其应用范围十分广泛,从消费类电子领域的地磁计、磁开关,与磁力计,到工业领域、能源领域,与汽车领域的位移量测、电流量测、转速与角度量测等。
半导体器件中的霍尔技术多半是透过一N型低浓度的参杂层,配合上周边的集成电路来实现。然而半导体材料对于其工作环境的物理参数如温度、应力、电磁波等有相当程度的敏感性,因而在芯片工作时实时针对环境变化的输出校正,成为一项必要的需求。在前述物理参数中,除了温度之外,芯片应力的校正是一项达到高精度表现必须具备的技术。
芯片的应力变化很大一部分取决于封装。封装材料是暴露在工作环境中的,外在环境的温度的变化,会造成因为封装材料与芯片不同的热膨胀系数而导致的芯片内应力变化;而湿度变化会改变封装材料内部水气含量,导致封装材料施加在芯片上应力的大小改变,在霍尔器件上则会出现器件感度随应力的漂移。
芯片应力状态的校正有几种有效的方法,其中以不同型态半导体电阻的压敏特性作为校正芯片应力状态的依据,为较具实用价值的做法之一。在此做法的实现上,有一种以具有不同压敏特性的参考电阻,在基板应力下的电阻变化差异,作为霍尔器件信号输出校正的依据。但是在现有技术中,为了保证可以准确的对半导体基板中的应力进行测量,串联的电阻需要呈L型设置,这将占用半导体基板中的大量空间,将导致较大的电阻面积,与较复杂的电路布局,因为所需芯片面积较大,故生产成本较高。所以如何减少基板应力传感器的占用面积是本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种基板应力传感器,占用的面积较小;本发明的另一目的在于提供一种传感设备,其中基板应力传感器占用的面积较小。
为解决上述技术问题,本发明提供一种基板应力传感器,包括:
半导体基板;
位于所述半导体基板表面的应力感测电路;所述应力感测电路包括两个参考电阻、电流输入模块和电流镜;所述参考电阻中包括至少一个同性参考电阻;
所述同性参考电阻中电流各向同性,所述同性参考电阻包括第一电极、第二电极以及反应层,所述第一电极与所述第二电极在平行于所述半导体基板表面的平面呈网状分布;电流从所述第一电极流入所述同性参考电阻,并经过所述反应层从所述第二电极流出所述同性参考电阻;所述电流具有多个平行于所述半导体基板表面的电流分量;
两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,所述电流输入模块用于向所述电流镜引入参考电流并从远离所述参考电阻中接地的一端引入所述参考电流,所述电流镜用于从所述连接点向所述参考电阻引入比例电流。
可选的,所述参考电阻均为所述同性参考电阻。
可选的,包括四个所述参考电阻,两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,另两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,两串串联的所述参考电阻并联连接;所述电流输入模块用于从远离所述参考电阻中接地的一端分别引入第一参考电流以及第二参考电流;所述电流镜用于从一所述连接点向所述参考电阻引入所述比例电流。
可选的,所述电流输入模块包括一放大器和一与所述放大器输出端连接的nmos管,所述nmos管与所述参考电阻电连接;一所述连接点与所述放大器的一输入端连接,另一所述连接点与所述电流镜连接。
可选的,两串串联的所述参考电阻中,均包括至少一个所述同性参考电阻。
可选的,所述同性参考电阻包括均与分布的至少一个同性参考单元,所述同性参考单元包括所述第一电极与所述第二电极,所述第一电极以所述第二电极为中心环状分布,所述同性参考单元呈正多边形。
可选的,同一所述同性参考单元内所述第一电极的总面积与所述第二电极的总面积相等。
可选的,所述同性参考单元呈正方形,同一所述同性参考单元内的所述第一电极与所述第二电极之间的所述电流分量沿所述半导体基板中相互垂直的两个晶向传播。
可选的,半导体基板表面设置有多个同性参考单元,多个所述同性参考单元包括第一同性参考单元和第二同性参考单元;所述第一同性参考单元中第一电极与第二电极之间的距离,大于第二同性参考单元中第一电极与第二电极之间的距离,所述第二同性参考单元位于相邻所述第一同性参考单元之间的间隙。
可选的,所述第一电极与所述反应层相接触的区域,以及所述第二电极与所述反应层相接触的区域均设置有重掺杂区。
可选的,所述第一电极与相邻的所述第二电极之间设置有电流隔绝部,所述电流隔绝部的厚度小于所述反应层的厚度。
可选的,所述电流隔绝部包括位于所述反应层的p型掺杂阱,所述反应层为n型掺杂层。
可选的,所述p型掺杂阱表面设置有第三电极。
可选的,所述p型掺杂阱朝向所述第三电极一侧设置有重掺杂p型掺杂阱,所述第三电极与所述重掺杂p型掺杂阱相接触。
可选的,所述电流隔绝部为未掺杂层。
可选的,所述反应层背向所述第一电极一侧表面设置有掩埋层,所述掩埋层的电阻率小于所述反应层的电阻率。
可选的,所述掩埋层为重掺杂层。
本发明还提供了一种传感设备,包括如上述任一项所述的基板应力传感器。
本发明所提供的一种基板应力传感器,包括半导体基板;位于半导体基板表面的应力感测电路;应力感测电路包括两个参考电阻、电流输入模块和电流镜;参考电阻中包括至少一个同性参考电阻;同性参考电阻中电流各向同性,同性参考电阻包括第一电极、第二电极以及反应层,第一电极与第二电极在平行于半导体基板表面的平面呈网状分布;电流从第一电极流入同性参考电阻,并经过反应层从第二电极流出同性参考电阻;电流具有多个平行于半导体基板表面的电流分量;两个参考电阻通过连接点相互串联且一参考电阻接地,电流输入模块用于向电流镜引入参考电流并从远离参考电阻中接地的一端引入参考电流,电流镜用于从连接点向参考电阻引入比例电流。
通过设置同性参考电阻,可以在半导体基板表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
本发明还提供了一种传感设备,同样具有上述有益效果,在此不再进行赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为半导体基板晶向示意图;
图2为现有技术中垂直电阻的结构示意图;
图3为现有技术中水平电阻的结构示意图;
图4为现有技术中第一种电阻分布图;
图5为现有技术中第二种电阻分布图;
图6为本发明实施例所提供的第一种参考电阻的分布图;
图7为图6对应的应力感测电路的结构示意图;
图8为本发明实施例所提供的第二种参考电阻的分布图;
图9为图8对应的应力感测电路的结构示意图;
图10为本发明实施例所提供的第一种同性参考电阻的俯视结构示意图;
图11为本发明实施例所提供的第二种同性参考电阻的俯视结构示意图;
图12为本发明实施例所提供的第三种同性参考电阻的俯视结构示意图;
图13为本发明实施例所提供的第四种同性参考电阻的俯视结构示意图;
图14为本发明实施例所提供的第五种同性参考电阻的俯视结构示意图;
图15为一种图10所示同性参考电阻水平面电流分量示意图;
图16为图15中同性参考单元的结构示意图;
图17为另一种图10所示同性参考电阻的俯视结构示意图;
图18为图17所示同性参考电阻水平面电流分量示意图;
图19为本发明实施例所提供的一种参考电阻分布的结构示意图;
图20为本发明实施例所提供的一种同性参考电阻的剖视结构示意图;
图21为本发明实施例所提供的第一种具体的同性参考电阻的剖视结构示意图;
图22为本发明实施例所提供的第二种具体的同性参考电阻的剖视结构示意图;
图23为本发明实施例所提供的第三种具体的同性参考电阻的剖视结构示意图。
图中:1.半导体基板、20.反应层、21.第一电极、22.第二电极、23.重掺杂区、24.掩埋层、25.电流隔绝部、251.未掺杂层、26.第三电极、27.重掺杂p型掺杂阱、3.电流输入模块、4.电流镜。
具体实施方式
本发明的核心是提供一种基板应力传感器。请参考图1至图5,图1为半导体基板晶向示意图;图2为现有技术中垂直电阻的结构示意图;图3为现有技术中水平电阻的结构示意图;图4为现有技术中第一种电阻分布图;图5为现有技术中第二种电阻分布图。
参见图1,一物体所受的机械应力定义为每单位面积内的力,其是一张量。一物体内的应力可简化为单位立方体的机械负载,该单位立方体有三对两两相对且彼此平行的表面,该三对平行平面的垂直方向分别对齐空间中彼此垂直的X轴、Y轴、与Z轴。作用在此单位立方体上的机械力负载可拆解为两类九个自由度,其中一类为正向力,即垂直平面方向的力,分别为σXX、σYY,与σZZ,其分别代表垂直X轴平面上X方向的力;垂直Y轴平面上Y方向的力;与垂直Z轴平面上Z方向的力。另一类为剪应力,即平行面方向的力,分别为σXY、σXZ、σYX、σYZ、σZX、与σZY,起分别代表垂直X轴平面上Y与Z方向的力;垂直Y轴平面上X与Z方向的力;与垂直Z轴平面上X与Y方向的力。在每一个平面上,具有一个正向力与两个剪应力分量。在物体静态力平衡的状态下,该六个剪应力可被简化成σXY、σYZ,与σZX三个分量。
对一封装芯片而言,其结构属于一种层状结构,即其在水平方向X、Y的尺寸远大于垂直方向Z的尺寸,因而在X-Y平面上的应力在整个系统中为主要的分量,而X-Z与Y-Z平面上的应力则可忽略。在实际情况中,封装中芯片所受到X-Y平面上两个正向力分量σXX与σYY,在芯片边缘部分变化剧烈,变化范围在压缩应力200MPa到400MPa间;而在离开边界的大片中央区域应力则较为均匀,压缩应力稳定在300MPa左右。芯片所受到的剪应力其分布明显跟正向力不同,芯片中心区域剪应力趋近于零,而四个角落则高达100PMPa左右。由于芯片中电路与器件主要配置于芯片离边界一段距离的中央区域,故影响电路与器件主要的应力分量为σXX与σYY。
图1显示了Si(100)晶圆上结晶方向的定义。垂直与正交于晶圆水平切边以及正交于晶圆水平切边的是<110>方向族;而与水平切边夹角为45°的则是<100>方向族。在本发明中通常将其中[-110]方向定义为X方向;[-1-10]方向定义为Y方向;[001]方向定义为Z方向,而[1-10]、[110],与[00-1]则为-X、-Y,与-Z方向。而基板应力传感器通常需要在基板上配置的一半导体电阻,其电阻R=ρL/tW,其中ρ为电阻率;t为电阻反应层20的纵向深度,该反应层20可以为P阱或N阱;L与W分别为该电阻的长度与宽度。
上述电阻由应力导致电阻变化的归一值可表示为δ,而R=(R-R0)/R0=ΔR/R0;其中R为在特定的基板应力下该电阻的电阻值;R0为在基板应力为零状态下的电阻值。对于一个在Si(100)基板中低度参杂的N阱,即参杂浓度小于1018/cm3,在X方向[-110]受应力影响的电阻变化可被近似为:
δRX N≈-17.6%/GPa·σXX–31.2%/GPa·σYY;而其他方向电阻变化则可近似为:
δRY N≈-31.2%/GPa·σXX–17.6%/GPa·σYY;
δR100 N≈-24.4%/GPa·(σXX+σYY);
δRZ N≈53.4%/GPa·(σXX+σYY)。
对于低度参杂的P阱,在X方向[-110]受应力影响的电阻变化可被近似为:
δRX P≈-66.3%/GPa·σXX+71.8%/GPa·σYY;而其他方向电阻变化则可近似为:
δRY P≈71.8%/GPa·σXX–66.3%/GPa·σYY;
δR100 P≈2.8%/GPa·(σXX+σYY);
δRZ P≈-1.1%/GPa·(σXX+σYY)。
由上述结果可知,电阻受基板应力而导致的阻值变化,其变化大小与方向,即正负决定于电流在该电阻中流动的方向,包括水平或垂直,与参杂的类型为N型或P型有关。故对基板压力产生不同电阻变化的电阻对,可藉由控制电阻中电流方向,或使用不同参杂阱的方式实现。若进一步考虑该电阻的温度系数,则使用不同参杂形成的电阻对,其温度差异较大,约为0.4%/℃;而利用电流方向控制而形成的电阻对则具有良好的温度系数一致性。
参见图2以及图3,在现有技术中,基板应力传感器通常包括有垂直参考电阻和水平参考电阻,其中垂直参考电阻如图2所示,电流由第一电极21或第二电极22通过重掺杂区23进入该垂直电阻中的反应层20,再由反应层20进入下方掩埋层24时,因电场方向的单一性,例如当第一电极21连接电源且第二电极22连接地端时,第二电极22下方反应层20中电流会向第一电极21方向偏折后进入掩埋层24,产生[-110]方向的电流分量,当电流通过掩埋层24进入第一电极21下方反应层20时,亦会因电流方向偏折而产生[-110]方向的电流分量;同理可知,当第一电极21连接电源且第二电极22连接地端时,第一电极21与第二电极22下方反应层20将产生[1-10]方向的电流分量。
而水平参考电阻如图3所示,由于没有高浓度参杂的掩埋层24,且电极均配置于同一平面上,传导电流在反应层20内路径为弧形,其依电极间的距离不同,而产生不同水平电阻与垂直电阻分量的比例。由于应力为一张量,对Z[001]方向的电流所遇到的电阻,其对X-Y平面的应力变化为δRZ N≈53.4%/GPa·(σXX+σYY),该关系显示其电阻变化与平面正向应力分量的总和(σXX+σYY)相关,而该平面正向力总和不随平面转动而改变,且Z[001]方向应力可忽略,故(σXX+σYY)在Z[001]方向电流的压阻变化上可视为单一变数。
然而对X[-110]或Y[-1-10]方向的电流分量而言,其电阻随X-Y平面正向应力的变化分别为(-17.6%/GPa·σXX–31.2%/GPa·σYY)与(-31.2%/GPa·σXX–17.6%/GPa·σYY),该关系显示了X与Y方向电阻变化对X与Y方向正向应力σXX与σYY的敏感度不同,对于一同时具有水平电阻分量与垂直电阻分量的电阻,其电阻随基板应力的变化即具有两个变量σXX与σYY,这将造成应力校正的失效。
参见图4以及图5,在现有技术中,尽管X与Y方向电阻变化对X与Y方向正向应力σXX与σYY的敏感度不同,但其关系是对称的,藉由一电流方向平行X[-110]的电阻与一电流方向平行Y[-1-10]的电阻的连接,即两个电阻呈L型分布,其总和电阻随基板正向应力的变化将变为[-24.4%/GPa·(σXX+σYY)],该基板总和正向应力(σXX+σYY)则成为单一变量。此种L形配置如图4所示,电阻r1沿[-1-10]方向延伸,电阻r2沿[-110]方向延伸,该二电阻以节点连接为串联或并联模式。
或另一种将平面基板正向应力转为单一变量的方式,如图5所示,为将电阻延[100]或[010]方向配置,使其产生沿该二方向流动的电流。理想条件下,沿[100]方向传导的电流可视为大小相等的[1-10]与[110]分量总和;沿[010]方向传导的电流可视为大小相等的[-110]与[110]分量总和,故上述电阻随半导体基板1正向应力的变化具体为[-24.4%/GPa·(σXX+σYY)]。然而实际状况下,沿[100]或[010]方向传导的电流,其<110>方向族的分量不会完全相等,为得到较接近理想状态,沿[100]与[010]方向的L形配置仍为必要,如图5所示。电阻r3沿[100]方向延伸,电阻r4沿[010]方向延伸,该二电阻以节点连接为串联或并联模式。
但是在现有技术中,为了保证可以准确的对半导体基板1中的应力进行测量,串联的电阻需要呈L型设置,这将占用半导体基板1中的大量空间,将导致较大的电阻面积,与较复杂的电路布局,因为所需芯片面积较大,故生产成本较高。而本发明所提供的一种基板应力传感器,通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图6以及图7,图6为本发明实施例所提供的第一种参考电阻的分布图;图7为图6对应的应力感测电路的结构示意图。
参见图6以及图7,在本发明实施例中,基板应力传感器包括:半导体基板1;位于所述半导体基板1表面的应力感测电路;所述应力感测电路包括两个参考电阻;所述参考电阻中包括至少一个同性参考电阻;所述同性参考电阻中电流各向同性,所述同性参考电阻包括第一电极21、第二电极22以及反应层20,所述第一电极21与所述第二电极22在平行于所述半导体基板1表面的平面呈网状分布;电流从所述第一电极21流入所述同性参考电阻,并经过所述反应层20从所述第二电极22流出所述同性参考电阻;所述电流具有多个平行于所述半导体基板1表面的电流分量;两个所述参考电阻通过连接点相互串联且一所述参考电阻接地。
通常情况下,应力感测电路还包括电流输入模块3和电流镜4;所述电流输入模块3用于向所述电流镜4引入参考电流并从远离所述参考电阻中接地的一端引入所述参考电流,所述电流镜4用于从所述连接点向所述参考电阻引入比例电流。
需要说明的是,上述半导体基板1中除了设置有本发明实施例所提供的应力感测电路之外,通常还设置有其他的功能元件,而本发明实施例所提供的应力感测电路主要用于测量半导体基板1的应力情况,以对其他功能元件输出的参数进行补偿。有关补偿运算的具体内容可以参考现有技术,其需要与实际功能结构相对应,在此不做具体限定。上述半导体基板1通常具有磊晶层等结构,有关半导体基板1的具体结构可以参考现有技术,在此不再进行赘述。
上述应力感测电路位于半导体基板1表面,需要包括两个参考电阻、电流输入模块3和电流镜4,其中参考电阻中包括至少一个同性参考电阻。所谓同性参考电阻,即电流流经该同性参考电阻时,会具有多个平行于半导体基板1表面的电流分量,而多个电流分量需要相同,从而使得同性参考电阻中电流各向同性。具体的,在本发明实施例中所述同性参考电阻中电流各向同性,所述同性参考电阻包括第一电极21、第二电极22以及反应层20,所述第一电极21与所述第二电极22在平行于所述半导体基板1表面的平面呈网状分布;由于同性参考电阻中第一电极21与第二电极22在平行于半导体基板1表面的平面呈网状分布,使得第一电极21通常会同时相邻多个第二电极22,第二电极22也会同时相邻多个第一电极21,因此当电流从第一电极21流入同性参考电阻,并所述反应层20从第二电极22流出所述同性参考电阻时,该电流会具有多个平行于半导体基板1表面的电流分量,该电流分量需要相等以保证电流各向同性。有关同性参考电阻的具体结构将在下述发明实施例中做详细介绍,在此不再进行赘述。
上述参考电阻需要具有平行半导体基板1表面方向电阻分量与垂直半导体基板1表面方向电阻分量的比值,且对半导体基板1表面应力具有一压阻系数。在本发明实施例中两参考电阻通过连接点相互串联且一参考电阻接地,但是由于上述参考电阻中存在有同性参考电阻,因此该串联结构可以为L型也可以为直线型。通常情况下为了减少半导体基板1中空间的占用,上述两参考电阻呈直线型串联设置。该应力感测电路还需要包括有电流输入模块3和电流镜4,其中电流输入模块3用于向电流镜4引入参考电流并从远离参考电阻中接地的一端引入参考电流,电流镜4用于从连接点向所述参考电阻引入比例电流,其电流流向如图7所示。
具体的,在本发明实施例中电流输入模块3可以包括一放大器和一与放大器输出端连接的nmos管,该放大器驱动nmos管,而电流镜4通常需要比例可调。当然上述电流输入模块3也可以为其他结构,只要能起到让预设电压加到电阻端口,并将电流引入电流镜4即可。在本发明实施例中将直接与电流输入模块3连接的参考电阻记为R1,将另一参考电阻记为R2,上述电流输入模块3中放大器驱动nmos管对连接的参考电阻R1的端口施加一个电压VREF,此时nmos管及参考电阻R1上会产生一个电流I0,将电流I0通过比例可调的电流镜4产生一个α×I0电流注入到参考电阻R1与参考电阻R2之间的连接点,则参考电阻R2上总电流为(1+α)I0,连接点电压为Vo,Vo的输出电压将会随着应力的变化而变化。
如果参考电阻R1选用δRZ N≈53.4%/GPa·(σXX+σYY);参考电阻R2选用δR100 N≈-24.4%/GPa·(σXX+σYY);则R10/R20=1/β;其中R10与R20分为为参考电阻R1与参考电阻R2在零应力下的电阻值,则:
此时Vo的压敏系数为其中β=R20/R10,R10与R20分别为参考电阻R1与参考电阻R2在零应力下的电阻值,该电阻值由参考电阻R1与参考电阻R2的物理结构确定,不方便调节。上式中α由电流镜4的镜像比例决定,可以很方便的调节和校准,此时Vo可用于补偿对应力敏感系数为正数的电路信号。
若将参考电阻R1选用δR100 N≈-24.4%/GPa·(σXX+σYY),参考电阻R2选用δRZ N≈53.4%/GPa·(σXX+σYY),则通过上述推到过程可得到Vo的压敏系数为此时Vo可用于补偿对应力敏感系数为负数的电路信号。因此,上述应力感测电路可产生一个与应力相关的电压信号Vo,用于补偿其他对应力敏感的信号,该电压的应力系数可通过α很方便的实现调节和校准,可产生在一定范围内的特定灵敏度度的压力补偿信号。
具体的,在本发明实施例中,所述参考电阻可以均为上述同性参考电阻,以保证两个参考电阻均可以达到对基板应力的单一感度,从而便于参考电阻的设置。
本发明实施例所提供的一种基板应力传感器,通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
有关本发明所提供的一种基板应力传感器的具体内容将在下述发明实施例中做详细介绍。
请参考图8以及图9,图8为本发明实施例所提供的第二种参考电阻的分布图;图9为图8对应的应力感测电路的结构示意图。
区别于上述发明实施例,本发明实施例是在上述发明实施例的基础上,进一步的对应力感测电路的结构进行具体限定,其余内容已在上述发明实施例中做详细介绍,在此不再进行赘述。
参见图8以及图9,进一步的,在本发明实施例中,包括四个所述参考电阻,两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,另两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,两串串联的所述参考电阻并联连接;所述电流输入模块3用于从远离所述参考电阻中接地的一端分别引入第一参考电流以及第二参考电流;所述电流镜4用于从一所述连接点向参考电阻引入比例电流。
上述四个参考电阻均需要具有平行半导体基板1表面方向电阻分量与垂直半导体基板1表面方向电阻分量的比值,且对半导体基板1表面应力具有一压阻系数。在本发明实施例中两个参考电阻通过一连接点相互串联且一参考电阻接地,另两个参考电阻通过另一连接点相互串联且一参考电阻接地。此时,两串串联的参考电阻需要并联连接。通常情况下,此时电流输入模块3与两串参考电阻的一端均连接,其具体用于从远离参考电阻中接地的一端分别引入第一参考电流以及第二参考电流,还用于将第一参考电流引入电流镜4,而电流镜4用于从一个连接点向参考电阻引入比例电流,其电流流向如图9所示。
具体的,当电流输入模块3包括一放大器和一与放大器输出端连接的nmos管时,上述一连接点与放大器的一输入端连接,另一连接点与电流镜4连接,以实现上述结构。在本发明实施例中将直接与电流输入模块3连接的参考电阻分别记为参考电阻R1以及参考电阻R3,将与参考电阻R1串联的参考电阻记为参考电阻R2,将与参考电阻R3串联的参考电阻记为参考电阻R4,此时参考电阻R1与参考电阻R2之间的连接点连接放大器的一输入端,参考电阻R3与参考电阻R4之间的连接点连接电流镜4。此时,放大器驱动nmos管施加的电压为VREF,电流输入模块3向电流镜4引入的参考电流记为I1,流经参考电阻R1以及参考电阻R2的第一参考电流记为I0,流经参考电阻R3的第二参考电流记为I2,此时流经参考电阻R4的电流记为αI1+I2。
此时,参考上述发明实施例,上述参考电阻R1~R4为两种或两种以上压敏系数不一样的参考电阻,可得到输出电压V0为:
上式中括号内第三项的值可由α调节,表明可通过调节α来调节校准Vo的压力系数。
若参考电阻R1与参考电阻R4选用δR100 N≈-24.4%/GPa·(σXX+σYY),其在零应力下的阻值记为R10,R2与R3选用δRZ N≈53.4%/GPa·(σXX+σYY),其在零应力下的阻值为R20。R10与R20在实际应用时没有特定的比例需求,但为了让计算结果更加直观,在本发明实施例中假设R10=R20,带入上述公式可得到:
如果将参考电阻R1与参考电阻R4选用δRZ N≈53.4%/GPa·(σXX+σYY),参考电阻R2与参考电阻R3选用δR100 N≈-24.4%/GPa·(σXX+σYY),通过上述推到过程可得到Vo的压敏系数为式中α由电流镜4的镜像比例决定,可以很方便的调节和校准,其压力系数可在+26%至+77.7%范围内可调,此时Vo可用于补偿压力系数为负数的电路信号或性能参数。
需要说明的是,上述四个参考电阻R1至R4中,需要包括至少一个同性参考电阻,以实现节省生产成本与简化相关电路配置的作用。通常情况下,上述两串参考电阻中,每一串参考电阻均需要设置一同性参考电阻作为参考电阻,此时每一串参考电阻均可以设置为直线型,也可以达到对基板应力的单一感度,即两串串联的所述参考电阻中,均包括至少一个所述同性参考电阻。通常情况下,在本发明实施例中上述四个参考电阻通常均为同性参考电阻,以便于电路的设置。
本发明实施例所提供的一种基板应力传感器,通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
有关本发明所提供的一种基板应力传感器的具体内容将在下述发明实施例中做详细介绍。
请参考图10至图19,图10为本发明实施例所提供的第一种同性参考电阻的俯视结构示意图;图11为本发明实施例所提供的第二种同性参考电阻的俯视结构示意图;图12为本发明实施例所提供的第三种同性参考电阻的俯视结构示意图;图13为本发明实施例所提供的第四种同性参考电阻的俯视结构示意图;图14为本发明实施例所提供的第五种同性参考电阻的俯视结构示意图;图15为一种图10所示同性参考电阻水平面电流分量示意图;图16为图15中同性参考单元的结构示意图;图17为另一种图10所示同性参考电阻的俯视结构示意图;图18为图17所示同性参考电阻水平面电流分量示意图;图19为本发明实施例所提供的一种参考电阻分布的结构示意图。
区别于上述发明实施例,本发明实施例是在上述发明实施例的基础上,进一步的对同性参考电阻的结构进行具体限定,其余内容已在上述发明实施例中做详细介绍,在此不再进行赘述。
参见图10至图19,在本发明实施例中,所述同性参考电阻包括第一电极21、第二电极22以及反应层20,所述第一电极21与所述第二电极22在平行于所述半导体基板1表面的平面呈网状分布;电流从所述第一电极21流入所述同性参考电阻,并经过所述反应层20从所述第二电极22流出所述同性参考电阻;所述电流具有多个平行于所述半导体基板1表面的电流分量。而具体的,所述同性参考电阻包括均与分布的至少一个同性参考单元,所述同性参考单元包括所述第一电极21与所述第二电极22,所述第一电极21以所述第二电极22为中心环状分布,所述同性参考单元呈正多边形。
上述反应层20可为一较低浓度参杂的N型阱,使其具有较高的电阻率。该反应层20表面通常设置有多个电阻,该电阻包括第一电阻和多个第二电阻,多个电阻会在平行于半导体基板1表面的平面呈网状分布,此时可以将该同性参考电阻划分为多个按周期分布的同性参考单元,其中每个同性参考单元包括第一电阻和第二电阻,此时在同性参考单元内第一电极21以第二电极22为中心环状分布,同时该同性参考单元呈正多边形设置,以保证电流各向同性的功能。
具体的,参考图10至图14,上述同性参考单元具体可以呈正三角形、正方形、正五边形、正八边形、正十边形等等均可,视具体情况而定,在此不做具体限定。通常情况下,在本发明实施例中上述同性参考单元可以具体呈正方形,此时第一电极21与第二电极22之间的电流分量可以与半导体基板1表面相互垂直的晶向相重合,以实现对基板应力的单一感度。而当同性参考单元呈正八边形时,第一电极21与第二电极22之间的沿X-Y表面的电流分量的传递方向具体可以包括沿半导体基板1晶向方向中[-110]、[1-10]、[-1-10]、[110]、[100]、[-100]、[010],与[0-10]方向。
需要说明的是,此时在一个同性参考单元内由于存在多个方向的电流分量,此时多个电流分量属于并联连接,可使整体水平电阻分量降低,从而可以提高电阻比例,有效增加参考电阻对基板应力感度,大幅提升应力补偿的精确度。作为优选的,在本发明实施例中,同一所述同性参考单元内所述第一电极21的总面积需要与所述第二电极22的总面积相等。将同一同性参考单元内的第一电极21的总面积与第二电极22的总面积设置为相等,可以保证同一同性参考单元内电极在垂直方向的导电截面积不变,从而降低水平电阻分量。相应的,此时在同一同性参考单元内第一电极21与第二电极22之间的距离也需要相等,从而使得同性参考电阻中电流各向同性。
在本发明实施例中,所述同性参考单元呈正方形,同一所述同性参考单元内的所述第一电极21与所述第二电极22之间的所述电流分量沿所述半导体基板1中相互垂直的两个晶向传播。具体的,第一种情况,上述同性参考电阻第一电极21以及第二电极22可以沿半导体基板1中的X[-110]与Y[-1-10]方向交替规则排列所构成。通常情况下所有的第一电极21彼此电气连接,并连接到电源端;所有的第二电极22彼此电气连接,并连接到地端。此时,每个与第一电极21最短距离相邻的电极,即上下左右方配置的电极为第二电极22;每个第二电极22最短距离相邻的电极,即上下左右方配置为第一电极21,以此规律在半导体基板1平面上形成一二维电极数组结构。通常情况下,上述第一电极21以及第二电极22需要设置为点状结构。
此时,上述第一种同性参考电阻中沿平行于半导体基板1表面的电流分量的分布如图15所示,当第一电极21与第二电极22连接电源或接地时,由于最短距离相邻的电极分别为电源与地端,其电位差等于驱动电压,故电流路径是由上下左右相邻的电极汇流或流出至中央的电极,故汇流至每单一电极的电流,除了具有垂直基板方向Z[001]与-Z[00-1]方向的电流分量以外,在电极排列方向,亦同时具有水平方向X[-110]、-X[1-10]、Y[-1-10],与-Y[110]的主要电流分量;此外,由于电极设置为点状结构,在X-Y平面传导电流存在弧形路径的扩散电流分量,故总体电流方向呈现趋近各向同性的分布。
参见图16,此时,单一同性参考单元可视为四段单一电阻的并联,该四段单一电阻分别沿X[-110]、-X[1-10]、Y[-1-10],与-Y[110]方向延伸如图16中四个虚线方块所示。此并联结构可使传导电流的水平电阻分量降低四倍,而垂直电阻分量则因电极面积不变,而维持恒定。
参考图17,第二种情况,相较于上述第一种情况,本种同性参考单元为上一种同性参考单元水平转动45°所形成的结构,其中第一电极21会沿X[-110]方向与Y[-1-10]方向排列,形成一个由多个单位正交方块组成的正交的方块数组结构,而第二电极22设置于每个由第一电极21形成的方块数组的中心位置,形成错位但几何规律与第一电极21数组相同的方块数组结构。此时每个第一电极21最短距离相邻的电极,即第二电极22单位方块数组对角线方向的四个位置配置为第二电极22,每个第二电极22最短距离相邻的电极,即第一电极21单位方块数组对角线方向的四个位置配置为第一电极21,以此规律在基板平面上形成一二维电极数组。通常情况下,上述第一电极21与第二电极22需要设置为点状结构。
参见图18,当第一电极21与第二电极22连接电源或接地时,由于最短距离相邻的电极分别连接电源与地端,此时电位差等于驱动电压,故电流路径在第二种情况中是由单位方块数组对角线方向相邻的电极汇流或流出至中央的电极,故汇流至每单一电极的电流,除了具有垂直基板方向Z[001]与-Z[00-1]方向的电流分量以外,在电极排列方向,亦同时具有水平方向[-100]、[100]、[010],与[0-10]的电流分量。此外,由于电极配置为点状结构,在X-Y平面传导电流存在弧形路径的扩散电流分量,故总体电流方向呈现趋近各向同性的分布。
上述电阻的水平分量与垂直分量,其比例可透过第一电极21与第二电极22的平均间距调整,将第一电极21与第二电极22间距增加则水平电阻的分量增加;反之则垂直电阻的分量增加。本发明实施例中同性参考单元以任意方式连接,可实现一具有平面各方向电流分量的同性参考电阻,实现对基板应力具有对基板平面应力单一感度的目标。
参见图19,具体的,在本发明实施例中,半导体基板1表面设置有多个同性参考单元,多个所述同性参考单元包括第一同性参考单元和第二同性参考单元;所述第一同性参考单元中第一电极21与第二电极22之间的距离,大于第二同性参考单元中第一电极21与第二电极22之间的距离,所述第二同性参考单元位于相邻所述第一同性参考单元之间的间隙。
即在本发明实施例中,可以进一步的设置多个同性参考单元,包括尺寸的不同的第一同性参考单元以及第二同性参考单元。具体的,在本发明实施例中,第一同性参考单元中第一电极21与第二电极22之间的距离,大于第二同性参考单元中第一电极21与第二电极22之间的距离,即第一同性参考单元的尺寸会大于第二同性参考单元。此时,该第二同性参考单元可以位于相邻第一同性参考单元之间的间隙,以减少同性参考电阻对半导体基板1中空间的占用。此时,第一同性参考单元与第二同性参考单元具有不同压阻系数,而第二同性参考单元中传导电流的垂直分量明显大于第一同性参考单元中传导电流的垂直分量;而第二同性参考单元中传导电流的水平分量则明显小于第一同性参考单元中传导电流的水平分量。
具体的,在本发明实施例中面积较大的第一同性参考单元配置形成一2×2的举行分布结构,而第二同性参考单元则设置于该四个第一同性参考单元的间隙位置,以确保该第一同性参考单元与第二同性参考单元受到一致的基板应力变化。该四个第一同性参考单元与四个第二同性参考单元可以构成上述图7所表示的应力感测电路,也可以构成上述图9所表示的应力感测电路均可,该应力感测电路可以具体设置在待补偿的功能元件周围,以增加应力补偿准确度。
本发明实施例所提供的一种基板应力传感器,通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
有关本发明所提供的一种基板应力传感器的具体内容将在下述发明实施例中做详细介绍。
请参考图20至图23,图20为本发明实施例所提供的一种同性参考电阻的剖视结构示意图;图21为本发明实施例所提供的第一种具体的同性参考电阻的剖视结构示意图;图22为本发明实施例所提供的第二种具体的同性参考电阻的剖视结构示意图;图23为本发明实施例所提供的第三种具体的同性参考电阻的剖视结构示意图。
区别于上述发明实施例,本发明实施例是在上述发明实施例的基础上,进一步的对同性参考电阻的结构进行具体限定,其余内容已在上述发明实施例中做详细介绍,在此不再进行赘述。
参见图20,在本发明实施例中,所述同性参考电阻包括第一电极21、第二电极22以及反应层20,所述第一电极21与所述第二电极22在平行于所述半导体基板1表面的平面呈网状分布;电流从所述第一电极21流入所述同性参考电阻,并经过所述反应层20从所述第二电极22流出所述同性参考电阻;所述电流具有多个平行于所述半导体基板1表面的电流分量。
上述反应层20通常为一较低浓度参杂的N型阱,有较高的电阻率。该反应层20可以位于半导体基板1内,也可以位于半导体基板1上的磊晶层内。在本发明实施例中,所述第一电极21与所述反应层20相接触的区域,以及所述第二电极22与所述反应层20相接触的区域均设置有重掺杂区23。该重掺杂区23可以为高浓度的N型参杂层。此时,流经第一电极21以及第二电极22的电流具体可以通过上述重掺杂区23进入反应层20。通常情况下,该重掺杂区23的尺寸需要与第一电极21和第二电极22的尺寸相比配,该重掺杂区23的厚度相对于反应层20的厚度来说,通常较低。由于在本发明实施例中第一电极21以及第二电极22具体呈网状分布,因此上述重掺杂区23也需要相配套的呈对应的网状分布。当第一电极21与第二电极22连接上电源或地端时,电流透过第一电极21与第二电极22进入重掺杂区23,并进入反应层20进行传导,由于第一电极21与第二电极22与重掺杂区23大体配置在同一平面上,其传导电流在Z-X平面上形成一弧形电流路径,如图18中虚线所示。该电流路径产生垂直基板方向Z[001]与-Z[00-1]方向的电流分量;以及平行基板方向的电流分量。
参见图21,进一步的,在本发明实施例中,所述第一电极21与相邻的所述第二电极22之间设置有电流隔绝部25,所述电流隔绝部25的厚度小于所述反应层20的厚度。上述电流隔绝部25可以阻止电流在该电流隔绝部25传递,此时电流需要从电流隔绝部25底部与反应层20底部之间的间隙处流动,从而可以限制在反应层20中传递电流的路径,增加纵向电流分量的作用。
具体的,上述电流隔绝部25可以包括位于所述反应层20的p型掺杂阱,所述反应层20为n型掺杂层。此时在反应层20与电流隔绝部25之间可以形成一类似二极管的结构,从而阻止电流从反应层20向电流隔绝部25流动,使得正常情况下电流只能从电流隔绝部25底部与反应层20底部之间的间隙处流动。具体的,所述p型掺杂阱表面设置有第三电极26,从而使得外界可以通过该第三电极26施加一定的电压,以进一步阻止电流从反应层20向电流隔绝部25流动。为了减少第三电极26与电流隔绝部25之间的接触电阻,在本发明实施例中所述p型掺杂阱朝向所述第三电极26一侧可以设置有重掺杂p型掺杂阱27,所述第三电极26与所述重掺杂p型掺杂阱27相接触。显然,p型掺杂阱的电阻值较低,可以有效减少第三电极26与电流隔绝部25之间的接触电阻。通常情况下,该p型掺杂阱的厚度很薄,使其与第三电极26大体处于同一平面。
参见图22,具体的,在本发明实施例中,所述电流隔绝部25为未掺杂层251。即该电流隔绝部25具体可以为未经过掺杂的本征材料,使得该电流隔绝部25的电阻会大于反应层20的电阻,从而阻止电流向电流隔绝部25流动,使得正常情况下电流只能从电流隔绝部25底部与反应层20底部之间的间隙处流动。
参见图23,另一方面,在本发明实施例中所述反应层20背向所述第一电极21一侧表面设置有掩埋层24,所述掩埋层24的电阻率小于所述反应层20的电阻率。通常情况下,该掩埋层24为重掺杂层。该掩埋层24通常需要贯通多个第一电极21以及第二电极22下方,由于掩埋层24的电阻率小于反应层20的电阻率,使得从第一电极21或第二电极22流入的电流,会从反应层20进入该掩埋层24,在掩埋层24中向对应的第二电极22或第一电极21传播;而在大体传递至对应的第二电极22或第一电极21下方时,会从新进入反应层20进行传递,从而形成电流通路。通常情况下,该掩埋层24具有远低于反应层20的电阻率。需要说明的是,上述掩埋层24与电流隔绝部25可以同时设置,此时可以将掩埋层24视为反应层20的一部分,即掩埋层24的下表面为反应层20下表面的截止位置,而电流隔绝部25底部需要与掩埋层24的下表面之间具有一定的间隙。
本发明实施例所提供的一种基板应力传感器,通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
本发明还提供一种传感设备,该传感设备具体设置有上述任一种发明实施例中所提供的基板应力传感器。有关基板应力传感器的详细内容请参照上述发明实施例,有关传感设备的其余结构,例如设置的其余功能元件的结构可以参考现有技术,在此不再进行赘述。
本发明实施例所提供的一种传感设备,其中基板应力传感器通过设置同性参考电阻,可以在半导体基板1表面产生多方向的电流分量,达到对基板应力的单一感度。此时可以不限制将参考电阻呈L型串联,从而具有更加灵活的空间配置与更高的面积利用效率,可有效节省生产成本与简化相关电路配置。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种基板应力传感器以及一种传感设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (19)
1.一种基板应力传感器,其特征在于,包括:
半导体基板;
位于所述半导体基板表面的应力感测电路;所述应力感测电路包括两个参考电阻;所述参考电阻中包括至少一个同性参考电阻;
所述同性参考电阻中电流各向同性,所述同性参考电阻包括第一电极、第二电极以及反应层,所述第一电极与所述第二电极在平行于所述半导体基板表面的平面呈网状分布;电流从所述第一电极流入所述同性参考电阻,并经过所述反应层从所述第二电极流出所述同性参考电阻;所述电流具有多个平行于所述半导体基板表面的电流分量;
两个所述参考电阻通过连接点相互串联且一所述参考电阻接地。
2.根据权利要求1所述的基板应力传感器,其特征在于,所述参考电阻均为所述同性参考电阻。
3.根据权利要求1所述的基板应力传感器,其特征在于,包括四个所述参考电阻,两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,另两个所述参考电阻通过连接点相互串联且一所述参考电阻接地,两串串联的所述参考电阻并联连接。
4.根据权利要求3所述的基板应力传感器,其特征在于,所述应力感测电路还包括电流输入模块和电流镜;
所述电流输入模块用于向所述电流镜引入参考电流并从远离所述参考电阻中接地的一端引入所述参考电流,所述电流镜用于从一所述连接点向所述参考电阻引入比例电流。
5.根据权利要求4所述的基板应力传感器,其特征在于,所述电流输入模块包括一放大器和一与所述放大器输出端连接的nmos管,所述nmos管与所述参考电阻电连接;一所述连接点与所述放大器的一输入端连接,另一所述连接点与所述电流镜连接。
6.根据权利要求3所述的基板应力传感器,其特征在于,两串串联的所述参考电阻中,均包括至少一个所述同性参考电阻。
7.根据权利要求1所述的基板应力传感器,其特征在于,所述同性参考电阻包括至少一个同性参考单元,所述同性参考单元包括所述第一电极与所述第二电极,所述第一电极以所述第二电极为中心环状分布,所述同性参考单元呈正多边形。
8.根据权利要求7所述的基板应力传感器,其特征在于,同一所述同性参考单元内所述第一电极的总面积与所述第二电极的总面积相等。
9.根据权利要求7所述的基板应力传感器,其特征在于,所述同性参考单元呈正方形,同一所述同性参考单元内的所述第一电极与所述第二电极之间的所述电流分量沿所述半导体基板中相互垂直的两个晶向传播。
10.根据权利要求7所述的基板应力传感器,其特征在于,半导体基板表面设置有多个同性参考单元,多个所述同性参考单元包括第一同性参考单元和第二同性参考单元;所述第一同性参考单元中第一电极与第二电极之间的距离,大于第二同性参考单元中第一电极与第二电极之间的距离,所述第二同性参考单元位于相邻所述第一同性参考单元之间的间隙。
11.根据权利要求1所述的基板应力传感器,其特征在于,所述第一电极与所述反应层相接触的区域,以及所述第二电极与所述反应层相接触的区域均设置有重掺杂区。
12.根据权利要求11所述的基板应力传感器,其特征在于,所述第一电极与相邻的所述第二电极之间设置有电流隔绝部,所述电流隔绝部的厚度小于所述反应层的厚度。
13.根据权利要求12所述的基板应力传感器,其特征在于,所述电流隔绝部包括位于所述反应层的p型掺杂阱,所述反应层为n型掺杂层。
14.根据权利要求13所述的基板应力传感器,其特征在于,所述p型掺杂阱表面设置有第三电极。
15.根据权利要求14所述的基板应力传感器,其特征在于,所述p型掺杂阱朝向所述第三电极一侧设置有重掺杂p型掺杂阱,所述第三电极与所述重掺杂p型掺杂阱相接触。
16.根据权利要求12所述的基板应力传感器,其特征在于,所述电流隔绝部为未掺杂层。
17.根据权利要求11所述的基板应力传感器,其特征在于,所述反应层背向所述第一电极一侧表面设置有掩埋层,所述掩埋层的电阻率小于所述反应层的电阻率。
18.根据权利要求17所述的基板应力传感器,其特征在于,所述掩埋层为重掺杂层。
19.一种传感设备,其特征在于,包括如上述权利要求1至权利要求18任一项权利要求所述的基板应力传感器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111391741.3A CN114112129B (zh) | 2021-11-19 | 2021-11-19 | 一种基板应力传感器及传感设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111391741.3A CN114112129B (zh) | 2021-11-19 | 2021-11-19 | 一种基板应力传感器及传感设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114112129A CN114112129A (zh) | 2022-03-01 |
CN114112129B true CN114112129B (zh) | 2022-08-05 |
Family
ID=80440041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111391741.3A Active CN114112129B (zh) | 2021-11-19 | 2021-11-19 | 一种基板应力传感器及传感设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114112129B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH704509A1 (de) * | 2011-02-18 | 2012-08-31 | Melexis Tessenderlo Nv | Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor. |
JP2018205257A (ja) * | 2017-06-09 | 2018-12-27 | 富士電機株式会社 | 圧力センサ |
CN113640713A (zh) * | 2021-10-13 | 2021-11-12 | 苏州纳芯微电子股份有限公司 | 磁场感测元件补偿电路及补偿方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2490036B1 (de) * | 2011-02-18 | 2013-08-28 | Melexis Technologies NV | Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor |
EP2662675A1 (de) * | 2012-05-07 | 2013-11-13 | Melexis Technologies NV | Verfahren für die Bestimmung eines Stresswertes für isotropen Stress und Verfahren für die Bestimmung eines Magnetfeldes und Stresssensor und Hallsensor |
EP3450947B1 (en) * | 2017-09-05 | 2024-01-17 | IMEC vzw | Stress sensor for semiconductor components |
-
2021
- 2021-11-19 CN CN202111391741.3A patent/CN114112129B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH704509A1 (de) * | 2011-02-18 | 2012-08-31 | Melexis Tessenderlo Nv | Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor. |
JP2018205257A (ja) * | 2017-06-09 | 2018-12-27 | 富士電機株式会社 | 圧力センサ |
CN113640713A (zh) * | 2021-10-13 | 2021-11-12 | 苏州纳芯微电子股份有限公司 | 磁场感测元件补偿电路及补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114112129A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915890B2 (ja) | 半導体チップの機械的な応力を検出するための応力センサ及び応力補正ホールセンサ | |
US10712400B2 (en) | Vertical hall sensor circuit comprising stress compensation circuit | |
US7302357B2 (en) | Concept for compensating piezo-influences on an integrated semiconductor circuit | |
US7980138B2 (en) | Integrated circuit with stress sensing element | |
TWI286383B (en) | Semiconductor piezoresistive sensor and operation method thereof | |
US7626377B2 (en) | Hall-effect device with merged and/or non-merged complementary structure | |
US9437653B2 (en) | Stress sensing devices and methods | |
US4739381A (en) | Piezoresistive strain sensing device | |
US9557237B2 (en) | MEMS pressure sensor field shield layout for surface charge immunity in oil filled packaging | |
CN105910735B (zh) | 机械应力的探测与补偿 | |
US10910500B2 (en) | Load sensing devices, packages, and systems | |
CA2431625C (en) | Semiconductor acceleration sensor using doped semiconductor layer as wiring | |
US20220020915A1 (en) | On-substrate mechanical stress sensing and compensation | |
EP0006740A1 (en) | Improvements in strain gauges | |
CN114112129B (zh) | 一种基板应力传感器及传感设备 | |
KR102642649B1 (ko) | 반도체 장치 | |
US4709214A (en) | Integrated Hall element and amplifier with controlled offset voltage | |
CN114068814B (zh) | 半导体电阻及磁场感测系统 | |
Gorbachuk et al. | Semiconductor Sensors for a Wide Temperature Range | |
CN114114091B (zh) | 应力补偿电路及磁场感测系统 | |
CN114115432B (zh) | 应力补偿电路及磁场感测系统 | |
CN216387339U (zh) | 应力补偿电路及磁场感测系统 | |
Coraucci et al. | A multi-terminal pressure sensor with enhanced sensitivity | |
JPH0560672B2 (zh) | ||
CN116839771A (zh) | 一种单轴敏感的集成应力传感器及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |