CN114068814B - 半导体电阻及磁场感测系统 - Google Patents
半导体电阻及磁场感测系统 Download PDFInfo
- Publication number
- CN114068814B CN114068814B CN202111406381.XA CN202111406381A CN114068814B CN 114068814 B CN114068814 B CN 114068814B CN 202111406381 A CN202111406381 A CN 202111406381A CN 114068814 B CN114068814 B CN 114068814B
- Authority
- CN
- China
- Prior art keywords
- sub
- electrode
- resistor
- main electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0011—Arrangements or instruments for measuring magnetic variables comprising means, e.g. flux concentrators, flux guides, for guiding or concentrating the magnetic flux, e.g. to the magnetic sensor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Abstract
本发明揭示了一种半导体电阻及磁场感测系统,所述半导体电阻应用于磁场感测系统中,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;所述至少两个子电极配置为,设置于所述第一表面上相对所述主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述主电极形成互成角度设置的至少两个子电阻。本发明提供的半导体电阻,能够保证补偿效果的前提下,减小参考电阻体积、简化电路结构并减少成本。
Description
技术领域
本发明涉及磁场感测技术领域,尤其涉及一种半导体电阻及磁场感测系统。
背景技术
磁场感测元件广泛应用于日常生活、工业领域、能源领域等,通过感测当前磁场状态,从而实现方位判断、触点开闭和数据量测等功能,但由于工艺的限制,通用技术领域中多用来进行磁场感测的霍尔半导体器件,在工作时会受到环境物理参数的影响而使得输出产生允许范围以外的误差,所述物理参数典型地包括机械应力。
现有技术中为了补偿机械应力的影响,将霍尔元件配合的参考电阻设置为L形串联布置的两个,且将其中一个配置为水平电流分量为主的水平电阻,将其中另一配置为垂直电流分量和水平电流分量共同作用的垂直电阻,从而使电阻电流在同一平面上沿相互垂直的两个方向流动,并可以通过调节垂直电阻中垂直电流分量调整其压阻系数。但此种技术方案中需要使用两个电阻,会形成较大的电阻延展面积,整体电路的复杂程度增大,生产成本增高;同时,垂直电阻中垂直电流分量在电极及掺杂区的作用下,会在进入反应层和流出反应层时发生两次相同水平方向的偏折,进而导致整体敏感度降低,无法解决机械应力补偿的问题。
发明内容
本发明的目的之一在于提供一种半导体电阻,以解决现有技术中参考电阻体积过大且无法实现机械应力的精确补偿的技术问题。
本发明的目的之一在于提供一种磁场感测系统。
为实现上述发明目的之一,本发明一实施方式提供一种半导体电阻,应用于磁场感测系统中,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;所述至少两个子电极配置为,设置于所述第一表面上相对所述主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述主电极形成互成角度设置的至少两个子电阻。
作为本发明一实施方式的进一步改进,所述主电极设置于所述第一表面的几何中心处,所述至少两个子电极与所述主电极的距离配置为相等,所述至少两个子电极的体积之和等于所述主电极的体积。
作为本发明一实施方式的进一步改进,所述半导体电阻包括相邻设置的第一电阻单元和第二电阻单元,所述主电极包括分别设置于所述第一电阻单元和所述第二电阻单元的第一主电极和第二主电极,所述子电极包括设置于所述第一电阻单元靠近所述第二电阻单元一侧的第一子电极和第二子电极,所述第二主电极与所述第一子电极和所述第二子电极至少其中之一配合形成子电阻。
作为本发明一实施方式的进一步改进,所述子电极还包括设置于所述第一电阻单元的另外至少一个子电极,所述第一子电极、第二子电极和所述另外至少一个子电极连线形成一正多边形,所述第一主电极设置于所述正多边形的几何中心处;所述第二电阻单元设置于所述第一电阻单元在第一方向上的外侧,且配置为与所述第一电阻单元相同的电极布置结构。
作为本发明一实施方式的进一步改进,所述子电极还包括设置于所述第一电阻单元的第三子电极,所述正多边形为正三角形,所述第一主电极与所述第一子电极、所述第二子电极其中之一在所述第一方向上并列设置,且在第二方向上间隔设置,所述第一方向和所述第二方向相互垂直。
作为本发明一实施方式的进一步改进,所述子电极还包括设置于所述第一电阻单元的第三子电极和第四子电极,所述正多边形为正方形,所述第一电阻单元和所述第二电阻单元中的子电极在所述电阻基板上呈矩阵排列,所述第一主电极和所述第二主电极之间距离为第一长度,所述第一主电极与所述第一子电极之间的距离与所述第二主电极与所述第一子电极之间的距离相等且配置为第二长度,所述第一长度为所述第二长度的倍。
作为本发明一实施方式的进一步改进,所述半导体电阻包括矩阵排列的多个电阻单元,每个所述电阻单元中多个所述子电极的体积配置为相等,所述多个电阻单元中多个所述主电极的体积配置为相等,所述半导体电阻中所有所述主电极的体积之和等于所有所述子电极的体积之和。
作为本发明一实施方式的进一步改进,所述半导体电阻还包括环状电极,所述至少两个子电极设置于所述环状电极中,所述环状电极围设形成一平面空间,所述主电极设置于所述平面空间的几何中心处。
作为本发明一实施方式的进一步改进,所述主电极和所述子电极之间还包括偏压电极、隔绝掺杂区和电阻隔绝层,所述电阻隔绝层设置于所述电阻反应层内且沿第三方向延伸,所述隔绝掺杂区设置于所述电阻隔绝层靠近所述第一表面一侧,所述偏压电极设置于所述第一表面上背离所述电阻隔绝层一侧;所述第三方向配置为垂直于所述第一表面。
作为本发明一实施方式的进一步改进,所述半导体电阻还包括设置于所述电阻反应层远离所述电阻隔绝层一侧的电阻掩埋层,所述电阻掩埋层和所述电阻反应层在所述隔绝掺杂区和所述电阻隔绝层的分割下,形成电流通道,所述主电极和所述子电极之间的平均电流至少部分沿所述第三方向流动;所述电阻反应层配置为具有高电阻率的低浓度N型掺杂层,所述电阻掺杂区配置为高浓度N型掺杂区,所述隔绝掺杂区配置为高浓度P型掺杂区,所述电阻隔绝层配置为中等浓度P型掺杂层,所述电阻掩埋层配置为低电阻率高浓度N型掺杂层。
作为本发明一实施方式的进一步改进,所述电阻反应层配置为,间隔设置于所述主电极和所述子电极靠近所述电阻反应层一侧的多个,所述半导体电阻还包括设置于所述电阻反应层远离所述电阻掺杂区一侧的电阻掩埋层,所述电阻反应层连通所述电阻掺杂区和所述电阻掩埋层,且与所述电阻掩埋层形成电流通道,所述主电极和所述子电极之间的平均电流至少部分沿第三方向流动,所述第三方向配置为垂直于所述第一表面。
为实现上述发明目的之一,本发明一实施方式提供一种磁场感测系统,包括磁场感测元件、应力补偿电路以及上述任一种技术方案所述的半导体电阻,所述应力补偿电路分别连接所述磁场感测元件和所述半导体电阻,且配置为以所述半导体电阻作为参考电阻,对所述磁场感测元件进行应力补偿。
与现有技术相比,本发明提供的半导体电阻,通过在单个电阻基板上设置一个主电极和至少两个子电极,且两个子电极位于主电极外侧不同位置,如此,在通入电流时,形成相互并联设置且互成角度的至少两个子电阻,不仅在水平和垂直两个方向上形成电流分量,而且水平电流分量能够沿不同方向综合反映机械应力情况,同时由于在单个电阻基板上等效分割形成多个子电阻,能够在保证补偿效果的前提下,减小参考电阻的体积、简化电路结构并减少成本。
附图说明
图1是本发明一实施方式中磁场感测系统的结构原理图;
图2是本发明一实施方式中应力补偿电路的结构示意图;
图3是本发明另一实施方式中应力补偿电路的结构示意图;
图4是本发明再一实施方式中应力补偿电路的结构示意图;
图5是本发明一实施方式中半导体电阻的结构示意图;
图6是本发明第一实施方式中半导体电阻上电极布置的结构示意图;
图7是本发明第一实施方式中半导体电阻第一实施例的侧面剖视图;
图8是本发明第一实施方式中半导体电阻第二实施例的侧面剖视图;
图9是本发明第一实施方式中半导体电阻第三实施例的侧面剖视图;
图10是本发明第一实施方式中半导体电阻第四实施例的侧面剖视图;
图11是本发明第一实施方式中半导体电阻上电流流向的示意图;
图12是本发明第一实施方式中半导体电阻上一电阻单元处电流流向的放大示意图;
图13是本发明第二实施方式中半导体电阻上电极布置的结构示意图;
图14是本发明第二实施方式中半导体电阻上电流流向的示意图;
图15是本发明第三实施方式中半导体电阻上电极布置的结构示意图;
图16是本发明第四实施方式中半导体电阻上一电阻单元处电极布置的结构示意图;
图17是本发明第五实施方式中半导体电阻上一电阻单元处电极布置的结构示意图;
图18是本发明第六实施方式中半导体电阻上电极布置的结构示意图;
图19是本发明第七实施方式中半导体电阻上一电阻单元处电流流向的放大示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是,术语“包括”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外,术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
如图1所示,本发明一实施方式提供一种磁场感测系统,包括磁场感测元件100。
磁场感测元件100通常被配置为,利用磁场和电流之间的相互作用关系,通过检测更为明显的电流、电压等数据来反应磁场变化情况,从而间接获得磁场数据。通用技术领域中常见的实施方式在于,以利用霍尔效应的霍尔传感器作为磁场感测元件,实现指南针、磁开关、位移量测、电流量测和转速与角度量测等功能。因此,本发明所称磁场感测元件100可以替换地实施为霍尔传感器。当然,本发明的磁场感测元件100并不局限于此种选型。
磁场感测元件100通常实施半导体封装技术制备,更具体地,包括低浓度的N型掺杂层,从而配合上周边的集成电路完成磁场的感测。但是,一方面,在工作状态下,用于制备磁场感测元件100的半导体材料,对环境的物理参数具有较高的要求,特别是对于温度和机械应力的作用,对应产生的反应会影响磁场感测元件的检测精度;另一方面,在制备过程中,由于封装材料与内部芯片具有不同的热膨胀系数,导致在外界存在温度变化时,内部水汽含量对应发生变化,施加于磁场感测元件100内部各层的机械应力发生改变,导致磁场感测元件100输出结果漂移、良品率低。因此,如何减小甚至避免上述因素尤其是机械应力对磁场感测元件100的影响,是本领域亟待解决的技术问题,也是本发明的目的。
基于此,本发明提供的所述磁场感测系统还包括一种应力补偿电路300,应力补偿电路300内部还设置有一种半导体电阻500,应力补偿电路300分别连接磁场感测元件100和半导体电阻500,且配置为以半导体电阻500作为参考电阻,对磁场感测元件100进行机械应力的补偿。
当然,上述半导体电阻500在其他实施方式中还可以具有其他定义,本发明并不限定其制备方式,只需足以用以作为应力补偿的参考电阻即可。同时,为了编号和描述方便,在对应力补偿电路300的描述过程中,上述半导体电阻500会被表述为第一参考电阻、第二参考电阻、第三参考电阻或第四参考电阻,而在具体介绍半导体电阻500结构的过程中,则会用半导体电阻这一名称进行描述。此种转换仅是出于描述方便,不具有任何实质上的限定含义,换言之,下文任何涉及“参考电阻”的部分,均可以替换地实施“半导体电阻”的结构特征,下文任何涉及“半导体电阻”的部分,均可以替换地搭建“参考电阻”所在的周边电路。
如图2所示,本发明一实施方式提供了一种应力补偿电路300,包括电流发生器30、第一参考电阻31、第二参考电阻32、相互并联的第一镜像支路33和第二镜像支路34,以及电路输出端35。其中,电流发生器30、第一镜像支路33和第二镜像支路34用于形成镜像电流源,第一参考电阻31和第二参考电阻32用于接受外界机械应力的作用。如此,所述镜像电流源足以将所述参考电阻受机械应力作用后发生的电阻变化,转换为电流变化情况并镜像至磁场感测元件100处,从而形成对磁场感测元件100的机械应力补偿。
具体地,电流发生器30连接第一镜像支路33,第一镜像支路33依次通过第一参考电阻31和第二参考电阻32接地,第二镜像支路34分别连接第二参考电阻32未接地一端以及电路输出端35。
如此,令所述镜像电流源输出至第一镜像支路33的电流为I0,在第二镜像支路34相对于第一镜像支路33存在第一镜像比例系数α时(当然两镜像支路可以完全对称,此时所述第一镜像比例系数满足α=1),第二镜像支路34上电流为α·I0。此时由于第二镜像支路34分别连接第二参考电阻32未接地一端和电路输出端35,则电路输出端35处的输出电压满足:
VO=(1+α)·I0R2;
其中,所述VO为输出电压值,所述R2为第二参考电阻32的阻值。如此,由于镜像比例系数的调节范围在[0,1]之间或[-1,0]之间,基于上述电路配置,在电路输出端35连接至磁场感测元件100后(可以是直接连接,也可以是通过独立的校准模块连接,所述校准模块用于对所述输出电压信号进行运算,生成并输出校准电压),可以进一步增大输出电压的可调节范围,适应多种磁场感测元件100的应力补偿需求。
优选地,第二镜像支路34配置为,相对于第一镜像支路33具有可调节的镜像比例系数(也即所述第一镜像比例系数α可调),基于电流I0的数值由电流发生器30确定,操作者可以容易地通过调节所述第一镜像比例系数α,在一定范围内调节输出电压的大小。
优选地,第一参考电阻31和第二参考电阻32在一种实施方式中还可以配置为具有不同的压阻系数。如此,将不同的机械应力敏感度反映在输出电压上,以形成更为完善准确的电压调节效果。
假定磁场感测元件100中的感测平均电流在第一平面内流动,在受到外界磁场作用下,第一平面内的感测平均电流发生变化,从而以电信号的形式反映磁场作用情况,实现磁场感测的作用。基于此,第一参考电阻31和第二参考电阻32接收到来自所述镜像电流源产生的电流,基于相同或不同的结构配置,分别在其内部产生沿相同或不同方向流动的第一平均电流和第二平均电流。
在一种实施方式中,所述第一平均电流和所述第二平均电流可以进一步配置为:其中之一在所述第一平面或与所述第一平面平行的平面内流动,且其中另一在垂直于所述第一平面的方向上流动。如此,第一参考电阻31和第二参考电阻32可以在平行于磁场感测元件100和垂直于磁场感测元件100的两种方向上,反映机械应力的作用情况,配合上述电路结构配置,同时兼顾大范围、高精度补偿效果。
在一种实施方式中,电流发生器30具体可以包括参考电压源和运算放大器301。运算放大器301配置为正相输入端连接所述参考电压源,以接收参考电压Vref,反相输入端连接第一参考电阻31未与第二参考电阻32连接的一端,输出端直接或间接连接其自身的反向输入端,进而连接到第一参考电阻31处。如此,基于运算放大器301自身的“虚短”特性,所述参考电压Vref满足:
Vref=R1I0+(1+α)I0R2;
其中,所述R1为第一参考电阻31的阻值。结合前文所述输出电压VO所满足的关系式,可以得到输出电压值VO进一步满足:
基于第一参考电阻31和第二参考电阻32配置为压阻系数相互不同,不同的压阻系数反映在电阻一侧,会形成不同的电阻变化归一化值δR,所述电阻变化归一化值定义为满足:
其中,R为参考电阻受到机械应力作用下的电阻值,R0为参考电阻未收到机械应力作用下的电阻值。下面以参考电阻的一个具体示例进行本发明的效果描述,但下文新增的技术特征并不能作为本发明的必要技术特征而形成绝对限定。基于上文描述,在将参考电阻配置为以低浓度N型掺杂结构作为基板的实施方式中,在不同方向下受到机械应力后呈现的不同电阻变化归一化值,可以分别定义为满足:
将所述参考电阻设置于一空间坐标系中,参考电阻对应沿坐标系的X轴、Y轴和Z轴设置。基于此,在上述关系式中,所述σXX表示作用于参考电阻中垂直于X轴的一个平面、且垂直于该平面的机械应力,所述σYY表示作用于参考电阻中垂直于Y轴的一个平面、且垂直于该平面的机械应力。
进而,所述为参考电阻受到沿所述X轴方向(可以是晶圆结晶方向/>)作用的机械应力时呈现的X方向归一化值,所述/>为参考电阻受到沿所述Y轴方向(可以是晶圆结晶方向/>)作用的机械应力呈现的Y方向归一化值,所述/>为参考电阻受到沿X轴和Y轴中间的方向(晶圆结晶方向[100])作用的机械应力呈现的中间方向归一化值。所述X轴方向、所述Y轴方向和所述中间方向位于参考电阻一晶圆平面,可以是所述第一平面。基于此,所述/>为参考电阻受到沿垂直于所述第一平面的Z轴方向(晶圆结晶方向[001])作用的机械应力呈现的Z方向归一化值。所述低浓度掺杂,可以具体配置为掺杂浓度小于1018/cm3。
基于此,可以将第一参考电阻31和第二参考电阻32具体配置为,所述第一平均电流和所述第二平均电流其中之一沿所述中间方向流动,且该平均电流所处参考电阻的阻值变化符合所述中间方向归一化值,同时,所述第一平均电流和所述第二平均电流其中另一沿所述Z方向流动,且该平均电流所处参考电阻的阻值变化符合所述Z方向归一化值。
具体地,以所述第一平均电流沿所述Z轴方向流动,且所述第二平均电流沿所述中间方向流动为例,所述输出电压值VO进一步满足:
其中,所述R1(0)为第一参考电阻31未受到机械应力作用下的电阻值,所述R2(0)为第二参考电阻32未受到机械应力作用下的电阻值。继续地,令上述两个固定电阻值满足下述条件:
则可以将输出电压值VO的关系式进一步化简为:
又因为,基于上述应力补偿电路结构配置,第一参考电阻31和第二参考电阻32未收到机械应力作用时,所述应力补偿电路具有初始输出电压值VO(0),则该初始输出电压值VO(0)满足:
从而,输出电压值VO满足:
由此,计算得出输出电压值VO的压敏系数为在第一参考电阻31和第二参考电阻32本身结构不发生变化的前提下,通过调节镜像比例系数α,可以很容易地调节输出电压值VO的大小,从而实现对磁场感测元件100的补偿。
当然,还可以将第一参考电阻31和第二参考电阻32配置为,所述第一平均电流沿所述中间方向流动,且所述第二平均电流沿所述Z轴方向流动,经过上述过程的推导,可以得到此种情况下的压敏系数为因此,操作者可以将上述两种对参考电阻结构配置的其中任一,应用于本实施方式提供的应力补偿电路中,也可以将两种结构配置同时设置于电路中,并将电路配置为同时利用或选择其中一个回路利用,而实现对磁场感测元件100的动态补偿。
当然,在将参考电阻配置为以低浓度P型掺杂结构作为基板的实施方式中,在不同方向下受到机械应力后呈现的不同电阻变化归一化值,可以分别定义为满足:
上述关系式,相比于低浓度N型掺杂结构而言,修改了对不同方向归一化值的上角标(修改N为P,以表征掺杂结构类型),以及相关参数,本领域技术人员参照本发明上文提供的技术方案,有能力形成基于此结构的其他实施方式或衍生的实施方式,本文不再赘述。
继续地,电流发生器30还可以包括第一N沟道场效应管302。运算放大器301进一步配置为,输出端连接第一N沟道场效应管302的栅极。第一N沟道场效应管302进一步配置为,源极连接第一参考电阻31未与第二参考电阻32连接的一端,且漏极连接第一镜像支路33。如此,可以利用电流发生器30选择性导通第一N沟道场效应管302,从而选择性地形成所述镜像电流源。
优选地,第一镜像支路33和第二镜像支路34分别包括第一P沟道场效应管330和第二P沟道场效应管340。具体地,第一P沟道场效应管330配置为源极连接工作电压VDD,漏极连接第一参考电阻31和电流发生器30,且栅极连接漏极和第二P沟道场效应管340的栅极;第二P沟道场效应管340配置为源极连接工作电压VDD,且漏极连接第二参考电阻32未接地一端和电路输出端35。如此,利用场效应管搭建镜像电流源,具有更高的稳定性。
综上,本实施方式提供的应力补偿电路,通过调整电路输出端接入应力补偿电路中的位置,将两条镜像支路的复合电流作为补偿电路的输出,如此可以将两个参考电阻受应力作用后产生的电流变化共同反映给后端,从而排除其他影响因素并简化调节过程;同时由于以两条镜像支路上的复合电流和第二参考电阻32作为电压输出的计算参数,复合电流根据电流发生器性质和两条镜像支路之间的镜像比例系数是容易得到的,从而具有调节范围宽、方便进行量化计算的有益效果。
如图3所示,本发明另一实施方式提供一种应力补偿电路300’,包括电流发生器30’、第一参考电阻31’、第二参考电阻32’、第三参考电阻33’、相互并联的第一镜像支路34’、第二镜像支路35’和第三镜像支路36’,以及电路输出端37’。其中,电流发生器30’、第一镜像支路34’、第二镜像支路35’和第三镜像支路36’用于形成镜像电流源,第一参考电阻31’、第二参考电阻32’和第三参考电阻33’用于接受外界机械应力的作用。如此,所述镜像电流源足以将所述参考电阻受机械应力作用后发生的电阻变化,转换为电流变化情况并镜像至磁场感测元件100处,从而形成对磁场感测元件100的机械应力补偿。
具体地,电流发生器30’连接第一镜像支路34’,第一镜像支路34’和第二镜像支路35’分别通过第一参考电阻31’和第二参考电阻32’接地,第三镜像支路36’连接电路输出端37’。如此,可以通过三级迭代的镜像支路,将第一参考电阻31’和第二参考电阻32’的电阻变化情况反映在第三镜像支路36’处并输出。
优选地,第三参考电阻33’并联于第二镜像支路35’和第三镜像支路36’之间,且第三参考电阻33’具体配置为与第一参考电阻31’具有相同的压阻系数。也即,在一种实施方式中,第三参考电阻33’的阻值满足:
R1=nR3;
其中,所述R1为第一参考电阻31’的阻值,所述R3为第三参考电阻33’的阻值,所述n为第一参考电阻31’的阻值和第三参考电阻33’的阻值的比值,可以配置为1。
如此,令所述镜像电流源输出至第一镜像支路34’的电流为I0,在第一镜像支路34’相对于第二镜像支路35’存在第一镜像比例系数α,而第三镜像支路36’相对于第二镜像支路35’存在第二镜像比例系数β时(当然三级镜像支路至少其中两级可以配置为完全对称,此时所述第一镜像比例系数α和/或所述第二镜像比例系数β,可以配置为满足α=1和/或β=1),则第二镜像支路35’上电流为第三镜像支路36’上电流为/>此时,由于第二镜像支路35’一方面连接第二参考电阻32’并接地,另一方面连接第三参考电阻33’并接入电路输出端37’,第三镜像支路36’分别连接第三参考电阻33’另一端和电路输出端37’,则电路输出端37’处的输出电压满足:
其中,所述VO为输出电压值,所述R2为第二参考电阻32’的阻值。如此,由于镜像比例系数的调节范围在[0,1]之间或[-1,0]之间,基于上述电路配置,在电路输出端37’连接至磁场感测元件100后(可以是直接连接,也可以是通过独立的校准模块连接,所述校准模块用于对所述输出电压信号进行运算,生成并输出校准电压),可以进一步增大输出电压的可调节范围,适应多种磁场感测元件100的应力补偿需求。
第一镜像支路34’和第三镜像支路36’相对于第二镜像支路35’,分别配置为具有第一镜像比例系数α和第二镜像比例系数β,两镜像比例系数可以配置为相同,也可以配置为不同。基于电流I0的数值由电流发生器30’确定,操作者可以容易地,通过同时或分别调节所述第一镜像比例系数α和所述第二镜像比例系数β,实现输出电压大小的灵活调配。
优选地,第一参考电阻31’、第三参考电阻33’与第二参考电阻32’在一种实施方式中还可以配置为具有不同的压阻系数。如此,将不同的机械应力敏感度反映在输出电压上,以形成更为完善准确的电压调节效果。
假定磁场感测元件100中的感测平均电流在第一平面内流动,在受到外界磁场作用下,第一平面内的感测平均电流发生变化,从而以电信号的形式反映磁场作用情况,实现磁场感测的作用。基于此,第一参考电阻31’、第二参考电阻32’和第三参考电阻33’接收到来自所述镜像电流源产生的电流,基于相同或不同的结构配置,分别在其内部产生沿相同或不同方向流动的第一平均电流、第二平均电流和第三平均电流。
在一种实施方式中,所述第一平均电流和所述第二平均电流可以进一步配置为:其中之一在所述第一平面或与所述第一平面平行的平面内流动,且其中另一在垂直于所述第一平面的方向上流动。如此,第一参考电阻31’和第二参考电阻32’可以在平行于磁场感测元件100和垂直于磁场感测元件100的两种方向上,反映机械应力的作用情况,配合上述电路结构配置,同时兼顾大范围、高精度补偿效果。优选地,所述第三平均电流的流向可以配置为与所述第一平均电流一致,从而进一步提升机械应力的补偿效果,并抵消温度漂移的影响。
在一种实施方式中,电流发生器30’具体可以包括参考电压源和运算放大器301’。运算放大器301’配置为正相输入端连接所述参考电压源,以接收参考电压Vref,反相输入端连接第一参考电阻31’,输出端直接或间接连接其自身的反向输入端,进而连接到第一参考电阻31’处。如此,基于运算放大器301’自身的“虚短”特性,所述参考电压Vref满足:
Vref=nR3I0;
结合前文所述输出电压VO所满足的关系式,可以得到输出电压值VO进一步满足:
基于第一参考电阻31’和第二参考电阻32’配置为压阻系数相互不同,不同的压阻系数反映在电阻一侧,会形成不同的电阻变化归一化值δR,沿用上文对(不同方向受到机械应力后呈现的不同)电阻变化归一化值的定义,可以继续将第一参考电阻31’和第二参考电阻32’具体配置为,所述第一平均电流和所述第二平均电流其中之一沿所述中间方向流动,且该平均电流所处参考电阻的阻值变化符合所述中间方向归一化值,同时,所述第一平均电流和所述第二平均电流其中另一沿所述Z方向流动,且该平均电流所处参考电阻的阻值变化符合所述Z方向归一化值。进一步地,可以将第三参考电阻33’配置为,所述第三平均电流沿与所述第一平均电流相同的方向流动,且具有与所述第一平均电流相同的电阻变化归一化值。
与前一实施方式相同地,下文是以参考电阻的一个具体示例,特别是以参考电阻配置为以低浓度N型掺杂结构作为基板的具体示例,进行本发明的效果描述,新增的技术特征并不能作为本发明的必要技术特征而形成绝对限定。
具体地,以所述第一平均电流和所述第三平均电流沿所述Z轴方向流动,且所述第二平均电流沿所述中间方向流动为例,定义第三参考电阻33’未受到机械应力作用下的电阻值为R3(0),定义第二参考电阻32’未受到机械应力作用下的电阻值为R2(0),并令上述两个固定电阻值满足条件:
则,所述输出电压值VO进一步满足:
又因为,基于上述应力补偿电路结构配置,第一参考电阻31’、第二参考电阻32’和第三参考电阻33’未收到机械应力作用时,所述应力补偿电路具有初始输出电压值VO(0),则该初始输出电压值VO(0)满足:
从而,输出电压值VO满足:
由此,计算得出输出电压值VO的压敏系数为在第一参考电阻31’、第二参考电阻32’和第三参考电阻33’本身结构不发生变化的前提下,只需要调节第二镜像比例系数β,可以很容易地调节输出电压值VO的大小,从而实现对磁场感测元件100的补偿。并且,由于压敏系数的分母部分,经过三级镜像支路处理后,消去了第一镜像比例系数α,且将基于第二镜像比例系数β的调节因子切分的更小,因此不仅具有了更大的调节范围,还具有更细的调节精度。
当然,还可以将第一参考电阻31’、第二参考电阻32’和第三参考电阻33’配置为,所述第一平均电流和所述第三平均电流沿所述中间方向流动,且所述第二平均电流沿所述Z轴方向流动,经过上述过程的推导,可以得到此种情况下的压敏系数为因此,操作者可以将上述两种对参考电阻结构配置的其中任一,应用于本实施方式提供的应力补偿电路中,也可以将两种结构配置同时设置于电路中,并将电路配置为同时利用或选择其中一个回路利用,而实现对磁场感测元件100的动态补偿。
当然,本实施方式中同样可以将参考电阻配置为以低浓度P型掺杂结构作为基板,本文不再赘述。
继续地,电流发生器30’还可以进一步包括第一N沟道场效应管302’。运算放大器301’进一步配置为,输出端连接第一N沟道场效应管302’的栅极,第一N沟道场效应管302’进一步配置为,源极连接第一参考电阻31’,且漏极连接第一镜像支路34’。如此,可以利用电流发生器30’选择性导通第一N沟道场效应管302’,从而选择性地形成所述镜像电流源。
优选地,第一镜像支路34’、第二镜像支路35’和第三镜像支路36’分别包括第一P沟道场效应管340’、第二P沟道场效应管350’和第三P沟道场效应管360’。具体地,第一P沟道场效应管340’配置为源极连接工作电压VDD,漏极连接第一参考电阻31’未接地一端和电流发生器30’,且栅极连接漏极、第二P沟道场效应管350’的栅极和第三P沟道场效应管360’的栅极。第二P沟道场效应管350’配置为源极连接工作电压VDD,且漏极连接第二参考电阻32’未接地一端和第三参考电阻33’一端。第三P沟道场效应管360’配置为源极连接工作电压VDD,且漏极连接第三参考电阻33’另一端和电路输出端37’。如此,利用场效应管搭建镜像电流源,具有更高的稳定性。
优选地,至少第三P沟道场效应管360’配置为输出电流比例可调,从而操作者可以通过调整第三P沟道场效应管360’实现对输出电压值的调整。
综上,本实施方式提供的应力补偿电路,通过设置三级镜像支路,且在后两级镜像支路之间,并联与第一级镜像支路34’所连电阻具有相同压阻系数的参考电阻,能够抵消前两级镜像支路之间镜像比例系数的影响,使从第三级镜像支路36’输出的补偿电压只取决于后两级镜像支路之间的比例系数,如此简化了调节过程,使输出的补偿电压值能够被量化计算;同时,由于配置为三级镜像结构,有机械应力作用下输出的补偿电压,相对于无机械应力作用下输出的补偿电压的压敏系数的调节范围被进一步增大,也使对应的补偿调节范围被进一步增大。
如图4所示,本发明再一实施方式提供一种应力补偿电路300”,包括电流发生器30”、第一参考电阻31”、第二参考电阻32”、第三参考电阻33”、第四参考电阻34”、相互并联的第一镜像支路35”和第二镜像支路36”,以及电路输出端37”。其中,电流发生器30”、第一镜像支路35”和第二镜像支路36”用于形成镜像电流源,第一参考电阻31”、第二参考电阻32”、第三参考电阻33”、第四参考电阻34”用于接受外界机械应力的作用。如此,所述镜像电流源足以将所述参考电阻受机械应力作用后发生的电阻变化,转换为电流变化情况并镜像至磁场感测元件100处,从而形成对磁场感测元件100的机械应力补偿。
第一镜像支路35”依次通过第一参考电阻31”和第二参考电阻32”接地,电流发生器30”的输出端连接第一镜像支路35”,电流发生器30”的参考电压输入端连接第二参考电阻32”未接地一端,第二镜像支路36”通过第四参考电阻34”接地,第四参考电阻34”未接地一端连接电路输出端37”。如此,可以以第一参考电阻31”和第二参考电阻32”的中间节点电压作为电流发生器30”的输入,并结合第四参考电阻34”进一步调节电路的输出电压。
优选地,第三参考电阻33”并联与第一镜像支路35”和第二镜像支路36”之间,第一参考电阻31”和第四参考电阻34”配置为具有相同的第一压阻系数,第二参考电阻32”和第三参考电阻33”配置为具有相同的第二压阻系数。从而保持第一参考电阻31”、第四参考电阻34”与第二参考电阻32”、第三参考电阻33”分别具有成比例(可以将比例调整为1,以使上述参考电阻的阻值两两相等)的阻值和相同或相近的电阻变化状态。
如此,令所述镜像电流源输出至第一镜像支路35”的电流为I1,在第二镜像支路36”相对于第一镜像支路35”存在第一镜像比例系数λ时(当然两镜像支路可以完全对称,此时所述第一镜像比例系数满足λ=1),则第二镜像支路35”上电流为为λ·I1。此时,由于第二镜像支路35”一方面连接第四参考电阻34”并接地,另一方面连接电路输出端37”和第三参考电阻33”,第一参考电阻31”一端分别连接电流发生器30”的参考电压输入端和第二参考电阻32”并接地,另一端分别连接电流发生器30”的输出端和第三参考电阻33”,则电路输出端37”处的输出电压满足:
其中,所述VO为输出电压值,所述R1为第一参考电阻31”的阻值,所述R2为第二参考电阻32”的阻值,所述R3为第三参考电阻33”的阻值,所述R4为第四参考电阻34”的阻值。如此,由于镜像比例系数的调节范围在[0,1]之间或[-1,0]之间,基于上述电路配置,在电路输出端37”连接至磁场感测元件100后(可以是直接连接,也可以是通过独立的校准模块连接,所述校准模块用于对所述输出电压信号进行运算,生成并输出校准电压),可以进一步增大输出电压的可调节范围,适应多种磁场感测元件100的应力补偿需求。
优选地,第二镜像支路34”配置为,相对于第一镜像支路33”具有可调节的镜像比例系数(也即所述第一镜像比例系数λ可调),基于电流I1的数值由电流发生器30”确定,操作者可以容易地通过调节所述第一镜像比例系数λ,在一定范围内调节输出电压的大小。
优选地,所述第一压阻系数和所述第二压阻系数在一种实施方式中还可以配置为不同。如此,将不同的机械应力敏感度反映在输出电压上,以形成更为完善准确的电压调节效果。
假定磁场感测元件100中的感测平均电流在第一平面内流动,在受到外界磁场作用下,第一平面内的感测平均电流发生变化,从而以电信号的形式反映磁场作用情况,实现磁场感测的作用。基于此,第一参考电阻31”、第二参考电阻32”、第三参考电阻33”和第四参考电阻34”接收到来自所述镜像电流源产生的电流,基于相同或不同的结构配置,分别在其内部产生沿相同或不同方向流动的第一平均电流、第二平均电流、第三平均电流和第四平均电流。
在一种实施方式中,所述第一平均电流和所述第二平均电流可以进一步配置为:其中之一在所述第一平面或与所述第一平面平行的平面内流动,且其中另一在垂直于所述第一平面的方向上流动。如此,第一参考电阻31”和第二参考电阻32”可以在平行于磁场感测元件100和垂直于磁场感测元件100的两种方向上,反映机械应力的作用情况,配合上述电路结构配置,同时兼顾大范围、高精度补偿效果。优选地,所述第三平均电流的流向可以配置为与所述第二平均电流一致,所述第四平均电流的流向可以配置为与所述第一平均电流一致,从而进一步提升机械应力的补偿作用,并抵消温度漂移的影响。
在一种实施方式中,电流发生器30”具体可以包括参考电压源和运算放大器301”。运算放大器301”配置为正相输入端连接所述参考电压源,以接收参考电压Vref,反相输入端基于运算放大器301”自身“虚短”特性,同样作为所述参考电压输入端,并配置为连接第二参考电阻32”未接地的一端,从而形成位于第一参考电阻31”和第二参考电阻32”之间的所述中间节点,输出端直接或间接连接到第一参考电阻31处。如此,实现运算放大器301”作为电路激励信号发出的器件,并利用自身的特性实现电路的持续导通。
基于第一参考电阻31”、第四参考电阻34”与第二参考电阻32”、第三参考电阻33”配置为压阻系数互不相同,不同的压阻系数反映在电阻一侧,会形成不同的电阻变化归一化值δR,沿用上文对(不同方向受到机械应力后呈现的不同)电阻变化归一化值的定义,可以继续将第一参考电阻31”和第二参考电阻32”具体配置为,所述第一平均电流和所述第二平均电流其中之一沿所述中间方向流动,且该平均电流所处参考电阻的阻值变化符合所述中间方向归一化值,同时,所述第一平均电流和所述第二平均电流其中另一沿所述Z方向流动,且该平均电流所处参考电阻的阻值变化符合所述Z方向归一化值。进一步地,可以将第三参考电阻33”配置为,所述第三平均电流沿与所述第二平均电流相同的方向流动,且具有与所述第二平均电流相同的电阻变化归一化值,并将第四参考电阻34”配置为,所述第四平均电流沿与所述第一平均电流相同的方向流动,且具有与所述第一平均电流相同的电阻变化归一化值。
与前一实施方式相同地,下文是以参考电阻的一个具体示例,特别是以参考电阻配置为以低浓度N型掺杂结构作为基板的具体示例,进行本发明的效果描述,新增的技术特征并不能作为本发明的必要技术特征而形成绝对限定。
具体地,以所述第一平均电流和所述第四平均电流沿所述中间方向流动,且所述第二平均电流和所述第三平均电流沿所述Z轴方向流动为例,定义第一参考电阻31”和第四参考电阻34”未受到机械应力作用下的电阻值均为R1(0),定义第二参考电阻32”和第三参考电阻33”未受到机械应力作用下的电阻值均为R2(0),并令上述两个固定的电阻值相等(R1(0)=R2(0)),则所述输出电压值VO进一步满足:
当然,本发明并不局限于第一参考电阻31”、第二参考电阻32”、第三参考电阻33”和第四参考电阻34”,在未受到机械应力作用下的电阻值均相等和/或两两相等,在其他实施方式中也可以分别配置为具有不同的电阻值,可以根据本领域技术人员需要进行调整,并不影响本发明的技术效果,此处仅为了描述方便而进行简化配置。
又因为,基于上述应力补偿电路结构配置,第一参考电阻31”、第二参考电阻32”、第三参考电阻33”和第四参考电阻34”未收到机械应力作用时,所述应力补偿电路具有初始输出电压值VO(0),则该初始输出电压值VO(0)满足:
从而,输出电压值VO满足:
由此,计算得出输出电压值VO的压敏系数为在第一参考电阻31”、第二参考电阻32”、第三参考电阻33”和第四参考电阻34”本身结构不发生变化的前提下,只需要调节第一镜像比例系数λ,可以很容易的调节输出电压值VO的大小,从而实现对磁场感测元件100的补偿。并且,由于压敏系数的分母部分,将基于第一镜像比例系数λ的调节因子切分的更小,因此不仅具有了更大的调节范围,还具有了更细的调节精度。
当然,还可以将第一参考电阻31”、第二参考电阻32”、第三参考电阻33”和第四参考电阻34”配置为,所述第一平均电流和所述第四平均电流沿所述Z轴方向流动,且所述第二平均电流和所述第三平均电流沿所述中间方向流动,经过上述过程的推导,可以得到此种情况下的压敏系数为因此,操作者可以将上述两种对参考电阻结构配置的其中任一,应用于本实施方式提供的应力补偿电路中,也可以将两种结构配置同时设置于电路中,并将电路配置为同时利用或选择其中一个回路利用,而实现对磁场感测元件100的动态补偿。
当然,本实施方式中同样可以将参考电阻配置为以低浓度P型掺杂结构作为基板,本文不再赘述。
继续地,电流发生器30”还可以进一步包括第一N沟道场效应管302”。运算放大器301”进一步配置为,输出端连接第一N沟道场效应管302”的栅极,第一N沟道场效应管302”进一步配置为,源极连接第一参考电阻31”和第三参考电阻33”,且漏极连接第一镜像支路35”。如此,可以利用电流发生器30”选择性导通第一N沟道场效应管302”,从而选择性地形成所述镜像电流源。
优选地,第一镜像支路35”和第二镜像支路36”分别包括第一P沟道场效应管350”和第二P沟道场效应管360”。具体地,第一P沟道场效应管350”配置为源极连接工作电压VDD,漏极连接第一参考电阻31”和第三参考电阻33”,且栅极连接漏极和第二P沟道场效应管360”的栅极。第二P沟道场效应管360”配置为源极连接工作电压VDD,且漏极连接第三参考电阻33”和第四参考电阻34”。电流发生器30”连接至第一P沟道场效应管350”的漏极,如此,利用场效应管搭建镜像电流源,具有更高的稳定性。
优选地,至少第二P沟道场效应管360”配置为输出电流比例可调,从而操作者可以通过调整第二P沟道场效应管360”实现对输出电压值的调整。
综上,本实施方式提供的应力补偿电路,通过在镜像电路后端设置压阻系数两两相等的四个参考电阻,并将其中一对压阻系数相等的参考电阻配置为,其中之一作为电流发生器的参考电压输入,其中另一并联于两镜像电流之间,使电路输出的补偿电压只取决于两级镜像电路之间的比例系数,而与电阻之间的比值无关,如此简化了调节过程,并使输出的补偿电压值能够被量化计算;同时,基于上述电阻配置关系,有机械另一作用下输出的补偿电压,相对于无机械应力作用下输出的补偿电压的压敏系数的调节范围被进一步增大,也使对应的补偿调节范围被进一步增大。
值得注意地,上述将相关场效应管配置为可调,可以包含多种实施方式,一种是利用现有的集成可调场效应管实现,另一种是可以采用多个普通场效应管相互并联形成一级或上下两级开关电路,利用场效应管依次导通调整整体的开关程度,还有一种是将场效应管串联和/或并联有可调电阻(例如滑动变阻器等),通过调节所述可调电阻阻值进行场效应管开关程度的调节。
如图5至图7所示,本发明一实施方式中进一步提供一种半导体电阻的结构,可以应用于上述涉及的任何参考电阻的其中之一或所有中,以赋予上述应力补偿电路具有下文所述的技术效果的其中之一或全部。
本发明提供的半导体电阻500结构,应用于磁场感测系统中,包括电阻基板50、主电极51、至少两个子电极52、电阻反应层53和至少三个电阻掺杂区54。具体地,电阻反应层53设置于电阻基板50内靠近第一表面501一侧,主电极51和子电极52设置于第一表面501上背离电阻反应层53一侧,电阻掺杂区54分别设置于电阻反应层53中靠近主电极51和子电极52处。如此,在主电极51接入电源后,依次经过主电极51和主电极51下方设置的电阻掺杂区54形成电流束并导通进入电阻反应层53内,电阻反应层53中电流形成水平分量和竖直分量两组电流分量,并依次流向子电极52下方的电阻掺杂区54和子电极52,从而形成电流回路。优选地,在一种实施方式中,在电阻反应层53内的电流会沿如图7(第一实施例)的弧线形流动,当然本发明并不限制于此种流动形态。
进一步地,在本实施方式中,至少两个子电极52被配置为,设置于第一表面501上相对于主电极51的不同位置处,且分别与电阻掺杂区54、电阻反应层53和主电极51形成互成角度设置的至少两个子电阻。
以图5中示出的实施方式为例,所述至少两个子电极52可以包括第一子电极521和第二子电极522,在其与主电极51的相对位置关系上,第一子电极521和主电极51之间的连线,与第二子电极522与主电极51之间的连线互成角度,因此第一子电极521和第二子电极522与主电极51之间的电流流向,也会相一致地互成角度设置。
基于此,沿用图7所示的层级结构可以得到,上述电流流向互成角度的配置,反映在内部结构中可以表示为:第一子电极521、第一子电极521下方设置的电阻掺杂区54的部分、位于第一子电极521和主电极51之间的电阻反应层53的部分、主电极51下方的电阻掺杂区54的部分、主电极51可以共同形成第一子电阻;第二子电极522、第二子电极522下方设置的电阻掺杂区54的部分、位于第二子电极522和主电极51之间的电阻反应层53的部分、主电极51下方的电阻掺杂区54的部分、主电极51可以共同形成第二子电阻。
如此,不仅在单个子电阻内部电流可以沿水平和竖直两个方向流动,在水平层面上,多个子电阻互成角度,可以将受机械应力平面上多个方向的电阻变化情况反应到磁场感测元件100处或独立设置的所述校准模块处,如此提供多元化电阻变化数据以进行后续的补偿操作。
当然,考虑到上述三种实施方式中提供的应力补偿电路,需要将不同的参考电阻配置为具有不同的压阻系数,在本发明中,可以通过调整主电极51与子电极52的间距,与电阻反应层53的厚度的比值,调整电流水平分量和竖直分量,从而实现对压阻系数的调整。
基于此,对于图2提供的实施方式而言,第一参考电阻31的主电极51距离与其相邻的子电极52具有第一间距,第一参考电阻31的电阻反应层53具有第一厚度,同时第二参考电阻32的主电极51距离与其相邻的子电极52具有第二间距,第二参考电阻32的电阻反应层53具有第二厚度,则可以将所述第一间距与所述第一厚度的比值,配置为不等于所述第二间距与所述第二厚度的比值。优选地,在将第一参考电阻31配置为所述第一平均电流沿所述Z轴方向(可以是竖直方向)流动,且将第二参考电阻32配置为所述第二平均电流沿所述中间方向(也即多种所述水平方向之一)流动的实施例中,所述第一间距与所述第一厚度的比值,远小于所述第二间距与所述第二厚度的比值。
对于图3提供的实施方式而言,第一参考电阻31’的主电极51距离与其相邻的子电极52具有第一间距,第一参考电阻31’的电阻反应层53具有第一厚度,第二参考电阻32’的主电极51距离与其相邻的子电极52具有第二间距,第二参考电阻32’的电阻反应层53具有第二厚度,则可以将所述第一间距与所述第一厚度的比值,配置为不等于所述第二间距与所述第二厚度的比值。优选地,在将第一参考电阻31’配置为所述第一平均电流沿所述Z轴方向(可以是竖直方向)流动,且将第二参考电阻32’配置为所述第二平均电流沿所述中间方向(也即多种所述水平方向之一)流动的实施例中,所述第一间距与所述第一厚度的比值,远小于所述第二间距与所述第二厚度的比值。进一步地,可以将第三参考电阻33’配置为与第一参考电阻31’具有相同或近似的掺杂结构。
对于图4提供的实施方式而言,第一参考电阻31”的主电极51距离与其相邻的子电极52具有第一间距,第一参考电阻31”的电阻反应层53具有第一厚度,第二参考电阻32”的主电极51距离与其相邻的子电极52具有第二间距,第二参考电阻32”的电阻反应层53具有第二厚度,则可以将所述第一间距与所述第一厚度的比值,配置为不等于所述第二间距与所述第二厚度的比值。优选地,在将第一参考电阻31”配置为所述第一平均电流沿所述中间方向(也即多种所述水平方向之一)流动,且将第二参考电阻32”配置为所述第二平均电流沿所述Z轴方向(可以是竖直方向)流动的实施例中,所述第一间距与所述第一厚度的比值,远小于所述第二间距与所述第二厚度的比值。进一步地,可以将第三参考电阻33”配置为与第二参考电阻32”具有相同或近似的掺杂结构,并将第四参考电阻34”配置为与第一参考电阻31”具有相同或近似的掺杂结构。
进一步地,为了保持每个参考电阻或称半导体电阻中,每个所述子电阻内部电流的竖直分量相等,在一种实施方式中还可以将至少两个子电极52的体积和/或延展面积之和配置为等于主电极51的体积和/或延展面积。如此,也可以进一步保证单个半导体电阻内部电流大小的平衡。该特征可以替换地适用于上述任一种参考电阻中,此处不再赘述。
基于此,图5所示的主电极51和子电极52的排布结构及其相关的部件,可以被定义为是一个所述半导体电阻500(或称任一所述参考电阻),当然也可以是所述半导体电阻中的一部分(例如可以将其定义为半导体电阻500上的第一电阻单元5A)。基于前一种定义方式,主电极51可以进一步被配置为,设置于第一表面501的几何中心处,同时或在另一种实施方式中,上述至少两个子电极52可以配置为与主电极51之间的距离均相等,从而使得对应形成的至少所述第一子电阻和所述第二子电阻拥有相同的阻值数值,构成各向同性的子电阻配置效果。
而在后一种定义方式中,结合图5和图6所示,半导体电阻500可以包括相邻设置的第一电阻单元5A和第二电阻单元5B,主电极51则对应可以包括分别设置于第一电阻单元5A和第二电阻单元5B中的第一主电极51A和第二主电极51B,子电极52对应可以包括分别设置于第一电阻单元5A靠近第二电阻单元5B一侧的第一子电极521A和第二子电极522A,第二主电极51B与第一子电极521A和第二子电极522A至少其中之一配合形成所述子电阻。
也即,上文描述揭示了不同电阻单元上,不同子电极和不同主电极之间的相互位置关系,以及相邻的两个主电极可以共用一个子电极的技术特征。主电极、子电极可以如图6所示交替且矩阵排列,从而保证所述电阻反应层53等内部封装结构得以被充分利用,并形成尽可能多并沿不同方向延伸分布的所述子电阻。
本领域技术人员可以理解地,本发明可以将图6中编号为5B的部分定义为所述第二电阻单元,并将编号为51B的器件定义为所述第二主电极,当然也可以替换地将编号为5C的部分定义为第二电阻单元,并将编号为51C的器件定义为所述第二主电极。在后一种情况下,51C号主电极可以与第一电阻单元5A上两个子电极相邻并建立子电阻形成关系。由此可见,基于说明书附图和上文描述,本领域技术人员可以得到多种可替换的实施方式。
此外,半导体电阻500内可以进一步包括矩阵排列的多个电阻单元,每个所述电阻单元中多个所述子电极的延展面积和/或体积可以配置为相等,所述多个电阻单元中多个所述主电极的延展面积和/或体积也可以配置为相等。进一步地,所述半导体电阻500中所有主电极51的延展面积和/或体积之和可以等于该半导体电阻500上所有子电极52的延展面积和/或体积之和,从而保证电流大小一致性、均匀性,和电流竖直分量的统一性。
为了进一步提升半导体内部电流和子电阻形成的均匀性,子电极52还可以进一步包括设置于第一电阻单元5A的另外至少一个子电极,从而,第一子电极521A、第二子电极522A和所述另外至少一个子电极的连线配置为,形成一正多边形(可以是参见图6、图15、图16、图17、图18、图19的多种实施方式及其衍生的实施方式),第一主电极51A对应设置于该正多边形的几何中心处。第二电阻单元5B设置于第一电阻单元5A在第一方向上(可以是所述第一表面501上的水平方向)的外侧,且配置为具有与第一电阻单元5A相同的电极布置结构。
当然上述关于主电极51和子电极52相对位置关系的特征,同样可以替换地应用于,将图5示出的元器件本身即配置为一个半导体电阻的实施方式中,本领域并不限定上述相对位置关系必须以半导体电阻配置为包括两个电阻单元为基础。
具体地,以所述正多边形为正方形,且所述第二电阻单元5B设置于第一电阻单元5A水平方向的右侧为例,继续如图6所示,子电极52还包括设置于第一电阻单元5A的第三子电极523A和第四子电极524A,第一电阻单元5A和第二电阻单元5B中的子电极52在电阻基板上呈矩阵排列。例如,第二电阻单元5B包括第五子电极521B、第六子电极522B、第七子电极523B和第八子电极524B,且上述四个子电极围设形成一正方形;所述电阻基板上,第一行间隔设置有第二子电极522A和第六子电极522B,第二行间隔且交替设置有第三子电极523A、第一主电极51A、第一子电极521A(由于共用,第一子电极521A在一种实施方式中可以定义为或包括第七子电极523B,也可以与第七子电极523B形成一体)、第二主电极51B和第五子电极521B,第三行间隔设置有第四子电极524A和第八子电极524B。
进一步地,定义第一主电极51A和第二主电极51B之间的距离为第一长度,第一主电极51A与第一子电极521A之间的距离与第二主电极51B和第一子电极521A之间的距离相等且配置为第二长度,则本实施方式中可以进一步设置所述第一长度等于所述第二长度的倍,从而保证主电极51、子电极52矩阵排列、不同电阻单元相邻设置且共用至少一个子电极。如此,所述子电阻被配置为均匀形成和分布,减少空间占用,保持电阻各向同性。
而对于其内层封装结构,除了如图7提供的第一实施例外,图8至图10还提供了三种其他的实施例的侧面剖视图。
图8所示为第二实施例下的侧面剖视图,其中主电极51和子电极52之间、电阻基板50内还包括偏压电极55、隔绝掺杂区56和电阻隔绝层57,用于形成对电阻反应层53内电流流向的限定。电阻隔绝层57设置于电阻反应层53内且沿第三方向延伸,所述隔绝掺杂区56设置于电阻隔绝层57靠近第一表面501一侧,偏压电极55设置于第一表面501上背离电阻隔绝层57一侧,第三方向配置为垂直于第一表面501的方向,可以是上文所述的Z轴方向,也可以是竖直方向。
如此,电阻隔绝层57和隔绝掺杂区56形成的隔绝结构阻挡电流在水平方向上的流动(可以是所述第一方向上的流动),以使第一主电极51A处接收、经第一电阻掺杂区541输入电阻反应层53内的平均电流,在所述隔绝结构和电阻反应层53形成的一种电流通道59中,以曲率更大的弧线形(向两侧)流动进入第二电阻掺杂区542和第三电阻掺杂区543中至少一处,从而增加电流在第三方向上的分量,提高在各方向上补偿的均匀性并减少温度因素的影响。
同时,由于设置所述偏压电极55,一方面可以与所述隔绝结构形成一体,增加耗尽层的深度,另一方面可以提供操作者加偏压,从而调整所述隔绝结构的耗尽层宽度。
而在图9中,基于所述第二实施例,本发明还进一步提供了第三实施例,半导体电阻500中进一步包括设置于电阻反应层53内,远离电阻隔绝层57一侧的电阻掩埋层58,电阻掩埋层58和电阻反应层53在隔绝掺杂区56和电阻隔绝层57的分割下,形成一导向更为精确的新的电流通道59’,主电极51和子电极52之间的平均电流,从第一电阻掺杂区541进入电阻反应层53后,至少部分沿所述第三方向流动,从而潜入电阻掩埋层58中,并在电阻掩埋层58中沿水平方向流动后再次进入电阻反应层53,并流入第二电阻掺杂区542和第三电阻掺杂区543中至少一处,得以进一步增大第三方向上的电流分量。
优选地,电阻反应层53可以配置为具有高电阻率的低浓度N型掺杂层,电阻掺杂区54配置为高浓度N型掺杂区,隔绝掺杂区56(若有)配置为高浓度P型掺杂区,电阻隔绝层57(若有)配置为中等浓度P型掺杂层,电阻掩埋层58(若有)配置为低电阻率高浓度N型掺杂层。所述“高浓度”可以定义为浓度大于1×1018/cm3且小于或等于1×1019/cm3,所述“中等浓度”可以定义为浓度大于1×1017/cm3且小于或等于1×1018/cm3,所述“低浓度”可以定义为浓度小于或等于1×1017/cm3。
进一步如图10所示,上述电阻反应层53还可以进一步配置为,间隔设置于主电极51和子电极52靠近电阻反应层53一侧的多个,半导体电阻500还包括设置于电阻反应层53远离电阻掺杂区54一侧的电阻掩埋层58,电阻反应层53连通电阻掺杂区54和电阻掩埋层58,且与电阻掩埋层58形成另一种电流通道59”,从而,主电极51和子电极52之间的平均电流至少部分沿所述第三方向流动,所述第三方向同样可以配置为垂直于第一表面501。
具体地,电阻反应层53可以包括第一电阻反应层531、第二电阻反应层532和第三电阻反应层533,电流通过第一主电极51A进入第一电阻反应层531后,会被限定于在第一电阻反应层531内部流动并进入电阻掩埋层58,从而在电阻掩埋层58中向两侧(可以是所述第一方向上的两侧)流动并进入第二电阻反应层532和第三电阻反应层533,并最终分别通过第一子电极521A和第三子电极523A流出。
当然,上述电流流向仅作为示意性说明,并不限定本发明的保护范围,参照说明书附图也可以毫无疑义地确定,本领域技术人员可以将主电极51和子电极52其中之一接入外部电源(可以是所述镜像电流源),且将其中另一配置为接地。
基于此,继续如图11和图12所示,在所述正多边形配置为正方形,主电极51四周环绕设置有四个子电极52的实施方式中,主电极51和子电极52将单个电阻单元(或称电阻基板50)分割为四个部分,电流在第一表面501或所述第一平面内不仅沿主电极51至子电极52之间的直线距离方向流动,还会在分割形成的四个部分中,沿图12所示弧线形流动,同时基于前文对电阻基板50侧面剖视图的描述,主电极51和子电极52之间的电流,在所述第三方向上,同样配置为沿不同曲率程度的弧线形或类似弧线形的路径流动,如此形成各向同性、多方向延伸流动的平均电流配置效果,和多方向延展、阻值基本一致的子电阻配置效果。
同时,如图11的矩阵排列的实施方式中,与第一电阻单元5A相邻地,还可以设置有第三电阻单元中的第三主电极51C、第四电阻单元中的第四主电极51D、第五电阻单元中的第五主电极51F和第六电阻单元中的第六主电极51G。从而,第三主电极51C可以与第一主电极51A共用第一子电极521A和第四子电极524A,第四主电极51D可以与第一主电极51A共用第一子电极521A和第二子电极522A,第五主电极51F可以与第一主电极51A共用第二子电极522A和第三子电极523A,第六主电极51G可以与第一主电极51A共用第三子电极523A和第四子电极524A,从而与图12一致地,实现所述平均电流配置效果和所述子电阻配置效果。
图5、图6、图11和图12,均是以电阻单元倾斜45度后形成的类似菱形布置为示例进行说明的,当然所述电阻单元同样可以以图13和图14所示的正向布置方式进行配置,从而形成本发明的第二实施方式。
在该实施方式中,第一电阻单元5A和第二电阻单元5B相邻设置,分别包括第一主电极51A和第二主电极51B,第二电阻单元5B位于第一电阻单元5A在第一方向上的右侧,第一电阻单元5A可以包括第一子电极521A、第二子电极522A、第三子电极523A和第四子电极524A,上述子电极中,相邻的子电极的间距配置为等于第一主电极51A和第二主电极51B的间距。如此,同样能够形成如图14的平均电流和子电阻的各向同性和扩散延伸的效果。当然,在本实施方式中,同样可以替换地实施上文利用侧面剖视图所说明的、基于第一实施方式的四种实施例,从而形成基于第二实施方式的四种实施例,下文不再赘述。
图15进一步揭示了本发明第三实施方式中半导体电阻上电极布置情况。在该实施方式中,所述子电极除了包括第一子电极521A和第二子电极522A外,还包括设置于第一电阻单元5A的第三子电极523A,优选地,将所述正多边形结构具体配置为正三角形结构。保持所述主电极和所述子电极之间距离处处一致。第一主电极51A与第一子电极521A、第二子电极522A其中之一(图15中为,与第二子电极522A),在所述第一方向上并列设置,且在第二方向上间隔设置,所述第二方向与所述第一方向相互垂直设置。
基于此,第一电阻单元5A整体配置为正三角形,且第二子电极522A所在顶角朝向所述第二方向,其他各个电阻单元均与第一电阻单元5A配置为相同电极布置结构,且呈金字塔排列。如此同样能够达到预期技术效果。
图16和图17分别揭示了第四实施方式和第五实施方式中,一个电阻单元或一个半导体电阻上电极布置的实施方式。在将图16和图17分别应用于一个电阻单元的实施方式中,图16示出将电阻单元的所述正多边形结构配置为正五边形结构,包括主电极51,子电极52包括第一子电极521、第二子电极522、第三子电极523、第四子电极524和第五子电极525;图17示出将电阻单元的所述正多边形结构配置为正十边形结构,包括主电极51,子电极52包括第一子电极521、第二子电极522、第三子电极523、第四子电极524、第五子电极525、第六子电极526、第七子电极527、第八子电极528、第九子电极529和第十子电极5210。
正五边形和/或正十边形结构的配置方式,可以在设定区域内形成更多方向的各向同性平均电流和子电阻。值得注意地,上述单个电阻单元内,多个子电极52的延展面积和/或体积之和,等于对应的主电极51的延展面积和/或体积。
继续如图18和图19所示,分别提供了本发明的第六实施方式和第七实施方式,在上述两种实施方式可以得知,所述至少两个子电极可以定义为一个独立子电极部中的至少两个部分,所述独立子电极部可以是一体化配置且覆盖一定区域的导电区,该导电区可以是如覆盖对应主电极51外侧区域那样布置,也可以在一种具体的实施方式中,配置为包含于半导体电阻500内的环状电极520。
所述至少两个子电极设置于环状电极520中,环状电极520围设形成一平面空间,可以是上述正三角形、正方形、正五边形、正十边形,也可以是图18和图19中配置的正八边形或其他例如圆形等平面空间。所述主电极51设置于该平面空间的几何中心处,可以如图18或图19分别配置为圆形或与所述平面空间一致的形状(例如正八边形),也可以配置为其他形状。
进一步地,单个电阻单元中环状电极520的延展面积和/或体积配置为与对应主电极51的延展面积和/或体积一致。上文定义的子电极52,尤其是子电极52所包含的、用于与主电极51共同形成各向同性平均电流和子电阻的第一子电极521和第二子电极522,分散地设置于环状电极520中,从而在所述平面空间内形成均匀扩散或收缩的电流传导效果,以及均匀布置于主电极51和环状电极520之间的若干子电阻。
第一电阻单元5A和第二电阻单元5B分别包括第一主电极51A和第一环状电极520A,以及第二主电极51B和第二环状电极520B。两所述环状电极之间可以有部分重叠或共用,也可用绝缘材料隔开,本领域技术人员由此可以衍生得到多种实施方式。再者,单个半导体电阻内可以设置有多个所述电阻单元,从而形成多方向、各向同性、水平竖直多感度的磁场感测元件补偿效果。
综上,本发明提供的半导体电阻500,通过在单个电阻基板50上设置一个主电极51和至少两个子电极52,且两个子电极52位于主电极51外侧不同位置,如此,在通入电流时,形成相互并联设置且互成角度的至少两个子电阻,不仅在水平和垂直两个方向上形成电流分量,而且水平电流分量能够沿不同方向综合反映机械应力情况,同时由于在单个电阻基板上等效分割形成多个子电阻,能够在保证补偿效果的前提下,减小参考电阻的体积、简化电路结构并减少成本。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (13)
1.一种半导体电阻,应用于磁场感测系统中,其特征在于,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;
所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;
所述至少两个子电极配置为,设置于所述第一表面上相对所述主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述主电极形成互成角度设置的至少两个子电阻,所述至少两个子电阻上的电流相一致地互成角度,在所述主电极接入电源后,电流由所述主电极流向所述子电极;所述至少两个子电极的体积之和等于所述主电极的体积。
2.根据权利要求1所述的半导体电阻,其特征在于,所述主电极设置于所述第一表面的几何中心处,所述至少两个子电极与所述主电极的距离配置为相等。
3.一种半导体电阻,应用于磁场感测系统中,其特征在于,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;
所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;
所述半导体电阻包括相邻设置的第一电阻单元和第二电阻单元,所述主电极包括分别设置于所述第一电阻单元和所述第二电阻单元的第一主电极和第二主电极,所述子电极包括设置于所述第一电阻单元靠近所述第二电阻单元一侧的第一子电极和第二子电极,所述第一子电极和所述第二子电极配置为,设置于所述第一表面上相对所述第一主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述第一主电极形成互成角度设置的至少两个子电阻,所述至少两个子电阻上的电流相一致地互成角度,在所述第一主电极接入电源后,电流由所述第一主电极流向所述第一子电极和所述第二子电极;
在所述第一电阻单元内,多个子电极的体积之和,等于对应的第一主电极的体积;
所述第二主电极与所述第一子电极和所述第二子电极至少其中之一配合形成子电阻;所述第二电阻单元与所述第一电阻单元配置为相同的电极布置结构。
4.根据权利要求3所述的半导体电阻,其特征在于,所述子电极还包括设置于所述第一电阻单元的另外至少一个子电极,所述第一子电极、第二子电极和所述另外至少一个子电极连线形成一正多边形,所述第一主电极设置于所述正多边形的几何中心处;所述第二电阻单元设置于所述第一电阻单元在第一方向上的外侧。
5.根据权利要求4所述的半导体电阻,其特征在于,所述子电极还包括设置于所述第一电阻单元的第三子电极,所述正多边形为正三角形,所述第一主电极与所述第一子电极、所述第二子电极其中之一在所述第一方向上并列设置,且在第二方向上间隔设置,所述第一方向和所述第二方向相互垂直。
7.根据权利要求3所述的半导体电阻,其特征在于,所述半导体电阻包括矩阵排列的多个电阻单元,每个所述电阻单元中多个所述子电极的体积配置为相等,所述多个电阻单元中多个所述主电极的体积配置为相等,所述半导体电阻中所有所述主电极的体积之和等于所有所述子电极的体积之和。
8.根据权利要求1或3所述的半导体电阻,其特征在于,所述主电极和所述子电极之间还包括偏压电极、隔绝掺杂区和电阻隔绝层,所述电阻隔绝层设置于所述电阻反应层内且沿第三方向延伸,所述隔绝掺杂区设置于所述电阻隔绝层靠近所述第一表面一侧,所述偏压电极设置于所述第一表面上背离所述电阻隔绝层一侧;所述第三方向配置为垂直于所述第一表面。
9.根据权利要求8所述的半导体电阻,其特征在于,所述半导体电阻还包括设置于所述电阻反应层远离所述电阻隔绝层一侧的电阻掩埋层,所述电阻掩埋层和所述电阻反应层在所述隔绝掺杂区和所述电阻隔绝层的分割下,形成电流通道,所述主电极和所述子电极之间的平均电流至少部分沿所述第三方向流动;
所述电阻反应层配置为具有高电阻率的低浓度N型掺杂层,所述电阻掺杂区配置为高浓度N型掺杂区,所述隔绝掺杂区配置为高浓度P型掺杂区,所述电阻隔绝层配置为中等浓度P型掺杂层,所述电阻掩埋层配置为低电阻率高浓度N型掺杂层。
10.根据权利要求1或3所述的半导体电阻,其特征在于,所述电阻反应层配置为,间隔设置于所述主电极和所述子电极靠近所述电阻反应层一侧的多个,所述半导体电阻还包括设置于所述电阻反应层远离所述电阻掺杂区一侧的电阻掩埋层,所述电阻反应层连通所述电阻掺杂区和所述电阻掩埋层,且与所述电阻掩埋层形成电流通道,所述主电极和所述子电极之间的平均电流至少部分沿第三方向流动,所述第三方向配置为垂直于所述第一表面。
11.一种半导体电阻,应用于磁场感测系统中,其特征在于,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;
所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;
所述至少两个子电极配置为,设置于所述第一表面上相对所述主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述主电极形成互成角度设置的至少两个子电阻,所述至少两个子电阻上的电流相一致地互成角度,在所述主电极接入电源后,电流由所述主电极流向所述子电极;
所述半导体电阻还包括环状电极,所述至少两个子电极设置于所述环状电极中,所述环状电极围设形成一平面空间,所述主电极设置于所述平面空间的几何中心处;所述环状电极的体积配置为与对应的主电极的体积一致。
12.一种半导体电阻,应用于磁场感测系统中,其特征在于,包括电阻基板、电阻反应层、主电极、至少两个子电极和至少三个电阻掺杂区;
所述电阻反应层设置于所述电阻基板内靠近第一表面一侧,所述主电极和所述子电极设置于所述第一表面上背离所述电阻反应层一侧,所述电阻掺杂区分别设置于所述电阻反应层中靠近所述主电极和所述子电极处;
所述半导体电阻包括相邻设置的第一电阻单元和第二电阻单元,所述主电极包括分别设置于所述第一电阻单元和所述第二电阻单元的第一主电极和第二主电极,所述子电极包括设置于所述第一电阻单元靠近所述第二电阻单元一侧的第一子电极和第二子电极,所述第一子电极和所述第二子电极配置为,设置于所述第一表面上相对所述第一主电极的不同位置处,且分别与所述电阻掺杂区、所述电阻反应层和所述第一主电极形成互成角度设置的至少两个子电阻,所述至少两个子电阻上的电流相一致地互成角度,在所述第一主电极接入电源后,电流由所述第一主电极流向所述第一子电极和所述第二子电极;
所述第一电阻单元还包括第一环状电极,所述第一子电极和所述第二子电极设置于所述第一环状电极中,所述第一环状电极围设形成一平面空间,所述第一主电极设置于所述平面空间的几何中心处;所述第一环状电极的体积配置为与所述第一主电极的体积一致;所述第二电阻单元包括第二环状电极,所述第二电阻单元与所述第一电阻单元配置为相同的电极布置结构;
所述第二主电极与所述第一子电极和所述第二子电极至少其中之一配合形成子电阻,所述第一环状电极和所述第二环状电极部分重叠或共用。
13.一种磁场感测系统,其特征在于,包括磁场感测元件、应力补偿电路以及权利要求1、3、11或12所述的半导体电阻,所述应力补偿电路分别连接所述磁场感测元件和所述半导体电阻,且配置为以所述半导体电阻作为参考电阻,对所述磁场感测元件进行应力补偿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111406381.XA CN114068814B (zh) | 2021-11-24 | 2021-11-24 | 半导体电阻及磁场感测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111406381.XA CN114068814B (zh) | 2021-11-24 | 2021-11-24 | 半导体电阻及磁场感测系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114068814A CN114068814A (zh) | 2022-02-18 |
CN114068814B true CN114068814B (zh) | 2023-03-24 |
Family
ID=80276076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111406381.XA Active CN114068814B (zh) | 2021-11-24 | 2021-11-24 | 半导体电阻及磁场感测系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114068814B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113640713A (zh) * | 2021-10-13 | 2021-11-12 | 苏州纳芯微电子股份有限公司 | 磁场感测元件补偿电路及补偿方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004003853B4 (de) * | 2004-01-26 | 2009-12-17 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Kompensation von Piezo-Einflüssen auf eine integrierte Schaltungsanordnung |
IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
US9851417B2 (en) * | 2015-07-28 | 2017-12-26 | Allegro Microsystems, Llc | Structure and system for simultaneous sensing a magnetic field and mechanical stress |
US11257814B2 (en) * | 2019-01-14 | 2022-02-22 | Texas Instruments Incorporated | Tracking temperature compensation of an x/y stress independent resistor |
-
2021
- 2021-11-24 CN CN202111406381.XA patent/CN114068814B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113640713A (zh) * | 2021-10-13 | 2021-11-12 | 苏州纳芯微电子股份有限公司 | 磁场感测元件补偿电路及补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114068814A (zh) | 2022-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915890B2 (ja) | 半導体チップの機械的な応力を検出するための応力センサ及び応力補正ホールセンサ | |
US10712400B2 (en) | Vertical hall sensor circuit comprising stress compensation circuit | |
US8797026B2 (en) | Comparator circuit having latching behavior and digital output sensors therefrom | |
JP4624787B2 (ja) | ホール素子を備える磁界センサ | |
US8134361B2 (en) | Magnetic sensor including magnetic field detectors and field resistors arranged on inclined surfaces | |
CN105897166B (zh) | 应力补偿振荡器电路系统和使用该电路系统的集成电路 | |
US9689767B2 (en) | Semiconductor pressure sensor | |
US7626377B2 (en) | Hall-effect device with merged and/or non-merged complementary structure | |
EP1589333A1 (en) | Wheatstone bridge scheme for sensor | |
US4739381A (en) | Piezoresistive strain sensing device | |
US4191057A (en) | Inversion layer sprain gauge | |
US20180266901A1 (en) | Semiconductor device | |
KR20170095218A (ko) | 반도체 압력 센서 | |
AU2007290498A1 (en) | Hall sensor with temperature drift control | |
CN114068814B (zh) | 半导体电阻及磁场感测系统 | |
CN216387339U (zh) | 应力补偿电路及磁场感测系统 | |
CN114114091B (zh) | 应力补偿电路及磁场感测系统 | |
CN114115432B (zh) | 应力补偿电路及磁场感测系统 | |
US7015706B2 (en) | Semiconductor sensing device using different resistance types | |
JP2003158187A (ja) | バッテリー電圧検出回路 | |
US4709214A (en) | Integrated Hall element and amplifier with controlled offset voltage | |
CN114112129B (zh) | 一种基板应力传感器及传感设备 | |
US8984953B2 (en) | Solid state pressure sensor | |
JPH02205077A (ja) | 力覚センサ | |
JP2006128399A (ja) | 縦型ホール素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |