KR101955522B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101955522B1
KR101955522B1 KR1020180043530A KR20180043530A KR101955522B1 KR 101955522 B1 KR101955522 B1 KR 101955522B1 KR 1020180043530 A KR1020180043530 A KR 1020180043530A KR 20180043530 A KR20180043530 A KR 20180043530A KR 101955522 B1 KR101955522 B1 KR 101955522B1
Authority
KR
South Korea
Prior art keywords
pixel
transistor
sub
potential
delete delete
Prior art date
Application number
KR1020180043530A
Other languages
English (en)
Other versions
KR20180042189A (ko
Inventor
데쯔로 야마모또
가쯔히데 우찌노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180042189A publication Critical patent/KR20180042189A/ko
Application granted granted Critical
Publication of KR101955522B1 publication Critical patent/KR101955522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3211—
    • H01L27/3213—
    • H01L27/3248—
    • H01L27/3253—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5012—
    • H01L51/5281—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

서로 인접하여 배치되며 컬러 화상의 형성 단위인 하나의 화소를 형성하는 복수의 부화소를 표시 장치를 개시하고, 여기서 복수의 부화소는 가장 짧은 파장으로 발광하는 제1 부화소, 및 제1 부화소에 인접하여 배치된 제2 부화소를 포함하고, 제2 부화소는, 제2 부화소와 제1 부화소 간에 배치되며 제2 부화소를 형성하는 트랜지스터의 채널 길이 또는 채널 폭보다 큰 폭을 갖는 차광체를 구비한다.

Description

표시 장치 및 전자 기기{DISPLAY APPARATUS AND ELECTRONIC APPARATUS}
본 발명은 표시 장치 및 전자 기기에 관한 것으로서, 보다 구체적으로는, 전기 광학 소자를 각각 포함하는 복수의 화소가 행과 열로 2차원으로 배치되는, 즉, 행렬로 배치되는 평면형 또는 평면 패널형의 표시 장치, 및 이러한 표시 장치를 포함하는 전자 기기에 관한 것이다.
근년에는, 화상을 표시하는 표시 장치의 분야에서, 발광 소자를 각각 포함하는 복수의 화소 또는 화소 회로가 행렬로 배치되는 평면형 표시 장치가 급속히 보급되고 있다. 이러한 평면형 표시 장치 중 하나는, 전류 구동형의 전기 광학 소자에 흐르는 전류 값에 응답하여 발광 휘도가 변화되는 그러한 전류 구동형의 전기 광학 소자를 화소의 발광 소자로서 이용한다. 전류 구동형의 전기 광학 소자로는, 전계가 유기 박막에 인가될 때 유기 박막이 발광하는 현상을 활용하는 유기 EL(Electro Luminescence) 소자가 알려져 있다.
유기 EL 소자를 화소의 전기 광학 소자로서 이용하는 유기 EL 표시 장치는 다음과 같은 특성을 갖는다. 구체적으로, 유기 EL 소자는 10V 이하의 인가 전압에 의해 구동될 수 있기 때문에 저 전력 소비 특성을 갖는다. 유기 EL 소자는 자발광 소자이므로, 유기 EL 표시 장치는, 각 화소에 대하여 액정을 이용하여 광원으로부터의 광의 강도를 제어함으로써 화상을 표시하는 액정 표시 장치와 비교할 때 시인성이 높은 화소를 표시한다. 또한, 유기 EL 소자는 백라이트와 같은 광원을 필요로 하지 않으므로, 유기 EL 표시 장치의 무게와 두께의 저감을 용이하게 한다. 또한, 응답 속도가 대략 수 마이크로초 정도로 빠르므로, 동화상 표시시 잔상이 발생하지 않는다.
유기 EL 표시 장치는, 액정 표시 장치와 유사하게 단순 즉 패시브 매트릭스형 또는 액티브 매트릭스형을 그 구동 방법으로서 채용할 수 있다. 그러나, 단순 매트릭스형의 표시 장치는, 구조가 간단하지만, 주사선의 수, 즉, 화소 수가 증가할수록 각 전기 광학 소자의 발광 기간이 감소하기 때문에 대형의 고 정밀 표시 장치와 동일한 장치를 구현하는 것이 어렵다는 단점이 있다.
따라서, 근년에는, 전기 광학 소자에 흐르는 전류를, 해당 전기 광학 소자와 동일한 화소 내에 배치된 절연 게이트형 전계 효과 트랜지스터와 같은 능동 소자에 의해 제어하는 액티브 매트릭스형 표시 장치가 활발하게 개발되어 오고 있다. 절연 게이트형 전계 효과 트랜지스터로는 박막 트랜지스터(TFT)가 널리 사용된다. 액티브 매트릭스형 표시 장치는, 전기 광학 소자가 한 프레임의 기간에 걸쳐 계속 발광하기 때문에 대형의 고 정밀 표시 장치로서 쉽게 구현될 수 있다.
또한, 일반적으로, I-V 특성, 즉, 유기 EL 소자의 전류 전압 특성은 경시 열화(aged deterioration)로 알려져 있는 바와 같이 시간 경과에 따라 열화를 겪게 된다. 전류에 의해 유기 EL 소자를 구동하는 트랜지스터(이하, 이러한 트랜지스터를 구동 트랜지스터라 함)로서 특히 N채널형의 TFT를 이용하는 화소 회로에서, 유기 EL 소자의 I-V 특성이 경시 열화되면, 구동 트랜지스터의 게이트 소스 전압 Vgs가 변화된다. 그 결과, 유기 EL 소자의 발광 휘도가 변화된다. 이는 유기 EL 소자가 구동 트랜지스터의 소스 전극측에 연결된다는 사실에 기인한다.
이에 대하여 더 구체적으로 설명한다. 구동 트랜지스터의 소스 전위는 유기 EL 소자와 구동 트랜지스터의 동작점에 의존한다. 유기 EL 소자의 I-V 특성이 열화되면, 유기 EL 소자와 구동 트랜지스터의 동작점이 변동한다. 따라서, 동일한 전압을 구동 트랜지스터의 게이트 전극에 인가하더라도, 구동 트랜지스터의 소스 전위가 변경된다. 결국, 구동 트랜지스터의 소스 게이트 전압 Vgs가 변화되고 구동 트랜지스터로 흐르는 전류값이 변경된다. 그 결과, 유기 EL 소자로 흐르는 전류값도 변화되어, 유기 EL 소자의 발광 휘도가 변화된다.
또한, 특히, 다결정 실리콘 TFT를 이용하는 화소 회로에서는, 유기 EL 소자의 I-V 특성의 경시 열화에 더하여, 시간 경과에 따라 구동 트랜지스터의 트랜지스터 특성이 변화되고, 또는 트랜지스터 특성이 제조 공정에서의 편차(dispersion)로 인해 서로 다른 화소들 간에 다르게 된다. 다시 말하면, 구동 트랜지스터의 트랜지스터 특성이 개별적인 화소들 간에 편차를 갖게 된다. 트랜지스터 특성은, 구동 트랜지스터의 임계 전압 Vth, 구동 트랜지스터의 채널을 형성하는 반도체 박막의 이동도 μ(이하, 이러한 이동도 μ를 간단히 구동 트랜지스터의 이동도 μ라 칭함), 또는 일부 다른 특성일 수 있다.
서로 다른 화소들 간에 구동 트랜지스터의 트랜지스터 특성이 다른 경우, 이는 화소들 간에 구동 트랜지스터에 흐르는 전류의 값의 편차를 야기하므로, 화소들 간에서 동일한 전압이 구동 트랜지스터의 게이트 전극에 인가되더라도, 화소들에서 유기 EL 소자의 발광 휘도에 편차가 발생한다. 그 결과, 스크린 화상의 균일성이 손상된다.
따라서, 예를 들어, 일본 특허공개공보 제2007-310311호에 개시된 바와 같이, 유기 EL 소자의 I-V 특성의 경사 열화 또는 구동 트랜지스터의 트랜지스터 특성의 경시 열화에 의한 영향을 받지 않고 유기 EL 소자의 발광 휘도를 일정하게 유지하기 위해 화소 회로에는 다양한 보정 또는 보상 기능이 제공된다.
보정 기능은, 유기 EL 소자의 I-V 특성의 변동에 대한 보상 기능, 구동 트랜지스터의 임계 전압 Vth의 변동에 대한 보정 기능, 구동 트랜지스터의 이동도 μ의 변동에 대한 보정 기능, 및 일부 다른 기능을 포함할 수 있다. 이하의 설명에서는, 구동 트랜지스터의 임계 전압 Vth의 변동에 대한 보정을 임계값 보정이라 칭하고, 구동 트랜지스터의 이동도 μ에 대한 보정을 이동도 보정이라 칭한다.
이러한 방식으로 각 화소 회로에 다양한 보정 기능들이 제공되는 경우, 유기 EL 소자의 발광 휘도는, 유기 EL 소자의 I-V 특성의 경시 열화 또는 구동 트랜지스터의 트랜지스터 특성의 경시 열화의 영향을 받지 않고 일정하게 유지될 수 있다. 그 결과, 유기 EL 표시 장치의 표시 품질이 개선될 수 있다.
또한, 소정의 고정 전압이 화소의 트랜지스터에 인가되어 있는 상태에서 고 에너지를 갖는 광이 그 화소의 트랜지스터의 채널에 입사되면, 트랜지스터의 임계 전압이 음(negative) 측으로 시프트된다. 구체적으로, 파장이 비교적 짧으며 이에 따라 고 에너지를 갖는 청색 광이 트랜지스터에 입사되면, 도 26에 도시한 바와 같이 어떠한 광도 입사되지 않는 경우와 비교하여 트랜지스터의 특성 시프트(shift)가 매우 커진다.
일례로, 적색(R), 녹색(G), 및 청색(G)에 대한 세 개의 부화소를 단위로 하여, B 부화소가 각 단위의 중심에 배치되어 있는 부화소들을 고려한다. B 부화소는 B 부화소가 자발광할 때에만 청색 광의 영향을 받는다.
그러나, R 부화소와 G 부화소는, B 부화소에 인접하여 배치되므로, 발광하지 않더라도, 인접 배치되어 있는 B 부화소로부터의 광에 의해 영향을 받는다. R 부화소와 G 부화소가 각자의 발광뿐만 아니라 인접하는 부화소로부터의 발광에 의해서도 영향을 받게 되면, 보정 프로세스 또는 유사 프로세스에서 전류 변화를 보상하는 것은 매우 어렵다.
전술한 설명은 RGB의 컬러 코팅에서의 B 부화소에 관한 것이지만, 이는 다른 임의의 컬러 코팅에서 가장 짧은 파장으로 발광하고 이에 따라 최고 에너지를 갖는 부화소에도 마찬가지로 적용된다.
이에 따라, 고 에너지를 갖는 광이 부화소의 트랜지스터의 채널에 입사될 때 발생하는 그 트랜지스터의 특성 시프트를 억제할 수 있는 표시 장치 및 전자 기기를 제공할 필요가 있다.
본 발명의 일 실시예에 따르면, 서로 인접하여 배치되며 컬러 화상의 형성 단위를 형성하는 하나의 화소를 형성하는 복수의 부화소를 포함하는 표시 장치를 제공하고, 여기서 복수의 부화소는 가장 짧은 파장으로 발광하는 제1 부화소, 및 제1 부화소에 인접하여 배치되는 제2 부화소를 포함하고, 제2 부화소는 제2 부화소와 제1 부화소 간에 배치되며 제2 부화소를 형성하는 트랜지스터의 채널 길이 또는 채널 폭보다 넓은 폭을 갖는 차광체를 포함한다.
비교적 짧은 파장의 발광은 고 에너지를 갖는다. 표시 장치에서, 가장 짧은 파장과 높은 강도를 갖는 광이 제1 부화소로부터 제1 부화소에 인접하여 배치되며 전압이 인가되어 있는 제2 부화소의 트랜지스터의 채널로 입사되면, 그 트랜지스터에서 특성 시프트가 발생한다. 여기서, 제2 부화소는 제1 부화소와 제1 부화소 사이에 배치된 차광체를 구비하고 있으므로, 차광체는 제1 부화소로부터 방출된 광이 제2 부화소에 입사하는 것을 차단하도록 기능한다. 결국, 높은 에너지를 갖는 광이 트랜지스터의 채널로 입사함으로 인해 야기되는 트랜지스터의 특성 시프트를 억제할 수 있다.
이러한 표시 장치를 이용하게 되면, 높은 에너지를 갖는 광이 트랜지스터의 채널로 입사함으로 인해 야기되는 그 트랜지스터의 특성 시프트를 억제할 수 있으므로, 전기 광학 소자로 흐르는 전류 감소 및 줄무늬와 같은 불량 화질의 발생, 및 휘도 불균일을 억제할 수 있다.
본 발명의 실시예의 전술한 특징과 이점 및 다른 특징과 이점은, 유사한 부분이나 소자를 유사한 참조 부호로 표시한 첨부 도면과 함께 다음의 상세한 설명 및 청구범위로부터 자명할 것이다.
도 1은 본 발명의 실시예가 적용되는 유기 EL 표시 장치의 일반적인 시스템 구성을 도시하는 블록도이다.
도 2는 화소의 회로 구성을 도시하는 블록도이다.
도 3은 화소의 단면 구조의 일례를 도시하는 단면도이다.
도 4는 도 1의 유기 EL 표시 장치의 회로 동작을 도시하는 타이밍 파형도이다.
도 5a 내지 도 6d 및 도 6a 내지 도 6d는 도 1의 유기 EL 표시 장치의 회로 동작을 도시하는 회로도이다.
도 7은 구동 트랜지스터의 임계 전압의 편차에 기인하는 해결 과제를 도시하는 특성도이다.
도 8은 구동 트랜지스터의 이동도의 편차에 기인하는 해결 과제를 도시하는 특성도이다.
도 9a 내지 도 9c는 임계값 보정 및/또는 이동도 보정을 실행하는지 여부에 따른 화상 신호의 신호 전압과 구동 트랜지스터의 드레인 소스 전류 간의 관계를 도시하는 특성도이다.
도 10은 백색을 표시할 때 기입 트랜지스터의 전극들의 전위 관계를 도시하는 등가 회로도이다.
도 11은 기입 트랜지스터의 단면 구조의 일례를 도시하는 단면도이다.
도 12는 기입 주사 신호의 천이 파형이 상승 에지와 하강 에지에서 변형되는 상태에서 그 천이 파형을 도시하는 파형도이다.
도 13은 화소가 인접하는 화소로부터의 청색 광에 의해 영향을 받는 것을 방지하는 방법의 일례를 도시하는 화소부의 단면도이다.
도 14는 특정예 1에 따른 차광 레이아웃 구조를 도시하는 평면도이다.
도 15는 차광 레이아웃 구조의 단면 구조를 도시하는 도 14의 A-A선을 따라 절취된 단면도이다.
도 16과 도 17은 도 14의 특정예 1의 변형예 1과 변형예 2에 따른 차광 레이아웃 구조를 도시하는 평면도이다.
도 18과 도 19는 도 14의 특정예 1의 변형예 3과 변형예 4에 따른 차광 레이아웃 구조를 도시하는 단면도이다.
도 20은 특정예 2에 따른 차광 레이아웃 구조를 도시하는 단면도이다.
도 21은 본 발명의 일 실시예가 적용되는 텔레비전 세트의 외관을 도시하는 사시도이다.
도 22a와 도 22b는 본 발명의 일 실시예가 적용되는 디지털 카메라의 측면과 후면으로부터 본 외관을 각각 도시하는 사시도이다.
도 23은 본 발명의 일 실시예가 적용되는 노트북형 퍼스널 컴퓨터의 외관을 도시하는 사시도이다.
도 24는 본 발명의 일 실시예가 적용되는 비디오 카메라의 외관을 도시하는 사시도이다.
도 25a와 도 25b는 본 발명의 일 실시예가 적용되는 휴대용 텔레비전 세트가 펼쳐져 있는 상태의 외관을 도시하는 정면도 및 측면도이고, 도 25c, 도 25d, 도 25e, 도 25f, 및 도 25g는 휴대용 텔레비전 세트가 접혀있는 상태의 정면도, 좌측면도, 우측면도, 상면도, 및 하면도를 각각 도시한다.
도 26은 청색 광이 트랜지스터의 채널에 입사될 때 트랜지스터의 특성이 크게 가변되는 방식을 도시하는 트랜지스터의 특성도이다.
이하에서는, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다음과 같은 순서로 설명한다는 점에 주목하기 바란다.
1. 실시예 (화소의 차광 레이아웃)
1-1. 특정예 1
1-2. 특정예 2
2. 변형예
3. 적용예 (전자 기기)
<1. 실시예>
[시스템 구성]
도 1은 본 발명의 일 실시예를 적용하는 액티브 매트릭스형 표시 장치의 일반적인 시스템 구성을 도시하는 블록도이다. 여기서, 설명하는 액티브 매트릭스형 표시 장치는, 전류 구동형의 전기 광학 소자에 흐르는 전류값에 응답하여 발광 휘도가 변화하는 전기 광학 소자인 유기 EL 소자가 화소 또는 화소 회로의 발광 소자로서 사용되는 액티브 매트릭스형 유기 EL 표시 장치라고 가정한다.
도 1을 참조해 보면, 도시된 유기 EL 표시 장치(10)는, 발광 소자를 각각 포함하는 복수의 화소(20), 화소들(20)이 행과 열로 2차원적으로, 즉, 행렬로 배치된 화소 어레이부(30), 및 화소 어레이부(30) 주위에 배치된 구동부들을 포함한다. 구동부들은 화소 어레이부(30)의 화소들(20)을 발광하도록 구동한다.
화소들(20)을 위한 구동부들은, 기입 주사 회로(40)와 전원 공급 주사 회로(50)를 포함하는 주사 구동 시스템, 및 신호 출력 회로(60)를 포함하는 신호 공급 시스템을 포함한다. 본 실시예의 유기 EL 표시 장치(10)에서, 주사 구동 시스템을 형성하는 기입 주사 회로(40)와 전원 공급 주사 회로(50)는 표시 패널 또는 기판(70)의 외부에 제공되는 한편 신호 출력 회로(60)는 화소 어레이부(30)가 형성된 표시 패널(70) 상에 제공된다.
여기서, 유기 EL 표시 장치(10)가 백색/흑색 표시를 행할 수 있는 경우, 단색 화상(monochromatic image)을 형성하기 위한 단위인 하나의 화소가 화소(20)에 대응한다. 반면에, 유기 EL 소자(10)가 컬러 표시를 행할 수 있는 경우, 컬러 화상을 형성하기 위한 단위인 하나의 화소가 복수의 부화소로부터 형성되며, 이러한 복수의 부화소의 각각이 화소(20)에 대응한다. 구체적으로, 컬러 표시를 위한 표시 장치에서, 하나의 화소는, 적색(R) 발광을 위한 부화소, 녹색(G) 발광을 위한 다른 부화소, 및 청색(B) 발광을 위한 또 다른 부화소를 포함하는 세 개의 부화소로 구성된다.
그러나, 하나의 화소는 반드시 R, G, B 삼원색의 부화소들의 조합으로부터 형성되는 것은 아니며, 삼원색의 부화소들에 더하여 하나의 컬러 또는 서로 다른 컬러들의 하나의 부화소 또는 복수의 부화소로 형성되어도 된다. 특히, 예를 들어, 휘도를 증가시키기 위해 백색 광(W)을 위한 부화소를 더하여 하나의 화소를 형성해도 되고, 또는 색 재현 범위를 확장시키기 위해 보색 발광을 위한 적어도 하나의 부화소를 더하여 하나의 화소를 형성해도 된다.
화소들(20)은 화소 어레이부(30)에서 m개의 행과 n개의 열로 배치되고, 주사선들(31-1 내지 31-m)과 전원 공급선들(32-1 내지 32-m)은 한 행의 방향을 따라, 즉, 화소 행의 화소들이 배치되어 있는 방향을 따라 개별적인 화소 행들에 대하여 배선된다. 또한, 신호선들(33-1 내지 33-n)은 한 열의 방향을 따라, 즉, 화소 열의 화소들이 배치되어 있는 방향을 따라 개별적인 화소 열들에 대하여 배선된다.
주사선들(31-1 내지 31-m)은 대응하는 행들에 대하여 기입 주사 회로(40)의 출력 단자들에 개별적으로 접속된다. 전원 공급선들(32-1 내지 32-m)은 대응하는 행들에 대하여 전원 공급 주사 회로(50)의 출력 단자들에 개별적으로 접속된다. 신호선들(33-1 내지 33-n)은 대응하는 열들에 대하여 신호 출력 회로(60)의 출력 단자들에 개별적으로 접속된다.
화소 어레이부(30)는 통상적으로 유리 기판과 같은 투명 절연 기판 상에 형성된다. 결국, 유기 EL 표시 장치(10)는 평면형 구조를 갖는다. 화소 어레이부(30)의 화소들(20)의 각각에 대한 구동 회로는, 비정질 실리콘 TFT(박막 트랜지스터) 또는 저온 다결정 실리콘 TFT를 이용하여 형성될 수 있다. 저온 다결정 실리콘 TFT를 이용하는 경우, 기입 주사 회로(40)와 전원 공급 주사 회로(50)도 표시 패널 또는 기판(70) 상에 장착될 수 있다.
기입 주사 회로(40)는 클록 펄스 CK에 동기하여 시작 펄스 sp를 연속적으로 시프트하는 시프트 레지스터로부터 또는 유사 소자로부터 형성된다. 화소 어레이부(30)의 화소들(20)에 화상 신호를 기입하면, 기입 주사 회로(40)는 화소 어레이부(30)의 화소들(20)을 행 단위로 연속적으로 주사하도록 기입 주사 신호 WS(WS1 내지 WSm)를 주사선들(31-1 내지 31-m)에 연속적으로 공급한다.
전원 공급 주사 회로(50)는, 클록 펄스 ck에 동기하여 시작 펄스 sp를 연속적으로 시프트하는 시프트 레지스터로부터 또는 유사 소자로부터 형성된다. 전원 공급 주사 회로(50)는, 기입 주사 회로(40)에 의한 선 순차 주사에 동기하여, 제1 전원 공급선 전위 Vccp와 제1 전원 공급선 전위 Vccp보다 낮은 제2 전원 공급선 전위 Vini 간에 변경되는 전원 공급선 전위 DS(DS1 내지 DSm)를 전원 공급선들(32-1 내지 32-m)에 공급한다. 제1 전원 공급선 전위 Vcpp와 제2 전원 공급선 전위 Vini 간에 전원 공급선 전위 DS를 전환함으로써, 화소들(20)의 발광/비발광을 제어한다.
신호 출력 회로(60)는, 도시하지 않은 신호 공급선으로부터 공급되며 휘도 정보를 나타내는 화상 신호의 신호 전압 Vsig 및 기준 전위 Vofs 중 하나를 선택하고, 선택한 전압을 출력한다. 신호 출력 회로(60)로부터 선택적으로 출력되는 기준 전위 Vofs는, 화상 신호의 신호 전압 Vsig에 대한 기준으로서 사용되고, 예를 들어, 화상 신호의 흑 레벨에 대응한다.
신호 출력 회로(60)는 주지의 회로 구성, 예를 들어, 시분할 구동 시스템을 이용하여 형성될 수 있다. 시분할 구동 시스템은 선택기 시스템(selector system)이라고도 칭하며, 복수의 신호선을, 단위 또는 그룹으로 하여 신호 공급원으로서 기능하는 구동기(도시하지 않음)의 출력 단자들 중 하나에 할당한다. 이어서, 복수의 신호선은 시분할 방식으로 순차 선택되고, 구동기의 개별적인 출력 단자들에 대하여 시계열적으로 출력되는 화상 신호들은, 그 신호선들을 구동하도록, 선택된 신호선들에 시분할적으로 분배되어 공급된다.
일례로 컬러 표시를 할 수 있는 표시 장치의 경우, R, G, B의 화상 신호들은 인접하여 배치되어 있는 R, G, B의 세 개 화소를 단위로 구동기로부터 하나의 수평 기간 내에 신호 출력 회로(60)에 시계열적으로 입력된다. 신호 출력 회로(60)는, 선택기들이 동작을 시분할적으로 연속적으로 개시하여 R, G, B의 화상 신호들을 대응 신호선들에 시분할적으로 기입하도록, R, B, B의 세 개의 화소 열에 대응하여 제공되는 선택기들 또는 선택 스위치들로 형성된다.
여기서, 하나의 단위는 세 개의 화소 열인 R, G, B 신호선들을 포함하지만, 단위는 이러한 예에 한정되지 않는다. 구체적으로, 시분할 수가 2 이상의 정수인 x로 표현되는 시분할 구동 방법 또는 선택기 방법을 채용하므로, 구동기의 출력 수, 및 해당 구동기와 신호 출력 회로(60) 사이의 배선 수, 나아가 해당 구동기와 표시 패널(70) 사이의 배선 수를, 신호선의 수의 1/x로 저감시킬 수 있다.
신호 출력 회로(60)로부터 선택적으로 출력되는 신호 전압 Vsig 또는 기준 전위 Vofs는 신호선들(33-1 내지 33-n)을 통해 행 단위로 화소 어레이부(30)의 화소들(20)에 기입된다. 다시 말하면, 신호 출력 회로(60)는 신호 전압 Vsig가 행이나 선 단위로 기입되는 선 순차 기입 구동을 나타낸다.
(화소 회로)
도 2는 본 실시예에 따른 유기 EL 표시 장치(10)에 사용되는 화소 또는 화소 회로(20)의 특정 회로 구성을 도시한다.
도 2를 참조해 보면, 화소(20)는, 유기 EL 소자(21)와 같은 전류 구동형의 전기 광학 소자에 흐르는 전류값에 응답하여 발광 휘도가 변화되는 전류 구동형의 전기 광학 소자, 및 유기 EL 소자(21)를 구동하기 위한 구동 회로를 포함한다. 유기 EL 소자(21)에서는, 모든 화소들(20)에 공통 배선된 공통 전원 공급선(34)에 캐소드 전극이 접속되어 있다.
유기 EL 소자(21)를 구동하기 위한 구동 회로는 구동 트랜지스터(22), 기입 트랜지스터 또는 샘플링 트랜지스터(23), 및 유지 용량(storage capacitor; 24)을 포함한다. 여기서, N채널 TFT를 구동 트랜지스터(22)와 기입 트랜지스터(23)용으로 사용한다. 그러나, 구동 트랜지스터(22)와 기입 트랜지스터(23)의 도전형들의 이러한 조합은 단지 일례이며, 이러한 도전형들의 조합은 전술한 특정 조합의 예로 한정되지 않는다.
구동 트랜지스터(22)와 기입 트랜지스터(23)용으로 N채널 TFT를 사용하는 경우, 이들의 제조를 위해 비정질 실리콘(a-Si) 프로세스를 이용할 수 있다는 점에 주목하기 바란다. a-Si 프로세스를 이용하는 경우, 제조될 TFT들이 위에 배치되는 기판의 비용 절감 및 유기 EL 표시 장치(10)의 비용 절감을 예상할 수 있다. 또한, 구동 트랜지스터(22)와 기입 트랜지스터(23)가 동일한 도전형의 조합으로 형성되면, 이 트랜지스터들(22, 23)이 동일한 프로세스에 의해 제조될 수 있으므로, 비용 절감에 기여할 수 있다.
구동 트랜지스터(22)는, 자신의 제1 전극에서, 즉, 소스/드레인 전극에서 유기 EL 소자(21)의 애노드 전극에 접속되고, 자신의 제2 전극에서, 즉, 드레인/소스 전극에서 전원 공급선(32)(32-1 내지 32-m)에 접속된다.
기입 트랜지스터(23)는 자신의 게이트 전극에서 주사선(31)(31-1 내지 31-m)에 접속된다. 또한, 기입 트랜지스터(23)는, 자신의 제1 전극에서, 즉, 소스/드레인 전극에서 신호선(33)(33-1 내지 33-n)에 접속되고, 자신의 제2 전극에서, 즉, 드레인/소스 전극에서 구동 트랜지스터(22)의 게이트 전극에 접속된다.
구동 트랜지스터(22)와 기입 트랜지스터(23)에서, 제1 전극은 소스/드레인 영역에 전기적으로 접속되는 금속 배선이고, 제2 전극은 드레인/소스 영역에 전기적으로 접속되는 금속 배선이다. 또한, 제1 전극과 제2 전극 간의 전위 관계에 따라, 제1 전극이 소스 전극이나 드레인 전극일 수 있으며, 제2 전극이 드레인 전극이나 소스 전극일 수 있다.
유지 용량(24)은, 자신의 하나의 전극에서 구동 트랜지스터(22)의 게이트 전극에 접속되고 자신의 나머지 하나의 전극에서 구동 트랜지스터(22)의 제2 전극과 유기 EL 소자(21)의 애노드 전극에 접속된다.
유기 EL 소자(21)를 위한 구동 회로의 회로 구성이, 구동 트랜지스터(22)와 기입 트랜지스터(23)인 두 개의 트랜지스터 및 유지 용량(24)인 하나의 용량 소자를 포함하는 구성으로 한정되지 않는다는 점에 주목하기 바란다. 예를 들어, 유기 EL 소자(21)의 용량 부족을 보충하기 위해 자신의 하나의 전극에서 유기 EL 소자(21)의 애노드 전극에 접속되고 자신의 나머지 하나의 전극에서 고정 전위에 접속되는 보조 용량이 필요에 따라 제공되는 다른 회로 구성을 채용할 수 있다.
전술한 구성을 갖는 화소(20)에서, 기입 주사 회로(40)로부터 주사선(31)을 통해 기입 트랜지스터(23)의 게이트 전극에 인가되는 하이-액티브(High-active) 기입 주사 신호 WS에 응답하여 기입 트랜지스터(23)가 도전 상태로 된다. 결국, 기입 트랜지스터(23)는 휘도 정보를 나타내는 화상 신호의 신호 전압 Vsig 또는 신호선(33)을 통해 신호 출력 회로(60)로부터 공급되는 기준 전위 Vofs를 샘플링하고, 샘플링된 전위를 화소(20)에 기입한다. 따라서 기입된 신호 전압 Vsig 또는 기준 전위 Vofs는 구동 트랜지스터(22)의 게이트 전극에 인가되고 유지 용량(24) 내에 유지된다.
구동 트랜지스터(22)는, 전원 공급선(32)(32-1 내지 32-m)의 전위 DS가 제1 전원 공급선 전위 Vccp인 경우, 제1 전극이 드레인 전극으로서 기능하고 제2 전극이 소스 전극으로 기능하는 동안 포화 영역에서 동작한다. 결국, 구동 트랜지스터(22)는 전원 공급선(32)으로부터 공급되는 전류를 수신하고, 전류 구동에 의해 유기 EL 소자(21)를 구동하여 발광시킨다. 구체적으로, 구동 트랜지스터(22)는, 유지 용량(24)에서 유지되고 있는 신호 전압 Vsig의 전압값에 대응하는 전류값의 구동 전류를, 유기 EL 소자(24)에 공급하여 그 구동 전류에 의해 유기 EL 소자(24)가 발광하도록 포화 영역에서 동작한다.
또한, 전원 공급선 전위 DS가 제1 전원 공급선 전위 Vccp로부터 제2 전원 공급선 전위 Vini로 전환되면, 구동 트랜지스터(22)의 제1 전극은 소스 전극으로서 기능하는 한편 구동 트랜지스터(22)의 제2 전극은 드레인 전극으로서 기능하고, 구동 트랜지스터(22)는 스위칭 트랜지스터로서 기능한다. 결국, 구동 트랜지스터(22)는 유기 EL 소자(21)를 비발광 상태로 두도록 스위칭 동작에 의해 유기 EL 소자(21)로의 구동 전류의 공급을 중단한다. 따라서, 구동 트랜지스터(22)는 유기 EL 소자(21)의 발광/비발광을 제어하기 위한 트랜지스터의 기능도 갖는다.
구동 트랜지스터(22)의 스위칭 동작은, 유기 EL 소자(21)가 비발광 상태에 있는 기간, 즉, 비발광 기간을 제공하고, 유기 EL 소자(21)의 발광 기간과 비발광 기간 간의 비, 유기 EL 소자(21)의 듀티(duty)를 제어한다. 이러한 듀티 제어에 의해, 하나의 프레임 기간에 걸쳐 화소(20)로부터의 발광에 의해 야기되는 잔상 블러링(after-image blurring)이 저감될 수 있고, 결국에는, 특히 동화상의 화질이 향상될 수 있다.
전원 공급선(32)을 통해 전원 주사 회로(50)로부터 선택적으로 공급되는, 제1 전원 공급선 전위 Vccp와 제2 전원 공급선 전위 Vini 중 제1 전원 공급선 전위 Vccp는, 유기 EL 소자(21)가 발광하도록 유기 EL 소자(21)를 구동하기 위한 구동 전류를 유기 EL 소자(21)에 공급하기 위한 전원 공급선 전위이다. 한편, 제2 전원 공급선 전위 Vini는 역 바이어스를 유기 EL 소자(21)에 인가하는 데 사용된다. 이러한 제2 전원 공급선 전위(Vini)는, 신호 전압에 대한 기준 전위 Vofs보다 낮은 전위, 예를 들어, Vofs - Vth (이 Vth는 구동 트랜지스터(22)의 임계 전압임)보다 낮은 전위로 설정되고, 바람직하게는 Vofs - Vth보다 충분히 낮은 전위로 설정된다.
(화소 구조)
도 3은 화소(20)의 단면 구조를 도시한다. 도 3을 참조해 보면, 화소(20)는 구동 트랜지스터(22) 등을 포함하는 구동 회로가 형성되는 유리 기판(201) 상에 형성된다. 화소(20)는, 절연막(202), 절연 평탄화막(203), 및 윈도우 절연막(204)이 유리 기판(201) 상에 순서대로 형성되고 유기 EL 소자(21)가 윈도우 절연막(204)의 오목부(204A)에 제공되도록 구성된다. 여기서, 구동 회로의 부품들 중에서, 구동 트랜지스터(22)만이 도시되어 있고 다른 부품들은 생략되어 있다.
*유기 EL 소자(21)는, 금속 등으로 형성된 애노드 전극(205), 애노드 전극(205) 상에 형성되는 유기층(206), 및 유기층(206) 상에 모든 화소들에 대하여 공통으로 형성된 투명 도전막 등으로 형성된 캐소드 전극(207)으로 형성된다. 애노드 전극(205)은 윈도우 절연막(204)의 오목부(204A)의 바닥 상에 형성된다.
유기 EL 소자(21)에서, 유기층(206)은, 애노드 전극(205) 상에 순서대로 증착된, 정공 수송층/정공 주입층(2061), 발광층(2062), 전자 수송층(2063), 및 전자 주입층(도시하지 않음)으로 형성된다. 전류가 도 2에 도시된 구동 트랜지스터(22)에 의한 전류 구동에 의해 애노드 전극(205)을 통해 구동 트랜지스터(22)로부터 유기층(206)으로 흐르면, 전자와 정공은 유기층(206)의 발광층(2062)에서 재결합되어, 이러한 발광층(2062)에서 발광이 행해진다.
구동 트랜지스터(22)는 게이트 전극(221), 게이트 전극(221)에 대향하는 반도체층(222)의 위치에 제공된 채널 형성 영역(225), 및 반도체층(222) 상의 채널 형성 영역(225)의 양측 상에 제공된 소스/드레인 영역들(223, 224)을 포함한다. 소스/드레인 영역들(223, 224)은 컨택트 홀을 통해 유기 EL 소자(21)의 애노드 전극(205)에 전기적으로 접속된다.
이어서, 구동 트랜지스터(22)를 포함하는 구동 회로가 형성된 유리 기판(201) 상에, 절연막(202), 절연 평탄화막(203) 및 윈도우 절연막(204)을 통해 유기 EL 소자(21)가 화소 단위로 형성된다. 이어서, 밀봉 기판(209)은 접착제(210)에 의해 패시베이션막(208)을 통해 접합되고, 유기 EL 소자(21)는 밀봉 기판(209)과 밀봉되어 표시 패널(70)이 형성된다.
[유기 EL 표시 장치의 회로 동작]
이하, 전술한 구성을 갖는 화소들(20)이 2차원으로 배치되는 유기 EL 표시 장치의 회로 동작을, 도 4에 더하여 도 5a 내지 도 5d 및 도 6a 내지 도 6d를 참조하여 설명한다.
도 5a 내지 도 5d 및 도 6a 내지 도 6d에서는, 도면의 간략화를 위해 기입 트랜지스터(23)가 스위치의 부호로 표현된다는 점에 주목하기 바란다. 또한, 당해 기술에 공지되어 있듯이, 유기 EL 소자(21)는 등가 용량 또는 기생 용량 Cel을 갖는다. 이에 따라, 등가 용량 Cel도 도 5a 내지 도 5d 및 도 6a 내지 도 6d에 도시되어 있다.
도 4에는, 주사선(31)(31-1 내지 31-m)의 기입 주사 신호 WS의 전위의 변화, 전원 공급선(32)(32-1 내지 32-m)의 전위 DS의 전위의 변화, 및 구동 트랜지스터(22)의 소스 전위 Vs와 게이트 전위 Vg의 변화가 도시되어 있다.
<선행 프레임 내의 발광 기간>
도 4에서, 시간 t1 전에는, 선행 프레임 또는 필드 내의 유기 EL 소자(21)의 발광 기간이 제공된다. 선행 프레임의 발광 기간 내에서, 전원 공급선(32)의 전위 DS는 제1 전원 공급선 전위 Vccp(이하 고 전위라 칭함)를 갖고, 기입 트랜지스터(23)는 비도통 상태에 있다.
구동 트랜지스터(22)는 이때 포화 영역에서 동작하도록 설계된다. 결국, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs에 대응하는 구동 전류 또는 드레인 소스 전류 Ids는 구동 트랜지스터(22)를 통해 전원 공급선(32)으로부터 유기 EL 소자(21)로 공급된다. 결국, 유기 EL 소자(21)는 구동 전류 Ids의 전류값에 대응하는 휘도로 발광한다.
<임계값 보정 준비 기간>
시간 t1에서는, 선 순차 주사의 새로운 프레임, 즉, 현재 프레임이 입력된다. 이어서, 전원 공급선(32)의 전위 DS는, 도 5b에 도시한 바와 같이 신호선(33)의 기준 전위 Vofs에 대하여 고 전위 Vccp로부터 Vofs - Vth보다 충분히 낮은 제2 전원 전압 Vini(이하, 저 전위라 칭함)로 전환된다.
여기서, 유기 EL 소자(21)의 임계 전압은 Vthel로 표현되고, 공통 전원 공급선(34)의 전위, 즉, 캐소드 전위는 Vcath로 표현된다. 이때, 저 전위 Vini가 Vini < Vthel + Vcath를 충족하면, 구동 트랜지스터(22)의 소스 전위 Vs가 저 전위 Vini와 거의 동일하므로, 유기 EL 소자(21)는 역 바이어스 상태로 되고 소광한다.
이어서, 시간 t2에서 주사선(31)의 전위 WS가 저 전위측으로부터 고 전위측으로 천이하면, 기입 트랜지스터(23)는 도 5c에 도시한 바와 같이 도통 상태로 된다. 이때, 기준 전위 Vofs는 신호 출력 회로(60)로부터 신호선(33)으로 공급되므로, 구동 트랜지스터(22)의 게이트 전위 Vg는 기준 전위 Vofs와 동일해진다. 한편, 구동 트랜지스터(22)의 소스 전위 Vs는 기준 전위 Vofs보다 충분히 낮은 저 전위 Vini와 동일하다.
이때, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs는 Vofs - Vini이다. 여기서, Vofs - Vini가 구동 트랜지스터(22)의 임계 전위 Vth보다 충분히 크지 않으면, 후술하는 임계값 보정 프로세스를 실행할 수 없으며, 이에 따라 Vofs - Vini > Vth인 전위 관계를 확립할 필요가 있다.
이러한 방식으로, 구동 트랜지스터(22)의 게이트 전위 Vg를 기준 전위 Vofs로 그리고 구동 트랜지스터(22)의 소스 전위 Vs를 저 전위 Vini로 고정 또는 확정시켜 초기화하는 프로세스는, 후술하는 임계값 보정 프로세스를 실행하기 전의 준비(임계값 보정 준비) 프로세스이다. 이에 따라, 기준 전위 Vofs와 저 전위 Vini는 각각 구동 트랜지스터(22)의 게이트 전위 Vg와 소스 전위 Vs에 대한 초기화 전위들로 된다.
<임계값 보정 기간>
이어서, 도 5d에 도시한 바와 같이 시간 t3에서 전원 공급선(32)의 전위 DS가 저 전위 Vini로부터 고 전위 Vccp로 전환되면, 구동 트랜지스터(22)의 게이트 전위 Vg가 유지되는 상태에서 임계값 보정 프로세스를 개시한다. 구체적으로, 구동 트랜지스터(22)의 소스 전위 Vs는, 게이트 전위 Vg로부터의 구동 트랜지스터(22)의 임계 전위 Vth의 차의 전위측으로 상승하기 시작한다.
여기서, 구동 트랜지스터(22)의 게이트 전극의 초기화 전위 Vofs를 기준으로 하여, 초기화 전위 Vofs로부터 구동 트랜지스터(22)의 임계 전위 Vth를 감한 전위를 향하여 소스 전위 Vs를 변화시키는 프로세스를, 이하에서 임계값 보정 프로세스라 칭한다. 임계값 보정 프로세스가 진행됨에 따라, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs가 구동 트랜지스터(22)의 임계 전위 Vth로 곧 수렴하게 된다. 임계 전위 Vth에 대응하는 전압은 유지 용량(24)에 유지된다.
임계값 보정 프로세스가 실행되는 기간 내에, 즉, 임계값 보정 기간 내에, 전류가 전적으로 유지 용량(24)측으로 흐르고 유기 EL 소자(21)측에는 흐르지 않도록 하는 것이 필요하다는 점에 주목하기 바란다. 이를 위해, 공통 전원 공급선(34)의 전위 Vcath는, 유기 EL 소자(21)가 컷오프 상태를 갖도록 설정된다.
이어서, 시간 t4에서 주사선(31)의 전위 WS는 저 전위측으로 천이하고, 도 6a에 도시한 바와 같이 기입 트랜지스터(23)는 비도통 상태로 된다. 이때, 구동 트랜지스터(22)의 게이트 전극은 신호선(33)으로부터 전기적으로 분리되며 부통 상태로 된다. 그러나, 게이트 소스 전압 Vgs가 구동 트랜지스터(22)의 임계 전위 Vth와 동일하므로, 구동 트랜지스터(22)는 컷오프 상태에 있게 된다. 이에 따라, 구동 트랜지스터(22)로 흐르는 드레인 소스 전류 Ids가 매우 작다.
<신호 기입 & 이동도 보정 기간>
이어서, 시간 t5에서, 도 6b에 도시한 바와 같이 신호선(33)의 전위는 기준 전위 Vofs로부터 화상 신호의 신호 전압 Vsig로 전환된다. 이어서 시간 t6에서, 주사선(31)의 전위 WS는 고 전위측으로 천이하고, 도 6c에 도시한 바와 같이 기입 트랜지스터(23)는 도통 상태로 되어 화상 신호의 신호 전압 Vsig를 샘플링하여 화소(20)에 기입한다.
기입 트랜지스터(23)에 의한 신호 전압 Vsig의 기입에 의해, 구동 트랜지스터(22)의 게이트 전위 Vg가 신호 전압 Vsig와 동일해진다. 이어서, 화상 신호의 신호 전압 Vsig로 구동 트랜지스터(22)를 구동하게 되면, 구동 트랜지스터(22)의 임계 전위 Vth가 유지 용량(24)에 유지되어 있는 임계 전위 Vth에 대응하는 전압에 의해 상쇄된다. 임계값 상쇄 원리의 상세를 자세히 후술한다.
이때, 유기 EL 소자(21)는 컷오프 상태에, 즉, 고 임피던스 상태에 있다. 이에 따라, 화상 신호의 신호 전압 Vsig에 응답하여 전원 공급선(32)으로부터 구동 트랜지스터(22)로 흐르는 전류, 즉, 드레인 소스 전류 Ids는, 등가 용량 Cel로 흐른다. 유기 EL 소자(21)의 등가 용량 Cel의 충전을 시작한다.
등가 용량 Cel을 충전함으로써, 구동 트랜지스터(22)의 소스 전위 Vs가 시간 경과에 따라 상승한다. 이때, 각 화소에 대한 구동 트랜지스터(22)의 임계 전위 Vth의 편차는 이미 상쇄되어 있고, 구동 트랜지스터(22)의 드레인 소스 전류 Ids는 구동 트랜지스터(22)의 이동도 μ에 의존하는 값을 나타낸다.
여기서, 화상 신호의 신호 전압 Vsig에 대한 유지 용량(24)의 유지 전압 Vgs의 비가 이상적인 값인 1이라고 가정한다. 이하, 신호 전압 Vsig에 대한 유지 전압 Vgs의 비를 때로는 기입 이득이라 칭한다. 이 경우, 구동 트랜지스터(22)의 소스 전위 Vs가 Vofs - Vth + ΔV로 상승하면, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs는 Vsig - Vofs + Vth - ΔV로 된다.
구체적으로, 구동 트랜지스터(22)의 소스 전위 Vs의 상승량 ΔV는, 유지 용량(24)에 유지되어 있는 전압, 즉, Vsig - Vofs + Vth로부터 감산되도록 기능한다. 다시 말하면, 소스 전위 Vs의 상승량 ΔV는 유지 용량(24)의 충전된 전하를 방전하도록 기능하여 부귀환된다. 이에 따라, 구동 트랜지스터(22)의 소스 전위 Vs의 상승량 ΔV는 부귀환의 귀환량이다.
이러한 방식으로 구동 트랜지스터(22)를 통해 흐르는 구동 전류 Ids에 따른 귀환량 ΔV의 부귀환을 게이트 소스 전압 Vgs에 적용함으로써, 이동도 μ에 대한 구동 트랜지스터(22)의 드레인 소스 전류 Ids의 의존성을 제거할 수 있다. 이동도 μ에 대한 의존성을 제거하는 이러한 프로세스는 각 화소에 대한 구동 트랜지스터(22)의 이동도 μ의 편차를 보정하는 이동도 보정 프로세스이다.
구체적으로, 구동 트랜지스터(22)의 게이트 전극으로 기입되는 화상 신호의 신호 진폭 Vin(= Vsig - Vofs)이 증가함에 따라 드레인 소스 전류 Ids가 증가하므로, 부귀환의 귀환량 ΔV의 절대값도 증가한다. 이에 따라, 발광 휘도 레벨에 따른 이동도 보정 프로세스를 실행한다.
또한, 화상 신호의 신호 진폭 Vin이 고정되어 있다고 가정하면, 구동 트랜지스터(22)의 이동도 μ가 증가함께 따라 부귀환의 귀환량 ΔV의 절대값도 증가하므로, 각 화소에 대한 이동도 μ의 편차를 제거할 수 있다. 이에 따라, 부귀환의 귀환량 ΔV도 이동도 보정의 보정량으로서 고려할 수 있다. 이동도 보정 원리의 상세를 후술한다.
<발광 기간>
이어서, 주사선(31)의 전위 WS는 시간 t7에서 저 전위측으로 천이하고, 도 6d에 도시한 바와 같이 기입 트랜지스터(23)는 비도통 상태로 된다. 결국, 구동 트랜지스터(22)의 게이트 전위는 신호선(33)로부터 전기적으로 분리되어 있기 때문에 부동 상태로 된다.
여기서, 구동 트랜지스터(22)의 게이트 전극이 부동 상태에 있으면, 유지 용량(24)이 구동 트랜지스터(22)의 게이트와 소스 간에 접속되어 있으므로, 게이트 전위 Vg도 구동 트랜지스터(22)의 소스 전위 Vs의 변동과 연동하거나 추종하여 변동한다. 이하, 이러한 방식으로 소스 전위 Vs의 변동과 연동하거나 추종하여 변동하는 구동 트랜지스터(22)의 게이트 전위 Vg의 동작을 유지 용량(24)에 의한 부트스트랩 동작이라 칭한다.
구동 트랜지스터(22)의 게이트 전극이 부동 상태에 있고 동시에 구동 트랜지스터(22)의 드레인 소스 전류 Ids가 유기 EL 소자(21)로 흐르기 시작하면, 유기 EL 소자(21)의 애노드 전위가 드레인 소스 전류 Ids에 응답하여 상승한다.
이어서, 유기 EL 소자(21)의 애노드 전위가 Vthel + Vcath를 초과하면, 구동 전류는 유기 EL 소자(21)로 흐르기 시작하고, 결국, 유기 EL 소자(21)는 발광하기 시작한다. 또한, 유기 EL 소자(21)의 애노드 전위의 상승은 구동 트랜지스터(22)의 소스 전위 Vs의 상승에 불과하다. 구동 트랜지스터(22)의 소스 전위 Vs가 상승하면, 구동 트랜지스터(22)의 게이트 전위 Vg도 유지 용량(24)의 부트스트랩 동작에 연동하여 상승한다.
이때, 부트스트랩 이득이 이상적인 상태에서 1이라고 가정하면, 게이트 전위 Vg의 상승량은 소스 전위 Vs의 상승량과 같다. 따라서, 발광 기간 동안, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs는 Vsig - Vofs + Vth - ΔV로 고정된다. 이어서, 시간 t8에서, 신호선(33)의 전위는 화상 신호의 신호 전압 Vsig로부터 기준 전위 Vofs로 전환된다.
전술한 일련의 회로 동작에 있어서, 임계값 보정 준비, 임계값 보정, 신호 전압 Vsig의 기입(신호 기입), 및 이동도 보정 프로세스 동작들은 하나의 수평 주사 기간(1H) 내에 실행된다. 한편, 신호 기입 및 이동도 보정 프로세스 동작들은 시간 t6 내지 시간 t7의 기간 내에서 병행하여 실행된다.
여기서, 전술한 예는 임계값 보정 프로세스가 한번만 실행되는 구동 방법을 채용하고 있지만, 이 구동 방법은 일례일 뿐이며 구동 방법이 이러한 예로 한정되지 않는다는 점에 주목한다. 예를 들어, 임계값 보정 프로세스를, 이동도 보정 프로세스 및 신호 기입 프로세스와 함께 실행하며 또한 1H 기간에 선행하는 복수의 수평 주사 기간에 복수회 분할 실행하는 구동 방법을 채용할 수 있다.
전술한 분할 임계값 보정의 구동 방법을 채용하는 경우, 하나의 수평 주사 기간에 할당된 시간이 정밀도 증가로 인한 화소 수의 증가에 의해 감소하더라도, 시간의 충분한 기간을 복수의 수평 주사 시간에 걸친 임계값 보정 기간으로서 보장할 수 있다. 결국, 임계값 보정 프로세스를 확실하게 실행할 수 있다.
(임계값 상쇄 원리)
여기서는, 임계값의 상쇄 원리, 즉, 구동 트랜지스터(22)에 의한 임계값 보정을 설명한다. 임계값 보정 프로세스는, 전술한 바와 같이, 구동 트랜지스터(22)의 게이트 전극의 초기화 전위 Vofs를 기준으로 하여, 초기화 전위 Vofs로부터 구동 트랜지스터(22)의 임계 전위 Vth를 감한 전위를 향하여 소스 전위 Vs를 변화시키는 프로세스이다.
구동 트랜지스터(22)는 포화 영역에서 동작하도록 설계되어 있기 때문에 정전류원(constant current source)으로서 동작한다. 구동 트랜지스터(22)는 정전류원으로서 동작하기 때문에, 유기 EL 소자(21)에는 이하의 수학식 1로 주어지는 일정한 드레인 소스 전류 또는 구동 전류 Ids가 공급된다.
Figure 112018037199473-pat00001
여기서, W는 구동 트랜지스터(22)의 채널 폭, L은 채널 길이, Cox는 단위 면적당 게이트 용량이다.
도 7은 구동 트랜지스터(22)의 드레인 소스 전류 Ids 대 게이트 소스 전압 Vgs의 특성을 도시한다.
도 7의 특성도로부터 알 수 있는 바와 같이, 구동 트랜지스터(22)의 임계 전압 Vth의 각각의 화소에 대한 편차 상쇄 프로세스를 행하지 않으면, 임계 전위 Vth가 Vth1일 때, 게이트 소스 전위 Vgs에 대응하는 드레인 소스 전류 Ids는 Ids1로 된다.
이에 비하여, 임계 전위 Vth가 Vth2(Vth2 > Vth1)일 때, 동일한 게이트 소스 전압 Vgs에 대응하는 드레인 소스 전류 Ids는 Ids2(Ids2 < Ids)가 된다. 즉, 구동 트랜지스터(22)의 임계 전위 Vth가 변동하면, 게이트 소스 전압 Vgs가 일정하여도 드레인 소스 전류 Ids가 변동한다.
한편, 전술한 구성을 갖는 화소 또는 화소 회로(20)에서는, 발광시의 구동 트랜지스터(22)의 게이트 소스 전압 Vgs이 Vsig - Vofs + Vth - ΔV이다. 따라서, 이를 수학식 1에 대입하면, 드레인 소스 전류 Ids는 다음의 수학식 2로 표시된다.
Figure 112018037199473-pat00002
특히, 구동 트랜지스터(22)의 임계 전압 Vth의 항이 제거되어, 구동 트랜지스터(22)로부터 유기 EL 소자(21)로 공급되는 드레인 소스 전류 Ids는, 구동 트랜지스터(22)의 임계 전압 Vth에 의존하지 않는다. 그 결과, 구동 트랜지스터(22)의 제조 프로세스의 편차나 경시 변화로 인해 구동 트랜지스터(22)의 임계 전위 Vth가 화소마다 변동한다고 해도, 드레인 소스 전류 Ids가 변동하지 않기 때문에, 유기 EL 소자(21)의 발광 휘도를 일정하게 유지시킬 수 있다.
(이동도 보정의 원리)
이제, 구동 트랜지스터(22)의 이동도 보정의 원리에 대해 설명한다. 이동도 보정 프로세스는 구동 트랜지스터(22)에 흐르는 드레인 소스 전류 Ids에 대응하는 보정량(ΔV)으로 구동 트랜지스터(22)의 게이트와 소스의 전위차에 부귀환을 적용하는 프로세스이다. 이동도 보정 프로세스에 의해, 구동 트랜지스터(22)의 드레인 소스 전류 Ids의 이동도 μ에 대한 의존성을 제거할 수 있다.
도 8은 구동 트랜지스터(22)의 이동도 μ가 상대적으로 높은 화소(A)와, 구동 트랜지스터(22)의 이동도 μ가 상대적으로 낮은 화소(B)를 비교한 특성 커브를 도시한다. 구동 트랜지스터(22)를 다결정 실리콘 박막 트랜지스터 등으로 형성한 경우, 화소 A 및 화소 B와 같이, 화소들 간에 이동도 μ가 변동되는 것은 피할 수 없다.
화소 A와 화소 B에서 이동도 μ에 편차가 있는 상태에서, 화소 A, B에 대하여 동일한 레벨의 신호 진폭 Vin(= Vsig - Vofs)을 구동 트랜지스터(22)의 게이트 전극에 기입했을 경우를 가정한다. 이 경우, 이동도 μ의 보정을 전혀 행하지 않으면, 이동도 μ가 높은 화소 A를 통하여 흐르는 드레인 소스 전류 Ids1'와, 이동도 μ가 낮은 화소 B를 통하여 흐르는 드레인 소스 전류 Ids2'의 사이에는 큰 차이를 보인다. 이러한 방식으로, 이동도 μ의 화소들 간의 편차에 기인하여 드레인 소스 전류 Ids에 큰 차가 상이한 화소들 간에 발생하면, 화면의 균일성(uniformity)이 손상된다.
여기서, 상술한 수학식 1의 트랜지스터 특성식으로부터 명백한 바와 같이, 이동도 μ가 높으면 드레인 소스 전류 Ids가 커진다. 따라서, 부귀환에서의 귀환량(ΔV)은 이동도 μ가 클수록 커진다. 도 8에서 알 수 있는 바와 같이, 이동도 μ가 높은 화소 A의 귀환량 ΔV1은, 이동도 μ가 낮은 화소 B의 귀환량 ΔV2에 비해서 크다.
따라서, 이동도 보정 프로세스에 의해 구동 트랜지스터(22)의 드레인 소스 전류 Ids에 따른 귀환량 ΔV로 게이트 소스 전압 Vgs에 부귀환을 적용함으로써, 이동도 μ가 증가할수록 부귀환량이 증가하게 된다. 그 결과, 이동도 μ의 화소들 간의 편차를 억제할 수 있다.
특히, 귀환량 ΔV1의 보정을 이동도 μ가 높은 화소 A에 적용하면, 드레인 소스 전류 Ids는 Ids1'로부터 Ids1까지 크게 하강한다. 한편, 이동도 μ가 낮은 화소 B의 귀환량 ΔV2은 작기 때문에, 드레인 소스 전류 Ids는 Ids2'로부터 Ids2까지 감소하고, 그다지 큰 양이 하강하지 않는다. 결과적으로, 화소 A의 드레인 소스 전류 Ids1와 화소 B의 드레인 소스 전류 Ids2는 서로 거의 동등해지기 때문에, 이동도 μ의 화소들 간의 편차가 보정된다.
이상을 정리하면, 이동도 μ가 상이한 화소 A와 화소 B를 고려할 경우, 이동도 μ가 높은 화소 A의 귀환량 ΔV1은 이동도 μ가 낮은 화소 B의 귀환량 ΔV2에 비하여 커진다. 즉, 이동도 μ가 증가할수록, 귀환량 ΔV는 증가하고, 드레인 소스 전류 Ids의 감소량은 증가한다.
따라서, 구동 트랜지스터(22)의 드레인 소스 전류 Ids에 따른 귀환량 ΔV로 게이트 소스 전압 Vgs에 부귀환을 적용하게 되면, 이동도 μ가 상이한 화소들 간의 드레인 소스 전류 Ids의 전류값이 균일화된다. 그 결과, 이동도 μ의 화소들 간의 편차를 보정할 수 있다. 즉, 구동 트랜지스터(22)를 통하여 흐르는 전류, 즉 드레인 소스 전류 Ids에 따른 귀환량 ΔV으로 구동 트랜지스터(22)의 게이트 소스 전압 Vgs에 부귀환을 적용하는 프로세스가 이동도 보정 프로세스이다.
여기서, 도 2에 도시된 화소 또는 화소 회로(20)에서, 임계값 보정, 이동도 보정의 유무에 의한 화상 신호의 신호 전압 또는 샘플링 전위 Vsig와, 구동 트랜지스터(22)의 드레인 소스 전류 Ids 간의 관계에 대해서, 도 9a 내지 도 9c를 참조하여 설명한다.
도 9a는 임계값 보정 프로세스 및 이동도 보정 프로세스를 모두 행하지 않는 경우의 관계를 도시하며, 도 9b는 이동도 보정 프로세스를 행하지 않고, 임계값 보정 프로세스만을 행하는 다른 경우의 관계를 도시하며, 도 9c는 임계값 보정 프로세스 및 이동도 보정 프로세스를 모두 행하는 또 다른 경우의 관계를 도시한다. 도 9a에서 알 수 있는 바와 같이, 임계값 보정 프로세스 및 이동도 보정 프로세스를 모두 행하지 않을 경우에는, 화소 A, B 간의 임계 전위 Vth 및 이동도 μ의 편차에 기인하여 화소 A, B 간에 드레인 소스 전류 Ids가 크게 상이하다.
이에 비하여, 임계값 보정 프로세스만을 행한 경우에는, 도 9b에서 알 수 있는 바와 같이, 드레인 소스 전류 Ids의 편차를 어느 정도 저감할 수 있지만, 화소 A, B 간의 이동도 μ의 편차에 기인하는 화소 A, B 간의 드레인 소스 전류 Ids의 차가 남는다. 그래서, 임계값 보정 프로세스 및 이동도 보정 프로세스를 모두 행함으로써, 도 9c에서 알 수 있는 바와 같이, 화소 A, B 의 각각에 대한 이동도 μ의 편차에 기인하는 화소 A, B 간의 드레인 소스 전류 Ids의 차를 거의 제거할 수 있다. 따라서, 어느 계조에 있어서도 유기 EL 소자(21)들 간의 휘도 편차는 발생하지 않고, 양호한 화질의 표시 화상을 얻을 수 있다.
또한, 도 2에 도시된 화소(20)는, 임계값 보정 및 이동도 보정에 대한 보정 기능에 이외에도, 전술한 유지 용량(24)에 의한 부트스트랩 동작의 기능을 구비하고 있으므로, 다음과 같은 작용 및 효과를 달성할 수 있다.
특히, 유기 EL 소자(21)의 I-V 특성의 경시 열화에 따라 구동 트랜지스터(22)의 소스 전위 Vs가 변화했다고 해도, 유지 용량(24)에 의한 부트스트랩 동작에 의해 구동 트랜지스터(22)의 게이트 소스 전압 Vgs를 일정하게 유지할 수 있다. 따라서, 유기 EL 소자(21)를 통하여 흐르는 전류는 변화하지 않고 일정하게 된다. 그 결과, 유기 EL 소자(21)의 발광 휘도도 일정하게 유지되기 때문에, 유기 EL 소자(21)의 I-V 특성이 경시 열화하였다 하더라도, 이러한 경시 열화에 의한 휘도 열화가 없는 화상 표시를 실현할 수 있다.
(기입 트랜지스터의 임계 전압의 시프트에 의한 문제)
여기서는, 유기 EL 소자(21)가 발광할 때, 특히 유기 EL 소자(21)가 백색을 표시할 때의 기입 트랜지스터(23)의 동작 점에 대하여 고려한다. 상술한 회로 동작으로부터 명백한 바와 같이, 화상 신호의 신호 전압 Vsig의 기입이 종료하여, 기입 트랜지스터(23)가 비도통 상태가 된 후, 부트 스트랩의 동작을 통하여 구동 트랜지스터(22)의 게이트 전압 Vg이 소스 전압 Vs의 상승에 연동해서 상승한다. 따라서, 구동 트랜지스터(22)의 게이트 전압 Vg은 신호 전압 Vsig보다도 높게 된다.
한편, 임계값 보정 프로세스를 실행하기 위해서, 구동 트랜지스터(22)의 게이트 전압 Vg을 초기화하기 위한 기준 전위 Vofs를, 신호선(33)을 통해 인가하는 구성을 취하면, 신호선(33)의 전위는 1H의 주기로 기준 전압 Vofs과 신호 전압 Vsig 사이를 반복한다.
도 10은 백색 표시시의 기입 트랜지스터(23)의 전극들의 전위 관계를 도시한다. 백색 표시시에는, 기입 트랜지스터(23)의 게이트 전극(G)에 기입 트랜지스터(23)를 비도통 상태로 하는 오프 전압 Vssws가 인가되며, 기입 트랜지스터(23)의 소스 전극(S)에 기준 전압 Vofs가 인가되며, 기입 트랜지스터(23)의 드레인 전극(D)에 백색 계조에 대응한 백색 전압 Vw가 인가된다. 오프 전압 Vssws, 기준 전압 Vofs 및 백색 전압 Vw은 Vssws < Vofs < Vw의 전압 관계를 갖는다.
도 11은 기입 트랜지스터(23)의 단면 구조의 일례를 도시한다. 도 11을 참조하면, 도 3에 도시된 유리 기판(201)에 상당하는 기판 상에 몰리브덴(Mo) 등에 의해 게이트 전극(231)이 형성되고, 게이트 전극(231) 위에 게이트 절연막 (232)을 개재하여, 예를 들어 비정질 실리콘 a-Si의 반도체층(233)이 적층되어 있다.
게이트 전극(231)과 대향하는 반도체층(a-Si; 233)의 일부는 채널 형성 영역을 형성한다. 채널 형성 영역 상에는 절연막(234)이 형성되어 있다. 채널 형성 영역이 사이에 있는 반도체 층(233)의 소스 영역 및 드레인 영역에는, 모두 알루미늄(Al) 등으로 이루어진 소스 전극(235) 및 드레인 전극(236)이 각각 전기적으로 접속되어 있다.
전술한 구성을 갖는 기입 트랜지스터(23)에서, 백색 표시 시에는, 게이트 전극(231)에 오프 전압 Vssws가 인가되며, 드레인 전극(236)에 백색 전압 Vw가 인가됨으로써, 게이트 전극(231)과 드레인 전극(236) 사이에 높은 전계가 형성된다. 여기서, 기입 트랜지스터(23)의 드레인 전압은 구동 트랜지스터의 게이트 전압과 동일하다.
그리고, 기입 트랜지스터(23)의 게이트 전극(231)과 드레인 전극(236) 사이에 전계가 계속해서 발생하면, 채널을 형성하는 반도체층(233) 내의 전자들이 반도체 층(233) 위의 절연막(234)에 포획되어, 그 전계를 상쇄하는 방향으로 역 전계를 발생시키려 한다. 이렇게 포획된 전자들은, 기입 트랜지스터(23)가 도통될 때에도 존재하기 때문에, 역 전계에 의해 기입 트랜지스터(23)의 임계 전압 Vthws가 부측으로 시프트 또는 변동된다. 또한, 임계 전압 Vthws가 부측으로 시프트되는 현상은, 시간이 경과함에 따라 현저하게 나타난다.
또한, 표시 패널의 대형화 및 고정밀화가 진행됨으로써, 기입 트랜지스터(23)의 게이트 전극에 인가되는 펄스 형태의 기입 주사 신호 WS를 전송하는 주사선(31)의 배선 저항 및 기생 용량이 증가한다. 그리고, 주사선(31)의 배선 저항이나 기생 용량이 증가하면, 표시 패널(70)의 입력 단부로부터 거리가 증가함에 따라, 기입 주사 신호 WS의 파형이 무디게(blunt) 된다.
한편, 이동도 보정 프로세스는 기입 트랜지스터(23)에 의한 화상 신호의 신호 전압 Vsig의 기입 프로세스와 병행하여 실행된다. 그리고, 도 4의 타이밍 파형도로부터 명확한 바와 같이, 이동도 보정 기간, 즉 신호 기입 기간은 기입 주사 신호 WS의 파형에 의존한다. 따라서, 기입 주사 신호 WS의 파형이 무뎌진 상태에서 기입 트랜지스터(23)의 임계 전압 Vthws이 부측으로 시프트되면, 백색 표시 시나 흑색 표시 시에서의 이동도 보정 시간이 임계 전압의 시프트 양에 대응하는 시간 주기만큼 길어지게 된다.
도 12는 상승 에지 및 하강 에지가 무딘 상태에서의 기입 주사 신호 WS의 천이 파형을 도시한다. 도 12를 참조하면, 참조 부호 VsigW는 백색 계조에 대응한 백색 신호 전압을 나타내며, VsigB는 흑색 계조에 대응한 흑색 신호 전압을 나타내며, ΔVthws는 기입 트랜지스터(23)의 임계 전압 Vthws의 시프트량을 나타낸다.
도 12의 파형도로부터 알 수 있는 바와 같이, 특히 백색 표시 시나 흑색 표시 시에, 기입 트랜지스터(23)의 임계 전압 Vthws이 시프트 양 ΔVthws 만큼 부측으로 시프트됨으로써, 이동도 보정 기간이 임계 전압 Vthws의 시프트 양 ΔVthws 만큼 증가한다. 이러한 임계 전압 Vthws의 변동은, 특히 기입 주사 신호 WS의 파형의 하강 에지에서 현저하게 드러난다. 그 이유는 다음과 같다.
도 12의 파형도에서 알 수 있는 바와 같이, 기입 주사 신호 WS의 천이 파형에서, 상승/하강 에지들의 천이 개시 부분보다 상승/하강 에지들의 천이 종료 부분쪽이 파형의 무딘 정도가 높다. 백색 신호 전압 VsigW의 진폭은 기입 주사 신호 WS의 절반 이하이다. 따라서, 도 12의 파형도로부터 명백히 알 수 있는 바와 같이, 기입 트랜지스터(23)의 임계 전압 Vthws의 부측으로의 시프트에 기인하는 이동도 보정 기간의 변동은, 특히 기입 주사 신호 WS의 파형의 하강 에지에서 현저하게 드러난다.
또한, 상술한 회로 동작의 설명으로부터 명백한 바와 같이, 이동도 보정 프로세스는 구동 트랜지스터(22)의 소스 전압 Vs을 상승시키면서 행하여진다. 따라서, 이동도 보정 기간이 증가되면, 구동 트랜지스터(22)의 소스 전압 Vs의 상승이 증가된다. 결과적으로, 구동 트랜지스터(22)의 게이트 소스 전압 Vgs가 강하되고, 유기 EL 소자(21)에 흐르는 전류가 감소하여, 그 결과, 발광 휘도가 시간의 경과와 함께 감소되거나, 줄무늬나 휘도 불균일과 같은 불량 화질이 나타난다.
또한, 전술한 바와 같이, 기입 트랜지스터(23)의 채널에 높은 에너지의 광이 입사됨으로써 기입 트랜지스터(23)의 임계 전압이 부측으로 시프트된다(도 26 참조). 여기서, RGB 화소들(부화소들)이 B 화소를 한가운데로 하여 배치되는 경우에, B 화소 자신이 발광할 때에만 B 화소는 청색 광의 영향을 받는다.
한편, R 및 G 화소는 B 화소에 인접하기 때문에, 자발광이 아니어도 B 화소의 발광에 영향을 받게 된다. 이때, 기입 트랜지스터(23)뿐만 아니라, 구동 트랜지스터(22)도 청색 광의 영향을 받아서 그 특성이 시프트된다. 자발광의 영향뿐만 아니라 인접 화소들의 발광의 영향을 받게 되면, 이동도 보정 프로세스 등의 보정 프로세스에서 전류 변화를 보상하는 것이 매우 어렵게 된다.
인접 화소로부터의 청색 광의 영향을 받지 않도록 하는 방법으로서, 도 13에 나타낸 바와 같이, 유기 EL 소자(21)의 애노드 전극과 동일 층의 금속 배선층(301)으로 기입 트랜지스터(23)를 덮음으로써, 청색 광을 차광하는 방법을 적용해 볼 수 있다. 그러나, 이 방법으로는 어느 정도 차광의 효과는 예측할 수 있지만, 평탄성을 유지하기 위해서 평탄화막(302; 도 3에 도시된 절연 평탄화막(203)에 상당)의 막 두께를 두껍게 할 필요가 있기 때문에, 기입 트랜지스터(23) 상에 금속 배선층(301)이 배치되어도 완전하게 차광하는 것은 기대할 수 없다.
[본 실시예의 특징 부분]
따라서, 본 실시예에서는, 컬러 화상 형성의 단위가 되는 1개의 화소를 형성하는 복수의 부화소가 서로 인접하여 배치된 유기 EL 표시 장치에 있어서, 다음과 같은 화소의 차광 레이아웃을 채용한다. 특히, 복수의 부화소 중, 가장 짧은 파장의 광을 방출하는 제1 부화소에 인접하는 적어도 제2 부화소에 대하여, 제2 부화소를 형성하는 트랜지스터의 채널 길이 또는 채널 폭보다 큰 폭을 갖는 차광체를 제1 부화소와 제2 부화소 사이에 설치한 차광 레이아웃 구조를 채용한다.
여기에서는, 컬러 화상 형성의 단위가 되는 1개의 화소를 형성하는 복수의 부화소가, 예를 들면 RGB의 화소 또는 부화소들의 조합으로 형성되는 경우에 대해서 설명하지만, 특정 조합으로 한정되지 않는다. RGB의 화소의 조합의 경우에는, B 화소로부터의 방출광이 가장 파장이 짧다. 따라서, B 화소는 제1 부화소로 기능하고, RG의 각각의 화소는 제2 부화소로서 기능한다.
또한, 제2 부화소를 형성하는 트랜지스터는, 예를 들어 기입 트랜지스터(23)일 수 있다. 단, 상술한 바와 같이, 기입 트랜지스터(23)의 특성 시프트가 B 화소의 청색 광의 영향에 의해 야기될 뿐만 아니라, 구동 트랜지스터(22)의 특성 시프트도 청색 광의 영향에 의해 야기된다. 따라서, 제2 부화소로서 기능하는 트랜지스터는 기입 트랜지스터(23)로 한정되지 않는다.
상술한 바와 같이, 제2 부화소에 대하여 제1 부화소와의 사이에 차광체를 제공하여, 차광체의 폭을 제2 부화소를 형성하는 트랜지스터의 채널 길이 또는 채널 폭보다도 크게 함으로써, 제1 부화소로부터 발광한 광을 확실히 차단할 수 있다. 따라서, 제2 부화소를 형성하는 트랜지스터의 채널에 높은 에너지를 갖는 광이 입사됨으로써 초래되는 특성 시프트, 특히 임계 전압 Vth의 부측으로의 시프트를 억제할 수 있다.
기입 트랜지스터(23)의 임계 전압의 시프트가 억제되기 때문에, 기입 주사 신호 WS의 파형에 의존하는 이동도 보정 기간 또는 신호 기입 기간의 변동을 감소시킬 수 있다. 이동도 보정 기간의 변동이 감소됨으로써 변동에 기인하는 구동 트랜지스터(22)의 소스 전압 Vs의 상승을 억제할 수 있다. 따라서, 유기 EL 소자(21)에 흐르는 전류의 감소가 억제되어, 그 결과, 발광 휘도의 시간에 대한 감소및 줄무늬나 휘도 불균일과 같은 불량 화질의 발생을 억제할 수 있다.
전술한 바와 같은 이러한 효과는 본 실시예에 따른 화소의 차광 레이아웃 구조에 의해 얻어질 수 있다. 이하에서는, 차광 레이아웃 구조의 특정 실시예에 대해서 설명한다.
(1-1. 특정예 1)
도 14는 특정예 1에 따른 차광 레이아웃 구조를 도시하는 평면도이다. 여기에서 차광 레이아웃 구조는, 일례로서, RGB의 화소들 또는 부화소들(20R, 20G, 20B)이 B 화소(20B)를 한가운데로 하여 R 및 G 화소들(20R 및 20B)이 B 화소(20B)의 대향측에 위치되도록 배치되는 색 배열을 나타낸다. 도 15는 도 14의 A-A´선에 따른 차광 레이아웃 구조의 단면 구조를 도시한다.
도 14에서 알 수 있는 바와 같이, B 화소(20B)가 한가운데에 배치되기 때문에, B 화소(20B)의 대향측에 위치하는 R 및 G 화소들(20R 및 20G) 내의 트랜지스터들은 B 화소(20B)로부터 방출되는 청색 광의 조사에 의해 영향을 받는다. 이 B 화소(20B)로부터의 청색 광의 입사를 저지하기 위해서는, 도 13을 참조하여 전술한 차광 레이아웃 구조의 경우와 마찬가지로, G 화소(20G)의 기입 트랜지스터(23) 상(도 3의 유기 EL 소자(21)측)의 애노드 전극과 동일 층에 평탄화막(302)을 개재하여 금속 배선층(301G)을 제공한다. 금속 배선층(301G)은 애노드 전극의 배선과 동일한 알루미늄 등의 고 반사성을 갖는 금속 재료에 의해 형성된다.
G 화소(20G)에는, 도 14 및 도 15에 도시된 바와 같이, 금속 배선층 (301G)의 영역 내에서, G 화소(20G)와 B 화소(20B)의 사이에 G 화소(20G)의 길이 방향으로 평행하게 제공된 차광체(303G)가 더 포함된다. 차광체(303G)는, 특히 도 14로부터 명확히 알 수 있는 바와 같이, 기입 트랜지스터(23)의 채널 폭보다 큰 폭을 가지며, 금속 배선층(301G)에 형성된 구멍 내에 매설된다. 차광체(303G)의 재질로서는, 예를 들어 금속 배선층(301G)과 동일한 재질, 즉 알루미늄 등의 고 반사성을 갖는 금속 재료가 사용된다.
여기에서는, G 화소(20G)의 차광 레이아웃 구조에 대해서 설명했지만, R 화소(20R)에 대해서도 기본적으로 G 화소(20G)의 차광 레이아웃 구조와 동일하다. G 화소(20G)의 차광 레이아웃 구조와 R 화소(20R)의 차광 레이아웃 구조는, B 화소(20B)의 중심선에 대하여 서로 대칭이다.
이와 같이, B 화소(20B)와, B 화소(20B)의 대향측에 인접하는 R 및 G 화소들(20R 및 20G) 사이에 차광체(303G, 303R)를 각각 제공함으로써, B 화소(20B)로부터 발광된 청색 광이 화소(20R, 20G)에 입사하지 않도록 확실하게 차단될 수 있다. 따라서, 기입 트랜지스터(23)의 채널에의 청색 광의 조사의 영향에 의한 특성 시프트를 낮게 억제할 수 있어, 결과적으로, 유기 EL 소자(21)에 흐르는 전류의 감소 및 줄무늬나 휘도 불균일과 같은 불량 화질의 발생을 억제할 수 있다.
[특정예 1의 변형예 1]
도 16은 특정예 1의 변형예 1에 따른 차광 레이아웃 구조를 도시하는 평면도이다. 본 변형예 1에 따른 차광 레이아웃 구조에서, B 화소(20B)의 대향측에 인접하는 R 및 G의 화소들(20R 및 20G)의 사이에, 기입 트랜지스터(23)의 채널 폭보다 큰 폭을 갖는 차광체(303B-1, 3303B-2)가 제공된다.
이 변형예 1에 따른 차광 레이아웃 구조에서는, B 화소(20B)로부터 발광한 청색 광이, 인접 화소들의 차광체(303G, 303R)에 의해 반사되어 B 화소(20B)에 입사하는 것을 방지할 수 있다. 따라서, R 및 G 화소들(20R 및 20G)뿐만 아니라 B 화소(20B)에 대해서도, 청색광의 조사의 영향에 의한 특성 시프트를 작게 억제할 수 있다.
[특정예 1의 변형예 2]
도 17은 특정예 1의 변형예 2에 따른 차광 레이아웃 구조를 도시하는 평면도이다. 도 17을 참조하면, 본 변형예 2에 따른 차광 레이아웃 구조에서, 각각의 화소(20G, 20B, 20R)는 기입 트랜지스터(23)의 좌우 상하의 4 방향으로 차광체(303-1 내지 303-4)에 의해 차광된다.
특히, G 화소(20G)에서의 기입 트랜지스터(23)의 좌우는 차광체(303G-1, 303G-2)에 의해 차광된다. 차광체(303G-1, 303G-2)는 기입 트랜지스터(23)의 채널 폭보다 큰 폭을 갖는다. 또한, 기입 트랜지스터(23)의 상하 측은 차광체(303G-3, 303G-4)에 의해 차광된다. 차광체(303G-3, 303G-4)는 기입 트랜지스터(23)의 채널 길이보다 큰 폭을 갖는다.
B 및 R 화소들(20B 및 20R)에 대한 차광 레이아웃 구조에 대해서도, 기본적으로 G 화소(20G)의 차광 레이아웃 구조와 유사한 구성이 제공된다.
본 특정예 2에 따른 차광 레이아웃 구조에서는, 화소들(20G, 20B, 20R)의 기입 트랜지스터(23)를, B 화소(20B)로부터 발광하는 청색광으로부터 광학적으로 거의 완전히 가릴 수 있다. 따라서, 화소들(20G, 20B, 20R)의 각각에 대하여, 청색광의 조사의 영향에 의한 특성 시프트를 보다 확실하게 억제할 수 있다.
[특정예 1의 변형예 3]
도 18은 특정예 1의 변형예 3에 따른 차광 레이아웃 구조를 도시하는 단면도이다. 도 18을 참조하면, 본 특정예 3에 따른 차광 레이아웃 구조에서는, 도 3에 도시된 절연막(202)에 상당하는 게이트 절연막(232)에 차광체(303B)의 하단부를 매설한다.
B 화소(20B)에 대한 차광체(303B)를 도 18에 도시하였으나, 특정예 1의 차광체(303B-1, 303B-2) 및 특정예 2의 차광체(303G-1 내지 303G-4)의 하단부를 게이트 절연막(304)에 매설할 수도 있다. 전술한 바는 B 및 R의 화소들(20B 및 20R)에 대해서도 동일하게 적용된다.
본 특정예 3에 따른 차광 레이아웃 구조에서는, 차광체(303B)의 하단부를 게이트 절연막(304)에 매립하기 때문에, 차광체(303B)의 하단부와 게이트 절연막(304)의 사이로부터의 누설 광에 대해서도 확실하게 차단할 수 있다. 따라서, 화소들(20G, 20B, 20R)의 각각에서, 청색광의 조사의 영향에 의한 특성 시프트를 보다 확실하게 억제할 수 있다.
[특정예 1의 변형예 4]
도 19는 특정예 1의 변형예 4에 따른 차광 레이아웃 구조를 도시하는 단면도이다. 도 19를 참조하면, 특정예 1의 본 변형예 4에 따른 차광 레이아웃 구조에서, 차광체(303B)의 하단부는 구동 트랜지스터(22)의 소스 전극의 배선(305)에 전기적으로 접속된다.
본 변형예 4에 따른 차광 레이아웃 구조에서는, 차광체(303B)가 구동 트랜지스터(22)의 소스 전극과 유기 EL 소자(21)의 애노드 전극 사이에서 전기적 접속을 담당하기 때문에, 차광체(303B)는 전기적 접속을 위한 콘택트부로서도 사용될 수 있다. 따라서, 차광체(303B)를 설치하는 것에 의한 화소 구조의 복잡화를 초래하지 않고, 청색광에 대한 차광 레이아웃 구조를 실현할 수 있다.
(1-2. 특정예 2)
도 20은 특정예 2에 따른 차광 레이아웃 구조를 도시하는 단면도이다.
특정예 1에 따른 차광 레이아웃 구조에서, 차광체(303G)는 금속 배선층(301G) 아래에 제공된다. 이에 비하여, 본 실시예 2에 따른 차광 레이아웃 구조에서, 차광체(303G)는 화소들 사이에서 금속 배선층 (301G)과 동일 층에 제공되는 보조 배선(306) 아래에 제공된다. 여기서, 보조 배선(306)은 유기 EL 소자(21)의 캐소드 전극에 캐소드 전위 Vcath를 공급하기 위해서, 일반적으로, 화소의 각각을 둘러싸도록 배치된다.
차광체(303G)의 재질로서는, 예를 들어 보조 배선(306)과 동일 재질, 즉 알루미늄 등의 고 반사성을 갖는 금속 재료가 사용된다. B 화소(20B)에 대한 차광체(303B)를 도 20에 도시하였지만, 실시예 1의 특정예 1이나 특정예 2의 차광막(303G-1 내지 303G-4)에 대해서도 마찬가지로, 하단부를 게이트 절연막(304)에 매설하도록 하여도 된다. 이는 B 및 R 화소들(20B 및 20R)에 대해서도 유사하게 적용된다.
이러한 방식으로, 차광체(303B)를 보조 배선(306) 아래에 제공했을 경우에도, 실시예 1의 경우와 마찬가지로, B 화소(20B)로부터 발광된 청색광이 R 및 G 화소(20R 및 20G)에 입사하는 것을 확실하게 차단할 수 있다. 또한, 보조 배선(306) 아래의 위치는 화소 외측이며, 보조 배선(306)을 금속 배선층(301G) 아래에 제공할 경우보다도 공간적으로 차광체(303G)를 제조하기 쉬우며, 큰 개구를 형성할 수 있다는 이점이 있다.
<2. 변형예>
전술한 실시예에서는, 유기 EL 소자(21)의 구동 회로가, 기본적으로, 구동 트랜지스터(22) 및 기입 트랜지스터(23)를 포함하는 2개의 트랜지스터(Tr)를 포함하는 2Tr 구성을 가지지만, 본 발명은 이러한 2Tr 구성으로 한정되지 않는다. 특히, 구동 회로는 유기 EL 소자(21)의 발광/비발광을 제어하는 트랜지스터를 포함하는 화소 구성 이외에, 구동 트랜지스터(22)의 게이트 전극에 기준 전위 Vofs를 선택적으로 기입하는 스위치 트랜지스터를 더 포함하는 다른 화소 구성 등의 다양한 화소 구성을 가질 수 있다.
또한, 전술한 실시예에서는, 본 발명을, 유기 EL 소자를 화소의 전기 광학 소자로서 사용한 유기 EL 표시 장치에 적용하였지만, 본 발명은 이러한 적용예로 한정되지 않는다. 특히, 본 발명은 무기 EL 소자, LED 소자 또는 반도체 레이저 소자 등의 소자에 흐르는 전류값에 따라서 발광 휘도가 변화하는 전류 구동형의 전기 광학 소자, 즉 발광 소자를 사용한 다양한 표시 장치에 적용될 수 있다.
<3. 적용예>
전술한 본 발명의 실시예에 따른 표시 장치는, 전자 기기에 입력된 화상 신호 또는 전자 기기 내에서 생성된 화상 신호를, 화상으로서 표시하는 다양한 분야의 전자 기기의 표시 장치에 적용될 수 있다.
본 발명의 실시예에 따른 표시 장치에서는, 에너지가 높은 광의 화소 트랜지스터의 채널에의 조사의 영향에 의한 특성 시프트를 억제함으로써, 유기 EL 소자에 흐르는 전류의 저하와, 줄무늬 및 휘도 불균일과 같은 불량 화질의 발생을 억제할 수 있다. 따라서, 다양한 분야의 전자 기기의 표시 장치로서 본 발명의 실시예에 따른 표시 장치를 사용함으로써, 전자 기기의 표시 장치의 표시 품질의 향상을 도모할 수 있다.
본 발명의 실시예에 따른 표시 장치는, 내포된 구성을 갖는 모듈 형상의 것도 포함될 수 있다. 이 모듈 형상의 표시 장치로서는, 예를 들어, 표시 어레이부에 투명한 유리 등의 대향 소자가 부착된 표시 모듈이 해당한다. 투명한 대향부에는, 컬러 필터, 보호막 등 뿐만 아니라 전술한 차광막이 제공되어도 된다. 또한, 표시 모듈에는, 외부로부터 화소 어레이부로의 신호 등을 입출력하기 위한 회로부와, 가요성 인쇄 회로 기판(FPC; flexible printed circuit board) 등이 포함될 수 있음을 주목해야 한다.
이하에는, 본 발명의 실시예가 적용되는 전자 기기의 특정 예에 대해서 설명한다. 특히, 도 21로부터 도 25a 내지 도 25g에 도시된 바와 같은 다양한 전자 기기, 예를 들어, 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화기 세트 등의 휴대 단말 장치 및 비디오 카메라에 본 발명을 적용할 수 있다.
도 21은 본 발명의 실시예가 적용되는 텔레비전 세트의 외관을 도시한다. 도 21을 참조하면, 도시된 텔레비전 세트는 전면 패널(102) 및 필터 유리판(103) 등으로 형성된 화상 표시 화면부(101)를 포함하며, 본 발명의 실시예에 따른 표시 장치를 화상 표시 화면부(101)로 사용함으로써 제조된다.
도 22a 및 도 22b는 본 발명의 실시예가 적용되는 디지털 카메라의 외관을 도시한다. 도 22a 및 도 22b를 참조하면, 도시된 디지털 카메라는 플래시 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함한다. 본 발명의 실시예에 따른 표시 장치를 표시부(112)로 사용함으로써 디지털 카메라가 제조된다.
도 23은, 본 발명의 실시예가 적용되는 노트북형 퍼스널 컴퓨터의 외관을 도시한다. 도 23을 참조하면, 도시된 노트북형 퍼스널 컴퓨터는 본체(121)와, 문자 등을 입력하기 위해서 조작되는 키보드(122)와, 화상을 표시하는 표시부(123)와, 본체(121)에 제공된 기타 장치를 포함한다. 본 발명의 실시예에 따른 표시 장치를 표시부(123)로 사용함으로써 노트북형 퍼스널 컴퓨터가 제조된다.
도 24는 본 발명의 실시예가 적용되는 비디오 카메라의 외관을 도시한다. 도 24를 참조하면, 도시된 비디오 카메라는 본체부(131)와, 피사체 촬상용 렌즈(132)와, 촬상용 시작/정지 스위치(133)와, 표시부(134)와, 전방을 향한 본체(131)의 면에 제공되는 기타 장치를 포함한다. 본 발명의 실시예에 따른 표시 장치를 표시부(134)로 사용함으로써 비디오 카메라가 제조된다.
도 25a 내지 도 25g는 본 발명의 실시예가 적용되는 휴대 단말 장치, 예를 들어 휴대 전화기 세트의 외관을 도시한다. 도 25a 내지 도 25g를 참조하면, 휴대 전화기 세트는 상측 하우징(141)과, 하측 하우징 (142)과, 힌지부 형상의 연결부(143)와, 디스플레이부(144)와, 서브 디스플레이부(145)와, 픽처 라이트(146)와, 카메라(147) 등을 포함한다. 본 발명의 실시예의 표시 장치를 디스플레이부(144)나 서브 디스플레이부(145)로 사용함으로써 휴대 전화기 세트가 제조된다.
본 출원은 2008년 12월 22일에 일본 특허청에 출원된 일본 우선권 특허 출원 제2008-325072호에 개시된 관련 요지를 포함하며, 그 전체 내용이 본 명세서에 참고로 원용된다.
당업자라면, 첨부된 청구 범위 또는 이와 균등론의 범위 내에서 설계 요건 및 다른 요인에 따라 다양한 변경, 조합, 하위 조합 및 대체가 발생할 수 있다는 것을 이해할 수 있다.

Claims (26)

  1. 표시 장치로서,
    기판 상에 인접해서 배치된 복수의 부화소들 및 제1 배선층을 포함하고,
    상기 복수의 부화소들은, 청색 파장을 갖는 광을 포함하는 광을 방출하도록 구성된 제1 부화소 및 상기 제1 부화소에 인접하여 배치된 제2 부화소를 포함하고,
    상기 제1 부화소 및 상기 제2 부화소는 각각 제1 트랜지스터, 제2 트랜지스터, 용량(capacitor) 및 발광 소자를 포함하고,
    상기 제2 부화소의 제1 트랜지스터와 상기 제1 부화소의 발광 영역의 사이에 반사성을 갖는 금속 재료를 포함하는 콘택트가 배치되고,
    상기 제1 배선층은 상기 콘택트보다 위에 배치되고, 상기 발광 소자의 애노드 전극과 동일 층에 형성되고,
    상기 콘택트는, 상기 제1 트랜지스터의 채널 길이 또는 채널 폭보다 더 큰 폭을 갖는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터는 신호선으로부터 상기 용량으로의 신호 전위를 공급하고, 상기 제2 트랜지스터는 상기 신호 전위에 따라서 제1 전위선으로부터 발광 소자로 구동 전류를 공급하는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 트랜지스터의 반도체층 위에 형성되고, 또한 상기 콘택트 및 상기 용량의 한쪽의 전극이 관통하는, 제1 절연막을 더 포함하는, 표시 장치.
  4. 제1항에 있어서,
    상기 콘택트는, 상기 제2 트랜지스터의 단자와 상기 애노드 전극의 사이에 접속되어 있는, 표시 장치.
  5. 제1항에 있어서,
    상기 콘택트는, 상기 용량의 한쪽 전극과 전기적으로 접속되어 있는, 표시 장치.
  6. 제1항에 있어서,
    상기 콘택트는, 상기 발광 소자의 애노드 전극과 동일한 재료로 형성되어 있는, 표시 장치.
  7. 제1항에 있어서,
    상기 애노드 전극 상에 형성된 유기층과,
    투명 도전막을 포함하는 캐소드 전극을 더 포함하는, 표시 장치.
  8. 제3항에 있어서,
    상기 제1 절연막은 평탄화막인, 표시 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020180043530A 2008-12-22 2018-04-13 표시 장치 및 전자 기기 KR101955522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-325072 2008-12-22
JP2008325072A JP4930501B2 (ja) 2008-12-22 2008-12-22 表示装置および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170156447A Division KR101955532B1 (ko) 2008-12-22 2017-11-22 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20180042189A KR20180042189A (ko) 2018-04-25
KR101955522B1 true KR101955522B1 (ko) 2019-03-08

Family

ID=42265323

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020090128879A KR20100074054A (ko) 2008-12-22 2009-12-22 표시 장치 및 전자 기기
KR1020140120390A KR101624413B1 (ko) 2008-12-22 2014-09-11 표시 장치 및 전자 기기
KR1020160059479A KR101701087B1 (ko) 2008-12-22 2016-05-16 표시 장치 및 전자 기기
KR1020160174610A KR101802379B1 (ko) 2008-12-22 2016-12-20 표시 장치 및 전자 기기
KR1020170156447A KR101955532B1 (ko) 2008-12-22 2017-11-22 표시 장치 및 전자 기기
KR1020180043530A KR101955522B1 (ko) 2008-12-22 2018-04-13 표시 장치 및 전자 기기
KR1020190023203A KR102004674B1 (ko) 2008-12-22 2019-02-27 표시 장치
KR1020190087770A KR102047631B1 (ko) 2008-12-22 2019-07-19 표시 장치

Family Applications Before (5)

Application Number Title Priority Date Filing Date
KR1020090128879A KR20100074054A (ko) 2008-12-22 2009-12-22 표시 장치 및 전자 기기
KR1020140120390A KR101624413B1 (ko) 2008-12-22 2014-09-11 표시 장치 및 전자 기기
KR1020160059479A KR101701087B1 (ko) 2008-12-22 2016-05-16 표시 장치 및 전자 기기
KR1020160174610A KR101802379B1 (ko) 2008-12-22 2016-12-20 표시 장치 및 전자 기기
KR1020170156447A KR101955532B1 (ko) 2008-12-22 2017-11-22 표시 장치 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020190023203A KR102004674B1 (ko) 2008-12-22 2019-02-27 표시 장치
KR1020190087770A KR102047631B1 (ko) 2008-12-22 2019-07-19 표시 장치

Country Status (5)

Country Link
US (8) US8451258B2 (ko)
JP (1) JP4930501B2 (ko)
KR (8) KR20100074054A (ko)
CN (2) CN102903327B (ko)
TW (1) TWI528542B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2008309910A (ja) * 2007-06-13 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
JP5573686B2 (ja) * 2011-01-06 2014-08-20 ソニー株式会社 有機ｅｌ表示装置及び電子機器
TWI674671B (zh) * 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
TWI527208B (zh) * 2013-06-14 2016-03-21 元太科技工業股份有限公司 顯示面板及其製造方法
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
JP2015138252A (ja) * 2014-01-24 2015-07-30 ソニー株式会社 表示装置および電子機器
JP2015225150A (ja) * 2014-05-27 2015-12-14 ソニー株式会社 表示装置及び電子機器
KR102285034B1 (ko) * 2014-10-24 2021-08-04 엘지디스플레이 주식회사 표시장치
KR102458907B1 (ko) 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6701781B2 (ja) * 2016-02-15 2020-05-27 セイコーエプソン株式会社 電気光学装置、および電子機器
JP6784031B2 (ja) * 2016-02-15 2020-11-11 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN105679241B (zh) * 2016-03-31 2019-05-17 昆山工研院新型平板显示技术中心有限公司 像素电路及其应用
KR20180017280A (ko) 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6771401B2 (ja) * 2017-02-09 2020-10-21 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
WO2019041337A1 (en) * 2017-09-04 2019-03-07 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
TWI638216B (zh) 2017-10-30 2018-10-11 友達光電股份有限公司 顯示裝置
CN109962084B (zh) * 2017-12-14 2020-08-14 京东方科技集团股份有限公司 有机发光二极管显示基板、显示装置及制作方法
CN108198838B (zh) * 2017-12-28 2020-09-11 深圳市华星光电技术有限公司 显示面板及其制作方法
KR102608148B1 (ko) * 2018-10-26 2023-11-30 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
JPWO2020226125A1 (ko) 2019-05-09 2020-11-12
CN110264954A (zh) * 2019-06-19 2019-09-20 京东方科技集团股份有限公司 一种调节像素电路的方法
CN110264957B (zh) 2019-06-24 2021-01-26 京东方科技集团股份有限公司 一种像素电路的补偿方法、装置、显示设备
WO2020261398A1 (ja) * 2019-06-25 2020-12-30 シャープ株式会社 表示装置及び映像処理方法
CN110827757A (zh) * 2019-10-28 2020-02-21 福建华佳彩有限公司 Oled电路补偿方法
KR20210128543A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2023233639A1 (ja) * 2022-06-03 2023-12-07 シャープ株式会社 制御装置、表示装置及び制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132186A (ja) 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2005181422A (ja) 2003-12-16 2005-07-07 Nec Corp 発光型表示装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL104349A (en) 1993-01-08 1997-01-10 Mul T Lock Ltd Locking apparatus
JP2001109404A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機ｅｌ発光装置およびその製造方法
JP2002141509A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置
JP4118602B2 (ja) * 2001-05-23 2008-07-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
SG111968A1 (en) 2001-09-28 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4244126B2 (ja) 2001-09-28 2009-03-25 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3705264B2 (ja) 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP4373086B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP2004303481A (ja) * 2003-03-28 2004-10-28 Sanyo Electric Co Ltd 発光素子及び発光表示装置
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100666553B1 (ko) 2004-06-30 2007-01-09 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2007121629A (ja) * 2005-10-27 2007-05-17 Canon Inc アクティブマトリクス型表示装置およびカメラ
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007157404A (ja) * 2005-12-01 2007-06-21 Seiko Epson Corp 表示装置および電子機器
JP4939919B2 (ja) 2006-01-10 2012-05-30 株式会社半導体エネルギー研究所 表示装置
JP2007188653A (ja) 2006-01-11 2007-07-26 Seiko Epson Corp 発光装置および電子機器
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
KR101367130B1 (ko) 2006-10-11 2014-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5023689B2 (ja) * 2006-12-22 2012-09-12 ソニー株式会社 有機電界発光素子および表示装置
JP4508205B2 (ja) * 2007-03-26 2010-07-21 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132186A (ja) 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2005181422A (ja) 2003-12-16 2005-07-07 Nec Corp 発光型表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20140124736A (ko) 2014-10-27
TW201037827A (en) 2010-10-16
US8593441B2 (en) 2013-11-26
KR20170132703A (ko) 2017-12-04
US20100156860A1 (en) 2010-06-24
US9653528B2 (en) 2017-05-16
CN101777304A (zh) 2010-07-14
KR20190025593A (ko) 2019-03-11
KR101802379B1 (ko) 2017-11-28
US8451258B2 (en) 2013-05-28
KR20160150092A (ko) 2016-12-28
US20190305014A1 (en) 2019-10-03
KR20100074054A (ko) 2010-07-01
US20160049456A1 (en) 2016-02-18
US8922538B2 (en) 2014-12-30
KR102004674B1 (ko) 2019-07-26
TWI528542B (zh) 2016-04-01
US20140246662A1 (en) 2014-09-04
KR101955532B1 (ko) 2019-03-08
US10490576B2 (en) 2019-11-26
KR20190088949A (ko) 2019-07-29
US20170221936A1 (en) 2017-08-03
CN102903327B (zh) 2015-05-20
KR101624413B1 (ko) 2016-05-25
US20130249878A1 (en) 2013-09-26
KR20160061296A (ko) 2016-05-31
KR20180042189A (ko) 2018-04-25
CN101777304B (zh) 2012-11-07
US10347668B2 (en) 2019-07-09
KR101701087B1 (ko) 2017-01-31
JP4930501B2 (ja) 2012-05-16
KR102047631B1 (ko) 2019-11-21
US20150090997A1 (en) 2015-04-02
US20140035973A1 (en) 2014-02-06
US8896642B2 (en) 2014-11-25
CN102903327A (zh) 2013-01-30
JP2010145894A (ja) 2010-07-01
US9129928B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
KR102004674B1 (ko) 표시 장치
US10410583B2 (en) Display device, method of laying out light emitting elements, and electronic device
KR101647846B1 (ko) 표시 장치 및 전자기기
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
JP5195409B2 (ja) 表示装置、表示装置の画素レイアウト方法および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right