KR101949020B1 - 멀티플렉서 및 고주파 프론트엔드 모듈 - Google Patents

멀티플렉서 및 고주파 프론트엔드 모듈 Download PDF

Info

Publication number
KR101949020B1
KR101949020B1 KR1020170071719A KR20170071719A KR101949020B1 KR 101949020 B1 KR101949020 B1 KR 101949020B1 KR 1020170071719 A KR1020170071719 A KR 1020170071719A KR 20170071719 A KR20170071719 A KR 20170071719A KR 101949020 B1 KR101949020 B1 KR 101949020B1
Authority
KR
South Korea
Prior art keywords
idt
filter
terminal
electrode
common terminal
Prior art date
Application number
KR1020170071719A
Other languages
English (en)
Other versions
KR20170138953A (ko
Inventor
준페이 야스다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170138953A publication Critical patent/KR20170138953A/ko
Application granted granted Critical
Publication of KR101949020B1 publication Critical patent/KR101949020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H03H9/14541—Multilayer finger or busbar electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

멀티플렉서에 있어서 탄성파 필터를 사용하는 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제한다.
공통 단자(15)와 제1 단자(16) 사이에 배치된 제1 필터(11)와, 공통 단자(15)와 제2 단자(17) 사이에 배치되고, 제1 필터(11)보다 높은 통과 대역 주파수를 갖는 제2 필터(12)를 구비하고, 제2 필터(12)는, 종결합하도록 배치된 복수의 IDT부(211 내지 215)를 갖고, IDT부(211 내지 215)를 구성하는 복수의 IDT 전극 중, 한쪽의 IDT 전극(212b, 214b)은 공통 단자(15)측에 접속되고, 다른 쪽의 IDT 전극(211b, 213b, 215b)은 제2 단자(17)측에 접속되고, 한쪽의 IDT 전극과 다른 쪽의 IDT 전극에서는, 복수의 전극 핑거의 메인 피치 λm이 상이하고, 다른 쪽의 IDT 전극 중 적어도 하나는, 전극 핑거의 메인 피치 λm이 최대이다.

Description

멀티플렉서 및 고주파 프론트엔드 모듈 {MULTIPLEXER AND RADIO-FREQUENCY (RF) FRONT-END MODULE}
본 발명은, 복수의 필터를 갖는 멀티플렉서, 및 이 멀티플렉서를 구비하는 고주파 프론트엔드 모듈에 관한 것이다.
최근의 휴대 전화에는, 한 단말에서 복수의 주파수 대역 및 복수의 무선 방식, 이른바 멀티 밴드화 및 멀티 모드화에 대응하는 것이 요구되고 있다. 이것에 대응하기 위해, 하나의 안테나의 바로 아래에는, 복수의 무선 반송 주파수를 갖는 고주파 신호를 분파하는 멀티플렉서가 배치된다. 멀티플렉서를 구성하는 복수의 대역 통과 필터로서는, 통과 대역 내에 있어서의 저손실성 및 통과 대역 주변에 있어서의 통과 특성의 급준성을 특징으로 하는 탄성파 필터 등이 사용된다.
이 탄성파 필터의 일례로서, 특허문헌 1에는, 5개의 IDT(Inter Digital Transducer)부를 갖는 종결합형 탄성파 필터가 개시되어 있다. 이 탄성파 필터에서는, 5개의 IDT부가 탄성파의 전파 방향을 따라 압전 기판 상에 배치되어 있다.
국제 공개 제2013/069225호
특허문헌 1에 개시된 탄성파 필터에서는, 5개의 IDT부 중 제1 IDT 전극, 제3 IDT 전극 및 제5 IDT 전극이 한쪽의 입력측의 단자(불평형 단자)에 공통 접속되고, 제2 IDT 전극 및 제4 IDT 전극이, 상이한 다른 쪽의 출력측의 단자(평형 단자)에 각각 접속되어 있다. 또한, 특허문헌 1의 단락 [0025]의 기재에서는, 제1 및 제5 IDT 전극의 전극 핑거의 피치는 1.0582㎛, 제2 및 제4 IDT 전극의 전극 핑거의 피치는, 1.0569㎛, 제3 IDT 전극의 전극 핑거의 피치는 1.0612㎛로 되어 있다. 즉, 최대의 전극 핑거의 피치를 갖는 IDT 전극(특허문헌 1의 경우, 제3 IDT 전극)이 입력측 단자에 접속되어 있다.
전술한 멀티 밴드화 등에 대응하기 위해서는, 복수의 필터를 갖는 멀티플렉서가 사용된다. 이것에 관하여 발명자는, 멀티플렉서의 필터로서 상기에 나타낸 바와 같은 전극 핑거의 피치를 갖는 탄성파 필터를 사용한 경우, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 경우가 있는 것을 알아 내었다.
따라서, 본 발명은, 멀티플렉서에 있어서 탄성파 필터를 사용하는 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 형태에 관한 멀티플렉서는, 공통 단자, 제1 단자 및 제2 단자와, 상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와, 상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고, 상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고, 상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고, 상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고, 상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고, 상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고, 상기 다른 쪽의 IDT 전극 중 적어도 하나는, 복수의 상기 IDT 전극 중 상기 전극 핑거의 메인 피치가 최대이다.
이와 같이, 다른 쪽의 IDT 전극 중 적어도 하나에 대해서, 전극 핑거의 메인 피치가 최대로 되도록 함으로써, 제1 필터의 주파수 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 상기 한쪽의 IDT 전극 중 적어도 하나는, 복수의 상기 IDT 전극 중 상기 전극 핑거의 메인 피치가 최소여도 된다.
이와 같이, 한쪽의 IDT 전극 중 적어도 하나에 대해서, 전극 핑거의 메인 피치가 최소로 되도록 함으로써, 제1 필터의 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를, 제1 필터의 통과 대역보다도 고주파측이며, 제2 필터의 저주파측 스톱 밴드의 대역 내로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 본 발명의 다른 일 형태에 관한 멀티플렉서는, 공통 단자, 제1 단자 및 제2 단자와, 상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와, 상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고, 상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고, 상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고, 상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고, 상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고, 상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고, 상기 한쪽의 IDT 전극이 갖는 상기 전극 핑거의 피치의 총 평균은, 상기 다른 쪽의 IDT 전극이 갖는 상기 전극 핑거의 피치의 총 평균보다도 작다.
이와 같이, 한쪽의 IDT 전극이 갖는 전극 핑거의 피치의 총 평균을, 다른 쪽의 IDT 전극이 갖는 전극 핑거의 피치의 총 평균보다도 작게 함으로써, 제1 필터의 주파수 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 본 발명의 다른 일 형태에 관한 멀티플렉서는, 공통 단자, 제1 단자 및 제2 단자와, 상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와, 상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고, 상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고, 상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고, 상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고, 상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고, 상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고, 각각의 상기 IDT 전극에 있어서 상기 전극 핑거의 피치의 평균값을 구한 경우에, 최대의 상기 평균값을 갖는 IDT 전극이 상기 다른 쪽의 IDT 전극 중에 존재한다.
이와 같이, 각각의 IDT 전극에 있어서 전극 핑거의 피치의 평균값을 구한 경우에, 최대의 평균값을 갖는 IDT 전극이 다른 쪽의 IDT 전극 중에 존재함으로써, 제1 필터의 주파수 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 각각의 상기 IDT 전극에 있어서 상기 전극 핑거의 피치의 평균값을 구한 경우에, 최소의 상기 평균값을 갖는 IDT 전극이 상기 한쪽의 IDT 전극 중에 존재해도 된다.
이와 같이, 최소의 평균값을 갖는 IDT 전극이 한쪽의 IDT 전극 중에 존재함으로써, 제1 필터의 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를, 제1 필터의 통과 대역보다도 고주파측이며, 제2 필터의 저주파측 스톱 밴드의 대역 내로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 상기 한쪽의 IDT 전극과 상기 공통 단자 사이에, 상기 제2 필터와 상이한 회로 소자가 접속되어 있어도 된다.
이와 같이, 한쪽의 IDT 전극과 공통 단자 사이에, 제2 필터와 상이한 회로 소자가 접속되어 있는 경우라도, 제1 필터의 주파수 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 제2 필터는, 3 이상의 홀수의 상기 IDT부를 갖고, 상기 한쪽의 IDT 전극의 수는, 상기 다른 쪽의 IDT 전극의 수보다 적어도 된다.
이것에 의하면, 제1 필터의 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를, 용이하게 고주파측으로 이동시킬 수 있고, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 상기 제2 필터는, 5 이상의 상기 IDT부를 갖고 있어도 된다.
이것에 의하면, 제1 필터 및 제2 필터 각각의 주파수 통과 대역을 확장할 수 있다.
또한, 상기 제1 필터 및 상기 제2 필터는, 서로 수신 필터여도 된다.
이것에 의하면, 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있는, 복수의 수신 필터로 이루어지는 멀티플렉서를 제공할 수 있다.
또한, 상기 제1 필터가 상기 공통 단자에 접속되어 있을 때, 상기 제2 필터가 상기 공통 단자에 접속되어 있어도 된다.
이것에 의하면, 제1 필터의 통과 대역에 제2 필터의 리턴 로스가 커지는 불요파가 발생하는 경우라도, 상기 불요파를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 본 발명의 다른 형태에 관한 고주파 프론트엔드 모듈은, 상기 멀티플렉서를 구비하고 있다.
이와 같이, 고주파 프론트엔드 모듈의 멀티플렉서에 있어서, 다른 쪽의 IDT 전극 중 적어도 하나가, 전극 핑거의 메인 피치가 최대로 되도록 함으로써, 제1 필터의 주파수 통과 대역에 발생하는 제2 필터의 리턴 로스가 커지는 불요파의 위치를 제1 필터의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 고주파 프론트엔드 모듈에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
본 발명은, 멀티플렉서 또는 고주파 프론트엔드 모듈에 있어서 탄성파 필터를 사용하는 경우에, 동일한 멀티플렉서 또는 고주파 프론트엔드 모듈을 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
도 1a는 실시 형태에 관한 멀티플렉서를 포함하는 통신 장치의 회로 구성도이다.
도 1b는 실시 형태에 관한 멀티플렉서의 삽입 손실(통과 특성)을 나타내는 모식도이다.
도 2는 실시 형태에 관한 멀티플렉서이며, 제1 필터 및 제2 필터를 갖는 멀티플렉서를 도시하는 회로 구성도이다.
도 3은 도 2에 도시하는 멀티플렉서의 제2 필터를 도시하는 모식적 평면도이다.
도 4는 도 2에 도시하는 제2 필터의 IDT부를 모식적으로 도시하는 도면이며, (a)는 평면도, (b)는 단면도이다.
도 5는 비교예에 관한 멀티플렉서의 제2 필터를 도시하는 모식적 평면도이다.
도 6은 제1 필터의 주파수 통과 대역에 있어서의 삽입 손실을 나타내는 도면이다.
도 7은 제1 필터의 주파수 통과 대역에 있어서의, 제2 필터의 리턴 로스를 나타내는 도면이다.
도 8은 실시 형태에 관한 멀티플렉서를 포함하는 고주파 프론트엔드 모듈의 회로 구성도이다.
도 9는 그 밖의 형태에 관한 멀티플렉서의 제2 필터측의 구성을 도시하는 모식적 평면도이다.
이하, 본 발명의 실시 형태에 대해, 실시 형태 및 도면을 사용하여 상세하게 설명한다. 또한, 이하에서 설명하는 실시 형태는, 모두 포괄적 또는 구체적인 예를 나타내는 것이다. 이하의 실시 형태에서 나타나는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치 및 접속 형태 등은 일례이며, 본 발명을 한정하는 취지는 아니다. 이하의 실시 형태에 있어서의 구성 요소 중, 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는, 임의의 구성 요소로서 설명된다. 또한, 도면에 도시되는 구성 요소의 크기 또는 크기의 비는, 반드시 엄밀한 것은 아니다.
(실시 형태)
[1. 멀티플렉서의 전체 구성]
도 1a는, 실시 형태에 관한 멀티플렉서(1)를 포함하는 통신 장치(9)의 회로 구성도이다. 도 1b는, 실시 형태에 관한 멀티플렉서(1)의 삽입 손실(통과 특성)을 나타내는 모식도이다.
통신 장치(9)는, 도 1a에 도시된 바와 같이, 멀티플렉서(1)와, 고주파 신호 처리 회로인 RFIC(Radio Frequency Integrated Circuit)(4)를 구비한다. 멀티플렉서(1)는, 공통 단자(15)를 통해 안테나 소자(2)에 접속된다.
도 1a는, 멀티플렉서(1)의 일례로서, LTE(Long Term Evolution) 규격의 Band25(송신 통과 대역: 1850-1915㎒, 수신 통과 대역: 1930-1995㎒), 및 Band66(송신 통과 대역: 1710-1780㎒, 수신 통과 대역: 2110-2200㎒)에 적용되는 쿼드플렉서를 나타내고 있다.
멀티플렉서(1)는, 송신측 필터(101, 103)와, 수신측 필터(102, 104)와, 공통 단자(15)와, 송신 입력 단자(106, 108)와, 수신 출력 단자(107, 109)를 구비한다. 송신측 필터(101, 103) 및 수신측 필터(102, 104)는, 각각의 인출선이 묶여 공통 단자(15)에 접속되어 있다.
송신측 필터(101, 103) 각각은, RFIC(4)에서 생성된 송신파를, 각각의 송신 입력 단자(106, 108)를 경유하여 입력하고, 각 송신 통과 대역에서 필터링하여 공통 단자(15)로 출력하는 대역 통과 필터이다.
수신측 필터(102, 104) 각각은, 공통 단자(15)로부터 입력된 수신파를 입력하고, 각 수신 통과 대역에서 필터링하여 각각의 수신 출력 단자(107, 109)로 출력하는 대역 통과 필터이다.
여기서, 본 실시 형태의 멀티플렉서(1)의 요지를 파악하기 위해, 도 1a의 멀티플렉서(1)에 포함되는 임의의 2개의 필터에 착안한다. 그리고, 착안한 2개의 필터 각각을, 제1 필터(11) 및 제2 필터(12)라고 칭한다.
도 2는, 제1 필터(11) 및 제2 필터(12)를 포함하는 멀티플렉서(1A)를 도시하는 회로 구성도이다.
도 2에 도시된 바와 같이, 제1 필터(11)는 공통 단자(15)와 제1 단자(16)를 연결하는 경로 상에 배치되어 있다. 제2 필터(12)는, 공통 단자(15)와 제2 단자(17)를 연결하는 경로 상에 배치되어 있다. 적어도, 제1 필터(11)가 공통 단자(15)에 접속되어 필터링을 행하고 있을 때, 제2 필터(12)는 공통 단자(15)에 접속되어 있다.
제2 필터(12)는 통과 대역의 주파수가 제1 필터(11)보다도 높다. 본 실시 형태에서는, 일례로서, 제1 필터(11)를 Band25의 수신 통과 대역(Band25Rx)의 필터로 하고, 제2 필터(12)를 Band66의 수신 통과 대역(Band66Rx)의 필터로 하여 설명한다.
[2. 제2 필터의 IDT부의 구조]
도 3은, 멀티플렉서(1A)의 제2 필터(12)를 도시하는 모식적 평면도이다.
제2 필터(12)는, 종결합형의 탄성파 필터이며, 복수의 IDT부(211, 212, 213, 214 및 215)를 갖고 있다. 또한, 제1 필터(11)는 직렬 공진자 및 병렬 공진자를 갖는 래더형 필터여도 되고, 종결합형의 탄성파 필터여도 된다.
제2 필터(12)를 설명하기 전에, 제2 필터(12)를 구성하는 IDT부(211 내지 215)의 구조에 대해서, IDT부(211 내지 215)와 공통되는 IDT부(22)를 사용하여 설명한다.
도 4는, IDT부(22)를 모식적으로 도시하는 도면이며, (a)는 평면도, (b)는 단면도이다. 또한, IDT부(22)는, 탄성파 필터의 전형적인 구조를 설명하기 위한 것이며, 전극을 구성하는 전극 핑거의 개수나 길이 등은, 이것에 한정되지 않는다.
IDT부(22)는, 빗살 형상을 갖는 IDT(Inter Digital Transducer) 전극(22a 및 22b)으로 구성되어 있다.
도 4의 (a)에 도시한 바와 같이, 압전 기판(326) 상에는, 서로 대향하는 1세트의 IDT 전극(22a 및 22b)이 형성되어 있다. IDT 전극(22a)은, 서로 평행한 복수의 전극 핑거(222a)와, 복수의 전극 핑거(222a)를 접속하는 버스 바 전극(221a)으로 구성되어 있다. 또한, IDT 전극(22b)은 서로 평행한 복수의 전극 핑거(222b)와, 복수의 전극 핑거(222b)를 접속하는 버스 바 전극(221b)으로 구성되어 있다. 복수의 전극 핑거(222a 및 222b)는, 탄성파의 전파 방향과 직교하는 방향을 따라 형성되어 있다. 즉, 전극 핑거(222a 및 222b)는 탄성파의 전파 방향으로 배열되어 형성되어 있다.
또한, 복수의 전극 핑거(222a 및 222b), 그리고 버스 바 전극(221a 및 221b)으로 구성되는 IDT 전극(22a 및 22b)은, 도 4의 (b)에 도시한 바와 같이, 밀착층(323)과 주전극층(324)의 적층 구조로 되어 있다.
밀착층(323)은, 압전 기판(326)과 주전극층(324)의 밀착성을 향상시키기 위한 층이며, 재료로서, 예를 들어 Ti가 사용된다. 밀착층(323)의 막 두께는, 예를 들어 12㎚이다.
주전극층(324)은, 재료로서, 예를 들어 Cu를 1％ 함유한 Al이 사용된다. 주전극층(324)의 막 두께는, 예를 들어 162㎚이다.
보호층(325)은, IDT 전극(22a 및 22b)을 덮도록 형성되어 있다. 보호층(325)은, 주전극층(324)을 외부 환경으로부터 보호하고, 주파수 온도 특성을 조정하고, 및 내습성을 높이는 등을 목적으로 하는 층이며, 예를 들어 이산화규소를 주성분으로 하는 막이다.
압전 기판(326)은, 예를 들어 소정의 커트 각을 갖는 LiTaO3 압전 단결정, LiNbO3 압전 단결정, 또는 압전 세라믹스로 이루어진다.
여기서, IDT부(22)의 설계 파라미터에 대하여 설명한다. 탄성 표면파 공진자의 파장은, 도 4의 (b)에 도시하는 IDT(22)를 구성하는 복수의 전극 핑거(222a 및 222b)의 반복 피치 λ로 규정된다. 또한, IDT 전극의 교차 폭 L은, 도 4의 (a)에 도시하는 바와 같이, IDT 전극(22a)의 전극 핑거(222a)와 IDT 전극(22b)의 전극 핑거(222b)를 탄성파의 전파 방향으로부터 본 경우의 중복되는 전극 핑거 길이이다. 또한, 듀티비 D는, 복수의 전극 핑거(222a 및 222b)의 라인 폭 점유율이며, 복수의 전극 핑거(222a 및 222b)의 라인 폭과 스페이스 폭의 가산값에 대한 당해 라인 폭의 비율이다. 보다 구체적으로는, 듀티비는, IDT 전극(22a 및 22b)을 구성하는 전극 핑거(222a 및 222b)의 라인 폭을 W로 하고, 인접하는 전극 핑거(222a)와 전극 핑거(222b) 사이의 스페이스 폭을 S로 한 경우, W/(W＋S)로 정의된다.
[3. 실시 형태에 있어서의 제2 필터의 구성]
전술한 바와 같이, 제2 필터(12)는, 종결합형의 탄성파 필터이며, 도 3에 도시하는 바와 같이 복수의 IDT부(211 내지 215)를 갖고 있다. 또한, 제2 필터(12)는 반사기(220 및 221)와, 제1 포트(230) 및 제2 포트(240)를 구비하고 있다. 제1 포트(230)는, 공통 단자(15) 및 제2 단자(17) 중, 복수의 IDT부(211 내지 215)로부터 보아 공통 단자(15)측에 설치되어 있다. 제2 포트(240)는, 공통 단자(15) 및 제2 단자(17) 중, 복수의 IDT부(211 내지 215)로부터 보아 제2 단자(17)측에 설치되어 있다.
이 제2 필터(12)에서는, 예를 들어 공통 단자(15)로부터 고주파 신호가 입력되면, 공통 단자(15)와 기준 단자(접지) 사이에서 전위차가 발생하고, 이에 의해, 압전 기판(326)이 변형됨으로써 탄성 표면파가 발생한다. 여기서, IDT부(211 내지 215)의 각각의 전극 핑거의 피치 λ와 통과 대역의 파장을 대략 일치시켜 둠으로써, 제2 필터(12)를 사용하여, 통과시키고자 하는 주파수 성분을 갖는 고주파 신호를 통과시킬 수 있다.
제2 필터(12)의 IDT부(211)는, 서로 대향하는 1세트의 IDT 전극(211a 및 211b)을 갖고 있다. 마찬가지로, IDT부(212 내지 215) 각각은, 서로 대향하는 1세트의 IDT 전극 212a 및 212b와, 213a 및 213b와, 214a 및 214b와, 215a 및 215b를 갖고 있다. IDT부(211 내지 215)는 종결합하도록 탄성파의 전파 방향을 따라 차례로 배치되어 있다. 즉, IDT부(212 및 214)는, IDT부(213)를 상기 전파 방향으로 끼워 넣도록 배치되고, IDT부(211 및 215)는 IDT부(212 내지 214)를 상기 전파 방향으로 끼워 넣도록 배치되어 있다. 반사기(220 및 221)는, IDT부(211 내지 215)를 상기 전파 방향으로 끼워 넣도록 배치되어 있다.
IDT부(212 및 214)는, 제1 포트(230)와 기준 단자(접지) 사이에 병렬 접속되어 있다. 구체적으로는, IDT 전극(212a 및 214a)은, 기준 단자에 접속되어 있다. 또한, IDT 전극(212b 및 214b)은, 제1 포트(230)를 통해, 공통 단자(15) 및 제2 단자(17) 중 공통 단자(15)측에 접속되어 있다.
IDT부(211, 213 및 215)는, 제2 포트(240)와 기준 단자 사이에 병렬 접속되어 있다. 구체적으로는, IDT 전극(211a, 213a 및 215a)은, 기준 단자에 접속되어 있다. 또한, IDT 전극(211b, 213b 및 215b)은, 제2 포트(240)를 통해, 공통 단자(15) 및 제2 단자(17) 중 제2 단자(17)측에 접속되어 있다.
이와 같이 제2 필터(12)에서는, 복수의 IDT부(211 내지 215) 중, 한쪽의 IDT 전극(212b 및 214b)는 공통 단자(15)측에 접속되고, 다른 쪽의 IDT 전극(211b, 213b 및 215b)은 제2 단자(17)측에 접속되어 있다. 즉, 한쪽의 IDT 전극(212b 및 214b)의 접속처는 공통 단자(15)이고, 다른 쪽의 IDT 전극(211b, 213b 및 215b)의 접속처는 제2 단자(17)이다.
여기서, 표 1에, IDT부(211 내지 215)의 설계 파라미터(전극 핑거의 메인 피치 λm, 교차 폭 L, IDT 쌍의 수 N, 듀티비 D)를 나타낸다.
Figure 112017054692020-pat00001
또한, 반사기(220 및 221)의 전극 핑거 피치는 1.855㎛로, IDT부(211 내지 215)의 전극 핑거 메인 피치 λ1 내지 λ5보다 크다.
또한, 표 1에 나타내는 전극 핑거의 메인 피치 λm은, 각각의 IDT 전극(211b 내지 215b)의 중앙부에 있어서의 전극 핑거의 피치이다. 메인 피치 λm은, IDT 전극(211b)을 예로 들어 설명하면, IDT 전극(211b)의 모든 전극 핑거 중 50％ 이상을 차지하는 전극 핑거에 의해 각각 형성되는 피치이다. 종결합형의 탄성파 필터에서는, 이웃에 위치하는 IDT 전극(212b)과의 결합도를 조정하기 위해, IDT 전극(211b)의 양단부에 있어서의 전극 핑거의 피치를 중앙부보다도 작게 하는 경우가 있다. 그로 인해, 전극 핑거의 피치 λ는, IDT 전극(211b) 전체에서 본 경우에, 탄성파의 전파 방향에 있어서의 IDT 전극(211b)의 중앙부와, 양단부에서 상이한 값이 된다. 따라서, 본 실시 형태에서는, IDT 전극(211b 내지 215b)의 전극 핑거의 피치 λ를 비교하는 경우, 메인 피치 λm으로 비교하는 경우도 있다.
본 실시 형태에서는, 표 1에 나타내는 바와 같이, 각각의 전극 핑거의 메인 피치 λm이 이하의 관계를 갖고 있다.
(λ2＝λ4)＜(λ1＝λ5)＜λ3
즉, 공통 단자(15)에 접속되어 있는 한쪽의 IDT 전극(212b, 214b)의 전극 핑거의 메인 피치 λ2, λ4와, 제2 단자(17)에 접속되어 있는 다른 쪽의 IDT 전극(211b, 213b, 215b)의 전극 핑거의 메인 피치 λ1, λ3, λ5가 상이하다.
또한, 복수의 IDT 전극(211b 내지 215b)의 각각의 메인 피치 λ1 내지 λ5 중, 제2 단자(17)에 접속되어 있는 다른 쪽의 IDT 전극(213b)의 전극 핑거의 메인 피치 λ3이, 최대로 되어 있다. 또한, 메인 피치 λ1 내지 λ5 중, 공통 단자(15)에 접속되어 있는 IDT 전극(212b, 214b)의 메인 피치 λ2, λ4가, 최소로 되어 있다.
또한, 본 실시 형태에서는, 한쪽의 IDT 전극(212b, 214b)이 갖는 복수의 전극 핑거의 피치 λ의 총 평균은, 다른 쪽의 IDT 전극(211b, 213b, 215b)이 갖는 복수의 전극 핑거의 피치 λ의 총 평균보다도 작다. 복수의 전극 핑거의 피치 λ의 총 평균은, IDT 전극의 중앙부 및 단부를 포함하는 전극 핑거의 피치 λ를 가중 평균함으로써 구해진다. 본 실시 형태에서는, 한쪽의 IDT 전극(212b, 214b)의 전극 핑거의 피치의 총 평균은 1.789㎛이고, 다른 쪽의 IDT 전극(211b, 213b, 215b)의 전극 핑거의 피치의 총 평균은 1.819㎛이다.
또한, 본 실시 형태에서는, 각각의 IDT 전극(211b 내지 215b)에 있어서, 복수의 전극 핑거의 피치 λ의 평균값을 구한 경우에, 최대의 평균값을 갖는 IDT 전극이, 다른 쪽의 IDT 전극(211b, 213b, 215b) 중 어느 하나 중에 존재한다. 복수의 전극 핑거의 피치 λ의 평균값이라 함은, IDT 전극의 중앙부 및 단부를 포함하는 전극 핑거의 피치 λ의 가중 평균을 IDT 전극마다 구한 값이다. 본 실시 형태에서는, 최대의 평균값을 갖는 IDT 전극은 IDT 전극(213b)이고, 최소의 평균값을 갖는 IDT 전극은 IDT 전극(212b 및 214b)이다.
[4. 비교예에 있어서의 제2 필터의 구성]
도 5는, 비교예에 관한 멀티플렉서의 제2 필터(552)를 나타내는 모식적 평면도이다.
제2 필터(552)는, 도 5에 도시하는 바와 같이, 복수의 IDT부(511 내지 515)와, 반사기(220 및 221)와, 제1 포트(230) 및 제2 포트(240)를 구비하고 있다.
IDT부(511)는, 서로 대향하는 1세트의 IDT 전극(511a 및 511b)을 갖고 있다. 마찬가지로, IDT부(512 내지 515) 각각은, 서로 대향하는 1세트의 IDT 전극 512a 및 512b와, 513a 및 513b와, 514a 및 514b와, 515a 및 515b를 갖고 있다. IDT부(511 내지 515)는, 종결합하도록 탄성파의 전파 방향을 따라 차례로 배치되어 있다.
IDT부(511, 513 및 515)는, 제1 포트(230)와 기준 단자(접지) 사이에 병렬 접속되어 있다. 구체적으로는, IDT 전극(511a, 513a 및 515a)은 기준 단자에 접속되어 있다. 또한, IDT 전극(511b, 513b 및 515b)은, 제1 포트(230)를 통해 공통 단자(15)에 접속되어 있다.
IDT부(512 및 514)는, 제2 포트(240)와 기준 단자 사이에 병렬 접속되어 있다. 구체적으로는, IDT 전극(512a 및 514a)은 기준 단자에 접속되어 있다. 또한, IDT 전극(512b 및 514b)은, 제2 포트(240)를 통해 제2 단자(17)에 접속되어 있다.
이와 같이, 비교예의 제2 필터(552)에서는, 복수의 IDT부(511 내지 515) 중, 한쪽의 IDT 전극(511b, 513b 및 515b)은 공통 단자(15)에 접속되고, 다른 쪽의 IDT 전극(512b 및 514b)은 제2 단자(17)에 접속되어 있다.
여기서, 표 2에, 비교예의 IDT부(511 내지 515)의 설계 파라미터를 나타낸다.
Figure 112017054692020-pat00002
또한, 반사기(220 및 221)의 전극 핑거 피치는 1.861㎛로, IDT부(511)의 전극 핑거 메인 피치 λ1보다 크고, IDT부(513)의 전극 핑거 메인 피치 λ3보다 작다.
비교예에서는, 표 2에 나타내는 바와 같이, 전극 핑거의 메인 피치 λm이 이하의 관계를 갖고 있다.
(λ2＝λ4)＜(λ1＝λ5)＜λ3
비교예에 있어서의 전극 핑거의 메인 피치 λm의 대소 관계는, 실시 형태와 동일하다. 단, 비교예에서는, IDT 전극(511b, 513b, 515b)이 공통 단자(15)에 접속되고, IDT 전극(512b, 514b)이 제2 단자(17)에 접속되어 있는 점에서, 본 실시 형태와 상이하다.
[5. 실시 형태 및 비교예의 주파수 특성]
이하, 본 실시 형태 및 비교예에 있어서의 멀티플렉서의 주파수 특성에 대하여 설명한다.
도 6은, 제1 필터(11)의 주파수 통과 대역에 있어서의 삽입 손실을 나타내는 도면이다. 실시 형태에 대응하는 평가 회로로서는, 도 6의 (a)에 나타내는 바와 같이, 제1 필터(11) 및 제2 필터(12) 중 한쪽의 인출선을 서로 묶은 회로를 사용하였다. 비교예에 대응하는 평가 회로로서는, 실시 형태의 제2 필터(12)를 비교예의 제2 필터(552)로 치환한 회로를 사용하였다.
도 6의 (b)는 1850㎒ 내지 2050㎒에 있어서, 실시 형태 및 비교예의 각각의 삽입 손실(통과 특성)을 나타내는 도면이다. 도 6의 (b)에 나타내는 바와 같이, 비교예에서는, Band25Rx의 대역 내인 1975㎒ 부근에 있어서, 삽입 손실이 크게 되어 있다. 그것에 반해, 실시 형태에서는, 비교예에 비해 1975㎒ 부근에 있어서의 삽입 손실이 작게 되어 있다. 이 차이에 대해서, 도 7을 참조하여 설명한다.
도 7은, 제1 필터(11)의 주파수 통과 대역에 있어서의, 제2 필터(12)(또는 552)의 리턴 로스를 나타내는 도면이다. 실시 형태에 대응하는 평가 회로로서는, 도 7의 (a)에 나타내는 바와 같이, 제1 필터(11) 및 제2 필터(12)의 묶음을 해제하고, 제2 필터(12)만으로 구성되는 회로를 사용하였다. 비교예에 대응하는 평가 회로로서는, 비교예의 제2 필터(552)만으로 구성되는 회로를 사용하였다.
도 7의 (b)는, 1850㎒ 내지 2050㎒에 있어서, 실시 형태 및 비교예의 각각의 리턴 로스를 나타내는 도면이다. 도 7의 (b)에 나타내는 바와 같이, 비교예에서는, Band25Rx의 대역 내인 1975㎒ 부근에 있어서, 리턴 로스가 커지는 불요파가 발생하고 있다. 이것은, 비교예의 제2 필터(552)에 있어서, 1975㎒로 입력된 신호가 충분히 반사되지 않고 일부가 흡수되고 있는 것을 나타내고 있다. 비교예에서는, 이 불요파가 1975㎒ 부근에 존재하기 때문에, 도 6의 (b)에 나타내는 바와 같이, 1975㎒ 부근에 있어서의 삽입 손실이 크게 되어 있다고 생각된다.
그것에 반해, 실시 형태에서는, Band25Rx의 대역 내에 있어서 리턴 로스가 작다. 이것은, IDT 전극(211b 내지 215b)의 전극 핑거의 피치 λ를 바꿈으로써, 제1 필터(11)의 주파수 통과 대역(Band25Rx)에 발생하는 제2 필터(12)의 리턴 로스가 커지는 불요파의 위치를, 통과 대역 밖으로 이동시키고 있기 때문이다. 구체적으로는, 제2 단자(17)에 접속되는 IDT 전극(211b, 213b, 215b)의 전극 핑거의 메인 피치 λm을 크게, 또는 공통 단자(15)에 접속되는 IDT 전극(212b, 214b)의 전극 핑거의 메인 피치 λm을 작게 함으로써, 상기 불요파의 위치를 제1 필터(11)의 통과 대역보다도 고주파측으로 이동시킬 수 있기 때문이다. 이에 의해, 실시 형태의 제2 필터(12)를 사용한 멀티플렉서(1A)에서는, 제1 필터(11)의 통과 대역에 있어서, 삽입 손실이 커지는 것을 억제할 수 있다.
[6. 정리]
이상, 본 실시 형태에 관한 멀티플렉서(1A)는, 공통 단자(15), 제1 단자(16) 및 제2 단자(17)와, 공통 단자(15)와 제1 단자(16)를 연결하는 경로 상에 배치된 제1 필터(11)와, 공통 단자(15)와 제2 단자(17)를 연결하는 경로 상에 배치되고, 제1 필터(11)보다 높은 통과 대역 주파수를 갖는 제2 필터(12)를 구비하고 있다.
제2 필터(12)는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부(211 내지 215)를 갖고 있다. 복수의 IDT부(211 내지 215) 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고, 복수의 IDT부(211 내지 215)를 구성하는 복수의 IDT 전극 중, 한쪽의 IDT 전극(212b, 214b)은, 공통 단자(15) 및 제2 단자(17) 중 공통 단자(15)측에 접속되고, 다른 쪽의 IDT 전극(211b, 213b, 215b)은, 공통 단자(15) 및 제2 단자(17) 중 제2 단자(17)측에 접속되어 있다. 한쪽의 IDT 전극(212b, 214b) 및 다른 쪽의 IDT 전극(211b, 213b, 215b) 각각은, 압전 기판(326)의 표면에 형성되고, 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고 있다. 한쪽의 IDT 전극(212b, 214b)과 다른 쪽의 IDT 전극(211b, 213b, 215b)에서는, 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거의 메인 피치 λm이 상이하고, 다른 쪽의 IDT 전극(211b, 213b, 215b) 중 적어도 하나는, 복수의 IDT 전극(211b 내지 215b) 중 전극 핑거의 메인 피치 λm이 최대이다.
이 구성에 의하면, 제1 필터(11)의 주파수 통과 대역에 발생하는 제2 필터(12)의 리턴 로스가 커지는 불요파의 위치를 제1 필터(11)의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서(1A)에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 한쪽의 IDT 전극(212b, 214b) 중 적어도 하나는, 복수의 IDT 전극(211b 내지 215b) 중 전극 핑거의 메인 피치 λm이 최소여도 된다.
이것에 의하면, 제1 필터(11)의 통과 대역에 발생하는 제2 필터(12)의 리턴 로스가 커지는 불요파의 위치를, 제1 필터(11)의 통과 대역보다도 고주파측이며, 제2 필터(12)의 저주파측 스톱 밴드의 대역 내로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서(1A)에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 본 실시 형태에 관한 멀티플렉서(1A)는, 한쪽의 IDT 전극(212b, 214b)이 갖는 전극 핑거의 피치 λ의 총 평균은, 다른 쪽의 IDT 전극(211b, 213b, 215b)이 갖는 전극 핑거의 피치 λ의 총 평균보다도 작다.
또한, 본 실시 형태에 관한 멀티플렉서(1A)는, 각각의 IDT 전극(211b 내지 215b)에 있어서 전극 핑거의 피치 λ의 평균값을 구한 경우에, 최대의 평균값을 갖는 IDT 전극이 다른 쪽의 IDT 전극(211b, 213b, 215b) 중에 존재한다.
이 구성에 의하면, 제1 필터(11)의 주파수 통과 대역에 발생하는 제2 필터(12)의 리턴 로스가 커지는 불요파의 위치를 제1 필터(11)의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서(1A)에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
(그 밖의 형태 등)
이상, 본 발명의 실시 형태에 관한 멀티플렉서(1, 1A)에 대하여 설명하였지만, 본 발명은 상기 실시 형태에는 한정되지 않는다. 예를 들어, 상기 실시 형태에 다음과 같은 변형을 실시한 형태도, 본 발명에 포함될 수 있다.
도 8은, 멀티플렉서(1B)를 포함하는 고주파 프론트엔드 모듈(8)을 나타내는 회로 구성도이다. 도 8에 나타내는 고주파 프론트엔드 모듈(8)에서는, 입력된 신호를 증폭시키기 위해, 제1 단자(16)와 RFIC(4) 사이, 및 제2 단자(17)와 RFIC(4) 사이에 각각 LNA(Low Noise Amplifier)(3)가 설치되어 있다. 또한, 안테나 소자(2)와의 접속 상태를 전환하기 위해, 제1 필터(11)와 공통 단자(15) 사이, 및 제2 필터(12)와 공통 단자(15) 사이에 멀티 포트 스위치(5)가 설치되어 있다. 멀티 포트 스위치(5)는, 동시에 ON/OFF 할 수 있는 스위치이며, 제1 필터(11)가 공통 단자(15)에 접속되어 있을 때, 즉, 제1 필터(11)가 신호 처리를 하고 있는 경우에, 제2 필터(12)도 공통 단자(15)에 접속되도록 할 수 있다.
이러한 회로 구성을 갖는 고주파 프론트엔드 모듈(8)에 있어서도 상기 실시 형태와 마찬가지로, 멀티플렉서(1A)의 일부로서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 본 실시 형태에서는, 멀티플렉서(1A)의 제1 필터(11) 및 제2 필터(12)의 양쪽이 수신 필터인 예를 설명하였지만, 그것에 한정되지 않고, 양쪽이 송신 필터여도 되고, 한쪽이 수신 필터이고 다른 한쪽이 송신 필터여도 된다. 구체적으로는, Band66Rx의 대역 통과 필터를 제2 필터(12)로 하고, Band25Tx 및 Band66Tx의 대역 통과 필터 중 어느 하나를 제1 필터(11)로 해도 된다. 또한, Band25Rx의 대역 통과 필터를 제2 필터(12)로 하고, Band66Tx 및 Band25Tx의 대역 통과 필터 중 어느 하나를 제1 필터(11)로 해도 된다. 또한, Band25Tx의 통과 대역 필터를 제2 필터(12)로 하고, Band66Tx의 대역 통과 필터를 제1 필터(11)로 해도 된다.
또한, 예를 들어 상기 실시 형태에 다음과 같은 변형을 실시한 형태도, 본 발명에 포함될 수 있다.
도 9는, 그 밖의 형태에 관한 멀티플렉서의 제2 필터(12)측의 구성을 도시하는 모식적 평면도이다.
이 형태에 관한 멀티플렉서에서는, 제2 필터(12)의 한쪽의 IDT 전극(212b, 214b)과 공통 단자(15) 사이에 회로 소자(350)가 접속되어 있다. 구체적으로는, 제1 포트(230)와 공통 단자(15) 사이에, 제2 필터(12)와 상이한 회로 소자(350)가 직렬 접속되어 있다. 이 회로 소자(350)는, 예를 들어 인덕터, 캐패시터, 스위치, LC 공진자 또는 탄성파 공진자 등이다. 예를 들어, LC 공진자 및 탄성파 공진자는, 직렬 공진자여도 되고, 병렬 공진자여도 되고, 직렬 공진자 및 병렬 공진자의 양쪽을 포함하는 공진자여도 된다. 회로 소자(350)는, 주파수 트랩을 위해, 또는 임피던스 정합을 위해 설치되어 있어도 된다.
본 발명에서는, 상기한 바와 같이 한쪽의 IDT 전극(212b, 214b)과 공통 단자(15) 사이에 회로 소자(350)가 접속되어 있는 경우라도, 제1 필터(11)의 주파수 통과 대역에 발생하는 제2 필터(12)의 리턴 로스가 커지는 불요파의 위치를 제1 필터(11)의 통과 대역 밖으로 이동시키는 것이 가능해진다. 이에 의해, 멀티플렉서(1A)에 있어서 탄성파 필터를 사용한 경우에, 동일한 멀티플렉서를 구성하는 다른 필터의 통과 특성을 저하시키는 것을 억제할 수 있다.
또한, 상기 실시 형태에서는, 멀티플렉서(1, 1A), 고주파 프론트엔드 모듈(8)로서, IDT 전극을 갖는 탄성 표면파 필터를 예시하였다. 그러나, 본 발명에 관한 멀티플렉서(1, 1A) 및 고주파 프론트엔드 모듈(8)을 구성하는 각 필터는, 탄성 경계파를 사용한 탄성파 필터여도 된다. 이것에 의해서도, 상기 실시 형태에 관한 멀티플렉서 등이 갖는 효과와 마찬가지의 효과가 발휘된다.
또한, 탄성 표면파 필터를 구성하는 압전 기판(326)은, 고음속 지지 기판과, 저음속막과, 압전막이 이 순서로 적층된 적층 구조여도 된다. 압전막은, 예를 들어 50°Y 커트 X 전반 LiTaO3 압전 단결정 또는 압전 세라믹스(X축을 중심축으로 하고 Y축으로부터 50°회전한 축을 법선으로 하는 면에서 절단한 탄탈산리튬 단결정 또는 세라믹스이며, X축 방향으로 탄성 표면파가 전파되는 단결정 또는 세라믹스)로 이루어진다. 압전막은, 예를 들어 두께가 600㎚이다. 고음속 지지 기판은, 저음속막, 압전막 및 IDT 전극을 지지하는 기판이다. 고음속 지지 기판은, 또한 압전막을 전파하는 표면파나 경계파의 탄성파보다도, 고음속 지지 기판 중의 벌크파의 음속이 고속으로 되는 기판이며, 탄성파를 압전막 및 저음속막이 적층되어 있는 부분에 가두어, 고음속 지지 기판으로부터 하방으로 누설되지 않도록 기능한다. 고음속 지지 기판은, 예를 들어 실리콘 기판이며, 두께는 예를 들어 200㎛이다. 저음속막은, 압전막을 전파하는 탄성파보다도, 저음속막 내의 벌크파의 음속이 저속으로 되는 막이며, 압전막과 고음속 지지 기판 사이에 배치된다. 이 구조와, 탄성파가 본질적으로 저음속인 매질에 에너지가 집중된다고 하는 성질에 의해, 탄성 표면파 에너지의 IDT 전극 밖으로의 누설이 억제된다. 저음속막은, 예를 들어 이산화규소를 주성분으로 하는 막이며, 두께는 예를 들어 670㎚이다. 이 적층 구조에 의하면, 압전 기판(326)을 단층으로 사용하고 있는 구조와 비교하여, 공진 주파수 및 반공진 주파수에 있어서의 Q값을 대폭 높이는 것이 가능해진다. 즉, Q값이 높은 탄성 표면파 공진자를 구성할 수 있으므로, 당해 탄성 표면파 공진자를 사용하여, 삽입 손실이 작은 필터를 구성하는 것이 가능해진다.
본 발명은, 멀티 밴드화 및 멀티 모드화된 주파수 규격에 적용할 수 있는 저손실 멀티플렉서 및 고주파 프론트엔드 모듈로서, 휴대 전화 등의 통신 기기에 널리 이용할 수 있다.
1, 1A, 1B : 멀티플렉서
2 : 안테나 소자
3 : LNA
4 : RFIC(고주파 신호 처리 회로)
5 : 멀티 포트 스위치
8 : 고주파 프론트엔드 모듈
9 : 통신 장치
11 : 제1 필터
12 : 제2 필터
15 : 공통 단자
16 : 제1 단자
17 : 제2 단자
22 : IDT부
22a, 22b : IDT 전극
101, 103 : 송신측 필터
102, 104 : 수신측 필터
106, 108 : 송신 입력 단자
107, 109 : 수신 출력 단자
211, 212, 213, 214, 215 : IDT부
211b, 213b, 215b : 다른 쪽의 IDT 전극
212b, 214b : 한쪽의 IDT 전극
220, 221 : 반사기
221a, 221b : 버스 바 전극
222a, 222b : 전극 핑거
230 : 제1 포트
240 : 제2 포트
326 : 압전 기판
350 : 회로 소자
511, 512, 513, 514, 515 : IDT부(비교예)
511b, 513b, 515b : 한쪽의 IDT 전극(비교예)
512b, 514b : 다른 쪽의 IDT 전극(비교예)
552 : 제2 필터(비교예)
λ : 전극 핑거의 피치
λm, λ1, λ2, λ3, λ4, λ5 : 전극 핑거의 메인 피치

Claims (11)

  1. 공통 단자, 제1 단자 및 제2 단자와,
    상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와,
    상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고,
    상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고,
    상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고,
    상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고,
    상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고,
    상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고,
    상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극은 복수이고, 상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극 중 적어도 하나는 적어도 하나의 다른 상기 다른 쪽의 IDT 전극과 상기 전극 핑거의 메인 피치가 상이하고,
    상기 다른 쪽의 IDT 전극 중 적어도 하나는, 복수의 상기 IDT 전극 중 상기 전극 핑거의 메인 피치가 최대인, 멀티플렉서.
  2. 제1항에 있어서,
    상기 한쪽의 IDT 전극 중 적어도 하나는, 복수의 상기 IDT 전극 중 상기 전극 핑거의 메인 피치가 최소인, 멀티플렉서.
  3. 공통 단자, 제1 단자 및 제2 단자와,
    상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와,
    상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고,
    상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고,
    상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고,
    상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고,
    상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고,
    상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고,
    상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극은 복수이고, 상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극 중 적어도 하나는 적어도 하나의 다른 상기 다른 쪽의 IDT 전극과 상기 전극 핑거의 메인 피치가 상이하고,
    상기 한쪽의 IDT 전극이 갖는 상기 전극 핑거의 피치의 총 평균은, 상기 다른 쪽의 IDT 전극이 갖는 상기 전극 핑거의 피치의 총 평균보다도 작은, 멀티플렉서.
  4. 공통 단자, 제1 단자 및 제2 단자와,
    상기 공통 단자와 상기 제1 단자를 연결하는 경로 상에 배치된 제1 필터와,
    상기 공통 단자와 상기 제2 단자를 연결하는 경로 상에 배치되고, 상기 제1 필터보다 높은 통과 대역 주파수를 갖는 제2 필터를 구비하고,
    상기 제2 필터는, 탄성파 필터이며, 탄성파의 전파 방향을 따라 배치된 복수의 IDT부를 갖고,
    상기 복수의 IDT부 각각은, 서로 대향하는 1세트의 IDT 전극으로 구성되고,
    상기 복수의 IDT부를 구성하는 복수의 상기 IDT 전극 중, 한쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 공통 단자측에 접속되고, 다른 쪽의 IDT 전극이 상기 공통 단자 및 상기 제2 단자 중 상기 제2 단자측에 접속되고,
    상기 한쪽의 IDT 전극 및 상기 다른 쪽의 IDT 전극 각각은, 압전 기판의 표면에 형성되고, 상기 탄성파의 전파 방향으로 배열되는 복수의 전극 핑거를 갖고,
    상기 한쪽의 IDT 전극과 상기 다른 쪽의 IDT 전극에서는, 상기 전극 핑거의 메인 피치가 상이하고,
    상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극은 복수이고, 상기 제2 단자측에 접속된 상기 다른 쪽의 IDT 전극 중 적어도 하나는 적어도 하나의 다른 상기 다른 쪽의 IDT 전극과 상기 전극 핑거의 메인 피치가 상이하고,
    각각의 상기 IDT 전극에 있어서 상기 전극 핑거의 피치의 평균값을 구한 경우에, 최대의 상기 평균값을 갖는 IDT 전극이 상기 다른 쪽의 IDT 전극 중에 존재하는, 멀티플렉서.
  5. 제4항에 있어서,
    각각의 상기 IDT 전극에 있어서 상기 전극 핑거의 피치의 평균값을 구한 경우에, 최소의 상기 평균값을 갖는 IDT 전극이 상기 한쪽의 IDT 전극 중에 존재하는, 멀티플렉서.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 한쪽의 IDT 전극과 상기 공통 단자 사이에, 상기 제2 필터와 상이한 회로 소자가 접속되어 있는, 멀티플렉서.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 필터는, 3 이상의 홀수의 상기 IDT부를 갖고,
    상기 한쪽의 IDT 전극의 수는, 상기 다른 쪽의 IDT 전극의 수보다 적은, 멀티플렉서.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 필터는, 5 이상의 상기 IDT부를 갖는, 멀티플렉서.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는, 서로 수신 필터인, 멀티플렉서.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 필터가 상기 공통 단자에 접속되어 있을 때, 상기 제2 필터가 상기 공통 단자에 접속되어 있는, 멀티플렉서.
  11. 제1항 내지 제5항 중 어느 한 항에 기재된 멀티플렉서를 구비하는, 고주파 프론트엔드 모듈.
KR1020170071719A 2016-06-08 2017-06-08 멀티플렉서 및 고주파 프론트엔드 모듈 KR101949020B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016114557 2016-06-08
JPJP-P-2016-114557 2016-06-08
JPJP-P-2017-075685 2017-04-06
JP2017075685A JP6627816B2 (ja) 2016-06-08 2017-04-06 マルチプレクサおよび高周波フロントエンドモジュール

Publications (2)

Publication Number Publication Date
KR20170138953A KR20170138953A (ko) 2017-12-18
KR101949020B1 true KR101949020B1 (ko) 2019-02-15

Family

ID=60688564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170071719A KR101949020B1 (ko) 2016-06-08 2017-06-08 멀티플렉서 및 고주파 프론트엔드 모듈

Country Status (2)

Country Link
JP (1) JP6627816B2 (ko)
KR (1) KR101949020B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188872B1 (ko) * 2017-12-27 2020-12-11 가부시키가이샤 무라타 세이사쿠쇼 탄성파 필터, 멀티플렉서, 고주파 프론트 엔드 회로 및 통신 장치
WO2019172032A1 (ja) 2018-03-08 2019-09-12 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置
JP6766840B2 (ja) * 2018-03-26 2020-10-14 株式会社村田製作所 マルチプレクサ
JP6835041B2 (ja) * 2018-06-21 2021-02-24 株式会社村田製作所 マルチプレクサ
WO2022145418A1 (ja) * 2020-12-29 2022-07-07 株式会社村田製作所 高周波モジュール、フィルタ装置及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186433A (ja) * 2004-12-24 2006-07-13 Nippon Dempa Kogyo Co Ltd 弾性表面波フィルタ
JP2014007581A (ja) * 2012-06-25 2014-01-16 Nippon Dempa Kogyo Co Ltd 縦結合型弾性表面波フィルタ及び縦続接続型フィルタ
JP2015201808A (ja) * 2014-04-10 2015-11-12 太陽誘電株式会社 マルチプレクサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049558A (ja) * 1998-07-24 2000-02-18 Seiko Epson Corp 弾性表面波フィルタ
US7501917B2 (en) * 2003-11-21 2009-03-10 Panasonic Corporation Surface acoustic wave filter
JP5094074B2 (ja) * 2006-07-27 2012-12-12 京セラ株式会社 弾性表面波素子及び弾性表面波装置
JP5158725B2 (ja) * 2008-04-25 2013-03-06 京セラ株式会社 弾性表面波装置およびそれを用いた通信装置
US8204031B2 (en) * 2008-09-24 2012-06-19 Rockstar Bidco, LP Duplexer/multiplexer having filters that include at least one band reject filter
DE102008052222B4 (de) * 2008-10-17 2019-01-10 Snaptrack, Inc. Antennen Duplexer mit hoher GPS-Unterdrückung
JP2013168692A (ja) * 2010-06-04 2013-08-29 Murata Mfg Co Ltd 弾性波分波器
JP5873294B2 (ja) * 2011-11-01 2016-03-01 太陽誘電株式会社 分波器
WO2013069225A1 (ja) * 2011-11-10 2013-05-16 パナソニック株式会社 弾性波装置
CN103597743B (zh) * 2012-02-15 2016-08-17 天工松下滤波方案日本有限公司 多模式弹性波元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186433A (ja) * 2004-12-24 2006-07-13 Nippon Dempa Kogyo Co Ltd 弾性表面波フィルタ
JP2014007581A (ja) * 2012-06-25 2014-01-16 Nippon Dempa Kogyo Co Ltd 縦結合型弾性表面波フィルタ及び縦続接続型フィルタ
JP2015201808A (ja) * 2014-04-10 2015-11-12 太陽誘電株式会社 マルチプレクサ

Also Published As

Publication number Publication date
KR20170138953A (ko) 2017-12-18
JP2017225109A (ja) 2017-12-21
JP6627816B2 (ja) 2020-01-08

Similar Documents

Publication Publication Date Title
US10530336B2 (en) Elastic wave filter, multiplexer, duplexer, high-frequency front end circuit, and communication device
US11394369B2 (en) Multiplexer, transmission device, reception device, high-frequency front end circuit, communication device and impedance matching method for multiplexer
KR102429897B1 (ko) 멀티플렉서, 고주파 프론트엔드 회로 및 통신 장치
US10601570B2 (en) Multiplexer, radio-frequency front-end circuit, and communication apparatus
CN109286384B (zh) 多工器、高频前端电路以及通信装置
KR101949020B1 (ko) 멀티플렉서 및 고주파 프론트엔드 모듈
JP2017152881A (ja) マルチプレクサ、送信装置および受信装置
CN111448758B (zh) 多工器、高频前端电路以及通信装置
KR102188872B1 (ko) 탄성파 필터, 멀티플렉서, 고주파 프론트 엔드 회로 및 통신 장치
KR20190070277A (ko) 멀티플렉서, 고주파 프론트 엔드 회로 및 통신 장치
US10715111B2 (en) Elastic wave filter device and duplexer
KR102307312B1 (ko) 멀티플렉서, 고주파 프론트 엔드 회로 및 통신 장치
US10148246B2 (en) Multiplexer and radio-frequency (RF) front-end module
KR20190065401A (ko) 필터 장치 및 멀티플렉서
WO2019065863A1 (ja) マルチプレクサ、高周波フロントエンド回路及び通信装置
WO2019065861A1 (ja) マルチプレクサ、高周波フロントエンド回路及び通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant