KR101948167B1 - 액정표시장치용 어레이 기판 - Google Patents
액정표시장치용 어레이 기판 Download PDFInfo
- Publication number
- KR101948167B1 KR101948167B1 KR1020110101355A KR20110101355A KR101948167B1 KR 101948167 B1 KR101948167 B1 KR 101948167B1 KR 1020110101355 A KR1020110101355 A KR 1020110101355A KR 20110101355 A KR20110101355 A KR 20110101355A KR 101948167 B1 KR101948167 B1 KR 101948167B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- gate
- width
- gate electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000004973 liquid crystal related substance Substances 0.000 title description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 52
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 35
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229960001296 zinc oxide Drugs 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 화소영역이 정의된 기판 상에 제 1 폭을 가지며 일방향으로 연장하며 형성된 게이트 배선과; 상기 게이트 배선 자체가 상기 제 1 폭보다 큰 제 2 폭을 이룸으로써 형성된 게이트 전극과; 게이트 절연막을 개재하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 아일랜드 형태의 반도체층과; 상기 반도체층 상부에서 각각 서로 이격하는 끝단이 위치하며, 상기 데이터 배선 자체로 이루어진 소스 전극과, 상기 소스 전극과 마주하며 제 3 폭을 갖는 제 1 영역과 제 2 영역으로 이루어진 드레인 전극을 포함하며, 상기 제 1 영역은 그 내부에 상기 게이트 전극의 측단이 위치함으로써 상기 게이트 전극과 중첩하는 부분과 상기 게이트 전극의 측단 외측에 위치함으로써 상기 게이트 전극과 중첩하지 않는 부분으로 이루어진 것이 특징인 액정표시장치용 어레이 기판을 제공한다.
Description
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 소자 특성 안정성이 우수한 산화물 반도체층을 가지며 게이트 전극과 소스 및 드레인 간의 중첩에 기인하는 기생용량을 억제하여 화질 특성 및 박막트랜지스터의 특성을 향상시킬 수 있는 어레이 기판에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
이러한 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다. 또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
또한, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 최근에는 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(80)을 구비한 박막트랜지스터(Tr)가 개발되었다.
이러한 산화물 반도체층(80)은 오믹콘택층을 형성하지 않아도 되므로 종래의 비정질 실리콘으로 이루어진 액티브층(도 1의 22)을 구비한 어레이 기판(도 1의 11)에서와 같이 유사한 재질인 불순물 비정질 실리콘으로 이루어진 서로 이격하는 오믹콘택층(도 1의 26)을 형성하기 위해 진행하는 건식식각에 노출될 필요가 없으므로 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
한편, 이러한 구성을 갖는 액정표시장치는 최근에는 핸드폰, 개인용 PDA(personal digital assistant) 등의 개인용 휴대 단말기 등에 사용되고 있으며, 이러한 소형의 휴대용 단말기에 이용되는 액정표시장치의 경우, TV나 모니터 등에 구비되는 액정표시장치 대비 상대적으로 그 크기가 작다.
따라서, 동일한 해상도를 구현하는 경우, 표시영역을 구성하는 각 화소영역의 크기가 상대적으로 작아지게 된다.
이러한 구성적 특성에 의해 소형 휴대용 단말기에 이용되는 액정표시장치의 어레이 기판의 경우, 각 화소영역 내에 구비되는 박막트랜지스터가 각 화소영역 내에서 차지하는 비율이 크다.
따라서, 이러한 박막트랜지스터에 있어서 서로 중첩되는 게이트 전극과 소스 및 드레인 전극에 기인한 기생용량의 크기가 상대적으로 커 ΔVp(kick-back 전압 또는 feed-through 전압) 변동량이 커 화소전극의 충전 특성 저감, 플리커, 수직 크로스 토크 및 잔상이 발생됨으로서 화질 특성이 저하되는 문제가 발생되고 있다.
또한, 종래의 액정표시장치용 어레이 기판의 경우, 도 3(종래의 회전한 "U"자 형태의 채널 형태를 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도)에 도시한 바와같이, 박막트랜지스터(UTr)는 채널비를 증가시켜 그 특성 향상을 위해 채널이 "U"자 형태 또는 회전한 "U"자 형태를 이루도록 하고 있는데, 이렇게 "U"자 형태 또는 회전한 "U"자 형태의 채널 구조를 갖도록 하기 위해서는 상대적으로 게이트 전극(73)의 면적이 증가되고 있는 실정이며, 이러한 "U"자 형태의 채널이 구비되는 박막트랜지스터(UTr)를 소형의 휴대용 단말기용 액정표시장치용 어레이 기판에 형성하는 경우, 개구율이 저하되고 있다.
또한, "U"자 형태의 채널 구조를 갖는 박막트랜지스터(UTr)의 경우, 상대적으로 게이트 전극(73)과 소스 및 드레인 전극(85, 86)간의 중첩 면적이 더욱 커지므로 더욱더 이에 기인한 기생용량(Cgs)이 상대적으로 커짐으로써 화질 특성이 더욱 저감되고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층을 구비하면서 소스 및 드레인 전극과 게이트 전극이 중첩하는 면적을 줄여 이에 의한 기생용량을 저감시킴으로서 박막트랜지스터의 특성을 향상시킬 수 있는 산화물 반도체층을 구비한 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상에 제 1 폭을 가지며 일방향으로 연장하며 형성된 게이트 배선과; 상기 게이트 배선 자체가 상기 제 1 폭보다 큰 제 2 폭을 이룸으로써 형성된 게이트 전극과; 게이트 절연막을 개재하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 아일랜드 형태의 반도체층과; 상기 반도체층 상부에서 각각 서로 이격하는 끝단이 위치하며, 상기 데이터 배선 자체로 이루어진 소스 전극과, 상기 소스 전극과 마주하며 제 3 폭을 갖는 제 1 영역과 제 2 영역으로 이루어진 드레인 전극을 포함하며, 상기 제 1 영역은 그 내부에 상기 게이트 전극의 측단이 위치함으로써 상기 게이트 전극과 중첩하는 부분과 상기 게이트 전극의 측단 외측에 위치함으로써 상기 게이트 전극과 중첩하지 않는 부분으로 이루어진 것이 특징이다.
이때, 상기 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 바람직하다.
그리고, 상기 반도체층과 상기 소스 전극 및 드레인 전극 사이에는 아일랜드 형태의 에치스토퍼가 형성된 것이 특징이다.
또한, 상기 게이트 전극 상부에 위치하는 상기 소스 전극과 상기 드레인 전극의 제 1 영역은 곧은 바(bar) 형태를 이룸으로써 상기 반도체층 내부에 형성되는 채널은 "I"자 형태를 이루는 것이 특징이다.
또한, 상기 제 3 폭을 갖는 제 1 영역은 상기 게이트 전극과 중첩하지 않는 부분의 폭은 0보다는 크고, 상기 제 3 폭의 2/3보다는 작거나 같은 크기를 갖는 것이 특징이다.
그리고, 상기 데이터 배선과 소스 전극 및 드레인 전극 위로 상기 드레인 전극의 제 2 영역을 노출시키는 드레인 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 화소전극을 포함할 수 있다.
또한, 상기 화소전극 상부에 형성된 제 2 보호층과; 상기 제 2 보호층 상부에 상기 화소영역에 대응하여 다수의 바(bar) 형태의 제 1 개구를 구비하며 형성된 공통전극을 포함할 수 있으며, 이때, 상기 공통전극에는 상기 소스 전극 및 드레인 전극을 노출시키는 제 2 개구가 구비된 것이 특징이다.
본 발명은, 박막트랜지스터의 채널을 'I'자 형태를 이루도록 하고, 동시에 게이트 배선에서 분기하는 게이트 전극에 있어서 드레인 전극과 중첩하는 면적을 저감시킬 수 있는 형태를 이루도록 함으로서 게이트 전극과 소스 및 드레인 전극의 중첩에 의해 발생되는 기생용량(Cgs)을 줄여 화소전극의 충전 특성을 향상시키며, 박막트랜지스터의 특성과 기생용량에 기인한 수직 크로스 토크와 잔상을 억제하여 화상 품질을 향상시키는 효과가 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 종래의 회전한 "U"자 형태의 채널 형태를 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4는 본 발명에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 5는 비교예로서 일반적인 "I"자 형태의 채널 형태를 갖는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7은 도 4를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 종래의 회전한 "U"자 형태의 채널 형태를 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4는 본 발명에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 5는 비교예로서 일반적인 "I"자 형태의 채널 형태를 갖는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7은 도 4를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4는 본 발명에 따른 산화물 반도체층을 갖는 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 일방향으로 게이트 배선(103)이 형성되어 있으며, 상기 게이트 배선(103)과 교차하여 화소영역(P)을 정의하며 데이터 배선(130)이 형성되어 있다. 이때, 상기 각 화소영역(P)에는 상기 게이트 배선(103)의 일부가 타영역 대비 더 큰 폭을 가져 게이트 전극(105)을 이루고 있다.
또한, 각 화소영역(P) 내부의 상기 게이트 배선(103)과 데이터 배선(130)이 교차하는 부근에는 이들 게이트 배선(103) 및 데이터 배선(130)과 각각 연결되며 스위칭 소자로서 박막트랜지스터(Tr)가 형성되어 있다.
이때, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(103)과 연결된 게이트 전극(105)과, 게이트 절연막(미도시)과, 산화물 반도체층(120)과, 에치스토퍼(125)와, 상기 산화물 반도체층(120)의 일끝단과 접촉하며 상기 데이터 배선(130)과 연결된 소스 전극(133)과, 상기 산화물 반도체층(120)의 타끝단과 접촉하며 상기 소스 전극(133)의 끝단과 이격하며 상기 게이트 배선(103)의 길이 방향에 수직한 방향으로 길이 방향을 이루는 동일한 제 1 폭을 갖는 제 1 영역(136a)을 구비한 드레인 전극(136)으로 이루어지고 있다.
이때, 본 발명의 실시예에 있어 가장 특징적인 구성으로서, 상기 소스 전극(133)은 상기 데이터 배선(130)에서 돌출된 부분없이 상기 데이터 배선(130) 그 자체로 이루어지고 있다는 것과, 상기 게이트 전극(105) 상에서 서로 이격하며 형성되는 상기 소스 전극(133)과 드레인 전극(136)의 제 1 영역(136a)은 곧은 동일한 폭을 갖는 바(bar) 형태를 가지며 동일한 이격간격을 가지며 이격함으로서 "I"자 형태의 채널을 이루고 있다는 것이다.
또한, 본 발명의 실시예에 있어 또 다른 가장 특징적인 구성으로서, 상기 드레인 전극(136)은 화소전극(150)과 접촉시키기 위한 드레인 콘택홀(143)과 대응되는 제 2 영역(136b)과 상기 드레인 콘택홀(143)과 대응되는 제 2 영역(136b)에서 절곡되어 동일한 상기 제 1 폭을 가지며 상기 게이트 배선(103)과 수직한 방향으로 연장하며 형성된 상기 제 1 영역(136a)으로 이루어지고 있으며, 이때, 상기 드레인 전극(136)의 제 1 영역(136a)은 상기 게이트 전극(105)과 중첩하는 부분과 중첩하지 않는 부분으로 이루어지고 있는 것이 특징이다.
즉, 상기 드레인 전극(136)의 제 1 영역(136a)에 대응하는 게이트 전극(105)의 일부 더욱 정확히는 상기 소스 전극(133) 마주하는 드레인 전극(136)의 일측면을 제 1 측면이라 정의하고, 타측면을 제 2 측면이라 정의할 때, 상기 드레인 전극(136)의 제 2 측면에서 상기 드레인 전극(136)의 제 1 영역(136a) 내부로 일정한 제 2 폭에 대응하는 부분의 게이트 전극(105)이 제거된 것이 특징이다.
이때, 상기 제 2 폭은 0보다는 크고, 상기 제 1 폭의 2/3보다는 작거나 같은 크기를 갖는 것이 특징이다.
따라서, 이러한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 상기 박막트랜지스터(Tr)의 채널 영역이 "I"자 형태를 이룸으로써 종래의 "U"자 형태의 채널을 이루는 박막트랜지스터(Tr)를 구비한 어레이 기판 대비 개구율이 향상되는 효과가 있다.
나아가, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 소스 전극(133)이 데이터 배선(130)으로부터 분기한 형태를 갖지 않고 데이터 배선(130) 그 자체로 소스 전극(133)을 이룸으로서 게이트 전극(105)과의 중첩 면적을 저감시키고 있으며, 상기 드레인 전극(136) 중 동일한 폭을 가지며 상기 게이트 배선(103)의 길이 방향에 수직한 방향으로 연장하는 제 1 폭을 갖는 제 1 영역(136a)이 상기 게이트 전극(105)과 중첩되는 부분과 중첩되지 않는 부분을 갖도록 상기 게이트 전극(105)의 일측면이 제거됨으로써 상기 게이트 전극(105)과 드레인 전극(136)의 중첩 영역이 상대적으로 줄어듦으로 해서 기생용량(Cgs)을 저감시키는 효과를 갖는다.
그리고, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 전술한 바와같이, 상기 게이트 전극(105)과 드레인 전극(136), 상기 게이트 전극(105)과 소스 전극(133)의 중첩 면적이 줄어듦으로 인한 기생용량(Cgs) 저감에 의해 각 화소영역(P) 내의 화소전극의 충전특성을 향상시키며, 동시에 ΔVp(kick-back 전압 또는 feed-through 전압) 변동에 의해 발생되는 플리커, 수직 크로스 토크 및 잔상을 저감시킬 수 있으므로 화질 특성을 향상시키는 효과를 갖는다.
도 5는 비교예로서 일반적인 "I"자 형태의 채널 형태를 갖는 액정표시장치용 어레이 기판의 하나의 화소영역(P)에 대한 평면도를 도시한 것이다. 설명의 편의를 위해 본 발명의 실시예에 따른 액정표시장치용 어레이 기판과 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다.
비교예에 따른 어레이 기판의 경우, 상기 소스 전극(233)은 상기 데이터 배선(230)에서 분기한 형태를 이룸으로써 소스 전극(233)과 게이트 전극(205), 소스 전극(233)과 게이트 배선(203)간의 중첩영역이 본 발명 대비 증가하게 됨을 알 수 있으며, 나아가 드레인 전극(236)이 제 1 폭을 갖는 제 1 영역(236a)과, 드레인 콘택홀(243)이 대응되는 제 2 영역(236b)으로 형성되고 있지만, 상기 드레인 전극(236)의 제 1 영역(236a)에 대응해서는 상기 제 1 영역(236a) 전체에 대응되도록 게이트 전극(105)이 형성되고 있음을 알 수 있다.
이 경우, 드레인 전극(236)의 제 1 영역(236a) 전체가 게이트 전극(205)과 중첩함으로써 이들 두 구성 요소간에 발생되는 기생용량(Cgs)은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)보다 큰 값을 가짐을 알 수 있다.
측정결과, 전술한 평면 구조를 갖는 비교예에 따른 액정표시장치용 어레이 기판(201)의 각 화소영역(P) 내에서 게이트 전극(205)과 소스 전극(233), 게이트 전극(205)과 드레인 전극(236)이 중첩하는 면적이 평균적으로 38.54㎛2되고 이에 따른 기생용량(Cgs)은 4.46fF이 되었지만, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)의 경우, 각 화소영역(P) 내에서 게이트 전극(105)과 소스 전극(133), 게이트 전극(105)과 드레인 전극(136)이 중첩하는 면적이 평균적으로 29.39㎛2이 되며 이에 따른 기생용량(Cgs)은 3.40fF이 됨을 알 수 있었다.
따라서, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)이 비교예에 따른 액정표시장치용 어레이 기판(도 5의 201) 대비 24% 정도 기생용량(Cgs)이 저감되는 효과를 가짐을 알 수 있었다.
한편, 이러한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판(101)에는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)의 제 2 영역(136b)과 접촉하며 각 화소영역(P)별로 화소전극(150)이 형성되고 있다.
이때, 상기 어레이 기판(101)에는 상기 화소전극(150)과 대응하여 다수의 바(bar) 형태를 갖는 제 1 개구(op1)와 상기 박막트랜지스터(Tr)에 대응하여 제 2 개구(op2)를 구비한 투명한 공통전극(170)이 더욱 구비됨을 보이고 있지만, 이러한 다수의 제 1 개구(op1) 및 제 2 개구(op2)를 갖는 공통전극은 생략될 수도 있다.
이렇게 다수의 제 1 개구(op1) 및 제 2 개구(op2)를 갖는 공통전극(170)이 구비되는 경우, 상기 어레이 기판(101)은 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판이 되며, 상기 공통전극(170)이 생략되고 화소전극(150)만이 구비되는 경우, 트위스트 네마틱 모드 액정표시장치용 어레이 기판이 될 수 있으며, 상기 화소전극(150)이 각 화소영역(P) 내에서 일정 간격 이격하는 다수의 바(bar) 형태를 가지며, 이러한 바(bar) 형태를 갖는 화소전극(미도시)과 교대하며 다수의 바(bar) 형태를 갖는 공통전극(미도시)이 형성되는 경우 이러한 어레이 기판은 횡전계형 액정표시장치용 어레이 기판을 이룬다.
한편, 도면에 있어서는 상기 공통전극(170) 내부에 구비되는 다수의 바(bar) 형태를 갖는 제 1 개구(op2)는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 형태를 가짐으로써 하나의 화소영역(P) 내에 서로 다른 도메인 영역을 이루도록 하고 있는 것을 일례로 보이고 있지만, 상기 다수의 제 1 개구(op1)는 꺾임부 없이 직선 형태를 이루도록 형성될 수도 있다.
이렇게 하나의 화소영역(P) 내에서 다수의 바(bar) 형태의 제 1 개구(op1)가 방향을 달리하여 형성함으로써 이중 도메인을 구현한 것은 이를 구비한 액정표시장치에 있어 사용자의 시야각에 변화에 따른 색차를 억제하여 표시품질을 향상시키기 위함이다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 단면 구성에 대해 설명한다.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이며, 도 7은 도 4를 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 각 화소영역(P) 내에 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
투명한 절연기판(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 중 선택되는 하나의 금속물질로써 제 1 방향으로 연장하는 게이트 배선(미도시)이 형성되어 있으며, 이와 연결되어 스위칭 영역(TrA)에 게이트 전극(105)이 형성되어 있다.
이때, 상기 게이트 전극(105)은 상기 게이트 배선(미도시)의 일부로서 상기 게이트 배선보다 큰 폭을 갖는 것이 특징이다.
또한, 상기 게이트 배선(미도시) 및 게이트 전극(105) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로서 게이트 절연막(110)이 형성되어 있다.
상기 게이트 절연막(110) 위로 스위칭 영역(TrA)에 있어 상기 게이트 전극(105)에 대응하여 아일랜드 형태로 산화물 반도체 물질인 징크 옥사이드(ZnO) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 산화물 반도체층(120)이 형성되고 있다.
한편, 상기 아일랜드 형태의 산화물 반도체층(120) 상부에는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지며 아일랜드 형태를 갖는 에치스토퍼(125)가 구비되고 있다.
또한, 상기 게이트 절연막(115) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 제 2 방향으로 연장하며 형성되어 있다.
그리고, 상기 에치스토퍼(125) 상부에는 서로 이격하며 소스 전극(133) 및 드레인 전극(136)이 형성되고 있다.
이때, 본 발명의 가장 특징적인 구성으로서 상기 소스 전극(133)은 상기 데이터 배선(130) 자체로 이루어지고 있으며, 상기 드레인 전극(136)은 제 1 폭을 갖는 제 1 영역(136a)과 제 1 영역(136a)에서 절곡되어 드레인 콘택홀(미도시)이 대응되는 제 2 영역(136b)으로 이루어지고 있으며, 상기 제 1 영역(136a)은 그 일부는 상기 게이트 전극(105)과 중첩하지만 또 다른 일부는 상기 게이트 전극(105)이 제거됨으로써 상기 게이트 전극(105)과 중첩하지 않는 것이 특징이다.
이러한 소스 전극(133) 및 드레인 전극(136)과 이들 전극(133, 136)과 중첩하는 게이트 전극(105)의 평면 구성에 대해서는 도 3을 참조하여 상세히 설명하였으므로 생략한다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(105)과, 게이트 절연막(110)과, 산화물 반도체층(120)과, 에치스토퍼(125)와, 이격하는 소스 전극(133) 및 드레인 전극(136)은 박막트랜지스터(Tr)를 이루며, 이때 상기 박막트랜지스터(Tr)는 상기 소스 및 드레인 전극(133, 136)의 평면 구조 특성 상 "I"자 형태의 채널 구조를 이루는 것이 특징이다.
또한, 상기 데이터 배선(130)과, 박막트랜지스터(Tr)를 덮으며 무기절연물질예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 선택되는 하나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로서 기판(101) 전면에 제 1 보호층(140)이 형성되어 있다. 이때 상기 제 1 보호층(140)은 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 제 2 영역(136b)을 노출시키는 드레인 콘택홀(미도시)이 형성되고 있다.
또한, 상기 드레인 콘택홀(미도시)이 구비된 상기 제 1 보호층(140) 위로 각 화소영역(P)별로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(136)과 접촉하며 판 형태의 화소전극(155)이 형성되어 있다.
이러한 단면 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 경우 TN모드 액정표시장치용 어레이 기판을 이루게 된다.
한편, 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)의 경우, 도시한 바와같이, 상기 화소전극(150) 위로 상기 무기절연물질 또는 상기 유기절연물질로써 기판(101) 전면에 제 2 보호층(160)이 형성되어 있으며, 상기 2 보호층(160) 위로 상기 투명도전성 물질로써 화소영역(P)들로 이루어진 표시영역 전면에 대해 판 형태의 공통전극(170)이 형성되어 있다.
상기 공통전극(170)은 각 화소영역(P)에 형성된 각 화소전극(155)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)가 형성되고 있으며, 이때, 상기 바(bar) 형태를 갖는 다수의 제 1 개구(op1)는 각 화소영역(P)의 중앙부를 기준으로 대칭적으로 꺾인 구조를 이룰 수 있다.
한편, 도면에 있어서는 각 화소영역(P)별로 상기 공통전극(170) 내에 바(bar) 형태의 다수의 제 1 개구(op1)가 서로 동일 간격으로 이격하며 3개 구성되어 있는 것으로 도시되고 있지만, 효율적인 프린지 필드 형성을 위해 상기 각 화소영역(P)에 대응되는 다수의 제 1 개구(op1)는 2개 내지 15개 정도의 범위 내에서 적당한 개수로 다양하게 변형되며 형성될 수 있다.
103 : 게이트 배선
105 : 게이트 전극
130 : 데이터 배선
133 : 소스 전극
136 : 드레인 전극
136a : (드레인 전극의)제 1 영역
136b : (드레인 전극의)제 2 영역
143 : 드레인 콘택홀
150 : 화소전극
170 : 공통전극
op1, op2 : 제 1 및 제 2 개구
P : 화소영역
Tr : 박막트랜지스터
105 : 게이트 전극
130 : 데이터 배선
133 : 소스 전극
136 : 드레인 전극
136a : (드레인 전극의)제 1 영역
136b : (드레인 전극의)제 2 영역
143 : 드레인 콘택홀
150 : 화소전극
170 : 공통전극
op1, op2 : 제 1 및 제 2 개구
P : 화소영역
Tr : 박막트랜지스터
Claims (9)
- 화소영역이 정의된 기판 상에 제 1 폭을 가지며 일방향으로 연장하며 형성된 게이트 배선과;
상기 게이트 배선 자체가 상기 제 1 폭보다 큰 제 2 폭을 이룸으로써 형성된 게이트 전극과;
게이트 절연막을 개재하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 아일랜드 형태의 반도체층과;
상기 반도체층 상부에서 각각 서로 이격하는 끝단이 위치하며, 상기 데이터 배선 자체로 이루어진 소스 전극과, 상기 소스 전극과 마주하며 제 3 폭을 갖는 제 1 영역과 제 2 영역으로 이루어진 드레인 전극과;
상기 데이터 배선과 소스 전극 및 드레인 전극 위로 상기 드레인 전극의 제 2 영역을 노출시키는 드레인 콘택홀을 가지며 형성된 제 1 보호층과;
상기 제 1 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 화소전극을 포함하며,
상기 제 1 영역은 상기 게이트 배선의 길이 방향에 수직한 방향으로 길이 방향을 이루며 동일한 상기 제 3 폭을 갖고,
상기 제 1 영역은 그 내부에 상기 게이트 전극의 측단이 위치하여, 상기 제 1 영역의 일부는 상기 게이트 전극과 중첩하고 상기 제1 영역의 나머지는 상기 게이트 전극의 측단 외측에 위치함으로써 상기 게이트 전극과 중첩하지 않으며,
상기 제 2 영역과 반대측에 위치하는 상기 제 1 영역의 하단은 상기 게이트 배선의 내부에 위치하는 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 반도체층은 산화물 반도체 물질인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 반도체층과 상기 소스 전극 및 드레인 전극 사이에는 아일랜드 형태의 에치스토퍼가 형성된 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 게이트 전극 상부에 위치하는 상기 소스 전극과 상기 드레인 전극의 제 1 영역은 곧은 바(bar) 형태를 이룸으로써 상기 반도체층 내부에 형성되는 채널은 "I"자 형태를 이루는 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 제 3 폭을 갖는 제 1 영역은 상기 게이트 전극과 중첩하지 않는 부분의 폭은 0보다는 크고, 상기 제 3 폭의 2/3보다는 작거나 같은 크기를 갖는 것이 특징인 액정표시장치용 어레이 기판.
- 삭제
- 제 1 항에 있어서,
상기 화소전극 상부에 형성된 제 2 보호층과;
상기 제 2 보호층 상부에 상기 화소영역에 대응하여 다수의 바(bar) 형태의 제 1 개구를 구비하며 형성된 공통전극을 포함하는 액정표시장치용 어레이 기판.
- 제 7 항에 있어서,
상기 공통전극에는 상기 소스 전극 및 드레인 전극을 노출시키는 제 2 개구가 구비된 것이 특징인 액정표시장치용 어레이 기판. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110101355A KR101948167B1 (ko) | 2011-10-05 | 2011-10-05 | 액정표시장치용 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110101355A KR101948167B1 (ko) | 2011-10-05 | 2011-10-05 | 액정표시장치용 어레이 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130037036A KR20130037036A (ko) | 2013-04-15 |
| KR101948167B1 true KR101948167B1 (ko) | 2019-02-15 |
Family
ID=48438161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110101355A KR101948167B1 (ko) | 2011-10-05 | 2011-10-05 | 액정표시장치용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101948167B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102080485B1 (ko) * | 2013-12-17 | 2020-02-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 |
| CN109148477B (zh) * | 2018-07-20 | 2020-10-30 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及显示面板 |
-
2011
- 2011-10-05 KR KR1020110101355A patent/KR101948167B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130037036A (ko) | 2013-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
| KR101951296B1 (ko) | 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 | |
| KR102098220B1 (ko) | 표시장치용 표시패널 | |
| US9018038B2 (en) | Array substrate for liquid crystal display and method for manufacturing the same | |
| KR101414043B1 (ko) | 박막 트랜지스터 기판 | |
| US8932902B2 (en) | Thin film transistor substrate having metal oxide semiconductor and method for manufacturing the same | |
| CN106483726B (zh) | 薄膜晶体管阵列基板及制作方法和液晶显示面板 | |
| KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR102374749B1 (ko) | 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101389923B1 (ko) | 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 | |
| KR101948167B1 (ko) | 액정표시장치용 어레이 기판 | |
| US20140078436A1 (en) | Pixel structure for liquid crystal display, array substrate and liquid crystal display | |
| US9001298B1 (en) | Pixel structure, display panel and manufacturing method of pixel structure | |
| KR20090070286A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| US20120161134A1 (en) | Thin film transistor and flat display device | |
| KR20150072118A (ko) | 콘택홀 형성 방법 및 이를 적용한 어레이 기판 | |
| KR20150037302A (ko) | 액정표시장치용 어레이 기판 | |
| KR20090129606A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20120058231A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR20120124292A (ko) | 박막트랜지스터 및 그를 포함하는 트랜지스터 어레이 기판 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101136269B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조 방법 | |
| KR20090060082A (ko) | 액정 표시 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |