KR101942733B1 - 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치 - Google Patents

팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치 Download PDF

Info

Publication number
KR101942733B1
KR101942733B1 KR1020170049110A KR20170049110A KR101942733B1 KR 101942733 B1 KR101942733 B1 KR 101942733B1 KR 1020170049110 A KR1020170049110 A KR 1020170049110A KR 20170049110 A KR20170049110 A KR 20170049110A KR 101942733 B1 KR101942733 B1 KR 101942733B1
Authority
KR
South Korea
Prior art keywords
connection
semiconductor chip
connection member
package
semiconductor
Prior art date
Application number
KR1020170049110A
Other languages
English (en)
Other versions
KR20180102972A (ko
Inventor
차주익
조정현
백용호
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Publication of KR20180102972A publication Critical patent/KR20180102972A/ko
Application granted granted Critical
Publication of KR101942733B1 publication Critical patent/KR101942733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 개시는 관통홀을 갖는 제1연결부재, 상기 관통홀에 배치된 전자부품, 상기 제1연결부재 및 상기 전자부품의 적어도 일부를 봉합하는 봉합재, 및 상기 제1연결부재 및 상기 전자부품 상에 배치된 제2연결부재를 포함하며, 상기 제1연결부재 및 상기 제2연결부재는 상기 전자부품과 전기적으로 연결된 재배선층을 각각 포함하며, 상기 전자부품 중 적어도 하나는, 상기 봉합재 및 상기 적어도 하나의 전자부품과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는 도체를 통하여 상기 제1연결부재와 전기적으로 연결된, 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치에 관한 것이다.

Description

팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치{FAN-OUT SEMICONDUCTOR PACKAGE AND PACKAGE ON PACKAGE DEVICE COMPRISING THE SAME}
본 개시는 반도체 패키지, 예를 들면, 접속단자를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지와, 이를 포함하는 패키지 온 패키지 장치에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 반도체 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 공정 간소화가 가능하며 신호 특성을 개선할 수 있는 새로운 구조의 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 일반적인 백사이드 재배선층이 아닌 별도의 도체를 통하여 전자부품과 재배선층을 새로운 형태로 전기적으로 연결하는 것이다.
예를 들면, 본 개시를 통하여 제안하는 일례에 따른 팬-아웃 반도체 패키지는 관통홀을 갖는 제1연결부재, 상기 관통홀에 배치된 전자부품, 상기 제1연결부재 및 상기 전자부품의 적어도 일부를 봉합하는 봉합재, 및 상기 제1연결부재 및 상기 전자부품 상에 배치된 제2연결부재를 포함하며, 상기 제1연결부재 및 상기 제2연결부재는 상기 전자부품과 전기적으로 연결된 재배선층을 각각 포함하며, 상기 전자부품 중 적어도 하나는, 상기 봉합재 및 상기 적어도 하나의 전자부품과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는 도체를 통하여 상기 제1연결부재와 전기적으로 연결된 것일 수 있다.
또한, 본 개시를 통하여 제안하는 일례에 따른 패키지 온 패키지 장치는 관통홀을 갖는 제1연결부재, 상기 제1연결부재의 관통홀에 배치되며 제1접속패드를 갖는 제1반도체칩, 상기 제1연결부재의 관통홀의 상기 제1반도체칩 상에 스택되며 제2접속패드를 갖는 제2반도체칩, 상기 제1연결부재와 상기 제1반도체칩과 상기 제2반도체칩의 적어도 일부를 봉합하는 봉합재, 상기 제2반도체칩 및 상기 봉합재와 접하는 도체, 및 상기 제1연결부재 및 상기 제1반도체칩 상에 배치된 제2연결부재를 포함하며, 상기 제2접속패드 및 상기 제1연결부재는 상기 도체를 통하여 전기적으로 연결되며, 상기 제1접속패드 및 상기 제1연결부재는 상기 제2연결부재를 통하여 전기적으로 연결된, 팬-아웃 형태의 제1반도체 패키지; 및 관통홀을 갖는 제3연결부재, 상기 제3연결부재의 관통홀에 배치되며 제4접속패드를 갖는 제4반도체칩, 상기 제3연결부재 및 상기 제4반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제3연결부재 및 상기 제4반도체칩 상에 배치된 제4연결부재를 포함하며, 상기 제4접속패드 및 상기 제3연결부재는 상기 제4연결부재를 통하여 전기적으로 연결된, 팬-아웃 형태의 제2반도체 패키지; 를 포함하며, 상기 제1반도체 패키지는 상기 제2반도체 패키지의 상부에 적층되며, 상기 제2연결부재 및 상기 제3연결부재가 접속단자를 통하여 전기적으로 연결된 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 공정 간소화가 가능하며 신호 특성을 개선할 수 있는 새로운 구조의 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도 11(a) 내지 (c)는 도 9의 팬-아웃 반도체 패키지의 A 영역의 다양한 형태를 개략적으로 나타낸 확대도다.
도 12는 패키지-온-패키지 장치의 일례를 개략적으로 나타낸 단면도다.
도 13a 및 도 13b는 도 12의 패키지-온-패키지 장치의 제1반도체 패키지의 다양한 변형 예를 개략적으로 나타낸 단면도다.
도 14a 및 도 14b는 도 12의 패키지-온-패키지 장치의 제2반도체 패키지의 다양한 변형 예를 개략적으로 나타낸 단면도다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 16는 도 15의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 도 17의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도 19는 도 17의 팬-아웃 반도체 패키지의 변형 예를 개략적으로 나타낸 단면도다.
도 20은 도 17의 팬-아웃 반도체 패키지의 다른 변형 예를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 마더보드(1010)를 수용한다. 마더보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 마더보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1121, 122, 123) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1121, 122, 123) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2121, 122, 123)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2121, 122, 123)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2121, 122, 123)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2121, 122, 123)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2121, 122, 123) 상에 반도체칩(2121, 122, 123)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 공정 간소화가 가능하며 신호 특성을 개선할 수 있는 새로운 구조의 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치된 제1반도체칩(121), 제1반도체칩(121)의 상면에 연결된 제1도체(121B), 제1연결부재(110)의 관통홀(110H)에 제1반도체칩(121)과 나란하게 배치된 제2반도체칩(122), 제2반도체칩(122)의 하면에 연결된 제2도체(122B), 제1연결부재(110)의 관통홀(110H)의 제2반도체칩(122) 상에 스택된 제3반도체칩(123), 제3반도체칩(123)의 상면에 연결된 제3도체(123B), 제1연결부재(110)와 제1반도체칩(121)과 제2반도체칩(122)과 제3반도체칩(123)의 적어도 일부를 봉합하는 제1봉합재(130), 및 제1연결부재(110)와 제1반도체칩(121)과 제2반도체칩(122)의 하면 상에 배치된 제2연결부재(140)를 포함한다. 제1연결부재(110)는 재배선층(112a, 112b)을 포함한다. 제2연결부재(140) 역시 재배선층(142)을 포함한다. 제1연결부재(110)의 재배선층(112a, 112b)과 제2연결부재(140)의 재배선층(142)은 전기적으로 연결된다. 제1연결부재(110)의 재배선층(112b)은 제1도체(121B)를 통하여 제1반도체칩(121)과 전기적으로 연결된다. 제1연결부재(110)의 재배선층(112b)은 제3도체(123B)를 통하여 제3반도체칩(123)과 전기적으로 연결된다. 제2연결부재(140)의 재배선층(142)은 제2도체(122B)를 통하여 제2반도체칩(122)과 전기적으로 연결된다.
한편, 다수의 반도체칩을 포함하는 반도체 패키지의 경우 패키지의 소형화 등의 이유로 이들 반도체칩들을 상하로 적층하여 배치하는 경우가 많다. 이 경우 상부에 적층된 반도체칩의 전기적인 연결 등을 위해서 일반적으로 백사이드 재배선층을 형성하는 것이 요구되고 있다. 그러나, 백사이드 재배선층은 그 구현 방법이 어렵다는 단점이 있으며, 특히 이를 구현하는데 공정 비용이 많이 발생하게 된다. 또한, 백사이드 재배선층을 거치게 되는 경우 신호 거리가 상당하기 때문에, 신호 전달 과정에서 신호 로스가 발생할 가능성이 높아진다.
반면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 다수의 칩을 배치하는 경우에도 백사이드 재배선층을 구현하지 않고 전기적인 연결을 구현할 수 있다. 구체적으로, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110)를 포함하며, 이러한 관통홀(110H)에 다수의 반도체칩들(121, 122, 123)이 배치된다. 이때, 제1연결부재(110)는 재배선층(112a, 112b)을 포함하며, 제1반도체칩(121) 및 제3반도체칩(123)은 각각 백사이드 재배선층이 아닌 제1도체(121B) 및 제2도체(123B)를 통하여 제1연결부재(110)의 재배선층(112b)과 전기적으로 연결된다. 또한, 제2반도체칩(122)은 제2도체(122B)를 통하여 제2연결부재(140)의 재배선층(142)과 전기적으로 연결된다. 제1연결부재(110)의 재배선층(112a, 112b)은 제2연결부재(140)의 재배선층(142)과 전기적으로 연결되는바, 제1반도체칩(121)과 제3반도체칩(123)은 제2반도체칩(122)과도 전기적으로 연결될 수 있다. 이와 같이, 일례에 따른 팬-아웃 반도체 패키지(100A)는 백사이드 재배선층을 형성하지 않고도 전기적인 연결이 가능하며, 따라서 공정 간소화가 가능하고, 신호 거리 최소화로 신호 특성 역시 개선할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(110)는 재배선층(112a, 112b)을 포함하는바 제2연결부재(140)의 설계 자유도를 향상시킬 수 있다. 필요에 따라서는, 이를 구성하는 절연층(111)의 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있다. 즉, 제1연결부재(110)는 지지부재로 역할 할 수 있다. 또한, 제1연결부재(110)는 제1봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수도 있다. 제1연결부재(110)에 의하여 일례에 따른 팬-아웃 반도체 패키지(100A)가 패키지 온 패키지 장치에도 활용될 수 있다. 제1연결부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체칩(121, 122, 123)이 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(121, 122, 123)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(110)는 제2연결부재(140)와 접하는 절연층(111), 제2연결부재(140)와 접하며 절연층(111)에 매립된 제1재배선층(112a), 및 절연층(111)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b)을 포함한다. 제1재배선층(112a) 및 제2재배선층(112b)은 절연층(111)을 관통하는 비아(113)를 통하여 전기적으로 연결된다. 절연층(111)의 하면은 제1재배선층(112a)의 하면과 단차를 가질 수 있다. 제1재배선층(112a)이 절연층(111) 내부로 리세스되어 절연층(111)의 하면과 제1재배선층(112a)의 하면이 단차를 가지는 경우, 제1봉합재(130) 형성물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다. 제1연결부재(110)의 재배선층(112a, 112b)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 즉, 제1연결부재(110)의 재배선층(112a, 112b)은 보다 큰 스케일의 공정으로 형성할 수 있으며, 박형화가 요구되는 제2연결부재(140)의 재배선층(142)은 보다 작은 스케일의 공정으로 형성할 수 있다.
절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(112a, 112b)은 반도체칩(121, 122, 123)의 접속패드(121P, 122P, 123P)를 재배선할 수 있다. 또한, 반도체칩(121, 122, 123) 사이의 전기적인 연결 경로를 제공할 수 있다. 재배선층(112a, 112b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113)는 서로 다른 층에 형성된 재배선층(112a, 112b)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 비아(113)를 위한 홀을 형성할 때 제1재배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 비아(113)는 제2재배선층(112b)의 패드 패턴과 일체화될 수 있다.
반도체칩(121, 122, 123)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 컨트롤러, 메모리 등일 수 있다. 즉, 제한되지 않는 일례로써, 제1반도체칩(121)이 컨트롤러(Ctrl)이고, 제2반도체칩(122)이 낸드(NAND)이고, 제3반도체칩(123)이 디램(DRAM)일 수 있으나, 이에 한정되는 것은 아니다. 제2반도체칩(122)과 제3반도체칩(123)은 서로의 비활성면이 마주하도록 부착될 수 있으며, 부착은 에폭시 접착제나 다이부착필름(DAF: Die Attached Film) 등의 공지의 접속부재(125)를 매개로 부착될 수 있으나, 이에 한정되는 것은 아니다. 한편, 도면에서는 반도체칩(121, 122, 123)이 모두 배치된 것으로 도시하였으나, 경우에 따라서는 반도체 패키지(100A)가 제1반도체칩(121)만 포함할 수도 있고, 제2반도체칩(122) 및 제3반도체칩(123)만 포함할 수도 있다.
반도체칩(121, 122, 123)은 각각 액티브 웨이퍼를 기반으로 형성된 집적회로(IC: Integrated Circuit)일 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체칩(121, 122, 123)은 각각 접속패드(121P, 122P, 123P)를 가진다. 일반적으로, 접속패드(121P, 122P, 123P)가 배치된 면이 활성면, 그 반대면은 비활성면이라 하지만, 경우에 따라서는 이들의 경계가 모호할 수 있다. 접속패드(121P, 122P, 123P)는 알루미늄(Al) 등의 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 바디 상에는 접속패드(121P, 122P, 123P)를 노출시키는 패시베이션막(미도시)이 형성될 수도 있으며, 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 필요에 따라서는, 반도체칩(121, 122, 123)의 활성면 상에 1차적으로 각각의 접속패드(121P, 122P, 123P)를 재배선하기 위한 재배선층(미도시)이 형성될 수 있다. 즉, 각각의 도체(121B, 122B, 123B)는 이러한 재배선층(미도시)과 연결될 수 있다.
도체(121B, 122B, 123B)는 반도체칩(121, 122, 123) 각각의 접속패드(121P, 122P, 123P)와 연결되며, 이들을 제1연결부재(110)의 제2재배선층(112b) 또는 제2연결부재(140)의 재배선층(142)과 전기적으로 연결한다. 도체(121B, 122B, 123B)는 공지의 도전성 물질로 구성될 수 있다. 예컨대, 도체(121B, 122B, 123B)는 각각 알루미늄(Al), 주석(Sn), 니켈(Ni), 납(Pb), 아연(Zn), 실리콘(Si), 철(Fe), 망간(Mn) 중 둘 이상을 포함하는 합금을 포함하는 범프(Bump)일 수 있으며, 이 경우 도체(121B, 122B, 123B)의 강도를 개선할 수 있다. 필요에 따라서는, 제2도체(122B)는 생략될 수도 있다. 한편, 제2도체(122B)는 제2반도체칩(122)과 제1봉합재(130)와 접하며, 제3도체(123B)는 제3반도체칩(123)과 제1봉합재(130)와 접한다. 이때, 제2도체(122B)는 제1연결부재(110)의 재배선층(122b)과 동일 레벨에 위치할 수 있다. 또한, 제3도체(123B)는 제1연결부재(110)의 재배선층(122b)과 동일 레벨에 위치할 수 있다. 본 명세서에서, 동일 레벨에 위치한다는 것은, 대략 해당 구성요소들이 실질적으로 동일한 수평면에 존재하는 것을 의미하며, 반드시 이들 구성요소들이 완전히 동일한 수평면에 존재해야 하는 것을 의미하는 것은 아니다. 즉, 이들 구성요소들 각각의 상면 및 하면은 서로 미세한 단차를 가질 수 있다. 상술한 바와 같이, 제2접속패드(122P)와 제1연결부재(110)는 제2도체(122B)를 통하여 전기적으로 연결되고, 제3접속패드(123P)와 제1연결부재(110)는 제3도체(123B)를 통하여 전기적으로 연결되며, 제1접속패드(121P)와 제1연결부재(110)는 제2연결부재(140)를 통하여 전기적으로 연결된다.
제1봉합재(130)는 제1연결부재(110), 반도체칩(121, 122, 123) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1연결부재(110), 반도체칩(121, 122, 123) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제1봉합재(130)는 제1연결부재(110) 및 반도체칩(121, 122, 123)의 상면을 덮을 수 있으며, 관통홀(110H)의 벽면과 반도체칩(121, 122, 123)의 측면 사이의 공간을 채울 수 있다. 제1봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 제1봉합재(130)는 필요에 따라서 복수의 봉합재로 구성될 수도 있다.
제1봉합재(130)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제2연결부재(140)는 반도체칩(121, 122, 123)의 접속패드(121P, 122P, 123P)를 재배선할 수 있다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(121, 122, 123)의 접속패드(121P, 122P, 123P)가 재배선 될 수 있으며, 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 제1연결부재(110) 및 반도체칩(121, 122, 123)의 하면 상에 배치된 절연층(141), 절연층(141)의 하면 상에 배치된 재배선층(142), 절연층(141)을 관통하며 재배선층(142)과 도체(122B)를 연결하는 비아(143)를 포함한다. 필요에 따라서는 보다 많은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID(Photo Imagable　Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 각각 감광성 절연층일 수 있다. 절연층(141)이 감광성의 성질을 가지는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다.
재배선층(142)은 실질적으로 접속패드(121P, 122P, 123P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(143)는 서로 다른 층에 형성된 재배선층(142), 범프(122B) 등을 전기적으로 연결시키며, 그 결과 제2연결부재(140) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 제2연결부재(140)의 재배선층(142)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 또는, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 다른 반도체 패키지 상에 실장될 수 있으며, 이 경우 패키지-온-패키지 장치가 제조될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 접속패드(121P, 122P, 123P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(170)가 솔더볼인 경우, 접속단자(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다. 접속단자(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(121, 122, 123)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
필요에 따라서는, 제1봉합재(130) 상에 패시베이션층(180)을 더 배치할 수 있다. 패시베이션층(180) 의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 관통홀(110H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다.
도 11(a) 내지 (c)는 도 9의 팬-아웃 반도체 패키지의 A 영역의 다양한 형태를 개략적으로 나타낸 확대도다.
도 11(a)를 참조하면, 제3반도체칩(123)의 접속패드(123P)는 제3반도체칩(123)의 상면에 배치될 수 있다. 제3도체(123B)는 제3반도체칩(123)의 상면의 접속패드(123P)와 연결될 수 있으며, 필요에 따라서는 제3도체(123B)와 접속패드(123P) 사이에 접속패드(123P)를 재배선하는 재배선층(미도시)이 형성되어 있을 수도 있다. 제3도체(123B)는 제1연결부재(110)의 제2재배선층(112b)과 직접 연결될 수 있다.
도 11(b)를 참조하면, 제3반도체칩(123)의 접속패드(123P)는 제3반도체칩(123)의 측면에 배치될 수 있다. 제3도체(123B)는 제3반도체칩(123)의 측면의 접속패드(123P)와 연결될 수 있으며, 필요에 따라서는 제3도체(123B)와 접속패드(123P) 사이에 접속패드(123P)를 재배선하는 재배선층(미도시)이 형성되어 있을 수도 있다. 제3도체(123B)는 제1연결부재(110)의 제2재배선층(112b)과 직접 연결될 수 있다.
도 11(c)를 참조하면, 제3반도체칩(123)의 접속패드(123P)는 제3반도체칩(123)의 상면에 배치될 수 있다. 제3도체(123B)는 제3반도체칩(123)의 상면의 접속패드(123P)와 연결될 수 있으며, 필요에 따라서는 제3도체(123B)와 접속패드(123P) 사이에 접속패드(123P)를 재배선하는 재배선층(미도시)이 형성되어 있을 수도 있다. 제3도체(123B)는 제1연결부재(110)의 제2재배선층(112b)과 별도의 도금층(C)을 매개로 연결될 수 있다. 도금층(C)은 공지의 도전성 물질, 예컨대 니켈(Ni) 등을 포함할 수 있다.
한편, 도면에서는 제3반도체칩(123)의 접속패드(123P)와 제3도체(123B)와 제1연결부재(110)의 제2재배선층(112b)의 연결 형태만을 도시하였으나, 이러한 연결 형태는 제1반도체칩(121)의 접속패드(121P)와 제1도체(121B)와 제1연결부재(110)의 제2재배선층(112b)의 연결에도 동일하게 적용될 수 있다. 또한, 이들 변형 예들의 연결 형태가 적절히 조합될 수도 있음은 물론이다.
도 12는 패키지-온-패키지 장치의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 패키지-온-패키지 장치(300A)는 팬-아웃 형태의 제1반도체 패키지(100A) 및 제2반도체 패키지(200A)를 포함한다. 제1반도체 패키지(100A)는 제2반도체 패키지(200A) 상부에 적층된다. 제1반도체 패키지(100A)의 제2연결부재(140) 및 제2반도체 패키지(200A)의 후술하는 제3연결부재(210)는 접속단자(170)를 통하여 전기적으로 연결될 수 있다. 따라서, 제1반도체 패키지(100A)와 제2반도체 패키지(200A)가 전기적으로 연결될 수 있다. 제1반도체 패키지(100A)는 상술한 일례에 따른 팬-아웃 반도체 패키지(100A)일 수 있으며, 따라서 이하에서는 제2반도체 패키지(200A)에 대하여 설명한다.
제2반도체 패키지(200A)는 관통홀(210H)을 갖는 제3연결부재(210), 제3연결부재(210)의 관통홀(210H)에 배치된 제4반도체칩(221), 제3연결부재(210)의 관통홀(210H)에 제4반도체칩(221)과 나란하게 배치된 제5반도체칩(222), 제3연결부재(210)와 제4반도체칩(221)과 제5반도체칩(222)의 적어도 일부를 봉합하는 제2봉합재(230), 및 제3연결부재(210)와 제4반도체칩(221)과 제5반도체칩(222)의 하면 상에 배치된 제4연결부재(240)를 포함한다. 제3연결부재(210)는 제4반도체칩(221) 및 제5반도체칩(222)과 전기적으로 연결된 재배선층(212a, 212b)을 포함한다. 제4연결부재(240) 역시 제4반도체칩(221) 및 제5반도체칩(222)과 전기적으로 연결된 재배선층(242)을 포함한다. 제4반도체칩(221) 및 제5반도체칩(222)은 제4연결부재(240)의 재배선층(242)을 통하여 전기적으로 연결된다.
제3연결부재(210)는 재배선층(212a, 212b)을 포함하는바 제4연결부재(240)의 설계 자유도를 향상시킬 수 있다. 필요에 따라서는, 이를 구성하는 절연층(211)의 구체적인 재료에 따라 패키지(200A)의 강성을 보다 개선시킬 수 있으며, 제2봉합재(230)의 두께 균일성 확보 등의 역할을 수행할 수도 있다. 제3연결부재(210)에 의하여 제2반도체 패키지(200A)가 패키지 온 패키지 장치(300A)에도 활용될 수 있다. 제3연결부재(210)는 관통홀(210H)을 가진다. 관통홀(210H) 내에는 반도체칩(221, 222)이 제3연결부재(210)와 소정거리 이격 되도록 배치된다. 반도체칩(221, 222)의 측면 주위는 제3연결부재(210)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제3연결부재(210)는 제4연결부재(240)와 접하는 절연층(211), 제4연결부재(240)와 접하며 절연층(211)에 매립된 제1재배선층(212a), 및 절연층(211)의 제1재배선층(212a)이 매립된측의 반대측 상에 배치된 제2재배선층(212b)을 포함한다. 제1재배선층(212a) 및 제2재배선층(212b)은 절연층(211)을 관통하는 비아(213)를 통하여 전기적으로 연결된다. 절연층(211)의 하면은 제1재배선층(212a)의 하면과 단차를 가질 수 있다. 제1재배선층(212a)이 절연층(211) 내부로 리세스되어 절연층(211)의 하면과 제1재배선층(212a)의 하면이 단차를 가지는 경우, 제2봉합재(230) 형성물질이 블리딩되어 제1재배선층(212a)을 오염시키는 것을 방지할 수 있다. 제3연결부재(210)의 재배선층(212a, 112b)의 두께는 제4연결부재(240)의 재배선층(242)의 두께보다 두꺼울 수 있다. 즉, 제3연결부재(210)의 재배선층(212a, 112b)은 보다 큰 스케일의 공정으로 형성할 수 있으며, 박형화가 요구되는 제4연결부재(240)의 재배선층(242)은 보다 작은 스케일의 공정으로 형성할 수 있다.
절연층(211)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(212a, 212b)은 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선할 수 있다. 또한, 패키지-온-패키지 장치(300A) 내의 전기적인 연결 경로를 제공할 수 있다. 재배선층(212a, 212b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(212a, 212b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 접속단자 패드 등을 포함할 수 있다.
비아(213)는 서로 다른 층에 형성된 재배선층(212a, 212b)을 전기적으로 연결시키며, 그 결과 제3연결부재(210) 내에 전기적 경로를 형성시킨다. 비아(213) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(213)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 비아(213)를 위한 홀을 형성할 때 제1재배선층(212a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 비아(213a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 비아(213)는 제2재배선층(212b)의 패드 패턴과 일체화될 수 있다.
반도체칩(221, 222)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 프로세서 파워 메니지먼트 집적회로 등일 수 있다. 즉, 제한되지 않는 일례로써, 제4반도체칩(221)이 파워 매니지먼트 집적회로(PMIC)일 수 있고, 제5반도체칩(222)이 어플리케이션 프로세서(AP)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 도면에서는 반도체칩(221, 222)이 모두 배치된 것으로 도시하였으나, 경우에 따라서는 반도체 패키지(200A)가 제4반도체칩(221)만 포함할 수도 있고, 제5반도체칩(222)만 포함할 수도 있다.
반도체칩(221, 222)은 각각 액티브 웨이퍼를 기반으로 형성된 집적회로(IC: Integrated Circuit)일 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체칩(221, 222)은 각각 접속패드(221P, 222P)를 가진다. 접속패드(221P, 222P)가 배치된 면이 활성면, 그 반대면은 비활성면이라 한다. 접속패드(221P, 222P)는 알루미늄(Al) 등의 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 바디 상에는 접속패드(221P, 222P)를 노출시키는 패시베이션막(미도시)이 형성될 수도 있으며, 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 필요에 따라서는, 반도체칩(221, 222)의 활성면 상에 재배선층(미도시)이 형성될 수도 있다,
도체(221B, 222B)는 반도체칩(221, 222) 각각의 접속패드(221P, 222P)와 연결되며, 이들을 제4연결부재(240)의 재배선층(242)과 전기적으로 연결한다. 도체(221B, 222B)는 공지의 도전성 물질로 구성될 수 있다. 예컨대, 알루미늄(Al), 주석(Sn), 니켈(Ni), 납(Pb), 아연(Zn), 규소(Si), 철(Fe), 망간(Mn) 중 둘 이상을 포함하는 합금을 포함하는 범프(Bump)일 수 있으며, 이 경우 도체(221B, 222B)의 강도를 개선할 수 있다. 필요에 따라서는 도체(221B, 222B)는 생략될 수도 있다.
제2봉합재(230)는 제3연결부재(210), 반도체칩(221, 222) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제3연결부재(210), 반도체칩(221, 222) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제2봉합재(230)는 제3연결부재(210) 및 반도체칩(221, 222)의 상면을 덮을 수 있으며, 관통홀(210H)의 벽면과 반도체칩(221, 222)의 측면 사이의 공간을 채울 수 있다. 제2봉합재(230)가 관통홀(210H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 필요에 따라서 제2봉합재(230)는 다수의 봉합재로 구성될 수 있다.
제2봉합재(230)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제4연결부재(240)는 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선할 수 있다. 제4연결부재(240)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(221, 222)의 접속패드(221P, 222P)가 재배선 될 수 있으며, 접속단자(270)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제4연결부재(240)는 제3연결부재(210) 및 반도체칩(221, 222)의 하면 상에 배치된 절연층(241), 절연층(241)의 하면 상에 배치된 재배선층(242), 절연층(241)을 관통하며 재배선층(242)과 반도체칩(221, 222)의 접속패드(221P, 222P)를 연결하는 비아(243)를 포함한다. 필요에 따라서는 보다 많은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수 있으며, 또는 보다 적은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수도 있다.
절연층(241)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(241)은 각각 감광성 절연층일 수 있다. 절연층(241)이 감광성의 성질을 가지는 경우, 절연층(241)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(243)의 파인 피치를 달성할 수 있다. 절연층(241)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다.
재배선층(242)은 실질적으로 접속패드(221P, 222P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(242)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(243)는 서로 다른 층에 형성된 재배선층(242), 도체(221B, 222B) 등을 전기적으로 연결시키며, 그 결과 제4연결부재(240) 내에 전기적 경로를 형성시킨다. 비아(243)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(243)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(250)은 제4연결부재(240)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(250)은 제4연결부재(240)의 재배선층(242)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(250)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(250)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
언더범프금속층(260)은 접속단자(270)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(200A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(260)은 패시베이션층(250)의 개구부를 통하여 노출된 제4연결부재(240)의 재배선층(242)과 연결된다. 언더범프금속층(260)은 패시베이션층(250)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(270)는 팬-아웃 반도체 패키지(200A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(200A)는 접속단자(270)를 통하여 전자기기의 메인보드에 실장될 수 있다. 또는, 팬-아웃 반도체 패키지(200A)는 접속단자(270)를 통하여 다른 반도체 패키지 상에 실장될 수 있으며, 이 경우 패키지-온-패키지 장치가 제조될 수 있다. 접속단자(270)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(270)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(270)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(270)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(270)의 수는 접속패드(221P, 222P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(270)가 솔더볼인 경우, 접속단자(270)는 언더범프금속층(260)의 패시베이션층(250)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다. 접속단자(270) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(221, 222)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
필요에 따라서는, 제2봉합재(230) 상에 패시베이션층(280)을 더 배치할 수 있다. 패시베이션층(280) 의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
필요에 따라서는, 패시베이션층(250) 상에 수동부품(290)을 더 배치할 수 있다. 수동부품(290)은 공지의 표면실장부품일 수 있으며, 보다 구체적으로는 랜드 사이드 커패시터(LSC)일 수 있으나, 이에 한정되는 것은 아니다. 수동부품(290)은 제4연결부재(240)의 재배선층(242)과 전기적으로 연결될 수 있으며, 필요에 따라서는 솔더 등을 이용하여 재배선층(242)에 연결될 수 있다. 수동부품(290)을 패시베이션층(250) 상에 배치함으로써, 공간 활용이 우수할 수 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(210H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 관통홀(210H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다.
도 13a 및 도 13b는 도 12의 패키지-온-패키지 장치의 제1반도체 패키지의 다양한 변형 예를 개략적으로 나타낸 단면도다.
도 13a를 참조하면, 제1연결부재(110)는 제2연결부재(140)와 접하는 제1절연층(111a), 제2연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함할 수 있다. 제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 내지 제3 재배선층(112a, 112b, 112c)은 제1 및 제2 절연층(111a, 111b)을 각각 관통하는 제1비아(113a) 및 제2비아(113b)를 통하여 전기적으로 연결될 수 있다. 제1도체(121B) 및 제3도체(123B)는 각각 제1연결부재(110)의 제3재배선층(112c)과 연결될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
도 13b를 참조하면, 제1연결부재(110)는 제1절연층(111a), 제1절연층(111a)의 하면 상에 배치된 제1재배선층(112a) 및 상면 상에 배치된 제2재배선층(112b), 제1절연층(112a)의 하면 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b)의 하면 상에 배치된 제3재배선층(111c), 제1절연층(111a)의 상면 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c)의 상면 상에 배치된 제4재배선층(112d)을 포함할 수 있다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)은 각각 제1 내지 제3 절연층(111a, 111b, 111c)을 관통하는 제1 내지 제3비아(113,a 113b, 113c)를 통하여 전기적으로 연결될 수 있다. 제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있어, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1도체(121B) 및 제3도체(123B)는 각각 제1연결부재(110)의 제4재배선층(112d)과 연결될 수 있다.
한편, 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2 및 제3절연층(111b, 111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2 및 제3절연층((111b, 111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 글라스 클로스, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2 및 제3절연층(111b, 111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
도 14a 및 도 14b는 도 12의 패키지-온-패키지 장치의 제2반도체 패키지의 다양한 변형 예를 개략적으로 나타낸 단면도다.
도 14a를 참조하면, 제3연결부재(210)는 제4연결부재(240)와 접하는 제1절연층(211a), 제4연결부재(240)와 접하며 제1절연층(211a)에 매립된 제1재배선층(212a), 제1절연층(211a)의 제1재배선층(212a)이 매립된측의 반대측 상에 배치된 제2재배선층(212b), 제1절연층(211a) 상에 배치되며 제2재배선층(212b)을 덮는 제2절연층(211b), 및 제2절연층(211b) 상에 배치된 제3재배선층(212c)을 포함할 수 있다. 제3연결부재(210)가 많은 수의 재배선층(212a, 212b, 212c)을 포함하는바, 제4연결부재(240)를 더욱 간소화할 수 있다. 따라서, 제4연결부재(240) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 내지 제3 재배선층(212a, 212b, 212c)은 제1 및 제2 절연층(211a, 211b)을 각각 관통하는 제1비아(213a) 및 제2비아(213b)를 통하여 전기적으로 연결될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
도 14b를 참조하면, 제3연결부재(210)는 제1절연층(211a), 제1절연층(211a)의 하면 상에 배치된 제1재배선층(212a) 및 상면 상에 배치된 제2재배선층(212b), 제1절연층(212a)의 하면 상에 배치되며 제1재배선층(212a)을 덮는 제2절연층(211b), 제2절연층(211b)의 하면 상에 배치된 제3재배선층(211c), 제1절연층(211a)의 상면 상에 배치되어 제2재배선층(212b)을 덮는 제3절연층(211c), 및 제3절연층(211c)의 상면 상에 배치된 제4재배선층(212d)을 포함할 수 있다. 제1 내지 제4재배선층(212a, 212b, 212c, 212d)은 각각 제1 내지 제3 절연층(211a, 211b, 211c)을 관통하는 제1 내지 제3비아(213,a 113b, 213c)를 통하여 전기적으로 연결될 수 있다. 제3연결부재(210)가 많은 수의 재배선층(212a, 212b, 212c, 212d)을 포함하는바, 제4연결부재(240)를 더욱 간소화할 수 있어, 제4연결부재(240) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 16는 도 15의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(400)는 관통홀(410H)을 갖는 제1연결부재(410), 제1연결부재(410)의 관통홀(410H)에 배치된 복수의 제1반도체칩(421), 제1연결부재(410)의 관통홀(410H)에 배치되며 복수의 제1반도체칩(421)과 각각의 제1 및 제2접속패드(421P, 422P)가 교대로 노출되도록 교대로 엇갈려 스택된 복수의 제2반도체칩(422), 제1연결부재(410)의 관통홀(410H)의 스택된 복수의 제1 및 제2반도체칩(422a, 422b) 하부에 스택된 복수의 제3반도체칩(423), 제1연결부재(410)의 관통홀(410H)의 스택된 복수의 제3반도체칩(423)과 나란하게 배치된 제4반도체칩(424), 제1연결부재(410) 및 이들 반도체칩들(421, 422, 423, 424)의 적어도 일부를 봉합하는 봉합재(430), 및 제1연결부재(410) 및 이들 반도체칩들(421, 422, 423, 424)의 하부에 배치된 제2연결부재(440)를 포함한다. 제1연결부재(410)는 재배선층(412)을 포함한다. 제2연결부재(440) 역시 재배선층(442)을 포함한다.
제1연결부재(410)의 재배선층(412)과 제2연결부재(440)의 재배선층(442)은 전기적으로 연결될 수 있다. 복수의 제1반도체칩(421) 각각의 제1접속패드(421P)는 봉합재(430) 및 복수의 제1반도체칩(421) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제1도체(421B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 복수의 제2반도체칩(422) 각각의 제2접속패드(422P)는 봉합재(430) 및 복수의 제2반도체칩(422) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제2도체(422B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 복수의 제3반도체칩(423) 각각의 제3접속패드(423P)는 봉합재(430) 및 복수의 제3반도체칩(423) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제3도체(423B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 제4반도체칩(424)의 제4접속패드(424P)는 제4도체(424B)를 통하여 제2연결부재(440)와 전기적으로 연결될 수 있으며, 이를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다.
이와 같이, 다른 일례에 따른 팬-아웃 반도체 패키지(400)는 다수의 반도체칩(421, 422, 423)을 스택하여 배치하는 경우에도 와이어 본딩이나 백사이드 재배선층을 구현하지 않고 이들을 도체(421B, 422B, 423B)를 통하여 제1연결부재(410)의 재배선층(412)과 전기적으로 연결한다. 이와 같이, 다른 일례에 따른 팬-아웃 반도체 패키지(400)는 도체(412B, 422B, 423B)를 이용한 전기적 연결이 가능한바, 원하는 수만큼 무한대로 반도체칩(421, 422, 423)을 스택할 수 있다. 그 결과, VR(Virtual Reality), AR(Augmented Reality) 기기들에 적용되는 새로운 구조의 초고용량의 eMCP(embedded Multi Chip Package) 제품의 구현이 가능하다. 특히, 공정 간소화가 가능하고, 신호 거리 최소화로 신호 특성 역시 개선할 수 있다.
이하, 다른 일례에 따른 팬-아웃 반도체 패키지(400)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(410)는 재배선층(412)을 포함하는바 제2연결부재(440)의 설계 자유도를 향상시킬 수 있다. 필요에 따라서는, 이를 구성하는 절연층(411)의 구체적인 재료에 따라 패키지(400)의 강성을 보다 개선시킬 수 있다. 즉, 제1연결부재(410)는 지지부재로 역할 할 수 있다. 또한, 제1연결부재(410)는 봉합재(430)의 두께 균일성 확보 등의 역할을 수행할 수도 있다. 제1연결부재(410)에 의하여 일례에 따른 팬-아웃 반도체 패키지(400)가 패키지 온 패키지 장치에도 활용될 수 있다. 제1연결부재(410)는 관통홀(410H)을 가진다. 관통홀(410H) 내에는 다수의 반도체칩(421, 422, 423, 424)이 제1연결부재(410)와 소정거리 이격 되도록 배치된다. 다수의 반도체칩(421, 422, 423, 424)의 측면 주위는 제1연결부재(410)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(410)는 복수의 절연층(411), 복수의 절연층(411) 상에 또는 내에 형성된 복수의 재배선층(412), 및 복스의 절연층(411)에 형성되어 서로 다른 층에 형성된 복수의 재배선층(412)을 전기적으로 연결하는 복수의 비아(413)를 포함한다. 제1연결부재(410)의 재배선층(412) 각각의 두께는 제2연결부재(440)의 재배선층(442) 각각의 두께보다 두꺼울 수 있다. 즉, 제1연결부재(410)의 재배선층(412)은 보다 큰 스케일의 공정으로 형성할 수 있으며, 박형화가 요구되는 제2연결부재(440)의 재배선층(442)은 보다 작은 스케일의 공정으로 형성할 수 있다.
절연층(411)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(412)은 반도체칩(421, 422, 423, 424)의 접속패드(421P, 422P, 423P, 424P)를 재배선할 수 있다. 또한, 반도체칩(421, 422, 423, 424) 사이의 전기적인 연결 경로를 제공할 수 있다. 재배선층(412)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(412)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 접속단자 패드 등을 포함할 수 있다. 재배선층(412)의 층수는 특별히 한정되지 않으며, 설계에 따라 도면에 도시한바 보다 많을 수도, 적을 수도 있다.
비아(413)는 서로 다른 층에 형성된 재배선층(412)을 전기적으로 연결시키며, 그 결과 제1연결부재(410) 내에 전기적 경로를 형성시킨다. 비아(413) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(413)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 비아(413)의 충수는 특별히 한정되지 않으며, 설계에 따라 도면에 도시한바 보다 많을 수도, 적을 수도 있다.
반도체칩(421, 422, 423, 424)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 컨트롤러, 메모리 등일 수 있다. 즉, 제한되지 않는 일례로써, 복수의 제1 및 제2반도체칩(421, 422)이 낸드(NAND)이고, 복수의 제3반도체칩(423)이 디램(DRAM)이며, 제4반도체칩(424)이 컨트롤러(Ctrl)일 수 있으나, 이에 한정되는 것은 아니다. 복수의 제1 및 제2반도체칩(421, 422)은 각각의 제1 및 제2접속패드(421P, 422P)가 교대로 노출되도록 교대로 엇갈려 스택될 수 있다. 복수의 제1 및 제2반도체칩(421, 422) 사이 사이에는 에폭시 접착제나 다이부착필름(DAF: Die Attached Film) 등의 공지의 접속부재(425a)가 배치될 수 있다. 복수의 제3반도체칩(423)은 엇갈림 없이 정렬되어 스택될 수 있다. 복수의 제3반도체칩(423) 사이 사이에는 에폭시 접착제나 다이부착필름(DAF: Die Attached Film) 등의 공지의 접속부재(425b)가 배치될 수 있다. 한편, 도면에서는 반도체칩(421, 422, 423, 424)이 모두 배치된 것으로 도시하였으나, 경우에 따라서는 반도체 패키지(400)가 복수의 제1 및 제2반도체칩(421, 422)만 포함할 수도 있고, 이와 함께 제4반도체칩(424) 까지만 포함할 수도 있으며, 복수의 제3반도체칩(423)만 포함할 수도 있으며, 마찬가지로 이와 함께 제4반도체칩(424) 까지만 포함할 수도 있다. 또는, 복수의 제1 및 제2반도체칩(421, 422) 및 복수의 제3반도체칩(423)을 포함하되, 제4반도체칩(424)은 생략될 수도 있다. 다만, 이에 한정되는 것은 아니다.
반도체칩(421, 422, 423, 424)은 각각 액티브 웨이퍼를 기반으로 형성된 집적회로(IC: Integrated Circuit)일 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체칩(421, 422, 423, 424)은 각각 접속패드(421P, 422P, 423P, 424P)를 가진다. 일반적으로, 접속패드(421P, 422P, 423P, 424P)가 배치된 면이 활성면, 그 반대면은 비활성면이라 하지만, 경우에 따라서는 이들의 경계가 모호할 수 있다. 접속패드(421P, 422P, 423P, 424P)는 알루미늄(Al) 등의 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 바디 상에는 접속패드(421P, 422P, 423P, 424P)를 노출시키는 패시베이션막(미도시)이 형성될 수도 있으며, 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 필요에 따라서는, 반도체칩(421, 422, 423, 424) 각각의 활성면 상에 1차적으로 각각의 접속패드(421P, 422P, 423P, 424P)를 재배선하기 위한 재배선층(미도시)이 형성될 수 있다. 즉, 각각의 도체(421B, 422B, 423B, 424B)는 이러한 재배선층(미도시)과 연결될 수 있다.
도체(421B, 422B, 423B, 424B)는 반도체칩(421, 422, 423, 424) 각각의 접속패드(421P, 422P, 423P, 424P)와 연결되며, 이들을 제1연결부재(410)의 재배선층(412) 또는 제2연결부재(440)의 재배선층(442)과 전기적으로 연결한다. 도체(421B, 422B, 423B, 424B)는 공지의 도전성 물질로 구성될 수 있다. 예컨대, 도체(421B, 422B, 423B, 424B)는 각각 알루미늄(Al), 주석(Sn), 니켈(Ni), 납(Pb), 아연(Zn), 실리콘(Si), 철(Fe), 망간(Mn) 중 둘 이상을 포함하는 합금을 포함하는 범프(Bump)일 수 있으며, 이 경우 도체(421B, 422B, 423B, 424B)의 강도를 개선할 수 있다. 필요에 따라서는, 제4도체(424B)는 생략될 수도 있다.
복수의 제1반도체칩(421) 각각의 제1접속패드(421P)는 봉합재(430) 및 복수의 제1반도체칩(421) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제1도체(421B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 복수의 제2반도체칩(422) 각각의 제2접속패드(422P)는 봉합재(430) 및 복수의 제2반도체칩(422) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제2도체(422B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 복수의 제3반도체칩(423) 각각의 제3접속패드(423P)는 봉합재(430) 및 복수의 제3반도체칩(423) 각각과 접하며 제1연결부재(410)의 복수의 재배선층(412) 중 적어도 하나와 각각 동일 레벨에 위치하는 제3도체(423B)를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다. 제4반도체칩(424)의 제4접속패드(424P)는 제4도체(424B)를 통하여 제2연결부재(440)와 전기적으로 연결될 수 있으며, 이를 통하여 제1연결부재(410)와 전기적으로 연결될 수 있다.
제1도체(421B) 및 제2도체(422B)는 각각 서로 다른 레벨에 위치할 수 있다. 즉, 제1도체(421B) 및 제2도체(422B)와 연결되는 복수의 제1반도체칩(421) 및 제2반도체칩(422)이 서로 엇갈려 교대로 스택되는바, 제1도체(421B) 및 제2도체(422B) 역시 각각 서로 다른 레벨에 위치할 수 있다. 제3도체(423B)는 복수의 제3반도체칩(423) 각각의 측면과 접할 수 있다. 즉, 제3도체(423B)와 연결되는 복수의 제3반도체칩(423)은 엇갈리지 않게 대략 정렬되어 스택되는바, 제3도체(423B)는 이들의 측면과 각각 연결될 수 있으며, 각각의 제3도체(423B) 역시 서로 다른 레벨에 위치할 수 있다. 이때, 제3접속패드(423P) 각각은 복수의 제3반도체칩(423) 각각의 측면에 형성될 수 있으나, 이에 한정되는 것은 아니다.
봉합재(430)는 제1연결부재(410), 반도체칩(421, 422, 423, 424) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1연결부재(410), 반도체칩(421, 422, 423, 424) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(430)는 제1연결부재(410) 및 반도체칩(421, 422, 423, 424)의 상면을 덮을 수 있으며, 관통홀(410H)의 벽면과 반도체칩(421, 422, 423, 424)의 측면 사이의 공간을 채울 수 있다. 봉합재(430)가 관통홀(410H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 봉합재(430)는 필요에 따라서 복수의 봉합재로 구성될 수도 있다.
봉합재(430)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제2연결부재(440)는 반도체칩(421, 422, 423, 424)의 접속패드(421P, 422P, 423P, 424P)를 재배선할 수 있다. 제2연결부재(440)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(421, 422, 423, 424)의 접속패드(421P, 422P, 423P, 424P)가 재배선 될 수 있으며, 접속단자(470)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(440)는 제1연결부재(410) 및 반도체칩(421, 422, 423, 424)의 하면 상에 배치된 복수의 절연층(441), 복수의 절연층(441) 상에 또는 내에 형성된 복수의 재배선층(442), 복수의 절연층(441)에 형성되며 서로 다른 층에 형성된 복수의 재배선층(442) 등을 전기적으로 연결하는 복수의 비아(443)를 포함한다. 필요에 따라서는 보다 많은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수 있고, 또는 보다 적은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수도 있다.
절연층(441)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID(Photo Imagable　Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(441)은 각각 감광성 절연층일 수 있다. 절연층(441)이 감광성의 성질을 가지는 경우, 절연층(441)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(443)의 파인 피치를 달성할 수 있다. 절연층(441)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다.
재배선층(442)은 실질적으로 접속패드(421P, 422P, 423P, 424P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(442)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(443)는 서로 다른 층에 형성된 재배선층(442), 범프(424B) 등을 전기적으로 연결시키며, 그 결과 제2연결부재(440) 내에 전기적 경로를 형성시킨다. 비아(443)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(443)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(450)은 제2연결부재(440)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(450)은 제2연결부재(440)의 재배선층(442)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(450)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(450)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
언더범프금속층(460)은 접속단자(470)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(400)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(460)은 패시베이션층(450)의 개구부를 통하여 노출된 제2연결부재(440)의 재배선층(442)과 연결된다. 언더범프금속층(460)은 패시베이션층(450)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(470)는 팬-아웃 반도체 패키지(400)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(400)는 접속단자(470)를 통하여 전자기기의 메인보드에 실장될 수 있다. 또는, 팬-아웃 반도체 패키지(400)는 접속단자(470)를 통하여 다른 반도체 패키지 상에 실장될 수 있으며, 이 경우 패키지-온-패키지 장치가 제조될 수 있다. 접속단자(470)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(470)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(470)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(470)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(470)의 수는 접속패드(421P, 422P, 423P, 424P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(470)가 솔더볼인 경우, 접속단자(470)는 언더범프금속층(460)의 패시베이션층(450)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다. 접속단자(470) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(421, 422, 423, 424)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
필요에 따라서는, 봉합재(430) 상에 패시베이션층(480)을 더 배치할 수 있다. 패시베이션층(480) 의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다
필요에 따라서는, 패시베이션층(450) 상에 수동부품(490)을 더 배치할 수 있다. 수동부품(490)은 공지의 표면실장부품일 수 있으며, 보다 구체적으로는 랜드 사이드 커패시터(LSC)일 수 있으나, 이에 한정되는 것은 아니다. 수동부품(490)은 제2연결부재(440)의 재배선층(442)과 전기적으로 연결될 수 있으며, 필요에 따라서는 솔더 등을 이용하여 재배선층(442)에 연결될 수 있다. 수동부품(490)을 패시베이션층(450) 상에 배치함으로써, 공간 활용이 우수할 수 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(410H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 관통홀(410H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다. 또한, 필요에 따라서는 제1연결부재(410)의 구조가 도 13a, 도 13b, 도 14a, 도 14b 등에서 설명한 바와 같을 수 있다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 도 17의 팬-아웃 반도체 패키지의 도체 연결구조의 일부를 개략적으로 나타낸 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(500A)는 관통홀(510H)을 갖는 제1연결부재(510), 제1연결부재(510)의 관통홀(510H)에 배치된 반도체칩(521), 제1연결부재(510)의 관통홀(510H)에 반도체칩(521)과 각각 나란하게 배치된 복수의 수동부품(522), 제1연결부재(510)와 반도체칩(521)과 복수의 수동부품(522)의 적어도 일부를 봉합하는 봉합재(530), 및 제1연결부재(510)와 반도체칩(521)과 복수의 수동부품(522)의 하부에 배치된 제2연결부재(540)를 포함한다. 제1연결부재(510)는 재배선층(512a, 512b)을 포함한다. 제2연결부재(540) 역시 재배선층(542)을 포함한다. 제1연결부재(510)의 재배선층(512a, 512b)과 제2연결부재(540)의 재배선층(542)은 전기적으로 연결될 수 있다. 복수의 수동부품(522) 각각의 제1외부전극(522Pa)은 봉합재(530) 및 복수의 수동부품(522) 각각과 접하며 제1연결부재(510)의 재배선층(512a, 512b) 중 적어도 하나(512b)와 각각 동일 레벨에 위치하는 제1도체(522Ba)를 통해 제1연결부재(510)와 전기적으로 연결될 수 있다. 복수의 수동부품(522) 각각의 제2외부전극(522Pb)은 봉합재(530) 및 복수의 수동부품(522) 각각과 접하는 제2도체(522Bb)를 통해 반도체칩(521)의 접속패드(521Pa, 521Pb) 중 적어도 일부(521Pb)와 전기적으로 연결될 수 있다. 반도체칩(521)의 접속패드(521Pa, 521Pb) 중 다른 적어도 일부(521Pa)는 봉합재(530) 및 반도체칩(521)과 접하는 제3도체(521B)를 통해 제2연결부재(540)와 전기적으로 연결될 수 있으며, 이를 통하여 제1연결부재(510)와 전기적으로 연결될 수 있다.
이와 같이, 다른 일례에 따른 팬-아웃 반도체 패키지(500A)는 복수의 수동부품(522)을 반도체칩(521) 주위에 배치하는바 공간제약을 개선할 수 있고 나아가 박형화가 가능하며, 복수의 수동부품(522)을 제2연결부재(540)와 직접 연결하는 것이 아니라 제1도체(522Ba)를 통해 제1연결부재(510)와 연결하는바 제2연결부재(540)의 설계 자유도를 높일 수 있으며, 공정을 보다 간소화할 수 있다. 또한, 다른 일례에 따른 팬-아웃 반도체 패키지(500A)는 복수의 수동부품(522)을 제2도체(522Bb)를 통해 반도체칩(521)과 직접 연결하는바 이들의 전기적 경로를 최소화할 수 있다.
이하, 다른 일례에 따른 팬-아웃 반도체 패키지(500A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(510)는 재배선층(512a, 512b)을 포함하는바 제2연결부재(540)의 설계 자유도를 향상시킬 수 있다. 필요에 따라서는, 이를 구성하는 절연층(511)의 구체적인 재료에 따라 패키지(500A)의 강성을 보다 개선시킬 수 있다. 즉, 제1연결부재(510)는 지지부재로 역할 할 수 있다. 또한, 제1연결부재(510)는 봉합재(530)의 두께 균일성 확보 등의 역할을 수행할 수도 있다. 제1연결부재(510)에 의하여 일례에 따른 팬-아웃 반도체 패키지(500A)가 패키지 온 패키지 장치에도 활용될 수 있다. 제1연결부재(510)는 관통홀(510H)을 가진다. 관통홀(510H) 내에는 반도체칩(521)이 제1연결부재(510)와 소정거리 이격 되도록 배치된다. 반도체칩(521)의 측면 주위는 제1연결부재(510)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(510)는 제2연결부재(540)와 접하는 절연층(511), 제2연결부재(540)와 접하며 절연층(511)에 매립된 제1재배선층(512a), 및 절연층(511)의 제1재배선층(512a)이 매립된측의 반대측 상에 배치된 제2재배선층(512b)을 포함한다. 제1재배선층(512a) 및 제2재배선층(512b)은 절연층(511)을 관통하는 비아(513)를 통하여 전기적으로 연결된다. 절연층(511)의 하면은 제1재배선층(512a)의 하면과 단차를 가질 수 있다. 제1재배선층(512a)이 절연층(511) 내부로 리세스되어 절연층(511)의 하면과 제1재배선층(512a)의 하면이 단차를 가지는 경우, 봉합재(530) 형성물질이 블리딩되어 제1재배선층(512a)을 오염시키는 것을 방지할 수 있다. 제1연결부재(510)의 재배선층(512a, 512b)의 두께는 제2연결부재(540)의 재배선층(542)의 두께보다 두꺼울 수 있다. 즉, 제1연결부재(510)의 재배선층(512a, 512b)은 보다 큰 스케일의 공정으로 형성할 수 있으며, 박형화가 요구되는 제2연결부재(540)의 재배선층(542)은 보다 작은 스케일의 공정으로 형성할 수 있다.
절연층(511)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(512a, 512b)은 반도체칩(521)의 접속패드(521Pa, 521Pb)를 재배선할 수 있다. 또한, 반도체칩(521) 사이의 전기적인 연결 경로를 제공할 수 있다. 재배선층(512a, 512b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(512a, 512b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 접속단자 패드 등을 포함할 수 있다.
비아(513)는 서로 다른 층에 형성된 재배선층(512a, 512b)을 전기적으로 연결시키며, 그 결과 제1연결부재(510) 내에 전기적 경로를 형성시킨다. 비아(513) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(513)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 비아(513)를 위한 홀을 형성할 때 제1재배선층(512a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 비아(513a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 비아(513)는 제2재배선층(512b)의 패드 패턴과 일체화될 수 있다.
반도체칩(521)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(521)은 액티브 웨이퍼를 기반으로 형성된 집적회로(IC: Integrated Circuit)일 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체칩(521)은 접속패드(521Pa, 521Pb)를 가진다. 접속패드(521Pa, 521Pb)는 알루미늄(Al) 등의 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 바디 상에는 접속패드(521Pa, 521Pb)를 노출시키는 패시베이션막(미도시)이 형성될 수도 있으며, 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 필요에 따라서는, 바디 상에 1차적으로 접속패드(521Pa, 521Pb)를 재배선하기 위한 재배선층(미도시)이 형성될 수 있다. 즉, 제2도체(522Bb) 및 제3도체(521B)는 이러한 재배선층(미도시)과 연결될 수 있다.
수동부품(522)은 공지의 커패시터, 인덕터, 레지스터 등일 수 있다. 수동부품(522)은 제1 및 제2외부전극(522Pa, 522Pb)을 포함할 수 있다. 제1 및 제2외부전극(522Pa, 522Pb)는 구리(Cu) 등의 도전성 물질을 포함할 수 있다. 수동부품(522)의 바디는 그 종류에 따라 다를 수 있으며, 예를 들면, 수동부품이 적층 세라믹 커패시터(MLCC: Multi-Layer Ceramic Capacitor) 등인 경우에는 유전체층 및 내부전극으로 구성된 세라믹 바디일 수 있으나, 이에 한정되는 것은 아니다. 수동부품(522)은 다수가 반도체칩(521)을 둘러싸도록 반도체칩(521)과 나란하게 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도체(521B, 522Ba, 522Bb)는 반도체칩(521)의 접속패드(521Pa, 521Pb)나 수동부품(522)의 외부전극(522Pa, 522Pb)과 연결된다. 도체(521B, 522Ba, 522Bb)는 공지의 도전성 물질로 구성될 수 있다. 예컨대, 도체(521B, 522Ba, 522Bb)는 각각 알루미늄(Al), 주석(Sn), 니켈(Ni), 납(Pb), 아연(Zn), 실리콘(Si), 철(Fe), 망간(Mn) 중 둘 이상을 포함하는 합금을 포함하는 범프(Bump)일 수 있으며, 이 경우 도체(521B, 522Ba, 522Bb)의 강도를 개선할 수 있다. 필요에 따라서는, 제3도체(521B)는 생략될 수도 있다. 한편, 제1도체(522Ba)는 각각의 수동부품(522) 및 봉합재(530)와 접하며 각각의 수동부품(522)의 제1외부전극(522Pa)을 제1연결부재(510)의 제2재배선층(512b)과 전기적으로 연결시킨다. 제2도체(522Bb)는 각각의 수동부품(522) 및 봉합재(530)와 접하며 각각의 수동부품(522)의 제2외부전극(522Pb)을 반도체칩(521)의 일부 접속패드(521Pb)와 전기적으로 연결시킨다. 제3도체(521B)는 반도체칩(521) 및 봉합재(530)와 접하며 반도체칩(521)의 일부 접속패드(521Pa)를 제2연결부재(540)와 전기적으로 연결시키며, 이를 통하여 반도체칩(521)은 제1연결부재(510)와도 전기적으로 연결될 수 있다. 제3도체(521B)는 필요에 따라서 생략될 수 있다.
봉합재(530)는 제1연결부재(510), 반도체칩(521), 수동부품(522) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1연결부재(510), 반도체칩(521), 수동부품(522) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(530)는 제1연결부재(510), 반도체칩(521), 및 수동부품(522)의 상면을 덮을 수 있으며, 관통홀(510H)의 벽면과 반도체칩(521)과 수동부품(522)의 측면 사이의 공간을 채울 수 있다. 봉합재(530)가 관통홀(510H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 봉합재(530)는 필요에 따라서 복수의 봉합재로 구성될 수도 있다.
봉합재(530)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제2연결부재(540)는 반도체칩(521)의 접속패드(521Pa, 521Pb)를 재배선할 수 있다. 제2연결부재(540)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(521)의 접속패드(521Pa, 521Pb)가 재배선 될 수 있으며, 접속단자(570)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(540)는 제1연결부재(510) 및 반도체칩(521)의 하면 상에 배치된 절연층(541), 절연층(541)의 하면 상에 배치된 재배선층(542), 절연층(541)을 관통하며 재배선층(542)과 제3도체(521B)를 연결하는 비아(543)를 포함한다. 필요에 따라서는 보다 많은 수의 절연층 및 그에 따른 재배선층과 비아층을 형성할 수 있다.
절연층(541)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID(Photo Imagable　Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(541)은 각각 감광성 절연층일 수 있다. 절연층(541)이 감광성의 성질을 가지는 경우, 절연층(541)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(543)의 파인 피치를 달성할 수 있다. 절연층(541)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다.
재배선층(542)은 실질적으로 접속패드(521Pa, 521Pb)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(542)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(543)는 서로 다른 층에 형성된 재배선층(542), 범프(521B) 등을 전기적으로 연결시키며, 그 결과 제2연결부재(540) 내에 전기적 경로를 형성시킨다. 비아(543)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(543)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(550)은 제2연결부재(540)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(550)은 제2연결부재(540)의 재배선층(542)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(550)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(550)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
언더범프금속층(560)은 접속단자(570)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(500A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(560)은 패시베이션층(550)의 개구부를 통하여 노출된 제2연결부재(540)의 재배선층(542)과 연결된다. 언더범프금속층(560)은 패시베이션층(550)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(570)는 팬-아웃 반도체 패키지(500A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 팬-아웃 반도체 패키지(500A)는 접속단자(570)를 통하여 전자기기의 메인보드에 실장될 수 있다. 또는, 팬-아웃 반도체 패키지(500A)는 접속단자(570)를 통하여 다른 반도체 패키지 상에 실장될 수 있으며, 이 경우 패키지-온-패키지 장치가 제조될 수 있다. 접속단자(570)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(570)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(570)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(570)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(570)의 수는 접속패드(521P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(570)가 솔더볼인 경우, 접속단자(570)는 언더범프금속층(560)의 패시베이션층(550)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다. 접속단자(570) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(521)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
필요에 따라서는, 패시베이션층(550) 상에 수동부품(590)을 더 배치할 수 있다. 수동부품(590)은 공지의 표면실장부품일 수 있으며, 보다 구체적으로는 랜드 사이드 커패시터(LSC)일 수 있으나, 이에 한정되는 것은 아니다. 수동부품(590)은 제2연결부재(540)의 재배선층(542)과 전기적으로 연결될 수 있으며, 필요에 따라서는 솔더 등을 이용하여 재배선층(542)에 연결될 수 있다. 수동부품(590)을 패시베이션층(550) 상에 배치함으로써, 공간 활용이 우수할 수 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(510H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 필요에 따라서는 제1연결부재(510)의 구조가 도 13a, 도 13b, 도 14a, 도 14b 등에서 설명한 바와 같을 수 있다.
도 19는 도 17의 팬-아웃 반도체 패키지의 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 변형 예에 따른 팬-아웃 반도체 패키지(500B)는 제1도체(522Ba) 및 제2도체(522Bb)가 각각의 수동부품(522)의 하측에 배치된다. 즉, 제1도체(522Ba)는 제1연결부재(510)의 제1재배선층(112a)과 동일 레벨에 위치한다. 또한, 제2도체(522Bb)와 연결되는 반도체칩(521)의 일부 접속패드(521Pb)는 제2연결부재(540)와 연결되는 다른 일부 접속패드(521Pa)와 반도체칩(521)의 바디의 동일 면에 형성된다. 즉, 반도체칩(521)의 접속패드(521Pa, 521Pb)는 모두 동일 면에 형성된다. 제2도체(522Bb)는 제3도체(521B)를 통하여 반도체칩(521)의 일부 접속패드(521Pb)와 연결될 수 있으나, 반드시 이에 한정되는 것은 아니다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
도 20은 도 17의 팬-아웃 반도체 패키지의 다른 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 변형 예에 따른 팬-아웃 반도체 패키지(500C)는 제1도체(522Ba) 및 제2도체(522Bb)가 각각의 수동부품(522)의 하측에 배치된다. 즉, 제1도체(522Ba)는 제1연결부재(510)의 제1재배선층(112a)과 동일 레벨에 위치한다. 또한, 제2도체(522Bb)와 연결되는 반도체칩(521)의 일부 접속패드(521Pb)는 제2연결부재(540)와 연결되는 다른 일부 접속패드(521Pa)와 반도체칩(521)의 바디의 동일 면에 형성된다. 즉, 반도체칩(521)의 접속패드(521Pa, 521Pb)는 모두 동일 면에 형성된다. 제2도체(522Bb)는 제3도체(521B)를 통하여 반도체칩(521)의 일부 접속패드(521Pb)와 연결될 수 있으나, 반드시 이에 한정되는 것은 아니다. 이와 더불어, 반도체칩(521) 및 복수의 수동부품(522) 상부에 금속층(535)이 배치된다. 금속층(535)은 구리(Cu) 등의 도전성 물질로 형성될 수 있으며, 이를 통하여 전자파 차폐(EMI)를 도모할 수 있다. 또한, 방열 기능도 추가적으로 도모할 수 있다. 금속층(535)은 제1연결부재(510)의 제2재배선층(512b)의 그라운드 패턴과 연결될 수 있으나, 이에 한정되는 것은 아니다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지나 패키지 온 패키지 장치의 접속단자가 배치된 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1121, 122, 123: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2121, 122, 123: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100C: 팬-아웃 반도체 패키지
110: 연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113: 비아
121, 122, 123: 반도체칩 121P, 122P, 123P: 접속패드
121B, 122B, 123B: 도체 접속부재: 125
130: 봉합재
140: 연결부재 141: 절연층
142: 재배선층 143: 비아
150: 패시베이션층 160: 언더범프금속층
170: 접속단자 180: 패시베이션층
200A~200C: 팬-아웃 반도체 패키지
210: 연결부재 211, 212a, 212b, 212c: 절연층
212a, 212b, 212c, 212d: 재배선층 213: 비아
221, 222, 223: 반도체칩 221P, 222P, 223P: 접속패드
221B, 222B, 223B: 도체 230: 봉합재
240: 연결부재 241: 절연층
242: 재배선층 243: 비아
250: 패시베이션층 260: 언더범프금속층
270: 접속단자 280: 패시베이션층
290: 수동부품
300: 패키지 온 패키지 장치
400: 팬-아웃 반도체 패키지
410: 연결부재 411: 절연층
412: 재배선층 413: 비아
421, 422, 423, 424: 반도체칩 421P, 422P, 423P, 424P: 접속패드
421B, 422B, 423B, 424B: 도체 접속부재: 425a, 425b
430: 봉합재
440: 연결부재 441: 절연층
442: 재배선층 443: 비아
450: 패시베이션층 460: 언더범프금속층
470: 접속단자 480: 패시베이션층
490: 수동부품
500A~500C: 팬-아웃 반도체 패키지
510: 연결부재 511: 절연층
512a, 512b: 재배선층 513: 비아
521: 반도체칩 521Pa, 521Pb: 접속패드
522: 수동부품 522Pa, 522Pb: 외부전극
521B, 522Ba, 522Bb: 도체
530: 봉합재 535: 금속층
540: 연결부재 541: 절연층
542: 재배선층 543: 비아
550: 패시베이션층 560: 언더범프금속층
570: 접속단자

Claims (16)

  1. 관통홀을 갖는 제1연결부재;
    상기 관통홀에 배치된 전자부품;
    상기 제1연결부재 및 상기 전자부품의 적어도 일부를 봉합하는 봉합재; 및
    상기 제1연결부재 및 상기 전자부품 상에 배치된 제2연결부재; 를 포함하며,
    상기 제1연결부재 및 상기 제2연결부재는 상기 전자부품과 전기적으로 연결된 재배선층을 각각 포함하며,
    상기 전자부품 중 적어도 하나는, 상기 봉합재 및 상기 적어도 하나의 전자부품과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는 도체를 통하여 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 도체는 상기 제1연결부재의 재배선층 중 적어도 하나와 직접 또는 도금으로 연결된,
    팬-아웃 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 도체는 알루미늄(Al), 주석(Sn), 니켈(Ni), 납(Pb), 아연(Zn), 실리콘(Si), 철(Fe), 및 망간(Mn) 중 둘 이상을 포함하는 합금을 포함하는 범프인,
    팬-아웃 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 전자부품은,
    상기 관통홀에 배치되며, 제1접속패드를 갖는 제1반도체칩; 및
    상기 관통홀에 배치되며, 제2접속패드를 갖는 제2반도체칩; 을 포함하며,
    상기 제2반도체칩은 상기 제1반도체칩 상에 스택되며,
    상기 제2반도체칩의 제2접속패드는, 상기 봉합재 및 상기 제2반도체칩과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는 제1도체를 통하여 상기 제1연결부재와 전기적으로 연결되고,
    상기 제1반도체칩의 제1접속패드는, 상기 제2연결부재를 통하여 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제1 및 제2반도체칩은 각각 상기 제1 및 제2접속패드가 배치된 활성면및 상기 활성면의 반대측에 배치된 비활성면을 가지며,
    상기 제1 및 제2반도체칩 각각의 비활성면이 접속부재를 매개로 부착된,
    팬-아웃 반도체 패키지.
  6. 제 4 항에 있어서,
    상기 전자부품은,
    상기 관통홀에 배치되며, 제3접속패드를 갖는 제3반도체칩; 을 더 포함하며,
    상기 제3반도체칩은 상기 제1반도체칩과 나란하게 배치되며,
    상기 제3반도체칩의 제3접속패드는, 상기 봉합재 및 상기 제3반도체칩과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는 제2도체를 통하여 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 전자부품은,
    상기 관통홀에 배치되며, 제1접속패드를 갖는 복수의 제1반도체칩; 및
    상기 관통홀에 배치되며, 제2접속패드를 갖는 복수의 제2반도체칩; 을 포함하며,
    상기 복수의 제1 및 제2반도체칩은 각각의 상기 제1 및 제2접속패드가 교대로 노출되도록 교대로 엇갈려 스택되며,
    상기 복수의 제1반도체칩 각각의 제1접속패드는, 상기 봉합재 및 상기 복수의 제1반도체칩 각각과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 각각 동일 레벨에 위치하는 제1도체를 통해 상기 제1연결부재와 전기적으로 연결되고,
    상기 복수의 제2반도체칩 각각의 제2접속패드는, 상기 봉합재 및 상기 복수의 제2반도체칩 각각과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 각각 동일 레벨에 위치하는 제2도체를 통해 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제1 및 제2도체는 각각 서로 다른 레벨에 위치한,
    팬-아웃 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 전자부품은,
    제3접속패드를 갖는 복수의 제3반도체칩; 을 더 포함하며,
    상기 복수의 제3반도체칩은 상기 스택된 복수의 제1 및 제2반도체칩과 상기 제2연결부재 사이에 스택되며,
    상기 복수의 제3반도체칩 각각의 제3접속패드는, 상기 봉합재 및 상기 복수의 제3반도체칩 각각과 접하며 상기 제1연결부재의 재배선층 중 적어도 하나와 각각 동일 레벨에 위치하는 제3도체를 통해 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 제3도체는 상기 복수의 제3반도체칩 각각의 측면과 접하는,
    팬-아웃 반도체 패키지.
  11. 제 9 항에 있어서,
    상기 전자부품은,
    상기 관통홀에 배치되며, 제4접속패드를 갖는 제4반도체칩; 을 더 포함하며,
    상기 제4반도체칩은 상기 스택된 복수의 제3반도체칩과 나란하게 배치되며,
    상기 제4반도체칩의 제4접속패드는, 상기 제2연결부재를 통하여 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 전자부품은,
    상기 관통홀에 배치되며, 접속패드를 갖는 반도체칩; 및
    상기 관통홀에 배치되며, 제1 및 제2외부전극을 갖는 복수의 수동부품; 을 포함하며,
    상기 복수의 수동부품은 각각 상기 반도체칩과 나란하게 배치되며,
    상기 복수의 수동부품 각각의 제1외부전극은, 상기 봉합재 및 상기 복수의 수동부품 각각과 접하며 각각 상기 제1연결부재의 재배선층 중 적어도 하나와 각각 동일 레벨에 위치하는 제1도체를 통해 상기 제1연결부재와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  13. 제 12 항에 있어서,
    상기 복수의 수동부품 각각의 제2외부전극은, 상기 봉합재 및 상기 복수의 수동부품 각각과 접하는 제2도체를 통해 상기 반도체칩의 접속패드 중 적어도 일부와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  14. 제 12 항에 있어서,
    상기 반도체칩 및 상기 수동부품의 상부를 덮으며, 상기 제1연결부재의 재배선층 중 적어도 하나와 연결된 금속층; 을 더 포함하는,
    팬-아웃 반도체 패키지.
  15. 관통홀을 갖는 제1연결부재, 상기 제1연결부재의 관통홀에 배치되며 제1접속패드를 갖는 제1반도체칩, 상기 제1연결부재의 관통홀의 상기 제1반도체칩 상에 스택되며 제2접속패드를 갖는 제2반도체칩, 상기 제1연결부재와 상기 제1반도체칩과 상기 제2반도체칩의 적어도 일부를 봉합하는 봉합재, 상기 제2반도체칩 및 상기 봉합재와 접하는 도체, 및 상기 제1연결부재 및 상기 제1반도체칩 상에 배치된 제2연결부재를 포함하며, 상기 제2접속패드 및 상기 제1연결부재는 상기 도체를 통하여 전기적으로 연결되며, 상기 제1접속패드 및 상기 제1연결부재는 상기 제2연결부재를 통하여 전기적으로 연결된, 팬-아웃 형태의 제1반도체 패키지; 및
    관통홀을 갖는 제3연결부재, 상기 제3연결부재의 관통홀에 배치되며 제4접속패드를 갖는 제4반도체칩, 상기 제3연결부재 및 상기 제4반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제3연결부재 및 상기 제4반도체칩 상에 배치된 제4연결부재를 포함하며, 상기 제4접속패드 및 상기 제3연결부재는 상기 제4연결부재를 통하여 전기적으로 연결된, 팬-아웃 형태의 제2반도체 패키지; 를 포함하며,
    상기 제1반도체 패키지는 상기 제2반도체 패키지의 상부에 적층되며,
    상기 제1반도체 패키지의 제2연결부재 및 상기 제2반도체 패키지의 제3연결부재가 접속단자를 통하여 전기적으로 연결된,
    패키지 온 패키지 장치.
  16. 제 15 항에 있어서,
    상기 제1 및 제2연결부재는 상기 제1 및 제2접속패드와 전기적으로 연결된 재배선층을 각각 포함하며,
    상기 도체는 상기 제1연결부재의 재배선층 중 적어도 하나와 동일 레벨에 위치하는,
    패키지 온 패키지 장치.
KR1020170049110A 2017-03-08 2017-04-17 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치 KR101942733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170029681 2017-03-08
KR20170029681 2017-03-08

Publications (2)

Publication Number Publication Date
KR20180102972A KR20180102972A (ko) 2018-09-18
KR101942733B1 true KR101942733B1 (ko) 2019-01-29

Family

ID=63718463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049110A KR101942733B1 (ko) 2017-03-08 2017-04-17 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 장치

Country Status (1)

Country Link
KR (1) KR101942733B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564141B2 (en) * 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
KR20120033848A (ko) * 2010-09-30 2012-04-09 하나 마이크론(주) 적층 반도체 패키지
KR101209980B1 (ko) * 2010-12-09 2012-12-07 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20130015388A (ko) * 2011-08-03 2013-02-14 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20180102972A (ko) 2018-09-18

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR102059403B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR101942747B1 (ko) 팬-아웃 반도체 패키지
KR102028713B1 (ko) 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR101942745B1 (ko) 팬-아웃 반도체 패키지
KR101901712B1 (ko) 팬-아웃 반도체 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR20180096392A (ko) 팬-아웃 반도체 패키지
KR101973431B1 (ko) 팬-아웃 반도체 패키지
KR101892876B1 (ko) 팬-아웃 반도체 패키지
KR101942736B1 (ko) 반도체 패키지 연결 시스템
KR20180021629A (ko) 팬-아웃 반도체 패키지
KR20180035573A (ko) 팬-아웃 반도체 패키지
KR20190030972A (ko) 팬-아웃 반도체 패키지
KR20200109521A (ko) 패키지 온 패키지 및 이를 포함하는 패키지 연결 시스템
US20210320058A1 (en) Semiconductor package
KR101973428B1 (ko) 팬-아웃 반도체 패키지
KR20190004462A (ko) 팬-아웃 반도체 패키지
KR101982058B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant