KR101906470B1 - 적층식 클립 본딩 반도체 패키지 - Google Patents

적층식 클립 본딩 반도체 패키지 Download PDF

Info

Publication number
KR101906470B1
KR101906470B1 KR1020170035286A KR20170035286A KR101906470B1 KR 101906470 B1 KR101906470 B1 KR 101906470B1 KR 1020170035286 A KR1020170035286 A KR 1020170035286A KR 20170035286 A KR20170035286 A KR 20170035286A KR 101906470 B1 KR101906470 B1 KR 101906470B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
clip
independent
pad
Prior art date
Application number
KR1020170035286A
Other languages
English (en)
Other versions
KR20180106636A (ko
Inventor
최윤화
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020170035286A priority Critical patent/KR101906470B1/ko
Publication of KR20180106636A publication Critical patent/KR20180106636A/ko
Application granted granted Critical
Publication of KR101906470B1 publication Critical patent/KR101906470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 적층식 클립 본딩 반도체 패키지에 관한 것으로, 더욱 상세하게는 패키지 몸체 내부에 제1,2반도체 칩과, 제1,2클립을 적층하는 형태로 구성함에 있어서 각각의 반도체 칩의 일면에 서로 다른 특성을 갖는 단자가 리드프레임의 패드와 리드에 따로 연결될 수 있도록 한 적층식 클립 본딩 반도체 패키지에 관한 것이다.
즉, 본 발명은 중앙에 패드를 구성하고 양측에 각각 다수개의 리드로 구성되는 리드 프레임과, 상기 리드프레임의 패드 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제1반도체 칩과, 상기 제1반도체 칩의 상부와 리드의 상부에 접합되어 서로 연결될 수 있도록 한 제1클립과, 상기 제1클립의 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제2반도체 칩과, 상기 제2반도체 칩의 상부와 리드의 상부에 접합되어 서로 연결될 수 있도록 한 제2클립과, 상기 제1,2반도체 칩을 보호하기 위해 몰딩으로 형성되는 패키지 몸체;를 포함하여 이루어지되, 상기 리드프레임의 리드는 좌,우측에 각각 배치되고 복수의 리드부가 하나로 연결된 형태의 메인리드부와, 상기 메인리드부의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부와 우측의 제2독립리드부;로 구성되며, 상기 제1반도체 칩의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 리드프레임의 패드에 연결되고, 다른 특성의 단자는 제1독립리드부에 연결되고, 상기 제2반도체 칩의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 제1클립의 상면에 연결되고, 다른 특성의 단자는 제2독립리드부에 연결되는 것을 특징으로 한다.

Description

적층식 클립 본딩 반도체 패키지{Stacked clip bonded semiconductor package}
본 발명은 적층식 클립 본딩 반도체 패키지에 관한 것으로, 더욱 상세하게는 패키지 몸체 내부에 제1,2반도체 칩과, 제1,2클립을 적층하는 형태로 구성함에 있어서 각각의 반도체 칩의 일면에 서로 다른 특성을 갖는 단자가 리드프레임의 패드와 리드에 따로 연결될 수 있도록 한 적층식 클립 본딩 반도체 패키지에 관한 것이다.
일반적으로 반도체 칩 패키지는 반도체 칩, 리드 프레임, 패키지 몸체를 포함하여 구성되며, 반도체 칩은 리드 프레임의 패드 상에 부착되고, 리드 프레임의 리드와는 본딩 와이어(B-W)에 의하여 전기적으로 연결된다.
그러나 본딩 와이어에 의한 반도체 칩 패키지보다 제조공정을 단순화하고 방열성능 및 전기적 특성을 좋게 하기 위해 본딩 와이어를 사용하지 않고 클립 구조체로 대체하는 기술이 최근에 개발되어 왔다. 이뿐만 아니라 하나의 반도체 패키지의 몸체 내부에 2개 이상의 반도체 칩과 클립을 적층시켜 반도체 패키지의 용량을 높일 수 있도록 요구하고 있다.
본 발명자는 이러한 요구에 충족하기 위해 등록특허 제10-1631232호(클립을 이용한 적층 패키지)에 상호 이격된 패드부, 제1리드부 및 제2리드부를 포함하는 리드 프레임과, 상기 패드부 상에 커플링된 제1파워 칩과, 상기 제1파워 칩의 상면에 하면이 커플링되고 상면 부분에 제1칩삽입홈을 제공하도록 상기 제1파워칩 쪽으로 돌출된 제1칩 접촉부, 상기 제1리드부에 커플링되는 제1다운셋부, 및 상기 제1칩 접촉부와, 상기 제1다운셋부를 연결하는 제1연결부를 포함하는 제1클립과, 상기 제1칩 접촉부의 상기 제1칩 삽입홈 내에 하단 부분이 삽입되어 커플링되는 제2파워 칩; 및 상기 제2파워 칩의 상면에 커플링되고 상면에 오목한 형상의 제2 칩 삽입홈을 제공하도록 상기 제2 파워칩 쪽으로 돌출된 형상을 가지는 제2칩 접촉부, 상기 제2리드부에 커플링되는 제2다운셋부, 및 상기 제2칩 접촉부와 상기 제2다운셋부를 연결하는 제2연결부를 포함하는 제2클립;의 구성을 개시한 바 있다.
그러나 상기 선행기술은 제1파워 칩과 제2파워 칩의 게이트(Gate)는 리드부에 본딩 와이어로 연결되기 때문에, 본딩 와이어 사용에 따른 기존의 문제점들과 각각의 리드, 제1클립과 제2클립을 포함한 구성들의 구조에 제약이 따르는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 본딩 와이어를 전혀 사용하지 않고 제1,2클립을 통해 제1,2반도체 칩과 리드를 연결하되 리드 프레임과 제1클립의 형상을 개선하여 반도체 칩의 일면에 서로 다른 특성의 단자가 리드에 따로 연결될 수 있도록 한 적층식 클립 본딩 반도체 패키지를 제공함에 목적이 있다.
본 발명은 중앙에 패드를 구성하고 양측에 각각 다수개의 리드로 구성되는 리드 프레임과, 상기 리드프레임의 패드 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제1반도체 칩과, 상기 제1반도체 칩의 상부와 리드의 상부에 접합되어 서로 연결될 수 있도록 한 제1클립과, 상기 제1클립의 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제2반도체 칩과, 상기 제2반도체 칩의 상부와 리드의 상부에 접합되어 서로 연결될 수 있도록 한 제2클립과, 상기 제1,2반도체 칩을 보호하기 위해 몰딩으로 형성되는 패키지 몸체;를 포함하여 이루어지되, 상기 리드프레임의 리드는 좌,우측에 각각 배치되고 복수의 리드부가 하나로 연결된 형태의 메인리드부와, 상기 메인리드부의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부와 우측의 제2독립리드부;로 구성되며, 상기 제1반도체 칩의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 리드프레임의 패드에 연결되고, 다른 특성의 단자는 제1독립리드부에 연결되고, 상기 제2반도체 칩의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 제1클립의 상면에 연결되고, 다른 특성의 단자는 제2독립리드부에 연결되는 것을 특징으로 한다.

또한, 본 발명은 중앙에 패드(110)를 구성하고 양측에 각각 다수개의 리드(120)로 구성되는 리드 프레임(100)과, 상기 리드 프레임(100)의 패드(110) 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제1반도체 칩(200)과, 상기 제1반도체 칩(200)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제1클립(300)과, 상기 제1클립(300)의 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제2반도체 칩(400)과, 상기 제2반도체 칩(400)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제2클립(500)과, 상기 제1,2반도체 칩(200),(400)을 보호하기 위해 몰딩으로 형성되는 패키지 몸체(600);를 포함하여 이루어지되, 상기 리드 프레임(100)의 리드(120)는 좌,우측에 각각 배치되고 복수의 리드가 하나로 연결된 형태의 각각의 메인리드부(121)와, 상기 각각의 메인리드부(121)의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부(122a)와 우측의 제2독립리드부(122b);로 구성되며, 상기 좌측의 제1독립리드부(122a)는 전방에 배치되고 메인리드부(121)는 후방에 길게 배치되며, 상기 우측의 제1독립리드부(122b)는 후방에 배치되고 메인리드부(121)는 전방에 길게 배치되며, 각각의 메인리드부(121)는 패드(110)의 외측으로 연장된 복수의 단자부를 포함하고, 상기 패드(110)와 같은 높이를 가지며, 상기 제1반도체 칩(200)의 저면부에 마련된 소스 단자는 리드 프레임(100)의 패드(110)에 연결되고, 게이트 단자는 제1독립리드부(122a)에 연결되고, 상기 제2반도체 칩(400)의 저면부에 마련된 소스 단자는 제1클립(300)의 상면에 연결되고, 게이트 단자는 제2독립리드부(122b)에 연결되며 상기 제1반도체 칩(200)의 상면부의 드레인 단자는 제1클립(300)을 통해 우측의 메인리드부(121)의 복수의 단자부와 연결되고, 제2반도체 칩(400)의 상면부 드레인 단자는 제2클립(500)을 통해 좌측의 메인리드부(121)의 복수의 단자부와 연결되며, 평면에서 보아 상기 제1클립(300)의 후방에는 상기 제1반도체칩(200)이 놓여지지 않고 상기 제2반도체칩(400)이 놓여지는 공간이 존재하고, 상기 공간의 측면 외측에 상기 제2독립리드부(122b)가 위치하여 상기 제1반도체칩(200)과 상기 제2반도체칩(400)의 게이트 단자가 구조적으로 절연된 것을 특징으로 하는 적층식 클립 본딩 반도체 패키지를 특징으로 한다.
본 발명은 본딩 와이어를 전혀 사용하지 않고 제1,2클립을 통해 제1,2반도체 칩과 리드를 연결함으로써 방열 및 전기적 연결 특성을 높이고, 리드 프레임과 제1클립의 형상을 개선하여 반도체 칩의 일면에 서로 다른 특성의 단자가 리드에 따로 연결될 수 있도록 하여 효과적인 구조설계가 이루어질 수 있도록 하고, 전체 크기대비 고용량 반도체 패키지를 제공할 수 있는 효과가 있다.
도 1은 본 발명에 따른 적층식 클립 본딩 반도체 패키지 제1실시예를 나타낸 사시도
도 2는 본 발명에 따른 제1실시예의 리드 프레임 상부에 제1반도체 칩이 결합되는 상태를 나타낸 분해 사시도
도 3은 본 발명에 따른 제1실시예의 제1클립이 부착된 상태에서 나머지 제2반도체 칩과 제2클립이 결합되는 상태를 나타낸 분해 사시도
도 4는 도 1의 제1독립리드부의 위치를 기준으로 절단한 부분에 해당하는 A-A'선 단면도
도 5는 도 1의 메인리드부의 위치를 기준으로 절단한 부분에 해당하는 B-B'선 단면도
도 6은 도 1의 제2독립리드부의 위치를 기준으로 절단한 부분에 해당하는 C-C'선 단면도
도 7은 본 발명에 따른 적층식 클립 본딩 반도체 패키지 제2실시예를 나타낸 사시도
도 8는 본 발명에 따른 제2실시예의 리드 프레임 상부에 제1반도체 칩이 결합되는 상태를 나타낸 분해 사시도
도 9는 본 발명에 따른 제2실시예의 제1클립이 부착된 상태에서 나머지 제2반도체 칩과 제2클립이 결합되는 상태를 나타낸 분해 사시도
도 10은 도 7의 제1독립리드부의 위치를 기준으로 절단한 부분에 해당하는 D-D'선 단면도
도 11은 도 7의 메인리드부의 위치를 기준으로 절단한 부분에 해당하는 E-E'선 단면도
도 12는 도 7의 제2독립리드부의 위치를 기준으로 절단한 부분에 해당하는 F-F'선 단면도
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 적층식 클립 본딩 반도체 패키지는 도 1에 도시한 바와 같이 중앙에 패드(110)를 구성하고 양측에 각각 다수개의 리드(120)로 구성되는 리드 프레임(100)과, 상기 리드 프레임(100)의 패드(110) 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제1반도체 칩(200)과, 상기 제1반도체 칩(200)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제1클립(300)과, 상기 제1클립(300)의 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제2반도체 칩(400)과, 상기 제2반도체 칩(400)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제2클립(500)과, 상기 제1,2반도체 칩(200),(400)을 보호하기 위해 몰딩으로 형성되는 패키지 몸체(600);를 포함하여 이루어진다.
도 2 내지 3은 본 발명의 제1실시예를 나타낸 것으로 상기 리드 프레임(100)의 리드(120)는 좌,우측에 각각 배치되고 복수의 리드가 하나로 연결된 형태의 메인리드부(121)와, 상기 메인리드부(121)의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부(122a)와 우측의 제2독립리드부(122b);로 구성되며, 상기 제1반도체 칩(200)의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 리드 프레임(100)의 패드(110)에 연결되고, 다른 특성의 단자는 제1독립리드부(122a)에 연결되고, 상기 제2반도체 칩(400)의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 제1클립(300)의 상면에 연결되고, 다른 특성의 단자는 제2독립리드부(122b)에 연결되는 것을 특징으로 한다.
본 발명에서 전기적 연결이 필요한 모든 접합부위는 전도성 접착제(700)에 의해 접합된다. 상기 전도성 접착제(700)는 각각 적층되는 구성들 사이마다 형성되어 있으며 이러한 전도성 접착제(700)는 솔더(solder)나 에폭시 계열의 전기 전도성 접착제(700) 또는 Silver Sintering이 사용될 수 있다.
본 발명의 제1,2반도체 칩(200),(400)에는 상,하부면에 각각 단자(미도시)가 복수로 형성되어 있다. 상기 단자의 특성으로는 게이트(Gate) 단자, 소스(Source) 단자, 드레인(Drain) 단자로 나뉘며, 간략히 설명하면 게이트 단자와 소스 단자는 입력단자에 해당되고, 드레인 단자는 출력단자에 해당되는 것이다.
아래에는 본 발명의 제1,2반도체 칩(200),(400) 하부에 2가지 특성의 입력단자(게이트, 소스)가 함께 형성되고 상부는 1가지 특성의 출력단자(드레인)가 형성되는 형태로 예를 들어 설명이 이루어지지만, 본 발명에서는 이를 한정하지 않고 기술사상 범위 내에서 다른 형태로 특성에 따른 단자 배치가 이루어질 수 있다. 아울러 이러한 단자는 그 배열형태가 다양하게 이루어질 수 있기 때문에 본 발명의 도면상에는 단자 표시를 생략하고자 한다.
본 발명의 리드 프레임(100)은 중앙에 패드(110)를 구성하고 양측에 각각 다수개의 리드(120)로 이루어지는 것으로, 상기 리드(120)는 좌,우측에 공통으로 형성되는 메인리드부(121)와 좌측의 제1독립리드부(122a), 우측의 제2독립리드부(122b)로 구성된다. 상기 메인리드부(121)는 복수의 리드가 하나의 핑거(Finger) 형태로 연결되며 도면상 패드(110)를 기준으로 좌측과 우측에 각각 형성되어 있다. 그리고 상기 제1독립리드부(122a)는 좌측에 형성된 메인리드부(121)의 일측에 이격되어 서로 연결되지 않도록 형성되며, 상기 제2독립리드부(122b)도 마찬가지로 우측의 메인리드부(121)와 이격된 형태로 형성되어 있다.
본 발명에 따른 제 1실시예의 리드 프레임(100)은 도 2에 도시한 바와 같이, 제1독립리드부(122a)와 대응되는 위치에 해당하는 패드(110)의 일부분에 절개부(111)를 형성하고, 상기 제1독립리드부(122a)는 절개부(111) 내측까지 연장되어, 제1반도체 칩(200)이 패드(110)뿐만 아니라 제1독립리드부(122a)에 함께 올려질 수 있도록 되어 있다. 이때 패드(110)의 절개부가 형성된 부분과 절개부(111) 내측까지 연장된 제1독립리드부(122a)가 서로 전기적 연결이 이루어지지 않도록 하기 위해, 절개부(111)의 크기는 내측까지 연장된 제1독립리드부(122a)의 보다 크게 형성하여 서로 이격거리를 두는 것이 바람직하다.
그리고 제1실시예의 제1클립(300)은 도 3에 도시한 바와 같이 제2독립리드부(122b)와 대응되는 위치의 일부분에 절개부(310)를 형성하고, 상기 제2독립리드부(122b)는 제1클립(300)의 높이까지 상향절곡되고 절개부(310) 내측까지 연장되어, 제2반도체 칩(400)이 제1클립(300)뿐만 아니라 제2독립리드부(122b)에 함께 올려질 수 있도록 되어 있다.
아래에는 제1실시예의 연결구조를 도 4 내지 6을 통해 상세히 설명하고자 한다. 도 4는 제1독립리드부(122a)의 위치를 기준으로 절단한 부분에 해당하는 A-A'선 단면도 이고, 도 5는 메인리드부(121)의 위치를 기준으로 절단한 부분에 해당하는 B-B'선 단면도 이며, 도 6은 제2독립리드부(122b)의 위치를 기준으로 절단한 부분에 해당하는 C-C'선 단면도이다.
도 4을 참조하면 제1반도체 칩(200)의 저면부 게이트 단자와 제1독립리드부(122a)가 연결되고, 제1반도체 칩(200)의 저면부 소스 단자는 패드(110)와 연결되고, 제1반도체 칩(200)의 상면부 드레인 단자는 제1클립(300)에 의해 우측의 메인리드부(121)와 연결된다.
그리고 도 5를 참조하면 패드(110)의 상부로 제1반도체 칩(200), 제1클립(300), 제2반도체 칩(400), 제2클립(500) 순으로 적층된 형태로 되어 있다. 따라서 제1반도체 칩(200)의 상면부 드레인 단자와 제2반도체 칩(400)의 저면부 소스 단자는 제1클립(300)을 통해 우측의 메인리드부(121)와 연결되고, 제2반도체 칩(400)의 상면부 드레인 단자는 제2클립(500)을 통해 좌측의 메인리드부(121)와 연결된다.
끝으로 도 6을 참조하면 제2반도체 칩(400)의 저면부 게이트 단자는 우측의 제2독립리드부(122b)와 곧바로 연결되는 구조로 되어 있다. 즉, 제2독립리드부(122b)의 연장된 부분이 제1클립(300)의 높이까지 상향 절곡되어 있고 제1클립(300)의 절개부(310)까지 연장되어 제2반도체 칩(400)은 제1클립(300)뿐만 아니라 제2독립리드부(122b)에도 올려진 형태가 된다.
이와 같이 이루어진 구조를 통해 제1독립리드부(122a)는 제1반도체 칩(200)의 게이트 단자와 직접적으로 연결되고, 제2독립리드부(122b)는 제2반도체 칩(400)의 게이트 단자와 직접적으로 연결되며, 나머지 특성의 단자는 패드(110)에 곧바로 연결되거나 제1클립(300)과 제2클립(500)을 통해 좌,우측의 메인리드부(121)로 연결되는 것이다.
도 7은 본 발명의 제2실시예를 나타낸 것으로, 상기 제2실시예는 리드 프레임(100)의 상부로 제1반도체 칩(200), 제1클립(300), 제2반도체 칩(400), 제2클립(500) 순으로 제1실시예와 동일한 형태로 적층되되,
상기 리드 프레임(100)의 리드(120)는 좌,우측에 각각 배치되고 복수의 리드가 하나로 연결된 형태의 메인리드부(121)와, 상기 메인리드부(121)의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부(122a)와 우측의 제2독립리드부(122b);로 구성되며, 상기 제1클립(300)은 우측의 메인리드부(121)와 연결되는 메인클립부(320)와, 제2독립리드부(122b)와 연결되는 독립클립부(330)로 각각 구성되며, 상기 메인클립부(320)는 제1반도체 칩(200)의 상면에 전도성 접착제(700)에 의해 전기적으로 연결되고, 상기 독립클립부(330)는 제1반도체 칩(200)의 상면에 마련된 절연층(800)에 의해 전기적 연결을 차단하고, 상기 제1반도체 칩(200)의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 리드 프레임(100)의 패드(110)에 연결되고, 다른 특성의 단자는 제1독립리드부(122a)에 연결되고, 상기 제2반도체 칩(400)의 저면부에 마련된 서로 다른 특성의 단자 중 어느 하나의 특성을 갖는 단자는 제1클립(300)의 메인클립부(320) 상면에 연결되고, 다른 특성의 단자는 독립클립부(330)를 통해 제2독립리드부(122b)에 연결되는 것을 특징으로 한다.
상기 제2실시예의 제1독립리드부(122a)는 도 8에 도시한 바와 같이, 제1실시예와 마찬가지로 패드(110)의 절개부(111) 내측까지 연장되어 제1반도체 칩(200)이 패드(110)뿐만 아니라 제1독립리드부(122a)에 함께 올려질 수 있도록 되어 있다.
본 발명의 제2실시예는 도 8 내지 9에 도시한 바와 같이 제1실시예와 대비하여 절연층(800)이 더 포함된 구성으로서, 제2실시예의 제1클립(300)은 도 9에 도시한 바와 같이 하나의 구성으로 이루어지지 않고 메인클립부(320)와 독립클립부(330)로 각각 나뉘어 구성되는 것에 특징이 있다.
제2실시예의 제1클립(300)은 메인리드부(121)와 연결되는 메인클립부(320)와, 제2독립리드부(122b)와 연결되는 독립클립부(330)로 각각 구성되며, 상기 메인클립부(320)는 제1반도체 칩(200)의 상면에 전도성 접착제(700)에 의해 하부에 위치한 제1반도체 칩(200)과 상부에 위치한 제2반도체 칩(400) 모두 전기적 연결이 이루어질 수 있도록 하고, 상기 독립클립부(330)는 제1반도체 칩(200)의 상면에 마련된 절연층(800)에 의해 상부에 위치한 제2반도체 칩(400)에만 전기적 연결이 이루어지고 하부에 위치한 제1반도체 칩(200)과는 전기적 연결이 이루어지지 않도록 하는 것이다.
상기 절연층(800)은 제1반도체 칩(200)의 상부에 마련됨으로써, 제1반도체 칩(200)의 상면부 드레인단자와 제2반도체 칩(400)의 저면부 게이트 단자가 그 사이에 위치한 독립클립부(330)에 의해 전기적 단락(short)이 발생되는 문제를 방지하는 역할을 한다. 상기 절연층(800)의 재질은 PL Tape 나 Epoxy paste, 또는 세라믹 계열의 물질로 사용될 수 있다.
아래에는 제2실시예의 연결구조를 도 10 내지 12를 통해 상세히 설명하고자 한다. 도 10은 제1독립리드부(122a)의 위치를 기준으로 절단한 부분에 해당하는 D-D'선 단면도 이고, 도 11는 메인리드부(121)의 위치를 기준으로 절단한 부분에 해당하는 E-E'선 단면도 이며, 도 12은 제2독립리드부(122b)의 위치를 기준으로 절단한 부분에 해당하는 F-F'선 단면도이다.
제2실시예의 도 10과 11의 구조를 살펴보면 제1실시예의 도 4와 5의 구조와 동일한 단면 형태로 구성되어 있기 때문에 구체적인 연결구조에 따른 설명은 중복되므로 생략하도록 한다. 도 12를 참조하면 절연층(800)에 의해 제1반도체 칩(200)의 상면부 드레인 단자와 독립클립부(330)의 전기적 연결이 차단되고, 제2반도체 칩(400)의 저면부 게이트 단자는 독립클립부(330)를 거친다음 제2독립리드부(122b)로 전기적 연결이 이루어진다.
이와 같이 상기 제2실시예는 제1실시예보다 구성은 조금더 복잡하나, 전체 리드(120)의 형태가 수평상태로 단순화한 구조로 이루어지고 독립클립부(330)의 하부를 절연층(800)과 제1반도체 칩(200)이 안정적으로 지지해주기 때문에 보다 견고한 구조를 갖게 된다.
아울러 제1실시예와 제2실시예 모두 리드 프레임(100)의 저면부와 제2클립(500)의 상면부가 패키지 몸체(600)의 외부로 각각 노출될 수 있도록 구성할 경우, 방열효과를 더욱 높일 수 있다. 물론 필요에 따라서 노출되지 않도록 패키지 몸체(600)를 구성하는 것도 얼마든지 가능하다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
100 : 리드 프레임 110 : 패드
111 : 절개부 120 : 리드
121 : 메인리드부 122a : 제1독립리드부
122b : 제2독립리드부 200 : 제1반도체 칩
300 : 제1클립 310 : 절개부
320 : 메인클립부 330 : 독립클립부
400 : 제2반도체 칩 500 : 제2클립
600 : 패키지 몸체 700 : 전도성 접착제
800 : 절연층

Claims (6)

  1. 중앙에 패드(110)를 구성하고 양측에 각각 다수개의 리드(120)로 구성되는 리드 프레임(100)과, 상기 리드 프레임(100)의 패드(110) 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제1반도체 칩(200)과, 상기 제1반도체 칩(200)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제1클립(300)과, 상기 제1클립(300)의 상부에 접합되고 상면 및 저면부에 각각 복수의 단자가 형성된 제2반도체 칩(400)과, 상기 제2반도체 칩(400)의 상부와 리드(120)의 상부에 접합되어 서로 연결될 수 있도록 한 제2클립(500)과, 상기 제1,2반도체 칩(200),(400)을 보호하기 위해 몰딩으로 형성되는 패키지 몸체(600);를 포함하여 이루어지되,
    상기 리드 프레임(100)의 리드(120)는 좌,우측에 각각 배치되고 복수의 리드가 하나로 연결된 형태의 각각의 메인리드부(121)와, 상기 각각의 메인리드부(121)의 일측에 이격되어 서로 연결되지 않도록 한 좌측의 제1독립리드부(122a)와 우측의 제2독립리드부(122b);로 구성되며,
    상기 좌측의 제1독립리드부(122a)는 전방에 배치되고 메인리드부(121)는 후방에 길게 배치되며, 상기 우측의 제1독립리드부(122b)는 후방에 배치되고 메인리드부(121)는 전방에 길게 배치되며,
    각각의 메인리드부(121)는 패드(110)의 외측으로 연장된 복수의 단자부를 포함하고, 상기 패드(110)와 같은 높이를 가지고
    상기 제1반도체 칩(200)의 저면부에 마련된 소스 단자는 리드 프레임(100)의 패드(110)에 연결되고, 게이트 단자는 제1독립리드부(122a)에 연결되고,
    상기 제2반도체 칩(400)의 저면부에 마련된 소스 단자는 제1클립(300)의 상면에 연결되고, 게이트 단자는 제2독립리드부(122b)에 연결되며
    상기 제1반도체 칩(200)의 상면부의 드레인 단자는 제1클립(300)을 통해 우측의 메인리드부(121)의 복수의 단자부와 연결되고, 제2반도체 칩(400)의 상면부 드레인 단자는 제2클립(500)을 통해 좌측의 메인리드부(121)의 복수의 단자부와 연결되며,
    평면에서 보아 상기 제1클립(300)의 후방에는 상기 제1반도체칩(200)이 놓여지지 않고 상기 제2반도체칩(400)이 놓여지는 공간이 존재하고, 상기 공간의 측면 외측에 상기 제2독립리드부(122b)가 위치하여 상기 제1반도체칩(200)과 상기 제2반도체칩(400)의 게이트 단자를 구조적으로 절연시킨 것을 특징으로 하는 적층식 클립 본딩 반도체 패키지.
  2. 제 1항에 있어서,
    상기 리드 프레임(100)은 제1독립리드부(122a)와 대응되는 위치에 해당하는 패드(110)의 일부분에 절개부(111)를 형성하고, 상기 제1독립리드부(122a)는 절개부(111) 내측까지 연장되어, 제1반도체 칩(200)이 패드(110)뿐만 아니라 제1독립리드부(122a)에 함께 올려질 수 있도록 한 것을 특징으로 하는 적층식 클립 본딩 반도체 패키지
  3. 제 1항에 있어서,
    상기 제1클립(300)은 제2독립리드부(122b)와 대응되는 위치의 일부분에 절개부(310)를 형성하고, 상기 제2독립리드부(122b)는 제1클립(300)의 높이까지 상향절곡되고 절개부(310) 내측까지 연장되어, 제2반도체 칩(400)이 제1클립(300)뿐만 아니라 제2독립리드부(122b)에 함께 올려질 수 있도록 한 것을 특징으로 하는 적층식 클립 본딩 반도체 패키지.
  4. 삭제
  5. 삭제
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 리드 프레임(100)의 저면부와 제2클립(500)의 상면부가 패키지 몸체(600)의 외부로 각각 노출될 수 있도록 한 것을 특징으로 하는 적층식 클립 본딩 반도체 패키지
KR1020170035286A 2017-03-21 2017-03-21 적층식 클립 본딩 반도체 패키지 KR101906470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170035286A KR101906470B1 (ko) 2017-03-21 2017-03-21 적층식 클립 본딩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170035286A KR101906470B1 (ko) 2017-03-21 2017-03-21 적층식 클립 본딩 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20180106636A KR20180106636A (ko) 2018-10-01
KR101906470B1 true KR101906470B1 (ko) 2018-10-11

Family

ID=63865061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170035286A KR101906470B1 (ko) 2017-03-21 2017-03-21 적층식 클립 본딩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101906470B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283390B1 (ko) * 2019-10-07 2021-07-29 제엠제코(주) 멀티칩용 반도체 패키지 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227207A1 (en) * 2010-03-18 2011-09-22 Alpha And Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20140117523A1 (en) 2010-06-18 2014-05-01 Yueh-Se Ho Stacked dual-chip packaging structure and preparation method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227207A1 (en) * 2010-03-18 2011-09-22 Alpha And Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20140117523A1 (en) 2010-06-18 2014-05-01 Yueh-Se Ho Stacked dual-chip packaging structure and preparation method thereof

Also Published As

Publication number Publication date
KR20180106636A (ko) 2018-10-01

Similar Documents

Publication Publication Date Title
US8178954B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
CN103000608B (zh) 一种多组件的芯片封装结构
CN103824853B (zh) 应用于开关型调节器的集成电路组件
IT201800004209A1 (it) Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
JP2005203775A (ja) マルチチップパッケージ
US8476752B2 (en) Package structure for DC-DC converter
WO2017168992A1 (ja) 半導体装置
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
JPH02187054A (ja) 混成集積回路部品の構造
KR101906470B1 (ko) 적층식 클립 본딩 반도체 패키지
JP3832170B2 (ja) マルチベアチップ実装体
US7535087B2 (en) Semiconductor device with lead frames
TW200834872A (en) Semiconductor device
US8410597B2 (en) Three dimensional semiconductor device
JP6503264B2 (ja) 半導体装置
JP2007294884A (ja) 半導体装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR102008209B1 (ko) 가압형 반도체 패키지
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
US20220157681A1 (en) Integrated circuit package with v-shaped notch creepage structure
US9324639B2 (en) Electronic device comprising an improved lead frame
JP6684062B2 (ja) スナバモジュール
JP4676252B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant