KR101903541B1 - 수직 반도체 장치 - Google Patents

수직 반도체 장치 Download PDF

Info

Publication number
KR101903541B1
KR101903541B1 KR1020170077899A KR20170077899A KR101903541B1 KR 101903541 B1 KR101903541 B1 KR 101903541B1 KR 1020170077899 A KR1020170077899 A KR 1020170077899A KR 20170077899 A KR20170077899 A KR 20170077899A KR 101903541 B1 KR101903541 B1 KR 101903541B1
Authority
KR
South Korea
Prior art keywords
die
main surface
semiconductor
semiconductor die
active edge
Prior art date
Application number
KR1020170077899A
Other languages
English (en)
Other versions
KR20180018304A (ko
Inventor
수레쉬 우파드야율라
닝 예
친 티엔 치우
헴 타키아르
펭 첸
Original Assignee
샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드 filed Critical 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드
Publication of KR20180018304A publication Critical patent/KR20180018304A/ko
Application granted granted Critical
Publication of KR101903541B1 publication Critical patent/KR101903541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08155—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/08168—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 수직으로 매체(예컨대 인쇄 회로 기판, PCB)에 장착되는 반도체 장치 및 그 제조 방법을 개시하였다. 상기 반도체 장치는 콘택트 패드를 구비하는 반도체 다이의 스택을 포함하고, 상기 콘택트 패드는 상기 스택의 일 측면의 다이의 액티브 에지까지 정렬되도록 연장된다. 상기 다이의 액티브 에지는 상기 PCB에 고정되고, 액티브 에지에 위치하는 콘택트 패드는 PCB에 전기적으로 커플링된다. 이러한 구성은 장치 중의 반도체 다이의 최적의 고밀도 배치를 제공하고, 기판이 없으며, 반도체 다이를 교차시키지 않고, 와이어 본드를 사용하지 않는 상황 하에서, 대량의 반도체 다이를 상기 PCB에 장착시키며 직접 전기적으로 커플링시킨다.

Description

수직 반도체 장치{VERTICAL SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
휴대용 소비 전자 제품에 대한 수요의 급속 증가는 대용량 저장 장치의 수요를 촉진하고 있다. 비휘발성 반도체 메모리 장치(예컨대 플래시 메모리 카드)는 디지털 정보의 저장 및 교환에 대한 날로 증가하고 있는 요구를 충족시키기 위해 점차 널리 사용되고 있다. 그 휴대성, 멀티 기능성과 견고한 디자인 및 높은 신뢰성과 대용량으로 이미 이러한 메모리 장치는 예를 들어 디지털 카메라, 디지털 음악 플레이어, 비디오 게임 콘솔, 개인 휴대 정보 단말기(PDA)와 휴대 전화를 포함하는 다양한 전자 장치에 이상적으로 응용된다.
여러가지 상이한 패키징 배치가 공지되어 있고, 플래시 메모리 저장 카드는 통상적으로 시스템 인 패키지(SiP) 또는 멀티 칩 모듈(MCM)로 제조될 수 있으나, 이러한 경우에 복수개의 다이는 작은 풋 프린트(footprint) 기판에 설치되고 서로 연결된다. 기판은 통상적으로 강성, 유전체 기저를 포함할 수 있는데, 상기 기저는 일면 또는 양면에 에칭된 전도층을 구비한다. 다이와 (복수개의) 전도층 사이에는 전기적인 연결이 형성되고, (복수개의) 전도층은 다이를 호스트 장치에 연결하기 위한 전기 리드 구조를 제공한다. 일단 다이와 기판 사이의 전기적인 연결이 구축되면, 어셈블리는 통상적으로 보호 패키지를 제공하는 몰드 컴파운드로 봉입된다.
도 1과 도 2는 통상적인 반도체 패키지(20)의 단면 측면도와 평면도이다. 전형적인 패키지는 기판(26)에 지지되는 플래시 메모리 다이(22)와 제어기 다이(24)와 같은 복수개의 반도체 다이(Semiconductor Die)를 포함한다. 기판(26)은 반도체 다이(22, 24) 및 패키지가 설치된 호스트 장치 사이에서 신호를 전송하기 위한 통공, 전기 트레이스와 콘택트 패드를 포함한다. 다이 본드 패드(28)는 반도체 다이(22, 24)의 표면에 형성되어 각자의 다이 본드 패드와 콘택트 패드 사이의 와이어 본드(32)를 고정시킴으로써 반도체 다이를 기판에 전기적으로 커플링시킬 수 있다. 전체 전기적인 연결이 구축되면, 다이와 와이어 본드를 몰딩 컴파운드(34)에 봉입시켜 패키지를 밀봉시키고, 또한 다이와 와이어 본드를 보호할 수 있다.
더 작은 패키지에서 보다 큰 저장 용량을 제공하기 위한 동기가 항상 존재하는 경우, 기판의 사용 및 어떻게 반도체 다이를 반도체 패키지에 배치할 것인가 하는 것을 다시 생각할 필요가 있다.
개괄하면, 본 발명의 구현예는 반도체 장치에 관한 것으로, 매체에 장착되는 반도체 장치는 복수개의 반도체 다이를 포함하고, 각각의 반도체 다이는, 메인 표면, 메인 표면과 0이 아닌 각도를 이루는 액티브 에지, 및 메인 표면에 형성되고, 반도체 다이의 액티브 에지와 서로 인접하는 전기 콘택트를 포함하며, 상기 복수개의 반도체 다이는 매체에 표면 장착되도록 배치되고, 각각의 반도체 다이의 액티브 에지는 매체에 마주한다.
다른 구현예에서, 본 발명은 반도체 장치에 관한 것으로, 복수개의 반도체 다이를 포함하고, 각각의 반도체 다이는, 길이 및 폭을 갖는 제1 메인 표면, 제1 메인 표면의 길이 및 폭에 대응하는 길이 및 폭을 갖는 제2 메인 표면, 제1 메인 표면과 제2 메인 표면 사이에서 연장되는 액티브 에지, 제1 메인 표면에 형성되고, 반도체 다이의 액티브 에지에 인접하여 길이 방향으로 연장되는 전기 콘택트, 및 제2 메인 표면에서, 제2 메인 표면을 다른 표면에 고정하기 위한 것이고, 제2 메인 표면의 폭을 가로 질러 연장하며, 또한 제2 메인 표면의 전체 길이보다 작은 다이 부착 필름(DAF)을 포함하며, 블록으로 스태킹된 복수개의 반도체 다이는 각 반도체 다이의 DAF에 의해 분리되며, DAF는 블록 중의 서로 인접한 제1 반도체 다이와 제2 반도체 다이 사이의 전기 콘택트에 공간을 남긴다.
또 다른 일 구현예에서, 본 발명은 전자 부재에 관한 것으로, 복수개의 반도체 다이 및 매체를 포함하고, 각각의 반도체 다이는, 제1 메인 표면, 제2 메인 표면, 제1 메인 표면과 제2 메인 표면 사이에서 연장되는 액티브 에지, 및 제1 메인 표면에 형성되고 반도체 다이의 액티브 에지와 서로 인접하는 전기 콘택트를 포함하고, 복수개의 전도 콘택트를 포함하는 매체는, 매체의 표면 상방으로 연장되고, 복수개의 반도체 다이는 매체에 표면 장착되며, 복수개의 반도체 다이의 액티브 에지는 매체에 마주하고, 또한 복수개의 전기 콘택트는 복수개의 전도 콘택트에 전기적으로 커플링된다.
또 다른 일 구현예에서, 본 발명은 전자 부재에 관한 것으로, 상기 전자 부재는 복수개의 반도체 다이 및 인쇄 회로 기판 장치를 포함하고, 각각의 반도체 다이는, 제1 메인 표면, 제2 메인 표면, 제1 메인 표면과 제2 메인 표면 사이에서 연장되는 액티브 에지, 및 제1 메인 표면에 형성되고, 반도체 다이의 액티브 에지와 서로 인접하는 전도 접촉 장치를 포함하며, 인쇄 회로 기판 장치는, 인쇄 회로 기판 장치의 표면 상부로 연장되는 복수개의 전도 접촉 장치를 포함하고, 복수개의 반도체 다이는 인쇄 회로 기판 장치에 표면 장착되며, 복수개의 반도체 다이의 액티브 에지는 매체에 마주하고, 복수개의 전기 접촉 장치는 복수개의 전도 접촉 장치에 전기적으로 커플링된다.
도 1은 기판에 장착된 반도체 다이를 포함하는 통상적인 반도체 장치의 선행기술의 측면도이다.
도 2는 기판에 장착된 반도체 다이를 포함하는 통상적인 반도체 장치의 선행기술 평면도이다.
도 3은 본 발명의 실시예에 따라 반도체 다이를 형성하는 흐름도이다.
도 4는 웨이퍼의 제1 메인 표면의 반도체 웨이퍼를 도시하는 정면도이다.
도 5는 웨이퍼로부터의 하나의 반도체 다이의 정면 입체도이다.
도 6은 웨이퍼로부터의 하나의 반도체 다이의 정면 입체도이고, 어느 한 위치까지 연장된 다이 본드 패드를 나타내며, 상기 위치는 웨이퍼에서 반도체 다이를 다이싱하면 반도체 다이의 에지로 된다.
도 7은 DAF층을 포함하는 웨이퍼의 제2 메인 표면을 도시하는 반도체 웨이퍼의 배면도이다.
도 8은 DAF층을 포함하는 웨이퍼로부터의 하나의 반도체 다이의 배면 입체도이다.
도 9는 DAF층을 포함하는 웨이퍼로부터의 하나의 반도체 다이의 정면 입체도이다.
도 10은 웨이퍼로부터 다이싱된 반도체 다이의 스택의 입체도이다.
도 11은 반도체 다이의 스택이 배치될 수 있는 인쇄 회로 기판의 입체도이다.
도 12는 반도체 다이의 스택이 수직으로 배열된 인쇄 회로 기판의 입체도이다.
도 13은 반도체 다이의 스택이 배치되고, 수지가 상기 반도체 다이의 스택 중의 간격을 저부 충진하는 인쇄 회로 기판의 입체도이다.
이하 도면을 참조하여 본 발명을 설명하고, 그 실시예에서, 수직으로 매체(예컨대 인쇄 회로 기판, PCB)에 장착되는 반도체 장치에 관한 것이다. 반도체 장치는 콘택트 패드를 구비하는 반도체 다이의 스택을 포함하고, 상기 콘택트 패드는 스택의 일 측면의 다이의 액티브 에지까지 연장되고 정렬된다. 다이의 액티브 에지는 PCB에 고정되고, 또한 액티브 에지에 위치하는 콘택트 패드는 PCB에 전기적으로 커플링된다. 이러한 구성은 장치에서의 반도체 다이의 최적의 고밀도 배치를 제공하고, 기판이 없으며, 반도체 다이를 교차시키지 않고, 와이어 본드를 사용하지 않는 상황하에서, 대량의 반도체 다이를 PCB에 장착시키며 또한 직접 전기적으로 커플링시킬 수 있다.
본 발명은 여러가지 상이한 형태로 실시될 수 있음을 이해하여야 하고, 본 명세서에서 진술되는 실시예에 한정되는 것으로 이해하여서는 아니된다. 다시 말하여, 이러한 실시예를 제공하여 본 개시가 철저하고 완전하게 하며 본 발명을 충분히 본 발명의 분야에서 통상의 지식을 가진 자에게 전달되도록 하는 것이다. 실제로, 본 발명의 의도는 이러한 실시예의 대체 수단, 변형 수단 및 균등한 수단을 포함하고, 이러한 실시예의 대체, 변형, 균등은 첨부되는 청구범위에 의해 한정되는 본 발명의 범위와 사상의 범위 내에 포함된다. 이외에, 하기 본 발명의 상세한 설명에서, 여러 상세 사항을 서술하는 것은 본 발명에 대한 철저한 이해를 제공하기 위함이다. 그러나, 이러한 상세 사항이 없는 경우에도 본 발명을 실시할 수 있음은 발명의 분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.
본 명세서에서 사용되는 "최상부"와 "최저부", "상부"와 "하부", "수직"과 "수평" 등 용어는 단지 예시적인 것과 설명에 목적을 두며, 이는 인용된 항목이 위치와 방향에서 교환될 수 있기 때문에 본 발명의 설명을 한정하는 것이 아니다. 마찬가지로, 본 명세서에서 사용되는 "실제로"및/또는 "대략" 등 용어는 구체적인 사이즈 또는 파라미터가 주어진 애플리케이션에 대한 허용 가능한 제조 공차의 범위 내에서 변할 수 있음을 의미한다. 일 실시예에서, 상기 허용 가능한 제조 공차는 ±25%이다.
이하, 도 3의 흐름도 및 도 4 내지 도 13의 도면을 참조하여 본 발명의 실시예를 설명하도록 한다. 우선 도 3의 흐름도를 참조하면, 반도체 웨이퍼(100)는 웨이퍼 재료로서의 잉곳(ingot)을 형성하는 단계 200에서 시작될 수 있다. 일 구현예에서, 웨이퍼(100)를 형성하는 잉곳은 단결정 규소일 수 있고, 이는 초크랄스키법(Czochralski, CZ) 공정 또는 플로팅 존(floating zone, FZ) 공정 중 하나에 따라 성장한다. 그러나, 웨이퍼(100)는 기타 실시예에서 기타 재료 및 기타 공정을 통해 형성될 수 있다.
단계 204에서, 반도체 웨이퍼(100)는 잉곳으로부터 절단되어 제1 메인 표면(102)(도 4)과 표면(102)에 상반되는 제2 메인 표면(104)(도 7) 양쪽 모두에서 연마되어 매끄러운 표면을 제공할 수 있다. 단계 206에서, 제1 메인 표면(102)은 다양한 처리 단계를 거쳐 웨이퍼(100)를 각 반도체 다이(106)(그 중 하나는 도 4에 도시됨)로 분할할 수 있고, 또한 제1 메인 표면(102) 위에 그리고 제1 메인 표면(102) 중에는 각각 반도체 다이(106)의 집적 회로가 형성된다. 이러한 다양한 처리 단계는 금속 콘택트를 침착하는 금속화 단계를 포함할 수 있고, 상기 금속 콘택트는 집적 회로와 신호를 주고 받기 위한 것이다. 전기 콘택트는 제1 메인 표면(102)에 노출된 다이 본드 패드(108)(그 중 하나는 도 4 및 도 5에서 각각 번호가 매겨짐)를 포함할 수 있다. 도시된 본드 패드(108)의 수량은 간략화하기 위한 것이며, 각 다이(105)는 도시된 다이 본드 패도보다 훨씬 더 많이 포함할 수 있다. 실시예에서, 다이 본드 패드(108)는 알루미늄 또는 그 합금으로 형성될 수 있지만, 기타 실시예에서 패드(108)는 기타 재료로 형성될 수 있다. 실시예에서, 집적 회로는 NAND 플래시 메모리 반도체 다이로 운행될 수 있지만, 기타 유형의 집적 회로도 고려된다.
하기의 서술과 같이 다이싱한 후, 몇몇개의 반도체 다이(106)가 에지(110)(본 명세서에서 액티브 에지(110)라고 칭함)를 따라 스태킹될 수 있고, PCB와 같은 매체에 전기적으로 연결될 수 있다(도 5). 액티브 에지는 제1 메인 표면에 대하여 0도가 아닌 각도(전형적으로 90° 또는 대략 90°)로 형성될 수 있다. 액티브 에지에서의 전기적인 연결을 허용하기 위해, 단계 208에서, 다이 본드 패드(108)는 액티브 에지(110)에서 연장 또는 기타 방식으로 액티브 에지(110)에서 형성될 수 있다. 일 실시예에서, 다이 본드 패드(108)는 전기 트레이스(112)를 구비하는 재분배층을 통해 각 반도체 다이(106)의 액티브 에지(110)까지 연장되어 끝나고(도 6), 니켈 및 금의 상기 전기 트레이스(112)는 각 다이 본드 패드(108)에서 액티브 에지(110)까지 연장된다.
일 실시예에서, 웨이퍼(100)의 제1 메인 표면(102)의 상부에 우선 유전체 재료의 패시베이션 층을 인가하여 트레이스(112)를 형성할 수 있다. 이어서 포토리소그래피 공정에서 패시베이션 층을 에칭하여 각 다이 본드 패드(108)를 노출시킬 수 있다. 다음 패시베이션 층에 예를 들어 스퍼터링 또는 다른 박막 침착 공정을 통해 다양한 금속층을 인가할 수 있다. 금속층은 예컨대 티타늄, 구리, 니켈 및 금을 포함할 수 있다. 기타 실시예에서, 전체 이러한 금속층보다 적은 금속층을 사용하거나 기타 또는 부가된 금속층을 사용할 수 있음을 이해하여야 한다. 이어서, 금속층을 포토리소그래피 처리하고 에칭하여 트레이스(112)를 한정하며, 이는 다이 본드 패드(108)에서 각 반도체 다이의 액티브 에지(110)까지 연장된다. 트레이스(112)는 본드 패드(108)에서 직선 연장될 수 있다(본드 패드(108)의 행에 수직됨). 그러나, 기타 실시예에서, 트레이스는 본드 패드(108)를 패턴으로 액티브 에지(110)에 재분배할 수 있고, 상기 패턴은 본드 패드에서 직선 연장되지 않는다.
기타 실시예에서, 다이 본드 패드(108)로부터 액티브 에지(110)까지 연장되는 트레이스(112)는 기타 재료 또는 기타 공정으로 형성될 수 있음을 이해하여야 한다. 이외에, 트레이스(112)가 형성될 때, 다이는 아직 웨이퍼로부터 다이싱되지 않았으며, 각각의 다이의 액티브 에지(110)는 아직 존재하지 않는다. 트레이스(112)는 웨이퍼에 형성되어 다이 본드 패드(108)로부터 일정 거리 연장되도록 하여 웨이퍼로부터 다이를 다이싱할 때, (후술하는)절단기가 이들의 길이에 따라 트레이스(112)를 절단하여, 액티브 에지(110)에 노출된 트레이스(112)의 단부를 남긴다. 트레이스(112)가 충분히 액티브 에지에 근접하여 끝남으로써, 후술하는 리플로우 공정이 PCB에서 솔더 볼과 연결되는 전제하에서, 트레이스(112)가 실제로 완전히 액티브 에지(110)에 끝나는 것이 아니라, 액티브 에지(110)에 근접하여 끝날 수 있음을 이해하여야 한다.
기타 실시예에서, 트레이스(112)는 완전히 생략될 수 있다. 이러한 실시예에서, 절단 기구는 다이 본드 패드 자체가 절단되도록 하여 액티브 에지(110)에 노출된 다이 본드 패드의 일부분을 남길 수 있다.
단계 212에서, 웨이퍼는 제2 메인 표면(104)에 대해 백 그라인드(back grinding) 공정을 거쳐 웨이퍼를 예컨대 약 775미크론(μm)에서 약 25 ㎛ 내지 100 ㎛의 범위 내로 감소시킬 수 있다. 기타 실시예에서, 백 그라인드 단계 후, 웨이퍼(100)는 이 범위보다 더 얇거나 더 두꺼울 수 있음을 이해하여야 한다.
단계 214에서, 도 7 내지 도 9에 도시된 내용과 같이, 다이 부착 필름(DAF)(114)의 층을 웨이퍼(100)의 제2 메인 표면(104)에 인가시킬 수 있다. 본 발명의 일 양태에 따르면, 도 7에 도시된 스트라이프 패턴으로 DAF(114)를 웨이퍼(100)에 인가시킬 수 있고, 상기 스트라이프 패턴은 DAF(114)를 구비하지 않는 노출 간격(116)에 의해 분리된다. 제어되는 방식으로 DAF(114)를 인가 또는 처리하여 웨이퍼(100)의 제2 메인 표면(104)의 노출 간격(116)과 웨이퍼(100)의 제1 메인 표면(102)의 트레이스(112)가 정렬되도록 한다. 후술하는 내용과 같이, 반도체 다이(106)를 다이싱한 후, 이들을 스태킹할 수 있는데, 그 중 하나의 다이(106)의 제2 메인 표면(104)의 DAF(114)는 다음 다이(106)의 제1 메인 표면(102)에 접한다. DAF(114) 중의 노출 간격(116)을 제공하여, 하나의 다이의DAF(114)가 다음 인접된 다이의 트레이스(112)를 커버하지 않도록 한다.
도 8 및 도 9에 도시된 내용과 같이, 노출 간격(116)을 제공하여 반도체 다이(106)가 웨이퍼(100)로부터 다이싱될 때, 각각의 다이는 DAF(114)가 없는 액티브 에지(110)로부터 거리(d)의 노출 간격을 가지도록 할 수 있다. 거리(d)는 적어도 트레이스(112)의 길이(L)보다 크거나 같다. 이로부터 알 수 있다시피, 기타 실시예에서, 후술할 내용과 같이 트레이스(112)의 충분한 부분이 노출되도록 남겨놓는 것은 PCB에 연결된 전제하에서, 거리(d)는 길이(L)보다 작게 하기 위한 것이다.
DAF(114)를 전체 제2 메인 표면(104)에 인가시킬 수 있고, 또한 그 후 적합한 위치에서 노출 간격(116)을 한정하도록 선택적으로 제거할 수 있다. 기타 실시예에서, DAF(114)는 다이 공간(116)을 한정하는 스트라이프에 인가될 수 있다. 하나의 구현예로서, DAF(114)는 헨켈 사(미국 캘리포니아주 소재의 Henkel Corp)의 8988UV 에폭시 수지일 수 있다.
DAF(114)는 3㎛ 내지 30㎛의 두께를 가질 수 있지만, 기타 실시예에서는 그 두께보다 더 얇거나 두꺼울 수 있다. 후술할 내용과 같이, 스태킹된 반도체 다이(DAF(114)의 두께에 의해 서로 분리됨) 블록은 PCB에 장착될 수 있어 각 다이의 트레이스(112)와 PCB에 제공되는 솔더 볼과 정렬되도록 한다. DAF(114)의 두께는 스택 중의 반도체 다이 사이의 간격을 한정하고, 또한 DAF의 두께를 제공하여 각 다이 사이의 간격과 각 행 솔더 볼의 간격이 매칭되도록 제공된다. 상기 설명에서, DAF(114)를 인가하기 전에 트레이스(112)가 형성된다. 이러한 단계는 기타 실시예에서 바뀔 수 있음을 이해하여야 한다.
이어서 단계 216에서, 반도체 다이(106)를 웨이퍼(100)로부터 다이싱할 수 있다. 일 실시예에서, 웨이퍼(100)는 스텔스 레이징(stealth lasing) 공정을 사용하여 다이싱될 수 있다. 웨이퍼(100)는 척(chuck)이나 기타 지지 표면(미도시)에 지지될 수 있어 집적 회로가 지지 표면의 제1 메인 표면(102)에 마주하고 또 지지 표면의 제2 메인 표면(104)에 등지도록 한다. 다음, 레이저는 웨이퍼(100)의 제2 메인 표면(104)을 통해 투과하는 파장(예컨대 적외선 또는 근적외선 파장)의 펄스 레이저 빔을 방출할 수 있다. 펄스 레이저 빔은 예컨대 하나 또는 복수개의 조준 렌즈(collimating lens)를 포함하는 광학 시스템을 사용하여 웨이퍼의 표면(104) 아래의 지점으로 포커싱될 수 있다. 레이저 빔이 초점에서 피크 출력 밀도에 도달할 때, 웨이퍼가 에너지를 흡수하고, 웨이퍼의 표면 아래에 핀포인트 홀(pinpoint hole)이 생성된다.
레이저는 웨이퍼(100)의 스크라이브 라인을 따라 이동되고, 또한 여러개의 점에서 여기되어, 여러개의 밀착 배치된 핀포인트 홀이 웨이퍼의 중간 깊이(웨이퍼의 제1 메인 표면(102)와 제2 메인 표면(104) 사이)에 형성될 수 있도록 한다. 핀포인트 홀의 행과 열은 웨이퍼(100)로부터 다이싱되는 각 반도체 다이(106)의 최종 형상을 한정한다. 레이저는 하나의 깊이에서 핀포인트 홀의 하나의 층을 형성할 수 있거나, 복수개의 깊이에서 핀포인트 홀의 복수개(두개 또는 그 이상)의 층을 형성할 수 있다.
핀포인트 홀은 웨이퍼에서 크랙을 생성할 수 있고, 제1 메인 표면(102)과 제2 메인 표면(104)에 전파하여, 웨이퍼의 다이싱을 완성할 수 있다. 기타 실시예에서, 레이저에 의해 핀포인트 홀을 형성한 후, 웨이퍼에서 부가의 기계적 응력을 일으켜 핀포인트 홀의 크랙의 전파를 촉진할 수 있다. 예를 들어, 레이징 공정 후, 웨이퍼는 뒤집히고, 또한 제2 메인 표면(104)은 테이프에 고정될 수 있다. 다음 테이프를 직각 축을 따라 늘릴 수 있다. 이렇게 웨이퍼의 내부에 응력이 발생하여 핀포인트 홀에서의 크랙이 웨이퍼(100)의 제1 메인 표면(102)과 제2 메인 표면(104)에 전파되어, 웨이퍼(100)의 다이싱이 완성된다. 또한 테이프상에서 다이싱 전개된 반도체 다이(106)에도 연장된다. 픽 앤 플레이스 로봇은 다이싱된 반도체 다이(106)를 지지 표면에 이동하여, 하기의 내용에서 설명되는 부가 처리를 진행할 수 있다. 대체 가능한 것으로서, 다이싱한 후, 픽 앤 플레이스 로봇은 반도체 다이를 하기의 내용에서 설명되는 PCB에 직접 이동시킬 수 있다.
스텔스 레이징(stealth lasing) 및 그 후의 크랙 전파는 트레이스(112)를 통과하는 라인(또는 트레이스(112)를 구비하지 않는 실시예에서 다이 본드 패드(108)를 통과함)을 따라 웨이퍼(100)를 다이싱할 수 있다. 특히, 트레이스(112) 또는 다이 본드 패드(108)를 교차하는 라인에 따라 레이저를 인가하여 크랙에 따라 제1 메인 표면(102)에 전파시키고, 트레이스 또는 본드 패드는 액티브 에지(110)에서 절단된다. 따라서, 도 9의 다이싱된 반도체 다이(106)와 같이, 트레이스(112)는 각 반도체 다이의 액티브 에지(110)에서 끝난다. 기타 실시예에서, 스텔스 레이징 이외의 기타 기술에 의해 웨이퍼(100)를 다이싱할 수 있다. 이러한 추가된 다이싱 기술은 블레이드 절단(blade cutting)과 워터젯 절단(waterjet cutting)을 포함한다.
상술한 내용의 단계 200~216에 따라 복수개의 웨이퍼(100)를 제조할 수 있다. 다음 도 10에 도시된 단계 218에서, 픽 앤 플레이스 로봇은 동일한 웨이퍼 또는 상이한 웨이퍼로부터의 반도체 다이(106)를 픽킹하고, 그것들을 반도체 다이(106)의 블록(130)으로 스태킹시킬 수 있다. 스태킹된 블록(130)은 본 명세서에서 반도체 장치(130)로도 불리운다. 다이(106)는 블록(130)의 형태로 수평으로 스태킹될 수 있다. 즉, 제1 다이의 DAF(114)는 중간 지지대(132)의 수평 x-y평면에 지지될 수 있고, 블록(130)의 나머지 다이(106)은 z방향에서 수평으로 상향 스태킹될 수 있다. 각 다이는 DAF(114)의 두께에 의해 서로 분리될 수 있다. 도 10에 도시된 내용과 같이, 트레이스(112)가 끝나는 액티브 에지(110)는 스태킹된 블록(130)을 따라 공통 측면에 대해 정렬될 수 있다.
실시예에서, 하나의 스태킹된 블록(130) 중의 반도체 다이(106)의 개수는 변화될 수 있고 예컨대 2, 4, 8, 16, 32, 64개 또는 128개의 반도체를 포함할 수 있다. 기타 실시예에서, 스태킹된 블록(130)에는 더 많거나 기타 개수의 반도체 다이가 있을 수 있다.
실시예에서, 일단 스태킹된 블록(130)이 형성되면, 블록으로 도 11에 도시된 PCB(140)의 매체에 이동시킬 수 있다. PCB(140)는 예컨대 고밀도 상호 연결(HDI) PCB일 수 있다. 기타 실시예에서, 기타 PCB 및 기판과 같은 기타 매체일 수 있다. PCB(140)는 파인 피치 솔더 볼(142)의 패턴을 포함할 수 있다. 솔더 볼의 패턴은 여러개의 행(하나의 행은 (142a)로 표시됨)으로 배치된다. 실시예에서, 적어도 블록(130) 중의 다이의 수량과 같은 수량의 솔더 볼의 행(142a)(y방향에)이 있다. 각 하나의 행(142a)에서, 적어도 블록(130) 중의 다이(106)의 트레이스(112)와 같은 개수의 솔더 볼(x방향에)이 있다. 다양한 기술(예컨대 스터드 범핑(stud bumping)을 포함)을 사용하여 필요한 패턴으로 솔더 볼(142)을 PCB(140)에 인가할 수 있다. PCB(140)는 신호 및 다른 전압을 솔더 볼(142)로 전송하거나 솔더 볼(142)로부터 전송하는데 사용되는 전도체(144)를 더 포함할 수 있다. 도시된 전도체(144)의 패턴은 예시적인 것에 불과하고 기타 실시예에서 변화할 수 있다.
도 11에서는 솔더 볼이 도시되어 있지만, 기타 실시예에서, 솔더 페이스트 또는 기타 전도 콘택트를 사용하여 솔더 볼을 대체할 수 있음을 이해하여야 한다. 전도 콘택트는 전기 콘택트가 일단 리플로우되면 트레이스(112)에 접합되도록 PCB(140)의 표면에서 충분히 연장될 수 있다.
도 12에 도시된 단계 222에서, 반도체 장치(130)는 PCB(140)에 수직으로 표면 장착될 수 있다. 즉, 장치(130)는 표면 장착될 수 있고, 장치(130)에서 각 반도체 다이(106)의 액티브 에지(110)와 트레이스(112)의 단부는 PCB(140)에 최근접된다(또는 매우 이에 인접한다). 장치(130) 중의 다이(106)의 메인 표면은 x-y 평면 중의 PCB(140)의 표면의 x-z평면에 수직된다(이해를 용이하게 하기 위해 x-y-z축을 제공하나, 기타 실시예에서, 다이와 PCB는 다른 평면에 위치할 수 있음을 이해하여야 한다).
전술한 내용과 같이, 솔더 볼(142)의 행(142a) 사이가 y방향에서의 간격은 장치(130) 중의 각 반도체 다이(106) 중의 트레이스(112) 사이의 간격과 서로 매칭된다. 장치(130)가 PCB(140)에 하강될 때, 솔더 볼은 실제로 장치(130) 중 각자의 다이(106)를 솔더 볼(142)의 행의 y방향에서 중간에 위치시킨다. 전술한 내용과 같이, 장치(130) 중 각 반도체 다이(106) 사이의 간격은 3㎛ 내지 30㎛일 수 있고, 기타 실시예에서, 상기 간격은 이보다 더 크거나 더 작을 수 있다.
x방향에서의 각 행(142a)에서의 솔더 볼(142) 사이의 간격은 장치(130) 중의 각 다이(106)의 트레이스(112) 사이의 간격과 매칭된다. 전술한 내용과 같이, 트레이스(112)의 수량 및 상응하는 솔더 볼(142)은 예시적인 것으로, 더 적거나 (가능하면)더 많은 트레이스(112) 및 솔더 볼의 행 중의 솔더 볼(142)이 있을 수 있다. 따라서, 일단 PCB까지 하강되어 위치 결정되면, 반도체 장치(130) 중의 각 다이(106)의 각 트레이스(112)는 솔더 볼(142)과 정렬되고 또한 솔더 볼(142)과 최근접된다.
상술한 실시예에서, 반도체 다이(106)는 솔더 볼(142)의 각 행 사이에 블록(130)으로 조립된 다음, 블록(130)으로서 PCB(140)에 장착된다. 기타 실시예에서, 제1 단독적인 반도체 다이(106)는 PCB(140)에 수직되게 설치될 수 있고, 상기 액티브 에지(110)는 PCB(140)에 최근접된다. 다음 제2 반도체 다이(106)는 제1 반도체 다이에 최근접하여 수직되게 스태킹될 수 있고, 상기 액티브 에지(110)는PCB(140)에 있다. 다음 제3 반도체 다이는 제2 반도체 다이에 최근접되어 PCB에 수직으로 스태킹되고 이러한 방식으로 블록(130) 중의 전체 반도체 다이가 PCB(140)에 수직으로 스태킹되도록 한다. 반도체 다이(106)는 (예컨대 4개 또는 8개의 다이) 서브 블록에 함께 조립될 수 있고, 연속적인 단계에서, 서브 블록은 완전한 블록(130)이 완성될 때까지 PCB(140)에 장착된다.
단계 226에서, 반도체 장치(130) 및 PCB(140)는 가열되어 트레이스(112) 에 최근접된 각 솔더 볼을 리플로우하여, 트레이스(112)에 최근접된 각 솔더 볼 및 트레이스(112)에서의 각 양호한 전기 콘택트의 솔더 볼을 융화시킨다. 솔더 볼이 트레이스(112)에 최근접되어 융화, 리플로우된 다음 경화되고, 표면 접착과 위킹(wicking) 작용은 트레이스(112)와 최근접된 솔더 볼의 양호한 접촉을 확보한다. 그러나, 기타 실시예에서, 지지암(support arm)(미도시)은 화살표A의 방향으로 블록(13)에 최근접하는 가벼운 힘을 인가하여 리플로우 과정에서 블록(130)을 지지하고, 트레이스(112)를 밀면서 솔더 볼(142)을 최근접시킨다.
단계 226의 리플로우 공정 후, PCB(140)의 반도체 장치(130)의 제조가 완성될 수 있다. 그러나, 기타 실시예에서, 저부 충진 단계 230의 에폭시 수지 또는 기타 수지, 컴파운드(146)를 장치(130)의 커버되지 않는(전방) 다이의 트레이스(112)에 인가하고, 또한 내부 다이의 DAF(114)와 PCB(140) 사이의 간격에 주입시킬 수 있다. 컴파운드(146)는 액체로서 인가될 수 있고, 다음 경화층으로 경화될 수 있다. 상기 저부 충진 단계는 각 트레이스(112) 위치에서의 전기적인 연결을 보호하고, 또한 반도체 장치(130)를 PCB(140)에 고정시킨다. 다양한 컴파운드는 컴파운드(146)로 사용될 수 있으나 실시예에서는 헨켈 사(미국 캘리포니아주 소재)의 하이졸(Hysol) 에폭시 수지일 수 있다.
저부 충진 단계 230 후, PCB(140)의 반도체 장치(130)는 단계 232에서 최종 단계 테스트를 거칠 수 있다. 이러한 테스트 중 하나는 낙하 테스트일 수 있고, 여기서 장치(130)와 PCB(140)는 일정한 높이에서 추락한 후 테스트를 진행한다. 또 다른 이러한 테스트로는 열 순환 테스트일 수 있고, 여기서 장치(130)와 PCB(140)는 고온(예컨대 85 ℃ 또는 125 ℃) 내지 저온(-40°C) 사이에서 1000회에 달하여 순환되며, 또한 그 다음 테스트를 진행할 수 있다. 기타 테스트도 진행할 수 있다. 최종 단계 테스트에서, 저부 충진 컴파운드(146)는 장치(130)가 추락 테스트의 충격 및 또한 열 순환 테스트 과정에서 다이(106)와 PCB(114) 사이의 열로 인해 매칭되지 않는 응력을 받지 않도록 보호될 수 있다.
유사하게, 제조 공정의 더 이른 단계에서 다이(106)를 테스트할 수 있고, 블록(130)에 조립하기 전 또는 후, 및 리플로우 전 및/또는 후에 다이(106)를 테스트할 수 있다. 반도체 다이가 결함이 있거나 기능이 없다고 식별되면, 반도체 장치(130)의 시스템 레벨 프로그래밍에 의해, 상기 다이를 반도체 장치(130)의 운행에서 배제할 수 있다.
수직 반도체 장치(130) 및 PCB(140)는 함께 호스트 장치에서 실현 가능한 전자 부재를 포함할 수 있다. 본 발명에 따른 수직 반도체 소자(130)는 여러 장점을 제공한다. 예를 들어, 통상적인 수평 플립 칩과 유사한 방식으로 PCB(140)의 솔더 볼 어레이에 부착한다. 그러나, 통상적인 수평 플립 칩이 하나의 다이를 솔더 볼들의 어레이에 부착 할 수 있는 상황하에서, 수직 반도체 장치(130)는 수직 방향의 반도체 다이의 전체 블록을 고정할 수 있다.
이외에, 통상적으로 PCB와 반도체 다이 사이에 신호를 통신하기 위한 기판이 필요하지 않는 상황하에서, 수직 반도체 장치(130)는 직접 PCB에 커플링될 수 있다. 이외에, 수직 반도체 장치(130)는 와이어 본드를 사용하는 않는 상황하에 직접 커플링될 수 있다. 와이어 본드는 부가 원가와 처리 단계를 증가시킨다. 이외에, 성능 문제(예컨대 스택의 다이 수량의 증가에 따라 증가되는 소음, 전기 단락과 기생 RCL등)로 인하여, 다이 스택에 와이어 본딩되는 다이는 스택에 제공될 수 있는 다이의 수량을 한정한다. 본 발명에서, 블록의 각 다이는 직접 PCB에 고정되고, 또한 임의의 상기 제기된 성능 문제가 증가하지 않는 상황 하에, 다이를 블록에 추가시킬 수 있다.
이외에, 수직 반도체 장치(130)는 최소화한 전체 형태 파라미터에서 대량의 다이를 제공한다. 다이는 블록내 다이를 교차하거나 다이 사이에 간격층을 제공할 필요없이 블록 내에 배치되어 PCB에 커플링될 수 있고, 와이어 본드가 본드 패드에 접근(access to)할 수 있도록 별도로 다른 이러한 두가지 배치 중의 하나가 필요하다. 다이를 교차시키거나, 간격층에 의해 다이를 이격시켜, 반도체 장치의 형태 파라미터를 증가시킨다. 수직 반도체 장치(130)는 최소화된 전체 크기를 가지고, 아울러 블록(130)은 다이(106) 및 DAF(114)를 합한 크기보다 작은 형태 파라미터를 가진다. 이외에, 블록 중의 각각의 다이는 다른 한 다이에 최근접되어 지지됨으로써, 장치가 PCB 또는 패키지 내의 단독적인 다이보다 기계적인 충격과 열 응력을 더욱 잘 견딜 수 있도록 한다.
본 발명의 전술한 상세한 설명은 예시 및 설명의 목적으로 제공되었다. 이는 본 발명을 정확한 형태로 제한하거나 한정하기 위한 것이 아니다. 상기 교시에 따른 수많은 변경 및 변형은 가능한 것이다. 설명된 실시예를 선택하는 것은 본 발명의 원리 및 그 실제 응용을 가장 잘 설명하기 위한 것으로서, 본 발명의 분야의 통상의 기술자가 다양한 실시예들에서 본 발명을 가장 잘 이용할 수 있도록 하고, 의도된 특정 용도에 적합한 다양한 변형을 진행할 수 있다. 본 발명의 범위는 첨부된 특허청구범위에 의해 한정된다.

Claims (20)

  1. 매체에 장착되는 반도체 장치로서,
    복수개의 반도체 다이를 포함하고, 각각의 반도체 다이는,
    메인 표면,
    상기 메인 표면과 0도가 아닌 각도를 이루는 액티브 에지, 및
    상기 메인 표면에 형성되고, 상기 반도체 다이의 액티브 에지와 서로 인접하는 전기 콘택트를 포함하며,
    상기 복수개의 반도체 다이는 상기 매체에 표면 장착되도록 배치되고, 각각의 반도체 다이의 액티브 에지는 상기 매체와 마주하는 것인 매체에 장착되는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수개의 반도체 다이는 블록에 스태킹되고, 각 다이는 다이 부착 필름에 의해 서로 분리되는 것인 매체에 장착되는 반도체 장치.
  3. 제2항에 있어서,
    상기 블록 중의 제1 반도체 다이의 상기 다이 부착 필름은 상기 블록 중의 제2 반도체 다이의 상기 메인 표면에 최근접하며, 상기 제1 반도체 다이의 다이 부착 필름은 상기 제2 반도체 다이의 전기 콘택트와 접촉하지 않는 것인 매체에 장착되는 반도체 장치.
  4. 제2항에 있어서,
    상기 블록 중의 제1 반도체 다이의 상기 다이 부착 필름은 상기 블록 중의 제2 반도체 다이의 상기 메인 표면에 최근접하고, 상기 제1 반도체 다이의 다이 부착 필름은, 상기 제1 반도체 다이가 상기 제1 반도체 다이의 상기 액티브 에지 근처에서 다이 부착 필름을 함유하지 않도록 형성되어, 상기 전기 콘택트의 영역 중의 상기 제1 반도체 다이와 상기 제2 반도체 다이 사이에서 공간을 한정하는 것인 매체에 장착되는 반도체 장치.
  5. 제1항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 메인 표면 중의 다이 본드 패드를 포함하는 것인 매체에 장착되는 반도체 장치.
  6. 제1항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 메인 표면 중의 다이 본드 패드 및 상기 다이 본드 패드에 형성된 전기 트레이스를 포함하는 것인 매체에 장착되는 반도체 장치.
  7. 복수개의 반도체 다이를 포함하고, 각각의 반도체 다이는,
    길이 및 폭을 갖는 제1 메인 표면,
    상기 제1 메인 표면의 상기 길이 및 상기 폭에 대응하는 길이 및 폭을 갖는 제2 메인 표면,
    상기 제1 메인 표면과 상기 제2 메인 표면 사이에서 연장되는 액티브 에지,
    상기 제1 메인 표면에 형성되고, 상기 반도체 다이의 상기 액티브 에지와 서로 인접하며, 또한 상기 길이 방향으로 연장되는 전기 콘택트, 및
    상기 제2 메인 표면에서, 상기 제2 메인 표면을 타 면에 고정하기 위한 것이고, 상기 제2 메인 표면의 상기 폭을 가로질러 연장하며, 또한 상기 제2 메인 표면의 전체 길이보다 작은 다이 부착 필름을 포함하고,
    블록으로 스태킹된 상기 복수개의 반도체 다이는 각 반도체 다이의 상기 다이 부착 필름에 의해 분리되며, 또한 상기 다이 부착 필름은 상기 블록 중의 서로 인접한 제1 반도체 다이와 제2 반도체 다이 사이의 전기 콘택트에 공간을 남기는 반도체 장치.
  8. 제7항에 있어서,
    상기 전기 콘택트는 상기 액티브 에지로부터 제1 길이만큼 연장되고, 상기 제2 메인 표면은 상기 액티브 에지로부터의 제2 길이에서 다이 부착 필름을 포함하지 않으며, 상기 제1 길이는 상기 제2 길이와 동일한 반도체 장치.
  9. 제7항에 있어서,
    상기 전기 콘택트는 상기 액티브 에지로부터 제1 길이만큼 연장되고, 상기 제2 메인 표면은 상기 액티브 에지로부터의 제2 길이에서 다이 부착 필름을 포함하지 않으며, 상기 제1 길이는 상기 제2 길이보다 작은 반도체 장치.
  10. 제7항에 있어서,
    상기 전기 콘택트는 상기 액티브 에지로부터 제1 길이만큼 연장되고, 상기 제2 메인 표면은 상기 액티브 에지로부터의 제2 길이에서 다이 부착 필름을 포함하지 않으며, 상기 제1 길이는 상기 제2 길이보다 긴 반도체 장치.
  11. 제7항에 있어서,
    상기 다이 부착 필름은 3㎛ 내지 30㎛ 사이의 거리로 2 개의 서로 인접한 반도체 다이를 분리시키는 반도체 장치.
  12. 제7항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 메인 표면 중의 다이 본드 패드를 포함하는 반도체 장치.
  13. 제7항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 메인 표면 중의 다이 본드 패드 및 상기 다이 본드 패드에 형성된 전기 트레이스를 포함하는 반도체 장치.
  14. 복수개의 반도체 다이 및 매체를 포함하고, 각각의 반도체 다이는,
    제1 메인 표면,
    제2 메인 표면,
    상기 제1 메인 표면과 상기 제2 메인 표면 사이에서 연장되는 액티브 에지, 및
    상기 반도체 다이의 상기 액티브 에지와 서로 인접하는, 상기 제1 메인 표면에 형성되는 전기 콘택트를 포함하고,
    매체는, 상기 매체의 표면 상방으로 연장된 복수개의 전도 콘택트를 포함하고, 상기 복수개의 반도체 다이는 상기 매체에 표면 장착되며, 상기 복수개의 반도체 다이의 상기 액티브 에지는 상기 매체에 마주하고, 또한 상기 복수개의 전기 콘택트는 복수개의 전도 콘택트에 전기적으로 커플링되는 전자 부재.
  15. 제14항에 있어서,
    상기 복수개의 반도체 다이는 블록으로 스태킹되고, 각 다이는 다이 부착 필름에 의해 서로 분리되는 전자 부재.
  16. 제15항에 있어서,
    상기 블록 중의 제1 반도체 다이의 상기 제2 메인 표면의 상기 다이 부착 필름은 상기 블록 중의 제2 반도체 다이의 상기 제1 메인 표면에 최근접하고, 상기 제1 반도체 다이의 상기 다이 부착 필름은, 상기 제1 반도체 다이가 상기 제1 반도체 다이의 상기 액티브 에지 근처에서 다이 부착 필름이 없도록 형성되어, 상기 전기 콘택트의 영역 중의 상기 제1 반도체 다이와 제2 반도체 다이 사이에서 공간을 한정하는 방식으로 형성되는 전자 부재.
  17. 제14항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 제1 메인 표면 중의 다이 본드 패드를 포함하는 전자 부재.
  18. 제14항에 있어서,
    상기 전기 콘택트는 상기 복수개의 반도체 다이의 상기 제1 메인 표면의 다이 본드 패드 및 상기 다이 본드 패드에 형성된 전기 트레이스를 포함하는 전자 부재.
  19. 제14항에 있어서,
    상기 전도 콘택트는 솔더 볼을 포함하는 전자 부재.
  20. 복수개의 반도체 다이 및 인쇄 회로 기판 장치를 포함하고, 각각의 반도체 다이는,
    제1 메인 표면,
    제2 메인 표면,
    상기 제1 메인 표면과 제2 메인 표면 사이에서 연장되는 액티브 에지, 및
    상기 제1 메인 표면에 형성되고, 상기 반도체 다이의 상기 액티브 에지와 서로 인접하는 전기 접촉 장치를 포함하며,
    인쇄 회로 기판 장치는, 상기 인쇄 회로 기판 장치의 표면 상부로 연장되는 복수개의 전도 접촉 장치를 포함하고, 상기 복수개의 반도체 다이는 상기 인쇄 회로 기판 장치에 표면 장착되며, 상기 복수개의 반도체 다이의 상기 액티브 에지는 상기 인쇄 회로 기판 수단에 마주하고, 또한 상기 복수개의 전기 접촉 장치는 상기 복수개의 전도 접촉 장치에 전기적으로 커플링되는 전자 부재.
KR1020170077899A 2016-08-09 2017-06-20 수직 반도체 장치 KR101903541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610647054.6 2016-08-09
CN201610647054.6A CN107706170A (zh) 2016-08-09 2016-08-09 垂直半导体装置

Publications (2)

Publication Number Publication Date
KR20180018304A KR20180018304A (ko) 2018-02-21
KR101903541B1 true KR101903541B1 (ko) 2018-10-04

Family

ID=61159247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170077899A KR101903541B1 (ko) 2016-08-09 2017-06-20 수직 반도체 장치

Country Status (3)

Country Link
US (1) US10325881B2 (ko)
KR (1) KR101903541B1 (ko)
CN (1) CN107706170A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
CN110137096A (zh) * 2019-05-17 2019-08-16 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11222865B2 (en) * 2020-05-12 2022-01-11 Western Digital Technologies, Inc. Semiconductor device including vertical bond pads
US11894343B2 (en) * 2021-05-24 2024-02-06 Western Digital Technologies, Inc. Vertical semiconductor device with side grooves

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211878A1 (en) 2011-02-17 2012-08-23 Oracle International Corporation Chip package with plank stack of semiconductor dies

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575762A (en) * 1983-09-12 1986-03-11 Rockwell International Corporation Integrated processor board assembly
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5347428A (en) * 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
US5567653A (en) * 1994-09-14 1996-10-22 International Business Machines Corporation Process for aligning etch masks on an integrated circuit surface using electromagnetic energy
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5661901A (en) * 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US6005776A (en) * 1998-01-05 1999-12-21 Intel Corporation Vertical connector based packaging solution for integrated circuits
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
US5990566A (en) * 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
DE102005030465B4 (de) * 2005-06-28 2007-12-20 Infineon Technologies Ag Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
US7700410B2 (en) * 2007-06-07 2010-04-20 International Business Machines Corporation Chip-in-slot interconnect for 3D chip stacks
JP5222508B2 (ja) * 2007-09-07 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090065902A1 (en) * 2007-09-11 2009-03-12 Cheemen Yu Method of forming a semiconductor die having a sloped edge for receiving an electrical connector
US8004080B2 (en) * 2009-09-04 2011-08-23 Freescale Smeiconductor, Inc. Edge mounted integrated circuits with heat sink
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US8772920B2 (en) * 2011-07-13 2014-07-08 Oracle International Corporation Interconnection and assembly of three-dimensional chip packages
KR101880173B1 (ko) * 2012-07-11 2018-07-19 에스케이하이닉스 주식회사 멀티 칩 패키지
US20140225284A1 (en) * 2013-02-11 2014-08-14 Oracle International Corporation Low-cost chip package for chip stacks
KR101474135B1 (ko) * 2013-05-31 2014-12-17 에스티에스반도체통신 주식회사 적층형 반도체 패키지 및 반도체다이
US20180040587A1 (en) * 2016-08-08 2018-02-08 Invensas Corporation Vertical Memory Module Enabled by Fan-Out Redistribution Layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211878A1 (en) 2011-02-17 2012-08-23 Oracle International Corporation Chip package with plank stack of semiconductor dies

Also Published As

Publication number Publication date
KR20180018304A (ko) 2018-02-21
CN107706170A (zh) 2018-02-16
US20180047706A1 (en) 2018-02-15
US10325881B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
KR101903541B1 (ko) 수직 반도체 장치
US7863095B2 (en) Method of manufacturing layered chip package
US7557439B1 (en) Layered chip package that implements memory device
US8987053B2 (en) Semiconductor package including flip chip controller at bottom of die stack
US10483239B2 (en) Semiconductor device including dual pad wire bond interconnection
US20150187745A1 (en) Solder pillars for embedding semiconductor die
US11444001B1 (en) Thermoelectric semiconductor device and method of making same
KR20180071926A (ko) 다이 에지에 다이 본드 패드들을 포함하는 반도체 디바이스
KR102044092B1 (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
KR101014577B1 (ko) 반도체 장치, 및 반도체 장치를 제조하는 방법
KR102033851B1 (ko) 각도를 이루는 다이 반도체 장치
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
CN106653731A (zh) 半导体装置中的侧壁桥互连体
US8541887B2 (en) Layered chip package and method of manufacturing same
JP7153102B2 (ja) 垂直ボンドパッドを含む半導体デバイス
US11177239B2 (en) Semiconductor device including control switches to reduce pin capacitance
US11894343B2 (en) Vertical semiconductor device with side grooves
CN109950223B (zh) 包含双垫引线键合体互连的半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant