KR101895637B1 - 반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치 - Google Patents

반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치 Download PDF

Info

Publication number
KR101895637B1
KR101895637B1 KR1020137006607A KR20137006607A KR101895637B1 KR 101895637 B1 KR101895637 B1 KR 101895637B1 KR 1020137006607 A KR1020137006607 A KR 1020137006607A KR 20137006607 A KR20137006607 A KR 20137006607A KR 101895637 B1 KR101895637 B1 KR 101895637B1
Authority
KR
South Korea
Prior art keywords
temperature
substrate
plasma
dependent
time
Prior art date
Application number
KR1020137006607A
Other languages
English (en)
Other versions
KR20130103509A (ko
Inventor
라진더 딘드사
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20130103509A publication Critical patent/KR20130103509A/ko
Application granted granted Critical
Publication of KR101895637B1 publication Critical patent/KR101895637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45212—Etching, engraving, sculpturing, carving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플라즈마 공정 중에 적용될 시간-의존 기판 온도가 결정된다. 임의의 주어진 시간에서의 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어에 기초하여 결정된다. 또한, 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이가 결정된다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 쪽으로 향하는 플라즈마 구성성분의 플럭스의 제어에 기초하여 결정된다. 시간-의존 기판 온도 및 시간-의존 온도 차이는, 상부 플라즈마 경계와 기판의 온도 제어를 관리하도록 정의되어 연결된 시간 제어 디바이스로 이용하기에 적합한 디지털 포맷으로 저장된다. 또한, 플라즈마 공정 중에 상부 플라즈마 경계 및 기판 온도 제어를 구현하기 위한 시스템이 제공된다.

Description

반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치{METHODS FOR CONTROLLING PLASMA CONSTITUENT FLUX AND DEPOSITION DURING SEMICONDUCTOR FABRICATION AND APPARATUS FOR IMPLEMENTING THE SAME}
본 발명은 반도체 제작 중 플라즈마 구성성분 플럭스 (plasma constituent flex) 및 증착 제어 방법, 및 그를 구현하기 위한 장치에 관한 것이다.
반도체 제작에서, 회로의 일부분의 포토레지스트 마스크 패턴을 반도체 웨이퍼 상의 하나 이상의 재료들 (도체들 또는 절연체들) 상으로 전사하기 위해 플라즈마 식각 공정이 이용될 수 있다. 플라즈마 식각 공정에서, 플라즈마는 포토레지스트 마스크 패턴의 개구 영역들, 즉, 포토레지스트 마스크에 의해 보호되지 않는 영역들에 노출된 재료들을 식각하여 없애도록 작용한다. 식각 반응은 플라즈마 내에 있는 화학적으로 활성화하고 전기적으로 충전된 종들 (이온들) 에 의해 이루어진다. 플라즈마는 플라즈마 챔버 내의 반응 혼합물로부터 발생된다. 일부 응용들에서, 플라즈마 내에 있는 이온들을 웨이퍼 쪽으로 가속화하는데 전기장이 이용될 수 있는데, 그렇게 함으로써, 웨이퍼로부터의 재료들의 식각에 대한 방향성을 제공한다. 식각 공정이 완료될 때, 포토레지스트 마스크 재료가 웨이퍼로부터 제거된다.
플라즈마 식각 공정 중에, 포토레지스트 재료는 식각 화학 물질들 및/또는 식각 부산 물질들에 의해 침식되거나 변할 수 있다. 포토레지스트 재료의 너무 심한 침식은 포토레지스트 마스크 패턴에서의 왜곡 및 웨이퍼에서의 상응하는 식각 왜곡을 야기할 수 있다. 또한, 적절한 제어 없이, 식각 부산물들은 포토레지스트 마스크 패턴의 개구들의 크기를 줄일 수 있는데, 그로 인해, 플라즈마의 식각 구성성분들이 식각될 재료들에 도달하는 것을 방해한다. 또한, 상기에서 확인된 사안들은 높은 종횡비 피쳐들 및 매우 작은 치수들을 갖는 고급 디바이스들의 제작 시에 더욱 문제가 된다. 이러한 맥락에서 본 발명의 실시형태들이 생긴다.
일 실시형태에서, 기판에 대해 수행될 플라즈마 공정을 정의하는 방법이 개시된다. 방법은 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 결정하는 단계를 포함한다. 임의의 주어진 시간에서의 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어에 기초하여 결정된다. 또한, 방법은 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 결정하는 단계를 포함한다. 기판은 하부 플라즈마 경계의 역할을 한다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 쪽으로 향하는 플라즈마 구성성분의 플럭스의 제어에 기초하여 결정된다. 방법은 플라즈마 공정 중에 상부 플라즈마 경계 및 기판의 온도 제어를 관리하도록 정의되어 연결된 온도 제어 디바이스에 의해 이용하기에 적합한 디지털 포맷으로, 결정된 시간-의존 기판 온도 및 시간-의존 온도 차이를 저장하는 단계를 더 포함한다.
다른 실시형태에서, 플라즈마 공정 챔버를 작동시키는 방법이 개시된다. 방법은 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 획득하는 단계를 포함한다. 임의의 주어진 시간에서의 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어와 상관된다. 또한, 방법은 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 획득하는 단계를 포함한다. 기판은 하부 플라즈마 경계의 역할을 한다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 쪽으로의 플라즈마 구성성분의 플럭스의 제어와 상관된다. 또한, 방법은 기판 홀더의 상부 표면 상에 기판을 홀딩하는 단계를 포함한다. 기판 홀더는, 상부 플라즈마 경계를 정의하는 상부 전극 어셈블리의 아래의, 상부 전극 어셈블리로부터 이격된 위치에 배치된다. 방법은 획득된 시간-의존 기판 온도에 따라 기판의 온도를 제어하기 위해, 플라즈마 공정 중에 기판 홀더의 온도를 제어하는 단계를 더 포함한다. 또한, 방법은 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이에 순응하도록, 플라즈마 공정 중에 상부 전극 어셈블리의 온도를 제어하는 단계를 포함한다.
다른 실시형태에서, 기판의 플라즈마 공정을 위한 시스템이 개시된다. 시스템은 플라즈마 공정 챔버를 포함한다. 기판 홀더는 플라즈마 공정 챔버 내에 배치되고 기판을 홀딩하도록 정의된다. 기판 홀더는 하나 이상의 온도 제어 디바이스들을 포함한다. 또한, 시스템은, 기판 홀더 위에, 기판 홀더로부터 이격되어, 플라즈마 공정 챔버 내에 배치된 상부 전극 어셈블리를 포함한다. 상부 전극 어셈블리는 하나 이상의 온도 제어 디바이스들을 포함한다. 시스템은 목표 기판 온도를 유지하기 위해 기판 홀더의 하나 이상의 온도 제어 디바이스들을 제어하도록 정의된 온도 제어 모듈을 더 포함한다. 온도 제어 모듈은 기판과 상기 상부 전극 어셈블리 사이의 목표 온도 차이를 유지하기 위해, 상기 상부 전극 어셈블리의 상기 하나 이상의 온도 제어 디바이스들을 제어하도록 더 정의된다.
본 발명의 다른 양상들 및 이점들은, 본 발명의 원리들을 예로서 도시하는 첨부되는 도면들과 연계한 하기 상세한 설명으로부터 자명해질 것이다.
도 1a 는 기판의 일부분인 유전체 재료 위에 배치된 포토레지스트 마스크 재료를 도시한다;
또한, 도 1b 는 식각 공정을 통한 마스크 재료의 시닝을 도시한다;
도 1c 는 내식성 코팅의 제거 다음의 유전체 재료의 식각된 구역 및 남은 마스크 재료를 도시한다;
도 2a 는 너무 많은 폴리머 코팅이 어떻게 식각된 개구를 핀치 오프하고, 식각된 개구 내에서의 식각 공정을 너무 이르게 정지시킬 수 있는지를 도시한다;
도 2b 는 충분하지 않은 폴리머 코팅 증착이 어떻게 마스크 재료의 너무 이른 제거 및 식각된 피쳐의 확장을 야기할 수 있는지를 도시한다;
도 3a 는 본 발명의 일 실시형태에 따라 식각 동작들을 수행할 시에 이용하기 위한 플라즈마 공정 챔버를 도시한다;
도 3b 는 본 발명의 일 실시형태에 따른, 도 3a 의 확대된 영역 (X) 을 도시한다;
도 3c 는 본 발명의 일 실시형태에 따른, C4F6, O2, 및 불활성 가스 (Ar) 를 이용하는 유전체 식각 플라즈마의 화학에 대한 폴리머 증착 트렌드 차트를 도시한다;
도 3d 는 본 발명의 일 실시형태에 따른, 온도 차이 (ΔT) 대 식각 공정 시간의 일 예를 도시한다;
도 3e 는 본 발명의 일 실시형태에 따른, 플라즈마 식각 공정 중의 일 예시적인 상부 전극 (Tupper electrode) 의 온도 프로파일 및 기판 (Tsubstrate) 의 온도 프로파일을 도시한다;
도 4a 는 본 발명의 일 실시형태에 따른, 일 예시적인 플라즈마 공정 챔버를 도시한다;
도 4b 는 본 발명의 일 실시형태에 따른, 도 4a 의 예에서의 상부 전극 어셈블리 및 기판 홀더의 복수의 동심 온도 제어 구역들의 상면도를 도시한다;
도 5 는 본 발명의 일 실시형태에 따른, 도 4a 의 예시적인 플라즈마 공정 챔버에 기초한, 기판의 플라즈마 공정을 위한 위한 시스템을 도시한다;
도 6 은 본 발명의 일 실시형태에 따른, 기판에 대해 수행될 플라즈마 공정을 정의하는 방법의 플로차트를 도시하고;
도 7 은 본 발명의 일 실시형태에 따른, 플라즈마 공정 챔버를 작동시키는 방법의 플로차트를 도시한다.
다음의 설명에서, 본 발명의 완벽한 이해를 제공하기 위해 다양한 구체적인 세부사항들이 제시된다. 그러나, 본 발명은 이러한 구체적인 세부사항들 중 일부 또는 전부가 없이 실시될 수도 있음이 당업자에게 자명할 것이다. 다른 사례들에서, 본 발명을 불필요하게 모호하게 하지 않기 위해 널리 공지된 공정 동작들은 상세히 설명되지 않았다.
반도체 제작에서, 일반적으로, 플라즈마 식각 공정은 기판의 식각되지 않을 부분들을 보호하기 위해 패터닝된 마스크 재료를 이용한다. 플라즈마 식각의 목적은, 마스크 재료 대신, 기판 상의 노출된 재료들의 식각 선택비를 최적화하도록 플라즈마를 만들어내는 것이다. 그러나, 일반적으로, 플라즈마가 마스크 재료를 어느 정도 식각할 것임을 피할 수는 없다. 또한, 기판 상의 식각될 재료는 마스크 재료를 식각하는 증가된 능력을 또한 갖는 플라즈마 형성물을 종종 요구할 것이다. 그러므로, 플라즈마 식각에서의 도전과제는, 마스크 패턴이 기판으로 정확히 옮겨지는 것을 보장하고, 식각 공정의 완료시까지 마스크 재료가 기판의 적당한 보호를 제공하는 것을 보장하도록 마스크 재료의 식각을 조절하는 것이다. 또한, 식각 부산 물질들이 식각 공정을 방해하지 않는 것을 보장하도록 식각 부산 물질들이 제어될 필요가 있다.
일부 플라즈마 식각 공정들에서, 플라즈마가 형성되는 가스 혼합물은 패시베이션 가스 (passivation gas) 를 포함할 수도 있다. 패시베이션 가스는 식각될 재료들에 대한 마스크 재료의 식각 손상 및 침식을 선택적으로 줄이도록 정의될 수 있다. 일 실시형태에서, 패시베이션 가스는 마스크 재료의 표면 상에 내식성 코팅 (etching resistant coating) 을 발생시키는데, 이는 마스크 재료의 식각을 늦추기 위한 배리어 (barrier) 로 작용한다. 또한, 패시베이션 가스와 연관된 내식성 코팅은, 수직면들 및 상부 피쳐들의 연관된 언더커팅 (undercutting) 의 침식을 줄이기 위해, 식각된 구역들 내의 수직면들을 도포하도록 확장될 수 있다. 패시베이션 가스에 의해 제공된 내식성 코팅이 있을 시에, 기판에 직각인 방향으로 식각을 진전시키기 위해 수직에서 편향된 식각이 좀더 과감히 이용될 수 있다. 그러므로, 식각 플라즈마 혼합물에서 패시베이션 가스의 이용은 이방성 식각 공정들, 특히, 높은 에너지 방향성 이온 충격을 이용하는 공정들 중에 마스크 보호를 위해 유용할 수 있다.
일 실시형태에서, 플라즈마가 형성되는 반응 가스 혼합물은 식각 가스들, 및 패시베이션 가스의 역할을 하는 폴리머 (polymer) 형성 가스를 포함한다. 플라즈마에서, 식각 가스들은 매우 반응적인 종들을 형성하는데, 이는, 기판 상의 노출된 재료들을 식각하는 역할을 하며, 또한, 마스크 재료를 의도하지 않게 식각한다. 식각 반응들은 기판 상의 수직면 및 측면 양측 모두에서 일어나는데, 이는, 등방성 식각 프로파일들을 초래한다. 플라즈마에서 폴리머 형성 가스, 및 식각된 구조들 및 마스크 재료의 표면들 상에 증착된 바와 같은 상응하는 내식성 코팅의 존재는, 알맞은 재료들에 대한 식각 선택비 및 전기적 바이어스가 있을 시의 식각 이방성 양자 모두를 향상시키는 역할을 한다.
도 1a 내지 도 1c 는 본 발명의 일 실시형태에 따른, 피쳐 (또는 기판) 을 형성하는 일 예시적인 공정 시퀀스를 도시한다. 도 1a 는 기판의 일부분인 유전체 재료 (108) 위에 배치된 포토레지스트 마스크 재료 (104) 를 도시한다. 마스크 재료 (104) 는 개구 영역 (112) 을 포함하는 패턴을 형성한다. 도 1b 는 개구 (112) 내에서 식각된 유전체 재료 (108) 를 도시한다. 또한, 도 1b 는 식각 공정을 통한 마스크 재료 (104) 의 시닝 (thinning) 을 도시한다. 또한, 식각 공정 중에, 마스크 재료 (104), 및 유전체 재료 (108) 내의 식각된 구역은 내식성 재료 (103) 의 코팅, 예를 들어, 폴리머 코팅으로 도포된다. 도 1c 는 내식성 코팅 (103) 및 잔여 마스크 재료 (104) 를 제거한 다음의 유전체 재료 (108) 의 식각된 구역을 도시한다.
식각 공정 중에, 식각을 목표로 하는 재료들에 걸쳐 식각이 진행됨에 따라, 마스크 재료들은 침식되고/침식되거나 손상될 수 있다. 마스크 재료 침식/손상의 일부는 스트라이에이션 (striation), 임계 치수 (critical dimension; CD) 확대, 퍼시팅 (faceting) 등과 같은 원치않는 패턴 왜곡들을 남기면서 밑에 있는 재료들로 옮겨질 수도 있다. 도 1c 에 도시된 바와 같이, 유전체 재료 (108) 내의 완성된 식각된 피쳐는 너비 (W) 및 깊이 (D) 에 의해 정의된다. 식각된 피쳐의 종횡비 (aspect ratio; AR) 는 피쳐 깊이 대 피쳐 너비 (D/W) 의 비로 정의된다. 고급 집적 회로 디바이스 제조 시에, 식각된 피쳐의 너비는 0.1 마이크론 (마이크로미터) 이하만큼 작을 수 있고, 식각된 피쳐의 깊이는 3 마이크론 이상일 수 있는데, 그렇게 함으로써, 식각된 피쳐가 50 내지 60, 또는 심지어 보다 높은 종횡비를 갖도록 한다. 예로서, 고종횡비 피쳐 식각은, 많은 다른 것들 중에서도, 컨택 홀 (contact hole) 들, 비아 홀 (via hole) 들, 트렌치 (trench) 들, 메모리 셀 구조들의 제작 시에 일어날 수 있다.
작은 치수 및 고종횡비를 갖는 식각 피쳐들의 경우, 너무 많은 내식성 코팅, 예를 들어, 폴리머 코팅이 마스크 재료 및 식각된 피쳐 내의 측벽들 상에 증착된다면, 내식성 코팅은 식각 전면 (etching front) 의 진행을 저지하여 식각될 타겟 재료의 식각을 중지시킬 수 있다. 도 2a 는 너무 많은 폴리머 코팅이 어떻게 식각된 개구를 핀치 오프 (pinch off) 하고, 식각된 개구 내에서 식각 공정을 너무 이르게 정지시킬 수 있는지를 도시한다. 도 2a 에서, 타겟 재료 (식각될 재료, 예를 들어, 유전체 재료) 위에 패터닝된 마스크 재료 (204) 가 배치된다. 패터닝된 마스크 재료 (204) 는 개구 (212) 를 포함하는데, 개구 (212) 를 통해 타겟 재료가 플라즈마에 노출되고 그에 상응하게 식각된다. 플라즈마 식각 공정 중에, 폴리머 코팅과 같은 내식성 코팅 (203) 이 마스크 재료 (204) 및 식각된 구역의 측벽들 상에 증착된다. 도 2a 는, 너무 많은 내식성 코팅 (203) 이 쌓이는 경우, 내식성 코팅 (203) 이 함께 핀칭되어 식각된 구역이 추가로 플라즈마에 노출되는 것을 차단시키며, 그로 인해, 개구 (212) 에서의 식각 공정을 실질적으로 중지시키는 것을 도시한다.
또한, 충분하지 않은 내식성 코팅, 예를 들어, 폴리머 코팅이 마스크 재료 및 식각된 피쳐 내의 측벽들 상에 증착되면, 원하는 식각된 피쳐의 깊이가 획득되기 전에, 마스크 재료 및/또는 식각된 피쳐의 측벽들이 너무 빠르게 식각될 수 있는데, 그로 인해, 식각된 피쳐의 변형 및/또는 확장을 야기한다. 도 2b 는 충분하지 않은 폴리머 코팅 증착이 어떻게 마스크 재료의 너무 이른 제거 및 식각된 피쳐의 확장를 야기할 수 있는지를 도시한다. 도 2b 에서, 패터닝된 마스크 재료 (204') 는 타겟 재료 (208) 위에 배치되고, 개구 (212') 를 포함하는데, 개구 (212') 를 통해 타겟 재료가 플라즈마에 노출되어 그에 상응하게 식각된다. 또한, 폴리머 코팅과 같은 내식성 코팅 (203') 이 마스크 재료 (204') 상에 증착된다. 도 2b 는, 충분하지 않은 내식성 코팅 (203) 이 증착되는 경우, 마스크 재료가 개구 (212') 근처에서 시닝되고 침식될 수 있고, 식각된 피쳐의 측벽들이 너무 많이 식각될 수 있어, 개구 (212') 의 부정적인 확장을 초래하는 것을 도시한다. 고급 디바이스 제조에 있어서, 작은 식각된 피쳐 치수들 유지 및 식각 깊이 달성은 양자 모두 중요하다. 그러므로, 플라즈마 식각 공정 중에 증착되는 내식각성 코팅, 예를 들어, 폴리머 코팅의 양 및 분포를 조절할 필요가 있다.
도 3a 는 본 발명의 일 실시형태에 따른, 식각 동작들을 수행할 시에 이용하기 위한 플라즈마 공정 챔버 (300) 를 도시한다. 챔버 (300) 에서, 전극 또는 정전 척 (electrostatic chuck; ESC) 일 수 있는 기판 지지부 (302) 상에 기판 (301) 이 놓여 있다. 기판 지지부 (302) 위에 기판 지지부 (302) 로부터 이격되어 상부 전극 (303) 이 포지셔닝된다. 도 3b 는 본 발명의 일 실시형태에 따른, 도 3a 의 확대된 영역 (X) 을 도시한다. 확대된 영역 (X) 은 상부 전극 (303) 의 일부분 및 기판 (301) 의 일부분을 포함한다. 기판 (301) 의 일부분은 식각될 타겟 재료 (310), 및 타겟 재료 (310) 위에 배치된 패터닝된 마스크 재료 (320) 를 포함한다. 패터닝된 마스크 재료 (320) 는 식각 공정 중에 타겟 재료 (310) 가 플라즈마에 노출되는 개구 (305) 를 포함한다. 플라즈마에 타겟 재료 (310) 를 노출하는 것은 개구 (305) 가 존재하는 타겟 재료 (310) 에 식각된 피쳐가 형성되도록 야기한다.
식각 공정 중에, 폴리머 재료와 같은 내식성 재료 (330) 가 플라즈마로부터 마스크 재료 (320) 및 식각된 피쳐 내의 표면들 상으로 증착된다. 플라즈마 내의 내식성 재료 (330) 는 내식성 재료 (330) 입자들 중 일부가 다른 것들보다 더 큰 질량을 갖는 질량 분포를 갖는다. 도 3b 에서, 내식성 재료 (330) 중 더 큰 질량 입자들 (330A) 은 "+" 로 표시되고, 내식성 재료 (330) 중 더 작은 질량 입자들 (330B) 은 "-" 로 표시된다. 플라즈마 식각 공정 중에, 내식성 재료 (330) 는 열영동 영향 (thermophoresis effect) 을 받는데, 더 큰 질량 입자들 (330A) 은 보다 낮은 온도의 표면들/구역들 쪽으로 이동하고, 더 작은 질량 입자들 (330B) 은 보다 높은 온도의 표면들/구역들 쪽으로 이동한다.
도 3b 의 예에서, 상부 전극 (303) 과 기판 (301) 사이에 온도 차이가 존재하며, 상부 전극 (303) 의 온도가 기판 (301) 의 온도보다 더 높다. 그러므로, 도 3b 의 예에서, "+" 심볼들로 표시된 바와 같이, 플라즈마 내의 내식각성 재료 (330) 중 더 큰 질량 입자들 (330A) 은 보다 낮은 온도인 기판 (301) 쪽으로 이동한다. 그리고, 반대로, "-" 심볼들로 표시된 바와 같이, 플라즈마 내의 내식각성 재료 (330) 중 더 작은 질량 입자들 (330B) 은 보다 높은 온도인 상부 전극 (303) 쪽으로 이동한다.
일 예시적인 실시형태에서, 상부 전극 (303) 과 기판 (301) 사이의 온도 차이는 약 20 ℃ 일 수도 있으며, 상부 전극 (303) 이 보다 높은 온도를 갖는다. 그러나, 플라즈마 공정들은 온도 요건들에 관해 상당히 달라질 수 있음이 이해되어야 한다. 때로는 상부 전극 (303) 이 기판 (301) 보다 더 높은 온도를 가질 것이고, 때로는 기판 (301) 이 상부 전극 (303) 보다 더 높은 온도를 가질 것이다. 또한, 상부 전극 (303) 과 기판 (301) 사이, 또는 챔버 (300) 내의 임의의 다른 표면들 사이의 온도 차이의 크기는 공정 간에 (from process-to-process) 그리고 주어진 공정 내에서 달라질 수 있다. 플라즈마에 노출되는 표면들 사이, 예를 들어, 상부 전극 (303) 과 기판 (301) 사이의 온도 차이(들)의 제어는, 플라즈마 내의 내식각성 재료 (330) 의 공간적 질량 분포의 제어를 가능하게 함이 이해되어야 한다. 그리고, 플라즈마 내의 내식각성 재료 (330) 의 공간적 질량 분포를 제어함으로써, 기판 (301) 근처의 내식각성 재료 (330) 입자들의 질량 분포를 제어하는 것이 가능함이 이해되어야 한다.
도 3c 는 본 발명의 일 실시형태에 따른, C4F6, O2, 및 불활성 가스 (Ar) 를 이용하는 유전체 식각 플라즈마 화학에 대한 폴리머 증착 트렌드 차트를 도시한다. 식각 플라즈마의 화학에서, C4F6 는 폴리머 형성 가스이다. 온도 차이 (ΔT) 는 상부 전극과 기판 사이의 온도 차이, 즉, ΔT = Tupper electrode - Tsubstrate 로 정의된다. 도 3c 의 차트는 ΔT 의 증가가 기판 상의 더 많은 폴리머 증착을 제공함을 도시한다. 하나 이상의 폴리머 형성 가스가 식각 플라즈마 화학에 이용될 수 있음이 이해되어야 한다. 폴리머 형성 가스의 예들은, 이로 제한되지는 않으나, CH3F, CH2F2, C2H5F, C3H7F, C2H3F, CH4, C2H4, C2H6, C2H2, C3H8, 및 SiH4, Si(CH3)4, Si(C2H5)4 를 포함한다.
도 3d 는 본 발명의 일 실시형태에 따른, 시간 차이 (ΔT) 대 식각 공정 시간의 일 예를 도시한다. 도 3d 의 예는 식각 공정 중의 3 개의 스테이지들 (Ⅰ, Ⅱ, 및 Ⅲ) 을 도시한다. 식각 공정의 스테이지 Ⅰ 은 개구의 초기 식각을 포함한다. 식각 공정의 스테이지 Ⅱ 는 개구 안으로 더 깊이 식각하는 것을 포함한다. 식각 공정의 스테이지 Ⅲ 은 타겟 재료에서 개구가 원하는 깊이에 도달하고/하거나 식각되는 타겟 재료 아래의 재료층을 노출시키는 것을 보장하도록 과도-식각하는 것을 포함한다. 예를 들어, 타겟 재료가 유전체막이고 개구가 접촉 또는 비아 (via) 를 위한 것이면, 개구가 유전체층 아래의 금속층에 도달하는 것을 보장하기 위해, 스테이지 Ⅲ 의 과도-식각은 개구에서 임의의 잔여 유전체막을 제거하는 역할을 할 수도 있다.
도 3d 의 예에서, 상부 전극과 기판 사이의 온도 차이 (ΔT) 는 식각 공정의 스테이지 Ⅰ 중에 가장 크다. 스테이지 Ⅰ 에서, 포토레지스트 마스크 재료의 손실을 줄이도록 포토레지스트 마스크 재료를 도포하고, 또한, 측면 식각을 억제하도록 개구의 측벽을 도포하기 위해, 더 큰 질량 폴리머의 증착이 바람직하다. 식각 공정의 스테이지 Ⅰ 중에 보다 높은 온도 차이 (ΔT) 를 유지함으로써, 더 큰 질량 폴리머 입자들이 기판 표면 근처에 분포된다. 도 3d 의 예시적인 식각 공정의 스테이지 Ⅱ 중에, 플라즈마의 식각 구성성분들은 식각된 피쳐들 안으로 더 깊이 도달할 필요가 있다. 그러므로, 식각 공정의 스테이지 Ⅱ 중에, 플라즈마의 식각 구성성분들이 개구 (305) 의 하부에서 식각 전면에 도달하는 것을 증착된 폴리머가 제한하는 것을 방지하기 위해, 식각된 피쳐 내의 과도한 폴리머 증착을 막을 필요가 있다. 식각 공정의 스테이지 Ⅱ 중에 온도 차이 (ΔT) 를 낮춤으로써, 기판 표면 근처에 폴리머 입자들의 좀더 균일한 질량 분포가 달성된다. 그리고, 식각 공정의 스테이지 Ⅲ 중에, 추가적인 폴리머 증착은 필요하지 않다. 그러므로, 더 큰 질량 폴리머가 식각된 피쳐 내의 깊은 과도-식각을 방해하지 않는 것을 보장하기 위해, 스테이지 Ⅲ 중에 한층 보다 낮은 온도 차이 (ΔT) 가 적용된다.
일반적으로, 폴리머 재료와 같은 플라즈마 내에 있는 내식성 재료들은 입자들의 형태로 존재한다. 이러한 입자들은 부분적으로는 부착 계수 (sticking coefficient) (Sc) 에 의해 특징지워지는데, 부착 계수 (Sc) 는 표면에 접촉하는 입자들의 개수로 나눠진 기판에 부착되는 입자들의 개수로 정의된다. 그러므로, 폴리머 재료의 보다 높은 부착 계수 (Sc) 는 기판 상에 폴리머 재료의 더 많은 부착을 나타낸다. 폴리머 재료에 있어서, 부착 계수는 (Sc) 는 온도의 함수이고, 상승된 온도에 따라 감소한다. 그러므로, 기판 온도의 상승은 폴리머 부착 계수 (Sc) 의 감소, 즉, 기판 상의 더 적은 부착 폴리머에 상응한다.
식각 공정 중에, 측면 식각으로부터 식각된 구역의 측벽들을 보호하기에 충분할 정도로 측벽들에 식각된 구역 안으로 유입되는 폴리머 재료가 부착될 것이라는 것을 보장하도록, 기판, 즉, 웨이퍼의 온도가 제어되는데, 이는 언더커팅을 가져올 수 있다. 그러나, 또한, 식각된 구역의 측벽들 상에 폴리머 재료가 과도하게 쌓이는 것을 막도록 기판의 온도가 제어되는데, 이는 폴리머 재료로 식각된 구역을 덮는 것을 가져올 수 있다. 예를 들어, 식각 공정의 일부 국면들 중에, 식각 앞쪽을 깨끗하게 유지하기 위해, 식각된 구역의 하부에 도달하는 폴리머의 양을 줄이는 것이 바람직하다. 이를 이루기 위해, 폴리머의 부착 계수 (Sc) 를 증가시키도록 기판 온도가 감소될 수 있어, 폴리머가 식각된 구역의 하부에 도달하기 전에 마스크의 상부 및 식각된 구역의 측벽들에 부착된다.
상부 전극과 기판 사이의 온도 차이 (ΔT) 는, 플라즈마 내의 내식성 재료의 공간적 질량 분포를 제어함으로써, 기판 쪽으로 향하는 내식성 재료, 예를 들어, 폴리머의 양을 제어한다는 것이 이해되어야 한다. 또한, 기판의 온도가 내식성 재료, 즉, 폴리머의 부착 계수 (Sc) 를 제어하고, 이는 얼마나 많은 내식성 재료가 기판에 부착되는지를 제어한다는 것을 이해해야만 한다. 그러므로, 기판의 온도, 및 기판과, 상부 전극과 같은 플라즈마 챔버 내의 다른 표면들 사이의 온도 차이로 제어함으로써, 플라즈마 식각 공정 중에 기판 상의 내식성 재료의 증착이 제어될 수 있다.
도 3e 는 본 발명의 일 실시형태에 따른, 플라즈마 식각 공정 중의 일 예시적인 상부 전극의 온도 프로파일 (Tupper electrode) (350) 및 기판 (Tsubstrate) 의 온도 프로파일 (340) 을 도시한다. 식각 공정 중의 임의의 지점에서의 상부 전극과 기판 사이의 온도 차이 (ΔT) 는 Tupper electrode - Tsubstrate 로 주어진다. 도 3e 의 온도 프로파일들은 논의 용도들로 제공되는 것이고, 기판의 플라즈마 공정 중에 적용될 수 있는 가능한 온도 프로파일들을 어떠한 방식으로도 제한하지 않음이 이해되어야 한다. 다양한 실시형태들에서, 플라즈마 공정은 기본적으로 임의의 개수의 공정 단계들로 표현될 수 있는데, 각각의 공정 단계는 기판 온도 및/또는 기판과 상부 전극 사이의 (또는 기판과 플라즈마 챔버 내의 다른 온도로 제어되는 표면 사이의) 온도 차이의 변화를 잠재적으로 포함한다.
도 3e 의 예에서의 플라즈마 식각 공정은 4 단계들 (또는 스테이지들) (Ⅰ, Ⅱ, Ⅲ, Ⅳ) 을 포함한다. 기판 (Tsubstrate) (340) 의 온도는 단계 Ⅰ에서부터 단계 Ⅱ 까지 증가하며, 단계 Ⅲ 내내 일정하게 머물고, 그 다음에, 단계 Ⅳ 에서 감소한다. 기판과 상부 전극 사이의 온도 차이 (ΔT) 는 단계 Ⅰ에서부터 단계 Ⅱ 까지 동일하게 머물며, 단계 Ⅱ 에서부터 단계 Ⅲ 까지 감소하고, 단계 Ⅲ 에서부터 단계 Ⅳ 까지는 동일하게 머문다. 기판과 상부 전극 사이의 온도 차이 (ΔT) 의 제어는 기판 쪽으로 향하는 폴리머 플럭스의 크기를 결정한다. 기판 온도의 제어는 기판에의 부착과 관련하여 기판 근처의 폴리머 플럭스가 어떻게 조절되는지를 결정한다. 본원에 개시된 방법들은, 플라즈마 식각 공정 중에 기판 상 및 식각된 피쳐들 내의 폴리머 증착을 제어하기 위해, 기판 온도, 및 기판과 상부 전극 (또는 다른 챔버 표면) 사이의 온도 차이를 제어하는 것을 제공한다.
도 4a 는 본 발명의 일 실시형태에 따른, 일 예시적인 플라즈마 공정 챔버 (400) 를 도시한다. 챔버 (400) 는 상판 (402), 하판 (404), 및 밀폐 벽들 (406) 에 의해 정의된다. 챔버 (400) 의 내부 공동 (408) 은 내부 공동 (408) 으로부터의 가스들의 제거를 위한 배출 펌프 (412) 에 연결되는 배출 포트 (410) 에 유체연결된다. 챔버 (400) 내에, 기판 홀더 (401) 위에, 기판 홀더 (401) 로부터 이격되어 상부 전극 어셈블리 (413) 가 배치된다. 상부 전극 어셈블리 (413) 와 기판 홀더 (401) 사이에 주변 쉬라우드 어셈블리 (peripheral shroud assembly) (415) 가 정의되어, 상부 전극 어셈블리 (413) 와 기판 홀더 (401) 사이의 플라즈마 발생 체적 (volume) (405) 의 주변 경계를 형성한다.
일 실시형태에서, 화살표들 (419) 로 가리켜진 바와 같이, 상부 전극 어셈블리 (413) 내의 포트들 (417) 을 통해 플라즈마 발생 체적 (405) 안으로 공정 가스들이 유입된다. 또한, 일 실시형태에서, 화살표들 (423) 로 가리켜진 바와 같이, 공정 가스들이, 주변 쉬라우드 어셈블리 (415) 내의 포트들 (421) 을 통해 플라즈마 발생 체적 (405) 에서 챔버 (400) 의 내부 공동 (408) 안으로 유출되며, 공정 가스들은 배출 포트 (410) 를 통해 배출될 수 있다. 일 실시형태에서, 포트들 (421) 을 통해 플라즈마 발생 체적 (405) 으로부터의 유체 흐름 스로틀링 (throttling) 을 가능하게 하기 위해, 압력 스로틀링 링 (425) 이 포트들 (421) 의 아주 가까이에 배치되고, 포트들 (421) 쪽 및 포트들 (421) 로부터 떨어진 방향 (427) 으로 이동할 수 있다. 또한, 일부 실시형태들에서, 상부 전극 어셈블리 (413) 내의 공정 가스 공급 포트들 (417) 은 복수의 동심 구역들 (예를 들어, 도 4a 에서의 구역들 A, B, C) 에 정의되며, 각각의 구역은 공정 가스 소스 및 유량과 관련하여 별도의 독립적인 능력을 갖는다. 도 4a 에 도시된 공정 가스 공급 및 흐름 제어 구성들은 예로서 제공되고, 본원에 개시된 본 발명의 원리들을 제한하지 않음이 이해되어야 한다.
상부 전극 어셈블리 (413) 는 무선 (radiofrequency; RF) 파워 소스 (429) 에 연결되고, 플라즈마 발생 체적 (405) 에 RF 파워를 전달하도록 정의된다. 상부 전극 어셈블리 (413) 에 공급되는 RF 파워는 단일 주파수 또는 다중 주파수일 수 있다. 또한, 상부 전극 어셈블리 (413) 는 복수의 가열 요소들 (431) 및 복수의 냉각 요소들 (433) 을 포함한다. 일 실시형태에서, 가열 요소들 (431) 은 저항 히터들로 정의된다. 또한, 일 실시형태에서, 냉각 요소들 (433) 은 냉각 유체가 흐를 수 있는 채널들로 정의된다. 그러나, 다양한 실시형태들에서, 상부 전극 어셈블리 (413) 의, 각각, 제어된 가열 및 냉각을 제공하는 한, 가열 요소들 (431) 및 냉각 요소들 (433) 은 상이한 방식들로 정의될 수 있음이 이해되어야 한다.
또한, 상부 전극 어셈블리 (413) 의 가열 요소들 (431) 및/또는 냉각 요소들 (433) 은 복수의 동심 구역들에 정의될 수 있으며, 각각의 구역은 온도 제어에 관해 별도의 독립적인 능력을 갖는다. 예를 들어, 도 4a 는 상부 전극 어셈블리 (413) 내의 3 개의 온도 제어 구역들 (구역들 A, B, C) 을 도시한다. 도 4b 는 본 발명의 일 실시형태에 따른, 상부 전극 어셈블리 (413) 의 동심으로-정의된 온도 제어 구역들의 상면도를 도시한다. 상부 전극 어셈블리 (413) 는 온도 제어 모듈 (435) 에 대해 온도 측정들을 제공하는 열전대 (thermocouple) 들과 같은 복수의 온도 측정 디바이스들을 포함한다. 복수의 구역으로 나뉜 가열 요소 및/또는 냉각 요소의 경우에, 각각의 구역은 온도 제어 모듈 (435) 에 연결된 하나 이상의 온도 측정 디바이스들을 포함할 수도 있다. 이해되어야할 점은, 상부 전극 어셈블리 (413) 가 효율적이며, 빠르고, 정밀한 온도 제어 능력, 및 정확한 온도 측정/모니터링 능력을 포함한다는 것이다.
플라즈마 발생 체적 (405) 에 노출되는, 반도체 웨이퍼와 같은 기판 (403) 을 홀딩하기 위해 기판 홀더 (401) 가 정의된다. 일 실시형태에서, 플라즈마 발생 체적 (405) 에 RF 파워를 전달하기 위해, 기판 홀더 (401) 는 무선 (RF) 파워 서플라이 (411) 에 연결된다. RF 파워 서플라이 (411) 는 단일 주파수 또는 다중 주파수일 수 있다. 또한, 다른 실시형태에서, 기판 홀더 (401) 는 기준 접지 전위에 연결될 수 있다. 일 실시형태에서, 기판 홀더 (401) 는 정전 척 (ESC) 으로 정의된다.
기판 홀더 (401) 는 복수의 가열 요소들 (407) 및 복수의 냉각 요소들 (409) 을 포함한다. 일 실시형태에서, 가열 요소들 (407) 은 저항 히터들로 정의된다. 또한, 일 실시형태에서, 냉각 요소들 (409) 은 냉각 유체가 흐를 수 있는 채널들로 정의된다. 그러나, 다양한 실시형태들에서, 기판 홀더 (401) 의, 각각, 제어된 가열 및 냉각 능력을 제공하는 한, 기판 홀더 (401) 의 가열 요소들 (407) 및 냉각 요소들 (409) 은 상이한 방식들로 정의될 수 있음이 이해되어야 한다.
또한, 기판 홀더 (401) 의 가열 요소들 (407) 및/또는 냉각 요소들 (409) 은 복수의 동심 구역들에 정의될 수 있으며, 각각의 구역은 온도 제어에 관해 별도의 독립적인 능력을 갖는다. 예를 들어, 기판 홀더 (401) 는 상부 전극 어셈블리 (413) 의 온도 제어 구역 구성에 실질적으로 매칭하는 3 개의 온도 제어 구역들 (구역들 A, B, C) 을 포함한다. 기판 홀더 (401) 는 온도 제어 모듈 (435) 에 대해 온도 측정들을 제공하는 열전대들과 같은 복수의 온도 측정 디바이스들을 포함한다. 복수의 구역으로 나뉜 가열 요소 및/또는 냉각 요소의 경우에, 각각의 구역은 온도 제어 모듈 (435) 에 연결된 하나 이상의 온도 측정 디바이스들을 포함할 수도 있다. 이해되어야할 점은, 기판 홀더 (401) 가 효율적이며, 빠르고, 정밀한 온도 제어 능력, 및 정확한 온도 측정/모니터링 능력을 포함한다는 것이다.
또한, 일 실시형태에서, 주변 쉬라우드 어셈블리 (415) 는 복수의 가열 요소들 (437) 및 복수의 냉각 요소들 (439) 을 포함할 수 있다. 일 실시형태에서, 가열 요소들 (437) 은 저항 히터들로 정의된다. 또한, 일 실시형태에서, 냉각 요소들 (439) 은 냉각 유체들이 흐를 수 있는 채널들로 정의된다. 그러나, 다양한 실시형태들에서, 주변 쉬라우드 어셈블리 (415) 의, 각각, 제어된 가열 및 냉각을 제공하는 한, 가열 요소들 (437) 및 냉각 요소들 (439) 은 상이한 방식들로 정의될 수 있음이 이해되어야 한다. 또한, 주변 쉬라우드 어셈블리 (415) 는 온도 제어 모듈 (435) 에 대해 온도 측정들을 제공하는 열전대들과 같은 복수의 온도 측정 디바이스들을 포함한다. 한 번 더, 이해되어야할 점은, 주변 쉬라우드 어셈블리 (415) 가 효율적이며, 빠르고, 정밀한 온도 제어 능력, 및 정확한 온도 측정/모니터링 능력을 포함한다는 것이다.
도 5 는 본 발명의 일 실시형태에 따른, 도 4a 의 예시적인 플라즈마 공정 챔버 (400) 에 기초한, 기판의 플라즈마 공정을 위한 시스템 (500) 을 도시한다. 시스템 (500) 은 플라즈마 공정 챔버 (400), 챔버 (400) 내에 배치된 기판 홀더 (401), 및 기판 홀더 (401) 위에 기판 홀더 (401) 로부터 이격되어 챔버 (400) 내에 배치된 상부 전극 어셈블리 (413) 를 포함한다. 기판 홀더 (401) 는, 도 4a 와 관련하여 논의된, 가열 요소들 (407) 및 냉각 요소들 (409) 과 같은 하나 이상의 온도 제어 디바이스들 (509) 을 포함한다. 온도 제어 디바이스들 (509) 은 온도 제어 모듈 (435) 에 의해 제어되도록 연결된다. 상부 전극 어셈블리 (413) 는, 도 4a 와 관련하여 논의된, 가열 요소들 (431) 및 냉각 요소들 (433) 와 같은 하나 이상의 온도 제어 디바이스들 (511) 을 포함한다. 온도 제어 디바이스들 (511) 은 온도 제어 모듈 (435) 에 의해 제어되도록 연결된다.
기판 홀더 (401) 의 온도를 측정하기 위해 제 1 온도 측정 디바이스 (501) 가 배치된다. 제 1 온도 측정 디바이스 (501) 는 하나 이상의 온도 측정 디바이스들의 일례일 수 있음이 이해되어야 한다. 그리고, 기판 홀더 (401) 내의 복수의 온도 제어 구역들인 경우에, 제 1 온도 측정 디바이스 (501) 는 각각 복수의 온도 제어 구역들에 상응하는 복수의 온도 측정 디바이스들의 일례일 수 있다. 제 1 온도 측정 디바이스 (501) 는 온도 제어 모듈 (435) 에 연결된다.
상부 전극 어셈블리 (413) 의 온도를 측정하기 위해 제 2 온도 측정 디바이스 (503) 가 배치된다. 제 2 온도 측정 디바이스 (503) 는 하나 이상의 온도 측정 디바이스들을 표현할 수 있음이 이해되어야 한다. 그리고, 상부 전극 어셈블리 (413) 내의 복수의 온도 제어 구역들인 경우에, 제 2 온도 측정 디바이스 (503) 는 각각 복수의 온도 제어 구역들에 상응하는 복수의 온도 측정 디바이스들을 표현할 수 있다. 제 2 온도 측정 디바이스 (503) 는 온도 제어 모듈 (435) 에 연결된다.
또한, 시스템 (500) 은 온도 제어 모듈 (435) 에 의해 검색되어 사용될 수 있는 온도 데이터들을 저장하도록 정의된 데이터 저장 모듈 (505) 을 포함한다. 일 실시형태에서, 데이터 저장 모듈 (505) 은 컴퓨터 메모리이다. 그러나, 다른 실시형태들에서, 데이터 저장 모듈 (505) 이 온도 제어 모듈 (435) 에 의해 검색되어 사용될 수 있는 온도 데이터를 저장할 수 있는 한, 데이터 저장 모듈 (505) 은 기본적으로 임의의 방식으로 정의될 수 있음이 이해되어야 한다. 일 실시형태에서, 데이터 저장 모듈 (505) 은 시스템 (500) 내에 정의된다. 다른 실시형태들에서, 데이터 저장 모듈 (505) 은 시스템 (500) 과 별도로, 그러나 시스템 (500) 과 데이터 통신 상태로 정의된다. 예를 들어, 온도 제어 모듈 (435) 은 유선 연결 또는 무선 연결을 통해 시스템 (500) 의 외부에 정의된 컴퓨팅 디바이스와 통신하도록 정의될 수도 있으며, 컴퓨팅 디바이스는 데이터 저장 모듈 (505) 을 유지하도록 정의된다.
데이터 저장 모듈 (505) 은 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 정의하는 데이터를 포함한다. 데이터 저장 모듈 (505) 로부터 온도 제어 모듈 (435) 로 시간-의존 기판 온도 데이터가 입력으로서 제공된다. 임의의 주어진 시간에서의 시간-의존 기판 온도 데이터는 주어진 시간에서의 플라즈마 구성성분의 부착 계수 (Sc) 의 제어와 상관된다. 그리고, 기판의 온도는 제 1 온도 측정 디바이스 (501) 에 의해 측정된 기판 홀더 (401) 의 온도와 상관된다.
또한, 데이터 저장 모듈 (505) 은 플라즈마 공정 중에 적용될 상부 전극 어셈블리와 기판 사이의 시간-의존 온도 차이를 정의하는 데이터를 포함한다. 데이터 저장 모듈 (505) 로부터 시간 제어 모듈 (435) 로의 입력으로서 시간-의존 기판 온도 차이 데이터가 제공된다. 임의의 주어진 시간에서의 시간-의존 온도 차이 데이터는 주어진 시간에서 기판 쪽으로의 플라즈마 구성성분의 플럭스의 제어와 상관된다.
온도 제어 모듈 (435) 은 목표 기판 (403) 온도를 유지하기 위해 기판 홀더 (401) 의 하나 이상의 온도 제어 디바이스들 (509) 을 제어하도록 정의된다. 일 실시형태에서, 목표 기판 (403) 온도는 플라즈마 공정 중에 적용될 시간-의존 기판 온도이다. 임의의 주어진 시간에서의 시간-의존 기판 (403) 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어와 상관된다.
온도 제어 모듈 (435) 은, 기판 (403) 과 상부 전극 어셈블리 (413) 사이의 목표 온도 차이를 유지하기 위해, 상부 전극 어셈블리 (413) 의 하나 이상의 온도 제어 디바이스들 (511) 을 제어하도록 더 정의된다. 일 실시형태에서, 기판 (403) 과 상부 전극 어셈블리 (413) 사이의 목표 온도 차이는 플라즈마 공정 중에 적용될 기판 (403) 과 상부 전극 어셈블리 (413) 사이의 시간-의존 온도 차이이다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 (403) 쪽으로의 플라즈마 구성성분의 플럭스의 제어와 상관된다.
일 실시형태에서, 기판 홀더 (401) 및 상부 전극 어셈블리 (413) 각각은, 그 안에 각각의 온도 제어 디바이스들을 구비한 복수의 방사상의 동심 온도 제어 구역들을 포함하도록 정의된다. 이 실시형태에서, 기판 홀더 (401) 의 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 데이터 저장 모듈 (505) 로부터 시간-의존 기판 온도 데이터가 제공된다. 또한, 이 실시형태에서, 상부 전극 어셈블리 (413) 의 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 데이터 저장 모듈 (505) 로부터 상부 전극 어셈블리 (413) 와 기판 (401) 사이의 시간-의존 온도 차이 데이터가 제공된다.
도 6 은 본 발명의 일 실시형태에 따른, 기판에 대해 수행될 플라즈마 공정을 정의하는 방법의 플로차트를 도시한다. 방법은 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 결정하기 위한 동작 (601) 을 포함한다. 임의의 주어진 시간에서의 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수 (Sc) 의 제어에 기초하여 결정된다. 부착 계수 (Sc) 는 기판에 부착되는 플라즈마 구성성분의 친화력을 표현하는 온도 의존 파라미터이다. 기판 온도의 증가는 기판에 부착되는 플라즈마 구성성분의 낮은 친화력을 표현하는 줄어든 부착 계수 (Sc) 에 상응한다. 기판 온도의 감소는 기판에 부착되기 위한 플라즈마 구성성분의 높은 친화력을 표현하는 증가된 부착 계수 (Sc) 에 상응한다. 일 실시형태에서, 플라즈마 구성성분은 플라즈마 공정의 식각 능력들에 대해 저항력이 있는 폴리머이다.
또한, 방법은 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 결정하기 위한 동작 (603) 을 포함한다. 일 실시형태에서, 상부 플라즈마 경계는 플라즈마에 노출되는 상부 전극 어셈블리의 표면에 의해 정의된다. 기판은 하부 플라즈마 경계의 역할을 한다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 쪽으로 향하는 플라즈마 구성성분의 플럭스의 제어에 기초하여 결정된다. 시간-의존 온도 차이는, 플라즈마 구성성분의 보다 높은 질량 부분들이 보다 낮은 온도 구역들 쪽으로 이동하고, 플라즈마 구성성분의 보다 낮은 질량 부분들이 보다 높은 온도 구역들 쪽으로 이동하는, 플라즈마 구성성분에 대한 열영동 영향에 기초하여 정의된다. 질량 및 노출되는 구역의 온도들에 기초한 플라즈마 구성성분의 이동은 기판 쪽으로 향하는 플라즈마 구성성분의 플럭스를 제어한다.
방법은 시간 제어 디바이스로 이용하기에 적합한 디지털 포맷으로, 결정된 시간-의존 기판 온도 및 시간-의존 온도 차이를 저장하기 위한 동작 (605) 을 더 포함한다. 시간 제어 디바이스는 플라즈마 공정 중에 상부 플라즈마 경계 및 기판의 온도 제어를 관리하도록 정의되어 연결된다. 또한, 일 실시형태에서, 시간-의존 기판 온도, 및 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이 각각은 기판의 중심으로부터 기판의 주변부로 확장하는 방사상의 위치 함수로 정의된다.
일 실시형태에서, 방법은, 플라즈마 공정 중에 기판이 기판 지지부와 열 접촉으로 홀딩되어, 동작 (601) 에서 결정된 시간-의존 기판 온도를 달성하기 위해 필요한 시간-의존 기판 지지부 온도를 결정하기 위한 동작을 포함한다. 또한, 이 실시형태는 플라즈마 공정 중에 기판 지지부의 온도 제어를 관리하도록 정의되어 연결된 온도 제어 디바이스에 의해 이용하기에 적합한 디지털 포맷으로, 결정된 시간-의존 기판 지지부 온도를 저장하기 위한 동작을 포함한다.
일 실시형태에서, 플라즈마 공정은 복수의 고종횡비 피쳐들이 기판 상에 존재하는 하나 이상의 재료들 내로 식각되는 고종횡비 피쳐 식각 공정을 포함한다. 이 실시형태에서, 기판 쪽으로의 플라즈마 구성성분의 플럭스가 기판 근처 및 복수의 고종횡비 피쳐들 내에 충분한 양의 알맞은 플라즈마 구성성분의 질량들을 제공하는 것을 보장하도록, 고종횡비 피쳐 식각 공정 중에 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이가 설정된다. 또한, 이 실시형태에서, 1) 플라즈마 공정의 완료시까지 마스크를 보존하며, 2) 측벽들이 부정적으로 언더커팅되는 것으로부터 보호하기 위해 복수의 고종횡비 피쳐들의 측벽들에 충분한 양의 플라즈마 구성성분들이 부착되는 것을 보장하고, 3) 복수의 고종횡비 피쳐들이 플라즈마 공정의 완료시까지 개방된 채로 유지되는 것을 보장하도록, 충분한 양의 플라즈마 구성성분이 기판에 부착되는 것을 보장하기 위해, 고종횡비 피쳐 식각 공정 중에 시간-의존 기판 온도가 설정된다.
도 7 은 본 발명의 일 실시형태에 따른, 플라즈마 공정 챔버를 동작하는 방법의 플로차트를 도시한다. 방법은 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 획득하기 위한 동작 (701) 을 포함한다. 임의의 주어진 시간에서의 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수 (Sc) 의 제어와 상관된다. 일 실시형태에서, 플라즈마 구성성분은 플라즈마 공정의 식각 능력들에 대해 저항력이 있는 폴리머이다.
또한, 방법은 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 획득하기 위한 동작 (703) 을 포함한다. 일 실시형태에서, 상부 플라즈마 경계는 플라즈마에 노출되는 상부 전극 어셈블리의 표면에 의해 정의된다. 기판은 하부 플라즈마 경계의 역할을 한다. 임의의 주어진 시간에서의 시간-의존 온도 차이는 주어진 시간에서 기판 쪽으로의 플라즈마 구성성분의 플럭스의 제어와 상관된다.
또한, 방법은 기판 홀더의 상부 표면 상에 기판을 홀딩하기 위한 동작 (705) 을 포함한다. 기판 홀더는 상부 플라즈마 경계를 정의하는 상부 전극 어셈블리의 아래의, 상부 전극 어셈블리로부터 이격된 위치에 배치된다. 또한, 방법은, 시간-의존 기판 온도에 따라 기판의 온도를 제어하기 위해, 플라즈마 공정 중에 기판 홀더의 온도를 제어하기 위한 동작 (707) 을 포함하다. 기판 홀더의 온도를 제어하는 것은 기판 홀더 내의 히터, 기판 홀더 내의 칠러 (chiller), 또는 그들의 조합을 작동시키는 것을 포함한다.
또한, 방법은, 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이에 순응하도록, 플라즈마 공정 중에 상부 전극 어셈블리의 온도를 제어하기 위한 동작 (709) 을 포함한다. 상부 전극 어셈블리의 온도를 제어하는 것은 상부 전극 어셈블리 내의 히터, 상부 전극 어셈블리 내의 칠러, 또는 그들의 조합을 작동시키는 것을 포함한다.
일 실시형태에서, 기판 홀더 및 상부 전극 어셈블리 각각은 복수의 방사상의 동심 온도 제어 구역들을 포함하도록 정의된다. 이 실시형태에서, 기판 홀더의 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 시간-의존 기판 온도가 획득된다. 또한, 이 실시형태에서, 상부 전극 어셈블리의 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이가 획득된다.
일 실시형태에서, 방법은 플라즈마 공정 중에 기판 홀더의 온도를 측정하기 위한 동작을 포함한다. 측정된 기판 홀더의 온도에 기초하여 기판 홀더 온도 제어 피드백 신호가 발생된다. 그리고, 시간-의존 기판 온도에 따라 기판의 온도를 유지하기 위해 기판 홀더 온도 제어 피드백 신호에 기초하여 기판 홀더의 온도가 제어된다.
또한, 방법은 플라즈마 공정 중에 상부 전극 어셈블리의 온도를 측정하기 위한 동작을 포함할 수 있다. 측정된 상부 전극 어셈블리의 온도에 기초하여 상부 전극 어셈블리 온도 제어 피드백 신호가 발생된다. 그리고, 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이에 따라 상부 전극 어셈블리와 기판 홀더 사이의 온도 차이를 유지하기 위해, 상부 전극 어셈블리 온도 제어 피드백 신호 및 기판 홀더 온도 제어 피드백 신호에 기초하여 상부 전극 어셈블리의 온도가 제어된다.
또한, 일 실시형태에서, 방법은 플라즈마 공정 중에 주변 컴포넌트들의 온도를 측정하기 위한 동작을 포함한다. 주변 컴포넌트들은 플라즈마 발생 체적 주위의 플라즈마 공정 챔버 내에 위치된다. 측정된 주변 컴포넌트들의 온도에 기초하여 주변 컴포넌트 온도 제어 피드백 신호가 발생된다. 플라즈마 공정 중에 주변 컴포넌트들의 목표 온도를 유지하기 위해, 주변 컴포넌트 온도 제어 피드백 신호에 기초하여 주변 컴포넌트들의 온도가 제어된다. 주변 컴포넌트들의 온도를 제어하는 것은 주변 컴포넌트들 내의 히터, 주변 컴포넌트들 내의 칠러, 또는 그들의 조합을 작동시키는 것을 포함한다. 다양한 실시형태들에서, 주변 컴포넌트들은 한정 링 (confinement ring) 들, 주변 쉬라우드, 또는 그들의 조합을 포함한다. 또한, 주변 컴포넌트들의 목표 온도는 플라즈마 공정 중에 시간의 함수로서 특정될 수 있다.
본원에서 논의된 예시적인 실시형태들은, 기판 온도 제어, 및 플라즈마 발생 체적에 걸친 상이한 온도의 제어를 통해 기판 상의 증착이 제어 가능한 내식각성 재료로서, 플라즈마 내의 폴리머 종을 밝힌다. 그러나, 본원에 개시된 방법들은, 열영동의 영향들을 받는 상이한 질량 분포를 가지고, 기판 상에 보호층으로서 증착될 수 있는, 기본적으로 임의의 플라즈마 종의 증착을 제어하기 위해 적용될 수 있음이 이해되어야 한다. 또한, 본원에서 참조된 플라즈마는 유도성 수단, 정전용량성 수단, 또는 그들의 조합을 통해 발생될 수 있음이 이해되어야 한다. 또한, 본원에 개시된 방법들은, 이로 한정되지는 않으나, 반도체 기판들, 평판 디스플레이들, 태양 전지판 등을 포함하는, 기본적으로 임의의 유형의 기판의 플라즈마 공정에 적용될 수 있다.
본 발명이 여러 실시형태들의 면에서 설명되었으나, 당업자들이 이전의 명세서를 읽고 도면들을 살펴보면 다양한 대안들, 추가들, 치환들 및 그들의 등가물들이 실현될 것임이 이해될 것이다. 그러므로, 본 발명은, 본 발명의 진정한 사상 및 범위 내에 속하는 바와 같은 모든 그러한 대안들, 추가들, 치환들, 및 등가물들을 포함하고자 한다.

Claims (30)

  1. 기판에 대해 수행될 플라즈마 공정을 정의하는 방법에 있어서,
    상기 플라즈마 공정 중에 적용될 시간-의존 기판 온도를 결정하는 단계로서, 임의의 주어진 시간에서의 상기 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어에 기초하여 결정되는, 상기 시간-의존 기판 온도를 결정하는 단계;
    상기 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 결정하는 단계로서, 상기 기판은 하부 플라즈마 경계의 역할을 하고, 임의의 주어진 시간에서의 상기 시간-의존 온도 차이는 주어진 시간에서 상기 기판 쪽으로 향하는 상기 플라즈마 구성성분의 플럭스의 제어에 기초하여 결정되는, 상기 시간-의존 온도 차이를 결정하는 단계; 및
    상기 플라즈마 공정 중에 상기 상부 플라즈마 경계 및 상기 기판의 온도 제어를 관리하도록 정의되어 연결된 온도 제어 디바이스에 의해 이용하기에 적합한 디지털 포맷으로, 결정된 상기 시간-의존 기판 온도 및 상기 시간-의존 온도 차이를 저장하는 단계를 포함하는, 플라즈마 공정을 정의하는 방법.
  2. 제 1 항에 있어서,
    상기 부착 계수는 상기 기판에 부착되기 위한 상기 플라즈마 구성성분의 친화력을 표현하는 온도 의존 파라미터인, 플라즈마 공정을 정의하는 방법.
  3. 제 1 항에 있어서,
    기판 온도의 증가는 상기 기판에 부착되기 위한 상기 플라즈마 구성성분의 보다 낮은 친화력을 표현하는 감소된 부착 계수에 상응하고,
    기판 온도의 감소는 상기 기판에 부착되기 위한 상기 플라즈마 구성성분의 보다 높은 친화력을 표현하는 증가된 부착 계수에 상응하는, 플라즈마 공정을 정의하는 방법.
  4. 제 1 항에 있어서,
    상기 시간-의존 온도 차이는, 상기 플라즈마 구성성분의 보다 높은 질량 부분들이 보다 낮은 온도 구역들 쪽으로 이동하고, 상기 플라즈마 구성성분의 보다 낮은 질량 부분들이 보다 높은 온도 구역들 쪽으로 이동하는, 상기 플라즈마 구성성분에 대한 열영동 영향 (thermophoresis effect) 에 기초하여 정의되고, 상기 플라즈마 구성성분의 질량 및 노출되는 구역의 온도들에 기초한 상기 플라즈마 구성성분의 이동은 상기 기판 쪽으로 향하는 상기 플라즈마 구성성분의 플럭스를 제어하는, 플라즈마 공정을 정의하는 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 공정은, 복수의 고종횡비 피쳐들이 상기 기판 상에 존재하는 하나 이상의 재료들 내로 식각되는 고종횡비 피쳐 식각 공정을 포함하는, 플라즈마 공정을 정의하는 방법.
  6. 제 5 항에 있어서,
    상기 상부 플라즈마 경계와 상기 기판 사이의 상기 시간-의존 온도 차이는, 상기 기판 쪽으로의 상기 플라즈마 구성성분의 플럭스가 상기 기판 근처 및 상기 복수의 고종횡비 피쳐들 내에 충분한 양의 알맞은 상기 플라즈마 구성성분의 질량들을 제공하는 것을 보장하도록, 상기 고종횡비 피쳐 식각 공정 중에 설정되는, 플라즈마 공정을 정의하는 방법.
  7. 제 6 항에 있어서,
    상기 시간-의존 기판 온도는, 상기 플라즈마 공정의 완료시까지 마스크를 보존하기 위해 충분한 양의 상기 플라즈마 구성성분이 상기 기판 상의 상기 마스크에 부착되는 것을 보장하고, 측벽들이 부정적으로 언더커팅되는 것으로부터 보호하기 위해 충분한 양의 상기 플라즈마 구성성분이 상기 복수의 고종횡비 피쳐들의 측벽들에 부착되는 것을 보장하며, 상기 복수의 고종횡비 피쳐들이 상기 플라즈마 공정의 완료시까지 개방된 채로 유지되는 것을 보장하도록, 상기 고종횡비 피쳐 식각 공정 중에 설정되는, 플라즈마 공정을 정의하는 방법.
  8. 제 1 항에 있어서,
    상기 플라즈마 구성성분은, 상기 플라즈마 공정의 식각 능력들에 대해 저항력이 있는 폴리머인, 플라즈마 공정을 정의하는 방법.
  9. 제 1 항에 있어서,
    상기 결정된 시간-의존 기판 온도를 달성하기 위해 필요한 시간-의존 기판 지지부 온도를 결정하는 단계로서, 상기 기판은 상기 플라즈마 공정 중에 상기 기판 지지부와 열 접촉으로 홀딩되는, 상기 시간-의존 기판 지지부 온도를 결정하는 단계; 및
    상기 플라즈마 공정 중에 상기 기판 지지부의 온도 제어를 관리하도록 정의되어 연결된 온도 제어 디바이스에 의해 이용하기에 적합한 디지털 포맷으로, 상기 결정된 시간-의존 기판 지지부 온도를 저장하는 단계를 더 포함하는, 플라즈마 공정을 정의하는 방법.
  10. 제 1 항에 있어서,
    상기 시간-의존 기판 온도, 및 상기 상부 플라즈마 경계와 상기 기판 사이의 상기 시간-의존 온도 차이 각각은, 상기 기판의 중심으로부터 상기 기판의 주변부로 확장하는 방사상의 위치의 함수로 정의되는, 플라즈마 공정을 정의하는 방법.
  11. 플라즈마 공정 챔버를 작동시키는 방법에 있어서,
    플라즈마 공정 중에 적용될 시간-의존 기판 온도를 획득하는 단계로서, 임의의 주어진 시간에서의 상기 시간-의존 기판 온도는 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어와 상관되는, 상기 시간-의존 기판 온도를 획득하는 단계;
    상기 플라즈마 공정 중에 적용될 상부 플라즈마 경계와 기판 사이의 시간-의존 온도 차이를 획득하는 단계로서, 상기 기판은 하부 플라즈마 경계의 역할을 하고, 임의의 주어진 시간에서의 상기 시간-의존 온도 차이는 주어진 시간에서 상기 기판 쪽으로의 상기 플라즈마 구성성분의 플럭스의 제어와 상관되는, 상기 시간-의존 온도 차이를 획득하는 단계;
    기판 홀더의 상부 표면 상에 상기 기판을 홀딩하는 단계로서, 상기 기판 홀더는 상기 상부 플라즈마 경계를 정의하는 상부 전극 어셈블리의 아래의, 상기 상부 전극 어셈블리로부터 이격된 위치에 배치되는, 상기 기판을 홀딩하는 단계;
    상기 획득된 시간-의존 기판 온도에 따라 상기 기판의 온도를 제어하기 위해 상기 플라즈마 공정 중에 상기 기판 홀더의 온도를 제어하는 단계; 및
    상기 상부 플라즈마 경계와 상기 기판 사이의 상기 획득된 시간-의존 온도 차이에 순응하도록 상기 플라즈마 공정 중에 상기 상부 전극 어셈블리의 온도를 제어하는 단계를 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  12. 제 11 항에 있어서,
    상기 플라즈마 공정 중에 상기 기판 홀더의 온도를 측정하는 단계;
    상기 측정된 기판 홀더의 온도에 기초하여 기판 홀더 온도 제어 피드백 신호를 발생시키는 단계; 및
    상기 획득된 시간-의존 기판 온도에 따라 상기 기판의 온도를 유지하기 위해, 상기 기판 홀더 온도 제어 피드백 신호에 기초하여 상기 기판 홀더의 온도를 제어하는 단계를 더 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  13. 제 12 항에 있어서,
    상기 기판 홀더의 온도를 제어하는 단계는, 상기 기판 홀더 내의 히터, 상기 기판 홀더 내의 칠러, 또는 그들의 조합을 작동시키는 단계를 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  14. 제 12 항에 있어서,
    상기 플라즈마 공정 중에 상기 상부 전극 어셈블리의 온도를 측정하는 단계;
    상기 측정된 상부 전극 어셈블리의 온도에 기초하여 상부 전극 어셈블리 온도 제어 피드백 신호를 발생시키는 단계; 및
    상기 상부 플라즈마 경계와 상기 기판 사이의 상기 획득된 시간-의존 온도 차이에 따라 상기 상부 전극 어셈블리와 상기 기판 홀더 사이의 온도 차이를 유지하기 위해, 상기 상부 전극 어셈블리 온도 제어 피드백 신호 및 상기 기판 홀더 온도 제어 피드백 신호에 기초하여 상기 상부 전극 어셈블리의 온도를 제어하는 단계를 더 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  15. 제 14 항에 있어서,
    상기 상부 전극 어셈블리의 온도를 제어하는 단계는, 상기 상부 전극 어셈블리 내의 히터, 상기 상부 전극 어셈블리 내의 칠러, 또는 그들의 조합을 작동시키는 단계를 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  16. 제 14 항에 있어서,
    상기 플라즈마 공정 중에 주변 컴포넌트들의 온도를 측정하는 단계로서, 상기 주변 컴포넌트들은 플라즈마 발생 체적 주위의 상기 플라즈마 공정 챔버 내에 위치되는, 상기 주변 컴포넌트들의 온도를 측정하는 단계;
    상기 측정된 주변 컴포넌트들의 온도에 기초하여 주변 컴포넌트 온도 제어 피드백 신호를 발생시키는 단계; 및
    상기 플라즈마 공정 중에 상기 주변 컴포넌트들의 목표 온도를 유지하기 위해, 상기 주변 컴포넌트 온도 제어 피드백 신호에 기초하여 상기 주변 컴포넌트들의 온도를 제어하는 단계를 더 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  17. 제 16 항에 있어서,
    상기 주변 컴포넌트들의 온도를 제어하는 단계는, 상기 주변 컴포넌트들 내의 히터, 상기 주변 컴포넌트들 내의 칠러, 또는 그들의 조합을 작동시키는 단계를 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  18. 제 17 항에 있어서,
    상기 주변 컴포넌트들은, 한정 링들, 주변 쉬라우드 (shroud), 또는 그들의 조합을 포함하는, 플라즈마 공정 챔버를 작동시키는 방법.
  19. 제 16 항에 있어서,
    상기 주변 컴포넌트들의 상기 목표 온도는, 상기 플라즈마 공정 중에 시간의 함수로서 특정되는, 플라즈마 공정 챔버를 작동시키는 방법.
  20. 제 11 항에 있어서,
    상기 플라즈마 구성성분은, 상기 플라즈마 공정의 식각 능력들에 대해 저항력이 있는 폴리머인, 플라즈마 공정 챔버를 작동시키는 방법.
  21. 제 11 항에 있어서,
    상기 기판 홀더 및 상기 상부 전극 어셈블리 각각은 복수의 방사상의 동심 온도 제어 구역들을 포함하도록 정의되며,
    상기 획득된 시간-의존 기판 온도는 상기 기판 홀더의 상기 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 제공되고,
    상기 상부 플라즈마 경계와 상기 기판 사이의 상기 획득된 시간-의존 온도 차이는 상기 상부 전극 어셈블리의 상기 복수의 방사상의 동심 온도 제어 구역들 각각에 대해 제공되는, 플라즈마 공정 챔버를 작동시키는 방법.
  22. 플라즈마 공정 챔버;
    상기 플라즈마 공정 챔버 내에 배치되고 기판을 홀딩하도록 정의된 기판 홀더로서, 상기 기판 홀더는 하나 이상의 온도 제어 디바이스들을 포함하는, 상기 기판 홀더;
    상기 기판 홀더 위에 그리고 상기 기판 홀더로부터 이격되어, 상기 플라즈마 공정 챔버 내에 배치된 상부 전극 어셈블리로서, 상기 상부 전극 어셈블리는 하나 이상의 온도 제어 디바이스들을 포함하는, 상기 상부 전극 어셈블리; 및
    목표 기판 온도를 유지하기 위해 상기 기판 홀더의 상기 하나 이상의 온도 제어 디바이스들을 제어하도록 정의된 온도 제어 모듈로서, 상기 목표 기판 온도는 플라즈마 공정 중 적용될 시간-의존 기판 온도이고, 임의의 주어진 시간에서의 상기 시간-의존 기판 온도는 상기 주어진 시간에서의 플라즈마 구성성분의 부착 계수의 제어와 상관되고, 상기 온도 제어 모듈은 상기 기판과 상기 상부 전극 어셈블리 사이의 목표 온도 차이를 유지하기 위해 상기 상부 전극 어셈블리의 상기 하나 이상의 온도 제어 디바이스들을 제어하도록 더 정의되고, 상기 기판과 상기 상부 전극 어셈블리 사이의 상기 목표 온도 차이는, 플라즈마 공정 중에 적용될 상기 기판과 상기 상부 전극 어셈블리 사이의 시간-의존 온도 차이이고, 상기 임의의 주어진 시간에서의 상기 시간-의존 온도 차이는, 주어진 시간에서 상기 기판 쪽으로의 플라즈마 구성성분의 플럭스의 제어와 상관되는, 상기 온도 제어 모듈을 포함하는, 기판의 플라즈마 공정을 위한 시스템.
  23. 제 22 항에 있어서,
    상기 기판 홀더의 온도를 측정하기 위해 배치된 제 1 온도 측정 디바이스로서, 상기 기판 홀더의 온도는 상기 기판 홀더에 홀딩된 상기 기판의 온도와 상관되는, 상기 제 1 온도 측정 디바이스; 및
    상기 상부 전극 어셈블리의 온도를 측정하기 위해 배치된 제 2 온도 측정 디바이스를 더 포함하고,
    상기 제 1 온도 측정 디바이스 및 제 2 온도 측정 디바이스 각각은 각각의 온도 측정 신호들을 상기 온도 제어 모듈로 반송하도록 정의되는, 기판의 플라즈마 공정을 위한 시스템.
  24. 제 22 항에 있어서,
    상기 기판 홀더의 상기 하나 이상의 온도 제어 디바이스들은, 상기 기판 홀더 내에 내장된 칠러 및 히터를 포함하는, 기판의 플라즈마 공정을 위한 시스템.
  25. 제 22 항에 있어서,
    상기 상부 전극 어셈블리의 상기 하나 이상의 온도 제어 디바이스들은, 상기 상부 전극 어셈블리 내에 내장된 칠러 및 히터를 포함하는, 기판의 플라즈마 공정을 위한 시스템.
  26. 제 22 항에 있어서,
    상기 기판 홀더 및 상기 상부 전극 어셈블리 각각은, 각각의 온도 제어 디바이스들이 구비된 복수의 방사상의 동심 온도 제어 구역들을 포함하도록 정의되는, 기판의 플라즈마 공정을 위한 시스템.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020137006607A 2010-09-15 2011-09-02 반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치 KR101895637B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/882,560 US8591755B2 (en) 2010-09-15 2010-09-15 Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
US12/882,560 2010-09-15
PCT/US2011/050379 WO2012036923A2 (en) 2010-09-15 2011-09-02 Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same

Publications (2)

Publication Number Publication Date
KR20130103509A KR20130103509A (ko) 2013-09-23
KR101895637B1 true KR101895637B1 (ko) 2018-09-05

Family

ID=45805644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006607A KR101895637B1 (ko) 2010-09-15 2011-09-02 반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치

Country Status (7)

Country Link
US (3) US8591755B2 (ko)
JP (1) JP5838212B2 (ko)
KR (1) KR101895637B1 (ko)
CN (1) CN103098184B (ko)
SG (2) SG10201507508QA (ko)
TW (1) TWI559385B (ko)
WO (1) WO2012036923A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6043046B2 (ja) * 2010-08-12 2016-12-14 東京エレクトロン株式会社 エッチングガスの供給方法及びエッチング装置
US9224618B2 (en) 2012-01-17 2015-12-29 Lam Research Corporation Method to increase mask selectivity in ultra-high aspect ratio etches
US9490149B2 (en) * 2013-07-03 2016-11-08 Lam Research Corporation Chemical deposition apparatus having conductance control
US9716022B2 (en) * 2013-12-17 2017-07-25 Lam Research Corporation Method of determining thermal stability of a substrate support assembly
JP6169040B2 (ja) * 2014-05-12 2017-07-26 東京エレクトロン株式会社 プラズマ処理装置の上部電極構造、プラズマ処理装置、及びプラズマ処理装置の運用方法
JP6486092B2 (ja) * 2014-12-11 2019-03-20 東京エレクトロン株式会社 プラズマエッチング方法
US9793097B2 (en) * 2015-07-27 2017-10-17 Lam Research Corporation Time varying segmented pressure control
JP6748354B2 (ja) * 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
CN106206421B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法
EP3398709B1 (en) * 2017-05-03 2020-12-16 Agathon AG, Maschinenfabrik Laser machining system with a thermo-concept
US10441977B2 (en) * 2017-06-02 2019-10-15 Matthew J. SKINNER Single stream of air for separating mixed waste stream into three fractions
WO2024064526A1 (en) * 2022-09-13 2024-03-28 Lam Research Corporation Method for etching features in a stack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103635A (ja) 2005-10-04 2007-04-19 Mitsubishi Heavy Ind Ltd 製膜装置、製膜方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163030A (ja) * 1984-08-20 1986-04-01 Kokusai Electric Co Ltd プラズマエッチング装置の電極温度制御方法
JPH0834204B2 (ja) * 1986-07-02 1996-03-29 ソニー株式会社 ドライエツチング方法
US6165311A (en) * 1991-06-27 2000-12-26 Applied Materials, Inc. Inductively coupled RF plasma reactor having an overhead solenoidal antenna
US5477975A (en) * 1993-10-15 1995-12-26 Applied Materials Inc Plasma etch apparatus with heated scavenging surfaces
JPH05136095A (ja) * 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
JPH07201822A (ja) * 1993-12-28 1995-08-04 Hiroshima Nippon Denki Kk ドライエッチング装置
US6054013A (en) * 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US5948283A (en) * 1996-06-28 1999-09-07 Lam Research Corporation Method and apparatus for enhancing outcome uniformity of direct-plasma processes
US6258170B1 (en) * 1997-09-11 2001-07-10 Applied Materials, Inc. Vaporization and deposition apparatus
US6482747B1 (en) 1997-12-26 2002-11-19 Hitachi, Ltd. Plasma treatment method and plasma treatment apparatus
JP2000150415A (ja) * 1998-11-16 2000-05-30 Nec Corp 半導体装置のコンタクト形成方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US7161121B1 (en) * 2001-04-30 2007-01-09 Lam Research Corporation Electrostatic chuck having radial temperature control capability
US6902648B2 (en) * 2003-01-09 2005-06-07 Oki Electric Industry Co., Ltd. Plasma etching device
US7009281B2 (en) * 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US6794302B1 (en) * 2003-03-20 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Dynamic feed forward temperature control to achieve CD etching uniformity
JP4330467B2 (ja) * 2004-02-26 2009-09-16 東京エレクトロン株式会社 プロセス装置及び該プロセス装置内のパーティクル除去方法
JP2004207756A (ja) * 2004-03-11 2004-07-22 Oki Electric Ind Co Ltd ドライエッチング装置
US7544251B2 (en) * 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US7648914B2 (en) 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
KR20070000225U (ko) * 2004-10-07 2007-02-22 어플라이드 머티어리얼스, 인코포레이티드 기판의 온도를 제어하기 위한 장치
KR100628888B1 (ko) * 2004-12-27 2006-09-26 삼성전자주식회사 샤워 헤드 온도 조절 장치 및 이를 갖는 막 형성 장치
US8038796B2 (en) * 2004-12-30 2011-10-18 Lam Research Corporation Apparatus for spatial and temporal control of temperature on a substrate
JP4593381B2 (ja) 2005-06-20 2010-12-08 東京エレクトロン株式会社 上部電極、プラズマ処理装置およびプラズマ処理方法
JP2007214171A (ja) * 2006-02-07 2007-08-23 Hitachi High-Technologies Corp エッチング処理方法
JP2008251866A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp プラズマ処理装置
JP4838197B2 (ja) * 2007-06-05 2011-12-14 東京エレクトロン株式会社 プラズマ処理装置，電極温度調整装置，電極温度調整方法
WO2009058376A2 (en) * 2007-10-31 2009-05-07 Lam Research Corporation Temperature control module using gas pressure to control thermal conductance between liquid coolant and component body
TWI484576B (zh) * 2007-12-19 2015-05-11 Lam Res Corp 半導體真空處理設備用之薄膜黏接劑
JP5317509B2 (ja) * 2008-03-27 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置および方法
JP5433171B2 (ja) * 2008-06-16 2014-03-05 株式会社日立ハイテクノロジーズ 試料温度の制御方法
US20110005682A1 (en) * 2009-07-08 2011-01-13 Stephen Edward Savas Apparatus for Plasma Processing
JP2011187758A (ja) * 2010-03-10 2011-09-22 Tokyo Electron Ltd 温度制御システム、温度制御方法、プラズマ処理装置及びコンピュータ記憶媒体
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
US8608852B2 (en) * 2010-06-11 2013-12-17 Applied Materials, Inc. Temperature controlled plasma processing chamber component with zone dependent thermal efficiencies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103635A (ja) 2005-10-04 2007-04-19 Mitsubishi Heavy Ind Ltd 製膜装置、製膜方法

Also Published As

Publication number Publication date
US20160126115A1 (en) 2016-05-05
KR20130103509A (ko) 2013-09-23
US20140034609A1 (en) 2014-02-06
US10147618B2 (en) 2018-12-04
SG10201507508QA (en) 2015-10-29
WO2012036923A3 (en) 2012-05-31
JP5838212B2 (ja) 2016-01-06
SG187984A1 (en) 2013-04-30
US8591755B2 (en) 2013-11-26
TWI559385B (zh) 2016-11-21
US20120061350A1 (en) 2012-03-15
CN103098184A (zh) 2013-05-08
US9267208B2 (en) 2016-02-23
CN103098184B (zh) 2016-08-24
WO2012036923A2 (en) 2012-03-22
TW201230169A (en) 2012-07-16
JP2013541842A (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
KR101895637B1 (ko) 반도체 제작 중 플라즈마 구성성분 플럭스 및 증착 제어 방법, 및 그를 구현하기 위한 장치
US20040178177A1 (en) Plasma processing apparatus
US5548470A (en) Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
KR102556016B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
US11302520B2 (en) Chamber apparatus for chemical etching of dielectric materials
US9449838B2 (en) Semiconductor device manufacturing method
US8852388B2 (en) Plasma processor
US20130052821A1 (en) Method for manufacturing semiconductor device
US20120208300A1 (en) Etch processing chamber
US20230360892A1 (en) Temperature and bias control of edge ring
JP2008523613A (ja) 改良されたバフル板のための方法及び装置
KR101756853B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2012199535A (ja) 基板温度制御方法及びプラズマ処理装置
JP2002141332A (ja) 半導体製造装置
JPH10144655A (ja) ドライエッチング処理方法及びドライエッチング装置
JP2005051198A (ja) プラズマエッチング装置（ＰｌａｓｍａＥｔｃｈｉｎｇＡｐｐａｒａｔｕｓ）
US6635580B1 (en) Apparatus and method for controlling wafer temperature in a plasma etcher
JPS63227021A (ja) ドライエツチング装置
JP2004119987A (ja) 半導体製造装置
KR20060074536A (ko) 반도체 식각 장비의 정전척내 영역별 온도 제어 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant