KR101889384B1 - Device for pitch free bump interposer - Google Patents

Device for pitch free bump interposer Download PDF

Info

Publication number
KR101889384B1
KR101889384B1 KR1020160135986A KR20160135986A KR101889384B1 KR 101889384 B1 KR101889384 B1 KR 101889384B1 KR 1020160135986 A KR1020160135986 A KR 1020160135986A KR 20160135986 A KR20160135986 A KR 20160135986A KR 101889384 B1 KR101889384 B1 KR 101889384B1
Authority
KR
South Korea
Prior art keywords
conductive
pitch
bumps
reduced
semiconductor device
Prior art date
Application number
KR1020160135986A
Other languages
Korean (ko)
Other versions
KR20180043097A (en
Inventor
박성규
전진국
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020160135986A priority Critical patent/KR101889384B1/en
Publication of KR20180043097A publication Critical patent/KR20180043097A/en
Application granted granted Critical
Publication of KR101889384B1 publication Critical patent/KR101889384B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Abstract

본 발명의 피치프리 범프 인터포저는, 반도체 기기의 도전 볼과 테스트 소켓의 도전 커넥터를 수직으로 연결하는 인터포저에 있어서, 상기 반도체 기기와 대응되고 제1범프가 미세피치 간격으로 형성되는 제1필름, 상기 테스트 기기와 대응되고 제2범프가 상기 미세피치 간격으로 형성되는 제2필름, 상기 제1 및 제2 필름 사이에 충진되는 가압 전도 러버, 및 상기 가압 전도 러버 상에 정렬되고 상기 제1 및 제2범프를 수직으로 연결하는 도전성 파우더를 포함한다. 이와 같은 본 발명의 구성에 의하면, 인터포저를 신규로 제작할 필요가 없다.The pitch pre-bump interposer of the present invention is an interposer for vertically connecting a conductive ball of a semiconductor device and a conductive connector of a test socket, the interposer comprising: a first film corresponding to the semiconductor device and having a first bump formed at fine pitch intervals; A second film corresponding to the test instrument and having a second bump formed at the fine pitch spacing, a pressurized conducting rubber filled between the first and second films, and a second film disposed on the pressurized conducting rubber, And a conductive powder for vertically connecting the second bumps. According to the configuration of the present invention as described above, there is no need to newly manufacture the interposer.

Description

피치프리 범프 인터포저 {Device for pitch free bump interposer}A device for pitch free bump interposer

본 발명은, 피치프리 범프 인터포저에 관한 것으로, 더욱 상세하게는 반도체 기기와 테스트 소켓 사이에 인터포저를 개재하여 반복적인 테스트에도 불구하고 테스트 소켓을 보호함에 있어서, 가압 전도 실리콘 러버의 양면 혹은 그 중간에 필름을 결합하고, 그 필름에는 도전 범프가 파인피치 간격으로 설계되어 반도체 기기의 사양이나 규격에 따라 도전 볼의 피치나 사이즈가 변경되더라도 인터포저를 신규로 제작할 필요가 없고, 도전성 파우더를 수직 방향에서 자성 배열함에 있어서 피치프리 범프가 상부 혹은 하부에서 도전 입자의 밀도를 강화시켜 주어 충분한 압력이 가해지지 않더라도 검사 시 전기적 검사 수율은 개선되는 피치프리 범프 인터포저에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pitch pre-bump interposer and, more particularly, to a pitch pre-bump interposer, It is not necessary to newly manufacture the interposer and the conductive powder is vertically arranged even if the pitch and size of the conductive balls are changed according to specifications and specifications of the semiconductor device. To-pitch bump interposer in which the electric inspection yield is improved even when the pitch pre-bump enhances the density of the conductive particles in the upper or lower portion and does not apply sufficient pressure in the magnetic arrangement in the direction of the pitch.

일반적으로, 복잡한 공정을 거쳐 제조된 반도체 기기는 각종 전기적인 시험을 통하여 특성 및 불량 상태를 검사하게 된다.In general, semiconductor devices manufactured through complicated processes are inspected for their characteristics and defects through various electrical tests.

구체적으로는 패키지 IC, MCM 등의 반도체 집적 회로 장치, 집적 회로가 형성된 웨이퍼 등의 반도체 기기의 전기적 검사에서, 검사 대상인 반도체 기기의 한쪽 면에 형성된 단자와 테스트 장치의 패드를 서로 전기적으로 접속하기 위하여, 반도체 기기와 테스트 장치 사이에 테스트 소켓이 배치된다.Specifically, in the electrical inspection of semiconductor devices such as semiconductor integrated circuit devices such as a package IC and an MCM, and wafers on which integrated circuits are formed, in order to electrically connect the terminals formed on one surface of the semiconductor device to be inspected and the pads of the test device to each other , A test socket is disposed between the semiconductor device and the test apparatus.

그런데, 테스트 소켓은 테스트 장치에 구비된 단자들과 접촉하기 위한 도전 커넥터(와이어 혹은 스프링 등)를 구비한다.However, the test socket has a conductive connector (wire or spring, etc.) for contacting the terminals provided in the test apparatus.

테스트 소켓의 도전 커넥터가 테스트 장치의 단자와 정확하게 접촉하지 못하고 어긋나는 경향이 크다. 특히 도전 커넥터를 지지하는 절연 실리콘 고무가 하나로 구성되기 때문에 각 도전 커넥터별로 상기 단자와 탄력적으로 접촉하지 못하는 문제점이 있다. 도전 커넥터는 콘택 시 각각 개별적으로 상하 운동하는 것이 바람직하며, 이웃 도전 커넥터의 상하 운동에 영향을 받거나 주는 것은 테스트 불량을 발생시킬 수 있다.The conductive connector of the test socket tends to be displaced without contacting the terminals of the test apparatus accurately. In particular, since the insulating silicone rubber supporting the conductive connector is constituted by one unit, there is a problem that it can not be elastically contacted with the terminal for each conductive connector. It is preferable that the conductive connector move up and down individually in the contact state, and the influence of the vertical movement of the neighboring conductive connector may be caused by a test failure.

반대로, 테스트 소켓의 도전 커넥터가 검사하고자 하는 반도체 기기의 도전 볼과 직접 접속되면 도전 커넥터의 수명이 짧아지고, 결과적으로 전체 제품의 라이프 사이클이 줄어드는 문제점이 있다.On the contrary, when the conductive connector of the test socket is directly connected to the conductive ball of the semiconductor device to be inspected, the life of the conductive connector is shortened, and as a result, the life cycle of the entire product is reduced.

따라서 도전 커넥터와 반도체 기기의 도전 볼 사이에 충격을 흡수하면서 도전성을 증진하는 도전성 버퍼를 통하여 콘택 특성을 개선할 필요가 있다. Therefore, it is necessary to improve the contact characteristics through the conductive buffer which improves the conductivity while absorbing the impact between the conductive connector and the conductive ball of the semiconductor device.

한편, 검사하고자 하는 반도체 기기는 사양에 따라 도전 볼의 피치가 변경될 수 있는데, 이러한 도전 볼과 접속되는 도전성 버퍼는 이미 피치가 정해지는 경우가 많아 변경되는 피치에 대응하기 곤란하다. 따라서 도전성 버퍼를 신규로 제작해야 하는 문제점이 있다.On the other hand, in semiconductor devices to be inspected, the pitch of the conductive balls may be changed according to specifications. In such a case, the conductive buffer connected to the conductive balls often has a pitch that is difficult to cope with. Therefore, there is a problem that a conductive buffer must be newly manufactured.

KR 공개특허 10-2012-0138304KR Patent Publication No. 10-2012-0138304

따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 테스트 소켓의 상면을 커버하여 테스트 소켓의 도전 커넥터를 보호하는 피치프리 범프 인터포저를 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a pitch pre-bum interposer for protecting a conductive connector of a test socket by covering an upper surface of a test socket.

본 발명의 다른 목적은, 검사하고자 하는 반도체 기기의 피치 혹은 사이즈가 변경되더라도 교환 없이 자유롭게 사용 가능한 피치프리 범프 인터포저를 제공하는 것이다.Another object of the present invention is to provide a pitch-free bump interposer which can be freely used without changing even if the pitch or size of semiconductor devices to be inspected is changed.

본 발명의 또 다른 목적은 외부 자기장을 이용하여 도전성 파우더를 자성 배열할 때 전기적 회로의 길이 방향으로 도전 파우더가 흩어지지 않고 집합되도록 하는 피치프리 범프 인터포저를 제공하는 것이다.It is still another object of the present invention to provide a pitch pre-bump interposer that allows conductive powders to be gathered in a longitudinal direction of an electric circuit without scattering when the conductive powder is magnetically arrayed using an external magnetic field.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 피치프리 범프 인터포저는, 반도체 기기의 도전 볼과 테스트 소켓의 도전 커넥터를 수직으로 연결하는 인터포저에 있어서, 상기 반도체 기기와 대응되고 제1범프가 미세피치 간격으로 형성되는 제1필름, 상기 테스트 기기와 대응되고 제2범프가 상기 미세피치 간격으로 형성되는 제2필름, 상기 제1 및 제2 필름 사이에 충진되는 가압 전도 러버, 및 상기 가압 전도 러버 상에 정렬되고 상기 제1 및 제2범프를 수직으로 연결하는 도전성 파우더를 포함한다.According to an aspect of the present invention, there is provided an interposer for vertically connecting a conductive ball of a semiconductor device and a conductive connector of a test socket, the interposer comprising: A first film corresponding to the test device and corresponding to the test device, the second film corresponding to the test device and having a second bump formed at the fine pitch interval, a second film corresponding to the pressure applied to the first film and the second film, A conductive rubber, and conductive powder aligned on the pressure conductive rubber and vertically connecting the first and second bumps.

본 발명의 다른 특징에 의하면, 본 발명의 피치프리 범프 인터포저는, 반도체 기기와 테스트 소켓을 전기적으로 연결하며, 직접 충돌하는 것을 방지하는 인터포저에 있어서, 피치프리 범프가 미세피치 간격으로 형성되는 미들 필름, 상기 미들 필름의 일면에 형성되는 제1러버, 상기 제1러버 상에 정렬되고 상기 피치프리 범프를 수직으로 연결하는 제1도전성 파우더, 상기 미들 필름의 타면에 형성되는 제2러버, 및 상기 제2러버 상에 정렬되고 상기 피치프리 범프를 수직으로 연결하는 제2도전성 파우더를 포함한다.According to another aspect of the present invention, the pitch pre-bump interposer of the present invention is an interposer for electrically connecting a semiconductor device and a test socket and preventing a direct collision with the pitch pre-bump interposer, A first rubber formed on one surface of the middle film, a first conductive powder arranged on the first rubber and vertically connecting the pitch pre-bumps, a second rubber formed on the other surface of the middle film, And a second conductive powder aligned on the second rubber and vertically connecting the pitch pre-bumps.

위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.As described above, according to the configuration of the present invention, the following effects can be expected.

첫째, 인터포저로 인하여 반복적인 검사에도 불구하고 테스트 소켓과 반도체 기기가 보호되고, 반도체 기기의 사양에 따라 도전 볼의 사이즈나 피치가 변경되더라도 인터포저의 범프가 파인피치로 설계되기 때문에 신규로 제작할 필요가 없어 경제적이다.First, because the interposer protects the test socket and the semiconductor device in spite of repetitive inspections, and the size and pitch of the conductive balls are changed according to the specification of the semiconductor device, the bumps of the interposer are designed at a fine pitch. There is no need to be economical.

둘째, 피치프리 범프에 의하여 도전성 파우더가 수직 방향에서 자성 배열되기 때문에, 도전 입자의 밀도가 강화되어 과도한 압력을 제공하지 않더라도 검사 수율이 크게 개선되는 효과가 있다.Second, since the conductive powder is magnetically arranged in the vertical direction by the pitch pre-bumps, the density of the conductive particles is strengthened and the inspection yield is greatly improved even if the excessive pressure is not provided.

셋째, 피치프리 범프를 가지는 필름을 이용하고, 가압 전도 러버를 일면 혹은 양면으로 형성할 수 있어 인터포저의 두께를 설계함에 있어서 별다른 한계가 없다.Third, there is no limitation in designing the thickness of the interposer since a film having a pitch pre-bump can be used and the pressure-conducting rubber can be formed on one side or both sides.

도 1은 본 발명의 일 실시예에 의한 피치프리 범프 인터포저의 구성을 나타내는 단면도.
도 2는 본 발명의 다른 실시예에 의한 피치프리 범프 인터포저의 구성을 나타내는 단면도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing the configuration of a pitch-free bump interposer according to an embodiment of the present invention; FIG.
2 is a cross-sectional view showing the configuration of a pitch-free bump interposer according to another embodiment of the present invention;

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Brief Description of the Drawings The advantages and features of the present invention, and how to achieve them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are produced according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 피치프리 범프 인터포저의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, preferred embodiments of the pitch-free bump interposer according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 피치프리 범프 인터포저(pitch free bump interposer)는, 반도체 기기를 검사하는 테스트 소켓(test socket)에 사용된다. 피치프리 범프 인터포저는, 테스트 소켓의 상부에 탑재되어 반도체 기기와 테스트 소켓을 수직으로 연결한다. 그러나 테스트 소켓의 하부에 설치되어 테스트 소켓과 테스트 장치를 전기적으로 연결하는 것을 배제하지 않는다. 설명의 편의를 위하여 테스트 소켓의 상부에 설치되는 것으로 한다.The pitch free bump interposer of the present invention is used in test sockets for testing semiconductor devices. The pitch-free bump interposer is mounted on top of the test socket to connect the semiconductor device and the test socket vertically. However, it does not preclude the electrical connection between the test socket and the test device, which is installed at the bottom of the test socket. Shall be installed on the top of the test socket for convenience of explanation.

피치프리 범프 인터포저는, 파인피치(fine pitch)에 대응할 수 있다. 이에 디자인 룰(design rule)의 축소에 따라 반도체 기기의 도전 볼 사이즈(size), 혹은 피치(pitch)가 줄어들더라도 반도체 기기의 전기적 특성을 검사하는데 아무런 방해가 되지 않는다. 이는 피치프리 범프 인터포저가 미세피치로 설계됨으로써 도전 볼 혹은 도전 커넥터와 일대다(1 : N) 대응관계에 있기 때문이다.The pitch pre-bump interposer may correspond to a fine pitch. Accordingly, even if the conductive ball size or pitch of the semiconductor device is reduced due to the reduction of the design rule, it does not interfere with the inspection of the electrical characteristics of the semiconductor device. This is because the pitch-free bump interposer is in a one-to-many (1: N) correspondence with the conductive balls or conductive connectors by being designed with a fine pitch.

피치프리 범프 인터포저는, 테스트 소켓의 상면과 대응되고, 테스트 소켓의 도전 커넥터를 보호한다. 도전 커넥터는 검사 시 수천 번 이상 반복하여 도전 볼과 접속하여 도전 성능이 저하되기 마련이며, 특히 도전 실리콘 고무(silicon rubber)로 도전 커넥터를 구성하는 테스트 소켓에 있어서 도전 파티클(conductive particle)이 이탈하여 콘택 특성이 악화되는 경향에 있으며, 또한 도전 와이어(conductive wire)가 사용되는 경우 탄성 복원력이 약화되거나 단선이 발생하여 전기적 신호가 전달되지 않는 경향이 있기 때문에, 피치프리 범프 인터포저는, 저하되기 쉬운 콘택 특성을 유지하는 기능을 수행할 수 있다.The pitch-free bump interposer corresponds to the top surface of the test socket and protects the conductive connector of the test socket. The conductive connector is repeatedly and repeatedly connected to the conductive ball at the time of inspection to deteriorate the conductive performance. In particular, in the test socket constituting the conductive connector with the conductive silicone rubber, the conductive particles are detached The contact tendency tends to deteriorate, and when the conductive wire is used, the elastic restoring force is weakened or the breakage tends to occur and the electrical signal is not transmitted. Therefore, the pitch-free bump interposer is likely to be deteriorated It is possible to perform a function of maintaining contact characteristics.

이에 본 발명의 피치프리 범프 인터포저는, 반도체 기기를 검사는 테스트 소켓에 사용되고, 반도체 기기의 도전 볼 사이즈(혹은 피치)보다 작은 피치프리 범프가 일정한 간격으로 배열되는 인터포저에 관한 것으로 한다.The pitch pre-bump interposer according to the present invention relates to an interposer in which a semiconductor device is used for testing a test socket and pitch pre-bumps smaller than the conductive ball size (or pitch) of the semiconductor device are arranged at regular intervals.

도 1을 참조하면, 테스트 소켓(100)은, 테스트 장치(도시되지 않음)와 반도체 기기(PKG) 사이에 위치하는 절연 바디(110), 및 절연 바디(110)에 형성되되, 검사하고자 하는 반도체 기기(PKG)의 사양에 따라 설계되는 도전 커넥터(120)를 포함한다.1, the test socket 100 includes an insulating body 110 disposed between a testing device (not shown) and a semiconductor device PKG, and a semiconductor device 110 formed on the insulating body 110, And a conductive connector 120 designed according to the specifications of the device PKG.

절연 바디(110)는 두께에 비하여 넓이가 매우 넓은 장방형 이고, 그 가장자리에는 프레임(도시되지 않음)이 설치될 수 있다. The insulating body 110 has a rectangular shape with a very wide width in comparison with the thickness, and a frame (not shown) may be provided at the edge thereof.

도전 커넥터(120)는, 도전 러버(conductive rubber)(OPR) 혹은 도전 와이어(conductive wire)(OWR)를 포함할 수 있다. 내지는 도전 러버에 도전 와이어가 결합되는 하이브리드 형태(OWP)일 수 있다.The conductive connector 120 may include a conductive rubber (OPR) or a conductive wire (OWR). Or a hybrid type (OWP) in which a conductive wire is coupled to a conductive rubber.

도전 러버(OPR)는 실리콘(silicon) 계열 고무 수지에 도전성 입자를 자성 배열하여 형성되는 실리콘 고무일 수 있다. 혹은 실리콘(silicon)계 고무 수지에 도전성 분말 및 백금(Pt) 촉매를 포함하여 조성되는 비정렬형 실리콘 고무일 수 있다.The conductive rubber (OPR) may be a silicone rubber formed by magnetically arranging conductive particles in a silicon-based rubber resin. Or an unoriented silicone rubber which is constituted by including a conductive powder and a platinum (Pt) catalyst in a silicon-based rubber resin.

도전 와이어(OWR)는 절연 바디(110)에 수직으로 설치되거나 혹은 반도체 기기(PKG)에 의하여 가압되더라도 그 충격을 흡수하는 동시에 전기적 연결을 유지할 수 있도록 경사지게 혹은 지그재그로 형성될 수 있다. 도전 와이어에는 도전성의 금(Au) 혹은 니켈(Ni)이 도금될 수 있다. The conductive wire OWR may be formed obliquely or zigzag so as to absorb the impact even when it is vertically installed on the insulating body 110 or pressurized by the semiconductor device PKG, while maintaining the electrical connection. The conductive wire may be plated with conductive gold (Au) or nickel (Ni).

계속해서 도 1을 참조하면, 피치프리 범프 인터포저(200)는, 반도체 기기(PKG)와 대응되고 제1범프(202)가 미세피치 간격으로 형성되는 제1필름(210), 테스트 기기와 대응되고 제2범프(212)가 미세피치 간격으로 형성되는 제2필름(220), 제1 및 제2 필름(210, 220) 사이에 충진되는 가압 전도 러버(230), 및 가압 전도 러버(230) 상에 정렬되고 제1 및 제2범프(202, 212)를 수직으로 연결하는 도전성 파우더(240)를 포함한다.1, the pitch pre-bump interposer 200 includes a first film 210 corresponding to the semiconductor device PKG and having a first bump 202 formed at a fine pitch interval, A second film 220 having second bumps 212 formed at fine pitch intervals, a pressurized conductive rubber 230 filled between the first and second films 210 and 220, and a pressurized conductive rubber 230, And a conductive powder 240 that is aligned on the first and second bumps 202 and 212 and connects the first and second bumps 202 and 212 vertically.

제1범프(202)는 반도체 기기의 도전 볼(B)과 접속되고, 제1범프(202)는 테스트 소켓(100)의 도전 커넥터(120)와 접속되며, 도전성 파우더(240)는 반도체 기기(PKG)의 도전 볼(B)과 테스트 소켓(100)의 도전 커넥터(120) 사이에서 전기적 회로를 형성하게 된다.The first bump 202 is connected to the conductive ball B of the semiconductor device and the first bump 202 is connected to the conductive connector 120 of the test socket 100. The conductive powder 240 is connected to the semiconductor device An electrical circuit is formed between the conductive balls B of the test socket 100 and the conductive connectors 120 of the test socket 100.

제1 및 제2범프(202, 212)가 미세피치 간격으로 형성됨으로써 제1범프(202)는 도전 볼(B)과 일대일(1:1) 관계가 아닌 일대다(1:N) 대응관계에 있다. 또한, 제2범프(212)가 미세피치 간격으로 형성됨으로써 제2범프(212)는 도전 커넥터(120)와 일대일(1:1) 관계가 아닌 일대다(1:N) 대응관계에 있다.Since the first and second bumps 202 and 212 are formed at fine pitch intervals, the first bumps 202 are not in a one-to-one (1: 1) relationship with the conductive balls B but in a one- have. In addition, since the second bumps 212 are formed at the fine pitch intervals, the second bumps 212 are in a one-to-many (1: N) correspondence relationship with the conductive connectors 120 in a one-to-one relationship.

인터포저(200)는, 테스트 소켓(100)을 보호하면서 검사 공정 시 반도체 기기(PKG)와 테스트 소켓(100)이 상호 충격을 받지 않도록 완충하는 버퍼(buffer) 역할을 한다. 전술한 바와 같이, 도전 커넥터(120)가 도전 실리콘 고무인 경우 도전 파티클이 도전 실리콘 고무로부터 유실되는 경향이 크기 때문에, 이를 커버하기도 한다.The interposer 200 functions as a buffer for protecting the test socket 100 and buffering the semiconductor device PKG and the test socket 100 during the inspection process so that the semiconductor device PKG and the test socket 100 are not subjected to mutual impact. As described above, conductive connector 120 is a conductive silicone rubber, so conductive particles tend to be lost from the conductive silicone rubber, and thus may be covered.

한편, 제1 및 제2범프(202, 212)는 반복되는 검사로 인하여 제1 및 제2필름(210, 220)으로부터 분리될 염려가 있기 때문에, 임의로 이탈되지 않도록 제1 및 제2필름(210, 220)과 넥킹 결합되어 있다. On the other hand, since the first and second bumps 202 and 212 may separate from the first and second films 210 and 220 due to repeated inspection, the first and second films 210 and 210 And 220, respectively.

또한 제1 및 제2범프(220a, 220c)는, 도전 볼(B) 혹은 도전 커넥터(120)와 에지 콘택을 위하여 접촉 영역이 일정한 경사면이나 라운드면을 가지는 아치(arch) 형태, 크라운(crown) 형태, 혹은 콘(corn) 형태로 제공될 수 있다. The first and second bumps 220a and 220c may be formed in an arch shape or a crown shape having an inclined surface or a round surface having a constant contact area for edge contact with the conductive ball B or the conductive connector 120, Or in the form of a corn.

가압 전도 러버(230)는, 폴리부타디엔 고무, 우레탄 고무, 천연 고무, 폴리이소플렌 고무 기타 탄성 고무를 포함할 수 있다.The pressure-conducting rubber 230 may include polybutadiene rubber, urethane rubber, natural rubber, polyisoprene rubber, and other elastic rubbers.

한편, 가압 전도 러버(230)에는 도전성 파우더(240)가 포함되어 전기적 회로를 형성한다. 가령, 상기한 도전성 파우더(240)가 작은 알갱이로 구성됨으로써, 가압 전도 러버(230)는 도전성 파우더(240)에 의하여 전기적 특성을 가지게 된다. On the other hand, the conductive powder 240 is included in the pressurized conductive rubber 230 to form an electric circuit. For example, the conductive powder 240 may be made of small particles, so that the conductive rubber 240 has electric characteristics by the conductive powder 240.

도전성 파우더(240)는, 전기 전도도가 우수한 금(Au) 파우더를 포함할 수 있다. 뿐만 아니라 철(Fe), 니켈(Ne), 혹은 코발트(Co) 기타 자성을 띠는 금속 단독으로 구성되거나 혹은 둘 이상의 합금으로 구성될 수 있다. 이때 도전성 파우더(240)는 상호 결합력을 통하여 콘택 특성을 강화하기 위하여 특정한 형상이나 모양에 제한되지 않는다.The conductive powder 240 may include gold (Au) powder having excellent electrical conductivity. In addition, it may be composed of iron (Fe), nickel (Ne), cobalt (Co) or other magnetic metal alone, or may be composed of two or more alloys. At this time, the conductive powder 240 is not limited to a specific shape or shape in order to enhance contact characteristics through mutual coupling force.

수직 방향으로 도전성 파우더(240)에 의하여 도전 경로가 형성되어 검사 공정 시 수직 방향으로 최소한의 가압으로 도전성 파우더(240)는 제1 및 제2 범프(202, 212) 사이에서 도전 특성을 나타낸다.A conductive path is formed by the conductive powder 240 in the vertical direction so that the conductive powder 240 exhibits conductive characteristics between the first and second bumps 202 and 212 with minimal pressure in the vertical direction during the inspection process.

가압 전도 러버(230)와 도전성 파우더(240)의 혼합물은 액상 실리콘 형태로 제1 및 제2필름(210, 220) 사이에 충진되고, 자화되면 도전성 파우더(240)가 자동으로 수직 방향에서 자성 배열된다. 가령, 제1범프(202)는 N극으로 자화되고 제2범프(212)는 S극으로 자화되는 경우, 상부에서 하부로(혹은 그 반대로) 일정한 자기장이 형성된다. 주변의 도전성 파우더(240)는 이러한 자기장을 따라 집합되고, 도전성 파우더(240)는 길이 방향으로 배열되어 수직 방향에서 도전 경로를 형성하게 된다.The mixture of the pressurized conductive rubber 230 and the conductive powder 240 is filled between the first and second films 210 and 220 in a liquid silicone form and when the conductive powder 240 is magnetized, do. For example, when the first bump 202 is magnetized to the N pole and the second bump 212 is magnetized to the S pole, a constant magnetic field is formed from the top to the bottom (or vice versa). The surrounding conductive powder 240 is gathered along this magnetic field, and the conductive powder 240 is arranged in the longitudinal direction to form a conductive path in the vertical direction.

특히, 가압 전도 러버(230) 사이에 혼합되어 있던 도전성 파우더(240)는 제1 및 제2범프(202, 212)에 의하여 형성되는 자기장에 의하여 수직으로 도전 밀도가 높아지며, 가압 전도 러버(230)의 수직 방향으로 이방성을 강화하여 가압 시 적은 압력으로도 높은 도전 특성을 제공할 수 있다.Particularly, the conductive powder 240 mixed between the pressurized conductive rubber 230 is vertically increased in its conductive density by the magnetic field formed by the first and second bumps 202 and 212, The anisotropy can be enhanced in the vertical direction to provide high conductivity characteristics even with a small pressure at the time of pressurization.

다른 한편 피치프리 범프 인터포저(200)가 테스트 소켓(100)과 반도체 기기(PKG) 사이에서 그 충격을 흡수하면서 전기적 검사를 수행하려면, 전체 인터포저의 두께가 2.0㎜ 이상이 되어야 하는데, 제1 및 제2 필름(210, 220) 사이에 가압 전도 러버(230)를 충진하는 방법에 의하여 전체 인터포저의 높이를 높이는데 한계가 있을 수 있다. 도전 경로가 길어지면 전기 저항이 증가하여 전기적 성능이 저하될 수 있기 때문이다.On the other hand, in order for the pitch-free bump interposer 200 to perform electrical inspection while absorbing the impact between the test socket 100 and the semiconductor device PKG, the thickness of the entire interposer should be 2.0 mm or more, There is a limit to increase the height of the entire interposer by the method of filling the pressurized conductive rubber 230 between the first and second films 210 and 220. The longer the conductive path, the higher the electrical resistance and the lower the electrical performance.

<제2실시예>&Lt; Embodiment 2 >

도 2를 참조하면, 피치프리 범프 인터포저(300)는, 피치프리 범프(302)가 미세피치 간격으로 형성되는 미들 필름(310), 미들 필름(310)의 일면에 형성되는 제1러버(320), 제1러버(320) 상에 정렬되고 피치프리 범프(302)를 수직으로 연결하는 제1도전성 파우더(322), 미들 필름(310)의 타면에 형성되는 제2러버(330), 제2러버(330) 상에 정렬되고 피치프리 범프(302)를 수직으로 연결하는 제2도전성 파우더(332)를 포함한다.2, the pitch pre-bump interposer 300 includes a middle film 310 in which the pitch pre-bumps 302 are formed at fine pitch intervals, a first rubber 320 formed on one surface of the middle film 310, A first conductive powder 322 aligned on the first rubber 320 and vertically connecting the pitch pre-bump 302, a second rubber 330 formed on the other surface of the middle film 310, And a second conductive powder 332 that is aligned on the rubber 330 and connects the pitch pre-bumps 302 vertically.

피치프리 범프(302) 상부로 배열되는 제1도전성 파우더(322)는 반도체 기기(PKG)의 도전 볼(B)과 접속되고, 하부로 배열되는 제2도전성 파우더(332)는 테스트 소켓(100)의 도전 커넥터(120)와 접속하여 제1 및 제2도전성 파우더(322, 322)와 피치프리 범프(302)를 연결하는 전기적 회로를 형성하게 된다.The first conductive powder 322 arranged on the pitch pre-bump 302 is connected to the conductive ball B of the semiconductor device PKG and the second conductive powder 332 arranged on the lower side is connected to the test socket 100, To form the electrical circuit for connecting the first and second conductive powders 322 and 322 and the pitch pre-bump 302. [

따라서 제1도전성 파우더(322, 332)와 피치프리 범프(302)로 이어지는 전기적 회로를 형성할 수 있어, 두께에 대한 제한을 받지 않고 다양한 형태의 피치프리 범프 인터포저(300)를 설계할 수 있다.Accordingly, it is possible to form the electric circuit that leads to the first conductive powder 322, 332 and the pitch pre-bump 302, and thus various types of pitch pre-bump interposer 300 can be designed without being limited by the thickness .

또한, 1개의 도전 커넥터(120)가 적어도 1개 이상의 도전성 파우더(322, 332)의 집합과 대응됨으로써, 도전 커넥터(120)는 검사하고자 하는 반도체 기기(PKG)의 사양에 따라 변경되더라도, 인터포저(300)는 교환 없이 사용되도록 할 수 있다. In addition, since one conductive connector 120 corresponds to a set of at least one conductive powder 322 and 332, even if the conductive connector 120 is changed according to the specification of the semiconductor device PKG to be inspected, 300) can be used without exchange.

이상에서 살펴본 바와 같이, 본 발명은 가압 전도 러버의 양면에 피치프리 간격의 범프를 가지는 필름을 결합하고, 상하 범프를 사이에 도전성 파우더를 자성 배열하여 전기적 회로를 형성하되, 범프를 이용하여 자성 밀도를 강화하여 작은 압력으로도 수직 방향에서 전기적 경로를 형성하여 검사 성능이 강화되며, 피치프리 간격의 도전 범프는 반도체 기기의 사양에 구애받지 않고 교환 없이 사용 가능한 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.As described above, according to the present invention, a film having bumps of pitch free spacing is coupled to both surfaces of a pressure-conducting rubber, and electrical circuits are formed by arranging conductive powder between upper and lower bumps, , The inspection performance is enhanced by forming an electric path in the vertical direction even with a small pressure, and it is understood that the conductive bump of the pitch free spacing is a technical idea that can be used without changing the specification of the semiconductor device without replacement have. Many other modifications will be possible to those skilled in the art, within the scope of the basic technical idea of the present invention.

100: 테스트 소켓 110: 절연 바디
120: 도전 커넥터 200: 인터포저
210: 제1필름 220: 제2필름
230: 가압 전도 러버 240: 도전성 파우더
100: Test socket 110: Insulated body
120: conductive connector 200: interposer
210: first film 220: second film
230: Pressurized conductive rubber 240: Conductive powder

Claims (5)

반도체 기기의 도전 볼과 테스트 소켓의 도전 커넥터를 수직으로 연결하는 인터포저에 있어서,
상기 반도체 기기와 대응되고 제1범프가 미세피치 간격으로 형성되는 제1필름;
상기 테스트 소켓과 대응되고 제2범프가 상기 미세피치 간격으로 형성되는 제2필름;
상기 제1 및 제2 필름 사이에 충진되는 가압 전도 러버; 및
상기 가압 전도 러버 상에 정렬되고 상기 제1 및 제2범프를 수직으로 연결하는 도전성 파우더를 포함하고,
상기 미세피치는, 상기 제1범프는 상기 도전 볼 혹은 상기 도전 커넥터와 일대다(1:N) 대응관계에 있고,
상기 도전 볼이 디자인 룰의 축소에 따라 사이즈 혹은 피치가 줄어들면, 상기 도전 볼과 대응되는 상기 제1범프의 숫자가 줄어들고, 마찬가지로 상기 도전 커넥터가 디자인 룰의 축소에 따라 사이즈 혹은 피치가 줄어들면, 상기 도전 커넥터와 대응되는 상기 제2범프의 숫자가 줄어들어도, 상기 도전성 파우더는 상기 도전 볼과 상기 도전 커넥터 사이에서 전기적 회로를 형성하고, 상기 반도체 기기의 전기적 특성을 검사하는데 지장이 없기 때문에, 상기 반도체 기기 및 상기 테스트 소켓이 변경되거나 교체되더라도 상기 제1 및 제2범프는 변경되거나 교체되지 않는 것을 특징으로 하는 피치프리 범프 인터포저.
An interposer for vertically connecting a conductive ball of a semiconductor device and a conductive connector of a test socket,
A first film corresponding to the semiconductor device and having first bumps formed at fine pitch intervals;
A second film corresponding to the test socket and having a second bump formed at the fine pitch interval;
A pressurized conductive rubber filled between the first and second films; And
And a conductive powder arranged on the pressurized conductive rubber and vertically connecting the first and second bumps,
Wherein the fine pitch is such that the first bumps are in a one-to-many (1: N) correspondence with the conductive balls or the conductive connectors,
If the size or pitch of the conductive ball is reduced as the design rule is reduced, the number of the first bumps corresponding to the conductive ball is reduced. Similarly, if the conductive connector is reduced in size or pitch as the design rule is reduced, Even if the number of the second bumps corresponding to the conductive connector is reduced, the conductive powder forms an electrical circuit between the conductive ball and the conductive connector, and there is no problem in checking the electrical characteristics of the semiconductor device. Wherein the first and second bumps are not changed or replaced even if the semiconductor device and the test socket are changed or replaced.
삭제delete 삭제delete 제 1 항에 있어서,
상기 도전성 파우더는, 금(Au) 파우더를 포함함으로써, 검사 공정 시 수직 방향으로 최소한의 압력으로 상기 도전성 파우더는 상기 제1 및 제2범프 사이에서 도전 경로를 형성하는 것을 특징으로 하는 피치프리 범프 인터포저.
The method according to claim 1,
Wherein the conductive powder comprises gold (Au) powder so that the conductive powder forms a conductive path between the first and second bumps with minimal pressure in the vertical direction during the testing process. Poser.
반도체 기기와 테스트 소켓을 전기적으로 연결하며, 직접 충돌하는 것을 방지하는 인터포저에 있어서,
피치프리 범프가 미세피치 간격으로 형성되는 미들 필름;
상기 미들 필름의 일면에 형성되는 제1러버;
상기 제1러버 상에 정렬되고 상기 피치프리 범프를 수직으로 연결하는 제1도전성 파우더;
상기 미들 필름의 타면에 형성되는 제2러버; 및
상기 제2러버 상에 정렬되고 상기 피치프리 범프를 수직으로 연결하는 제2도전성 파우더를 포함하고,
상기 미세피치는, 상기 제1도전성 파우더는 반도체 기기의 도전 볼 혹은 테스트 소켓의 도전 커넥터와 일대다(1:N) 대응관계에 있고,
상기 도전 볼이 디자인 룰의 축소에 따라 사이즈 혹은 피치가 줄어들면, 상기 도전 볼과 대응되는 상기 제1도전성 파우더의 숫자가 줄어들고, 마찬가지로 상기 도전 커넥터가 디자인 룰의 축소에 따라 사이즈 혹은 피치가 줄어들면, 상기 도전 커넥터와 대응되는 상기 제2도전성 파우더의 숫자가 줄어들어도, 상기 제1 및 제2도전성 파우더는 상기 도전 볼과 상기 도전 커넥터 사이에서 전기적 회로를 형성하고, 상기 반도체 기기의 전기적 특성을 검사하는데 지장이 없기 때문에, 상기 반도체 기기 및 상기 테스트 소켓이 변경되거나 교체되더라도 상기 제1 및 제2도전성 파우더는 변경되거나 교체되지 않는 것을 특징으로 하는 피치프리 범프 인터포저.
An interposer for electrically connecting a semiconductor device and a test socket and preventing direct impact,
A middle film in which the pitch pre-bumps are formed at fine pitch intervals;
A first rubber formed on one surface of the middle film;
A first conductive powder aligned on the first rubber and vertically connecting the pitch pre-bumps;
A second rubber formed on the other surface of the middle film; And
And a second conductive powder aligned on the second rubber and vertically connecting the pitch pre-bumps,
The fine pitch is such that the first conductive powder is in a one-to-many (1: N) correspondence with the conductive balls of the semiconductor device or the conductive connectors of the test socket,
When the conductive balls are reduced in size or pitch as the design rule is reduced, the number of the first conductive powders corresponding to the conductive balls is reduced. Similarly, when the conductive connectors are reduced in size or pitch as the design rule is reduced , The first and second conductive powders form an electrical circuit between the conductive balls and the conductive connector even when the number of the second conductive powders corresponding to the conductive connector is reduced, The first and second conductive powders are not changed or replaced even if the semiconductor device and the test socket are changed or replaced.
KR1020160135986A 2016-10-19 2016-10-19 Device for pitch free bump interposer KR101889384B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160135986A KR101889384B1 (en) 2016-10-19 2016-10-19 Device for pitch free bump interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135986A KR101889384B1 (en) 2016-10-19 2016-10-19 Device for pitch free bump interposer

Publications (2)

Publication Number Publication Date
KR20180043097A KR20180043097A (en) 2018-04-27
KR101889384B1 true KR101889384B1 (en) 2018-09-20

Family

ID=62081447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135986A KR101889384B1 (en) 2016-10-19 2016-10-19 Device for pitch free bump interposer

Country Status (1)

Country Link
KR (1) KR101889384B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842416B2 (en) 1996-11-19 1999-01-06 日本電気株式会社 Socket for semiconductor device
JP2000304772A (en) * 1999-04-16 2000-11-02 Nissin Kohki Co Ltd Terminal device for inspection and its manufacture
JP2003092317A (en) * 2001-09-19 2003-03-28 Jsr Corp Sheet-shaped connector and probe device
KR101614472B1 (en) * 2015-01-26 2016-04-29 주식회사 아이에스시 Test connector

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046621A (en) * 2014-10-21 2016-04-29 삼성전자주식회사 Test socket for testing semiconductor chip package and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842416B2 (en) 1996-11-19 1999-01-06 日本電気株式会社 Socket for semiconductor device
JP2000304772A (en) * 1999-04-16 2000-11-02 Nissin Kohki Co Ltd Terminal device for inspection and its manufacture
JP2003092317A (en) * 2001-09-19 2003-03-28 Jsr Corp Sheet-shaped connector and probe device
KR101614472B1 (en) * 2015-01-26 2016-04-29 주식회사 아이에스시 Test connector

Also Published As

Publication number Publication date
KR20180043097A (en) 2018-04-27

Similar Documents

Publication Publication Date Title
KR101899389B1 (en) Device for micro bump interposer, and test socket having the same
KR101493898B1 (en) Semiconductor test device contactor
KR101833009B1 (en) Test socket having magnetic arrangement of conductive particle using ferrite wire and method for manufacturing thereof
KR101573450B1 (en) Test socket
KR101366171B1 (en) Test socket with high density conduction section
KR101353481B1 (en) Test socket with high density conduction section
JP2016505155A (en) Test socket with high density conductive part
KR101806472B1 (en) Burn-in test socket having wire silicon rubber interposed between contact pin and semiconductor device
US20160033551A1 (en) Socket for testing semiconductor device
KR101471116B1 (en) Test socket with high density conduction section
KR101932509B1 (en) Fine Pitch Outer Spring Pogo with multi edge contact point, and test socket having the same
CN112930574B (en) Conductive particle and signal transmission connector having the same
KR101173191B1 (en) Test socket
US9653833B2 (en) Contact pin and electrical component socket
KR101483757B1 (en) Connector for electrical connection
KR101683018B1 (en) Test board having contact rubber and Burn-in test socket using the same
KR101889384B1 (en) Device for pitch free bump interposer
KR101747385B1 (en) Device for micro bump silicon sheet, and test socket having the same
KR101882758B1 (en) Test socket having double S conductive wire contact structure
KR102270275B1 (en) Test socket
KR101717676B1 (en) Device for test socket having many wire complex structure
KR101802426B1 (en) Hybrid test socket fabricated by MEMS technology having wire silicon rubber thereby improving contact characteristic
KR20080018520A (en) Pogo pin and test socket using the same
KR102622022B1 (en) Conductive powder and connector for electrical connection including same
KR102582796B1 (en) Testor socket

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right