KR101888724B1

KR101888724B1 - 단일 온도에서 트림가능한 곡률 보상된 밴드-갭 설계

Info

Publication number: KR101888724B1
Application number: KR1020147027222A
Authority: KR
Inventors: 베다드 유세피
Original assignee: 샌디스크 테크놀로지스 엘엘씨
Priority date: 2012-03-19
Filing date: 2013-03-07
Publication date: 2018-09-20
Also published as: KR20140138231A; US8941369B2; WO2013142076A3; WO2013142076A2; US20130241522A1

Abstract

밴드-갭 기준 회로는 이의 출력에서 온도 종속성 곡률에 대해 보상된다. 고정된 전류를 가진 다이오드에 걸리는 전압은 절대 온도에 비례하는(PTAT) 전류를 가진 다이오드에 걸리는 전압에서 감해진다. 이어 결과적인 전압은 증대되고 PTAT 전압과 절대 온도 보완 특징을 갖는 다이오드의 전압에 더해진다. 이것은 밴드 갭 기준 회로가 단일의 온도에서 트림될 수 있게 한다. 이것은 회로가 예시적 회로에서 저항값인 단일의 트림가능한 파라미터만을 갖고 제작될 수 있게 한다.

Description

단일 온도에서 트림가능한 곡률 보상된 밴드-갭 설계{CURVATURE COMPENSATED BAND-GAP DESIGN TRIMMABLE AT A SINGLE TEMPERATURE}

본 발명은 일반적으로 밴드-갭(band-gap) 전압 기준 회로의 분야에 관한 것으로, 특히 온도 종속성 밴드-갭 회로를 보상하는 것에 관한 것이다.

집적회로에 있어서는 흔히 기준 전압을 위한 신뢰성 있는 전압원을 갖출 필요성이 있다. 널리 사용되는 한 전압 기준 회로는 밴드-갭 전압 기준이다. 밴드-갭 전압 기준은 절대 온도에 비례하는(PTAT) 요소와 절대 온도 보완(CTAT) 요소와의 조합에 의해 발생된다. 제 1 저항기 내에 PTAT 전류를 발생하기 위해 2개의 다이오드 간에 전압차가 사용된다. PTAT 전류는 전형적으로 제 2 저항기 내에 전압을 발생하기 위해 사용되며, 이는 이어 다이오드들 중 하나의 전압에 더해진다. PTAT 전류로 동작되는 다이오드에 걸리는 전압은 증가하는 온도에 따라 감소하는 CTAT 요소이다. 제 1 저항기와 제 2 저항기 간에 비가 적합하게 선택된다면, 온도의 1차 영향들은 대체로 상쇄될 수 있어, 특정 기술에 따라, 약 1.2 ~ 1.3V의 다소 일정한 전압을 제공한다.

온도에 무관한 정확한 기준 전압을 제공하기 위해 흔히 밴드-갭 회로가 사용되기 때문에, 밴드-갭 회로가 동작하게 될 공산이 있는 온도 범위에 대해 전압 및 온도에 관계된 변화를 최소화하는 것이 중요하다. 밴드-갭 회로의 한 용도는 회로 상에 사용되는 다양한 동작 전압들을 도출하는 기본 값을 제공하기 위해 플래시 메모리와 같은 비휘발성 메모리 회로 상에 주변 요소로서이다. 밴드-갭 회로를 온도 종속성 변화가 덜 일어나게 하는 다양한 방법들이 있지만, 그러나, 이것은 전형적으로 공정을 더 제한되게 하며, 또한 밴드-갭 회로가 주변 요소인 응용에서는 이것이 동일한 기판 및 파워 서플라이를 회로의 나머지와 공유할 것이고 흔히 장치의 총 면적 중 비교적 작은 량만이 허용될 것이기 때문에, 어렵다.

기준 전압을 제공하기 위한 회로가 제시된다. 회로는 절대 온도에 비례하는 전류원과 그라운드와 사이에 연결된 제 1 다이오드, 및 제 1 다이오드와 절대 온도에 비례하는 전류원 사이에 연결된 제 1 저항을 포함한다. 제 1 연산증폭기는 제 1 저항과 제 1 다이오드 사이에 노드에 연결된 제 1 입력, 하이 전압 레벨과 그라운드 사이에 연결된 제 1 트랜지스터의 게이트에 연결된 출력을 갖는다. 제 1 트랜지스터는 제 2 저항을 통해 그라운드에 연결되고, 제 1 연산증폭기의 제 2 입력은 제 1 트랜지스터와 제 2 저항 사이에 노드에 연결된다. 제 2 다이오드는 그라운드와 하이 전압 레벨 사이에 연결되며, 제 2 다이오드는 제 1 레그(leg) 및 제 2 레그에 의해 전압 레벨에 연결된다. 제 1 레그는 제 2 트랜지스터를 포함하고 이의 게이트는 제 1 연산증폭기의 출력을 수신하게 연결된다. 제 2 레그는 저항성 전압 디바이더와 직렬로 연결된 제 3 트랜지스터를 포함하고, 저항성 전압 디바이더는 제 2 다이오드와 제 3 트랜지스터 사이에 연결된다. 제 2 연산증폭기는 제 3 트랜지스터의 게이트에 연결된 출력, 절대 온도에 비례하는 전류원과 제 1 저항 사이의 노드에 연결된 제 1 입력, 및 저항성 전압 디바이더의 노드에 연결된 제 2 입력을 갖는다. 기준 전압은 제 3 트랜지스터와 저항성 전압 디바이더 사이의 노드로부터 제공된다.

다른 측면은 트림가능한 기준 전압 회로에 관계된 것이다. 회로는 절대 온도에 비례하는 전류원과 그라운드 사이에 연결된 제 1 다이오드, 및 제 1 다이오드와 절대 온도에 비례하는 전류원 사이에 연결된 제 1 저항을 포함한다. 회로는 또한 제 1 저항과 제 1 다이오드 사이에 노드에 연결된 제 1 입력, 하이 전압 레벨과 그라운드 사이에 연결된 제 1 트랜지스터의 게이트에 연결된 출력을 갖는 제 1 연산증폭기를 포함한다. 제 1 트랜지스터는 제 2 저항을 통해 그라운드에 연결되고, 제 1 연산증폭기의 제 2 입력은 제 1 트랜지스터와 제 2 저항 사이에 노드에 연결된다. 제 2 다이오드는 그라운드와 하이 전압 레벨 사이에 연결되고, 제 2 다이오드는 제 1 레그 및 제 2 레그에 의해 전압 레벨에 연결된다. 제 1 레그는 제 2 트랜지스터를 포함하고 이의 게이트는 제 1 연산증폭기의 출력을 수신하게 연결된다. 제 2 레그는 저항성 전압 디바이더와 직렬로 연결된 제 3 트랜지스터를 포함하고, 저항성 전압 디바이더는 제 2 다이오드와 제 3 트랜지스터 사이에 연결되고 트림가능한 요소를 포함한다. 저항성 전압 디바이더의 트림가능한 요소는 기준 전압 회로의 유일한 트림가능한 요소이다. 제 2 연산증폭기는 제 3 트랜지스터의 게이트에 연결된 출력, 절대 온도에 비례하는 전류원과 제 1 저항 사이의 노드에 연결된 제 1 입력, 및 저항성 전압 디바이더의 노드에 연결된 제 2 입력을 갖는다. 기준 전압은 제 3 트랜지스터와 저항성 전압 디바이더 사이의 노드로부터 제공된다.

또 다른 측면에서, 기준 전압을 공급하기 위한 온도 보상된 밴드-갭 회로를 갖는 회로를 제공하는 방법이 제시된다. 방법은 기준 전압을 공급하기 위한 온도 보상된 밴드-갭 회로를 포함하는 회로를 수신하는 단계로서, 회로는 온도 보상된 밴드-갭 회로가 기준 전압 값을 설정하기 위한 단일의 트림가능한 파라미터만을 갖게 제조된다. 온도 보상된 밴드-갭 회로는 트림가능한 파라미터를 설정함으로써 트림되고, 트림은 단일의 온도에서 수행된다. 트림가능한 파라미터의 값은 트림 공정에 의해 결정되어 고정된다.

본 발명의 여러 측면, 잇점, 특징 및 실시예는 이의 예시적 예의 다음 설명에 포함되고 이의 설명은 동반된 도면에 관련하여 취해질 것이다. 본원에서 참조되는 모든 특허들, 특허출원들, 논문들, 그외 공보, 문서 및 자료들은 모든 목적을 위해 이들 전부가 참조로서 본원에 포함된다. 포함시킨 공보, 문서 혹은 자료들의 어느 것과 본원 간에 용어들의 정의 혹은 사용에 있어 어떤 모순 혹은 상충되는 범위에 있어선 본원의 것들이 우선할 것이다.

본 발명의 여러 측면들 및 특징들은 다음 도면을 검토함으로써 더 잘 이해될 수 있다.
도 1은 2개의 다이오드 간에 전압차를 취하는 것을 개요적으로 도시한 것이다.
도 2는 온도에서 서로 다른 곡률들을 갖는 2개의 서로 다른 다이오드에 대한 전압을 도시한 것이다.
도 3은 PTAT 전류를 가진 다이오드와 일정 전류를 가진 다이오드 간에 전압차를 취하는 것을 개요적으로 도시한 것이다.
도 4는 밴드-갭 기준 전압 회로의 예시적 실시예의 개요도이다.
도 5는 도 4의 PTAT 전류원을 더 상세히 도시한 것이다.
도 6은 종래의 밴드-갭 기준 회로의 온도 변화와 예시적 실시예의 출력의 구현의 온도 변화 간에 비교를 도시한 것이다.
도 7은 단일 온도에서 트림하기 위한 예시적 흐름도이다.
도 8a 및 도 8b는 증폭기 오프셋의 상쇄를 개요적으로 도시한 것이다.
도 9a ~ 도 9c는 도 8b에 대응하는 예시적 회로에 대한 개요도이다.

본원에서 제시되는 기술은 종래 기술의 몇몇 한계를 극복하기 위해 채용될 수 있으며 상대적 공정 둔감성을 가진 밴드-갭 곡률의 상쇄에 효과적으로 도움을 줄 수 있다. 고정된 전류를 가진 다이오드에 걸리는 전압이 절대 온도에 비례하는(PTAT) 전류를 가진 다이오드에 걸리는 전압에서 감해진다면, 온도에 비선형인 전압이 도출된다. 이 전압은 이어 밴드 갭 전류의 곡률을 상쇄시키기 위해 사용될 수 있는 비선형 전류를 발생하기 위해 저항기에 의해 분압된다. 이 전류는 이어 곡률이 보정된 밴드-갭 전압을 발생하기 위해 저항기를 통해 흐른다. 본원에서 제시되는 설계에서, 고정된 전류를 가진 다이오드에 걸리는 전압은 절대 온도에 비례하는(PTAT) 전류를 가진 다이오드에 걸리는 전압에서 감해진다. 이어 결과적인 전압은 증대되고 PTAT 전압과 절대 온도 보완(CTAT) 특징을 갖는 다이오드의 전압에 더해져 곡률이 보정된 밴드-갭 전압이 되게 한다.

이 배열에서는 PTAT 및 CTAT 전압을 더하는 것과 곡률 보정이 동시에 행해지기 때문에, 이 설계에서 필요로 하는 연산증폭기 및 전류 미러의 수는 다른 비견되는 설계보다 상당히 덜하며, 이는 간단해지게 하며 공정 변화에 덜 영향을 받게 한다. 또한, 밴드-갭 전류는 저항기가 아니라 다이오드를 통과하기 때문에, 이 설계는 저항기의 절대값 및 온도 계수에 훨씬 덜 영향을 받게 한다. 또한, PTAT 체인에 가외의 저항기의 추가로, 이 설계는 서로 무관하게 PTAT 및 비선형 전압의 증폭을 선택하는 융통성이 추가될 수 있게 한다. 이것은 한 온도에서 밴드-갭 전압을 트림하는 것이 가능해지게 한다.

밴드-갭 회로의 한 용도는 이를테면 NAND형 아키텍처에서 플로팅 게이트 메모리 셀(이 경우에)을 판독하기 위한 워드라인 바이어스 전압(V_WL)과 같은 다양한 동작 전압들을 발생시킬 수 있는 기준 전압을 제공하기 위해 메모리 칩과 같은 회로 상에 주변 요소로서이다. 밴드-갭 회로의 이러한 응용은 미국특허 7,889,575에 더욱 기술되어 있다. 주로 메모리 장치의 맥락에서 온도에 관계된 동작에 관계된 더 상세한 것과 예와, 동작 전압을 발생하기 위해 밴드-갭 기준 값이 사용될 수 있는 용도는 다음 미국특허 및 공보에서 발견될 수 있다: 6,735,546; 6954,394; 7,057,958; 7,236,023; 7,283,414; 7,277,343; 6,560,152; 6,839,281; 6,801,454; 7,269,092; 7,391,650; 7,342,831; 2008/0031066A1; 2008/0159000A1; 2008/0158947A1; 2008/0158970A1; 2008/0158975A1; 2009/0003110A1; 2009/0003109A1; 미국 2008/0094908; 2008/0094930A1; 2008/0247254A1; 및 미국 2008/0247253A1. 밴드-갭 전압 발생 회로에 대한 온도 보상 및 비휘발성 메모리에서 이의 사용의 또 다른 예는 US2010/0074033 A1에서 발견된다. 이들 온도에 관계된 측면과 더불어, 기준 값들로부터 다양한 동작 전압의 발생이 5,532,962에 제시되어 있다. 본원에서 제시되는 기술은 밴드-갭 회로가 채용되는 다른 응용뿐만 아니라 이들 참조문헌에 기술된 다양한 기본 기준 전압을 위해 적용될 수 있는데, 더 큰 회로의 설계, 공정, 기술, 및/또는 제품 제한이 밴드-갭 기준 요소에 부정적으로 영향을 미칠 수 있는 더 큰 회로 상에 주변 요소로서 사용될 때 특히 잇점이 있다. 비휘발성 메모리의 주된 예 외에도, 이들 기술은 이를테면 밴드-갭 전압이 차지 펌프 레귤레이트를 위한 기준 전압으로서 사용되며 밴드-갭 전압을 증대시킴으로써 차지 펌프로부터 하이 전압 출력이 발생될 때와 같이 하이 전압 바이어스들이 필요한 경우에 적용할 수 있다. 다양한 공정 및 장치 제한은 장치 상에 산화물/접합 브레이크다운 또는 펀치 스루 효과를 방지하기 위해서 너무 많은 변화 없이 정확한 전압 레벨이 제공될 것을 요구한다. 이 응용에서, 밴드-갭 전압의 어떠한 온도 변화이든 하이 전압 바이어스들을 형성할 때 증대될 것이다. 결국, 밴드-갭 전압의 온도 변화를 최소화하는 것은 이러한 유형의 응용에 있어서도 중요하다.

종래의 밴드-갭 기준 발생기에서, 회로는 온도에 선형인 절대 온도에 비례하는(PTAT) 전압을 절대 온도 보완(CTAT) 특징을 가진(그리고 결국 온도에서 비선형인) 다이오드에 걸리는 전압 강하에 더하여 제로 1차 온도 계수(TC)를 가진 전압을 얻는다. PTAT 전압들은 서로 다른 전류 밀도들을 가진 두 개의 다이오드에 걸리는 전압 강하를 감함으로써 발생될 수 있다. 예를 들면, 도 1을 참조하면, 이것은 전류 밀도(I_p)를 가진 다이오드 D₂(103) 및 전류 밀도(mI_p)를 가진 다이오드 D₁(101)을 도시한 것으로, 따라서 이들 두 전류들의 비는 m이다. 이들 두 다이오드에 걸리는 전압 강하들이 감해진다면, 이것은 다음의 관계식이 되어, 요망되는 PTAT 행동을 제공한다.

V_D1 -V_D2 = V_Tln(m)

그러나, 온도에 따라 다이오드의 전압의 비선형성 때문에, 밴드-갭 기준들은 항시 온도에 관하여 얼마간의 남아 있는 유한한 곡률을 갖는다.

곡률 문제는 몇가지 이유에 관련있다. 밴드-갭의 온도 종속성 곡률은 1차 온도 계수(TCO)가 제로이어도, 중간 온도들에서 기준 전압에서 오류를 야기할 수 있다. 예를 들면, 정확한 기준 전압을 요구하는 데이터 변환기 설계 또는 이외 어떤 다른 회로에서, 이것은 이들의 정확도에 있어서, 변화가 충분히 크다면 몇 개의 최하위비트 수에 변동이 더 커지게 할 것이기 때문에, 유효 비트수(ENOB)를 낮추는 한계를 두게 된다. 제어 게이트 판독 전압들(V_CGRV)을 발생하기 위해 밴드-갭 회로가 사용되는 경우에, 이들 전압들을 제공하기 위해 기준 값이 높아질 때, 오류 전압은 예를 들면, 심지어 완전한 1차 TCO를 갖는 실온에서도 50mV만큼이나 높을 수도 있을 것이다.

예를 들면, 매우 일반적인 밴드-갭 기준 회로에서, -40C 내지 1OOC의 온도 범위에 걸친 회로의 출력에 있어 오류는 1OmV 정도이다. 6V의 임계 전압을 가진 메모리 레벨을 판독하는데 사용함에 있어서, 이 오류는 약 6V/1.2V=5 배만큼 커지고, 따라서 판독된 전압 오류에서 오류는 최대 50mV가 될 수도 있을 것이다. 예를 들면 8 상태 분포가 6 볼트의 윈도우에 들어맞을 필요가 있는 3-비트의 복수-상태 메모리에서 이것은 무시할 수 없다.

곡률이 왜 중요한지의 또 다른 이유는 곡률에 변화가 1차 TCO를 변화시킨다는 사실과 관계가 있다. 결국, 다이오드의 부(negative) TCO를 보상하기 위해 다른 정(positive) TCO가 필요하게 된다. 도 2를 참조하면, 이것은 온도에 있어 서로 다른 곡률을 가진 2개의 다이오드에 대해 온도에 대한 전압을 도시한 것이다. 도 2에서, 점선은 동작 온도 범위에 대해 변화의 선형화이다. 이 변화가 밴드-갭 기준 전압에 변화의 원인이며, 이의 결과는 제조업자가 모든 다이(die)들을 한 전압에 트림하여 제로 TCO을 얻을 수 없다는 것이다. 매우 전형적인 경우에 있어, 서로 다른 다이들 간에 변화는 ~30mV일 수 있다.

밴드-갭 기준의 곡률을 보상하기 위해 많은 종래 기술의 수법들이 제안되어졌지만, 그러나 이들은 매우 복잡하여 공정 변화에 더 영향을 받든지 본질적으로 모든 비선형성들을 제거하지 못한다. 또한, 이들 수법 중 몇몇은 저항기의 절대값에 종속하여 이에 의해 이들은 저항기의 절대값이 제조 전에 정확하게 알려지지 않았을 때 혹은 저항기 자체들이 큰 온도 계수를 갖고 있을 땐 덜 유용해지게 된다. 본원에 기술되는 배열은 비교적 간단하고, 아울러 정확하게 트림된다면 모든 비선형성들을 제거할 수 있다. 또한, 저항기의 온도 계수 및 절대값에 비교적 둔감하다.

배경으로서, 다이오드에 걸리는 전압은 다음에 의해 주어진다.

V_D = V_Tln(I_D/I_S),

I_D는 다이오드를 통하는 전류이고, V_T는 열(thermal) 전압이고, I_S는 포화 전류이고, 여기에서

이며, m은 공정 파라미터이고, E_g는 실리콘의 밴드 갭이다. 이들을 조합하면 다음이 된다:

V_D　= V_Tln(I_D) - V_Tln(b) - (4+m)V_Tln(T) + E_g

이 되고 (4+m)V_T 항은 온도에 비선형이다. 도 1과 유사하게, 도 3은 한 쌍의 다이오드들로서 PTAT 전류를 가진 D_ptat(201) 및 온도 계수가 없이 전류를 가진 D_ztc(203)을 도시한 것이다. 이들 중 첫 번째에 대해서, 전류 및 전압은 다음과 같다:

I_D　= I_ptat = αT => V_Dptat　= V_Tln(α/b) - (3 + m)V_Tln(T) + E_g

두 번째에 대해서 관계식은 다음과 같다:

I_D　= I_Z => V_D　= V_Tln(I_Z/b) - (4 + m)V_Tln(T) + E_g

일정 전류를 가진 다이오드 D_ztc(203)에 걸리는 전압이 PTAT 전류를 가진 D_ptat(201)의 전압으로부터 감해진다면, 비선형 항 V_Tln(T)가 달성될 수 있다:

V_Dptat - V_Dztc = V_Tln(α/I_Z) + V_Tln(T)

온도에 비선형성을 갖는 마지막 항은 보정 계수의 선택에 의해 상쇄될 수 있다. 그러면, 이것은 다음식의 밴드-갭 기준 레벨을 생성하기 위해 사용될 수 있다:

BGR = VD + β(V_Dptat　- V_Dztc)= E_g

β는 출력이 취해지는 곳인 전압 디바이더의 비이다. (예를 들면, 도 4 및 도 5에 배열에서, 이것은 R_Z/Rp1이다).

도 6 및 도 7은 이러한 류의 곡률 보상을 달성하기 위해 사용될 수 있는 밴드-갭 회로에 대한 예시적 실시예를 도시한 것이다. 이 배열을 구현함에 있어 실제적 문제들 중 하나는 실제로, 다이오드 크기들에 있어 차이를 주어진 회로 내에서 너무 크게 되지 않게 할 수 없다는 것이다. 결국, 두 개의 다이오드의 상대적 크기에만 의존함으로써 (V_Dptat- V_Dztc)의 값을 사실상 작은 값이 되게 제약한다. 이것은 노이즈 및 증폭기의 오프셋에 더 영향을 받게 하고 상대적 값들을 조절하기가 일반적으로 어려워지게 할 수 있다. 본원에서 제시되는 밴드-갭 기준 회로의 일측면에서, 이 차이에 대해 더 큰 값을 달성하기 위해서 저항(이를테면 도 4의 Rp2)이 더해진다. 이것은 다이오드의 유효 상대적 면적은 더 커질 수 있게 하면서도, 실제 상대적 면적은 작게 유지하고 이에 따라 크기들이 매우 서로 다른 다이오드들을 갖는 문제를 극복한다. 또한, 본원에 제시되는 배열은 회로의 출력을 저항의 절대값이 아니라 회로 내 저항들의 비에 종속하게 하여, 회로를 공정 변화 및 저항에 있어서의 온도 종속성에 덜 민감해지게 한다.

도 4는 밴드-갭 기준 회로에 대한 개요적인 예시적 실시예이다. 회로의 출력은 VBGR1에 있고, 요소는 칩의 하이 (Vdd) 전압 레벨 및 로우 (그라운드) 전압 레벨에 의해 연결된다. 좌측에서 시작하는 것은 절대 온도 보완(CTAT) 전류(Ic)를 발생하기 위한 부분이다. 이것은 저항기 Rc(303) -이를 통해 흐르는 전류가 Ic이다- 를 통해 하이 전압 레벨과 그라운드 사이에 연결된 트랜지스터 T1(301)을 포함하는 회로의 제 1 레그(leg)를 갖는다. T1(301)의 게이트는 연산증폭기 C1(305) -이의 입력은 T1(301)과 Rc(303) 사이의 노드로부터 온다- 의 출력(CREG)에 의해 제어된다. 제 2 레그는 저항 Rp2(313) 및 다이오드 D1(315)와 직렬로 연결된, 전류(Ip)을 제공하는, PTAT 전류원을 포함한다. 연산증폭기 C1(305)의 제 2 입력은 Rp2(313)와 D1(315) 사이에 노드로부터 취해진다.

2개의 레그의 조합에 의해 제 2 다이오드 D2(337)에 공급된다. 첫 번째는 하이 전압 레벨과 D2(337) 사이에 연결된 트랜지스터 T2(321)를 가지며, T2(321)의 게이트는 C1(305)의 출력(CREG)에 의해 제어되며, 따라서 이것은 전류(Ic)를 D2(337)에 제공할 것이다. 또한, D2(337)에는 (Ip+Ie)의 전류가, -Ie는 오류(비선형 항) 전류에 대한 부분을 나타낸다- T3(331), Rz(333), 및 Rp1(335)의 직렬 조합에 의해 공급된다. 그러면, D2(337)를 통하는 조합된 전류는 Iz이다. T3(331)의 게이트는 Iptat 전류원(311)과 Rp2(313) 사이의 노드에 연결된 제 1 입력을 가지며 Rz(333)과 Rp1(335) 사이에 노드에 연결된 제 2 입력을 갖는 연산증폭기 C2(339)의 출력(PREG)에 의해 제어된다. 그러면, 회로의 출력(VBGR1)은 Rz(333)과 T3(331) 사이로부터 취해진다.

도 4에서, 각각 D1(315) 및 D2(337) 옆에 숫자 1 및 10은 이들 다이오드의 상대적 크기를 나타낸다. 위에 논의된 바와 같이, 차이 (V_Dptat - V_Dztc) = (V_D1- V_D2)에 대해 더 큰 값을 갖는 것이 바람직하며, 이것은 다이오드들 간에 크기 차이를 증가시킴으로써 달성될 수 있지만, 그러나 이 10 배를 더 넘어서는 것은 실제로는 일반적으로 달성할 수 없다. 다이오드 D1(313) 위에 저항 Rp2(313)의 포함은 마치 다이오드(D1)가 더 작은 것처럼 기능적으로 작용하여 차이를 증가시키는데 도움을 준다.

도 5는 도 4의 PTAT 전류원(311) I_PTAT(311)의 구체적인 실시예에 대한 일부 상세를 추가한 것이다. 도 4에 도시된 요소에 더하여, PTAT 전류(Ip)를 D1(315)에 공급하기 위해 Vdd와 Rp2(313) 사이에 트랜지스터 T4(341)이 연결된다. T4(341)의 게이트는 연산증폭기 C3(345)의 출력에 의해 제어된다. 연산증폭기의 제 1 입력은 C1(305)에 대한 입력으로서 사용되는 것과 동일한 Rp2(313)와 D1(315) 사이의 노드(여기에서는 VD1으로 표기되었다)로부터 취해진다. C3(345)의 출력은 또한 D2(337)과 동일 크기인 다이오드 D3(349) -이를 통해 다시 Ip가 흐른다- 와 제 1 저항 Rp3(347)을 통해 Vdd와 그라운드 사이에 연결된 트랜지스터 T5(343)을 제어하기 위해 연결된다. C3(345)의 제 2 입력은 T5(343)와 Rp3(347) 사이의 노드로부터 취해진다.

회로의 출력(VBGR1)은 D1(315) 및 D2(337)를 통하는 전류들을 살펴봄으로써 발견될 수 있다:

I_D1 = I_z　=> V_D1　= V_Tln(I_Z/b) - (4 + m)V_Tln(T) + E_g

I_D2　= Ip = αT => V_D2　= V_Tln(α/b) - (3 + m)V_Tln(T) + E_s

차이를 취하면 다음과 같다:

V_D1 - V_D2　= V_Tln(α/I_Z) + V_Tln(T)

이로부터 Rz를 통하는 전류는

I_p+I_e =

및

V_BGR1 =

과 같이 되어 VBGR1의 값을 주며, k는 볼츠만 상수이고, q는 전하 유닛이고, n은 다이오드 면적들의 비이다(n = 면적(D2)/면적(D1)이며, 이 예에선 10이다).

도 6은 -40C 내지 120C의 동일 범위에 대해 예시적 실시예의 출력의 구현의 온도 변화를 도시한 것이다. 이것이 401로 도시되었고, 종래 BGR 회로의 전형적인 출력은 403으로 도시되었다. 도시된 바와 같이, -40C 내지 120C의 이 범위에 대한 예시적 실시예의 변화(401)는 현저하게 평탄한데, 종래 설계에 대한 403에서 ~2mV와 비교하였을 때 ~15㎶의 변화를 갖는다. 결국, 위에 기술된 밴드-갭 기준 발생기는 공정 변화에 덜 영향을 받게 하는 비교적 간단한 수법으로 곡률 보상을 제공할 수 있다. 밴드-갭 기준 회로의 곡률은 공정에 종속적이기 때문에, 회로의 전압의 값 또한 공정에 따라 변한다. 이에 따라, 곡률이 완벽하게 보상되었을 때, BGR 전압의 값은 공정에 무관하게 될 것이며 단지 실리콘의 물리적 특성들의 함수가 될 것이다. 이것은 밴드-갭 기준을 한 온도에서 트림하는 것을 가능하게 한다.

단일 온도에서 트림가능성

이 단락은 밴드-갭 회로를 단일의 온도에서 트림하는 이 능력을 고찰한다. 종래 기술의 밴드-갭 기준(BGR) 회로는 어느 정도 온도 변화를 나타내기 때문에, 일반적 수법은 밴드-갭 기준 회로를 복수의 온도들에서 트림하는 것으로, 이 경우 회로는 대응하는 한 세트의 트림가능한 파라미터를 가질 것이다. BGR을 가진 장치가 제조된 후에, 그러나 고객에게 출하되기 전에, 정확하게 동작하기 위해서 트림 공정이 행해질 필요가 있는데, 그러나 복수의 온도들에서 트림하는 것은 비교적 비용이 드는 공정이다. 이 단락은 도 4 및 도 5에 관련하여 위에 기술된 곡률 보상된 밴드-갭 회로에 대한 예시적 실시예에 기초한다. 회로는 각 다이에 대해 밴드-갭 전압의 곡률을 트림할 수 있게 하며 이에 따라 곡률을 제거한다. 곡률이 제거된 상태에서 밴드-갭 전압은 실리콘 결정의 물리적 특성에만 따르며 공정에 무관하게 된다. 이것은 또한 BGR을 증폭기의 오프셋에 무관해지게 하는데 도움을 주기 위해 오프셋 상쇄 수법과 조합될 수 있다. 이것은 BGR 전압이 온도 및 공정에 무관해질 것이기 때문에 밴드-갭 회로를 한 온도에서 트림하는 것을 실현가능하게 한다. 이 상대적 평이함 및 공정 변화에 대한 둔감성 때문에, BGR 전압은 한 온도에서만 트림되는 능력을 가지며, 따라서 회로는 단일의 트림가능한 파라미터만을 가질 필요가 있다. 도 4 및 도 5의 예시적 실시예에서, 트림가능한 요소는 출력 노드와 다이오드 D2(337) 사이에 연결된 저항성 전압 디바이더의 부분으로서 취해질 것이다. 구체적으로, R_Z(333)의 값은 트림 공정에서 설정될 것이다.

위에 논의된 V_D에 대한 식으로 돌아가면,

V_D　= V_Tln(I_D) - V_Tln(b) - (4 + m)V_Tln(T) + E_g

이며 공정 파라미터 b에 있어 변화는 1차 TCO에만 영향을 미치며 밴드 갭 기준(BGR) 회로를 적합한 전압에 트림함으로써 제거될 수 있고, 이것은 단일 온도에서 행해질 수 있다. 그러나, m에 있어 변화는 1차 TCO 및 BGR의 곡률 둘 다에 영향을 미치며, 따라서 제로 1차 TCO 특징을 가질지라도 밴드-갭 기준에 영향을 미칠 것이다. 이것은 종래의 BGR 회로에서 온도 보상된 BGR을 한 온도에서 트림하는 것을 불가능하게 한다. 로그 함수에 기인하여, b에 있어서의 변화는 m에 있어서의 변화에 비해 비교적 무시될 수 있다. 그러므로, m을 트림하는 것은 BGR을 단지 한 온도에서 제로(혹은 최소화된) 1차 TCO을 가진 전압에 트림할 수 있게 하여, BGR의 곡률을 트림할 수 있기 위해 BGR을 트림하는 문제를 감소시킨다.

이제 위에 논의된 도 5에서 출력 레벨 VBGR1에 대한 표현식으로 돌아가면, 대괄호 내 두 번째 항(V_T　ln(T)에 곱하는)을 제로로 설정하면 다음이 된다.

R_z　= (3 + m).R_pl.

따라서, ΔR_Z　= Δm.R_p1이 된다. VBGR1에 대한 표현식의 첫 번째 항을 고찰하면, 이것 또한 R_Z을 포함하며, 따라서 두 번째 항 내에 R_Z을 가변시키는 것은 첫 번째 항을 가변시킨다. 첫 번째 항의 이러한 변화를 상쇄하기 위해서, R_p2 또한 가변된다. R_Z 및 R_P2에 관하여 VBGR1 식의 1차 미분을 취하고 이것을 제로로 놓으면 다음 식과 같게 된다.

ΔR_p2　=

ΔR_P2　및 ΔR_Z을 관계시키는 이들 식들 중 첫 번째를 고찰하면, ΔR_Zi의 계수는 분명한 정수가 아니거나 심지어 분수이며, 이것은 모든 이들 조건들이 만족되었다하더라도 회로 설계를 어렵게 만들 수 있다. 대신, 여기에서 사용되는 수법은 ΔR_P2를 제로로 설정하는 것으로 따라서 R_Z에서 어떤 조절이 행해질지라도 R_P2는 고정된다.

ΔR_p2　= 0에 대한 두 번째 표현식을 고찰하면, 이것은 괄호들 내 항이 제로라면 달성될 수 있다:

전처럼, k는 볼츠만 상수이고, q는 전하 유닛이며, n은 다이오드 면적들의 비이다. 밴드-갭 기준 회로에서, α, n, 및 I_Z는 모두가 설계 파라미터들이며, 따라서 회로는 이 조건을 충족시키게 R_P2를 설정하도록 설계될 수 있다. 회로는 온도 보상되기 때문에, 회로의 기준 값을 설정하기 위해서 단일의 파라미터만을 트림가능하게 할 필요가 있다. 예시적 실시예에서, T₃(331)와 D₂ 사이에 저항성 디바이더에서, 구체적으로 R_Z의 값을 설정가능하게 함으로써, 트림이 행해진다. R_Z을 제외하고 모든 다른 파라미터 값(R_p1, R_P3,...)와 함께, R_P2은 제조될 때 고정될 수 있다.

도 7은 트림 공정을 개요적으로 도시한 것이다. 501에서, 온도 보상된 밴드-갭을 갖는 회로가 수신되는데, 여기에서 회로는 온도 보상된 밴드-갭 회로가 기준 전압 값을 설정하기 위한 단일의 트림가능한 파라미터만을 갖도록 제조된다. 예를 들면, 이 밴드-갭 회로는 도 4 및 도 5의 예시적 실시예의 회로일 수도 있을 것이며, 여기에서 R_Z 값은 트림가능하다. 다음에, 503에서, 밴드-갭 회로가 트림된다. 이것은 장치가 출하되기 전에 테스트 공정의 부분으로서 제조업자에 의해 행해질 수도 있을 것이며 혹은 다른 곳에서, 이를테면 초기 제조업자로부터 회로들을 받아 예를 들면 이를 시스템의 부분으로서 패키지하는 공급처에 의해서 행해질 수도 있을 것이다. 어느 경우이든, 보상된 밴드-갭 회로는 트림가능한 파라미터를 설정함으로써 트림되며, 이 공정은 단일 온도에서 행해질 수 있다. 이것은 출력 기준 전압을 요망되는 값으로 조절하는 것만에 의해서 편리한 온도에서 행해질 수 있다. 예시적 흐름에서, 트림가능한 파라미터의 고정은 505에 -이것이 전형적으로 더 큰 트림 공정의 부분으로서 행해지게 될지라도- 별도로 열거되었다.

증폭기에 대한 오프셋 상쇄

도 4 및 도 5의 예시적 실시예로 돌아가면, 지금까지 논의는 증폭기의 특징을 고찰하지 않았다. 다른 밴드-갭 기준 회로 설계도 그러하듯이, 도 4 및 도 5의 증폭기(이를테면 C₁(305), C₂(339), 및 C₃(345)와 같은)는 이들 자신의 오프셋 및 온도 종속적 행동을 가질 것이다.

예를 들어, 연산증폭기에 기인한 도 5의 BGR 회로의 출력 전압에 대한 오프셋 전압(V_os)을 고찰하면, 이들은 다음 식에 따라 증폭된다:

여기에서 오프셋들은 출력(VBGR1), 연산증폭기 C₃(345), 및 연산증폭기 C₂(339)의 오프셋이다. 증폭기의 오프셋들은 이들 자신의 TCO을 가지며 이에 따라 명목상의 BGR 전압에 큰 오프셋을 더하는 것 외에도, 이들은 이들의 TCO를 명목상의 값에 더할 것이다. 정확도를 개선하기 위해서, BGR 트림은 증폭기의 오프셋을 고려해야 하고 성공적으로 감소되거나 이들을 상쇄시킬 수 있어야 한다.

적합하게 설계된 증폭기에 있어서, 오프셋은 일반적으로 입력 쌍 트랜지스터들의 임계 전압(Vt) 불일치에 의해 지배를 받는다. 이 경우에, 증폭기의 오프셋은 입력 쌍 및 전류 미러 트랜지스터들을 클럭 신호로 번갈아 연속적으로 스위칭함으로써 상쇄될 수 있다. 클럭 주파수는 증폭기의 대역폭보다 높게 설정되어야 하고, 따라서 스위칭 노이즈는 증폭기에 의해 감쇄된다. 이 조건은 전형적으로 장치 상에 가용한 클럭 신호에 의해 충족될 수 있다. 이것은 도 8a 및 도 8b에 관련하여 예시될 수 있다.

도 8a는 상황을 고 수준으로 나타낸 것이다. 연산증폭기(601)는 + 입력과 - 입력을 가지며, 오프셋(Vos)이 도시되었다. 이어, 화살표로 나타낸 바와 같이, 클럭 신호로 입력들이 스위칭된다. 도 8b는 몇몇 더 상세를 제공하는 것으로, 트랜지스터들로 연산증폭기의 구현을 도시하고 있다. 전류 미러 쌍(621, 623)은 각각 -입력과 + 입력의 트랜지스터 쌍(611, 613)에 공급한다. 클럭 신호를 사용하여, 두 쌍은 번갈아 스위칭되어 오프셋을 상쇄한다. 종합하면, 예시적 실시예에 기초한 BGR 회로는 연산증폭기의 오프셋을 10 중 몇배 만큼 감소시킬 수 있다.

도 9a ~ 도 9c는 연산증폭기의 입력 및 극성 둘 다가 클럭 신호에 따라 어떻게 스위칭될 수 있는가를 예시하기 위해 도 8b에 대응하는 예시적 회로의 개요도이다. 도 9a 및 도 9b에 도시된 바와 같이, + 입력 및 - 입력(여기에서는 VP 및 VN로서)은 클럭 신호(CLK) 및 이의 역 CLKn에 의해 스위칭되어 이들을 클럭 신호가 교번할 때 VB 및 VA로서 교번하여 제공한다. VA 레벨 및 VB 레벨은 이어 도 9c에 도시된 바와 같이 연산증폭기에의 입력들로서 각각 트랜지스터(M13, M12)에 사용된다.

도 9c의 연산증폭기는 서플라이 레벨(VSUP)과 그라운드 사이에 연결되며, VA 및 VB는 각각 PFET 트랜지스터(M13, M12)에 입력되고 출력(OUT)은 M9와 M2 사이에서 우측에서 취해진다. M4의 게이트에 입력은 회로에 대한 전류를 설정하기 위한 바이어싱 전압이며 상단에 걸쳐 있는 트랜지스터(M9 ~ M11)는 전류 미러를 형성한다. 클럭 신호(CLK, CLKn)는 전류 미러의 극성을 변경하여 이를 번갈아 스위칭하기 위해 중앙에 트랜지스터(M17 ~ M20)에 사용된다. 도시된 바와 같이 클럭(CLK)을 사용하여 입력 및 내부 스위칭 둘 다의 스위칭은 연산증폭기의 오프셋을 크게 감소시킬 수 있다.

결어

전술한 것은 한 온도에서 밴드-갭 기준 회로를 트림하는 체계적인 방법을 제시하였다. R_Z과 같은 트림가능한 요소를 곡률 보상된 BGR 회로의 예시적 실시예에 포함시킴으로써, 회로는 곡률에 대해 트림될 수 있다. BGR 회로의 곡률을 트림할 수 있다는 것은 이의 곡률이 시뮬레이션으로부터 기지의 값에 설정될 수 있게 한다. 고정된 곡률을 갖고, 회로는 시뮬레이션으로부터 이미 알려진 바대로 제로 1차 특징을 갖는 전압으로서 한 온도에서 트림될 수 있다. 따라서, 이들은 종래의 BGR 회로에 비해 TCO 변화를 현저하게 감소시킬 수 있다.

발명이 특정 실시예를 참조하여 기술되었을지라도, 설명은 발명의 응용의 예일 뿐이며 한정으로서 취해지지 않아야 한다. 결국, 개시된 실시예의 특징의 다양한 개조 및 조합들은 다음 청구항에 의해 포괄된 발명의 범위 내에 있다.

Claims

트림가능한 기준 전압 회로로서,
절대 온도에 비례하는 전류원과 그라운드와 사이에 연결된 제 1 다이오드;
상기 제 1 다이오드와 상기 절대 온도에 비례하는 전류원 사이에 연결된 제 1 저항;
상기 제 1 저항과 상기 제 1 다이오드 사이의 노드에 연결된 제 1 입력, 하이 전압 레벨과 그라운드 사이에 연결된 제 1 트랜지스터의 게이트에 연결된 출력을 갖는 제 1 연산증폭기 - 상기 제 1 트랜지스터는 제 2 저항을 통해 그라운드에 연결되고, 상기 제 1 연산증폭기의 제 2 입력은 상기 제 1 트랜지스터와 상기 제 2 저항 사이의 노드에 연결됨 - ;
그라운드와 상기 하이 전압 레벨 사이에 연결된 제 2 다이오드 - 상기 제 2 다이오드는 제 1 레그(leg) 및 제 2 레그에 의해 상기 하이 전압 레벨에 연결되고,
상기 제 1 레그는 제 2 트랜지스터를 포함하고, 상기 제 2 트랜지스터의 게이트는 상기 제 1 연산증폭기의 상기 출력을 수신하도록 연결되고,
상기 제 2 레그는 저항성 전압 디바이더와 직렬로 연결된 제 3 트랜지스터를 포함하고, 상기 저항성 전압 디바이더는 상기 제 2 다이오드와 상기 제 3 트랜지스터 사이에 연결되고, 트림가능한 요소를 포함하며, 상기 저항성 전압 디바이더의 상기 트림가능한 요소는 상기 기준 전압 회로의 유일한 트림가능한 요소임 - ; 및
상기 제 3 트랜지스터의 게이트에 연결된 출력, 상기 절대 온도에 비례하는 전류원과 상기 제 1 저항 사이의 노드에 연결된 제 1 입력, 및 상기 저항성 전압 디바이더의 노드에 연결된 제 2 입력을 갖는 제 2 연산증폭기
를 포함하고;
기준 전압은 상기 제 3 트랜지스터와 상기 저항성 전압 디바이더 사이의 노드로부터 제공되는, 기준 전압 제공 회로.
제 1 항에 있어서, 상기 제 1 저항의 값은 상기 기준 전압의 1차 온도 계수를 최소화하도록 설정되는, 기준 전압 제공 회로.
제 2 항에 있어서, 상기 제 1 저항의 값은 상기 제 2 다이오드의 면적에 대한 상기 제 1 다이오드의 면적의 비에 따르는, 기준 전압 제공 회로.
제 1 항에 있어서, 상기 저항성 전압 디바이더는
상기 제 2 다이오드와 상기 저항성 전압 디바이더의 상기 노드 사이에 연결된 제 3 저항; 및
상기 제 3 트랜지스터와 상기 저항성 전압 디바이더의 상기 노드 사이에 연결된 제 4 저항
을 포함하고,
상기 제 4 저항은 상기 트림가능한 요소인, 기준 전압 제공 회로.
제 1 항에 있어서, 상기 제 2 다이오드는 상기 제 1 다이오드보다 크기가 더 큰, 기준 전압 제공 회로.
제 5 항에 있어서, 상기 제 1 다이오드에 대한 상기 제 2 다이오드의 크기들의 비는 10인, 기준 전압 제공 회로.
제 1 항에 있어서, 상기 절대 온도에 비례하는 전류원은
상기 제 1 저항과 상기 하이 전압 레벨 사이에 연결된 제 4 트랜지스터;
상기 하이 전압 레벨과 제 3 저항기 사이에 연결된 제 5 트랜지스터, 및 상기 제 3 저항기와 그라운드 사이에 연결된 제 3 다이오드; 및
상기 제 5 트랜지스터와 상기 제 3 저항기 사이의 노드에 연결된 제 1 입력, 상기 제 1 다이오드와 상기 제 1 저항 사이의 노드에 연결된 제 2 입력, 상기 제 4 및 제 5 트랜지스터들의 게이트들에 연결된 출력을 갖는 제 3 연산증폭기
를 포함하는, 기준 전압 제공 회로.
제 7 항에 있어서, 상기 제 3 다이오드는 상기 제 2 다이오드와 크기가 동일한, 기준 전압 제공 회로.
제 7 항에 있어서, 상기 제 2 및 제 3 연산증폭기들에 연결되고 클럭 신호를 수신하도록 연결된 오프셋 상쇄 회로를 더 포함하고,
상기 오프셋 상쇄 회로는 상기 제 2 연산증폭기에 대한 상기 제 1 및 제 2 입력들 그리고 상기 제 3 연산증폭기의 상기 제 1 및 제 2 입력들의 연결을 상기 클럭 신호에 기초하여 교번하는, 기준 전압 제공 회로.
제 9 항에 있어서, 상기 오프셋 상쇄 회로는 또한 상기 제 2 및 제 3 연산증폭기들에 대한 내부 요소들의 연결을 상기 클럭 신호에 기초하여 교번하는, 기준 전압 제공 회로.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제