KR101884552B1 - 정전기 방전 보호소자 - Google Patents

정전기 방전 보호소자 Download PDF

Info

Publication number
KR101884552B1
KR101884552B1 KR1020170009307A KR20170009307A KR101884552B1 KR 101884552 B1 KR101884552 B1 KR 101884552B1 KR 1020170009307 A KR1020170009307 A KR 1020170009307A KR 20170009307 A KR20170009307 A KR 20170009307A KR 101884552 B1 KR101884552 B1 KR 101884552B1
Authority
KR
South Korea
Prior art keywords
well
region
bipolar transistor
protection device
pnp bipolar
Prior art date
Application number
KR1020170009307A
Other languages
English (en)
Other versions
KR20180085580A (ko
Inventor
구용서
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020170009307A priority Critical patent/KR101884552B1/ko
Publication of KR20180085580A publication Critical patent/KR20180085580A/ko
Application granted granted Critical
Publication of KR101884552B1 publication Critical patent/KR101884552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches

Abstract

낮은 트리거 전압과 높은 전류구동 능력을 갖는 정전기 방전 보호소자가 개시된다. 이는 종래의 PNP 바이폴라 트랜지스터와 NPN 바이폴라 트랜지스터만으로 동작하는 LVTSCR 구조에서 P웰 및 P+영역을 추가로 형성하여 방전 경로 상에 바이폴라 트랜지스터를 추가 동작시킴으로써 감내 특성을 향상시키고, 높은 전류구동능력을 갖는 정전기 방전 보호소자를 제공한다.

Description

정전기 방전 보호소자{Electrostatic Discharge Protection Device}
본 발명은 정전기 방전 보호소자에 관한 것으로, 더욱 상세하게는 낮은 트리거 전압과 높은 전류구동 능력을 갖는 정전기 방전 보호소자에 관한 것이다.
최근 반도체 공정의 발전에 따라 반도체 소자들은 점차 고 집적화되고 있다. 그에 따른 반도체 설계에 있어 정전기 방전(ESD : Electrostatic Discharge)현상에 의한 회로의 오작동 및 파괴는 점점 심각한 문제로 인식되고 있다. 이러한 ESD 문제를 해결하기 위한 예로써 게이트-접지 NMOS(Gate Ground NMOS, GGNMOS)와 실리콘 제어 정류기(Silicon Controlled Rectifier, SCR)등이 사용된다.
도 1은 종래 기술에 따른 SCR을 나타내는 단면도이고, 도 2는 애노드 전압 변화에 따른 SCR 및 LVTSCR의 전압-전류 특성 그래프이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 SCR(100)은 기판(101) 상에 N웰(110)과 P웰(120)이 형성되고, N웰(110) 상에는 제1 N+영역(111)과 제1 P+영역(112)이 형성되어 애노드(Anode) 단자로서 기능하며, P웰(120) 상에는 제2 N+영역(121)과 제2 P+영역(122)이 형성되어 캐소드(Cathode) 단자로서 기능한다.
도 1 및 도 2에 따라 SCR(100) 동작원리는 다음과 같다. ESD 서지(surge)가 유입되면 내부 사이리스터의 동작으로 애노드에서 캐소드로 정전기를 방전한다. SCR(100)은 도 2에 도시한 바와 같이, 트리거 포인트(trigger point)(12)에 도달되기 전까지는 오프(off) 상태로 유지되되, 인가되는 전류나 전압이 트리거 포인트(12) 이상이 되면 그 특성이 홀딩 영역(holding region)(11)의 곡선을 따라 움직이게 된다. SCR(100) 특성이 홀딩 영역(11)의 곡선을 따라 움직이게 되면 ESD 전류 패스(path)가 형성된다. 즉, ESD 상황 동안(정전기 등이 상기 IC 패드에 인가된 경우)에는 패드의 전압은 홀딩 영역(11)의 전압 수준을 유지하며 ESD 전류가 SCR(100)을 통해 접지 단으로 빠져 나가게 되므로 칩의 내부 회로에 ESD로 인한 충격이 가해지는 것을 막아주며, 이 후 ESD 전류가 홀딩 영역(11)보다 낮아지게 되면 다시 상기 SCR(100)은 오프 상태가 된다.
이러한 SCR(100)은 실리콘 기판 내부에서의 전류경로를 형성하기 때문에 일반적인 GGNMOS등의 다른 정전기 방전 보호소자보다 우수한 전류구동능력(Robustness)으로 높은 감내특성(13)을 가진다. 또한 적은 면적으로 ESD 보호능력을 얻을 수 있다. 하지만 SCR(100)은 약 1~2V의 홀딩 전압에 비해 20V이상의 트리거 전압(12)을 가지고 있어 내부회로의 MOSFET 게이트 산화막이 파괴되거나 내부 선로가 열화 손상 되는 것을 막을 수 없다.
도 3은 종래 기술에 따른 LVTSCR을 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 종래 기술에 따른 LVTSCR(Low Voltage Triggered SCR)(200)은 SCR의 문제점을 해결하기 위해 GGNMOS의 장점을 이용한 구조이다. LVTSCR(200)은 종래의 SCR(100) 구조에서 N웰(210)과 P웰(220)의 접합영역에 N+브릿지영역(202)을 추가함으로써 N+브릿지영역(202)과 P웰(220) 접합에서의 항복 전압에 의한 트리거 동작을 하게 된다. 또한 게이트(221)를 추가로 형성하여 N+브릿지영역(202)과 제2 N+영역(222)을 각각 드레인과 소스로 하는, GGNMOS 구조를 형성함으로써, NPN 트랜지스터(Q2)의 베이스 폭을 NMOS 트랜스터의 채널 폭으로 최소화하여 종래의 SCR(100)보다 낮은 트리거 전압(15)을 갖는다.
그러나, 종래의 LVTSCR(200)은 IC회로의 고집적도에 의한 게이트 산화막 두께 감소에 의해 산화막 항복 현상에 취약하기 때문에 감내특성이 감소하는 단점을 갖는다.
한국등록특허 10-0976410
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것이다. 즉, 종래의 LVTSCR 구조에서 P웰 및 P+영역을 추가하여 트리거 전압을 낮추고, 기생 바이폴라 트랜지스터를 추가로 형성함으로써 높은 전류구동 능력으로 인한 높은 감내특성을 갖는 정전기 방전 보호소자를 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명은 반도체 기판, 상기 반도체 기판상에 형성된 딥N웰, 상기 딥N웰상에 형성된 제1 P웰, 상기 딥N웰상에 형성되며, 상기 제1 P웰에 접하도록 형성된 N웰, 상기 딥N웰상에 형성되며, 상기 N웰에 접하도록 형성된 제2 P웰, 상기 제1 P웰상에 형성된 제1 N+영역, 상기 제1 P웰상에 형성된 제1 P+영역, 상기 N웰상에 형성된 제2 P+영역, 상기 N웰 및 상기 제2 P웰의 접합영역에 형성된 N+브릿지영역, 상기 제2 P웰상에 형성된 제2 N+영역, 상기 제2 P웰상에 형성된 제3 P+영역 및 상기 N+브릿지영역과 상기 제2 N+영역 사이의 상기 제2 P웰 표면상에 형성된 게이트를 포함한다.
상기 제1 N+영역, 상기 제1 P+영역 및 상기 제2 P+영역은 애노드 단자와 연결되고, 상기 게이트, 상기 제2 N+영역 및 상기 제3 P+영역은 캐소드 단자와 연결될 수 있다.
상기 제1 P+영역, 상기 N웰 및 상기 제3 P+영역에 의해 제1 PNP 바이폴라 트랜지스터가 형성되고, 상기 제2 P+영역, 상기 N웰 및 상기 제2 P웰에 의해 제2 PNP 바이폴라 트랜지스터가 형성될 수 있다.
상기 N+브릿지 영역, 상기 제2 P웰 및 상기 제2 N+영역에 의해 제1 NPN 바이폴라 트랜지스터가 형성되고, 상기 제1 P웰, 상기 N웰 및 상기 제1 N+영역에 의해 제2 NPN 바이폴라 트랜지스터가 형성될 수 있다.
상기 제1 PNP 바이폴라 트랜지스터와 상기 제2 PNP 바이폴라 트랜지스터는 베이스를 공통으로 하는 병렬연결 구조일 수 있다.
상기 제1 PNP 바이폴라 트랜지스터와 상기 제2 PNP 바이폴라 트랜지스터의 베이스에 공통으로 연결된 제1 저항을 포함할 수 있다.
상기 제1 NPN 바이폴라 트랜지스터와 상기 제2 NPN 바이폴라 트랜지스터의 베이스에 공통으로 연결된 제2 저항 및 제3 저항을 포함할 수 있다.
상기 게이트는 트리거 저압 인가시에 상기 게이트 하부에 전자채널이 형성되어 상기 N+브릿지영역과 상기 제2 N+영역을 전기적으로 연결시킬 수 있다.
본 발명에 따르면, 종래의 LVTSCR 구조 병경을 통하여 트리거 전압을 낮추고, 기생 바이폴라 트랜지스터를 추가로 형성함으로써 높은 전류구동 능력으로 인한 높은 감내특성을 구현하여 ESC 서지를 효과적으로 방전할 수 있다. 따라서, 모든 I/O 인터페이스 회로 및 파워클램프 등 집적 회로 반도체 등에 적용이 가능하므로 그 활용분야가 광범위하며, 본 발명에 따른 정전기 방전 보호소자를 내장한 반도체 칩의 경우 높은 안정성과 신뢰성 및 원-칩(One-Chip)화에 따른 비용절감 효과를 가져 올 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 기술에 따른 SCR을 나타내는 단면도이다.
도 2는 애노드 전압 변화에 따른 SCR 및 LVTSCR의 전압-전류 특성 곡선을 나타낸 그래프이다.
도 3은 종래 기술에 따른 LVTSCR을 나타내는 단면도이다.
도 4는 본 발명의 정전기 방전 보호소자를 나타내는 단면도이다.
도 5는 본 발명의 정전기 방전 보호소자의 등가 회로도이다.
도 6은 본 발명의 정전기 방전 보호소자와 종래의 LVTSCR의 전압-전류 특성을 비교하기 위한 그래프이다.
도 7은 본 발명의 정전기 방전 보호소자와 종래의 LVTSCR의 최대온도 테스트 결과를 비교하기 위한 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 정전기 방전 보호소자를 나타내는 단면도이고, 도 5는 본 발명의 정전기 방전 보호소자의 등가 회로도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 정전기 방전 보호소자(300)는 반도체 기판(301)상에 딥N웰(302)을 포함하며, 상기 딥N웰(302) 상에는 제1 P웰(310), N웰(320) 및 제2 P웰(330)을 포함할 수 있다.
제1 P웰(310)은 상기 딥N웰(302)상에 형성될 수 있으며, 제1 P웰(310)에는 제1 N+영역(311) 및 제1 P+영역(312)이 형성될 수 있다. 제1 P웰(310)은 종래의 LVTSCR(200)의 구조에서 추가 되어 제1 P웰(310)상에 형성된 제1 N+영역(311) 및 제1 P+영역(312)은 애노드(anode)단자로서 기능할 수 있다.
N웰(320)은 상기 딥N웰(302) 상에 형성되며, 상기 제1 P웰(310)과 접하도록 형성될 수 있다. N웰(320) 상에는 종래의 LVTSCR(200)의 구조에서 추가 형성된 제2 P+영역(321)이 형성될 수 있으며, 제2 P+영역(321)은 상기 제1 N+영역(311) 및 제1 P+영역(312)과 함께 애노드단자로서 기능할 수 있다.
제2 P웰(330)은 상기 딥N웰(302) 상에 형성되며, 상기 N웰(320)과 접하도록 형성될 수 있다. 제2 P웰(330) 상에는 제2 N+영역(333) 및 제3 P+영역(334)이 형성될 수 있으며, 제2 N+영역(333) 및 제3 P+영역(334)은 캐소드(cathode)단자로서 기능할 수 있다. 또한, 상기 N웰(320)과 상기 제2 P웰(330)의 접합영역에는 N+브릿지영역(331)이 형성될 수 있다. 도핑농도가 높은 N+브릿지영역(331)을 N웰(320)과 제2 P웰(330)의 접합영역에 형성하여 N+브릿지영역(331)과 제2 P웰(330)간에 애벌런치 항복이 발생되게 함으로써 낮은 항복전압(Breakdown Voltage)이 발생되어 트리거 전압을 낮출 수 있다.
N+브릿지영역(331)과 제2 N+영역(333) 사이의 제2 P웰(330) 표면에는 제2 N+영역(333) 및 제3 P+영역(334)과 함께 캐소드로 연결되는 게이트(332)가 형성될 수 있다. 게이트(332)는 드레인으로서 기능하는 N+브릿지영역(331)과 소스로서 기능하는 제2 N+영역(333)과 함께 NMOS 트랜지스터(MN)를 형성할 수 있다. 상기 게이트(332)는 트리거 전압 인가시에 상기 게이트(332) 하부에 전자채널이 형성되어 N+브릿지영역(331)과 제2 N+영역(333)을 전기적으로 연결시킬 수 있다. 따라서, NPN 바이폴라 트랜지스터의 베이스 폭을 NMOS 트랜지스터(MN)의 채널폭으로 최소화 할 수 있기 때문에 낮은 트리거 전압을 갖을 수 있다.
도 5는 도 4에 도시된 정전기 방전 보호소자(300)의 등가회로를 나타낸 것으로, 상기한 제1 P+영역(312), N웰(320) 및 제3 P+영역(334)에 의해 제1 PNP 바이폴라 트랜지스터(QP1)가 형성될 수 있고, N+브릿지영역(331), 제2 P웰(330) 및 제2 N+영역(333)에 의해 제1 NPN 바이폴라 트랜지스터(QN1)가 형성될 수 있다. 또한, 제2 P+영역(321), N웰(320) 및 제2 P웰(330)에 의해 제2 PNP 바이폴라 트랜지스터(QP2)가 형성될 수 있으며, 제1 P웰(310), N웰(320) 및 제1 N+영역(311)에 의해 제2 NPN 바이폴라 트랜지스터(QN2)가 형성될 수 있다. 제2 PNP 바이폴라 트랜지스터(QP2) 및 제2 NPN 바이폴라 트랜지스터(QN2)는 종래의 LVTSCR 구조(200)에서 추가로 형성된 바이폴라 트랜지스터로, 제2 PNP 바이폴라 트랜지스터(QP2)는 제1 PNP 바이폴라 트랜지스터(QP1)와 병렬연결 구조로 형성될 수 있다. 또한, 제1 저항(Rnw)은 N웰(320)의 저항을, 제2 저항(Rpw1) 및 제3 저항(Rpw2)은 제1 P웰(310)의 저항을, 제4 저항(Rpw3)은 제2 P웰(330)의 저항을 각각 나타낸다.
따라서, 본 발명에 따른 정전기 보호소자(300)는 종래의 LVTSCR(200) 구조에서 동작하는 제1 PNP 바이폴라 트랜지스터(QP1)와 제1 NPN 바이폴라 트랜지스터(QN1) 외에 딥N웰(302), 딥N웰(302) 상에 제1 P웰(310) 및 제2 P+영역(321)을 추가로 형성하고, 애노드단자의 구조적 변경을 통하여 제2 PNP 바이폴라 트랜지스터(QP2)와 제2 NPN 바이폴라 트랜지스터(QN2)를 방전 경로 상에 추가 동작시킴으로써 감내 특성을 향상시킬 수 있다. 즉, 2개의 바이폴라 트랜지스터로 동작하던 종래 LVTSCR(200)에서 2개의 바이폴라 트랜지스터를 추가하여 총 4개의 바이폴라 트랜지스터를 동작시킴으로써 종래의 LVTSCR(200)보다 높은 전류구동능력을 가질 수 있다.
도 4 및 도 5를 참조하여 본 발명에 따른 정전기 방전 보호소자의 동작을 설명하면 다음과 같다.
애노드에 ESD 서지(surge)가 유입되면 유입되는 ESD 서지(surge)에 상응하여 N+브릿지영역(331)의 전위가 상승한다. 이에 따라 N+브릿지영역(331)과 제2 P웰(330) 사이에 역방향바이어스가 인가된다. N+브릿지영역(331)과 제2 P웰(330)의 접합의 계면에서 고에너지의 캐리어에 의한 원자의 충돌이온화 현상이 발생된다. 즉, N+브릿지영역(331)과 제2 P웰(330) 사이에는 비교적 큰 폭을 가지는 공핍 영역이 형성된다.
역방향바이어스가 임계점에 이르게 되면, 고에너지의 캐리어는 공핍 영역 내의 격자와 이온화 충돌을 일으키고, 전자-정공 쌍(Electron-Hole Pair)을 형성한다. 공핍영역에서 형성된 이온화 충돌을 통해 형성된 전자는 전계에 의해 N+브릿지영역(331)을 거쳐 N웰(320)로 이동하고, 정공은 제2 P웰(330)에 형성된 제3 P+영역(334)의 캐소드단자로 이동한다. 따라서, N+브릿지영역(331)으로부터 제2 P웰(330)로 향하는 역방향 전류가 형성된다. 이를 애벌런치 항복(Avalanche Breakdown)이라 한다.
애벌런치 항복이 발생되면, 발생된 전자-정공 쌍에 의해 제1 P+영역(312)을 에미터(Emitter), N웰(320)을 베이스(Base)로 하고 제3 P+영역(334)을 컬렉터(Collector)로 하는 제1 PNP 바이폴라 트랜지스터(QP1)와 제2 P+영역(321)을 에미터, N웰(320)을 베이스로 하고 제2 P웰(330)을 컬렉터로 하는 제2 PNP 바이폴라 트랜지스터(QP2)가 턴온된다.
제1 PNP 바이폴라 트랜지스터(QP1) 및 제2 PNP 바이폴라 트랜지스터(QP2)에 흐르는 전류는 제2 P웰(330) 영역에 흐르게 되고, 제2 P웰(330)에 흐르는 전류는 제2 P웰(330)의 전위를 높이게 된다. 전위가 높아진 제2 P웰(330)과 제2 P웰(330)과 접하는 제2 N+영역(333) 사이의 전위 차이가 문턱전압 이상이 되면 순방향 턴온 되면서 N+브릿지영역(331)을 컬렉터, 제2 P웰(330)을 베이스로 하고 제2 N+영역(333)을 에미터로 하는 제1 NPN 바이폴라 트랜지스터(QN1)가 턴온된다. 또한 제1 PNP 바이폴라 트랜지스터(QP1)를 통하여 흐르는 전류는 제1 P웰(310)의 전위를 높이게 되며 제1 P웰(310)을 베이스로 하고 N웰(320)을 에미터, 제1 N+영역(311)을 컬렉터로 하는 제2 NPN 바이폴라 트랜지스터(QN2)가 턴온된다.
제1 NPN 바이폴라 트랜지스터(QN1)와 제2 NPN 바이폴라 트랜지스터(QN2)의 턴온에 의해 흐르는 전류는 제1 PNP 바이폴라 트랜지스터(QP1)의 베이스와 제2 PNP 바이폴라 트랜지스터(QP2)의 베이스에 공통으로 연결된 제1 저항(Rnw)의 전압강하에 의해 제1 PNP 바이폴라 트랜지스터(QP1)가 순방향 바이어스(forward bias)를 유지하며, 제2 PNP 바이폴라 트랜지스터(QP2)도 역시 순방향 바이어스를 유지한다. 또한, 제1 PNP 바이폴라 트랜지스터(QP1) 및 제2 PNP 바이폴라 트랜지스터(QP2)에 흐르는 전류는 제1 및 제2 NPN 바이폴라 트랜지스터(QN2)의 베이스에 연결된 제2 저항(Rpw1) 및 제3 저항(Rpw2)의 전압강하에 의해, 제1 NPN 바이폴라 트랜지스터(QN1)와 제 2 NPN 바이폴라 트랜지스터의 순방향 바이어스를 유지하도록 돕는다.
따라서, 제1 PNP 바이폴라 트랜지스터(QP1) 및 제2 PNP 바이폴라 트랜지스터(QP2)의 턴온과 제1 PNP 바이폴라 트랜지스터(QP1) 및 제2 PNP 바이폴라 트랜지스터(QP2)의 턴온에 의해 턴온 된 제1 NPN 바이폴라 트랜지스터(QN1)와 제2 NPN 바이폴라 트랜지스터(QN2)에 의해 SCR이 트리거 된다. 이를 통해 더 이상 바이어스를 잡아줄 필요가 없게 되어 애노드 전압은 최소값까지 감소하게 되는데 이를 홀딩 전압(Holding voltage)이라 하며, SCR의 트리거 동작 이후에 홀딩 전압을 유지하는 동작을 래치 모드(Latch-mode)라 한다. 래치 동작으로 인해 SCR이 동작하게 되면서 애노드로 유입된 ESD 전류는 캐소드단자를 통해 방전된다.
도 6은 본 발명의 정전기 방전 보호소자와 종래의 LVTSCR의 전압-전류 특성을 비교하기 위한 그래프이고, 도 7은 본 발명의 정전기 방전 보호소자와 종래의 LVTSCR의 최대온도 테스트 결과를 비교하기 위한 그래프이다.
도 6 및 도 7을 참조하면, 도 6과 도 7은 본 발명의 정전기 방전 보호소자(300)를 Synopsys사의 TCAD simulator를 이용한 결과이다.
테스트 조건으로는 반도체 기판(301)의 도판트는 Boron을 사용했으며, 도판트 농도는 515/cm3이다. N웰은 Phosphorus를 사용했으며, 농도는 812/cm3이며, P웰은 Boron을 사용하고, 농도는 812/cm3이다. N-임플란트는 Arsenic를 사용하고, 농도는 116/cm3이며, P-임플란트는 BF2(붕소화합물)를 사용하고, 농도는 315/cm3이다. 그리고 메탈은 알루미늄을 사용했다.
전압-전류 특성을 나타내는 도 6에서와 같이, 종래 LVTSCR(200)의 트리거 전압은 11.3V인 반면 딥N웰(302) 상에 제1 P웰(310) 및 제2 P+영역(321)을 포함한 본 발명의 정전기 방전 보호소자(300)의 경우 8.7V로 약 2.6V 정도 낮아진 트리거 전압을 확인할 수 있다.
또한, 최대온도를 나타내는 도 7과 같이, 종래의 LVTSCR(200)의 최대 온도는 437K인 반면에 본 발명에 따른 정전기 방전 보호소자(300)의 경우 LVTSCR(200)보다 62K 낮은 375K에서 ESD 전류를 방전하는 것을 확인할 수 있다. 정전기 방전 보호소자 내부온도는 감내특성과 깊은 관련이 있으며, 최대 온도가 낮은 본 발명의 정전기 방전 보호소자(300)가 높은 감내 특성을 가지고 있음을 확인 할 수 있다.
상술한 바와 같이, 본 발명에 따른 정전기 방전 보호소자(300)는 종래의 LVTSCR(200) 구조에서 동작하는 PNP 바이폴라 트랜지스터(Q1)와 NPN 바이폴라 트랜지스터(Q2) 외에 딥N웰(302), 딥N웰(302) 상에 제1 P웰(310) 및 제2 P+영역(321)을 추가로 형성하고, 추가로 형성된 제2 P+영역(321)과 제1 N+영역(311) 및 제1 P+영역(312)을 애노드 단자로 하는 애노드 단자의 구조적 변경을 통하여 제2 NPN 바이폴라 트랜지스터(QN2)와 제2 PNP 바이폴라 트랜지스터(QP2)를 방전 경로 상에 추가 동작시킴으로써 감내 특성을 향상시킬 수 있다. 즉, 2개의 바이폴라 트랜지스터로 동작하던 종래 LVTSCR(200)에서 제2 PNP 바이폴라 트랜지스터(QP2) 및 제2 NPN 바이폴라 트랜지스터(QN2)를 추가하여 총 4개의 바이폴라 트랜지스터를 동작시킴으로써 종래의 LVTSCR(200)보다 높은 전류구동능력을 가질 수 있다. 또한, 제1 NPN 바이폴라 트랜지스터(QN1)의 베이스 폭을 N+브릿지영역(331)과 제2 N+영역(333)을 각각 드레인과 소스로 하는 NMOS 트랜지스터(MN)의 채널폭으로 최소화하기 때문에 트리거 전압을 낮출 수 있다.
따라서, 본 발명에 따른 정전기 방전 보호소자는 모든 I/O 인터페이스 회로 및 파워클램프 등 집적 회로 반도체 등에 적용이 가능하므로 그 활용분야가 광범위하다. 또한, 본 발명에 따른 정전기 방전 보호소자(300)를 내장한 반도체 칩의 경우 높은 안정성과 신뢰성 및 원-칩(One-Chip)화에 따른 비용절감 효과를 가져 올 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
301 : 반도체 기판 302 : 딥N웰
310 : 제1 P웰 311 : 제1 N+영역
312 : 제1 P+영역 320 : N웰
321 : 제2 P+영역 330 : 제2 P웰
331 : N+브릿지영역 332 : 게이트
333 : 제2 N+영역 334 : 제3 P+영역
Rnw : 제1 저항 Rpw1 : 제2 저항
Rpw2 : 제3 저항 Rpw3 : 제4 저항
QP1 : 제1 PNP 바이폴라 트랜지스터
QP2 : 제2 PNP 바이폴라 트랜지스터
QN1 : 제1 NPN 바이폴라 트랜지스터
QN2 : 제2 NPN 바이폴라 트랜지스터

Claims (8)

  1. 반도체 기판;
    상기 반도체 기판상에 형성된 딥N웰;
    상기 딥N웰상에 형성된 제1 P웰;
    상기 딥N웰상에 형성되며, 상기 제1 P웰에 접하도록 형성된 N웰;
    상기 딥N웰상에 형성되며, 상기 N웰에 접하도록 형성된 제2 P웰;
    상기 제1 P웰상에 형성된 제1 P+영역;
    상기 N웰상에 형성된 제2 P+영역;
    상기 제1 P웰상에 형성되고, 상기 제1 P+영역 및 상기 제2 P+영역과 애노드 단자에 연결된 제1 N+영역;
    상기 N웰 및 상기 제2 P웰의 접합영역에 형성된 N+브릿지영역;
    상기 제2 P웰상에 형성된 제2 N+영역;
    상기 제2 P웰상에 형성된 제3 P+영역; 및
    상기 N+브릿지영역과 상기 제2 N+영역 사이의 상기 제2 P웰 표면상에 형성되고, 상기 제2 N+영역 및 상기 제3 P+영역과 캐소드 단자에 연결된 게이트를 포함하고,
    상기 제1 P+영역을 에미터, 상기 N웰을 베이스로 하고, 상기 제3 P+영역을 컬렉터로 하는 제1 PNP 바이폴라 트랜지스터가 형성되고, 상기 제2 P+영역을 에미터, 상기 N웰을 베이스로 하고, 상기 제2 P웰을 컬렉터로 하는 제2 PNP 바이폴라 트랜지스터가 형성되며,
    상기 N+브릿지 영역을 컬렉터, 상기 제2 P웰을 베이스로 하고, 상기 제2 N+영역을 에미터로 하는 제1 NPN 바이폴라 트랜지스터가 형성되고, 상기 제1 P웰을 베이스, 상기 N웰을 에미터로 하고, 상기 제1 N+영역을 컬렉터로 하는 제2 NPN 바이폴라 트랜지스터가 형성되는 것인 정전기 방전 보호소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 PNP 바이폴라 트랜지스터와 상기 제2 PNP 바이폴라 트랜지스터는 베이스를 공통으로 하는 병렬연결 구조인 것인 정전기 방전 보호소자.
  6. 제1항에 있어서,
    상기 제1 PNP 바이폴라 트랜지스터와 상기 제2 PNP 바이폴라 트랜지스터의 베이스에 공통으로 연결된 제1 저항을 포함하는 정전기 방전 보호 소자.
  7. 제1항에 있어서,
    상기 제1 NPN 바이폴라 트랜지스터와 상기 제2 NPN 바이폴라 트랜지스터의 베이스에 공통으로 연결된 제2 저항 및 제3 저항을 포함하는 정전기 방전 보호 소자.
  8. 제1항에 있어서,
    상기 게이트는 트리거 전압 인가시에 상기 게이트 하부에 전자채널이 형성되어 상기 N+브릿지영역과 상기 제2 N+영역을 전기적으로 연결시키는 것인 정전기 방전 보호 소자.
KR1020170009307A 2017-01-19 2017-01-19 정전기 방전 보호소자 KR101884552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170009307A KR101884552B1 (ko) 2017-01-19 2017-01-19 정전기 방전 보호소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170009307A KR101884552B1 (ko) 2017-01-19 2017-01-19 정전기 방전 보호소자

Publications (2)

Publication Number Publication Date
KR20180085580A KR20180085580A (ko) 2018-07-27
KR101884552B1 true KR101884552B1 (ko) 2018-08-01

Family

ID=63078509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170009307A KR101884552B1 (ko) 2017-01-19 2017-01-19 정전기 방전 보호소자

Country Status (1)

Country Link
KR (1) KR101884552B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374898B1 (ko) * 1997-09-30 2003-03-06 인피니언 테크놀로지스 아게 정전기 방전에 대비한 보호 구조물을 가지는 반도체 집적회로
KR101699616B1 (ko) 2015-07-20 2017-01-25 단국대학교 산학협력단 정전기 방전 보호소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976410B1 (ko) 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374898B1 (ko) * 1997-09-30 2003-03-06 인피니언 테크놀로지스 아게 정전기 방전에 대비한 보호 구조물을 가지는 반도체 집적회로
KR101699616B1 (ko) 2015-07-20 2017-01-25 단국대학교 산학협력단 정전기 방전 보호소자

Also Published As

Publication number Publication date
KR20180085580A (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
US7554839B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
KR101959117B1 (ko) Esd 보호소자
US8456785B2 (en) Semiconductor ESD device and method
KR101944189B1 (ko) 정전기 방전 보호소자
KR101315990B1 (ko) 정전기 방전 보호 장치
KR102142156B1 (ko) 높은 홀딩 전압을 갖는 듀얼 구조의 정전기 방전 보호소자
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
KR101592102B1 (ko) 저전압용 정전기 방전 보호소자
US6717219B1 (en) High holding voltage ESD protection structure for BiCMOS technology
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
KR101699616B1 (ko) 정전기 방전 보호소자
KR101524408B1 (ko) 정전기 방전 보호소자
KR101884552B1 (ko) 정전기 방전 보호소자
KR101258996B1 (ko) Ｅｓｄ 보호소자
CN111900160A (zh) 一种功率器件静电放电保护电路
US20070120191A1 (en) High trigger current electrostatic discharge protection device
KR101944190B1 (ko) 정전기 방전 보호소자
KR102139088B1 (ko) 높은 홀딩 전류를 갖는 정전기 방전 보호소자
KR101701628B1 (ko) 저전압용 정전기 방전 보호소자
KR102435708B1 (ko) 낮은 온저항 및 높은 홀딩 전압을 갖는 양방향 정전기 방전 보호소자
KR20200066853A (ko) 듀얼 이미터 구조를 갖는 정전기 방전 보호소자
KR102313939B1 (ko) 높은 홀딩 전압을 갖는 게이트 접지형 nmos 기반 이중 방향 esd 보호소자
KR20190133349A (ko) Esd 보호를 위한 반도체 장치
KR102406290B1 (ko) Scr 기반의 높은 홀딩 전압을 갖는 듀얼 구조의 esd 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant