KR101870816B1 - 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

박막트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101870816B1
KR101870816B1 KR1020110103612A KR20110103612A KR101870816B1 KR 101870816 B1 KR101870816 B1 KR 101870816B1 KR 1020110103612 A KR1020110103612 A KR 1020110103612A KR 20110103612 A KR20110103612 A KR 20110103612A KR 101870816 B1 KR101870816 B1 KR 101870816B1
Authority
KR
South Korea
Prior art keywords
haze
pattern
transparent conductive
layer
substrate
Prior art date
Application number
KR1020110103612A
Other languages
English (en)
Other versions
KR20120078575A (ko
Inventor
김용일
이재균
박승렬
김정오
방정호
홍기상
백정선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20120078575A publication Critical patent/KR20120078575A/ko
Application granted granted Critical
Publication of KR101870816B1 publication Critical patent/KR101870816B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 미세 선폭의 박막 패턴을 형성할 수 있는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막트랜지스터 기판의 제조 방법은 기판 상에 투명 도전막을 형성하는 단계와; 상기 투명 도전막을 수소 플라즈마 처리하여 상기 투명 도전막 상에 헤이즈층을 형성하는 단계와; 상기 헤이즈층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 포토레지스트 패턴에 의해 노출된 상기 헤이즈층 및 투명 도전층을 식각하여 정방향 사선 테이퍼를 가지는 공통 전극 및 화소 전극 중 적어도 어느 하나를 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 미세 선폭의 박막 패턴을 형성할 수 있는 박막트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
액정 표시 장치 중 수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치 모드의 액정을 구동하게 된다.
이러한 수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다. 칼라 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위해 기판 상에 나란하게 형성된 화소 전극 및 공통 전극과, 화소 전극과 접속된 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
종래 수평 전계 인가형 액정 표시 장치는 화소 전극 및 공통 전극 사이의 수평 전계에 의해 액정이 구동되므로 화소 전극 및 공통 전극 상부에 위치하는 액정은 구동이 불가능하다. 이러한 화소 전극 및 공통 전극의 면적만큼 개구율이 감소하게 된다. 따라서, 최근에는 미세 선폭을 가지는 화소 전극 및 공통 전극이 요구되고 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 미세 선폭의 박막 패턴을 형성할 수 있는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조 방법은 기판 상에 투명 도전막을 형성하는 단계와; 상기 투명 도전막을 수소 플라즈마 처리하여 상기 투명 도전막 상에 헤이즈층을 형성하는 단계와; 상기 헤이즈층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 포토레지스트 패턴에 의해 노출된 상기 헤이즈층 및 투명 도전층을 식각하여 정방향 사선 테이퍼를 가지는 공통 전극 및 화소 전극 중 적어도 어느 하나를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 헤이즈층의 식각 속도는 상기 투명 도전층의 식각속도보다 빠른 것을 특징으로 한다.
구체적으로, 상기 헤이즈층의 밀도는 상기 투명 도전층의 밀도보다 낮은 것을 특징으로 한다.
또한, 본 발명에 따른 박막트랜지스터 기판의 제조 방법은 상기 헤이즈층 및 상기 투명 도전층을 식각한 후 상기 기판을 어닐링처리하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 상기 화소 전극 및 공통 전극 중 적어도 어느 하나의 선폭은 약 1~2㎛인 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 접속되는 화소 전극과; 상기 화소 전극과 수평 전계를 이루는 공통 전극을 구비하며, 상기 화소 전극 및 공통 전극 중 적어도 어느 하나는 투명 도전층과; 상기 투명 도전층 상에 상기 투명 도전층과 정방향 사선 테이퍼를 이루도록 형성되며, 상기 투명 도전층보다 식각속도가 빠른 헤이즈층을 구비하는 것을 특징으로 한다.
또한, 상기 헤이즈층은 표면이 엠보를 이루며, 상기 헤이즈층의 밀도는 상기 엠보의 크기 및 밀도에 의해 조절하며, 상기 엠보의 직경은 0보다 크며 상기 투명 도전층의 두께 보다 같거나 작다.
그리고, 상기 어닐링처리 후, 상기 헤이즈층은 투명하게 변화되며, 상기 어닐링처리를 통해 상기 헤이즈층이 투명하게 변화되는 과정에서, 상기 헤이즈층에 비해 투과율이 향상되고, 면저항이 낮아지게 되며, 인듐(indium) 대비 산소(oxygen)의 성분비가 상승하게 된다.
본 발명은 투명 도전층 전면 상에 투명 도전층보다 식각속도가 빠른 헤이즈층을 형성한다. 이에 따라, 투명 도전층 및 헤이즈층으로 이루어진 공통 전극 및 화소 전극의 선폭을 종래보다 줄일 수 있어 미세 패턴으로 형성가능하다. 이에 따라, 미세 패턴으로 형성된 공통 전극 및 화소 전극에 의해 공통 전극 및 화소 전극 상의 액정이 비구동되는 영역이 줄어들어 개구율이 향상된다.
도 1은 본 발명에 따른 박막트랜지스터 기판을 나타내는 평면도이다.
도 2는 도 1에서 선"Ⅰ-Ⅰ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 3a 및 도 3b는 도 1 및 도 2에 도시된 제1 도전 패턴, 반도체 패턴 및 제2 도전 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b는 도 1 및 도 2에 도시된 컨택홀을 가지는 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b는 도 1 및 도 2에 도시된 제3 도전 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 6a 내지 도 6d는 도 5a 및 도 5b에 도시된 제3 도전 패턴의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 7a ~ 7e는 헤이즈층의 모습을 나타낸 사진이며, 도 7f는 본 발명의 헤이즈층과의 비교를 위한 일반적인 ITO층의 표면을 나타낸 사진이다.
도 8a ~ 8b는 수소 플라즈마 처리의 조건에 따라 헤이즈층의 엠보 및 식각선폭의 임계치수를 측정한 실험 결과이다.
도 9는 헤이즈층의 엠보에 따라 형성되는 식각선폭을 측정한 실험 결과이다.
도 10은 헤이즈층의 식각선폭의 재현성을 평가한 실험 결과이다.
도 11a ~ 11c는 헤이즈층의 상부의 액체의 접촉각을 측정한 사진이며, 도 11d는 본 발명의 헤이즈층과의 비교를 위한 일반적인 ITO층 상부의 접촉각을 측정한 사진이다.
도 12a ~ 12b는 식각된 패턴의 모습을 나타낸 사진이다.
도 13a ~ 13b는 수소 플라즈마 처리 후의 헤이즈층과 어닐링공정 후의 헤이즈층을 비교하기 위한 사진이다.
도 14는 수소 플라즈마 처리에 따른 헤이즈층의 성분비를 측정한 실험 결과이다. 도 15는 기존의 ITO의 투과율과 본 발명의 실시예에 따른 헤이즈층의 투과율을 비교하기 위한 실험 결과이다.
도 16은 기존의 ITO의 면저항과 본 발명의 실시예에 따른 헤이즈층의 면저항을 비교하기 위한 실험 결과이다.
이하, 첨부된 도면 및 실시예를 통해 본 발명의 실시예를 구체적으로 살펴보면 다음과 같다.
- 제 1 실시예
도 1 및 도 2는 본 발명에 따른 박막트랜지스터 기판을 나타내는 평면도 및 단면도이다.
도 1 및 도 2에 도시된 박막트랜지스터 기판은 기판(101) 위에 게이트 절연 막(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부에 인접한 박막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(122) 및 화소 전극(122)과 수평 전계를 이루는 공통 전극(124)을 구비한다.
박막 트랜지스터는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 전극(106)과, 소스 전극(108)과, 드레인 전극(110)과, 활성층(114)과, 오믹 접촉층(116)을 구비한다.
게이트 전극(106)은 게이트 라인(102)으로부터의 스캔 신호가 공급되도록 게이트 라인(102)과 접속된다. 소스 전극(108)은 데이터 라인(104)으로부터의 화소 신호가 공급되도록 데이터 라인(104)과 접속된다. 드레인 전극(110)은 소스 전극(108)과 활성층(114)을 사이에 두고 대향하게 위치하여 화소 전극(122)과 접속된다. 이러한 드레인 전극(110)은 데이터 라인(104)으로부터의 화소 신호를 화소 전극(122)에 공급한다. 활성층(114)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성한다. 오믹 접촉층(116)은 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위하여 활성층(114) 상에 형성되어 소스 및 드레인 전극(108,110) 각각과 활성층(114) 사이의 전기 접촉 저항을 감소시키는 역할을 한다.
게이트 라인(102)과 데이터 라인(104)의 교차로 정의된 화소 영역에는 화소 전극(122)이 형성된다. 화소 전극(122)은 박막트랜지스터의 드레인 전극(110)과 컨택홀(120)을 통해 접속됨으로써 화소 전극(122)에는 박막트랜지스터를 통해 데이터 라인(104)으로부터의 화소 신호가 공급된다.
이러한 화소 전극(122)은 게이트 라인(102)과 나란한 화소 수평부(122a)와, 화소 수평부(122a)에서 수직 방향으로 신장된 화소 수직부(122b)를 구비한다.
공통 전극(124)은 화소 전극(122)과 동일 평면 상에 동일 재질로 형성되거나 화소 전극(122)과 다른 평면 상에 다른 재질 또는 같은 재질로 형성된다. 본 발명에서는, 공통 전극(124)이 화소 전극(122)과 동일한 평면인 보호막(118) 상에 동일 재질인 투명 도전막으로 형성되는 경우를 예로 들어 설명하기로 한다.
이러한 공통 전극(124)은 공통 라인(132)과 접속되어 공통 라인(132)을 통해 공통 전압이 공급된다. 이에 따라, 화소 전압 신호가 공급된 화소 전극(122)과 공통 전압이 공급된 공통 전극(124) 사이에 수평 전계를 형성한다. 이 수평 전계에 의해 박막트랜지스터 기판과 컬러필터 기판(도시하지 않음) 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 서브 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
본 발명에 따른 화소 전극(122) 및 공통 전극(124)은 투명 도전층(126a)과, 그 투명 도전층(126a) 상에 형성되는 헤이즈층(126b)으로 이루어진다. 이 때, 헤이즈층(126b)은 투명 도전층(126a)보다 식각 속도가 빠르도록 투명 도전층(126a)보다 밀도가 낮게 형성된다.
또한, 화소 전극(122) 및 공통 전극(124)은 정방향 사선 테이퍼를 이루도록 형성되며 약 1~2㎛의 선폭을 가지도록 형성되어 공통 전극(124) 및 화소 전극(122) 상의 액정이 비구동되는 영역이 줄어들어 개구율이 향상된다.
이하에서는 도 1 및 도 2에 도시된 본 발명에 따른 박막트랜지스터 기판의 제조 방법을 예로 들어 설명하기로 한다.
도 3a 및 도 3b를 참조하면, 하부 기판(101) 상에 게이트 라인(102) 및 게이트 전극(106)을 포함하는 제1 도전 패턴과, 활성층(114) 및 오믹 접촉층(116)는 반도체 패턴과, 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)을 포함하는 제2 도전 패턴이 형성된다.
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 순차적으로 형성된다. 여기서, 게이트 금속층은 알루미늄계 금속(Al, AlNd), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)등과 같은 금속으로 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102) 및 게이트 전극(106)을 포함하는 제1 도전 패턴이 형성된다.
그런 다음, 제1 도전 패턴이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112)이 형성된 기판(101) 상에 비정질 실리콘층과 불순물이 주입된 비정질 실리콘층(n+ 또는 p+)이 순차적으로 형성된다. 이어서, 비정질 실리콘층 및 불순물이 주입된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
그런 다음, 반도체 패턴(114,116)이 형성된 하부기판(101) 상에 소스/드레인 금속층이 증착된 다음 포토리소그래피 공정으로 패터닝됨으로써 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)을 포함하는 제2 도전 패턴이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이용하여 소스 전극(108) 및 드레인 전극(110) 사이의 오믹 접촉층(116)이 제거됨으로써 활성층(114)의 채널 영역이 노출된다. 한편, 반도체패턴 및 제2 도전 패턴은 슬릿 마스크 또는 회절 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 동시에 형성될 수도 있다.
도 4a 및 도 4b를 참조하면, 제2 도전 패턴이 형성된 하부 기판(101) 상에 컨택홀(120)을 가지는 보호막(118)이 형성된다.
구체적으로, 제2 도전 패턴이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질 또는 BCB 등의 유기 절연 물질이 전면 형성됨으로써 보호막(118)이 형성된다. 그런 다음, 보호막(118)을 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 드레인 전극(110)을 노출시키는 컨택홀(120)이 형성된다.
도 5a 및 도 5b를 참조하면, 보호막(118)이 형성된 기판(101) 상에 화소 전극(122) 및 공통 전극(124)을 포함하는 제3 도전 패턴이 형성된다.
구체적으로, 보호막(118)이 형성된 기판(101) 상에 도 6a에 도시된 바와 같이 스퍼터링 방법 등의 증착 방법을 통해 투명 도전층(126a)이 형성된다. 투명 도전층(126a)으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다. 이어서, 도 6b에 도시된 바와 같이 투명 도전층(126a) 전면을 수소 플라즈마 처리한다. 이에 따라, 투명 도전층(126a)의 주성분인 산화인듐(In2O3)과 수소 플라즈마가 반응함으로써 화학식 1 내지 3과 같이 산화인듐(In2O3)이 환원되어 투명 도전층(126a) 전면 상에 헤이즈층(126b)이 형성된다.
[화학식 1]
In2O3+3H=2In+3H2O
[화학식 2]
In2O3+H2=2InO+H2O
[화학식 3]
In2O3+2H2=2InO+2H2O
그런 다음, 헤이즈층(126b) 상에 포토레지스트가 도포된 후 노광 및 현상 공정을 포함하는 포토리소그래피 공정으로 패터닝됨으로써 도 6c에 도시된 바와 같이 포토레지스트 패턴(128)이 형성된다. 이 포토레지스트 패턴(128)을 마스크로 이용한 식각 공정으로 투명 도전층(126a) 및 헤이즈층(126b)이 식각된다. 이 때, 헤이즈층(126b)은 투명 도전층(126a) 전면 상에 형성됨으로써 헤이즈층(126b)의 상부면 뿐만 아니라 측면도 식각액의 침투경로로 이용되므로 투명 도전층(126a)의 상부면이 식각액의 침투경로로 이용된 종래에 비해 식각속도가 빨라진다. 또한, 헤이즈층(126b)의 밀도는 투명 도전층(126a)의 밀도보다 낮기 때문에 헤이즈층(126b)은 투명 도전층(126a)보다 식각액과의 반응 속도가 더 빨라진다. 한편, 수소 플라즈마의 강도를 조절하면, 헤이즈층(126b)의 밀도를 조절할 수 있어 헤이즈층(126b) 및 투명 도전층(126a)의 식각 선폭을 조절할 수 있다.
이에 따라, 헤이즈층(126b)은 포토레지스트 패턴(128)의 선폭보다 좁은 선폭을 가지도록 식각되고, 그 헤이즈층(126b) 하부에 위치하는 투명 도전층(126a)은 헤이즈층(126b)을 마스크로 이용하여 식각됨으로써 종래 투명 도전층에 비해 좁은 선폭을 가지도록 식각된다. 즉, 포토레지스트 패턴의 끝단과 투명 도전층(126a)의 끝단 사이의 식각 선폭(EW)이 종래보다 넓어지며 순차적으로 적층된 투명 도전층(126a) 및 헤이즈층(126b)은 정방향 사선 테이퍼를 이루도록 형성된다. 이에 따라, 도 6d에 도시된 바와 같이 정방향 사선 테이퍼로 형성되는 투명 도전층(126a) 및 헤이즈층(126b)으로 이루어진 공통 전극(124) 및 화소 전극(122)을 포함하는 제3 도전 패턴이 형성된다. 이러한 공통 전극(124) 및 화소 전극(122)의 선폭은 종래 공통 전극 및 화소 전극의 선폭보다 작게 형성된다. 예를 들어, 공통 전극(124) 및 화소 전극(122)의 선폭은 약 1~2㎛로 형성된다. 이에 따라, 공통 전극(124) 및 화소 전극(122) 상의 액정이 비구동되는 영역이 줄어들어 개구영역이 증가함으로써 투과율 및 개구율이 향상된다.
그런 다음, 제3 도전 패턴이 형성된 하부 기판(101)을 어닐링함으로써 헤이즈층(126b)에 의해 감소되었던 공통 전극(124) 및 화소 전극(122)의 투과율은 증착 상태일 때보다 높은 수준으로 복원된다.
- 제 2 실시예
도 7a ~ 7e는 헤이즈층의 모습을 나타낸 사진이며, 도 7f는 본 발명의 헤이즈층과의 비교를 위한 일반적인 ITO층의 표면을 나타낸 사진이다.
여기서, 도 7a 내지 도 7e는 수소 플라즈마 처리의 조건에 따라 다양한 엠보형상을 나타낸 사진이며, 도 7f는 수소 플라즈마 처리를 하지 않은 일반적인 ITO의 사진으로, 본 발명의 실시예에 따른 헤이즈층과 비교를 위한 사진이다.
도 7a ~ 7e에 도시한 바와 같이, 보호막(도 6d의 118) 상에 화소전극(도 6d의 122) 및 공통전극(도 6d의 124)을 포함하는 제 3 도전패턴이 수소 플라즈마 처리를 통해 헤이즈층(도 6d의 126b)을 이루어지게 되는데, 헤이즈층(도 6d의 126b)의 표면은 인듐(indium) 성분의 엠보(embo)가 형성된다.
즉, 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등으로 이루어지는 제 3 도전패턴은 수소 플라즈마 처리를 통해, 제 3 도전패턴의 인듐(indium)이 환원됨에 따라, 헤이즈성분을 갖는 헤이즈층(도 6d의 126b)을 형성하게 되며, 표면에는 인듐(indium) 성분의 엠보가 형성되는 것이다. 이러한 헤이즈층(도 6d의 126b)은 엠보의 크기 및 밀도 등의 조절을 통해 헤이즈층(도 6d의 126b) 자체의 표면적이 증가함에 따라, 밀도가 조절된다. 따라서, 헤이즈층(도 6d의 126b)의 밀도를 투명 도전층(도 6d의 126a)의 밀도보다 낮게 형성하여, 헤이즈층(도 6d의 126b)이 투명 도전층(도 6d의 126a)에 비해 식각액과의 반응속도를 더욱 빠르게 형성할 수 있다.
즉, 헤이즈층(도 6d의 126b)의 엠보에 따라, 헤이즈층(도 6d의 126b) 및 투명 도전층(도 6d의 126a)의 식각선폭을 조절할 수 있는 것이다.
따라서, 헤이즈층(도 6d의 126b)이 포토레지스트 패턴(도 6c의 128)의 선폭보다 좁은 선폭을 가지도록 식각하고, 헤이즈층(도 6d의 126b) 하부에 위치하는 투명 도전층(도 6d의 126a)은 헤이즈층(도 6d의 126b)을 마스크로 이용하여 식각되도록 함으로써, 얇은 선폭을 갖는 투명 도전층(도 6d의 126a)을 형성할 수 있는 것이다.
이때, 헤이즈층(도 6d의 126b)의 엠보의 크기 및 밀도 등은 수소 플라즈마 처리의 조건을 달리함으로써 조절할 수 있다. 도 8a ~ 8b는 수소 플라즈마 처리의 조건에 따라 헤이즈층의 엠보 및 식각선폭의 임계치수를 측정한 실험 결과이다.
여기서, 도 8a는 제 3 도전패턴에 수소 플라즈마 처리를 하는 과정에서, 수소를 공급하는 압력을 각각 150mT, 200mT, 250mT로 조건을 달리하고, 전원의 세기를 500W, 800W, 1000W으로 조건을 달리하여, 헤이즈층(도 6d의 126b)을 형성하였다.
도 8a를 참조하면, 수소 플라즈마 처리를 하는 과정에서, 수소를 공급하는 압력(press)과 전원의 세기를 달리할 경우, 헤이즈층(도 6d의 126b)의 엠보의 크기가 달라지는 것을 확인할 수 있다.
즉, 헤이즈층(도 6d의 126b)의 엠보는 수소 플라즈마 처리를 하는 과정에서, 전원이 증가할 경우 엠보의 크기가 작고 조밀하게 되며, 수소를 공급하는 압력을 증가할 경우에도 엠보의 크기가 작고 조밀하게 형성된다.
따라서, 수소 플라즈마 처리를 통해 헤이즈층(도 6d의 126b)의 엠보의 크기 및 밀도 등을 조절할 수 있다.
그리고, 도 8b를 참조하면 제 3 도전패턴에 수소 플라즈마 처리를 하는 과정에서, 수소를 공급하는 압력(press)과 전원의 세기 그리고 수소의 유량을 달리할 경우, 완성된 식각선폭의 임계치수의 값이 달라지는 것을 확인할 수 있다.
특히, 헤이즈층(도 6d의 126b)의 완성된 식각선폭은 전원의 세기에 따라 임계치수 값의 편차가 크게 발생하게 되는 것을 확인할 수 있으며, 수소를 공급하는 압력이 100mT 이상부터 압력이 증가할수록 식각선폭의 임계치수 값의 편차가 크게 발생하는 것을 확인할 수 있다.
이는, 식각선폭의 임계치수 값이 전원과 압력에 의해 가장 큰 영향을 받는 것을 의미한다.
이때, 전원의 세기가 커질수록 그리고 수소를 공급하는 압력이 커질수록 식각선폭의 임계치수 값이 줄어드는 것을 확인할 수 있는데, 즉, 헤이즈층(도 6d의 126b)을 형성하는 과정에서, 전원을 높게 설계하고 수소의 압력을 100mT 이상의 높은 압력으로 공급함으로써, 헤이즈층(도 6d의 126b)을 식각하여 선폭을 형성하는 과정에서 식각선폭의 임계치수를 작게 형성할 수 있는 것이다.
즉, 헤이즈층(도 6d의 126b)을 형성하는 과정에서 수소 플라즈마 처리 조건에 따라 헤이즈층(도 6d의 126b)의 식각선폭 또한 조절할 수 있는 것이다.
이는, 헤이즈층(도 6d의 126b)에 형성되는 엠보에 따라 조절되는 것으로, 헤이즈층(도 6d의 126b)의 엠보가 균일하며, 엠보의 크기가 작고 조밀할수록 헤이즈층(도 6d의 126b)의 식각선폭을 정밀하게 제어할 수 있다.
이때, 엠보의 직경은 0보다 크며 투명 도전층(도 6d의 126a)의 두께 보다 같거나 작도록 형성하는 것이 바람직하다.
즉, 첨부한 도 9와 아래 표(1)은 헤이즈층의 엠보에 따라 형성되는 식각선폭을 측정한 실험 결과이다.
Figure 112011079349862-pat00001
여기서, 포토레지스트 패턴(도 6c의 128)의 선폭이 3.71um일 경우, 도 7f의 일반적인 ITO층은 3.31um의 선폭을 갖도록 형성할 수 있으나, 본 발명의 실시예와 같이 ITO층에 수소 플라즈마 처리를 통해 헤이즈층(도 6d의 126b)을 형성함으로써, 헤이즈층(도 6d의 126b) 하부에 위치하는 투명 도전층(도 6d의 126a)이 헤이즈층(도 6d의 126b)을 마스크로 식각됨으로써, 포토레지스트 패턴(도 6c의 128)의 선폭이 3.71um일 경우 1.06 ~ 2.49um의 선폭을 갖도록 형성할 수 있음을 확인할 수 있다.
이때, 임계치수의 편차(critical dimension bias)가 클 경우, 원하는 선폭을 갖도록 형성하기 어려우므로, 임계치수의 편차는 포토레지스트 패턴(도 6c의 128) 선폭의 편차와 일반적인 ITO 선폭의 편차와 유사한 0.36 ~ 0.64 내에 위치하도록 하는 것이 바람직하다.
따라서, 가장 바람직한 헤이즈층(도 6d의 126b)의 엠보는 도 7d와 도 7e와 같이 엠보가 균일하며, 엠보의 크기가 작고 조밀하게 형성하는 것이 바람직하다.
도 10은 헤이즈층의 식각선폭의 재현성을 평가한 실험 결과이다.
도시한 바와 같이, 헤이즈층(도 6d의 126b)을 롯투롯(lot to lot) 방식으로 식각하여도, 균일한 식각선폭을 갖도록 형성할 수 있는 것을 확인할 수 있다.
그리고, 헤이즈층(도 6d의 126b)은 일반적인 ITO에 비해 좁은 식각선폭을 갖도록 식각되는 것을 확인할 수 있다.
이때, 이러한 헤이즈층(도 6d의 126b)은 표면이 엠보를 이룸에도, 헤이즈층(도 6d의 126b) 상부에 형성되는 배향막 등을 형성하는 과정에서, 헤이즈층(도 6d의 126b) 상부로 배향막이 균일하게 도포되도록 할 수 있다.
이는 헤이즈층(도 6d의 126b)의 엠보가 균일하며, 엠보의 크기가 작고 조밀하게 형성함으로써 가능하다.
도 11a ~ 11c는 헤이즈층의 상부의 액체의 접촉각을 측정한 사진이며, 도 11d는 본 발명의 헤이즈층과의 비교를 위한 일반적인 ITO층 상부의 접촉각을 측정한 사진이다.
설명에 앞서, 도 11a의 헤이즈층(도 6d의 126b)은 제 3 도전패턴에 수소 플라즈마 처리 즉, 수소의 압력을 50mT로 공급하고, 전원의 세기를 300W 그리고, 수소의 유량을 50sccm으로 30초간 공급하여 형성된 형성하였다.
그리고, 도 11b의 헤이즈층(도 6d의 126b)은 수소의 압력을 100mT로 공급하고, 전원의 세기를 500W 그리고, 수소의 유량을 100sccm으로 30초간 공급하여 형성하였으며, 도 11c의 헤이즈층(도 6d의 126b)은 수소의 압력을 200mT로 공급하고, 전원의 세기를 800W 그리고, 수소의 유량을 100sccm으로 30초간 공급하여 형성하였다.
도 11a ~ 11d를 참조하면, 도 11d는 포토레지스트 패턴(도 6c의 128)을 스트립한 후, DI워터를 통해 세정을 진행한 후의 ITO 상부에 잔존하는 DI워터의 접촉각을 측정한 실험 결과로, DI워터와 ITO 사이의 접촉각이 24도를 이루게 되는 것을 확인할 수 있다.
그리고, 도 11a의 헤이즈층(도 6d의 126b)과 DI워터 사이의 접촉각은 20도를 이루며, 도 11b의 헤이즈층(도 6d의 126b)과 DI워터 사이의 접촉각은 21도를 이루게 되는 것을 확인할 수 있다. 그리고, 도 11c의 헤이즈층(도 6d의 126b)과 DI워터 사이의 접촉각은 22도를 이루게 되는 것을 확인할 수 있다.
즉, 헤이즈층(도 6d의 126b)은 표면에 엠보가 형성되어, 식각속도가 투명 도전층에 비해 빨라, 헤이즈층(도 6d의 126b)을 마스크로 하여 투명 도전층(도 6d의 126a)을 식각함으로써, 투명 도전층(도 6d의 126a)을 기존에 비해 보다 좁은 선폭을 갖도록 식각할 수 있으면서도, 엠보가 균일하며, 엠보의 크기가 작고 조밀하게 형성함으로써, 헤이즈층(도 6d의 126b)이 일반적인 ITO와 유사한 계면을 갖게 됨을 확인할 수 있다.
따라서, 헤이즈층(도 6d의 126b) 상에 배향막을 형성하는 과정에서, 배향막의 퍼짐에 헤이즈층(도 6d의 126b)이 아무런 영향을 미치지 않게 된다.
이때, 도 12a와 12b에 도시한 바와 같이 헤이즈층(도 6d의 126b)을 식각하는 과정에서 헤이즈층(도 6d의 126b)은 테이퍼 형성을 이루게 되고, 이러한 헤이즈층(도 6d의 126b)을 마스크로 하여 식각하는 투명 도전층(도 6d의 126a) 또한 테이퍼 형상을 이루게 된다.
이와 같이, 패턴이 테이퍼를 이룸으로써, 화소전극(도 6d의 122)과 공통전극(도 6d의 124) 사이에 걸리는 전계가 더욱 넓은 범위에 걸쳐 형성됨으로써, 보다 강한 전계를 형성할 수 있어 액정 구동을 보다 수월하게 진행할 수 있다.
또한, 헤이즈층(도 6d의 126b)을 식각하는 과정에서 투명 도전층(도 6d의 126a)의 테일이 형성될 수 있는데, 투명 도전층(도 6d의 126a)의 테일이 형성될 경우 투과율을 증가시키게 되는 효과를 갖게 된다.
도 13a ~ 13b는 수소 플라즈마 처리 후의 헤이즈층과 어닐링공정 후의 헤이즈층을 비교하기 위한 사진이다.
사진을 참조하면, 수소 플라즈마 처리를 하여, 표면에 인듐(indium) 성분에 의해 엠보가 형성된 헤이즈층(도 6d의 126b)은 어닐링공정을 진행하여도 표면 변화가 없는 것을 확인할 수 있다.
즉, 어닐링공정후 헤이즈층(도 6d의 126b)의 성분 차가 발생하지 않는 것이다.
그리고, 헤이즈층(도 6d의 126b)은 어닐링공정 후 표면의 변화가 없는데도 불구하고, 일반적인 ITO와 동일한 재료 성분비를 유지하게 된다.
도 14는 수소 플라즈마 처리에 따른 헤이즈층의 성분비를 측정한 실험 결과이다.
#1 ~ #5는 수소 플라즈마 처리를 진행함에 따라 인듐(indium) 대비 산소(oxygen)의 비율을 측정한 실험 결과이며, #6 ~ #10은 어닐링공정 후의 인듐(indium) 대비 산소(oxygen)의 비율을 측정한 실험 결과이다.
그래프를 참조하면, 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등으로 이루어지는 제 3 도전패턴은 인듐(indium) 대비 산소(oxygen)의 비율이 0.98이였으나, 전원을 300W 에서 1000W로 증가하면서 수소 플라즈마 처리를 진행하여 제 3 도전패턴의 인듐(indium)이 환원되도록 함으로써, 인듐(indium) 대비 산소(oxygen)의 비율이 작아지게 되는 것을 확인할 수 있다.
즉, 일반적인 ITO의 인듐(indium) 대비 산소(oxygen)의 비율은 0.98일 경우, 수소 플라즈마 처리를 통해 0.75까지 낮아지게 되는 것을 확인할 수 있다.
따라서, 제 3 도전패턴은 투과율이 감소되어 헤이즈층(도 6d의 126b)을 이루게 되고, 이러한 헤이즈층(도 6d의 126b)이 투명 도전층(도 6d의 126a)에 비해 식각액과의 반응속도를 더욱 빠르게 형성할 수 있다.
그리고, 이러한 헤이즈층(도 6d의 126b)의 성분변화는 헤이즈층(도 6d의 126b)이 다시 투명하게 변화하는 과정에서 기존과 유사한 수준을 갖게 된다. 즉, 헤이즈층(도 6d의 126b)은 어닐링공정을 통해 인듐(indium) 대비 산소(oxygen)의 비율이 일반적인 ITO와 유사한 값을 갖게 되는 것을 확인할 수 있다.
따라서, 헤이즈층(도 6d의 126b)은 어닐링공정 후 표면의 변화가 없는데도 불구하고, 일반적인 ITO와 동일한 재료 성분비를 유지하게 되는 것이다. 그리고, 수소 플라즈마 처리를 통해 헤이즈층(도 6d의 126b)의 투과율이 감소하게 되는데, 이러한 투과율 감소 또한 헤이즈층(도 6d의 126b)이 다시 투명하게 변화하는 과정에서 기존과 동일하거나 그보다 향상된 수준으로 증가하게 된다.
도 15와 표(2)는 기존의 ITO의 투과율과 본 발명의 실시예에 따른 헤이즈층의 투과율을 비교하기 위한 실험 결과이다.
여기서, #1 ~ #10은 본 발명의 실시예에 따라 헤이즈층(도 6d의 126b)의 투과율을 측정한 실험 결과이며, #11은 몰리티타늄(MoTi)과 ITO로 이루어지는 금속층의 투과율을 측정한 실험 결과로, 이때 #11은 본 발명의 헤이즈층(도 6d의 126b)의 인듐(indium)성분의 엠보와 몰리티타늄(MoTi)이 서로 대응되어 비교하기 위한 것이다.
그리고, #1 ~ #3은 수소 플라즈마 처리를 진행하는 과정에서, 수소의 압력을 150mT로 공급하였으며, #4 ~ #6은 200mT로 공급하였으며, #7 ~ #10은 250mT로 수소의 압력을 공급하여 수소 플라즈마 처리를 하였다.
Figure 112011079349862-pat00002
여기서, i-line(365nm)과 h-line(405nm) 그리고 g-line(436nm)은 노광을 진행하는 과정에서 사용되는 광의 파장이다.
표(2)와 그래프를 참조하면, ITO에 비해 수소 플라즈마 처리를 한 헤이즈층(도 6d의 126b)의 투과율이 낮은 것을 확인할 수 있다.
이를 통해, 척에 의해 반사되는 빛의 반사율을 낮출 수 있어, 척 얼룩이 발생하는 것을 방지할 수 있다.
이에 대해 좀더 자세히 살펴보면, 포토리소그래피 공정은 감광막 도포, 노광, 현상 및 식각단계를 거쳐 진행된다. 특히, 노광공정은 광을 선택적으로 차단하는 마스크와 광을 조사하는 노광기를 사용하게 된다.
즉, 패턴을 형성하고자 하는 기판 상에 식각대상층을 형성하고, 그 상부에 포토레지스트를 도포한 후, 기판을 노광기에 로딩한다.
그리고, 기판과 마스크를 얼라인 한 후, 마스크를 통해 포토레지스트 패턴(도 6c의 128) 상에 빛을 조사하게 된다. 이때, 노광 중에 얼라인(align)이 틀어지지 않도록 기판을 고정시켜주기 위해서 척(chuck)이 사용되며, 기판은 척 위에 올려지게 된다.
특히, 식각대상층이 ITO와 같은 투명한 금속층으로 이루어지는 화소전극(도 6d의 122) 및 공통전극(도 6d의 124)일 경우 패턴을 형성하기 위해 노광 공정을 진행할 경우, 투명한 식각대상층에 의해 포토레지스트 도포 후, 노광공정시 조사된 빛은 기판을 투과한 후, 척에 의해 반사되어 빛이 포토레지스트 패턴(도 6c의 128)을 두 번 통과하게 된다.
따라서, 포토레지스트 패턴(도 6c의 128)은 척에 의해 반사된 빛이 의도하지 않은 영역까지 포토레지스트 패턴(도 6c의 128)을 노광시켜, 결과적으로 식각대상층의 패턴 불량을 야기하게 된다.
이러한 노광 불량에 의해서 화소전극(도 6d의 122) 과 공통전극(도 6d의 124) 중 적어도 하나는 폭이 균일하지 못하게 되며 불균일 영역에서는 다른 영역에 비하여 전계의 세기가 달라져 화면상에 얼룩을 발생시키게 된다. 이와 같이, 척에 의해서 발생되는 얼룩을 척 얼룩이라하며, 이는 노광공정시 척에 의한 빛의 반사로부터 기인하기 때문이다.
이때, 본 발명의 식각대상층인 제 3 도전패턴에 수소 플라즈마 처리를 함으로써, 제 3 도전패턴의 투과율이 감소되어, 노광공정시 척에 의해 빛의 반사가 이루어지는 것을 방지할 수 있어, 결과적으로 척 얼룩이 발생하는 것을 방지하게 되는 것이다.
그리고, 헤이즈층(도 6d의 126b)은 수소 플라즈마 처리 한 후 어닐링공정을 진행함으로써, 투과율이 향상되는 것을 확인할 수 있다.
특히, 헤이즈층(도 6d의 126b)은 일반적인 ITO에 비해 투과율이 더욱 높게 측정되는 것을 확인할 수 있다.
따라서, 본 발명은 화소전극(도 6d의 122)과 공통전극(도 6d의 124)이 투명한 금속층으로 이루어짐으로써 노광공정시 발생되는 척 얼룩을 방지하면서도 종래와 동일한 수준의 개구율을 갖게 되는 것이다.
또한, 수소 플라즈마 처리를 한 헤이즈층(도 6d의 126b)은 일반적인 ITO에 비해 투과율이 더욱 향상됨으로써, 휘도를 더욱 향상시킬 수 있다.
그리고, 몰리티타늄(MoTi)과 ITO로 이루어지는 금속층의 경우에는 헤이즈층(도 6d의 126b)에 비해 투과율이 더욱 낮은 것을 확인할 수 있으나, 몰리티타늄(MoTi)과 ITO로 이루어지는 금속층의 경우에는 어닐링공정을 진행하여도 투과율이 향상되지 않음으로써, 화소전극(도 6d의 122) 및 공통전극(도 6d의 124)에 적용하기 어려운 실정이다.
그리고, 수소 플라즈마 처리를 통해 헤이즈층(도 6d의 126b)의 면저항이 증가하게 되는데, 이러한 면저항 증가 또한 헤이즈층(도 6d의 126b)이 다시 투명하게 변화하는 과정에서 기존과 동일한 수준으로 감소하게 된다.
도 16은 기존의 ITO의 면저항과 본 발명의 실시예에 따른 헤이즈층의 면저항을 비교하기 위한 실험 결과이다.
이때, #1 ~ #10은 본 발명의 실시예에 따라 헤이즈층(도 6d의 126b)의 면저항을 측정한 실험 결과이며, #1 ~ #3은 수소 플라즈마 처리를 진행하는 과정에서, 수소의 압력을 150mT로 공급하였으며, #4 ~ #6은 200mT로 공급하였으며, #7 ~ #10은 250mT로 수소의 압력을 공급하여 수소 플라즈마 처리를 하였다.
그래프를 참조하면, ITO에 비해 수소 플라즈마 처리를 한 헤이즈층(도 6d의 126b)의 면저항이 더욱 높은 것을 확인할 수 있다.
그리고, 수소 플라즈마 처리를 한 헤이즈층(도 6d의 126b)은 어닐링공정을 진행함으로써, 면저항이 감소되는 것을 확인할 수 있다.
전술한 바와 같이, 본 발명은 투명 도전층(도 6d의 126a) 상에 투명 도전층보다 식각속도가 빠른 헤이즈층(도 6d의 126b)을 형성함으로써, 투명 도전층(도 6d의 126a) 및 헤이즈층(도 6d의 126b)으로 이루어진 공통전극(도 6d의 124) 및 화소전극(도 6d의 122)의 선폭을 종래보다 줄일 수 있어 미세 패턴을 형성할 수 있다. 이에 따라, 미세 패턴으로 형성된 공통전극(도 6d의 124) 및 화소전극(도 6d의 122)에 의해 공통전극(도 6d의 124) 및 화소전극(도 6d의 122) 상의 액정이 비구동되는 영역이 줄어들어 개구율이 향상된다.
또한, 헤이즈층(도 6d의 126b)을 통해 투명 도전층(도 6d의 126a)의 빛의 투과율을 낮춤으로써, 노광 공정시 척 얼룩이 발생하는 것을 방지할 수 있다.
한편, 본 발명은 공통전극(도 6d의 124) 및 화소전극(도 6d의 122)을 가지는 수평 전계 인가형 박막트랜지스터 기판을 예로 들어 설명하였지만 이외에도 미세 선폭을 가지는 박막 패턴이 요구되는 장치에 모두 적용가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
122 : 화소 전극 124 : 공통 전극
126a : 투명 도전층 126b : 헤이즈층

Claims (13)

  1. 기판 상에 투명 도전층을 형성하는 단계와;
    상기 투명 도전층을 수소 플라즈마 처리하여 상기 투명 도전층 상에 헤이즈층을 형성하는 단계와;
    상기 헤이즈층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 이용하여 상기 포토레지스트 패턴에 의해 노출된 상기 헤이즈층을 식각하여 헤이즈패턴을 형성하는 단계와;
    상기 헤이즈패턴을 마스크로 이용하여, 상기 헤이즈패턴 하부로 위치하는 상기 투명 도전층을 식각하여 상기 헤이즈패턴과 투명 도전패턴으로 이루어지는 공통전극 및 화소전극 중 적어도 어느 하나를 형성하는 단계
    를 포함하며, 상기 투명 도전패턴은 상기 기판을 향할수록 그 폭이 넓어지도록 측면이 사선 테이퍼를 이루며,
    상기 헤이즈패턴은 상기 투명 도전패턴에 비해 좁은 폭을 가지며, 상기 기판을 향할수록 그 폭이 넓어지도록 상기 투명 도전패턴의 측면으로부터 연장되는 측면이 사선 테이퍼를 이루며,
    상기 헤이즈층의 밀도는 상기 투명 도전층의 밀도보다 낮아,
    상기 헤이즈층의 식각 속도는 상기 투명 도전층의 식각 속도보다 빠른 박막트랜지스터 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 헤이즈패턴의 임계치수의 편차(critical dimension bias)는 0.36 ~ 0.64인 박막트랜지스터의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 헤이즈층 및 상기 투명 도전층을 식각한 후 상기 기판을 어닐링처리하는 단계를 더 포함하며,
    상기 어닐링처리를 통해 상기 헤이즈패턴은 투명하게 변화되는 박막트랜지스터 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 화소 전극 및 공통 전극 중 적어도 어느 하나의 선폭은 1~2㎛인 박막트랜지스터 기판의 제조 방법.
  6. 기판 상에 형성되는 박막트랜지스터와;
    상기 박막트랜지스터와 접속되는 화소 전극과;
    상기 화소 전극과 수평 전계를 이루는 공통 전극을 구비하며,
    상기 화소 전극 및 공통 전극 중 적어도 어느 하나는
    투명 도전패턴과;
    상기 투명 도전패턴 상에 헤이즈패턴이 구비되며,
    상기 투명 도전패턴은 상기 기판을 향할수록 그 폭이 넓어지도록 측면이 사선 테이퍼를 이루며,
    상기 헤이즈패턴은 상기 투명 도전패턴에 비해 좁은 폭을 가지며, 상기 기판을 향할수록 그 폭이 넓어지도록 상기 투명 도전패턴의 측면으로부터 연장되는 측면이 사선 테이퍼를 이루며,
    상기 헤이즈패턴의 밀도는 상기 투명 도전패턴의 밀도에 비해 낮은 박막트랜지스터 기판.
  7. 제 6 항에 있어서,
    상기 헤이즈패턴은 표면이 엠보를 이루며,
    상기 헤이즈패턴의 밀도는 상기 엠보의 크기 및 밀도에 의해 조절되는 박막트랜지스터 기판.
  8. 제 6 항에 있어서,
    상기 화소 전극 및 공통 전극 중 적어도 어느 하나의 선폭은 1~2㎛인 것을 특징으로 하는 박막트랜지스터 기판.
  9. 제 1 항에 있어서,
    상기 헤이즈층은 표면이 엠보를 이루며, 상기 헤이즈층의 밀도는 상기 엠보의 크기 및 밀도에 의해 조절되는 박막트랜지스터 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 엠보의 직경은 0보다 크며 상기 투명 도전층의 두께 보다 같거나 작은 박막트랜지스터 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 엠보의 직경은 0보다 크며 상기 투명 도전패턴의 두께 보다 같거나 작은 박막트랜지스터 기판.

  12. 제 4 항에 있어서,
    상기 어닐링처리를 통해 상기 헤이즈패턴이 투명하게 변화되는 과정에서, 상기 헤이즈패턴에 비해 투과율이 향상되고, 면저항이 낮아지게 되며, 인듐(indium) 대비 산소(oxygen)의 성분비가 상승하게 되는 박막트랜지스터 기판의 제조 방법.
  13. 제 6 항에 있어서,
    상기 헤이즈패턴의 임계치수의 편차(critical dimension bias)는 0.36 ~ 0.64인 박막트랜지스터 기판.

KR1020110103612A 2010-12-30 2011-10-11 박막트랜지스터 기판 및 그 제조 방법 KR101870816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100138599 2010-12-30
KR20100138599 2010-12-30

Publications (2)

Publication Number Publication Date
KR20120078575A KR20120078575A (ko) 2012-07-10
KR101870816B1 true KR101870816B1 (ko) 2018-06-26

Family

ID=46711890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103612A KR101870816B1 (ko) 2010-12-30 2011-10-11 박막트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101870816B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453361B1 (ko) * 2001-05-30 2004-10-15 비오이 하이디스 테크놀로지 주식회사 인플레인 스위칭 액정표시장치
KR20060120900A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반사 투과형 액정 표시 장치의 제조 방법
KR101037089B1 (ko) * 2009-05-27 2011-05-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120078575A (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
US7585424B2 (en) Pattern reversal process for self aligned imprint lithography and device
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
KR101380875B1 (ko) 금속 배선 및 그 형성 방법
US20020042167A1 (en) Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same
JP2003248232A (ja) 液晶表示装置及びその製造方法
KR20020077378A (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
US20120276697A1 (en) Manufacturing method of array substrate
KR100421480B1 (ko) 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
WO2018032670A1 (zh) Tft基板的制作方法
US20100208156A1 (en) Tft-lcd array substrate and method of manufacturing the same
US20130029446A1 (en) Method of forming transparent electrode and fabricating array substrate for liquid crystal display device
US7532267B2 (en) Liquid crystal display device and method of fabricating the same
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
KR101870816B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US20100009295A1 (en) Method of fine patterning a thin film and method of manufacturing a display substrate using the method
US20070097282A1 (en) Thin film multilayer substrate, manufacturing method thereof, and liquid crystal display having thin film multilayer substrate
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR20070054505A (ko) 액정 표시장치 및 그의 제조방법
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
KR20060056694A (ko) 마스크 및 이를 이용한 어레이 기판의 제조 방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
KR100476047B1 (ko) 에프.에프.에스 모드의 액정표시장치의 제조방법
JP2007114811A (ja) 液晶表示装置の製造方法
KR20100108813A (ko) 자외선 조사를 이용한 절연막의 선택적 표면 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant