KR101856938B1 - 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법 - Google Patents

오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR101856938B1
KR101856938B1 KR1020110077625A KR20110077625A KR101856938B1 KR 101856938 B1 KR101856938 B1 KR 101856938B1 KR 1020110077625 A KR1020110077625 A KR 1020110077625A KR 20110077625 A KR20110077625 A KR 20110077625A KR 101856938 B1 KR101856938 B1 KR 101856938B1
Authority
KR
South Korea
Prior art keywords
substrate
width
forming
pattern
coating layer
Prior art date
Application number
KR1020110077625A
Other languages
English (en)
Other versions
KR20130015569A (ko
Inventor
김규영
이윤구
이대영
정남옥
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110077625A priority Critical patent/KR101856938B1/ko
Priority to US13/559,483 priority patent/US9171872B2/en
Publication of KR20130015569A publication Critical patent/KR20130015569A/ko
Application granted granted Critical
Publication of KR101856938B1 publication Critical patent/KR101856938B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
    • B41C1/00—Forme preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
    • B41C1/00—Forme preparation
    • B41C1/10—Forme preparation for lithographic printing; Master sheets for transferring a lithographic image to the forme
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/10—Intaglio printing ; Gravure printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41N—PRINTING PLATES OR FOILS; MATERIALS FOR SURFACES USED IN PRINTING MACHINES FOR PRINTING, INKING, DAMPING, OR THE LIKE; PREPARING SUCH SURFACES FOR USE AND CONSERVING THEM
    • B41N1/00—Printing plates or foils; Materials therefor
    • B41N1/04—Printing plates or foils; Materials therefor metallic
    • B41N1/06—Printing plates or foils; Materials therefor metallic for relief printing or intaglio printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Abstract

오프셋 인쇄 기판의 제조 방법이 제공된다. 상기 방법에서, 제1 폭의 제1 오목 패턴이 형성된 베이스 기판 상에 제1 코팅층이 형성된다. 상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 패턴을 갖는 매개 기판이 형성된다. 상기 매개 기판을 이용하여 상기 제1 폭보다 작은 제2 폭의 제2 오목 패턴을 갖는 오프셋 인쇄 기판이 형성된다. 따라서, 기판 상에 형성할 신호 라인의 폭을 조절할 수 있다.

Description

오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법{METHOD OF MANUFACTURING AN OFFSET PRINTING SUBSTRATE AND A METHOD OF MANUFACTURING A DISPLAY SUBSTRATE USING THE SAME}
본 발명은 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법에 관한 것이다. 특히, 미세한 패턴을 형성하기 위한 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법에 관한 것이다.
기판 상에 패턴을 형성하기 위해, 클리셰(Cliche) 및 블랭킷(blanket)을 이용하는 오프셋 인쇄가 사용될 수 있다. 상기 클리셰는 오목 패턴을 포함하는 기판이다. 상기 블랭킷은 탄성 물질로 이루어지고, 상기 클리셰와 상기 기판 간에 매개 기판으로 역할한다.
상기 오프셋 인쇄로 그라비어 오프셋 인쇄(gravure offset printing)와 리버스 오프셋 인쇄(reverse offset printing)가 있다. 상기 그라비어 오프셋 인쇄는 상기 클리셰의 오목 패턴 내에 잉크를 주입한 뒤, 상기 블랭킷과 접촉시켜 상기 잉크를 블랭킷으로 전사하고, 상기 블랭킷 상의 상기 잉크를 다시 상기 기판으로 전사하여 상기 패턴을 형성하는 방법이다. 상기 리버스 오프셋 인쇄는 상기 블랭킷에 상기 잉크를 도포한 뒤, 상기 클리셰와 접촉시켜 상기 오목 패턴에 대응되는 상기 잉크를 제외한 나머지 잉크를 상기 클리셰로 전사하고, 상기 블랭킷 상의 상기 잉크를 다시 상기 기판으로 전사하여 상기 패턴을 형성하는 방법이다.
따라서, 그라비어 오프셋 인쇄와 리버스 오프셋 인쇄는 상기 오목 패턴을 포함하는 클리셰가 필수적으로 사용된다. 상기 기판 상에 형성되는 패턴은 상기 클리셰의 오목 패턴에 따라 형성된다. 즉, 상기 패턴의 폭은 상기 오목 패턴의 폭에 따라 형성될 수 있다.
상기 클리셰에 상기 오목 패턴을 형성하기 위해, 포토레지스트를 이용하여 상기 클리셰를 식각할 수 있다. 하지만, 상기 클리셰를 식각할 경우, 노광된 포토레지스트 패턴에 대응하는 상기 클리셰뿐만 아니라, 상기 노광된 포토레지스트 패턴에 인접하는 상기 클리셰도 식각되어(skew), 설계하고자 하는 설계폭보다 큰 폭을 갖는 오목 패턴이 형성되게 된다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 미세한 패턴을 형성하기 위한 오프셋 인쇄 기판의 제조 방법을 제공한다.
본 발명의 다른 목적은 상기 오프셋 인쇄 기판을 이용한 표시 기판의 제조 방법을 제공한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 오프셋 인쇄 기판의 제조 방법이 제공된다. 상기 방법에서, 제1 폭의 제1 오목 패턴이 형성된 베이스 기판 상에 제1 코팅층이 형성된다. 상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 패턴을 갖는 매개 기판이 형성된다. 상기 매개 기판을 이용하여 상기 제1 폭보다 작은 제2 폭의 제2 오목 패턴을 갖는 오프셋 인쇄 기판이 형성된다.
일 실시예에 있어서, 상기 매개 기판을 형성할 때, 상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 볼록 패턴을 갖는 제1 매개 기판이 형성될 수 있다. 상기 제1 매개 기판을 이용하여 상기 볼록 패턴에 대응하고, 상기 제1 폭보다 작은 제3 폭의 제3 오목 패턴을 갖는 제2 매개 기판이 형성될 수 있다.
일 실시예에 있어서, 상기 제1 매개 기판을 형성할 때, 상기 제1 코팅층 상에 고분자 재료가 도포될 수 있다. 상기 고분자 재료가 가압되고 경화될 수 있다. 상기 제2 매개 기판을 형성할 때, 상기 제1 매개 기판 상에 상기 고분자 재료가 도포될 수 있다. 상기 고분자 재료가 가압되고 경화될 수 있다.
일 실시예에 있어서, 상기 오프셋 인쇄 기판을 형성할 때, 상기 제2 매개 기판 상에 제2 코팅층이 형성되어 상기 제3 폭보다 작은 상기 제2 폭의 제2 오목 패턴이 형성될 수 있다.
일 실시예에 있어서, 상기 제2 코팅층을 형성할 때, 실리콘 옥사이드(SiO2) 및 니켈(Ni) 중 하나가 증착될 수 있다.
일 실시예에 있어서, 상기 제1 코팅층을 형성할 때, 산화물, 질화물 및 금속물 중 하나가 증착될 수 있다.
일 실시예에 있어서, 상기 제1 코팅층을 형성할 때, 실리콘 질화물(SiNx)이 증착될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 상기 표시 기판의 제조 방법이 제공된다. 상기 방법에서, 제1 폭의 제1 오목 패턴이 형성된 제1 베이스 기판 상에 제1 코팅층이 형성된다. 상기 제1 코팅층이 형성된 상기 제1 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 패턴을 갖는 매개 기판이 형성된다. 상기 매개 기판을 이용하여 상기 제1 오목 패턴보다 작은 폭을 갖는 제2 오목 패턴을 갖는 오프셋 인쇄 기판이 형성된다. 상기 오프셋 인쇄 기판을 이용하여 제2 베이스 기판 상에 상기 제2 오목 패턴에 대응되는 신호 라인이 형성된다. 상기 신호 라인과 전기적으로 연결된 화소 전극이 형성된다.
일 실시예에 있어서, 상기 신호 라인을 형성할 때, 상기 오프셋 인쇄 기판을 이용하여 블랭킷(blanket) 상에 제1 방향으로 연장된 상기 제2 오목 패턴에 대응되는 제1 신호 패턴이 형성될 수 있다. 상기 제2 베이스 기판 상에 상기 제1 신호 패턴이 전사되어 제1 신호 라인이 형성될 수 있다.
일 실시예에 있어서, 상기 제1 신호 패턴을 형성할 때, 상기 오프셋 인쇄 기판과 마주보는 상기 블랭킷의 표면 상에 제1 금속 물질이 도포될 수 있다. 상기 제1 금속 물질이 도포된 상기 블랭킷이 상기 오프셋 인쇄 기판을 향해 가압될 수 있다. 상기 제2 오목 패턴에 대응되는 상기 제1 금속 물질 이외의 나머지 제1 금속 물질이 상기 오프셋 인쇄 기판으로 전사될 수 있다.
일 실시예에 있어서, 상기 제1 신호 패턴을 형성할 때, 상기 제2 오목 패턴 내에 제1 금속 물질이 주입될 수 있다. 상기 블랭킷이 상기 오프셋 인쇄 기판을 향해 가압될 수 있다. 상기 제1 금속 물질이 상기 블랭킷으로 전사될 수 있다.
일 실시예에 있어서, 상기 신호 라인을 형성할 때, 상기 오프셋 인쇄 기판을 이용하여 상기 블랭킷 상에 상기 제1 방향과 교차하는 제2 방향으로 연장된 상기 제2 오목 패턴에 대응되는 제2 신호 패턴이 형성될 수 있다. 상기 제2 베이스 기판 상에 상기 제2 신호 패턴이 전사되어 상기 제2 신호 라인이 형성될 수 있다.
일 실시예에 있어서, 상기 제2 신호 패턴을 형성할 때, 상기 오프셋 인쇄 기판과 마주보는 상기 블랭킷의 표면 상에 제2 금속 물질이 도포될 수 있다. 상기 제2 금속 물질이 도포된 상기 블랭킷이 상기 오프셋 인쇄 기판을 향해 가압될 수 있다. 상기 제2 오목 패턴에 대응되는 상기 제2 금속 물질 이외의 나머지 제2 금속 물질이 상기 오프셋 인쇄 기판으로 전사될 수 있다.
일 실시예에 있어서, 상기 제2 신호 패턴을 형성할 때, 상기 제2 오목 패턴 내에 제2 금속 물질이 주입될 수 있다. 상기 블랭킷이 상기 오프셋 인쇄 기판을 향해 가압될 수 있다. 상기 제2 금속 물질이 상기 블랭킷으로 전사될 수 있다.
일 실시예에 있어서, 상기 매개 기판을 형성할 때, 상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 볼록 패턴을 갖는 제1 매개 기판이 형성될 수 있다. 상기 제1 매개 기판을 이용하여 상기 볼록 패턴에 대응하고 상기 제1 폭보다 작은 제3 폭의 제3 오목 패턴을 갖는 제2 매개 기판이 형성될 수 있다.
일 실시예에 있어서, 상기 오프셋 인쇄 기판을 형성할 때, 상기 제2 매개 기판 상에 제2 코팅층이 형성되어 상기 제3 폭보다 작은 상기 제2 폭의 제2 오목 패턴이 형성될 수 있다.
이와 같은 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법에 따르면, 클리셰 이외의 별도의 오프셋 인쇄 기판을 제조함으로써, 상기 클리셰를 매회 제조할 필요가 없다. 따라서, 클리셰 제조 비용을 감소할 수 있다.
또한, 제1 오목 패턴을 갖는 클리셰 상에 균일한 두께의 코팅층을 형성하여, 제2 오목 패턴을 형성함으로써, 상기 오목 패턴의 폭을 감소시킬 수 있다. 또한, 상기 코팅층 상에 고분자 물질을 이용하여 제1 매개 기판을 제조하고, 상기 제1 매개 기판 상에 고분자 물질을 이용하여 제3 오목 패턴을 갖는 제2 매개 기판을 제조하며, 상기 제2 매개 기판 상에 균일한 두께의 코팅층을 형성함으로써, 오목 패턴의 폭을 더 감소시킬 수 있다.
또한, 상기 코팅층의 두께를 조절함으로써, 상기 오목 패턴들의 폭을 조절할 수 있다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 오프셋 인쇄 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 다른 실시예에 따른 표시 기판의 평면도이다.
도 3은 도 2의 I-I'라인을 따라 절단한 단면도이다.
도 4a 내지 도 4d는 도 2의 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.
도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 오프셋 인쇄 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 제1 베이스 기판(100)에 미세한 패턴을 형성하기 위한 제1 오목 패턴(130)을 형성한다. 예를 들어, 상기 제1 베이스 기판(100) 상에 포토레지스트층(PR)을 형성하고 상기 포토레지스트층(PR)을 패터닝하여, 상기 제1 오목 패턴(130)을 형성하기 위한 포토 패턴(PP)을 형성한다.
상기 제1 베이스 기판(100)은 클리셰(cliche) 기판이다. 상기 포토 패턴(PP)은 제1 폭(W1)을 갖는 제1 포토 패턴부(PP1) 및 제2 폭(W2)을 갖는 제2 포토 패턴부(PP2)를 포함할 수 있다. 예를 들어, 상기 제1 폭(W1)이 상기 제2 폭(W2)보다 작을 수 있다. 상기 제1 포토 패턴부(PP1)를 통해 상기 제1 베이스 기판(100)을 부분적으로 식각하여 제1 오목 패턴부(110)를 형성하고, 상기 제2 포토 패턴부(PP2)을 통해 상기 제1 베이스 기판(100)을 부분적으로 식각하여 제2 오목 패턴부(120)를 형성한다. 상기 제1 오목 패턴부(110)는 식각 특성에 따라 상기 제1 폭(W1)보다 큰 제3 폭(W3)으로 형성되고, 상기 제2 오목 패턴부(120)는 시각 특성에 따라 상기 제2 폭(W2)보다 큰 제4 폭(W3)으로 형성된다.
예를 들어, 상기 제1 오목 패턴부(110)는 상기 제1 포토 패턴부(PP1)와 중첩하는 상기 제1 베이스 기판(100) 이외에 인접하는 상기 제1 베이스 기판(100)이 식각되어 상기 제1 폭(W1)보다 큰 제3 폭(W3)으로 형성될 수 있다. 즉, 상기 제3 폭(W3)은 상기 제1 폭(W1)에 스큐 길이를 더한 만큼일 수 있다. 상기 스큐 길이는 상기 제1 오목 패턴부(110)의 제1 깊이(D1)와 실질적으로 유사할 수 있다. 상기 제2 오목 패턴부(210)는 상기 제2 포토 패턴부(PP2)와 중첩하는 상기 제1 베이스 기판(100) 이외에 인접하는 상기 제1 베이스 기판(100)이 식각되어 상기 제2 폭(W2)보다 큰 제4 폭(W4)으로 형성될 수 있다. 즉, 상기 제4 폭(W4)은 상기 제2 폭(W2)에 스큐 길이를 더한 만큼일 수 있다. 상기 스큐 길이는 상기 제2 오목 패턴부(21)의 제2 깊이(D2)와 실질적으로 유사할 수 있다. 상기 제2 깊이(D2)는 상기 제1 깊이(D1)와 실질적으로 유사할 수 있다.
상기 제1 베이스 기판(100)에 상기 제1 및 제2 오목 패턴부들(110, 120)을 형성한 후에, 상기 포토레지스트층(PR)을 제거한다.
도 1b를 참조하면, 상기 제1 오목 패턴(130)이 형성된 상기 제1 베이스 기판(100) 상에 화학적 기상 증착(CVD)법을 이용하여 제1 코팅층(200)을 형성한다. 상기 제1 오목 패턴(130)에 대응되는 제2 오목 패턴(230)이 형성된다. 상기 제2 오목 패턴(230)은 상기 제1 오목 패턴부(110)에 대응하는 제3 오목 패턴부(210) 및 상기 제2 오목 패턴부(120)에 대응하는 제4 오목 패턴부(220)를 포함할 수 있다. 상기 제1 코팅층은 산화물, 질화물 및 금속물 중 하나를 증착함으로써 형성될 수 있다. 즉, 상기 제1 코팅층(200)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이그(SiNx), 다이아몬드 상 카본(Diamond Like Carbon: SL2C), 크롬(Cr), 몰리브덴(Mo) 및 니켈(Ni) 중 하나를 포함할 수 있다.
상기 제1 코팅층(200)이 질화 실리콘(SiNx)를 포함할 경우, 상기 제1 코팅층(200)이 상기 제1 베이스 기판(100) 상에 균일한 제1 두께로 증착될 수 있다. 상기 제1 두께는 약 1000 Å 내지 약 1 ㎛의 범위에 있을 수 있다. 상기 제1 코팅층(200)이 약 1000 Å의 제1 두께를 가질 경우, 상기 제3 오목 패턴부(210)는 상기 제3 폭(W3)에서 약 1000 Å의 두 배인 약 2000 Å 만큼 감소된 제5 폭(W5)을 갖고, 상기 제4 오목 패턴부(220)는 상기 제4 폭(W4)에서 약 2000 Å만큼 감소된 제6 폭(W6)을 가질 수 있다. 상기 제3 및 제4 오목 패턴부들(210, 220)의 제5 및 제6 폭들(W5, W6)은 감소하지만, 상기 제3 및 제4 오목 패턴부들(210, 220)의 깊이들은 상기 제1 및 제2 오목 패턴부들(210)의 제1 및 제2 깊이들(D1, D2)과 실질적으로 동일하다.
이와 다르게, 상기 제1 코팅층(200)이 약 1 ㎛의 제1 두께를 가질 경우, 상기 제3 오목 패턴부(210)는 상기 제3 폭(W3)에서 약 1 ㎛의 두 배인 약 2 ㎛ 만큼 감소된 제5 폭(W5)을 갖고, 상기 제4 오목 패턴부(220)는 상기 제4 폭(W4)에서 약 2 ㎛만큼 감소된 제6 폭(W6)을 가질 수 있다.
따라서, 상기 제1 코팅층(200)의 두께에 따라, 상기 제3 및 제4 오목 패턴부들(210, 220)의 제5 및 제6 폭들(W5, W6)을 약 2000 Å 내지 약 2 ㎛ 만큼 감소시킬 수 있다.
도 1c 및 도 1d를 참조하면, 상기 제1 코팅층(200) 상에 고분자 물질(PM)을 도포한다. 상기 고분자 물질(PM)을 상기 제1 코팅층(200)을 향하여 가압하고 경화시켜 상기 제2 오목 패턴(230)의 제3 및 제4 오목 패턴부들(210, 220)에 대응하는 제1 볼록 패턴(330)을 갖는 제1 매개 기판(300)을 형성한다.
상기 제1 볼록 패턴(330)은 상기 제3 오목 패턴부(210)에 대응하는 제1 볼록 패턴부(310)와 상기 제4 오목 패턴부(220)에 대응하는 제2 볼록 패턴부(320)를 포함한다. 상기 제1 매개 기판(300)은 몰드 제조되므로, 상기 제1 볼록 패턴부(310)는 상기 제3 오목 패턴부(210)와 실질적으로 동일한 제5 폭(W5)을 갖고, 상기 제2 볼록 패턴부(320)는 상기 제4 오목 패턴부(220)와 실질적으로 동일한 제6 폭(W6)을 가질 수 있다.
도 1e 및 도 1f를 참조하면, 상기 제1 및 제2 볼록 패턴부들(310, 320)을 갖는 상기 제1 매개 기판(300) 상에 상기 고분자 물질(PM)을 도포한다. 상기 고분자 물질(PM)을 상기 제1 매개 기판(300)을 향하여 가압하고 경화시켜 상기 제1 및 제2 볼록 패턴부들(310, 320)에 대응하는 제2 오목 패턴을 갖는 제2 매개 기판(400)을 형성한다.
상기 제2 오목 패턴은 상기 제1 볼록 패턴부(310)에 대응하는 제5 오목 패턴부(410)와 상기 제2 볼록 패턴부(320)에 대응하는 제6 오목 패턴부(420)를 포함한다. 상기 제2 매개 기판(400)은 몰드 제조되므로, 상기 제5 오목 패턴부(410)는 상기 제1 볼록 패턴부(310)와 실질적으로 동일한 제5 폭(W5)을 갖고, 상기 제6 오목 패턴부(420)는 상기 제2 볼록 패턴부(320)와 실질적으로 동일한 제6 폭(W6)을 가질 수 있다.
도 1g를 참조하면, 상기 제3 오목 패턴(430)이 형성된 상기 제2 매개 기판(400) 상에 CVD법을 이용하여 제2 코팅층(500)을 형성하여 제1 오프셋 인쇄 기판(900)을 형성한다. 따라서, 상기 제3 오목 패턴(430)에 대응되는 제4 오목 패턴(530)이 형성된다. 상기 제4 오목 패턴(530)은 상기 제5 오목 패턴부(410)에 대응되는 제7 오목 패턴부(510) 및 상기 제6 오목 패턴부(420)에 대응되는 제8 오목 패턴부(520)를 포함할 수 있다. 상기 제2 코팅층(500)은 산화물, 질화물 및 금속물 중 하나를 증착하여, 형성될 수 있다. 즉, 상기 제2 코팅층(500)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiNx), 다이아몬드상 카본(Diamond Like Carbon: SL2C), 크롬(Cr), 몰리브덴(Mo) 및 니켈(Ni) 중 하나를 포함할 수 있다.
상기 제2 코팅층(500)이 SiO2 또는 Ni을 포함하는 경우, 상기 제1 오프셋 인쇄 기판(900)은 유리 기판과 같은 낮은 표면 에너지를 가질 수 있다. 이에 따라, 상기 제1 오프셋 인쇄 기판(900)은 이후에 기술될 잉크를 표면으로부터 용이하게 분리할 수 있다. 상기 제2 코팅층(500)은 상기 제1 매개 기판(400) 상에 균일한 제2 두께로 증착될 수 있다. 상기 제1 두께는 약 1000 Å 및 약 1 ㎛ 사이의 범위에 있을 수 있다.
상기 제2 코팅층(500)이 약 1000 Å의 제1 두께를 가질 경우, 상기 제7 오목 패턴부(610)는 상기 제5 폭(W5)에서 약 1000 Å의 두 배인 약 2000 Å 만큼 감소된 제7 폭(W7)을 갖고, 상기 제8 오목 패턴부(520)는 상기 제6 폭(W6)에서 약 2000 Å만큼 감소된 제8 폭(W8)을 가질 수 있다. 상기 제7 및 제8 오목 패턴부들(510, 520)의 제7 및 제8 폭들(W7, W8)은 감소하지만, 상기 제7 및 제8 오목 패턴부들(510, 520)의 깊이들은 상기 제5 및 제6 오목 패턴부들(410, 420)의 깊이들과 실질적으로 동일하다.
이와 다르게, 상기 제2 코팅층(500)이 약 1 ㎛의 제1 두께를 가질 경우, 상기 제7 오목 패턴부(510)는 상기 제5 폭(W5)에서 약 1 ㎛의 두 배인 약 2 ㎛ 만큼 감소된 제7 폭(W7)을 갖고, 상기 제8 오목 패턴부(520)는 상기 제6 폭(W6)에서 약 2 ㎛만큼 감소된 제8 폭(W8)을 가질 수 있다.
따라서, 상기 제1 베이스 기판(100)의 제1 및 제2 오목 패턴부들(110, 120)의 제1 및 제2 폭들(W1, W2)보다 작은 상기 제7 및 제8 폭들(W7, W8)을 갖는 상기 제1 오프셋 인쇄 기판(900)을 형성할 수 있다.
또한, 도시되진 않았지만, 상기 제2 코팅층(500) 상에 상기 고분자 물질(PM)을 도포, 가압 및 경화하여 상기 제4 오목 패턴(530)에 대응되는 제2 볼록 패턴을 갖는 제3 매개 기판을 형성하고, 상기 제3 매개 기판 상에 상기 고분자 물질(PM)을 도포, 가압 및 경화하여 상기 제2 볼록 패턴에 대응되는 제5 오목 패턴을 갖는 제4 매개 기판을 형성하고, 상기 제4 매개 기판 상에 제3 코팅층을 형성하여, 상기 제4 오목 패턴(530)의 폭보다 작은 폭을 갖는 제2 오프셋 인쇄 기판을 형성할 수 있다. 즉, 상기와 같은 공정을 반복함으로써, 상기 미세한 패턴을 형성하기 위한 오목 패턴의 폭을 더 감소시킬 수 있다.
도 1a 내지 도 1g에 도시된 실시예에 따르면, 제1 베이스 기판(100)을 이용하여, 제2 코팅층(500)을 갖는 제1 오프셋 인쇄 기판(900)을 형성할 수 있다. 따라서, 상기 제1 오프셋 인쇄 기판(900)은 기판 상에 형성될 패턴의 선폭을 조절할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 표시 기판의 평면도이다. 도 3은 도 2의 I-I'라인을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 표시 기판(1000)은 제2 베이스 기판(600), 복수의 제1 신호 라인들(SL1), 복수의 제2 신호 라인들(SL2), 복수의 스위칭 소자들(SW), 화소 전극(PE), 절연층(610) 및 보호층(620)을 포함한다.
상기 제1 신호 라인(SL1)은 상기 제2 베이스 기판(600) 상에 제1 방향(D1)으로 연장한다. 상기 제2 신호 라인(SL2)은 상기 제2 베이스 기판(600) 상에 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장한다. 상기 스위칭 소자(SW)는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 반도체 패턴(SP) 및 오믹 컨택 패턴(OP)을 포함한다. 상기 게이트 전극(GE)은 상기 제1 신호 라인(SL1)에 연결되고, 상기 소스 전극(SE)은 상기 제2 신호 라인(SL2)에 연결되며, 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격하고 컨택홀(CTH)을 통해 상기 화소 전극(PE)에 연결된다. 상기 반도체 패턴(SP)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 간의 채널을 형성하고, 상기 오믹 컨택 패턴(OP)은 상기 소스 전극(SE) 및 드레인 전극(DE)과 상기 반도체 패턴(SP) 간의 오믹 컨택을 형성한다.
상기 절연층(610)은 상기 제1 신호 라인(SL1) 및 상기 게이트 전극(GE)이 형성된 상기 제2 베이스 기판(600) 상에 배치되어 상기 제1 신호 라인(SL1) 및 상기 게이트 전극(GE)을 보호한다. 상기 절연층(610)은 상기 제1 신호 라인(SL1) 및 상기 게이트 전극(GE)과 상기 절연층(610) 상에 배치되는 상기 제2 신호 라인(SL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 절연한다. 상기 보호층(620)은 상기 제2 신호 라인(SL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된 상기 제2 베이스 기판(600) 상에 배치되어 상기 제2 신호 라인(SL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 보호한다. 상기 보호층(620)은 상기 드레인 전극(DE)을 부분적으로 노출하는 컨택홀(H)을 갖고, 상기 화소 전극(PE)은 상기 컨택홀(CTH)을 통해 상기 드레인 전극(DE)과 연결된다.
상기 표시 기판(1000)은 상기 제1 신호 라인(SL1)을 구동하는 제1 구동부(630) 및 상기 제2 신호 라인(SL2)을 구동하는 제2 구동부(640)를 더 포함할 수 있다.
도 4a 내지 도 4d는 도 2의 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.
도 4a 내지 도 4d에 도시된 실시예는 도 1a 내지 도 1g에 도시된 오프셋 인쇄 기판의 제조 방법에 의해 제조된 상기 제1 오프셋 인쇄 기판(900)을 이용하여 도 2에 도시된 표시 기판(1000)을 제조하므로, 도 1a 내지 도 1g에 도시된 실시예를 참조하여 설명할 것이다.
도 4a를 참조하면, 도 1g의 제2 코팅층(500)이 형성된 제1 오프셋 인쇄 기판(900) 상에 잉크(INK)를 도포한 블랭킷(700)을 배치한다. 상기 잉크(INK)는 상기 도 1g의 제7 및 제8 오목 패턴부들(510, 520)과 마주보도록 배치된다. 상기 잉크(INK)는 상기 제1 신호 라인(SL1) 및 상기 게이트 전극(GE)을 형성하기 위한 금속 물질을 포함한다. 예를 들어, 상기 금속 물질을 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 등을 포함할 수 있다. 상기 블랭킷(700)은 탄성 물질을 포함한다. 상기 블랭킷(700)을 상기 오프셋 인쇄 기판(400)을 향하여 가압한다. 이때, 상기 제7 및 제8 오목 패턴부들(510, 520)과 중첩하는 잉크(INK)는 상기 제2 코팅층(500)과 접촉하지 않고, 상기 제7 및 제8 오목 패턴부들(510, 520)과 중첩하지 않는 잉크는 상기 제2 코팅층(500)과 접촉한다.
도 4b를 참조하면, 상기 블랭킷(700)을 상기 제1 오프셋 인쇄 기판(900)으로부터 이격시켜, 상기 블랭킷(700) 상에 제1 신호 패턴을 형성한다. 즉, 상기 제7 및 제8 오목 패턴부들(510, 520)과 중첩하는 잉크(INK)는 상기 제2 코팅층(500)으로 전사되지 않고, 상기 제7 및 제8 오목 패턴부들(510, 520)과 중첩하지 않는 잉크(INK)는 상기 제2 코팅층(500)으로 전사되어, 상기 블랭킷(700) 상에 상기 제1 신호 패턴을 형성한다. 상기 제1 신호 패턴은 상기 제7 오목 패턴부(510)에 의해 형성된 제1 신호 패턴부(710) 및 상기 제8 오목 패턴부(520)에 의해 형성된 제2 신호 패턴부(720)를 포함한다.
도 4c를 참조하면, 상기 제1 및 제2 신호 패턴부(710, 720)가 형성된 상기 블랭킷(700)을 상기 1 및 제2 신호 패턴부(710, 720)가 상기 제2 베이스 기판(600)과 마주보도록 배치하고, 상기 블랭킷(700)을 상기 제2 베이스 기판(600)을 향하여 가압한다.
도 4d를 참조하면, 상기 블랭킷(700) 상의 상기 제1 및 제2 신호 패턴부(710, 720)가 상기 제2 베이스 기판(600)으로 전사되어, 상기 제2 베이스 기판(600) 상에 제1 신호 라인(SL1) 및 게이트 전극(GE)을 형성한다.
상기 제1 신호 라인(SL1) 및 게이트 전극(GE)이 형성된 상기 제2 베이스 기판(600) 상에 상기 절연층(610)을 형성하여, 상기 제1 신호 라인(SL1) 및 게이트 전극(GE)을 커버한다. 상기 절연층(610) 상에 상기 게이트 전극(GE)과 중첩되도록 반도체 패턴(SP) 및 상기 오믹 컨택 패턴(OP)을 형성할 수 있다.
다시 도 3을 참조하면, 상기 반도체 패턴(SP) 및 상기 오믹 컨택 패턴(OP)이 형성된 상기 제2 베이스 기판(200) 상에 제2 신호 라인(SL2) 및 상기 게이트 전극(GE) 상에서 서로 이격된 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 예를 들어, 상기 코팅층(500)이 형성된 상기 제1 오프셋 인쇄 기판(900)을 이용하여 상기 제2 신호 라인(SL2), 소스 전극(SE) 및 드레인 전극(DE)을 형성할 수 있다.
상기 제2 신호 라인(SL2), 소스 전극(SE) 및 드레인 전극(DE)이 형성된 상기 베이스 기판(200) 상에 보호층(620)을 형성하고, 상기 드레인 전극(DE)을 부분적으로 노출하는 컨택홀(CTH)을 형성한다. 상기 컨택홀(CTH)을 갖는 보호층(620) 상에 상기 컨택홀(CTH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결되도록 화소 전극을 형성한다. 예를 들어, 상기 제1 오프셋 인쇄 기판(900)을 이용하여 상기 화소 전극(PE)을 형성할 수 있다. 따라서, 도 2에 도시된 표시 기판(1000)을 형성할 수 있다.
도 2에 도시된 표시 기판(1000)은 일례에 불과한 것이며, 다양한 형태의 표시 기판을 예로서 제조할 수 있다.
도 2 내지 도 4d에 도시된 실시예에 따르면, 상기 제2 코팅층(500)이 형성된 제1 오프셋 인쇄 기판(900)을 이용하여, 상기 제1 및 제2 신호 라인들(SL1, SL2)의 선폭을 조절할 수 있다. 도 5a 내지 도 5d는 본 발명의 또 다른 실시예에 따른 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.
도 5a 내지 도 5d에 도시된 실시예는 도 1a 내지 도 1g에 도시된 오프셋 인쇄 기판의 제조 방법에 의해 제조된 상기 제1 오프셋 인쇄 기판(900)을 이용하여 도 2에 도시된 표시 기판(1000)을 제조하므로, 도 1a 내지 도 1g에 도시된 실시예를 참조하여 설명할 것이다.
도 5a를 참조하면, 도 1g의 제1 오프셋 인쇄 기판(900)의 제7 및 제8 오목 패턴부들(510, 520) 내에 잉크(INK)를 주입한다. 상기 잉크(INK)는 상기 제1 신호 라인(SL1) 및 상기 게이트 전극(GE)을 형성하기 위한 금속 물질을 포함한다. 예를 들어, 상기 금속 물질을 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 등을 포함할 수 있다. 상기 잉크(INK)가 주입된 상기 제1 오프셋 인쇄 기판(900) 상에 상기 블랭킷(800)을 배치하고, 상기 블랭킷(800)을 제1 상기 오프셋 인쇄 기판(900)을 향하여 가압한다. 이때, 상기 제7 및 제8 오목 패턴부들(510, 520) 내의 잉크(INK)는 상기 블랭킷(800)과 접촉한다.
도 5b를 참조하면, 상기 블랭킷(800)을 상기 오프셋 인쇄 기판(400)으로부터 이격시켜, 상기 블랭킷(800) 상에 제1 신호 패턴을 형성한다. 즉, 상기 제7 및 제8 오목 패턴부들(510, 520) 내의 잉크(INK)가 상기 블랭킷(800)으로 전사되어, 상기 블랭킷(800) 상에 상기 제1 신호 패턴을 형성한다. 상기 잉크(INK)가 상기 블랭킷(800)으로 전사될 때, 상기 제7 및 제8 오목 패턴부들(510, 520) 내의 잉크(INK)가 완전하게 상기 오프셋 인쇄 기판(400)으로부터 분리되어 상기 블랭킷(800)으로 전사되는 것은 아닐 수 있다. 상기 제1 신호 패턴은 상기 제7 오목 패턴부(510)에 의해 형성된 제1 신호 패턴부(810) 및 상기 제8 오목 패턴부(520)에 의해 형성된 제2 신호 패턴부(820)를 포함한다.
도 5c를 참조하면, 상기 제1 및 제2 신호 패턴부(810, 820)가 형성된 상기 블랭킷(800)을 상기 1 및 제2 신호 패턴부(810, 820)가 상기 제2 베이스 기판(600)과 마주보도록 배치하고, 상기 블랭킷(800)을 상기 제2 베이스 기판(600)을 향하여 가압한다.
도 5d를 참조하면, 상기 블랭킷(800) 상의 상기 제1 및 제2 신호 패턴부(810, 820)가 상기 제2 베이스 기판(600)으로 전사되어, 상기 제2 베이스 기판(600) 상에 제1 신호 라인(SL1) 및 게이트 전극(GE)을 형성한다.
상기 제1 신호 라인(SL1) 및 게이트 전극(GE)이 형성된 상기 제2 베이스 기판(600) 상에 상기 절연층(610)을 형성하여, 상기 제1 신호 라인(SL1) 및 게이트 전극(GE)을 커버한다. 상기 절연층(610) 상에 상기 게이트 전극(GE)과 중첩되도록 반도체 패턴(SP) 및 상기 오믹 컨택 패턴(OP)을 형성할 수 있다.
다시 도 3을 참조하면, 상기 반도체 패턴(SP) 및 상기 오믹 컨택 패턴(OP)이 형성된 상기 제2 베이스 기판(200) 상에 제2 신호 라인(SL2) 및 상기 게이트 전극(GE) 상에서 서로 이격된 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 예를 들어, 상기 코팅층(500)이 형성된 상기 제1 오프셋 인쇄 기판(900)을 이용하여 상기 제2 신호 라인(SL2), 소스 전극(SE) 및 드레인 전극(DE)을 형성할 수 있다.
상기 제2 신호 라인(SL2), 소스 전극(SE) 및 드레인 전극(DE)이 형성된 상기 베이스 기판(200) 상에 보호층(620)을 형성하고, 상기 드레인 전극(DE)을 부분적으로 노출하는 컨택홀(CTH)을 형성한다. 상기 컨택홀(CTH)을 갖는 보호층(620) 상에 상기 컨택홀(CTH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결되도록 화소 전극(PE)을 형성한다. 예를 들어, 상기 제1 오프셋 인쇄 기판(900)을 이용하여 상기 화소 전극(PE)을 형성할 수 있다. 따라서, 도 2에 도시된 표시 기판(1000)을 형성할 수 있다.
도 5a 내지 도 4d에 도시된 실시예에 따르면, 상기 제2 코팅층(500)이 형성된 제1 오프셋 인쇄 기판(900)을 이용하여, 상기 제1 및 제2 신호 라인들(SL1, SL2)의 선폭을 조절할 수 있다.
본 발명에 따르면, 클리셰 이외의 별도의 오프셋 인쇄 기판을 제조함으로써, 상기 클리셰를 매회 제조할 필요가 없다. 따라서, 클리셰 제조 비용을 감소할 수 있다.
또한, 제1 오목 패턴을 갖는 클리셰 상에 균일한 두께의 코팅층을 형성하여, 제2 오목 패턴을 형성함으로써, 상기 오목 패턴의 폭을 감소시킬 수 있다. 또한, 상기 코팅층 상에 고분자 물질을 이용하여 제1 매개 기판을 제조하고, 상기 제1 매개 기판 상에 고분자 물질을 이용하여 제3 오목 패턴을 갖는 제2 매개 기판을 제조하며, 상기 제2 매개 기판 상에 균일한 두께의 코팅층을 형성함으로써, 오목 패턴의 폭을 더 감소시킬 수 있다.
또한, 상기 코팅층의 두께를 조절함으로써, 상기 오목 패턴들의 폭을 조절할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 제1 베이스 기판 130: 제1 오목 패턴
PP: 포토 패턴 200: 제1 코팅층
230: 제2 오목 패턴 300: 제1 매개 기판
330: 제1 볼록 패턴 400: 제2 매개 기판
430: 제3 오목 패턴 500: 제2 코팅층
530: 제4 오목 패턴 1000: 표시 기판
SL1: 제1 신호 라인 SL2: 제2 신호 라인

Claims (17)

  1. 제1 폭 및 제1 깊이의 제1 오목 패턴이 형성된 베이스 기판 상에 제1 코팅층을 형성하는 단계;
    상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 패턴을 갖는 매개 기판을 형성하는 단계; 및
    상기 매개 기판을 이용하여 상기 제1 폭보다 작은 제2 폭 및 상기 제1 깊이와 동일한 제2 깊이의 제2 오목 패턴을 갖는 오프셋 인쇄 기판을 형성하는 단계를 포함하고,
    상기 매개 기판을 형성하는 단계는,
    상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 볼록 패턴을 갖는 제1 매개 기판을 형성하는 단계; 및
    상기 제1 매개 기판을 이용하여 상기 볼록 패턴에 대응하고, 상기 제1 폭보다 작은 제3 폭 및 상기 제1 깊이와 동일한 제3 깊이의 제3 오목 패턴을 갖는 제2 매개 기판을 형성하는 단계를 포함하며,
    상기 제3 폭은 상기 제1 폭보다 작은 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제3 폭은 상기 제1 폭보다 상기 제1 코팅층의 두께의 2배만큼 작은 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  3. 제1항에 있어서, 상기 제1 매개 기판을 형성하는 단계는,
    상기 제1 코팅층 상에 고분자 재료를 도포하고, 상기 고분자 재료를 가압하고 경화하는 단계를 포함하고,
    상기 제2 매개 기판을 형성하는 단계는,
    상기 제1 매개 기판 상에 상기 고분자 재료를 도포하고, 상기 고분자 재료를 가압하고 경화하는 단계를 포함하는 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  4. 제1항에 있어서, 상기 오프셋 인쇄 기판을 형성하는 단계는,
    상기 제2 매개 기판 상에 제2 코팅층을 형성하여 상기 제3 폭보다 작은 상기 제2 폭의 제2 오목 패턴을 형성하는 단계를 포함하고,
    상기 제2 폭은 상기 제3 폭보다 상기 제2 코팅층의 두께의 2배만큼 작은 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  5. 제4항에 있어서, 상기 제2 코팅층은 실리콘 옥사이드(SiO2) 및 니켈(Ni) 중 하나를 포함하는 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  6. 제1항에 있어서, 상기 제1 코팅층을 형성하는 단계는,
    산화물, 질화물 및 금속물 중 하나를 증착하는 단계를 포함하는 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  7. 제1항에 있어서, 상기 제1 코팅층을 형성하는 단계는,
    실리콘 질화물(SiNx)을 증착하는 단계를 포함하는 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.
  8. 제1 폭 및 제1 깊이의 제1 오목 패턴이 형성된 제1 베이스 기판 상에 제1 코팅층을 형성하는 단계;
    상기 제1 코팅층이 형성된 상기 제1 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 패턴을 갖는 매개 기판을 형성하는 단계;
    상기 매개 기판을 이용하여 상기 제1 폭보다 작은 제2 폭 및 상기 제1 깊이와 동일한 제2 깊이를 갖는 제2 오목 패턴을 갖는 오프셋 인쇄 기판을 형성하는 단계;
    상기 오프셋 인쇄 기판을 이용하여 제2 베이스 기판 상에 상기 제2 오목 패턴에 대응되는 신호 라인을 형성하는 단계; 및
    상기 신호 라인과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하고,
    상기 매개 기판을 형성하는 단계는,
    상기 제1 코팅층이 형성된 상기 베이스 기판을 이용하여 상기 제1 오목 패턴에 대응하는 볼록 패턴을 갖는 제1 매개 기판을 형성하는 단계; 및
    상기 제1 매개 기판을 이용하여 상기 볼록 패턴에 대응하고 상기 제1 폭보다 작은 제3 폭 및 상기 제1 깊이와 동일한 제3 깊이의 제3 오목 패턴을 갖는 제2 매개 기판을 형성하는 단계를 포함하며,
    상기 제3 폭은 상기 제1 폭보다 작은 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 신호 라인을 형성하는 단계는,
    상기 오프셋 인쇄 기판을 이용하여 블랭킷(blanket) 상에 제1 방향으로 연장된 상기 제2 오목 패턴에 대응되는 제1 신호 패턴을 형성하는 단계; 및
    상기 제2 베이스 기판 상에 상기 제1 신호 패턴을 전사하여 제1 신호 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 신호 패턴을 형성하는 단계는,
    상기 오프셋 인쇄 기판과 마주보는 상기 블랭킷의 표면 상에 제1 금속 물질을 도포하는 단계;
    상기 제1 금속 물질이 도포된 상기 블랭킷을 상기 오프셋 인쇄 기판을 향해 가압하는 단계; 및
    상기 제2 오목 패턴에 대응되는 상기 제1 금속 물질 이외의 나머지 제1 금속 물질을 상기 오프셋 인쇄 기판으로 전사하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제9항에 있어서, 상기 제1 신호 패턴을 형성하는 단계는,
    상기 제2 오목 패턴 내에 제1 금속 물질을 주입하는 단계;
    상기 블랭킷을 상기 오프셋 인쇄 기판을 향해 가압하는 단계; 및
    상기 제1 금속 물질을 상기 블랭킷으로 전사하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제9항에 있어서, 상기 신호 라인을 형성하는 단계는,
    상기 오프셋 인쇄 기판을 이용하여 상기 블랭킷 상에 상기 제1 방향과 교차하는 제2 방향으로 연장된 상기 제2 오목 패턴에 대응되는 제2 신호 패턴을 형성하는 단계;
    상기 제2 베이스 기판 상에 상기 제2 신호 패턴을 전사하여 상기 제2 신호 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 제2 신호 패턴을 형성하는 단계는,
    상기 오프셋 인쇄 기판과 마주보는 상기 블랭킷의 표면 상에 제2 금속 물질을 도포하는 단계;
    상기 제2 금속 물질이 도포된 상기 블랭킷을 상기 오프셋 인쇄 기판을 향해 가압하는 단계; 및
    상기 제2 오목 패턴에 대응되는 상기 제2 금속 물질 이외의 나머지 제2 금속 물질을 상기 오프셋 인쇄 기판으로 전사하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제12항에 있어서, 상기 제2 신호 패턴을 형성하는 단계는,
    상기 제2 오목 패턴 내에 제2 금속 물질을 주입하는 단계;
    상기 블랭킷을 상기 오프셋 인쇄 기판을 향해 가압하는 단계; 및
    상기 제2 금속 물질을 상기 블랭킷으로 전사하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제8항에 있어서,
    상기 제3 폭은 상기 제1 폭보다 상기 제1 코팅층의 두께의 2배만큼 작은 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제8항에 있어서, 상기 오프셋 인쇄 기판을 형성하는 단계는,
    상기 제2 매개 기판 상에 제2 코팅층을 형성하여 상기 제3 폭보다 작은 상기 제2 폭의 제2 오목 패턴을 형성하는 단계를 포함하고,
    상기 제2 폭은 상기 제3 폭보다 상기 제2 코팅층의 두께의 2배만큼 작은 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제1항에 있어서, 상기 매개 기판을 형성하는 단계의 반복 횟수를 조절하여 상기 제2 폭의 크기를 조절하는 것을 특징으로 하는 오프셋 인쇄 기판의 제조 방법.


KR1020110077625A 2011-08-04 2011-08-04 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법 KR101856938B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110077625A KR101856938B1 (ko) 2011-08-04 2011-08-04 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법
US13/559,483 US9171872B2 (en) 2011-08-04 2012-07-26 Method of manufacturing an offset printing substrate and method of manufacturing a display substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077625A KR101856938B1 (ko) 2011-08-04 2011-08-04 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130015569A KR20130015569A (ko) 2013-02-14
KR101856938B1 true KR101856938B1 (ko) 2018-05-14

Family

ID=47627097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077625A KR101856938B1 (ko) 2011-08-04 2011-08-04 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US9171872B2 (ko)
KR (1) KR101856938B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160342439A1 (en) * 2014-02-07 2016-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Virtualized Application Cluster
WO2017034372A1 (ko) * 2015-08-26 2017-03-02 주식회사 엘지화학 오프셋 인쇄용 클리쉐의 제조방법 및 오프셋 인쇄용 클리쉐

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010158799A (ja) 2009-01-07 2010-07-22 Sony Corp 印刷方法および表示装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732643B2 (en) * 2001-11-07 2004-05-11 Lg. Philips Lcd Co., Ltd. Method for forming pattern using printing process
WO2003065120A2 (en) * 2002-01-11 2003-08-07 Massachusetts Institute Of Technology Microcontact printing
KR100909414B1 (ko) * 2002-12-18 2009-07-24 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
JP2008246829A (ja) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd 凸版反転オフセット印刷用印刷版及びその製造方法、並びに表示装置及び表示装置用基板の製造方法
JP4683239B2 (ja) * 2008-05-14 2011-05-18 ソニー株式会社 印刷用凹版の製造方法、電気基板の製造方法、および表示装置の製造方法
US9168777B2 (en) * 2008-09-26 2015-10-27 Lg Chem, Ltd. Cliche for off-set printing and product manufactured using the same
KR101652915B1 (ko) * 2009-11-09 2016-09-01 삼성디스플레이 주식회사 그라비아 인쇄 방법
KR20120055754A (ko) * 2010-11-22 2012-06-01 한국전자통신연구원 클리세 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010158799A (ja) 2009-01-07 2010-07-22 Sony Corp 印刷方法および表示装置の製造方法

Also Published As

Publication number Publication date
KR20130015569A (ko) 2013-02-14
US20130034657A1 (en) 2013-02-07
US9171872B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
KR101309454B1 (ko) 인쇄판, 이의 제조 방법 및 이를 이용한 평판표시장치의제조 방법
US8324033B2 (en) TFT array substrate and manufacturing method thereof
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR101733585B1 (ko) 잉크 패턴 형성 방법 및 잉크 패턴 인쇄 장치
JP3830916B2 (ja) 液晶表示素子の製造方法
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US8486608B2 (en) Printing substrate for liquid crystal display, and manufacturing method thereof
KR101856938B1 (ko) 오프셋 인쇄 기판의 제조 방법 및 이를 이용한 표시 기판의 제조 방법
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
US20100187537A1 (en) Thin Film Transistor Array Substrate and Method for Manufacturing the Same
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR101625939B1 (ko) 그라비어 인쇄용 인쇄판, 이의 제조 방법, 및 이를 이용한 인쇄 패턴 형성 방법
WO2004053585A1 (en) Thin film transistor substrate, method of manufacturing the same, liquid crystal display apparatus having the same and method of manufacturing the liquid crystal display apparatus
KR20070081416A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
EP2781628A1 (en) Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold
KR20070046722A (ko) 박막 적층 기판과 그 제조 방법 및 박막 적층 기판을구비한 액정 표시장치
US8431929B2 (en) Semiconductor structures
KR102113903B1 (ko) 오프셋 인쇄용 클리쉐의 제조방법 및 오프셋 인쇄용 클리쉐
KR101244593B1 (ko) 평판표시장치 및 그 제조방법
JP2004177429A (ja) 液晶用マトリクス基板の製造方法および液晶用マトリクス基板
KR101726634B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101386564B1 (ko) 인쇄판 제작방법
KR100836467B1 (ko) 평판표시장치 및 그 구동방법
CN116722016A (zh) 一种避免因深浅孔导致金属过刻的阵列基板制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant