KR101848673B1 - 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법 - Google Patents

롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법 Download PDF

Info

Publication number
KR101848673B1
KR101848673B1 KR1020160064622A KR20160064622A KR101848673B1 KR 101848673 B1 KR101848673 B1 KR 101848673B1 KR 1020160064622 A KR1020160064622 A KR 1020160064622A KR 20160064622 A KR20160064622 A KR 20160064622A KR 101848673 B1 KR101848673 B1 KR 101848673B1
Authority
KR
South Korea
Prior art keywords
disulfide film
tungsten
film
molybdenum
molybdenum disulfide
Prior art date
Application number
KR1020160064622A
Other languages
English (en)
Other versions
KR20170133628A (ko
Inventor
이창구
정현식
김영찬
Original Assignee
성균관대학교산학협력단
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단, 서강대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020160064622A priority Critical patent/KR101848673B1/ko
Publication of KR20170133628A publication Critical patent/KR20170133628A/ko
Application granted granted Critical
Publication of KR101848673B1 publication Critical patent/KR101848673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1072—Layered
    • H01L2924/10722—Molybdenum disulfide [MoS2]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법, 및 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터 또는 광센서에 관한 것이다.

Description

롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법{METHOD OF PREPARING MOLYBDENUM DISULFIDE OR TUNGSTEN DISULFIDE NANO THIN LAYER ON FLEXIBLE SUBSTRATE USING CVD FOR ROLL-TO-ROLL PROCESS}
본원은, 유연 기재 상의 이황화 몰리브덴(MoS2) 막 또는 이황화 텅스텐(WS2) 막의 제조방법, 및 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터 또는 광센서에 관한 것이다.
몰리브덴 또는 텅스텐을 함유하는 박막은 유기 발광 다이오드, 액정 디스플레이, 플라즈마 디스플레이 패널, 전계 방출 디스플레이, 박막 솔라 셀, 저저항 오믹(ohmic) 그리고 다른 전자 디바이스 및 반도체 디바이스에 사용할 수 있으며, 주로 배리어막 등 전자부품의 부재로서 이용되고 있다.
상기 박막의 제조법으로는 스퍼터링법, 이온 플레이팅법, 도포 열분해법이나 졸겔법 등의 금속유기분해(metal-organic decomposition, MOD)법, 화학기상성장법 등을 들 수 있지만, 조성 제어성, 단차 피복성(step coverage)이 뛰어난 점, 양산화에 적합한 점, 하이브리드 집적이 가능한 점 등 많은 장점을 가지고 있기 때문에, 원자층 증착(atomic layer deposition, ALD)법을 포함하는 화학기상증착(이하, 간단히 CVD로 기재하기도 함)법이 최적의 제조 프로세스이다. CVD법용 원료로서 이용되는 몰리브덴 화합물은 종래, 다양한 몰리브덴 화합물이 알려져 있다. 예를 들어, 미국 공개특허 제2006-0068100 호에는 비스시클로펜타디에닐몰리브덴디하이드라이드, 비스메틸시클로펜타디에닐몰리브덴디하이드라이드, 비스에틸시클로펜타디에닐몰리브덴디하이드라이드 및 비스이소프로필시클로펜타디에닐몰리브덴디하이드라이드가 보고되어 있다. 반면, CVD 합성 방법을 이용하여 이황화 몰리브덴 박막 또는 이황화 텅스텐 박막을 구리 기판과 같은 유연 기재 상에 직접 합성하는 방법을 개발한 사례는 보고되지 않고 있다. 유연 기재 상의 합성은 롤투롤(roll-to-roll) 공정을 위하여 반드시 필요하다.
본원은, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법, 및 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터 또는 광센서를 제공한다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 유연 기재를 어닐링 하는 단계; 및 상기 유연 기재에 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체와 황 전구체 가스를 공급하여 반응시키는 것에 의하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 형성하는 단계를 포함하는, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법을 제공한다.
본원의 제 2 측면은, 본원의 제 1 측면에 따라 제조된 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터 또는 광센서를 제공한다.
본원의 일 구현예에 의하여, 유연 기재를 어닐링하여 결정 구조를 개선하고, 황 전구체 가스와의 반응을 최대한 줄임으로써 불필요한 불순물의 생성을 줄이고, 화학기상증착법(CVD)에 의하여 유연 기재 상에 이황화 몰리브덴(MoS2) 박막 또는 이황화 텅스텐(WS2) 박막을 직접 합성한다.
본원의 일 구현예에 의하여, 상기 이황화 몰리브덴(MoS2) 박막 또는 이황화 텅스텐(WS2) 박막을 유연 기재 상에 대면적으로 합성하여 롤투롤(roll-to-roll) 공정을 가능하게 함으로써, 상기 이황화 몰리브덴(MoS2) 박막 또는 이황화 텅스텐(WS2) 박막을 신속하고 효율적으로 대량 생산할 수 있다.
도 1은, 본원의 일 실시예에 있어서, 구리 기재 상에 이황화 몰리브덴 막을 제조하는 과정을 나타낸 모식도이다.
도 2는, 본원의 일 실시예에 있어서, 산화 몰리브덴을 예열하는 과정, 황 전구체 가스를 공급하여 이황화 몰리브덴 막을 성장시키는 과정, 및 냉각하는 과정을 나타낸 그래프이다.
도 3은, 본원의 일 실시예에 있어서, 퍼니스(furnace) 내의 황화수소 가스, 산화 몰리브덴 및 구리 호일을 반응시키는 과정을 나타낸 모식도이다.
도 4는, 본원의 일 실시예에 있어서, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 제조하기 위하여 사용되는 기기를 나타낸 사진이다.
도 5a는, 본원의 일 실시예에 있어서, 산화 몰리브덴을 담은 쿼츠 보트(좌측)와 어닐링한 구리 호일 기재(우측)의 합성 챔버 내의 모습을 나타낸 사진이다.
도 5b는, 본원의 일 실시예에 있어서, 이황화 몰리브덴 박막을 이산화규소(SiO2) 기재 상에 전사한 후의 모습을 나타낸 사진(좌측) 및 현미경으로 촬영한 사진(우측)이다.
도 5c는, 본원의 일 실시예에 있어서, 이황화 몰리브덴 박막을 정성 분석한 라만 스펙트럼이다.
도 6은, 본원의 일 실시예에 있어서, PMMA를 이용하여 이황화 몰리브덴 박막을 이산화규소(SiO2) 기재 상에 전사하는 과정을 나타낸 모식도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원의 제 1 측면은, 유연 기재를 어닐링 하는 단계; 및 상기 유연 기재에 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체와 황 전구체 가스를 공급하여 반응시키는 것에 의하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 형성하는 단계를 포함하는, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법을 제공한다.
본원의 일 구현예에 있어서, 상기 유연 기재는 금속, 반도체, 반도체 절연체 중에서 선택된 1 종 이상의 물질로 구성된 기재일 수 있다. 본 발명에 있어서, 상기 금속의 예에는 Cu, Ni, Al 등을 포함하는 것일 수 있으나 이에 제한되지 않고; 상기 반도체의 예에는 Si, Ge 등을 포함하는 것일 수 있으나 이에 제한되지 않으며; 상기 반도체 절연체의 예에는 SiO2, HfO, SiN, Al2O3, SiC 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재 중 금속은 구리를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재의 어닐링은 약 800℃ 내지 약 1,100℃ 서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 유연 기재의 어닐링은 약 800℃ 내지 약 1,100℃, 약 850℃ 내지 약 1,100℃, 약 900℃ 내지 약 1,100℃, 약 950℃ 내지 약 1,100℃, 약 1,000℃ 내지 약 1,100℃, 약 1,050℃ 내지 약 1,100℃, 약 800℃ 내지 약 1,050℃, 약 800℃ 내지 약 1,000℃, 약 800℃ 내지 약 950℃, 약 800℃ 내지 약 900℃, 또는 약 800℃ 내지 약 850℃에서 수행될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재를 어닐링함으로써 산화된 구리의 표면을 환원하여 표면의 불순물을 제거하며, 다결정의 구리 결정의 크기를 증가시켜 불연속적인 경계면의 양을 줄이며 결정 방향이 동일성을 갖도록 하여, 합성 시에 상기 황 전구체 가스와의 반응을 최대한 줄임으로써 불필요한 불순물의 생성을 줄일 수 있다.
본원의 일 구현예에 있어서, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체는 몰리브덴 또는 텅스텐-함유 파우더를 가열하여 형성될 수 있다. 예를 들어, 상기 몰리브덴 또는 텅스텐-함유 파우더를 가열하여 기체화된 라디칼(radical)을 이용할 수 있다. 상기 몰리브덴 또는 텅스텐-함유 파우더는 MoO, MoO2, MoO3, WO2, WO3, MoF3, MoF6, MoF4, Mo4F20, MoCl2, MoCl3, MoCl6, MoCl4, MoCl5, MoBr3, MoBr4, MoI2, MoI3, MoI4, WF6, WF4, [WF5]4, WCl2, WCl6, WCl4, [WCl5]2, [W6Cl12]Cl6, WBr3, WBr6, WBr4, WBr5, W6Br14, WI2, WI3, WI4, Mo(CO)6, W(CO)6, 및 이들의 조합들로 이루어진 군에서 선택되는 몰리브덴 또는 텅스텐-함유 파우더를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 황 전구체 가스는 H2S 또는 S2를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조는 화학기상증착(CVD: chemical vapor deposition)방법으로서 수행되며, 이는 고순도, 고품질의 박막을 형성하는 기술이다. 상세하게는, 저온에서 기화한 휘발성의 금속염(vapor)과 고온에서 가열된 도금할 고체와의 접촉으로 고온 분해, 고온 반응하고, 저온에서 물체 표면에 금속 또는 금속 화합물 층을 석출시키는 방법으로서 화학 가스들의 화학적 반응 방법을 이용하여 막을 증착키는 방법이다. 이러한 증착 도금 방식은, 반도체 박막을 포함하여 근래에 활발히 제조되고 있는 평면디스플레이(flat panel display)용 기판에도 널리 적용된다.
본원의 일 구현예에 있어서, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 형성하는 단계는, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체를 예열한 후 상기 황 전구체 가스를 공급하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 성장시키는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체를 예열하여 기체화된 라디칼(radical)을 이용할 수 있다.
본원의 일 구현예에 있어서, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체와 황 전구체 가스의 질량비는 약 1 내지 1,000 : 1일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체와 황 전구체 가스의 질량비는 약 1 내지 1,000 : 1, 약 50 내지 1,000 : 1, 약 100 내지 1,000 : 1, 약 200 내지 1,000 : 1, 약 300 내지 1,000 : 1, 약 400 내지 1,000 : 1, 약 500 내지 1,000 : 1, 약 600 내지 1,000 : 1, 약 700 내지 1,000 : 1, 약 800 내지 1,000 : 1, 또는 약 900 내지 1,000 : 1 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체의 예열은 약 600℃ 내지 약 900℃에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체의 예열은 약 600℃ 내지 약 900℃, 약 650℃ 내지 약 900℃, 약 700℃ 내지 약 900℃, 약 750℃ 내지 약 900℃, 약 800℃ 내지 약 900℃, 약 850℃ 내지 약 900℃, 약 600℃ 내지 약 850℃, 약 600℃ 내지 약 800℃, 약 600℃ 내지 약 750℃, 약 600℃ 내지 약 700℃, 또는 약 600℃ 내지 약 650℃에서 수행될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체의 예열은 약 60 분 이하 동안 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체의 예열은 약 1 분 내지 약 60 분, 약 1 분 내지 약 50 분, 약 1 분 내지 약 40 분, 약 1 분 내지 약 30 분, 약 1 분 내지 약 20 분, 또는 약 1 분 내지 약 10 분 동안 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 성장시키는 것은 약 10 분 이하 동안 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 성장시키는 것은 약 1 분 내지 약 10 분, 약 1 분 내지 약 9 분, 약 1 분 내지 약 8 분, 약 1 분 내지 약 7 분, 약 1 분 내지 약 6 분, 약 1 분 내지 약 5 분, 약 1 분 내지 약 4 분, 약 1 분 내지 약 3 분, 또는 약 1 분 내지 약 2 분 동안 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 성장시키는 것을 약 10 분 이내로 수행함으로써, 불필요한 황화구리, 이황화 구리 또는 관련 라디칼(radical)등의 불순물의 생성을 줄일 수 있어서 순도가 높은 박막을 형성할 수 있다.
본원의 일 구현예에 있어서, 상기 몰리브덴 또는 텅스텐-함유 파우더 및 황 전구체 가스를 반응시키는 것에 의하여 형성되는 상기 막은 이황화 몰리브덴(MoS2) 또는 이황화 텅스텐(WS2)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 2 차원 막의 경우에는 단일층의 막 또는 다층의 막일 수 있으며, 단일층의 경우가 보다 본 발명의 적용을 위해 바람직하다.
본원의 일 구현예에 있어서, 상기 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막은 두께가 약 0.3 nm 내지 약 100 nm일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 두께는 약 0.3 nm 내지 약 100 nm, 약 1 nm 내지 약 100 nm, 약 10 nm 내지 약 100 nm, 약 20 nm 내지 약 100 nm, 약 30 nm 내지 약 100 nm, 약 40 nm 내지 약 100 nm, 약 50 nm 내지 약 100 nm, 약 60 nm 내지 약 100 nm, 약 70 nm 내지 약 100 nm, 약 80 nm 내지 약 100 nm, 약 90 nm 내지 약 100 nm, 약 0.3 nm 내지 약 90 nm, 약 0.3 nm 내지 약 80 nm, 약 0.3 nm 내지 약 70 nm, 약 0.3 nm 내지 약 60 nm, 약 0.3 nm 내지 약 50 nm, 약 0.3 nm 내지 약 40 nm, 약 0.3 nm 내지 약 30 nm, 약 0.3 nm 내지 약 20 nm, 약 0.3 nm 내지 약 10 nm, 또는 약 0.3 nm 내지 약 1 nm일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막 상에 전사용 폴리머를 코팅한 후 상기 유연 기재를 식각하여 대상 기재 상에 전사시킨 후 상기 전사용 폴리머를 식각하는 단계를 포함하는, 대상 기재 상에 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 전사시키는 방법을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 전사용 폴리머는 폴리메틸 메타크릴레이트(polymethyl methacrylate, PMMA), 폴리디메틸실록산(polydimethylsiloxane, PDMS), 폴리스티렌(polystyrene, PS), 및 이들의 조합들로 이루어진 군에서 선택되는 전사용 폴리머를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 유연 기재 식각은, 습식식각 또는 건식식각을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 전사용 폴리머 식각은, 습식식각 또는 건식식각을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 대상 기재는 SiO2, SiN, Al2O3, HfO2, PET, 글라스(glass), 폴리이미드(PI), 및 이들의 조합들로 이루어진 군에서 선택되는 대상 기재를 포함하는 것일 수 있으나 이에 제한되는 것은 아니다.
본원의 제 2 측면은, 본원의 제 1 측면에 따라 제조된 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터 또는 광센서를 제공한다. 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 본원의 제 1 측면에 대해 설명한 내용은 제 2 측면에서 그 설명이 생략되었더라도 동일하게 적용될 수 있다.
본원의 일 구현예에 있어서, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과형 트랜지스터는, 기재 상에 순차적으로 적층된 막 형태의 게이트 전극, 게이트 절연층, 및 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 포함하고, 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 포함하는 반도체층 상에 형성된 한 쌍의 막 형태의 소스 전극 및 드레인 전극을 포함하는 구조를 가진다. 상기 전계효과형 트랜지스터 구조는 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는 전계효과형 트랜지스터의 하나의 예이며, 이러한 형태에 한정되는 것은 아니다.
본원의 다른 구현예에 의하면, 상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과형 트랜지스터는, 기재 상에 순차적으로 적층된 막 형태의 게이트 전극, 게이트 절연층, 및 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 포함하고, 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 포함하는 반도체층 상에 형성된 한 쌍의 막 형태의 소스 전극 및 드레인 전극을 형성하며, 이에 더하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는 전계효과형 트랜지스터 상에 환원성 물질을 퇴적하고, 상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 포함하는 반도체층 내부에 공핍층을 형성한 구조를 가질 수 있으나, 이에 제한되는 것은 아니다.
이하, 본원에 대하여 실시예를 이용하여 좀더 구체적으로 설명하지만, 하기 실시예는 본원의 이해를 돕기 위하여 예시하는 것일 뿐, 본원의 내용이 하기 실시예에 한정되는 것은 아니다.
[실시예]
1. 구리(Cu) 기재 상에 이황화 몰리브덴 막의 제조
구리 호일 기재를 1,000℃에서 5 시간 동안 어닐링하여 황화수소(H2S) 가스와 잘 반응하지 않고, 이황화 몰리브덴(MoS2)이 잘 합성되도록 결정구조를 개선하였다. 상기 구리 호일 기재를 어닐링함으로써 공기 중에서 산화된 구리의 표면을 환원시켜 표면의 불순물을 제거하고, 1,000℃ 이상의 온도에서는 다결정의 구리 결정이 재결정화 과정을 거치므로 불연속적인 경계면의 양을 줄이며 결정 방향이 동일성을 갖도록 한다. 이에 따라, 황 전구체와 반응을 잘 일으키는 산화 구리의 제거 및 불연속적인 경계면의 감소로 인하여, 합성 시에 상기 황 전구체 가스와의 반응으로 생기는 황화 구리 등의 불필요한 불순물의 생성을 최대한 줄일 수 있다.
쿼츠 보트(quartz boat) 내의 산화 몰리브덴(MoO3) 5 mg을 약 30 분간 600℃에서 예열하여 이황화 몰리브덴 입자를 형성하였다.
그 후에 황화수소(H2S) 가스 0.008 mg을 상기 쿼츠 보트 내에 약 5 분간 공급하여 상기 이황화 몰리브덴 입자를 구리 호일 기재(크기 10 cm x 10 cm, 두께 0.5 mm) 상에 성장시켜 구리 호일 기재 상에 이황화 몰리브덴 막을 10 cm x 10 cm 크기로 단층에서부터 복층까지 제조하였다. 산화 몰리브덴의 양을 5 mg 에서 50 mg까지 양을 조절하여 막의 두께를 조절할 수 있었다. 상기 구리 호일 기재 상에 이황화 몰리브덴 막을 제조한 후에 30 분간 냉각하였다. 도 1 및 도 3은, 구리 기재 상에 이황화 몰리브덴 막을 제조하는 과정을 나타낸 모식도이고, 도 2는 산화 몰리브덴을 예열하는 과정, 황 전구체 가스를 공급하여 이황화 몰리브덴 막을 성장시키는 과정, 및 냉각하는 과정을 나타낸 그래프이다. 상기 쿼츠 보트를 이용하여 퍼니스 내에서 산화 몰리브덴 및 황화수소를 어닐링된 구리 호일 기재 상에서 반응시켜 상기 구리 호일 기재 상에 이황화 몰리브덴 막이 형성됨을 나타내었다. 도 4는 유연 기재 상에 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 제조하기 위하여 사용되는 기기를 나타낸 사진이고, 도 5a는 산화 몰리브덴을 담은 쿼츠 보트(좌측)와 어닐링한 구리 호일 기재(우측)의 합성 챔버 내의 모습을 나타낸 사진이다.
본 실시예에 따른 이황화 몰리브덴 박막의 라만 스펙트럼을 측정하는 실험을 532 nm 레이저(1 mW 레이저 파워, 레이저 스팟 사이즈 0.001 mm)를 사용하여 진행하였으며, 이의 결과는 도 5c에 나타내었다.
도 5c에서 확인할 수 있는 바와 같이, 이황화 몰리브덴의 면내진동(in-plane vibration)및 면외진동(out-of-plane vibration)에 의한 피크들이 각각 381.14 cm-1 및 406.96 cm-1에서 나타남을 확인할 수 있었다. 이를 통해 본 실시예에 따라 형성된 이황화 몰리브덴 박막이 이황화 몰리브덴(2H phase)에 해당하는 것임을 확인할 수 있었다.
2. 이산화규소(SiO 2 ) 기재 상으로 이황화 몰리브덴 막의 전사
도 6은, PMMA를 이용하여 이황화 몰리브덴 막을 이산화규소(SiO2) 기재 상에 전사하는 과정을 나타낸 모식도이다. 상기 구리 호일 기재 상의 이황화 몰리브덴 막 상에 PMMA를 코팅하고(크기 10 cm x 10 cm, 수백 나노미터 두께), 구리 호일 기재를 염화철(FeCl3) 또는 과황산암모늄[(NH4)2S2O8] 용액 내에 약 3 시간 내지 약 4 시간 가량 넣어서 식각하였다. 다음 단계로서, 상기 이황화 몰리브덴 막을 이산화규소(SiO2) 기재(크기 2 cm x 2 cm) 상에 전사 한 후, 상기 PMMA를 아세톤(acetone) 용액 내에 약 10 분 가량 넣어서 식각하여 상기 이산화규소(SiO2) 기재 상에 상기 이황화 몰리브덴 막을 전사하였다.
도 5b는 이산화규소(SiO2) 기재 상에 전사한 후의 이황화 몰리브덴 박막의 사진(좌측) 및 현미경으로 촬영한 사진(우측)이다. 상기 이황화 몰리브덴 박막이 이산화규소(SiO2) 기재 상에 잘 전사되어 있음을 확인할 수 있었다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (9)

  1. 유연 기재를 어닐링 하여 재결정화 과정을 거쳐 불연속적 경계면을 감소시키고 상기 결정의 방향성이 동일성을 갖도록 하는 단계; 및
    상기 유연 기재에 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체와 황 전구체 가스를 공급하여 반응시키는 것에 의하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 형성하는 단계
    를 포함하는, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  2. 제 1 항에 있어서,
    상기 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 형성하는 단계는, 상기 기체화된 몰리브덴 또는 텅스텐을 함유하는 금속 전구체를 예열한 후 상기 황 전구체 가스를 공급하여 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 성장시키는 것을 포함하는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  3. 제 1 항에 있어서,
    상기 유연 기재는 구리를 포함하는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  4. 제 1 항에 있어서,
    상기 유연 기재의 어닐링은 800℃ 내지 1100℃에서 수행되는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  5. 제 2 항에 있어서,
    상기 예열은 600℃ 내지 900℃에서 수행되는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  6. 제 2 항에 있어서,
    상기 예열은 60 분 이하 동안 수행되는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  7. 제 2 항에 있어서,
    상기 이황화 몰리브덴 막 또는 상기 이황화 텅스텐 막을 성장시키는 것은 10분 이하 동안 수행되는 것인, 유연 기재 상의 이황화 몰리브덴 막 또는 이황화 텅스텐 막의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 따라 제조된 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 전계효과 트랜지스터.

  9. 제 1 항 내지 제 7 항 중 어느 한 항에 따라 제조된 이황화 몰리브덴 막 또는 이황화 텅스텐 막을 반도체층으로서 포함하는, 광센서.
KR1020160064622A 2016-05-26 2016-05-26 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법 KR101848673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064622A KR101848673B1 (ko) 2016-05-26 2016-05-26 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064622A KR101848673B1 (ko) 2016-05-26 2016-05-26 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법

Publications (2)

Publication Number Publication Date
KR20170133628A KR20170133628A (ko) 2017-12-06
KR101848673B1 true KR101848673B1 (ko) 2018-04-13

Family

ID=60922541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064622A KR101848673B1 (ko) 2016-05-26 2016-05-26 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법

Country Status (1)

Country Link
KR (1) KR101848673B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220076600A (ko) 2020-12-01 2022-06-08 고려대학교 산학협력단 전이금속 이황화물 박막의 제조방법, 이를 이용하는 유기발광다이오드 소자 제조방법 및 이에 의해 제조된 유기발광다이오드 소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109487231B (zh) * 2018-12-30 2023-08-22 金堆城钼业股份有限公司 一种制备三角形二硫化钼薄膜的装置及方法
CN112142014A (zh) * 2020-08-25 2020-12-29 天津大学 一种用于电催化析氢的二碲化钨纳米片的制备方法
CN116190497B (zh) * 2023-04-27 2023-07-18 长春理工大学 一种基于强耦合MoS2/MoO3异质结光电探测器的制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
논문1*
논문2*
논문3*
논문4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220076600A (ko) 2020-12-01 2022-06-08 고려대학교 산학협력단 전이금속 이황화물 박막의 제조방법, 이를 이용하는 유기발광다이오드 소자 제조방법 및 이에 의해 제조된 유기발광다이오드 소자

Also Published As

Publication number Publication date
KR20170133628A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
CN109652785B (zh) 通过循环沉积在衬底上沉积金属硫族化物的方法
KR101848673B1 (ko) 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법
KR101464173B1 (ko) 전이금속 칼코겐화합물 박막 형성 방법
US20120015166A1 (en) Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
KR20160044977A (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR101800363B1 (ko) 전이금속 칼코겐화합물 박막 제조 방법
WO2015126087A1 (ko) 금속 칼코게나이드 박막의 제조 방법 및 그 박막
Mandyam et al. Large area few-layer TMD film growths and their applications
KR20140115723A (ko) 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체
US20110171816A1 (en) Synthesis of germanium sulfide and related compounds for solid electrolytic memory elements and other applications
KR102119409B1 (ko) 전이금속 전구체, 이를 포함하는 액상 조성물 및 이를 이용하는 전이금속 칼코게나이드 박막의 제조방법
US20230114347A1 (en) Method of forming transition metal dichalcogenide thin film
KR100857590B1 (ko) 연성 폴리머 기판 위에 상온 화학증착법
Jeon et al. Controlling grain size and continuous layer growth in two-dimensional MoS 2 films for nanoelectronic device application
KR101809251B1 (ko) 전이금속 칼코게나이드 층의 제조 방법
JP2022137205A (ja) 金を含む薄膜の蒸着
KR101821884B1 (ko) 금속/칼코겐 화합물을 포함하는 박막의 제조 방법
CN110670045A (zh) 一种原子层沉积制备有机无机杂化卤素钙钛矿材料的方法
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
CN113088932A (zh) 一种晶圆级层数可控硫化钼及其制备方法
KR102180212B1 (ko) 고이동도 이황화주석 박막의 제조방법
KR100578105B1 (ko) 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조방법
KR101319037B1 (ko) 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터
CN115074670B (zh) 一种二硒化钯的制备方法
US20210375619A1 (en) Method for producing transition metal dichalcogenidegraphene hetero junction composite using plasma

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant