KR102180212B1 - 고이동도 이황화주석 박막의 제조방법 - Google Patents

고이동도 이황화주석 박막의 제조방법 Download PDF

Info

Publication number
KR102180212B1
KR102180212B1 KR1020190038481A KR20190038481A KR102180212B1 KR 102180212 B1 KR102180212 B1 KR 102180212B1 KR 1020190038481 A KR1020190038481 A KR 1020190038481A KR 20190038481 A KR20190038481 A KR 20190038481A KR 102180212 B1 KR102180212 B1 KR 102180212B1
Authority
KR
South Korea
Prior art keywords
thin film
tin
high mobility
tin disulfide
temperature
Prior art date
Application number
KR1020190038481A
Other languages
English (en)
Other versions
KR20200116724A (ko
Inventor
전형탁
최형수
박현우
이남규
최연식
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190038481A priority Critical patent/KR102180212B1/ko
Publication of KR20200116724A publication Critical patent/KR20200116724A/ko
Application granted granted Critical
Publication of KR102180212B1 publication Critical patent/KR102180212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1052—IV-VI
    • H01L2924/10524—Tin sulfide [SnS, SnS2]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 고이동도 이황화주석 박막의 제조방법을 개시한다. 본 발명의 실시예에 따른 고이동도 이황화주석 박막의 제조방법은, 일황화주석 박막 및 이황화주석 박막을 단계적으로 형성한 후 열처리를 통하여 고결정성과 연속성을 갖는 고품질의 고이동도 이황화주석 박막을 형성할 수 있다.

Description

고이동도 이황화주석 박막의 제조방법{METHOD FOR MANUFACTURING HIGH MOBILITY TIN DISURFIDE THIN FILM}
본 발명은 고이동도 이황화주석 박막의 제조방법에 관한 것으로, 보다 상세하게는 고결정성 일황화주석 박막 및 비결정성 이황화주석 박막을 단계적으로 형성한 후 열처리를 통하여 고결정성과 연속성을 갖는 고품질의 고이동도 이황화주석 박막을 형성할 수 있는 고이동도 이황화주석 박막의 제조방법에 관한 것이다.
이황화주석은 낮은 결정화 온도를 가지는 이차원물질로, 상용이 현실화 되고 있는 유연전자소자 및 투명전자소자의 활성 채널(channel)층으로서 활용가능성이 매우 높다.
또한 리튬이온전지의 전극, 가스센서 및 태양전지 등의 광전소자 적용에서도 좋은 성능을 보인다고 알려져 활발히 연구 되고 있다.
이차원 물질 연구의 초석은 그래핀이며, 그래핀의 단점을 보완하기 위해 유사한 이차원구조의 금속 다이칼코제나이드(dichalcogenide) 물질들이 도입되었다.
주로 연구되는 물질은 이황화몰리브덴(MoS2) 및 이황화텅스텐(WS2)이며 공정개발과 트랜지스터의 활성 채널층, 리튬이온전지의 전극 및 가스 감지 물질로의 적용에 대한 연구가 주로 진행되어왔다.
공정개발은 대표적으로 화학기상반응을 이용하는 방법으로 연구된다.
전자소자 적용과 성능 확보를 위해서는 건식 공정인 기상 증착법을 통한 박막 형성이 필수적인데, 스퍼터링(sputtering), 화학기상증착법(Chemical Vapor Deposition, CVD) 및 원자층증착법(Atomic Layer Deposition, ALD) 공정을 사용하여 해당 금속 및 금속 산화물을 증착한 뒤 황 분위기의 열처리 하에 이황화금속으로 최종결정화 시키는 방식이 주로 사용된다.
2010년대 초반부터 시작된 본 연구분야는 성숙기에 접어드는 단계에 있어 원론적인 소재특성의 발견에서 실용화 및 산업적용 가능성을 높이기 위한 공정개발 및 개선 방향으로 연구되고 있다.
이황화주석은 높은 박막특성, 낮은 공정 난이도 및 높은 소자 적용 가능성을 가져 연구 분야 및 연구 진행도에서 가장 관련도가 높은데, 특히 결정화 온도가 훨씬 낮기 때문에 기존 소재에 비해 산업적용 가능성이 훨씬 높다.
유연 및 투명소자 접목의 경우, 기존 연구된 소재들이 공정완료 후 형성한 소자를 유연/투명 기판으로 옮기는 공정을 별도로 실시하는 것과 달리 해당 기판 위에 바로 증착 및 후처리 공정이 가능한 장점이 있다.
그러나, 이황화몰리브덴 및 이황화텅스텐 등의 대표적 이차원 물질의 경우 높은 결정화온도가 필요한 공정적 문제점이 있다.
이황화몰리브덴의 경우 통상 750℃, 이황화텅스텐의 경우 900℃의 결정화 온도가 요구된다.
또한 높은 결정 온도로 인해 연속적인 박막의 형태로 형성되지 않고 플레이크(flake) 형태의 결정들이 형성되기 때문에, 균일한 박막 증착에 있어 어려움이 있다.
반면, 이황화주석의 경우 400℃ 이하의 전 영역에서 결정화가 이루어지기 때문에 공정온도 면에서 유리함이 크다.
또한 원자층 증착법(atomic layer deposition, ALD)을 사용할 수 있어 열처리를 통한 결정화 기반이 되는 주석계 화합물 박막을 저온에서도 고품질로 형성 가능하다.
이러한 점들로 인해 최종적으로 형성되는 이황화주석 박막은 기존 이황화몰리브덴 박막 및 이황화텅스텐 박막에 비해 대면적으로 균일하며 결함이 적다.
하지만 그럼에도 불구하고 현재까지는 산업전반에 사용되는 트랜지스터 소자의 채널층으로서 적용되기에는 부족한 특성을 보이고 있다.
이황화몰리브덴 및 이황화텅스텐과 같은 결정질소재 기반 박막공정의 근본적 문제점이 이황화주석의 경우 개선 될 수 있으나 산업적용을 위해서는 추가적인 박막 특성 개선 방안이 필요한 실정이다.
종래의 이차원물질의 박막 형성연구는 우선 기상증착법을 기반으로 금속, 금속산화물 및 금속황화물을 형성하고(Mo, MoO3, WO3, SnO2 또는 SnS2 등) 이를 2차적으로 황분위기에서 열처리 하는 방식이다.
상변이를 통해 결정질 이황화금속 박막이 형성되거나 이미 증착한 이황화금속 박막의 결정화도를 높일 수 있다.
최종적으로 우수한 소자특성을 얻기 위해서는 결정성이 높으면서도 결정이 밀집해 연속적인 박막을 얻어야 하는 목적을 갖는다.
하지만 기존 연구는 이차원물질을 얻을 수 있는 공정확보에 그치는 수준이었기 때문에 국소적으로 결정이 형성된 것을 확인할 뿐, 전체적인 박막 품질개선에 대한 연구는 미흡한 실정이다.
한국공개특허 제10-2018-0071643호, "이차원 이황화주석 박막의 형성 방법" 한국등록특허 제10-0560963호, "원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법" 한국공개특허 제10-2015-0098904호, "금속 칼코게나이드 박막의 제조 방법 및 그 박막"
본 발명의 일 실시예들은 황 분위기 열처리에 사용할 기반 박막형성을 두 단계로 나눠, 결정도가 높지만 결함이 많은 일황화주석 박막 상부에 결정도가 낮지만 도포성이 좋은 비결정질 이황화주석 박막을 증착하여 결함을 채움으로써 최종적으로 고결정성과 박막연속성을 동시에 가지는 고이동도 이황화주석 박막의 제조방법을 제공하기 위한 것이다.
본 발명의 일 실시예들은 고결정성의 일황화주석 증착 단계 및 비결정성의 이황화주석 증착 단계를 동일 챔버 내에서 온도의 변화를 통한 인-시튜로 수행할 수 있어, 외부 환경에 의한 오염과 산화막 형성에 의한 박막 내 불연속성을 방지할 수 있는 고이동도 이황화주석 박막의 제조방법을 제공하기 위한 것이다.
본 발명의 일 실시예들은 매우 높은 결정성을 갖는 고결정성의 이황화주석 박막의 제조가 가능하고, 고결정성 박막성장의 단점인 결함문제를 이중증착으로 해결함으로서 높은 전하 이동도를 가져 반도체 소자의 채널(channel)층에 적용이 가능한 고이동도 이황화주석 박막의 제조방법을 제공하기 위한 것이다.
본 발명의 일 실시예들은 낮은 공정 온도 조건으로 제조가 가능하여 유연소자 및 투명소자에 적용이 용이한 고이동도 이황화주석 박막의 제조방법을 제공하기 위한 것이다.
본 발명의 일 실시예들은 원자층증착법을 바탕으로 균일한 박막 형성과 정확도 높은 박막 두께 조절이 가능한 고이동도 이황화주석 박막의 제조방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법은 기판 상에 제1 온도 공정으로 결함이 포함된 고결정성 일황화주석(SnS) 박막을 형성하는 단계; 상기 고결정성 일황화주석 박막 상에 존재하는 결함을 채우도록 상기 고결정성 일황화주석 박막 상에 상기 제1 온도 공정보다 낮은 제2 온도 공정으로 비결정성 이황화주석(SnS2) 박막을 형성하는 단계; 및 상기 고결정성 일황화주석 박막 및 상기 비결정성 이황화주석 박막이 형성된 기판을 열처리 하는 단계를 포함한다.
상기 고이동도 이황화주석 박막의 제조방법은, 동일한 공정 챔버(chamber) 내에서 상기 제1 온도 조건에서 상기 제2 온도 조건으로의 온도 변화를 통한 인-시튜(in-situ) 공정으로 수행되는 것을 특징으로 한다.
상기 결함은 홀(hole), 크랙(crack) 또는 보이드(void)의 형태를 갖는 것을 특징으로 한다.
상기 고결정성 일황화주석 박막 및 비결정성 이황화주석 박막이 형성된 기판을 열처리 하는 상기 단계는, 상기 열처리를 통하여 상기 고결정성 일황화주석 박막 및 상기 비결정성 이황화주석 박막이 연속적인 단일 상의 고이동도 이황화주석 박막으로 형성되는 것을 특징으로 한다.
상기 기판 상에 고결정성 일황화주석 박막을 형성하는 상기 단계는, TDMASn(Tetrakis(diemethylamino)tin) 반응체 및 황화수소(H2S) 반응 가스를 이용한 원자층증착법(ALD, Atomic Layer Deposition) 을 통하여 상기 고결정성 일황화주석 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 온도 공정은 160 ℃ 내지 200 ℃의 온도에서 수행되는 것을 특징으로 한다.
상기 고결정성 일황화주석 박막 상에 비결정성 이황화주석 박막을 형성하는 상기 단계는, TDMASn(Tetrakis(diemethylamino)tin) 반응체 및 황화수소 반응 가스를 이용한 원자층증착법을 통하여 상기 비결정성 이황화주석 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2 온도 공정은 80 ℃ 내지 120 ℃의 온도에서 수행되는 것을 특징으로 한다.
상기 열처리는 황화수소 분위기에서 수행되는 것을 특징으로 한다.
상기 열처리는 450 ℃ 이하의 온도에서 수행되는 것을 특징으로 한다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 결정도가 높은 고결정성의 일황화주석을 증착한 후, 그 상부를 비결정질의 이황화주석을 증착함으로써 고결정성의 일황화주석 박막에 존재하는 결함을 모두 채울 수 있어 고이동도 이황화주석 박막의 연속성을 높일 수 있다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 고결정성의 일황화주석 증착 단계 및 비결정질의 이황화주석 증착 단계를 동일 챔버 내에서 온도의 변화로만 인-시튜로 수행할 수 있어, 외부 환경에 의한 오염과 산화막 형성에 의한 박막 내 불연속성을 방지할 수 있다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 매우 높은 결정성을 가지면서도 결함이 적어 연속적인 고결정성의 이황화주석 박막의 제조가 가능하고, 이러한 이황화주석 박막은 높은 전하 이동도를 가져 반도체 소자의 채널(channel)층에 적용이 가능하다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 낮은 공정 온도 조건으로 제조가 가능하여 유연소자 및 투명소자에 적용이 용이하다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 원자층증착법을 바탕으로 박막을 증착함으로써 균일한 박막 형성과 정확도 높은 박막 두께 조절이 가능하다.
도 1은 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법을 단계별로 도시한 흐름도이고, 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법을 통해 제조된 고이동도 이황화주석 박막의 단계별 단면도이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 일 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 일 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법에 대해 상세히 설명하도록 한다.
먼저, 전술한 바와 같이 박막을 이루는 결정 크기의 증가는 전하이동도 향상을 가져온다.
그러나 단결정으로 박막을 형성할 수는 없기 때문에, 증착온도를 높여 공정을 수행하여 결정의 크기는 증가시켰지만, 이는 결정 사이의 결함이 동시에 심화되는 문제를 갖는다.
결정질 물질에서의 이러한 결정 사이의 결함은 전하의 이동을 방해하여 전하이동도 하락의 원인이 된다. 반대로 증착온도를 낮춰 결정성이 낮은 박막을 증착할 경우 높은 도포성을 가져 연속적인 박막이 형성될 수 있으나, 단일 결정의 관점에서 그 내부의 전하이동도는 떨어지기 때문에 전체적인 박막의 전하이동도도는 낮은 특성을 보이게 된다.
이에 따라, 후술할 도면을 참조한 상세한 설명을 통하여 결정의 크기가 크면서도 결함이 없어 밀도가 높은 연속적인 박막을 형성할 수 있는 고이동도 이황화주석 박막의 제조방법을 제안한다.
도 1은 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법을 단계별로 도시한 흐름도이고, 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법을 통해 제조된 고이동도 이황화주석 박막의 단계별 단면도이다.
도 1 및 도 2a 내지 도 2c를 참조하면, 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법은 기판 상에 제1 온도 공정으로 결함이 포함된 고결정성 일황화주석(SnS) 박막을 형성하는 단계(S110, 도 2a), 상기 고결정성 일황화주석 박막 상에 존재하는 결함을 채우도록 상기 고결정성 일황화주석 박막 상에 상기 제1 온도 공정보다 낮은 제2 온도 공정으로 비결정성 이황화주석(SnS2) 박막을 형성하는 단계(S120, 도 2b) 및 상기 고결정성 일황화주석 박막 및 상기 비결정성 이황화주석 박막이 형성된 기판을 열처리 하는 단계(S130, 도 2c)를 포함한다.
단계 S110은 기판(110) 상에 제1 온도 공정으로 결함이 포함된 고결정성 일황화주석 박막을 형성한다.
기판(110)은 고분자 재료의 유연 기판 또는 실리콘, 유리 등의 리지드(rigid) 기판일 수 있으나, 특정 물질에 한정되지 않는다.
실시예에 따라 단계 S110은 제1 온도 공정의 원자층증착법(ALD, Atomic Layer Deposition)을 통하여 기판(110) 상에 고결정성 일황화주석 박막(120)을 형성할 수 있다.
실시예에 따라 제1 온도 공정은 160 ℃ 내지 200 ℃의 온도에서 수행될 수 있고, 상기 제1 온도 공정을 160 ℃ 내지 200 ℃의 온도에서 수행하는 경우, 결정의 크기를 증가시켜 고결정성 일황화주석 박막(120)을 형성할 수 있다.
보다 상세하게는 160 ℃ 내지 200 ℃의 제1 온도 공정에서 TDMASn(Tetrakis(diemethylamino)tin) 전구체 및 황화수소(H2S) 반응 가스를 이용하여 원자층 증착을 하면 기판(110) 상에 고결정성의 일황화주석 박막(120)이 형성된다.
이때, 원자층증착법의 공정 온도가 200 ℃를 초과하는 경우, 박막의 표면 거칠기(roughness)가 과다하게 증가하고 기판과 박막의 계면 접착력(adhesion)이 떨어지는 문제가 발생하게 된다.
원자층증착법은 기판을 원자층증착 공정 챔버(chamber) 내에 위치시키고 제1 온도 공정의 온도 조건으로 챔버 내부를 설정한 후 전구체 물질 및 반응 가스를 챔버 내부에 펄스 형태로 교대 공급하여 수행될 수 있다.
또한, 증착 공정 간 비활성 가스인 퍼지(purge) 가스를 챔버 내부에 공급하여 주는데, 이러한 일련의 단계를 하나의 사이클(cycle)로 정의할 수 있다.
보다 상세하게, 우선 전구체 물질을 주입하면 표면에서 강한 화학 결합을 하고, 그 위에 남은 전구체가 약한 물리적 결합을 하고 있다.
다음으로 아르곤(Ar) 등의 불활성 기체를 주입하여 퍼지(purge)를 하면 물리적 결합을 하고 있는 전구체가 제거되고 하나의 원자층이 형성된다.
퍼지를 한 후 반응물질을 주입하면, 형성된 원자층과의 표면 반응으로 인해 고체 상의 반응 생성물인 박막과 기체 상의 부산물을 만든다.
이 부산물은 박막 위에 물리적 결합을 하고 있으며, 다시 퍼지하여 이를 제거한다.
이와 같이 일반적인 총 4 단계의 과정을 하나의 사이클로 정의할 수 있다.
원자층증착법은 박막이 원자층 단위로 증착되기 때문에 정확한 두께 및 조성 조절이 가능하다.
또한, 단차 피복성이 매우 우수하며, 박막의 균일도 또한 매우 높다.
또한, 기상 반응에 의한 불순물을 오염을 배제할 수 있어 증착된 박막은 전기적, 물리적으로 특성이 우수하다.
또한, 공정 온도는 화학 기상 증착 방법(chemical vapor deposition, CVD) 방법에 비해 저온 공정으로 수행되어, 기판의 물질에 상대적으로 적은 영향을 받는다는 장점이 있다.
단계 S110에서의 원자증착법의 전구체로는 TDMASn(Tetrakis(diemethylamino)tin) 전구체를 이용할 수 있고, 반응 가스로는 황화수소(H2S) 가스를 이용할 수 있다.
이때, TDMASn 외에 다른 주석계 전구체를 사용 가능하다. 상기 TDMASn 외에 다른 주석계 전구체를 사용할 경우, 온도 범위에 따라 비결정성 황화주석(a-SnSx(amorphous-SnSx)이 형성 될 수 있다.
단계 S110을 통하여 형성된 고결정성의 일황화주석 박막(120)은 결함(200)을 포함하여 형성된다.
이러한 결함(200)이 생성되는 원인은, 전술한 원자층증착의 온도 조건에 기인한다.
보다 상세하게는, 160 ℃ 내지 200 ℃의 원자층증착 온도 조건은, 일황화주석 박막(120)을 고결정성으로 형성하기 위한 온도 조건이지만, 결함(200)의 생성을 피할 수 없게 된다.
이러한 결함(200)은 홀(hole), 크랙(crack) 또는 보이드(void)의 형태를 가질 수 있다.
결함(200)의 홀(hole), 크랙(crack) 또는 보이드(void)의 형태는 모두 고결정성의 일황화주석 박막(120)이 증착되지 않고 비어있는 구조를 가지므로, 고결정성의 일황화주석 박막(120)을 단독으로 사용할 경우 박막의 연속성 특성이 낮아 높은 전하이동도를 기대할 수 없다.
도 1 및 도 2b 를 참조하면, 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법의 단계 S120에서 결함(200)을 채우도록 고결정성 일황화주석 박막(120) 상에 제1 온도 공정보다 낮은 제2 온도 공정으로 비결정성 이황화주석(SnS2) 박막(130)을 형성한다.
상세하게는 단계 S120은 결함(200)을 채우도록 고결정성 일황화주석 박막(120) 상에 상기 제1 온도 공정보다 낮은 온도 조건을 통하여 고결정성의 일황화주석 박막(120)이 형성된 기판(110) 상에 비결정성 이황화주석 박막(130)을 형성한다.
단계 S120을 통하여 증착된 비결정성 이황화주석 박막(130)은 높은 도포성을 통하여 제1 온도 공정에서 형성된 고결정성 일황화주석 박막(120) 내부의 크랙 안쪽으로 침투하여, 박막을 연속적인 박막의 형태로 형성되게 한다.
실시예에 따라 단계 S120은 제2 온도 공정의 원자층증착법(ALD, Atomic Layer Deposition)을 통하여 기판(110) 상에 비결정성 이황화주석 박막(130)을 형성할 수 있다.
실시예에 따라 제2 온도 공정은 80 ℃ 내지 120 ℃의 온도에서 수행될 수 있고, 상기 제1 온도 공정을 80 ℃ 내지 120 ℃의 온도에서 수행하는 경우, 높은 도포성을 가져 크랙(200)을 채울 수 있는 비결정성 이황화주석 박막(130)을 형성할 수 있다.
이때, 단계 S110과 동일하게, 주석(Sn)의 전구체로는 TDMASn(Tetrakis(diemethylamino)tin) 전구체를 이용할 수 있고, 반응 가스로는 황화수소(H2S) 가스를 이용할 수 있다.
전술한 단계 S110의 고결정성 일황화주석 박막(120) 증착 온도 조건에 비해 낮은 온도로 증착하게 되면, 단계 S110과 동일한 전구체 및 반응 가스를 이용하여도 조성 및 결정성이 다른 박막을 형성할 수 있다.
보다 상세하게는, 단계 S110에서의 제1 온도 공정에서는 결정성은 높지만 홀(hole), 크랙(crack) 또는 보이드(void)의 형태를 갖는 결함(200)을 포함하는 고결정성 일황화주석 박막(120)이 형성되고, 단계 S120에서의 제2 온도 공정에서는 높은 도포성을 가져 크랙(200)의 내부까지 박막이 침투할 수 있지만 결정성이 매우 낮은 비결정성 이황화주석 박막(130)이 형성된다.
이러한 연속적인 박막의 형성을 통하여, 고결정성의 일황화주석 박막(110)이 가지는 문제점인 결함을 보완할 수 있게 된다.
본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 결정도가 높은 고결정성의 일황화주석 박막(110)을 증착한 후, 그 상부를 비결정질의 이황화주석 박막(120)으로 증착함으로써 고결정성의 일황화주석 박막에 존재하는 결함을 모두 채울 수 있어 고이동도 이황화주석 박막의 연속성을 높일 수 있는 장점이 있다.
단계 S110 및 단계 S120은 동일 증착 공정 챔버(chamber) 내에서 온도 조건의 조절만으로, 고결정성 일황화주석 박막(120)과 비결정성 이황화주석 박막(130)을 동일 챔버(chamber) 내에서 인-시튜(in-situ)로 하이브리드(hybrid) 증착이 가능하다는 공정적인 장점을 갖는다.
또한, 본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 고결정성의 일황화주석 박막(120)의 증착 단계 및 비결정질의 이황화주석 박막(130)의 증착 단계를 동일 챔버 내에서 온도의 변화로만 인-시튜로 수행할 수 있어, 외부 환경에 의한 오염과 산화막 형성에 의한 박막 내 불연속성을 방지할 수 있다.
도 1 및 도 2c 를 참조하면, 본 발명의 일 실시예에 따른 고이동도 이황화주석 박막의 제조방법의 단계 S130에서 고결정성 일황화주석 박막(120) 및 비결정성 이황화주석 박막(130)이 형성된 기판을 열처리한다.
단계 S130을 통하여 고결정성 일황화주석 박막(120) 및 비결정성 이황화주석 박막(130)은 연속적인 단일 상의 고이동도 이황화주석 박막(140)으로 변환될 수 있다.
실시예에 따라 단계 S130을 통하여 형성된 단일 상의 고이동도 이황화주석 박막(140)은 고결정성 일황화주석 박막(120) 및 비결정성 이황화주석 박막(130)의 상변이와 결정화를 통하여 형성된다.
보다 상세하게는, 상기 열처리 공정 시 고결정성 일황화주석 박막(120)은 고이동도 이황화주석 박막으로의 상변이가 발생되고, 비결정성 이황화주석 박막(130)은 결정화가 발생되어 결과적으로 연속적인 단일 상의 고이동도 이황화주석 박막(140)이 형성될 수 있다.
이때, 상기 열처리 공정은 황화수소 분위기에서 수행될 수 있다.
또한, 상기 열처리 공정 시의 온도 조건은 450 ℃ 이하의 모든 온도에서 수행되는 것을 특징으로 한다.
이때, 열처리 온도가 450 ℃를 초과하는 경우, 박막의 표면 거칠기(roughness)가 과다하게 증가하고 기판과 박막의 계면 접착력(adhesion)이 떨어져 이황화주석이 휘발될 수 있으며, 기판의 물질에 따라 기판에 고온에 따른 물성 변화 등이 유발될 수 있다.
상기 열처리 공정 시의 온도 조건은 보다 바람직하게는 25 ℃ 내지 450 ℃일 수 있다.
전술한 단계 S130의 열처리 공정 역시, 단계 S110 및 단계 S120의 증착 공정과 마찬가지로 동일 챔버 내에서 인-시튜로 공정이 수행될 수 있어 증착 단계와 열처리 단계의 연속적인 공정을 통하여, 외부 환경에 의한 오염과 산화막 형성에 의한 박막 내 불연속성을 방지할 수 있다.
전술한 본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 매우 높은 결정성 및 막 내 연속성을 갖는 이황화주석 박막(140)의 제조가 가능하고, 이러한 고결정성의 이황화주석 박막(140)은 큰 결정 크기와 결정들의 조밀함으로 인하여 높은 전하 이동도를 가져 반도체 소자의 채널(channel)층에 적용이 가능하다.
또한, 본 발명의 일 실시예들의 고이동도 이황화주석 박막의 제조방법에 따르면, 낮은 공정 온도 조건으로 제조가 가능하여 유연소자 및 투명소자에 적용이 용이하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110: 기판
120: 고결정성 일황화주석 박막
130: 비결정성 이황화주석 박막
140: 단일 상의 고이동도 이황화주석 박막

Claims (11)

  1. 기판 상에 제1 온도 공정으로 고결정성 일황화주석(SnS) 박막을 형성하는 단계;
    상기 고결정성 일황화주석 박막 상에 존재하는 결함을 채우도록 상기 고결정성 일황화주석 박막 상에 상기 제1 온도 공정보다 낮은 제2 온도 공정으로 비결정성 이황화주석(SnS2) 박막을 형성하는 단계; 및
    상기 고결정성 일황화주석 박막 및 상기 비결정성 이황화주석 박막이 형성된 기판을 열처리 하는 단계
    를 포함하는 고이동도 이황화주석 박막의 제조방법.
  2. 제1항에 있어서,
    상기 고이동도 이황화주석 박막의 제조방법은,
    동일한 공정 챔버(chamber) 내에서 상기 제1 온도 조건에서 상기 제2 온도 조건으로의 온도 변화를 통한 인-시튜(in-situ) 공정으로 수행되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  3. 제1항에 있어서,
    상기 결함은 홀(hole), 크랙(crack) 또는 보이드(void)의 형태를 갖는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  4. 제1항에 있어서,
    상기 고결정성 일황화주석 박막 및 비결정성 이황화주석 박막이 형성된 기판을 열처리 하는 상기 단계는,
    상기 열처리를 통하여 상기 고결정성 일황화주석 박막 및 상기 비결정성 이황화주석 박막이 연속적인 단일 상의 고이동도 이황화주석 박막으로 형성되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  5. 제4항에 있어서,
    상기 단일 상의 고이동도 이황화주석 박막은 상기 고결정성 일황화주석 박막의 상변이와 상기 비결정성 이황화주석 박막의 결정화를 통하여 형성되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  6. 제1항에 있어서,
    상기 기판 상에 고결정성 일황화주석 박막을 형성하는 상기 단계는,
    TDMASn(Tetrakis(diemethylamino)tin) 반응체 및 황화수소(H2S) 반응 가스를 이용한 원자층증착법(ALD, Atomic Layer Deposition) 을 통하여 상기 고결정성 일황화주석 박막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  7. 제1항에 있어서,
    상기 제1 온도 공정은 160 ℃ 내지 200 ℃의 온도에서 수행되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  8. 제1항에 있어서,
    상기 고결정성 일황화주석 박막 상에 비결정성 이황화주석 박막을 형성하는 상기 단계는,
    TDMASn(Tetrakis(diemethylamino)tin) 반응체 및 황화수소 반응 가스를 이용한 원자층증착법을 통하여 상기 비결정성 이황화주석 박막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  9. 제1항에 있어서,
    상기 제2 온도 공정은 80 ℃ 내지 120 ℃의 온도에서 수행되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  10. 제1항에 있어서,
    상기 열처리는 황화수소 분위기에서 수행되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
  11. 제1항에 있어서,
    상기 열처리는 450 ℃ 이하의 온도에서 수행되는 것을 특징으로 하는 고이동도 이황화주석 박막의 제조방법.
KR1020190038481A 2019-04-02 2019-04-02 고이동도 이황화주석 박막의 제조방법 KR102180212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190038481A KR102180212B1 (ko) 2019-04-02 2019-04-02 고이동도 이황화주석 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190038481A KR102180212B1 (ko) 2019-04-02 2019-04-02 고이동도 이황화주석 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20200116724A KR20200116724A (ko) 2020-10-13
KR102180212B1 true KR102180212B1 (ko) 2020-11-18

Family

ID=72884887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038481A KR102180212B1 (ko) 2019-04-02 2019-04-02 고이동도 이황화주석 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR102180212B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230082832A (ko) 2021-12-02 2023-06-09 한국화학연구원 신규한 유기주석 화합물, 이의 제조방법 및 이를 이용하여 박막을 제조하는 방법
KR102557055B1 (ko) * 2022-10-12 2023-07-19 한국과학기술연구원 영역선택적 원자층증착을 이용한 이황화박막 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273339A (ja) * 1994-04-01 1995-10-20 Sharp Corp 薄膜半導体装置の製造方法
KR100560963B1 (ko) 2003-09-30 2006-03-15 삼성전자주식회사 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법
KR20150098904A (ko) 2014-02-21 2015-08-31 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
KR101869337B1 (ko) * 2016-04-27 2018-06-20 영남대학교 산학협력단 황화주석 박막 및 그 형성 방법, 박막 태양전지 및 그 제조방법
KR101937293B1 (ko) 2016-12-20 2019-01-11 한국과학기술연구원 이차원 이황화주석 박막의 형성 방법

Also Published As

Publication number Publication date
KR20200116724A (ko) 2020-10-13

Similar Documents

Publication Publication Date Title
US10400331B2 (en) Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby
US9644263B2 (en) Method for synthesis of transition metal chalcogenide
US7601649B2 (en) Zirconium-doped tantalum oxide films
KR102180212B1 (ko) 고이동도 이황화주석 박막의 제조방법
US9607920B2 (en) Self-limiting chemical vapor deposition and atomic layer deposition methods
KR20180071643A (ko) 이차원 이황화주석 박막의 형성 방법
US7754586B2 (en) Method of surface treating a phase change layer and method of manufacturing a phase change memory device using the same
WO2013106166A1 (en) Thin film semiconductors made through low temperature process
KR20200113238A (ko) 에피텍셜 상 전환에 의한 2d 반도체의 대형 스케일 합성
KR101848673B1 (ko) 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법
KR101821884B1 (ko) 금속/칼코겐 화합물을 포함하는 박막의 제조 방법
US9425323B2 (en) Thin film, method of forming thin film, semiconductor device including thin film, and method of manufacturing semiconductor device
KR20190024675A (ko) 금속 칼코겐 화합물 박막의 제조 방법
US10916621B2 (en) Capacitor including first electrode, second electrode, and dielectric layer, image sensor, and method for producing capacitor
Kawamura et al. Low-temperature-processed zinc oxide thin-film transistors fabricated by plasma-assisted atomic layer deposition
KR100580771B1 (ko) 플래쉬 메모리소자의 형성방법
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR102061501B1 (ko) 황화주석 박막의 형성 방법
KR20220132754A (ko) 2차원 나노소재의 제조방법 및 2차원 나노소재의 제조장치
Singh et al. CVD-deposited Cu 2 O thin films with a record Hall hole mobility of 263 cm 2 V− 1 s− 1 and field-effect mobility of 0.99 cm 2 V− 1 s− 1
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
CN116072729A (zh) 晶体管以及晶体管的制造方法
KR20200094462A (ko) 금속 칼코겐 화합물 박막의 제조방법
KR19990059057A (ko) 반도체 소자의 폴리실리콘층 형성 방법
JPH04276075A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant