KR101832983B1 - 통합된 pcie 제어기에 대한 개선된 전력 제어 기법 - Google Patents

통합된 pcie 제어기에 대한 개선된 전력 제어 기법 Download PDF

Info

Publication number
KR101832983B1
KR101832983B1 KR1020167003666A KR20167003666A KR101832983B1 KR 101832983 B1 KR101832983 B1 KR 101832983B1 KR 1020167003666 A KR1020167003666 A KR 1020167003666A KR 20167003666 A KR20167003666 A KR 20167003666A KR 101832983 B1 KR101832983 B1 KR 101832983B1
Authority
KR
South Korea
Prior art keywords
pcie
power
integrated
processor circuit
controller
Prior art date
Application number
KR1020167003666A
Other languages
English (en)
Other versions
KR20160033723A (ko
Inventor
브라이언 엘. 스프리
릴리 피. 루이
샤운 엠. 콘라드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160033723A publication Critical patent/KR20160033723A/ko
Application granted granted Critical
Publication of KR101832983B1 publication Critical patent/KR101832983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/122—
    • Y02D10/17—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

통합된 PCIe(peripheral component interconnect express) 제어기에 대한 개선된 전력 제어 기법들이 기술되어 있다. 하나의 실시예에서, 예를 들어, 프로세서 회로는 통합된 PCIe 제어기, 및 전력 감소 트리거를 검출하고, 통합된 PCIe 제어기를 디스에이블시키며, 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 로직을 포함할 수 있다. 다른 실시예들이 기술되고 청구되어 있다.

Description

통합된 PCIE 제어기에 대한 개선된 전력 제어 기법{IMPROVED POWER CONTROL TECHNIQUES FOR INTEGRATED PCIE CONTROLLERS}
본 명세서에 기술된 실시예들은 일반적으로 컴퓨팅 시스템들 및 컴퓨팅 시스템 전력 제어 기법들에 관한 것이다.
전형적인 컴퓨팅 시스템에서, 프로세서 회로와 주변 디바이스(그래픽 카드 등) 간의 PCIe(PCI(peripheral component interconnect) express) 통신 링크를 설정하고 유지하는 것과 연관된 전력 소비가 상당할 수 있다. 제한된 전력이 이용 가능하고 PCIe 주변 기기의 특징들이 비필수적이며 그리고/또는 통합된 대안의 디바이스에 의해 수행될 수 있는 상황 하에서, PCIe 주변 기기를 비활성화시키고 PCIe 링크를 지원하는 PCIe 제어기 및/또는 다른 회로부로부터 전력을 제거하는 것이 바람직할 수 있다. 예를 들어, PCIe 제어기가 프로세서 회로와 통합되어 있는 시스템들에서, 프로세서 회로가 저전력 상태에 들어갈 수 있게 하기 위해 PCIe 제어기 및/또는 다른 지원 회로부로부터 전력을 제거하는 것이 바람직할 수 있다. 그렇지만, 종래의 접근법들에 따르면, 통합된 PCIe 제어기가 디스에이블될 수 있는 동안, 통합된 PCIe 제어기가 존재하는 프로세서 회로의 진행 중인 동작 동안 통합된 PCIe 제어기의 전원이 꺼질 수 있는 절차가 마련되어 있지 않다.
도 1은 동작 환경의 하나의 실시예를 나타낸 도면.
도 2는 장치의 하나의 실시예 및 제1 시스템의 하나의 실시예를 나타낸 도면.
도 3은 제1 논리 흐름의 하나의 실시예를 나타낸 도면.
도 4는 제2 논리 흐름의 하나의 실시예를 나타낸 도면.
도 5는 저장 매체의 하나의 실시예를 나타낸 도면.
도 6은 제2 시스템의 하나의 실시예를 나타낸 도면.
도 7은 제3 시스템의 하나의 실시예를 나타낸 도면.
도 8은 디바이스의 하나의 실시예를 나타낸 도면.
다양한 실시예들이, 일반적으로, 통합된 PCIe 제어기들에 대한 전력 제어 기법들에 관한 것일 수 있다. 보다 상세하게는, 다양한 실시예들이 통합된 PCIe 제어기로부터 전력을 제거하는 것을 가능하게 하는 기법들에 관한 것이다. 하나의 실시예에서, 예를 들어, 프로세서 회로는 통합된 PCIe 제어기, 및 전력 감소 트리거(power reduction trigger)를 검출하고, 통합된 PCIe 제어기를 디스에이블시키며, 통합된 PCIe 제어기에 대한 전력 제거 설정(power removal setting)에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 로직을 포함할 수 있다. 다른 실시예들이 기술되고 청구되어 있다.
다양한 실시예들은 하나 이상의 요소들을 포함할 수 있다. 요소는 특정 동작들을 수행하도록 구성된 임의의 구조를 포함할 수 있다. 주어진 일단의 설계 파라미터들 또는 성능 제약조건들에 대해 원하는 바대로, 각각의 요소는 하드웨어, 소프트웨어, 또는 이들의 임의의 조합으로서 구현될 수 있다. 일 실시예가 예로서 특정 토폴로지에서 제한된 수의 요소들로 기술될 수 있지만, 그 실시예가 주어진 구현에 대해 원하는 바대로 대안의 토폴로지들에서 더 많거나 더 적은 요소들을 포함할 수 있다. 유의할 만한 점은, "하나의 실시예" 또는 "일 실시예"라고 언급하는 것이 그 실시예와 관련하여 기술된 특정의 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함되어 있다는 것을 의미한다는 것이다. 본 명세서의 여러 곳에서 나오는 "하나의 실시예에서", "일부 실시예들에서" 및 "다양한 실시예들에서"라는 문구들이 모두 꼭 동일한 실시예를 지칭하는 것은 아니다.
도 1은 다양한 실시예들을 나타낼 수 있는 것과 같은 동작 환경(100)의 일 실시예를 나타낸 것이다. 도 1에 도시된 바와 같이, 프로세서 회로(102)는 PCIe 링크(151)를 거쳐 PCIe 디바이스(150)와 통신한다. PCIe 디바이스(150)와의 통신을 지원하기 위해, 프로세서 회로(102)는 통합된 PCIe 제어기(106) 및 통합된 PCIe 입출력(I/O) 모듈(108)을 포함한다. 일부 실시예들에서, PCIe 제어기(106)는 PCIe 디바이스(150)를 관리 및/또는 구성하는 동작을 하는 그리고/또는 PCIe 링크(151)를 통한 프로세서 회로(102)와 PCIe 디바이스(150) 간의 트랜잭션 및/또는 데이터 계층 통신을 관리 및/또는 구성하는 동작을 하는 회로부를 포함할 수 있다. 다양한 실시예들에서, PCIe I/O 모듈(108)은 PCIe 제어기(106)보다 하위 추상화 계층(lower abstraction layer)에서 프로세서 회로(102)와 PCIe 디바이스(150) 사이의 통신을 관리 및/또는 구성하는 동작을 하는 회로부를 포함할 수 있다. 예를 들어, 일부 실시예들에서, PCIe I/O 모듈(108)은 PCIe 링크(151)를 통한 프로세서 회로(102)와 PCIe 디바이스(150) 사이의 물리 계층 통신을 관리 및/또는 구성하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
동작 동안, PCIe 제어기(106), PCIe I/O 모듈(108), 및/또는 PCIe 디바이스(150) 각각이 전력을 소비할 수 있다. 다양한 실시예들에서, PCIe 제어기(106) 및 PCIe I/O 모듈(108)에 의해 소비되는 전력은 프로세서 회로(102)에 의해 소비되는 전체 전력의 일부분을 포함할 수 있다. 일부 실시예들에서, 프로세서 회로(102)를, 그의 전체 전력 소비 레벨이 감소되는 저전력 상태로 천이시키는 것이 바람직하게 될 수 있다. 다양한 실시예들에서, 저전력 상태로의 천이를 가능하게 하기 위해, PCIe 제어기(106) 및/또는 PCIe I/O 모듈(108)로부터 전력을 제거하는 것이 바람직할 수 있다. PCIe 제어기(106) 및/또는 PCIe I/O 모듈(108)로부터 전력을 제거하는 하나의 가능한 접근법은 PCIe 제어기(106) 및/또는 PCIe I/O 모듈(108)을 전력 게이팅(power gating)하는 것을 포함할 수 있다. 그렇지만, 일부 종래의 시스템들이 PCIe 디바이스(150)와 같은 PCIe 디바이스들로부터 전력을 제거하는 것은 가능하게 하는 반면, 그 시스템들이 PCIe 제어기(106) 및 PCIe I/O 모듈(108)과 같은 PCIe 구성요소들로부터 전력을 제거하는 것은 지원하지 않는다.
도 2는 장치(200)의 블록도를 나타낸 것이다. 장치(200)는 도 1의 PCIe 제어기(106) 및/또는 PCIe I/O 모듈(108)과 같은 PCIe 구성요소들로부터 전력을 제거하는 것을 지원할 수 있는 장치의 일례를 포함한다. 도 2에 도시된 바와 같이, 장치(200)는 프로세서 회로(202) 및 메모리 유닛(204)을 비롯한 다수의 요소들을 포함한다. 그렇지만, 실시예들은 이 도면에 도시된 요소들의 유형, 개수, 또는 배열로 제한되지 않는다.
일부 실시예들에서, 장치(200)는 프로세서 회로(202)를 포함할 수 있다. 프로세서 회로(202)는 CISC(complex instruction set computer) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, x86 명령어 집합 호환 프로세서, 명령어 집합들의 조합을 구현하는 프로세서, 듀얼 코어 프로세서 또는 듀얼 코어 모바일 프로세서와 같은 멀티 코어 프로세서, 또는 임의의 다른 마이크로프로세서 또는 CPU(central processing unit)와 같은 임의의 프로세서 또는 논리 디바이스를 사용하여 구현될 수 있다. 프로세서 회로(202)는 또한 제어기, 마이크로제어기, 임베디드 프로세서, 칩 멀티프로세서(chip multiprocessor, CMP), 코프로세서, 디지털 신호 프로세서(digital signal processor, DSP), 네트워크 프로세서, 미디어 프로세서, 입출력(I/O) 프로세서, MAC(media access control) 프로세서, 무선 기저대역 프로세서, ASIC(application specific integrated circuit), FPGA(field programmable gate array), PLD(programmable logic device) 등과 같은, 전용 프로세서로서 구현될 수 있다. 하나의 실시예에서, 예를 들어, 프로세서 회로(202)는 미국 캘리포니아주 산타 클라라 소재의 Intel® Corporation에 의해 제조된 프로세서와 같은, 범용 프로세서로서 구현될 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 장치(200)는 메모리 유닛(204)을 포함할 수 있거나, 메모리 유닛(204)과 통신 연결하도록 구성될 수 있다. 메모리 유닛(204)은 휘발성 및 비휘발성 메모리 둘 다를 비롯하여, 데이터를 저장할 수 있는 임의의 머신 판독 가능 또는 컴퓨터 판독 가능 매체를 사용하여 구현될 수 있다. 예를 들어, 메모리 유닛(204)은 ROM(read-only memory), RAM(random-access memory), DRAM(dynamic RAM), DDRAM(Double-Data-Rate DRAM), SDRAM(synchronous DRAM), SRAM(static RAM), PROM(programmable ROM), EPROM(erasable programmable ROM), EEPROM(electrically erasable programmable ROM), 플래시 메모리, 강유전성 중합체 메모리와 같은 중합체 메모리, 오보닉 메모리(ovonic memory), 상변화 또는 강유전성 메모리, SONOS(silicon-oxide-nitride-oxide-silicon) 메모리, 자기 또는 광 카드, 또는 정보를 저장하는 데 적합한 임의의 다른 유형의 매체를 포함할 수 있다. 주목할 만한 점은, 메모리 유닛(204)의 일부 부분 또는 전부가 프로세서 회로(202)와 동일한 집적 회로 상에 포함될 수 있거나, 대안적으로, 메모리 유닛(204)의 어떤 부분 또는 전부가 집적 회로 또는 다른 매체(예를 들어, 프로세서 회로(202)의 집적 회로의 외부에 있는 하드 디스크 드라이브) 상에 배치될 수 있다는 것이다. 메모리 유닛(204)이 도 2에서 장치(200) 내에 포함되어 있지만, 일부 실시예들에서, 메모리 유닛(204)이 장치(200)의 외부에 있을 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, 프로세서 회로(202)는 PCIe 제어기(206)를 포함할 수 있다. PCIe 제어기(206)는 PCIe 디바이스(250)를 관리 및/또는 구성하는 동작을 하는 그리고/또는 프로세서 회로(202)와 PCIe 디바이스(250) 간의 트랜잭션 및/또는 데이터 계층 통신을 관리 및/또는 구성하는 동작을 하는 회로부를 포함할 수 있고, 도 1의 PCIe 제어기(106)와 동일하거나 유사할 수 있다. 다양한 실시예들에서, 프로세서 회로(202)는 PCIe I/O 모듈(208)을 포함할 수 있다. PCIe I/O 모듈(208)은 PCIe 제어기(206)보다 하위 추상화 계층에서 프로세서 회로(202)와 PCIe 디바이스(250) 사이의 통신을 관리 및/또는 구성하는 동작을 하는 회로부를 포함할 수 있고, 도 1의 PCIe I/O 모듈(108)과 동일하거나 유사할 수 있다. 예를 들어, 일부 실시예들에서, PCIe I/O 모듈(208)은 프로세서 회로(202)와 PCIe 디바이스(250) 사이의 물리 계층 통신을 관리 및/또는 구성하는 동작을 할 수 있다. 다양한 실시예들에서, PCIe 제어기(206) 및 PCIe I/O 모듈(208)은 공동으로 프로세서 회로(202)와 PCIe 디바이스(250) 사이의 PCIe 링크(251)를 설정, 트레이닝, 관리, 구성, 및/또는 유지하는 동작을 할 수 있다. 일부 실시예들에서, 프로세서 회로(202) 및 PCIe 디바이스(250)는 하나 이상의 PCIe 통신 프로토콜들에 따라 PCIe 링크(251)를 거쳐 통신하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 프로세서 회로(202)는 전력 제어 유닛(power control unit, PCU)(210)을 포함할 수 있다. PCU(210)는 프로세서 회로(202)의 하나 이상의 구성요소들에 전력을 제공하는 것을 제어 및/또는 관리하는 동작을 하는 회로부, 로직, 및/또는 명령어들의 조합을 포함할 수 있다. 일부 실시예들에서, PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 전력을 제공하는 것을 제어 및/또는 관리하는 동작을 할 수 있다. 다양한 이러한 실시예들에서, PCU(210)는 하나 이상의 전력 게이트들(212)을 제어하는 것에 의해 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 전력을 제공하는 것을 제어 및/또는 관리하는 동작을 할 수 있다. 각각의 전력 게이트(212)는 PCU(210)가 전력을 제거하기 위해 열린 상태(open state)로 설정하거나 프로세서 회로(202)의 하나 이상의 구성요소들에 전력을 제공하기 위해 닫힌 상태(closed state)로 설정할 수 있는 트랜지스터, 디바이스, 또는 회로를 포함할 수 있다. 일부 실시예들에서, PCU(210)는 하나의 전력 게이트(212)를 사용하여 PCIe 제어기(206)에 전력을 제공하는 것을 제어하는 동작을 할 수 있고, 다른 전력 게이트(212)를 사용하여 PCIe I/O 모듈(208)에 전력을 제공하는 것을 제어하는 동작을 할 수 있다. 다양한 다른 실시예들에서, PCU(210)는 하나의 전력 게이트(212)를 사용하여 PCIe 제어기(206) 및 PCIe I/O 모듈(208) 둘 다에 전력을 제공하는 것을 제어하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 2는 시스템(240)의 블록도를 나타낸 것이기도 하다. 시스템(240)은 장치(200)의 앞서 언급된 요소들 중 임의의 것을 포함할 수 있다. 시스템(240)은 디스플레이(245)를 추가로 포함할 수 있다. 디스플레이(245)는 프로세서 회로(202)로부터 수신되는 정보를 디스플레이할 수 있는 임의의 디스플레이 디바이스를 포함할 수 있다. 디스플레이(245)에 대한 예들은 텔레비전, 모니터, 프로젝터, 및 컴퓨터 화면을 포함할 수 있다. 하나의 실시예에서, 예를 들어, 디스플레이(245)는 LCD(liquid crystal display), LED(light emitting diode) 또는 다른 유형의 적당한 시각적 인터페이스에 의해 구현될 수 있다. 디스플레이(245)는, 예를 들어, 터치 감응 디스플레이 화면("터치스크린")을 포함할 수 있다. 다양한 구현들에서, 디스플레이(245)는 내장된 트랜지스터들을 포함하는 하나 이상의 TFT(thin-film transistor) LCD를 포함할 수 있다. 그렇지만, 실시예들이 이러한 일례들로 제한되지 않는다.
장치(200) 및/또는 시스템(240)의 동작 동안, 그의 전체 전력 소비 레벨을 감소시키는 것이 바람직하게 될 수 있다. 예시적인 실시예에서, 장치(200) 및/또는 시스템(240)은 외부 전원에의 연결을 사용하여 동작하는 휴대용 컴퓨팅 디바이스를 포함할 수 있다. 외부 전원에의 연결이 제거되는 경우, 장치(200) 및/또는 시스템(240)은 전력을 얻기 위해 배터리에 의존할 수 있고, 배터리 전력이 소진되기 전에 장치(200) 및/또는 시스템(240)이 동작할 수 있는 시간량을 증가시키기 위해, 장치(200) 및/또는 시스템(240)의 전력 소비 레벨을 감소시키는 것이 바람직할 수 있다. 실시예들이 이 예로 제한되지 않는다.
다양한 실시예들에서, 프로세서 회로(202)는 전력 감소 트리거(214)를 검출하는 동작을 할 수 있다. 일부 실시예들에서, 전력 감소 트리거(214)는 전력 소비의 감소가 바람직한 환경의 존재를 나타내는 정보 및/또는 신호들을 포함할 수 있다. 예시적인 실시예에서, 프로세서 회로(202)는 외부 전원 연결이 제거되었고 따라서 장치(200) 및/또는 시스템(240)이 배터리 전력으로 동작하고 있다는 것을 나타내는 전력 감소 트리거(214)를 검출하는 동작을 할 수 있다. 주목할 만한 점은, 다양한 실시예들에서, 전력 감소 트리거(214)가 단순히 프로세서 회로(202)에 의해 수행된 하나 이상의 계산들의 결과를 포함할 수 있다는 것과, 프로세서 회로(202)가 하나 이상의 계산들을 수행하고 결과를 확인하는 것에 의해 전력 감소 트리거(214)를 검출할 수 있다는 것이다. 이러한 실시예의 일례에서, 프로세서 회로(202)는 현재 전력 소비 레벨을 목표 전력 소비 레벨과 비교하는 동작을 할 수 있고, 전력 감소 트리거(214)는 현재 전력 소비 레벨이 목표 전력 소비 레벨 초과라는 것을 나타내는, 프로세서 회로(202)에 의해 결정된 결과를 포함할 수 있다. 실시예들이 이 예들로 제한되지 않는다.
일부 실시예들에서, 전력 감소 트리거(214)에 기초하여, 프로세서 회로(202)는 프로세서 회로(202)를 저전력 상태로 천이시키는 것을 가능하게 하기 위해 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력이 제거되어야 한다고 결정할 수 있다. 다양한 실시예들에서, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 프로세스는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 의해 서비스되는 하나 이상의 PCIe 디바이스들을 결정하는 것으로 시작할 수 있다. 도 2의 예에서, PCIe 제어기(206)는 PCIe 디바이스(250)가 PCIe 링크(251)를 통해 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 의해 서비스되고 있다고 결정할 수 있다. 명확함 및 간략함을 위해, 이하의 논의는 PCIe 제어기(206) 및 PCIe I/O 모듈(208)이 도 2에 도시된 단일의 PCIe 디바이스(250)에 서비스하는 시나리오들에 관한 것이다. 그렇지만, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)이 다수의 PCIe 디바이스들에 서비스하는 실시예들이 가능하기도 하고 생각되기도 한다는 것과, 실시예들이 이와 관련하여 제한되지 않는다는 것을 잘 알 것이다.
일부 실시예들에서, PCIe 디바이스(250)가 식별되면, 프로세서 회로(202)는 PCIe 디바이스(250)에 대한 드라이버를 포함할 수 있는 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 보다 상세하게는, 프로세서 회로(202)는 PCIe 디바이스(250)의 동작과 연관된 하나 이상의 동작 파라미터들(218)을 저장하거나 다른 방식으로 유지하는 동작을 하는 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 동작 파라미터들(218)은 동작 동안 PCIe 디바이스(250)에 의해 발생되거나, 수신되거나, 처리되거나, 수정되거나, 송신되거나, 다른 방식으로 이용되는 로직, 데이터, 정보, 및/또는 명령어들을 포함할 수 있다. 일부 실시예들에서, 동작 파라미터들(218)은 PCIe 디바이스(250)의 하나 이상의 특징들 및/또는 기능들을 구현하기 위해 PCIe 디바이스(250)에 의해 사용되는 정보를 포함할 수 있다. 예를 들어, PCIe 디바이스(250)가 그래픽 카드를 포함하는 경우, 동작 파라미터들(218)은 그래픽 프레임 버퍼에 넣어 두기 위한 PCIe 디바이스(250)에 의해 발생된 그래픽 정보를 포함할 수 있다. 다양한 실시예들에서, 동작 파라미터들(218)은, 그에 부가하여 또는 대안적으로, PCIe 디바이스(250)에 대한 구성 정보를 포함할 수 있다. PCIe 디바이스(250)가 그래픽 카드를 포함하는 앞서 언급된 예에서, 동작 파라미터들(218)은, 어느 PCIe 디바이스(250)가 그래픽 정보를 발생하는지에 기초하여, 해상도 설정의 값 및 리프레시 레이트 설정(refresh rate setting)의 값을 나타내는 정보를 포함할 수 있다. 실시예들이 이 예들로 제한되지 않는다.
일부 실시예들에서, 프로세서 회로(202)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 구성 정보(222)를 유지하는 것을 용이하게 하기 위해 런타임 BIOS(basic input/output system)(220)를 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 런타임 BIOS(220)는, PCIe 디바이스 드라이버(216) 또는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 디바이스 드라이버와 연관된 루틴들과 같은, 프로세서 회로(202)에 의해 호출된 하나 이상의 디바이스 드라이버 루틴들에 의해 호출될 수 있다. 일부 실시예들에서, 구성 정보(222)는 PCIe 디바이스(250)가 PCIe 링크(251)를 거쳐 프로세서 회로(202)와 통신할 수 있게 하기 위해 PCIe 제어기(206), PCIe I/O 모듈(208), 및/또는 PCIe 디바이스(250) 사이에서 협상된 파라미터들을 나타내는 정보를 포함할 수 있다. 다양한 실시예들에서, 이러한 파라미터들은 PCIe 링크(251)에 대한 초기 트레이닝 시퀀스 동안 협상되었을 수 있다. 일부 실시예들에서, 프로세서 회로(202)는 런타임 BIOS(220) 및/또는 PCIe 디바이스 드라이버(216)와 같은 소프트웨어에 구성 정보(222)를 노출시키는 동작을 하는 회로부, 로직, 및/또는 명령어들을 포함할 수 있다. 다양한 실시예들에서, 런타임 BIOS(220)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 노출된 구성 정보(222)에 액세스하고 이를 메모리 유닛(204)에 그리고/또는 하나 이상의 다른 저장 매체에 저장하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, PCIe 디바이스(250)가 프로세서 회로(202)와 통신하기 위해 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 의해 구현된 PCIe 링크(251)에 의존하기 때문에, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 것은 프로세서 회로(202)가 PCIe 디바이스(250)에 의해 제공되는 특징들을 이용하지 못하게 할 수 있다. 다양한 실시예들에서, 프로세서 회로(202) 및/또는 런타임 BIOS(220)는 하나 이상의 동일하거나 유사한 특징들의 사용을 가능하게 하기 위해 대안의 디바이스(224)를 활성화시키는 동작을 할 수 있다. 대안의 디바이스(224)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)의 비활성화에도 불구하고 프로세서 회로(202)에 의해 액세스 가능하게 될 디바이스를 포함할 수 있다. 일부 실시예들에서, 대안의 디바이스(224)는 PCIe 디바이스(250)와 비교하여 감소된 전력 소비 비용으로 하나 이상의 동일하거나 유사한 특징들의 사용을 가능하게 할 수 있다. 다양한 실시예들에서, 대안의 디바이스(224)는 보다 낮은 레벨의 성능 및/또는 품질로 하나 이상의 동일하거나 유사한 특징들을 인에이블시킬 수 있다. 그에 따라, 일부 실시예들에서, 대안의 디바이스(224)의 이용은 실현된 전력 절감에 대한 트레이드오프로서 어느 정도의 성능 및/또는 품질 감소를 용인하는 것을 수반할 수 있다.
다양한 실시예들에서, 대안의 디바이스(224)는 프로세서 회로(202)의 통합된 디바이스 또는 회로부를 포함할 수 있다. PCIe 디바이스(250)가 그래픽 카드를 포함하는 예시적인 실시예에서, 대안의 디바이스(224)는 프로세서 회로(202) 내의 통합된 그래픽 회로부를 포함할 수 있다. 일부 다른 실시예들에서, 대안의 디바이스(224)는 프로세서 회로(202)와 동일한 마더보드 상의 통합된 디바이스, 칩, 또는 회로부를 포함할 수 있다. 또 다른 실시예들에서, 대안의 디바이스(224)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터의 지원 없이 프로세서 회로(202)와 통신할 수 있는 개별 카드 또는 다른 디바이스를 포함할 수 있다. 다양한 실시예들에서, 활성화되면, 대안의 디바이스(224)는 PCIe 디바이스(250)에 대한 저장된 동작 파라미터들(218)의 일부 또는 전부를 사용하여 동작을 시작하는 동작을 할 수 있다. 일부 실시예들에서, 동작 파라미터들(218)은 지금은 대안의 디바이스(224)에 의해 제공되어야 하는, 이전에 PCIe 디바이스(250)에 의해 제공된 특징들과 연관된 정보를 포함할 수 있고, 대안의 디바이스(224)는 그 특징들을 제공하기 위해 동작 파라미터들(218)을 이용할 수 있다. PCIe 디바이스(250)가 그래픽 카드를 포함하고 대안의 디바이스(224)가 프로세서 회로(202)의 통합된 그래픽 회로부를 포함하는 예시적인 실시예에서, 동작 파라미터들(218)은 그래픽 프레임 버퍼에 대한 그래픽 정보를 포함할 수 있고, 대안의 디바이스(224)는 동작 파라미터들(218)을 사용하여 그래픽 프레임 버퍼를 채워 넣을 수 있다. 실시예들이 이 예로 제한되지 않는다.
다양한 실시예들에서, 동작 파라미터들(218) 및/또는 구성 정보(222)가 저장되었고 임의의 원하는 대안의 디바이스(224)가 활성화되었으면, 프로세서 회로(202)는 PCIe 제어기(206)를 디스에이블된 상태로 천이시키는 동작을 할 수 있다. 일부 실시예들에서, PCU(210)는 PCIe 제어기(206)가 디스에이블된 상태로 천이되었다는 것을 검출하는 동작을 할 수 있다. 다양한 실시예들에서, PCU(210)는 이어서 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력이 제거될 수 있는지를 전력 제거 설정(226)에 기초하여 결정하는 동작을 할 수 있다. 전력 제거 설정(226)은 PCIe 제어기(206)가 디스에이블된 상태로 된 경우에 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력이 제거될 수 있는지를 나타내는 정보를 포함할 수 있다. 일부 실시예들에서, 전력 제거 설정(226)은 장치(200) 및/또는 시스템(240)의 초기 부트 시퀀스 동안 BIOS에 의해 설정되는 "PCIe_power_gate_allowed" 비트 또는 다른 값을 포함할 수 있다. 다양한 실시예들에서, 전력 제거 설정(226)은 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하기 위해 하나 이상의 전력 게이트들(212)이 열린 상태로 설정될 수 있는지를 나타낼 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, PCIe 제어기(206)가 디스에이블되었고 전력 제거 설정(226)이 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력이 제거될 수 있다는 것을 나타낼 때, PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 동작을 할 수 있다. 다양한 이러한 실시예들에서, PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하기 위해 하나 이상의 전력 게이트들(212)을 열린 상태로 설정하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, 전력 제거 설정(226)은 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 수 있다. 예를 들어, 다양한 실시예들에서, 전력 제거 설정(226)은 PCU(210)가 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하도록 전력 게이트들(212)을 설정할 수 없다는 것을 나타내는 0의 값을 갖는 PCIe_power_gate_allowed 비트를 포함할 수 있다. 일부 이러한 실시예들에서, PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 동작을 하지 않을 수 있지만, 프로세서 회로(202) 및/또는 PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 감소된 전력 상태를 구현하는 동작을 할 수 있다. 다양한 실시예들에서, 예를 들어, PCIe 제어기(206)가 디스에이블될 때, PCIe I/O 모듈(208)이 저전력 상태에 놓일 수 있도록, PCIe 제어기(206)는 PCIe I/O 모듈(208)에 대한 저전력 상태를 지원할 수 있다. 일부 실시예들에서, 저전력 상태는 L2 유사 상태(L2-like state)를 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, PCU(210)가 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하였으면, 프로세서 회로(202)는 PCIe 디바이스(250)로부터 전력을 제거하는 동작을 할 수 있다. 일부 실시예들에서, 프로세서 회로(202)는 PCIe 디바이스(250)에 대한 전력을 제거하기 위해 PCIe 디바이스 드라이버(216) 및/또는 하나 이상의 다른 드라이버들의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 프로세서 회로(202)가 PCIe 디바이스(250)로부터 전력을 제거할 수 있는 것은, 프로세서 회로(202)가 존재하는 그리고 PCIe 디바이스(250)와 인터페이스하는 마더보드에 의해 지원되는 특징들에 의존할 수 있다. 일부 실시예들에서, 예를 들어, 프로세서 회로(202)는 PCIe 디바이스(250)가 존재하는 PCIe 슬롯의 전원을 차단하는 것(마더보드가 이러한 동작을 지원하는 경우)에 의해 PCIe 디바이스(250)로부터 전력을 제거하는 동작을 할 수 있다. 이러한 상황 하에서, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 것에 의해 달성되는 전력 절감에 부가하여, PCIe 디바이스(250)로부터 전력을 제거하는 것에 의해 추가의 전력 절감이 달성될 수 있다. 마더보드가 PCIe 디바이스(250)로부터 전력을 제거하는 것을 지원하지 않는 경우, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)이 전력을 공급받지 않는 동안에도 PCIe 디바이스(250)는 전력을 공급받는 채로 있을 수 있다. 그렇지만, 이 상황 하에서, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 것과 연관된 전력 절감이 여전히 실현될 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)을 디스에이블시켜 그로부터 전력을 제거하는 것에 이어서, 프로세서 회로(202)는 전력 증가 트리거(power increase trigger)(228)를 검출하는 동작을 할 수 있다. 일부 실시예들에서, 전력 증가 트리거(228)는 PCIe 디바이스(250)에 의해 제공되는 특징들을 이용하기 위해 PCIe 제어기(206), PCIe I/O 모듈(208), 및/또는 PCIe 디바이스(250)와 연관된 증가된 전력 소비를 용인하는 것이 바람직할 수 있는 상황의 존재를 나타내는 정보 및/또는 신호들을 포함할 수 있다. 예시적인 실시예에서, 프로세서 회로(202)는 외부 전원 연결이 설정되었고 따라서 장치(200) 및/또는 시스템(240)이 더 이상 배터리 전력으로 동작하고 있지 않다는 것을 나타내는 전력 증가 트리거(228)를 검출하는 동작을 할 수 있다. 다른 예시적인 실시예에서, 프로세서 회로(202)는 현재 전력 소비 레벨을 목표 전력 소비 레벨과 비교하는 동작을 할 수 있고, 전력 증가 트리거(228)는 현재 전력 소비 레벨이, PCIe 제어기(206), PCIe I/O 모듈(208), 및/또는 PCIe 디바이스(250)에 의해 소비되는 양보다 더 큰 양만큼, 목표 전력 소비 레벨보다 작다는 것을 나타내는, 프로세서 회로(202)에 의해 결정된 결과를 포함할 수 있다. 실시예들이 이 예들로 제한되지 않는다.
다양한 실시예들에서, 전력 증가 트리거(228)에 기초하여, 프로세서 회로(202)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)이 인에이블되어야만 한다고 결정하는 동작을 할 수 있다. 일부 실시예들에서, PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)을 인에이블시키는 프로세스는 PCU(210)가 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 전력을 복원하는 것으로 시작할 수 있다. 다양한 실시예들에서, PCU(210)는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 전력을 제공하기 위해 하나 이상의 전력 게이트들(212)을 닫힌 상태로 설정하는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, PCU(210)가 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 전력을 제공하였으면, 프로세서 회로(202)는 런타임 BIOS(220)를 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 런타임 BIOS(220)는, PCIe 디바이스 드라이버(216) 또는 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)에 대한 디바이스 드라이버와 연관된 루틴들과 같은, 프로세서 회로(202)에 의해 호출된 하나 이상의 디바이스 드라이버 루틴들에 의해 호출될 수 있다. 일부 실시예들에서, 프로세서 회로(202) 및/또는 런타임 BIOS(220)는 PCIe 제어기(206)를 인에이블된 상태로 천이시키는 동작을 할 수 있고, 런타임 BIOS(220)는 저장된 구성 정보(222)에 기초하여 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)의 구성을 복원하는 동작을 할 수 있다. 다양한 실시예들에서, PCIe 디바이스(250)가 현재 전력을 공급받지 않는 경우, 프로세서 회로(202)는 PCIe 디바이스(250)에 전력을 제공하기 위해 PCIe 디바이스 드라이버(216) 및/또는 하나 이상의 다른 드라이버들의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다.
일부 실시예들에서, 런타임 BIOS(220)는 프로세서 회로(202)와 PCIe 디바이스(250) 사이의 PCIe 링크(251)를 복원하기 위해 재트레이닝 시퀀스(retraining sequence)를 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 구성 정보(222)의 저장 및 검색은, PCIe 링크(251)를 설정하기 위해 최초로 사용된 초기 트레이닝 시퀀스를 강제로 재수행하는 대신에, 런타임 BIOS(220)가 PCIe 링크(251)를 복원하기 위해 재트레이닝 시퀀스를 이용할 수 있게 할 수 있다. 일부 실시예들에서, 재트레이닝 시퀀스는 초기 트레이닝 시퀀스보다 더 빠르고 그리고/또는 계산이 더 적은 프로세스를 포함할 수 있다. 그에 따라, PCIe 제어기(206)가 디스에이블될 때 구성 정보(222)를 저장하는 것은 PCIe 제어기(206)가 재인에이블될 때 PCIe 링크(251)가 더 빨리 그리고 더 효율적으로 재설정될 수 있게 할 수 있다. 다른 장점들이 다양한 실시예들과 연관되어 있을 수 있고, 실시예들이 이와 관련하여 제한되지 않는다.
일부 실시예들에서, 프로세서 회로(202)는 PCIe 디바이스(250)의 동작을 재인에이블시키는 동작을 하는 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 다양한 실시예들에서, 하나 이상의 루틴들은 PCIe 디바이스(250)에 대한 저장된 동작 파라미터들(218)에 기초하여 PCIe 디바이스(250)에 대한 동작 구성을 복원하는 동작을 할 수 있다. 일부 실시예들에서, 하나 이상의 루틴들은, 그에 부가하여 또는 대안적으로, 대안의 디바이스(224)와 연관된 동작 파라미터들(218)에 기초하여 PCIe 디바이스(250)의 동작을 재인에이블시키는 동작을 할 수 있다. 다양한 이러한 실시예들에서, PCIe 디바이스(250)의 특정의 특징들을 인에이블시킬 때, 하나 이상의 루틴들은 대안의 디바이스(224)에 의해 제공되는 동일하거나 유사한 특징들과 연관된 동작 파라미터들(218)을 이용할 수 있다. PCIe 디바이스(250)가 그래픽 카드를 포함하고 대안의 디바이스(224)가 프로세서 회로(202)의 통합된 그래픽 회로부를 포함하는 예시적인 실시예에서, 하나 이상의 루틴들은 대안의 디바이스(224)에 대한 프레임 버퍼 내용을 포함하는 동작 파라미터들(218)을 검색할 수 있고, PCIe 디바이스(250)를 재인에이블시키는 동안 프레임 버퍼 내용을 PCIe 디바이스(250)에 전달할 수 있다. 일부 실시예들에서, PCIe 디바이스(250)의 갱신된 동작이 시작되었으면, 프로세서 회로(202) 및/또는 PCU(210)는 대안의 디바이스(224)로부터 전력을 제거하고 그리고/또는 대안의 디바이스(224)를 디스에이블시키는 동작을 할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
상기 실시예들에 대한 동작들이 이하의 도면들 및 첨부 예들을 참조하여 추가로 기술될 수 있다. 도면들 중 일부가 논리 흐름을 포함할 수 있다. 본 명세서에 제시된 이러한 도면들이 특정의 논리 흐름을 포함할 수 있지만, 논리 흐름이 단지 본 명세서에 기술된 일반적인 기능이 구현될 수 있는 방법의 일례를 제공한다는 것을 잘 알 수 있다. 게다가, 주어진 논리 흐름이, 달리 언급하지 않는 한, 꼭 제시된 순서로 실행되어야만 하는 것은 아니다. 그에 부가하여, 주어진 논리 흐름이 하드웨어 요소, 프로세서에 의해 실행되는 소프트웨어 요소, 또는 이들의 임의의 조합에 의해 구현될 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 3은 본 명세서에 기술된 하나 이상의 실시예들에 의해 실행되는 동작들을 나타낼 수 있는 논리 흐름(300)의 일 실시예를 나타낸 것이다. 보다 상세하게는, 논리 흐름(300)은 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)로부터 전력을 제거하는 프로세스와 관련하여 도 2의 장치(200) 및/또는 시스템(240)에서 수행될 수 있는 동작들의 일례를 포함할 수 있다. 다양한 실시예들에서, 도 2의 프로세서 회로(202), 메모리 유닛(204), PCIe 제어기(206), PCIe I/O 모듈(208), PCU(210), 전력 게이트들(212), 장치(200), 및/또는 시스템(240)은 논리 흐름(300)의 동작들 중 하나 이상을 수행하는 로직을 포함할 수 있다. 일부 실시예들에서, 논리 흐름(300)의 동작들 중 하나 이상을 수행하는 로직의 적어도 일부분은 하드웨어로 되어 있을 수 있다.
논리 흐름(300)에 나타낸 바와 같이, 302에서 전력 감소 트리거가 검출될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 전력 감소 트리거(214)를 검출하는 동작을 할 수 있다. 304에서, PCIe 디바이스에 대한 동작 파라미터들이 저장될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 PCIe 디바이스(250)에 대한 동작 파라미터들(218)을 메모리 유닛(204)에 저장하기 위해 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 306에서, 통합된 PCIe 제어기에 대한 구성 정보가 저장될 수 있다. 예를 들어, 도 2의 런타임 BIOS(220)는 프로세서 회로(202) 내의 통합된 PCIe 제어기(206)에 대한 구성 정보(222)를 저장하는 동작을 할 수 있다. 다양한 실시예들에서, 연관된 PCIe I/O 모듈에 대한 구성 정보도 저장될 수 있다. 예를 들어, 도 2의 런타임 BIOS(220)는 또한 PCIe I/O 모듈(208)에 대한 구성 정보(222)를 저장하는 동작을 할 수 있다.
308에서, 대안의 디바이스가 PCIe 디바이스 대신에 이용되어야 하는 경우, 대안의 디바이스가 활성화될 수 있다. 예를 들어, 도 2의 대안의 디바이스(224)가 PCIe 디바이스(250) 대신에 이용되어야 하는 경우, 프로세서 회로(202) 및/또는 런타임 BIOS(220)는 대안의 디바이스(224)를 활성화시키는 동작을 할 수 있다. 일부 실시예들에서, 대안의 디바이스가 PCIe 디바이스 대신에 이용되지 않을 수 있고, 따라서 동작(308)이 파선 경계로 나타내어져 있다. 310에서, 통합된 PCIe 제어기가 디스에이블될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 PCIe 제어기(206)를 디스에이블된 상태로 천이시키는 동작을 할 수 있다. 다양한 실시예들에서, 통합된 PCIe 제어기와 연관된 PCIe I/O 모듈도 디스에이블될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 또한 PCIe I/O 모듈(208)을 디스에이블된 상태로 천이시키는 동작을 할 수 있다.
312에서, 통합된 PCIe 제어기로부터 전력을 제거할지가 전력 제거 설정에 기초하여 결정될 수 있다. 전력 제거 설정이 전력이 제거될 수 있다는 것을 나타내는 경우, 통합된 PCIe 제어기로부터 전력이 제거될 수 있다. 예를 들어, 도 2의 PCU(210)는 PCIe 제어기(206)가 디스에이블되었다는 것을 검출하고, 전력 제거 설정(226)이 PCIe 제어기(206)로부터 전력이 제거될 수 있다는 것을 나타내는 PCIe_power_gate_allowed 비트를 포함한다고 결정하며, PCIe 제어기(206)로부터 전력을 제거하기 위해 전력 게이트(212)를 열린 상태로 설정하는 동작을 할 수 있다. 일부 실시예들에서, 통합된 PCIe 제어기와 연관된 PCIe I/O 모듈로부터 전력을 제거할지가 또한 전력 제거 설정에 기초하여 결정될 수 있다. 예를 들어, 도 2의 PCU(210)는 또한, PCIe_power_gate_allowed 비트의 값에 기초하여, PCIe I/O 모듈(208)로부터 전력을 제거하기 위해 전력 게이트(212)를 열린 상태로 설정하는 동작을 할 수 있다.
314에서, PCIe 디바이스로부터 전력이 제거될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 PCIe 디바이스(250)가 존재하는 PCIe 슬롯의 전원을 차단하는 것에 의해 PCIe 디바이스(250)로부터 전력을 제거하는 동작을 할 수 있다. 다양한 실시예들에서, PCIe 디바이스는 마더보드의 PCIe 슬롯의 전원을 차단하는 것을 지원하지 않는 마더보드와 인터페이스할 수 있고, 따라서 PCIe 디바이스가 전력을 공급받는 상태(powered state)에 여전히 있을 수 있다. 이 때문에, 동작(314)이 파선 경계로 나타내어져 있다. 실시예들이 상기 예들로 제한되지 않는다.
도 4는 본 명세서에 기술된 하나 이상의 실시예들에 의해 실행되는 동작들을 나타낼 수 있는 논리 흐름(400)의 일 실시예를 나타낸 것이다. 보다 상세하게는, 논리 흐름(400)은 PCIe 제어기(206) 및/또는 PCIe I/O 모듈(208)을 재인에이블시키는 프로세스와 관련하여 도 2의 장치(200) 및/또는 시스템(240)에서 수행될 수 있는 동작들의 일례를 포함할 수 있다. 일부 실시예들에서, 도 2의 프로세서 회로(202), 메모리 유닛(204), PCIe 제어기(206), PCIe I/O 모듈(208), PCU(210), 전력 게이트들(212), 장치(200), 및/또는 시스템(240) 중 하나 이상은 논리 흐름(400)의 동작들 중 하나 이상을 수행하는 로직을 포함할 수 있다. 다양한 실시예들에서, 논리 흐름(400)의 동작들 중 하나 이상을 수행하는 로직의 적어도 일부분은 하드웨어로 되어 있을 수 있다.
논리 흐름(400)에 나타낸 바와 같이, 402에서 전력 증가 트리거가 검출될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 전력 증가 트리거(228)를 검출하는 동작을 할 수 있다. 404에서, 통합된 PCIe 제어기에 전력이 제공될 수 있다. 예를 들어, 전력 증가 트리거(228)에 응답하여, 도 2의 PCU(210)는 PCIe 제어기(206)에 전력을 제공하기 위해 전력 게이트(212)를 닫힌 상태로 설정하는 동작을 할 수 있다. 일부 실시예들에서, 통합된 PCIe 제어기와 연관된 PCIe I/O 모듈에도 전력이 제공될 수 있다. 예를 들어, 도 2의 PCU(210)는 또한 PCIe I/O 모듈(208)에 전력을 제공하기 위해 전력 게이트(212)를 닫힌 상태로 설정하는 동작을 할 수 있다.
406에서, 통합된 PCIe 제어기가 저장된 구성 정보에 기초하여 인에이블될 수 있다. 예를 들어, 도 2의 런타임 BIOS(220)는 PCIe 제어기(206)에 대한 저장된 구성 정보(222)를 검색하는 동작을 할 수 있고, 프로세서 회로(202)는 PCIe 제어기(206)에 대한 구성 정보(222)에 기초하여 PCIe 제어기(206)를 인에이블시키는 동작을 할 수 있다. 다양한 실시예들에서, 통합된 PCIe 제어기와 연관된 PCIe I/O 모듈도 저장된 구성 정보에 기초하여 인에이블될 수 있다. 예를 들어, 도 2의 런타임 BIOS(220)는 또한 PCIe I/O 모듈(208)에 대한 저장된 구성 정보(222)를 검색하는 동작을 할 수 있고, 프로세서 회로(202)는 또한 PCIe I/O 모듈(208)에 대한 구성 정보(222)에 기초하여 PCIe I/O 모듈(208)을 인에이블시키는 동작을 할 수 있다. 408에서, 통합된 PCIe 제어기에 의해 제어될 PCIe 디바이스가 현재 전력을 공급받지 않는 경우, PCIe 디바이스에 전력이 제공될 수 있다. 예를 들어, 도 2의 PCIe 디바이스(250)에 대한 PCIe 슬롯이 이전에 전원 차단된 경우, 프로세서 회로(202)는 PCIe 슬롯에 대한 전력, 그리고 따라서 PCIe 디바이스(250)에 대한 전력을 복원하기 위해 하나 이상의 드라이버 루틴들을 호출하는 동작을 할 수 있다. 일부 실시예들에서, PCIe 디바이스가 이미 전력을 공급받는 상태에 있을 수 있고, 따라서 동작(408)이 파선 경계로 나타내어져 있다.
410에서, PCIe 디바이스에 대한 링크가 재트레이닝될 수 있다. 예를 들어, 도 2의 런타임 BIOS(220)는 프로세서 회로(202)와 PCIe 디바이스(250) 사이의 PCIe 링크(251)를 복원하기 위해 재트레이닝 시퀀스를 호출하는 동작을 할 수 있다. 412에서, PCIe 디바이스의 동작이 복원될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 PCIe 디바이스(250)의 동작을 재인에이블시키는 동작을 하는 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 다양한 실시예들에서, PCIe 디바이스에 대한 저장된 동작 파라미터들에 기초하여 PCIe 디바이스의 동작이 복원될 수 있다. 예를 들어, 도 2의 프로세서 회로(202)는 PCIe 디바이스(250)에 대한 저장된 동작 파라미터들(218)에 기초하여 PCIe 디바이스(250)의 동작을 재인에이블시키는 동작을 하는 PCIe 디바이스 드라이버(216)의 하나 이상의 루틴들을 호출하는 동작을 할 수 있다. 414에서, 대안의 디바이스가 PCIe 디바이스 대신에 이용된 경우, 대안의 디바이스가 디스에이블될 수 있다. 예를 들어, 도 2의 대안의 디바이스(224)가 PCIe 디바이스(250) 대신에 이용된 경우, 프로세서 회로(202)는 대안의 디바이스(224)를 디스에이블시키는 동작을 할 수 있다. 일부 실시예들에서, 대안의 디바이스가 PCIe 디바이스(250) 대신에 이용되지 않았을 수 있고, 따라서 동작(414)이 파선 경계로 나타내어져 있다. 실시예들이 상기 예들로 제한되지 않는다.
도 5는 저장 매체(500)의 일 실시예를 나타낸 것이다. 저장 매체(500)는 광, 자기 또는 반도체 저장 매체와 같은, 임의의 비일시적 컴퓨터 판독 가능 저장 매체 또는 머신 판독 가능 저장 매체를 포함할 수 있다. 다양한 실시예들에서, 저장 매체(500)는 제조 물품을 포함할 수 있다. 일부 실시예들에서, 저장 매체(500)는 도 3의 논리 흐름(300) 및/또는 도 4의 논리 흐름(400)을 구현하는 컴퓨터 실행 가능 명령어들과 같은, 컴퓨터 실행 가능 명령어들을 저장할 수 있다. 컴퓨터 판독 가능 저장 매체 또는 머신 판독 가능 저장 매체의 예들은 휘발성 메모리, 비휘발성 메모리, 이동식 또는 비이동식 메모리, 소거 가능 또는 비소거 가능 메모리, 기입 가능 또는 재기입 가능 메모리 등을 비롯한, 전자 데이터를 저장할 수 있는 임의의 유형적 매체를 포함할 수 있다. 컴퓨터 실행 가능 명령어들의 예들은 소스 코드, 컴파일된 코드, 인터프리트된 코드, 실행 가능 코드, 정적 코드, 동적 코드, 객체 지향 코드, 비주얼 코드(visual code) 등과 같은 임의의 적당한 유형의 코드를 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 6은 시스템(600)의 하나의 실시예를 나타낸 것이다. 다양한 실시예들에서, 시스템(600)은 도 2의 장치(200) 및/또는 시스템(240), 도 3의 논리 흐름(300), 도 4의 논리 흐름(400), 및/또는 도 5의 저장 매체(500)와 같은, 본 명세서에 기술된 하나 이상의 실시예들에서 사용하기에 적당한 시스템 또는 아키텍처를 나타낼 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 6에 도시된 바와 같이, 시스템(600)은 다수의 요소들을 포함할 수 있다. 하나 이상의 요소들은, 주어진 일단의 설계 또는 성능 제약조건들에 대해 원하는 바대로, 하나 이상의 회로들, 구성요소들, 레지스터들, 프로세서들, 소프트웨어 서브루틴들, 모듈들, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다. 도 6이 예로서 특정 토폴로지에서 제한된 수의 요소들을 나타내고 있지만, 주어진 구현에 대해 원하는 바대로, 임의의 적당한 토폴로지에서 보다 많거나 보다 적은 요소들이 시스템(600)에서 사용될 수 있다는 것을 알 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 시스템(600)은 프로세서 회로(602)를 포함할 수 있다. 프로세서 회로(602)는 임의의 프로세서 또는 논리 디바이스를 사용하여 구현될 수 있고, 도 2의 프로세서 회로(202)와 동일하거나 유사할 수 있다.
하나의 실시예에서, 시스템(600)은 프로세서 회로(602)에 결합할 메모리 유닛(604)을 포함할 수 있다. 메모리 유닛(604)은, 주어진 구현에 대해 원하는 바대로, 통신 버스(643)를 통해, 또는 프로세서 회로(602)와 메모리 유닛(604) 사이의 전용 통신 버스에 의해 프로세서 회로(602)에 결합될 수 있다. 메모리 유닛(604)은 휘발성 및 비휘발성 메모리 둘 다를 비롯하여, 데이터를 저장할 수 있는 임의의 머신 판독 가능 또는 컴퓨터 판독 가능 매체를 사용하여 구현될 수 있고, 도 2의 메모리 유닛(204)과 동일하거나 유사할 수 있다. 일부 실시예들에서, 머신 판독 가능 또는 컴퓨터 판독 가능 매체는 비일시적 매체를 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 시스템(600)은 무선 주파수(radio frequency)(RF) 송수신기(644)를 포함할 수 있다. RF 송수신기(644)는 다양한 적당한 무선 통신 기법들을 사용하여 신호들을 전송 및 수신할 수 있는 하나 이상의 무선부(radio)들을 포함할 수 있다. 이러한 기법들은 하나 이상의 무선 네트워크들을 거친 통신을 포함할 수 있다. 예시적인 무선 네트워크들은 WLAN(wireless local area network), WPAN(wireless personal area network), WMAN(wireless metropolitan area network), 셀룰러 네트워크, 및 위성 네트워크(이들로 제한되지 않음)를 포함한다. 이러한 네트워크들을 거쳐 통신할 때, RF 송수신기(644)는 임의의 버전의 하나 이상의 적용 가능한 표준들에 따라 동작할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 시스템(600)은 디스플레이(645)를 포함할 수 있다. 디스플레이(645)는 프로세서 회로(602)로부터 수신되는 정보를 디스플레이할 수 있는 임의의 디스플레이 디바이스를 포함할 수 있다. 디스플레이(645)에 대한 예들은 텔레비전, 모니터, 프로젝터, 및 컴퓨터 화면을 포함할 수 있다. 하나의 실시예에서, 예를 들어, 디스플레이(645)는 LCD(liquid crystal display), LED(light emitting diode) 또는 다른 유형의 적당한 시각적 인터페이스에 의해 구현될 수 있다. 디스플레이(645)는, 예를 들어, 터치 감응 디스플레이 화면("터치스크린")을 포함할 수 있다. 다양한 구현들에서, 디스플레이(645)는 내장된 트랜지스터들을 포함하는 하나 이상의 TFT(thin-film transistor) LCD를 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 시스템(600)은 저장소(646)를 포함할 수 있다. 저장소(646)는 자기 디스크 드라이브, 광 디스크 드라이브, 테이프 드라이브, 내장형 저장 디바이스(internal storage device), 접속된 저장 디바이스(attached storage device), 플래시 메모리, 배터리 백업(battery backed-up) SDRAM(synchronous DRAM), 및/또는 네트워크 액세스 가능 저장 디바이스(이들로 제한되지 않음)와 같은 비휘발성 저장 디바이스로서 구현될 수 있다. 실시예들에서, 저장소(646)는, 예를 들어, 다수의 하드 드라이브들이 포함되어 있을 때, 귀중한 디지털 미디어에 대한 저장 성능 향상 보호(storage performance enhanced protection)를 증대시키는 기술을 포함할 수 있다. 저장소(646)의 추가적인 예들은 하드 디스크, 플로피 디스크, CD-ROM(Compact Disk Read Only Memory), CD-R(Compact Disk Recordable), CD-RW(Compact Disk Rewriteable), 광 디스크, 자기 매체, 광자기 매체, 이동식 메모리 카드 또는 디스크, 다양한 유형의 DVD 디바이스들, 테이프 디바이스, 카세트 디바이스 등을 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들에서, 시스템(600)은 하나 이상의 I/O 어댑터들(647)을 포함할 수 있다. I/O 어댑터들(647)의 예들은 USB(Universal Serial Bus) 포트/어댑터, IEEE 1394 파이어와이어(Firewire) 포트/어댑터 등을 포함할 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 7은 시스템(700)의 일 실시예를 나타낸 것이다. 다양한 실시예들에서, 시스템(700)은 도 2의 장치(200) 및/또는 시스템(240), 도 3의 논리 흐름(300), 도 4의 논리 흐름(400), 도 5의 저장 매체(500), 및/또는 도 6의 시스템(600)과 같은, 본 명세서에 기술된 하나 이상의 실시예들에서 사용하기에 적당한 시스템 또는 아키텍처를 나타낼 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 7에 도시된 바와 같이, 시스템(700)은 다수의 요소들을 포함할 수 있다. 하나 이상의 요소들은, 주어진 일단의 설계 또는 성능 제약조건들에 대해 원하는 바대로, 하나 이상의 회로들, 구성요소들, 레지스터들, 프로세서들, 소프트웨어 서브루틴들, 모듈들, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다. 도 7이 예로서 특정 토폴로지에서 제한된 수의 요소들을 나타내고 있지만, 주어진 구현에 대해 원하는 바대로, 임의의 적당한 토폴로지에서 보다 많거나 보다 적은 요소들이 시스템(700)에서 사용될 수 있다는 것을 알 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
실시예들에서, 시스템(700)은 미디어 시스템일 수 있지만, 시스템(700)이 이와 관련하여 제한되지 않는다. 예를 들어, 시스템(700)은 PC(personal computer), 랩톱 컴퓨터, 울트라 랩톱 컴퓨터, 태블릿, 터치 패드, 휴대용 컴퓨터, 핸드헬드 컴퓨터, 팜톱 컴퓨터, PDA(personal digital assistant), 셀룰러 전화기, 셀룰러 전화기/PDA 겸용, 텔레비전, 스마트 디바이스(예컨대, 스마트폰, 스마트 태블릿 또는 스마트 텔레비전), 모바일 인터넷 디바이스(mobile internet device, MID), 메시징 디바이스, 데이터 통신 디바이스 등에 포함될 수 있다.
실시예들에서, 시스템(700)은 디스플레이(745)에 결합되어 있는 플랫폼(701)을 포함한다. 플랫폼(701)은 콘텐츠 서비스 디바이스(들)(748) 또는 콘텐츠 전달 디바이스(들)(749) 또는 다른 유사한 콘텐츠 소스들과 같은 콘텐츠 디바이스로부터 콘텐츠를 수신할 수 있다. 하나 이상의 탐색 특징부들을 포함하는 탐색 제어기(navigation controller)(750)는, 예를 들어, 플랫폼(701) 및/또는 디스플레이(745)와 상호작용하는 데 사용될 수 있다. 이 구성요소들 각각은 이하에서 더 상세히 기술된다.
실시예들에서, 플랫폼(701)은 프로세서 회로(702), 칩셋(703), 메모리 유닛(704), 송수신기(744), 저장소(746), 애플리케이션들(751), 및/또는 그래픽 서브시스템(752)의 임의의 조합을 포함할 수 있다. 칩셋(703)은 프로세서 회로(702), 메모리 유닛(704), 송수신기(744), 저장소(746), 애플리케이션들(751), 및/또는 그래픽 서브시스템(752) 간의 상호 통신을 제공할 수 있다. 예를 들어, 칩셋(703)은 저장소(746)와의 상호 통신을 제공할 수 있는 저장소 어댑터(도시 생략)를 포함할 수 있다.
프로세서 회로(702)는 임의의 프로세서 또는 논리 디바이스를 사용하여 구현될 수 있고, 도 6의 프로세서 회로(602)와 동일하거나 유사할 수 있다.
메모리 유닛(704)은 데이터를 저장할 수 있는 임의의 머신 판독 가능 또는 컴퓨터 판독 가능 매체를 사용하여 구현될 수 있고, 도 6의 메모리 유닛(604)과 동일하거나 유사할 수 있다.
송수신기(744)는 다양한 적당한 무선 통신 기법들을 사용하여 신호들을 전송 및 수신할 수 있는 하나 이상의 무선부들을 포함할 수 있고, 도 6의 송수신기(644)와 동일하거나 유사할 수 있다.
디스플레이(745)는 임의의 텔레비전 유형 모니터 또는 디스플레이를 포함할 수 있고, 도 6의 디스플레이(645)와 동일하거나 유사할 수 있다.
저장소(746)가 비휘발성 저장 디바이스로서 구현될 수 있고, 도 6의 저장소(646)와 동일하거나 유사할 수 있다.
그래픽 서브시스템(752)은 디스플레이하기 위해 정지 영상 또는 비디오 영상과 같은 영상들의 처리를 수행할 수 있다. 그래픽 서브시스템(752)은, 예를 들어, GPU(graphics processing unit) 또는 VPU(visual processing unit)일 수 있다. 그래픽 서브시스템(752)과 디스플레이(745)를 통신 연결시키기 위해 아날로그 또는 디지털 인터페이스가 사용될 수 있다. 예를 들어, 인터페이스는 HDMI(High-Definition Multimedia Interface), DisplayPort, 무선 HDMI, 및/또는 무선 HD 호환 기법들 중 임의의 것일 수 있다. 그래픽 서브시스템(752)은 프로세서 회로(702) 또는 칩셋(703)에 통합될 수 있을 것이다. 그래픽 서브시스템(752)은 칩셋(703)에 통신 연결되어 있는 독립형 카드일 수 있을 것이다.
본 명세서에 기술되어 있는 그래픽 및/또는 비디오 처리 기법들이 다양한 하드웨어 아키텍처들로 구현될 수 있다. 예를 들어, 그래픽 및/또는 비디오 기능이 칩셋 내에 통합될 수 있다. 대안적으로, 개별 그래픽 및/또는 비디오 프로세서가 사용될 수 있다. 또 다른 실시예로서, 그래픽 및/또는 비디오 기능들이 멀티 코어 프로세서를 비롯한 범용 프로세서에 의해 구현될 수 있다. 추가의 실시예에서, 기능들이 소비자 전자 디바이스에서 구현될 수 있다.
실시예들에서, 콘텐츠 서비스 디바이스(들)(748)는 임의의 국내, 국제 및/또는 독립적 서비스에 의해 호스팅될 수 있고, 따라서 예를 들어, 인터넷을 통해 플랫폼(701)에 의해 액세스 가능하다. 콘텐츠 서비스 디바이스(들)(748)는 플랫폼(701) 및/또는 디스플레이(745)에 결합될 수 있다. 플랫폼(701) 및/또는 콘텐츠 서비스 디바이스(들)(748)는 미디어 정보를 네트워크(753)로 그리고 네트워크(753)로부터 전달(예컨대, 송신 및/또는 수신)하기 위해 네트워크(753)에 결합될 수 있다. 콘텐츠 전달 디바이스(들)(749)가 또한 플랫폼(701)에 및/또는 디스플레이(745)에 결합될 수 있다.
실시예들에서, 콘텐츠 서비스 디바이스(들)(748)는 디지털 정보 및/또는 콘텐츠를 전달할 수 있는 케이블 텔레비전 박스, 개인용 컴퓨터, 네트워크, 전화기, 인터넷 지원 디바이스 또는 기기, 그리고 네트워크(753)를 통해 또는 직접, 콘텐츠 공급자와 플랫폼(701) 및/또는 디스플레이(745) 사이에서 콘텐츠를 단방향으로 또는 양방향으로 전달할 수 있는 임의의 다른 유사한 디바이스를 포함할 수 있다. 콘텐츠가 네트워크(753)를 통해 시스템(700) 내의 구성요소들 중 임의의 구성요소 및 콘텐츠 공급자로/로부터 단방향으로 및/또는 양방향으로 전달될 수 있다는 것을 잘 알 것이다. 콘텐츠의 예는, 예를 들어, 비디오, 음악, 의료 및 게임 정보 등을 비롯한 임의의 미디어 정보를 포함할 수 있다.
콘텐츠 서비스 디바이스(들)(748)는 미디어 정보, 디지털 정보, 및/또는 다른 콘텐츠를 포함하는 케이블 텔레비전 프로그램과 같은 콘텐츠를 수신한다. 콘텐츠 공급자의 예는 임의의 케이블 또는 위성 텔레비전 또는 라디오 또는 인터넷 콘텐츠 공급자를 포함할 수 있다. 제공된 예들은 개시된 발명 요지의 실시예들을 제한하기 위한 것이 아니다.
실시예들에서, 플랫폼(701)은 하나 이상의 탐색 특징부들을 가지는 탐색 제어기(750)로부터 제어 신호들을 수신할 수 있다. 탐색 제어기(750)의 탐색 특징부들은, 예를 들어, 사용자 인터페이스(754)와 상호작용하기 위해 사용될 수 있다. 실시예들에서, 탐색 제어기(750)는 사용자가 공간(예컨대, 연속적이고 다차원인) 데이터를 컴퓨터에 입력할 수 있게 하는 컴퓨터 하드웨어 구성요소일 수 있는 포인팅 디바이스(구체적으로는, 사람 인터페이스 디바이스(human interface device))일 수 있다. GUI(graphical user interface), 텔레비전 및 모니터와 같은 많은 시스템들은 사용자가 물리적 제스처들을 사용하여 컴퓨터 또는 텔레비전을 제어하고 그에 데이터를 제공할 수 있게 한다.
탐색 제어기(750)의 탐색 특징부들의 움직임들이 디스플레이 상에 디스플레이되는 포인터, 커서, 포커스 링(focus ring), 또는 다른 시각적 표시자들의 움직임에 의해 디스플레이(예컨대, 디스플레이(745)) 상에 에코잉(echo)될 수 있다. 예를 들어, 소프트웨어 애플리케이션들(751)의 제어 하에서, 탐색 제어기(750) 상에 위치된 탐색 특징부들은 사용자 인터페이스(754) 상에 디스플레이되는 가상 탐색 특징부들에 매핑될 수 있다. 실시예들에서, 탐색 제어기(750)는 별도의 구성요소가 아닐 수 있고 플랫폼(701) 및/또는 디스플레이(745)에 통합되어 있을 수 있다. 그렇지만, 실시예들은 본 명세서에 도시되어 있거나 기술되어 있는 요소들 또는 컨텍스트로 제한되지 않는다.
실시예들에서, 드라이버들(도시 생략)은, 예를 들어, 인에이블되어 있을 때, 사용자가 초기 부트업(initial boot-up) 이후 버튼의 터치로 텔레비전과 같은 플랫폼(701)을 즉각 켜고 끌 수 있게 하는 기술을 포함할 수 있다. 프로그램 로직은, 플랫폼(701)이 "꺼져" 있을 때에, 플랫폼(701)이 콘텐츠를 미디어 어댑터들 또는 다른 콘텐츠 서비스 디바이스(들)(748) 또는 콘텐츠 전달 디바이스(들)(749)로 스트리밍할 수 있게 할 수 있다. 그에 부가하여, 칩셋(703)은, 예를 들어, 5.1 서라운드 사운드 오디오 및/또는 고선명(high definition) 7.1 서라운드 사운드 오디오에 대한 하드웨어 및/또는 소프트웨어 지원을 포함할 수 있다. 드라이버들은 통합된 그래픽 플랫폼에 대한 그래픽 드라이버를 포함할 수 있다. 실시예들에서, 그래픽 드라이버는 PCI(peripheral component interconnect) Express 그래픽 카드를 포함할 수 있다.
다양한 실시예들에서, 시스템(700)에 도시되어 있는 구성요소들 중 임의의 하나 이상이 통합되어 있을 수 있다. 예를 들어, 플랫폼(701) 및 콘텐츠 서비스 디바이스(들)(748)가 통합되어 있을 수 있거나, 플랫폼(701) 및 콘텐츠 전달 디바이스(들)(749)가 통합되어 있을 수 있거나, 예를 들어, 플랫폼(701), 콘텐츠 서비스 디바이스(들)(748), 및 콘텐츠 전달 디바이스(들)(749)가 통합되어 있을 수 있다. 다양한 실시예들에서, 플랫폼(701) 및 디스플레이(745)는 통합된 유닛일 수 있다. 디스플레이(745) 및 콘텐츠 서비스 디바이스(들)(748)가 통합되어 있을 수 있거나, 예를 들어, 디스플레이(745) 및 콘텐츠 전달 디바이스(들)(749)가 통합되어 있을 수 있다. 이 예들은 개시된 발명 요지를 제한하기 위한 것이 아니다.
다양한 실시예들에서, 시스템(700)은 무선 시스템, 유선 시스템, 또는 이 둘의 조합으로서 구현될 수 있다. 무선 시스템으로서 구현될 때, 시스템(700)은 하나 이상의 안테나들, 송신기들, 수신기들, 송수신기들, 증폭기들, 필터들, 제어 로직 등과 같은 무선 공유 매체를 거쳐 통신하는 데 적당한 구성요소들 및 인터페이스들을 포함할 수 있다. 무선 공유 매체의 일례는 RF 스펙트럼 등과 같은 무선 스펙트럼의 일부분들을 포함할 수 있다. 유선 시스템으로서 구현될 때, 시스템(700)은 I/O 어댑터, I/O 어댑터를 대응하는 유선 통신 매체와 연결시키는 물리 커넥터, NIC(network interface card), 디스크 제어기, 비디오 제어기, 오디오 제어기 등과 같은 유선 통신 매체를 거쳐 통신하기에 적당한 구성요소들 및 인터페이스들을 포함할 수 있다. 유선 통신 매체의 예들은 와이어, 케이블, 금속 리드(metal lead), PCB(printed circuit board), 백플레인(backplane), 스위치 패브릭(switch fabric), 반도체 물질, 연선 와이어(twisted-pair wire), 동축 케이블, 광섬유 등을 포함할 수 있다.
플랫폼(701)은 정보를 전달하기 위해 하나 이상의 논리 또는 물리 채널들을 설정할 수 있다. 정보는 미디어 정보 및 제어 정보를 포함할 수 있다. 미디어 정보는 사용자에게 보내지게 되어 있는 콘텐츠를 나타내는 임의의 데이터를 말하는 것일 수 있다. 콘텐츠의 예는, 예를 들어, 음성 변환, 화상 회의, 스트리밍 비디오, 전자 메일("이메일") 메시지, 음성 메일 메시지, 영숫자 심볼, 그래픽, 영상, 비디오, 텍스트 등으로부터의 데이터를 포함할 수 있다. 음성 변환으로부터의 데이터는, 예를 들어, 음성 정보, 무음 기간(silence period), 배경 잡음, 통신 소음(comfort noise), 톤(tone) 등일 수 있다. 제어 정보는 자동화된 시스템으로 보내지게 되어 있는 명령, 명령어 또는 제어 워드를 나타내는 임의의 데이터를 말하는 것일 수 있다. 예를 들어, 제어 정보는 시스템을 통해 미디어 정보를 라우팅하기 위해 또는 미리 결정된 방식으로 미디어 정보를 처리하라고 노드에 지시하기 위해 사용될 수 있다. 그렇지만, 실시예들은 도 7에 도시되어 있거나 기술되어 있는 요소들 또는 컨텍스트로 제한되지 않는다.
앞서 기술된 바와 같이, 시스템(700)이 다양한 물리적 스타일 또는 폼 팩터로 구현될 수 있다. 도 8은 시스템(700)이 구현될 수 있는 작은 폼 팩터의 디바이스(800)의 실시예들을 나타낸 것이다. 실시예들에서, 예를 들어, 디바이스(800)는 무선 기능을 가지는 모바일 컴퓨팅 디바이스로서 구현될 수 있다. 모바일 컴퓨팅 디바이스는 처리 시스템 및, 예를 들어, 하나 이상의 배터리들과 같은 모바일 전원 또는 전력 공급 장치를 가지는 임의의 디바이스를 지칭할 수 있다.
앞서 기술된 바와 같이, 모바일 컴퓨팅 디바이스의 예들은 PC(personal computer), 랩톱 컴퓨터, 울트라 랩톱 컴퓨터, 태블릿, 터치 패드, 휴대용 컴퓨터, 핸드헬드 컴퓨터, 팜톱 컴퓨터, PDA(personal digital assistant), 셀룰러 전화기, 셀룰러 전화기/PDA 겸용, 텔레비전, 스마트 디바이스(예컨대, 스마트폰, 스마트 태블릿 또는 스마트 텔레비전), 모바일 인터넷 디바이스(MID), 메시징 디바이스, 데이터 통신 디바이스 등을 포함할 수 있다.
모바일 컴퓨팅 디바이스의 예들은 또한, 손목 컴퓨터, 손가락 컴퓨터, 반지 컴퓨터, 안경 컴퓨터, 벨트 클립 컴퓨터, 암 밴드 컴퓨터, 신발 컴퓨터, 의류 컴퓨터, 또는 다른 웨어러블 컴퓨터와 같은, 사람이 착용하도록 구성되어 있는 컴퓨터들을 포함할 수 있다. 실시예들에서, 예를 들어, 모바일 컴퓨팅 디바이스는 컴퓨터 애플리케이션들을 실행할 수 있음은 물론 음성 통신 및/또는 데이터 통신을 할 수 있는 스마트폰으로서 구현될 수 있다. 일부 실시예들이 예로서 스마트폰으로서 구현된 모바일 컴퓨팅 디바이스에 대해 기술될 수 있지만, 다른 실시예들이 다른 무선 모바일 컴퓨팅 디바이스들도 사용하여 구현될 수 있다는 것을 알 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
도 8에 도시된 바와 같이, 디바이스(800)는 디스플레이(845), 탐색 제어기(850), 사용자 인터페이스(854), 하우징(855), I/O 디바이스(856), 및 안테나(857)를 포함할 수 있다. 디스플레이(845)는 모바일 컴퓨팅 디바이스에 적절한 정보를 디스플레이하는 임의의 적당한 디스플레이 유닛을 포함할 수 있고, 도 7의 디스플레이(745)와 동일하거나 유사할 수 있다. 탐색 제어기(850)는 사용자 인터페이스(854)와 상호작용하는 데 사용될 수 있는 하나 이상의 탐색 특징부들을 포함할 수 있고, 도 7의 탐색 제어기(750)와 동일하거나 유사할 수 있다. I/O 디바이스(856)는 모바일 컴퓨팅 디바이스에 정보를 입력하기 위한 임의의 적당한 I/O 디바이스를 포함할 수 있다. I/O 디바이스(856)의 예는 영숫자 키보드, 숫자 키패드, 터치 패드, 입력 키, 버튼, 스위치, 로커 스위치(rocker switch), 마이크, 스피커, 음성 인식 디바이스 및 소프트웨어 등을 포함할 수 있다. 정보가 또한 마이크를 통해 디바이스(800)에 입력될 수 있다. 이러한 정보는 음성 인식 디바이스에 의해 디지털화될 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
다양한 실시예들이 하드웨어 요소, 소프트웨어 요소 또는 이 둘의 조합을 사용하여 구현될 수 있다. 하드웨어 요소들의 일례는 프로세서, 마이크로프로세서, 회로, 회로 요소(예컨대, 트랜지스터, 저항기, 커패시터, 인덕터 등), 집적 회로, ASIC(application specific integrated circuit), PLD(programmable logic device), DSP(digital signal processor), FPGA(field programmable gate array), 논리 게이트, 레지스터, 반도체 디바이스, 칩, 마이크로칩, 칩셋 등을 포함할 수 있다. 소프트웨어의 예는 소프트웨어 구성요소, 프로그램, 애플리케이션, 컴퓨터 프로그램, 애플리케이션 프로그램, 시스템 프로그램, 머신 프로그램, 운영 체제 소프트웨어, 미들웨어, 펌웨어, 소프트웨어 모듈, 루틴, 서브루틴, 함수, 메서드, 프로시저, 소프트웨어 인터페이스, API(application program interface), 명령어 집합, 컴퓨팅 코드, 컴퓨터 코드, 코드 세그먼트, 컴퓨터 코드 세그먼트, 워드, 값, 심볼, 또는 이들의 임의의 조합을 포함할 수 있다. 실시예를 하드웨어 요소 및/또는 소프트웨어 요소를 사용하여 구현할지를 결정하는 것은 원하는 계산 속도, 전력 레벨, 열 허용한계, 처리 사이클 비용(processing cycle budget), 입력 데이터 레이트, 출력 데이터 레이트, 메모리 자원, 데이터 버스 속도 및 다른 설계 또는 성능 제약조건과 같은, 다수의 인자들에 따라 변할 수 있다.
적어도 하나의 실시예의 하나 이상의 양태들은, 머신에 의해 판독될 때, 머신으로 하여금 본 명세서에 기술된 기법들을 수행하는 로직을 제조하게 하는, 프로세서 내에서의 다양한 로직을 나타내는 머신 판독 가능 매체 상에 저장되어 있는 대표적인 명령어들로 구현될 수 있다. "IP 코어"라고 알려진 이러한 표현들은 유형적(tangible) 머신 판독 가능 매체 상에 저장되고, 로직 또는 프로세서를 실제로 제조하는 제조 머신들에 로드하기 위해, 다양한 고객들 또는 제조 시설들에 공급될 수 있다. 일부 실시예들은, 예를 들어, 명령어 또는 명령어 집합을 저장할 수 있는 머신 판독 가능 매체 또는 물품을 사용하여 구현될 수 있고, 명령어는, 머신에 의해 실행되는 경우, 머신으로 하여금 실시예들에 따른 방법 및/또는 동작들을 수행하게 할 수 있다. 이러한 머신은, 예를 들어, 임의의 적당한 처리 플랫폼, 컴퓨팅 플랫폼, 컴퓨팅 디바이스, 처리 디바이스, 컴퓨팅 시스템, 처리 시스템, 컴퓨터, 프로세서 등을 포함할 수 있고, 하드웨어 및/또는 소프트웨어의 임의의 적당한 조합을 사용하여 구현될 수 있다. 머신 판독 가능 매체 또는 물품은, 예를 들어, 임의의 적당한 유형의 메모리 유닛, 메모리 디바이스, 메모리 물품, 메모리 매체, 저장 디바이스, 저장 물품, 저장 매체 및/또는 저장 유닛, 예를 들어, 메모리, 이동식 또는 비이동식 매체, 소거 가능 또는 비소거 가능 매체, 기입 가능 또는 재기입 가능 매체, 디지털 또는 아날로그 매체, 하드 디스크, 플로피 디스크, CD-ROM(Compact Disk Read Only Memory), CD-R(Compact Disk Recordable), CD-RW(Compact Disk Rewriteable), 광 디스크, 자기 매체, 광자기 매체, 이동식 메모리 카드 또는 디스크, 다양한 유형의 DVD(Digital Versatile Disk), 테이프, 카세트 등을 포함할 수 있다. 명령어들은 임의의 적당한 고수준, 저수준, 객체 지향, 비주얼, 컴파일된 및/또는 인터프리트된 프로그래밍 언어를 사용하여 구현되는, 소스 코드, 컴파일된 코드, 인터프리트된 코드, 실행 가능 코드, 정적 코드, 동적 코드, 암호화된 코드 등과 같은 임의의 적당한 유형의 코드를 포함할 수 있다.
이하의 예들은 추가적인 실시예들에 관한 것이다.
예 1은 프로세서 회로이고, 이 프로세서 회로는 통합된 PCIe(peripheral component interconnect express) 제어기; 및 전력 감소 트리거를 검출하고, 통합된 PCIe 제어기를 디스에이블시키며, 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 로직 - 이 로직의 적어도 일부분은 하드웨어로 되어 있음 - 을 포함할 수 있다.
예 2에서, 예 1의 프로세서 회로는, 선택적으로, 통합된 PCIe 제어기에 대한 구성 정보를 저장하는 로직을 포함할 수 있다.
예 3에서, 예 1과 예 2 중 어느 하나의 예의 프로세서 회로는, 선택적으로, 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 통합된 PCIe 제어기로부터 전력을 제거하는 로직을 포함할 수 있다.
예 4에서, 예 1 내지 예 3 중 어느 하나의 예의 전력 감소 트리거는, 선택적으로, 외부 전원에의 연결이 제거되었다는 것을 나타낼 수 있다.
예 5에서, 예 1 내지 예 4 중 어느 하나의 예의 프로세서 회로는, 선택적으로, PCIe 링크를 통해 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 프로세서 회로의 통합된 그래픽 회로부를 활성화시키는 로직을 포함할 수 있다.
예 6에서, 예 1 내지 예 5 중 어느 하나의 예의 전력 제거 설정은, 선택적으로, 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함할 수 있다.
예 7에서, 예 1 내지 예 6 중 어느 하나의 예의 프로세서 회로는, 선택적으로, 통합된 PCIe 제어기로부터 전력을 제거한 후에 프로세서 회로를 저전력 상태로 천이시키는 로직을 포함할 수 있다.
예 8에서, 예 1 내지 예 7 중 어느 하나의 예의 프로세서 회로는, 선택적으로, PCIe 입출력(I/O) 모듈을 포함할 수 있고, 로직은, 선택적으로, PCIe I/O 모듈을 디스에이블시킬 수 있다.
예 9에서, 예 8의 프로세서 회로는, 선택적으로, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 PCIe I/O 모듈로부터 전력을 제거하고, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 PCIe I/O 모듈을 저전력 상태에 두는 로직을 포함할 수 있다.
예 10은 컴퓨팅 디바이스이고, 이 컴퓨팅 디바이스는 PCIe 링크를 제어하는 통합된 PCIe(peripheral component interconnect express) 제어기를 포함하는 프로세서 회로; 통합된 디바이스; 및 전력 감소 트리거를 검출하고, 통합된 디바이스를 활성화시키며, 통합된 PCIe 제어기를 디스에이블시키고, 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 로직 - 이 로직의 적어도 일부분은 하드웨어로 되어 있음 - 을 포함한다.
예 11에서, 예 10의 컴퓨팅 디바이스는, 선택적으로, 메모리 유닛을 포함할 수 있고, 로직은, 선택적으로, 통합된 PCIe 제어기에 대한 구성 정보를 메모리 유닛에 저장할 수 있다.
예 12에서, 예 10과 예 11 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 통합된 PCIe 제어기로부터 전력을 제거하는 로직을 포함할 수 있다.
예 13에서, 예 10 내지 예 12 중 어느 하나의 예의 전력 감소 트리거는, 선택적으로, 외부 전원에의 연결이 제거되었다는 것을 나타낼 수 있다.
예 14에서, 예 10 내지 예 13 중 어느 하나의 예의 프로세서 회로는, 선택적으로, PCIe 링크를 거쳐 PCIe 디바이스와 통신할 수 있고, 로직은, 선택적으로, PCIe 디바이스를 디스에이블시키고 통합된 디바이스를 활성화시킬 수 있다.
예 15에서, 예 10 내지 예 14 중 어느 하나의 예의 전력 제거 설정은, 선택적으로, 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함할 수 있다.
예 16에서, 예 10과 예 15 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, 통합된 PCIe 제어기로부터 전력을 제거한 후에 프로세서 회로를 저전력 상태로 천이시키는 로직을 포함할 수 있다.
예 17에서, 예 10 내지 예 16 중 어느 하나의 예의 프로세서 회로는, 선택적으로, PCIe 입출력(I/O) 모듈을 포함할 수 있고, 로직은, 선택적으로, PCIe I/O 모듈을 디스에이블시킬 수 있다.
예 18에서, 예 17의 컴퓨팅 디바이스는, 선택적으로, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 PCIe I/O 모듈로부터 전력을 제거하고, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 PCIe I/O 모듈을 저전력 상태에 두는 로직을 포함할 수 있다.
예 19는 시스템이고, 이 시스템은 예 10 내지 예 18 중 어느 하나의 예에 따른 컴퓨팅 디바이스; 디스플레이; 및 하나 이상의 RF 송수신기들을 포함한다.
예 20은 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 전력 감소 트리거를 검출하게 하고; 프로세서 회로의 통합된 PCIe(peripheral component interconnect express) 제어기를 디스에이블시키게 하며; 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하게 하는 일단의 전력 제어 명령어들을 포함하는 적어도 하나의 머신 판독 가능 매체이다.
예 21에서, 예 20의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 통합된 PCIe 제어기에 대한 구성 정보를 메모리 유닛에 저장하게 하는 전력 제어 명령어들을 포함할 수 있다.
예 22에서, 예 20과 예 21 중 어느 하나의 예의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 통합된 PCIe 제어기로부터 전력을 제거하게 하는 전력 제어 명령어들을 포함할 수 있다.
예 23에서, 예 20 내지 예 22 중 어느 하나의 예의 전력 감소 트리거는, 선택적으로, 컴퓨팅 디바이스의 외부 전원에의 연결이 제거되었다는 것을 나타낼 수 있다.
예 24에서, 예 20 내지 예 23 중 어느 하나의 예의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 PCIe 링크를 거쳐 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 프로세서 회로의 통합된 그래픽 회로부를 활성화시키게 하는 전력 제어 명령어들을 포함할 수 있다.
예 25에서, 예 20 내지 예 24 중 어느 하나의 예의 전력 제거 설정은, 선택적으로, 컴퓨팅 디바이스의 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함할 수 있다.
예 26에서, 예 20 내지 예 25 중 어느 하나의 예의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 통합된 PCIe 제어기로부터 전력을 제거한 후에 프로세서 회로를 저전력 상태로 천이시키게 하는 전력 제어 명령어들을 포함할 수 있다.
예 27에서, 예 20 내지 예 26 중 어느 하나의 예의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 PCIe 입출력(I/O) 모듈을 디스에이블시키게 하는 전력 제어 명령어들을 포함할 수 있다.
예 28에서, 예 27의 적어도 하나의 머신 판독 가능 매체는, 선택적으로, 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 컴퓨팅 디바이스로 하여금 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 PCIe I/O 모듈로부터 전력을 제거하게 하고, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 PCIe I/O 모듈을 저전력 상태에 두는 전력 제어 명령어들을 포함할 수 있다.
예 29는 전력 제어 방법이고, 이 전력 제어 방법은 프로세서 회로가 전력 감소 트리거를 검출하는 단계; 프로세서 회로의 통합된 PCIe(peripheral component interconnect express) 제어기를 디스에이블시키는 단계; 및 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 단계를 포함한다.
예 30에서, 예 29의 전력 제어 방법은, 선택적으로, 통합된 PCIe 제어기에 대한 구성 정보를 메모리 유닛에 저장하는 단계를 포함할 수 있다.
예 31에서, 예 29와 예 30 중 어느 하나의 예의 전력 제어 방법은, 선택적으로, 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 통합된 PCIe 제어기로부터 전력을 제거하는 단계를 포함할 수 있다.
예 32에서, 예 29 내지 예 31 중 어느 하나의 예의 전력 감소 트리거는, 선택적으로, 외부 전원에의 연결이 제거되었다는 것을 나타낼 수 있다.
예 33에서, 예 29 내지 예 32 중 어느 하나의 예의 전력 제어 방법은, 선택적으로, PCIe 링크를 통해 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 프로세서 회로의 통합된 그래픽 회로부를 활성화시키는 단계를 포함할 수 있다.
예 34에서, 예 29 내지 예 33 중 어느 하나의 예의 전력 제거 설정은, 선택적으로, 컴퓨팅 디바이스의 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함할 수 있다.
예 35에서, 예 29 내지 예 34 중 어느 하나의 예의 전력 제어 방법은, 선택적으로, 통합된 PCIe 제어기로부터 전력을 제거한 후에 프로세서 회로를 저전력 상태로 천이시키는 단계를 포함할 수 있다.
예 36에서, 예 29 내지 예 35 중 어느 하나의 예의 전력 제어 방법은, 선택적으로, PCIe 입출력(I/O) 모듈을 디스에이블시키는 단계를 포함할 수 있다.
예 37에서, 예 36의 전력 제어 방법은, 선택적으로, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 PCIe I/O 모듈로부터 전력을 제거하는 단계, 및 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 PCIe I/O 모듈을 저전력 상태에 두는 단계를 포함할 수 있다.
예 38은 예 29 내지 예 37 중 어느 하나의 예에 따른 전력 제어 방법을 수행하는 수단을 포함하는 장치이다.
예 39는 시스템이고, 이 시스템은 예 38에 따른 장치; 및 디스플레이를 포함한다.
예 40은 시스템이고, 이 시스템은 예 38에 따른 장치; 및 하나 이상의 RF(radio frequency) 송수신기들을 포함한다.
예 41은 예 29 내지 예 37 중 어느 하나의 예에 따른 전력 제어 방법을 수행하도록 구성된 통신 디바이스이다.
예 42는 컴퓨팅 디바이스이고, 이 컴퓨팅 디바이스는 전력 감소 트리거를 검출하는 수단; 프로세서 회로의 통합된 PCIe(peripheral component interconnect express) 제어기를 디스에이블시키는 수단; 및 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 통합된 PCIe 제어기로부터 전력을 제거하는 수단을 포함한다.
예 43에서, 예 42의 컴퓨팅 디바이스는, 선택적으로, 통합된 PCIe 제어기에 대한 구성 정보를 저장하는 수단을 포함할 수 있다.
예 44에서, 예 42과 예 43 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 통합된 PCIe 제어기로부터 전력을 제거하는 수단을 포함할 수 있다.
예 45에서, 예 42 내지 예 44 중 어느 하나의 예의 전력 감소 트리거는, 선택적으로, 외부 전원에의 연결이 제거되었다는 것을 나타낼 수 있다.
예 46에서, 예 42 내지 예 45 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, PCIe 링크를 통해 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 프로세서 회로의 통합된 그래픽 회로부를 활성화시키는 수단을 포함할 수 있다.
예 47에서, 예 42 내지 예 46 중 어느 하나의 예의 전력 제거 설정은, 선택적으로, 컴퓨팅 디바이스의 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함할 수 있다.
예 48에서, 예 42 내지 예 47 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, 통합된 PCIe 제어기로부터 전력을 제거한 후에 프로세서 회로를 저전력 상태로 천이시키는 수단을 포함할 수 있다.
예 49에서, 예 42 내지 예 48 중 어느 하나의 예의 컴퓨팅 디바이스는, 선택적으로, PCIe 입출력(I/O) 모듈을 디스에이블시키는 수단을 포함할 수 있다.
예 50에서, 예 49의 컴퓨팅 디바이스는, 선택적으로, 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 PCIe I/O 모듈로부터 전력을 제거하는 수단, 및 전력 제거 설정이 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 PCIe I/O 모듈을 저전력 상태에 두는 수단을 포함할 수 있다.
실시예들의 완전한 이해를 제공하기 위해 수많은 구체적인 상세들이 본 명세서에 기재되어 있다. 그렇지만, 통상의 기술자라면 실시예들이 이 구체적인 상세들 없이 실시될 수 있다는 것을 잘 알 것이다. 다른 경우들에서, 실시예들을 모호하게 하지 않기 위해 공지된 동작들, 구성요소들 및 회로들에 대해서는 상세히 기술되지 않았다. 본 명세서에 개시된 구체적인 구조 및 기능 상세들이 대표적인 것일 수 있고 실시예들의 범주를 꼭 제한하는 것은 아님을 잘 알 수 있다.
일부 실시예들이 "결합된" 및 "연결된"이라는 표현을 그의 파생어들과 함께 사용하여 기술될 수 있다. 이 용어들이 서로에 대해 동의어로서 의도되어 있지 않다. 예를 들어, 일부 실시예들이, 2 개 이상의 요소들이 서로 물리적 또는 전기적으로 직접 접촉하고 있다는 것을 나타내기 위해, "연결된" 및/또는 "결합된"이라는 용어들을 사용하여 기술될 수 있다. 그렇지만, "결합된"이라는 용어는 또한 2 개 이상의 요소들이 서로 직접 접촉하고 있지 않지만 여전히 서로 협력하거나 상호작용하는 것도 의미할 수 있다.
달리 구체적으로 언급하지 않는 한, "처리", "계산", "산출", "결정" 등과 같은 용어들이, 컴퓨팅 시스템의 레지스터 및/또는 메모리 내에 물리적(전자적) 양으로 표현된 데이터를, 컴퓨팅 시스템의 메모리 또는 레지스터 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 디바이스들 내에 물리적 양으로 유사하게 표현되는 다른 데이터로 조작 및/또는 변환하는 컴퓨터 또는 컴퓨팅 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스를 지칭한다는 것을 잘 알 수 있다. 실시예들이 이와 관련하여 제한되지 않는다.
유의할 점은, 본 명세서에 기술된 방법들이 기술된 순서로 또는 임의의 특정의 순서로 실행될 필요가 없다는 것이다. 더욱이, 본 명세서에서 언급된 방법들과 관련하여 기술된 다양한 활동들이 직렬 또는 병렬 방식으로 실행될 수 있다.
특정 실시예들이 본 명세서에 예시되고 기술되어 있지만, 동일한 목적을 달성하기 위해 계산된 임의의 구성이 도시된 특정 실시예들을 대체할 수 있다는 것을 잘 알 것이다. 본 개시 내용은 다양한 실시예들의 모든 개조들 또는 변형들을 포함하는 것으로 의도되어 있다. 상기 설명이 제한하는 방식이 아니라 예시적인 방식으로 행해져 있다는 것을 잘 알 것이다. 상기 실시예들의 조합들, 및 본 명세서에 구체적으로 기술되지 않은 다른 실시예들이 상기 설명을 살펴보면 통상의 기술자에게 명백할 것이다. 따라서, 다양한 실시예들의 범주는 상기 조성물들, 구조들, 및 방법들이 사용되는 임의의 다른 적용 분야들을 포함한다.
강조할 점은, 읽는 사람이 기술적 개시 내용의 요지를 빠르게 확인할 수 있게 할 요약서를 요구하는 37 C.F.R. §1.72(b)에 부합하기 위해 본 개시 내용의 요약서가 제공되어 있다는 것이다. 요약서는 청구항들의 범주 또는 의미를 해석하거나 제한하는 데 사용되지 않는다는 이해 하에 제공된다. 그에 부가하여, 이상의 발명을 실시하기 위한 구체적인 내용에서, 본 개시 내용을 간소화하기 위해 다양한 특징들이 단일의 실시예에 함께 그룹화되어 있다는 것을 알 수 있다. 이러한 개시 방법이 청구된 실시예들이 각각의 청구항에 명확하게 인용되어 있는 것보다 더 많은 특징들을 필요로 한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구항들이 반영하는 바와 같이, 본 발명의 발명 요지가 단일의 개시된 실시예의 특징들 전부가 아닌 일부에 있다. 따라서, 이하의 청구항들이 이로써 발명을 실시하기 위한 구체적인 내용에 포함되고, 각각의 청구항은 그것만으로 개별적인 바람직한 실시예로서의 지위를 가진다. 첨부된 청구항들에서, "포함하는(including)" 및 "여기서(in which)"이라는 용어들은, 각각, 각자의 용어 "포함하는(comprising)" 및 "여기서(wherein)"의 평이한 동등어로서 사용된다. 더욱이, 용어들 "제1", "제2" 및 "제3" 등은 단순히 수식어로서 사용되고, 그의 대상물들에 대한 수치적 요구사항을 부과하는 것으로 의도되어 있지 않다.
발명 요지가 구조적 특징들 및/또는 방법 동작들과 관련하여 기술되어 있지만, 첨부된 청구항들에 한정된 발명 요지가 앞서 기술된 특정의 특징들 또는 동작들로 꼭 제한되는 것은 아니라는 것을 잘 알 것이다. 오히려, 앞서 기술된 특정의 특징들 및 동작들은 청구항들을 구현하는 예시적인 형태로서 개시되어 있다.

Claims (25)

  1. 프로세서 회로로서,
    통합된 PCIe(peripheral component interconnect express) 제어기; 및
    전력 감소 트리거(power reduction trigger)를 검출하고, 상기 통합된 PCIe 제어기를 디스에이블(disable)시키며, 상기 통합된 PCIe 제어기에 대한 전력 제거 설정(power removal setting)에 기초하여 상기 통합된 PCIe 제어기로부터 전력을 제거하는 로직 - 이 로직의 적어도 일부분은 하드웨어로 되어 있음 -
    을 포함하고,
    상기 전력 감소 트리거는 현재 전력 소비 레벨이 목표 전력 소비 레벨 초과라는 것을 나타내고,
    상기 로직은 PCIe 링크를 통해 상기 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 상기 프로세서 회로 내의 통합된 그래픽 회로부를 활성화시키는, 프로세서 회로.
  2. 제1항에 있어서, 상기 로직은 상기 통합된 PCIe 제어기에 대한 구성 정보를 저장하는, 프로세서 회로.
  3. 제1항에 있어서, 상기 로직은 상기 통합된 PCIe 제어기에 대한 전력 게이트(power gate)를 열린 상태(open state)로 설정하는 것에 의해 상기 통합된 PCIe 제어기로부터 전력을 제거하는, 프로세서 회로.
  4. 제1항에 있어서, 상기 전력 감소 트리거는 외부 전원에의 연결이 제거되었다는 것을 더 나타내는, 프로세서 회로.
  5. 삭제
  6. 제1항에 있어서, 상기 전력 제거 설정은 초기 부트 시퀀스(initial boot sequence) 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함하는, 프로세서 회로.
  7. 제1항에 있어서, 상기 로직은 상기 통합된 PCIe 제어기로부터 전력을 제거한 후에 상기 프로세서 회로를 저전력 상태로 천이시키는, 프로세서 회로.
  8. 제1항에 있어서, PCIe 입출력(I/O) 모듈을 포함하고, 상기 로직은 상기 PCIe I/O 모듈을 디스에이블시키는, 프로세서 회로.
  9. 제8항에 있어서, 상기 로직은 상기 전력 제거 설정이 상기 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 상기 PCIe I/O 모듈로부터 전력을 제거하고, 상기 전력 제거 설정이 상기 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 상기 PCIe I/O 모듈을 저전력 상태에 두는, 프로세서 회로.
  10. 장치로서,
    PCIe 링크를 제어하는 통합된 PCIe(peripheral component interconnect express) 제어기를 포함하는 프로세서 회로;
    통합된 디바이스; 및
    전력 감소 트리거를 검출하고, 상기 통합된 디바이스를 활성화시키며, 상기 통합된 PCIe 제어기를 디스에이블시키고, 상기 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 상기 통합된 PCIe 제어기로부터 전력을 제거하는 로직 - 이 로직의 적어도 일부분은 하드웨어로 되어 있음 -
    을 포함하고,
    상기 전력 감소 트리거는 현재 전력 소비 레벨이 목표 전력 소비 레벨 초과라는 것을 나타내고,
    상기 통합된 디바이스는 상기 프로세서 회로 내의 통합된 그래픽 회로부를 포함하고,
    상기 프로세서 회로는 PCIe 링크를 거쳐 PCIe 그래픽 카드와 통신하고,
    상기 로직은 상기 PCIe 그래픽 카드를 디스에이블시키고 상기 프로세서 회로 내의 상기 통합된 그래픽 회로부를 활성화시키는, 장치.
  11. 제10항에 있어서, 메모리 유닛을 포함하고, 상기 로직은 상기 통합된 PCIe 제어기에 대한 구성 정보를 상기 메모리 유닛에 저장하는, 장치.
  12. 제10항에 있어서, 상기 로직은 상기 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 상기 통합된 PCIe 제어기로부터 전력을 제거하는, 장치.
  13. 제10항에 있어서, 상기 전력 감소 트리거는 외부 전원에의 연결이 제거되었다는 것을 더 나타내는, 장치.
  14. 삭제
  15. 제10항에 있어서, 상기 전력 제거 설정은 초기 부트 시퀀스 동안 BIOS(basic input/output system)에 의해 설정되는 비트를 포함하는, 장치.
  16. 제10항에 있어서, 상기 로직은 상기 통합된 PCIe 제어기로부터 전력을 제거한 후에 상기 프로세서 회로를 저전력 상태로 천이시키는, 장치.
  17. 제10항에 있어서, 상기 프로세서 회로는 PCIe 입출력(I/O) 모듈을 포함하고, 상기 로직은 상기 PCIe I/O 모듈을 디스에이블시키는, 장치.
  18. 제17항에 있어서, 상기 로직은 상기 전력 제거 설정이 상기 PCIe I/O 모듈로부터 전력이 제거될 수 있다는 것을 나타낼 때 상기 PCIe I/O 모듈로부터 전력을 제거하고, 상기 전력 제거 설정이 상기 PCIe I/O 모듈로부터 전력이 제거되지 않을 수 있다는 것을 나타낼 때 상기 PCIe I/O 모듈을 저전력 상태에 두는, 장치.
  19. 시스템으로서,
    제10항 내지 제13항, 제15항 내지 제18항 중 어느 한 항에 따른 장치;
    디스플레이; 및
    하나 이상의 무선 주파수(radio frequency)(RF) 송수신기
    를 포함하는, 시스템.
  20. 전력 제어 방법으로서,
    프로세서 회로가 전력 감소 트리거를 검출하는 단계;
    상기 프로세서 회로의 통합된 PCIe(peripheral component interconnect express) 제어기를 디스에이블시키는 단계;
    상기 통합된 PCIe 제어기에 대한 전력 제거 설정에 기초하여 상기 통합된 PCIe 제어기로부터 전력을 제거하는 단계; 및
    PCIe 링크를 통해 상기 프로세서 회로와 통신하는 PCIe 그래픽 카드를 디스에이블시키고 상기 프로세서 회로 내의 통합된 그래픽 회로부를 활성화시키는 단계
    를 포함하고,
    상기 전력 감소 트리거는 현재 전력 소비 레벨이 목표 전력 소비 레벨 초과라는 것을 나타내는, 전력 제어 방법.
  21. 제20항에 있어서, 상기 통합된 PCIe 제어기에 대한 구성 정보를 메모리 유닛에 저장하는 단계를 포함하는, 전력 제어 방법.
  22. 제20항에 있어서, 상기 통합된 PCIe 제어기에 대한 전력 게이트를 열린 상태로 설정하는 것에 의해 상기 통합된 PCIe 제어기로부터 전력을 제거하는 단계를 포함하는, 전력 제어 방법.
  23. 제20항에 있어서, 상기 전력 감소 트리거는 외부 전원에의 연결이 제거되었다는 것을 더 나타내는, 전력 제어 방법.
  24. 삭제
  25. 컴퓨팅 디바이스 상에서 실행되는 것에 응답하여, 상기 컴퓨팅 디바이스로 하여금 제20항 내지 제23항 중 어느 한 항에 따른 전력 제어 방법을 수행하게 하는 명령어들의 집합을 포함하는 적어도 하나의 머신 판독 가능 매체.
KR1020167003666A 2013-09-27 2014-09-16 통합된 pcie 제어기에 대한 개선된 전력 제어 기법 KR101832983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/040,316 2013-09-27
US14/040,316 US10496152B2 (en) 2013-09-27 2013-09-27 Power control techniques for integrated PCIe controllers
PCT/US2014/055852 WO2015047795A1 (en) 2013-09-27 2014-09-16 Improved power control techniques for integrated pcie controllers

Publications (2)

Publication Number Publication Date
KR20160033723A KR20160033723A (ko) 2016-03-28
KR101832983B1 true KR101832983B1 (ko) 2018-02-28

Family

ID=52741372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003666A KR101832983B1 (ko) 2013-09-27 2014-09-16 통합된 pcie 제어기에 대한 개선된 전력 제어 기법

Country Status (6)

Country Link
US (1) US10496152B2 (ko)
EP (1) EP3049887A4 (ko)
JP (1) JP6246931B2 (ko)
KR (1) KR101832983B1 (ko)
CN (1) CN105474126B (ko)
WO (1) WO2015047795A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101670342B1 (ko) * 2013-10-29 2016-10-28 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 처리 시스템 및 데이터 처리 방법
JP6264155B2 (ja) * 2014-03-31 2018-01-24 富士通株式会社 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
US10055370B2 (en) 2014-07-09 2018-08-21 Advanced Micro Devices, Inc. Method and apparatis for processor standby
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
CN117669631A (zh) 2017-06-05 2024-03-08 铠侠股份有限公司 存储卡及主机设备
US10747286B2 (en) 2018-06-11 2020-08-18 Intel Corporation Dynamic power budget allocation in multi-processor system
US11892971B2 (en) * 2019-03-01 2024-02-06 International Business Machines Corporation Non-disruptive repair of enclosure controller components
US11442885B2 (en) 2019-08-09 2022-09-13 Dell Products L.P. System and method to change field-programmable gate array personality from a baseboard management controller
US11256314B2 (en) * 2019-08-09 2022-02-22 Dell Products L.P. System and method for power management of field-programmable gate arrays and load balancing of personality bitstreams from a baseboard management controller
US20230063057A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Memory access managment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122714A (ja) * 2005-10-26 2007-05-17 Hewlett-Packard Development Co Lp 動的レーン管理システム及び方法
JP2010211351A (ja) * 2009-03-09 2010-09-24 Ricoh Co Ltd 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体
US20100293402A1 (en) * 2006-05-30 2010-11-18 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
JP2011008310A (ja) * 2009-06-23 2011-01-13 Ricoh Co Ltd データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体
JP2011509466A (ja) * 2008-01-03 2011-03-24 グリーン プラグ 電子デバイスとデジタル通信可能なパワーアダプタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797998B2 (en) * 2002-07-16 2004-09-28 Nvidia Corporation Multi-configuration GPU interface device
US20070156942A1 (en) * 2005-12-30 2007-07-05 Robert Gough Method and apparatus for independently managing a chipset-integrated bus controller
US7957990B2 (en) 2005-12-30 2011-06-07 Reflexis Systems, Inc. System and method for managing asset installation and evaluation
KR101464741B1 (ko) * 2007-12-12 2014-11-24 엘지전자 주식회사 전원관리 제어 장치 및 방법
CN101978352B (zh) 2007-12-13 2017-11-03 先进微装置公司 用于具有多重图形子系统、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法
CN102053939A (zh) * 2009-10-30 2011-05-11 英业达股份有限公司 快速周边装置元件互连选项卡的热插拔控制方法
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
CN103827776B (zh) * 2011-09-30 2017-11-07 英特尔公司 通过pci高速组件减少功耗的活动状态功率管理（aspm）
US8938626B2 (en) * 2012-07-17 2015-01-20 Dell Products, L.P. Single command functionality for providing data security and preventing data access within a decommissioned information handling system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122714A (ja) * 2005-10-26 2007-05-17 Hewlett-Packard Development Co Lp 動的レーン管理システム及び方法
US20100293402A1 (en) * 2006-05-30 2010-11-18 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
JP2011509466A (ja) * 2008-01-03 2011-03-24 グリーン プラグ 電子デバイスとデジタル通信可能なパワーアダプタ
JP2010211351A (ja) * 2009-03-09 2010-09-24 Ricoh Co Ltd 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体
JP2011008310A (ja) * 2009-06-23 2011-01-13 Ricoh Co Ltd データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体

Also Published As

Publication number Publication date
JP6246931B2 (ja) 2017-12-13
KR20160033723A (ko) 2016-03-28
EP3049887A1 (en) 2016-08-03
CN105474126A (zh) 2016-04-06
WO2015047795A1 (en) 2015-04-02
JP2016532208A (ja) 2016-10-13
CN105474126B (zh) 2019-11-26
US10496152B2 (en) 2019-12-03
US20150095687A1 (en) 2015-04-02
EP3049887A4 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
KR101832983B1 (ko) 통합된 pcie 제어기에 대한 개선된 전력 제어 기법
US11450315B2 (en) Electronic apparatus and method for operating same
US20220044690A1 (en) Electronic device and method for voice recognition
US9965293B2 (en) Techniques for adaptive interface support
CN110910872B (zh) 语音交互方法及装置
KR102148948B1 (ko) 전자 장치의 멀티 태스킹 방법 및 그 전자 장치
US10002592B2 (en) Displaying method of electronic device using a cover and electronic device thereof
US20170116987A1 (en) Electronic device and method for executing function using speech recognition thereof
KR102461604B1 (ko) 데이터 송수신 방법 및 장치
KR102175103B1 (ko) 저전력 구동 방법과 이를 수행하는 전자 장치
US10241932B2 (en) Power saving method and apparatus for first in first out (FIFO) memories
KR20180012438A (ko) 전자 장치 및 전자 장치의 동작 방법
US20140283087A1 (en) Selective content sharing on computing devices
KR101722413B1 (ko) 부하 라인 최적화를 위한 그래픽 전압 감소
KR20140024565A (ko) 디스플레이 장치 및 디스플레이 장치를 이용한 무선 충전 방법
US20130166052A1 (en) Techniques for improving playback of an audio stream
KR20140035845A (ko) 에너지 보존을 갖는 연속적인 데이터 전달
US20180004380A1 (en) Screen display method and electronic device supporting the same
US9832257B2 (en) Service acquisition techniques for wireless communications systems
TWI514858B (zh) 固定功能媒體裝置之先佔
KR20150114251A (ko) 프레임 정보를 제공하는 전자 장치 및 방법
TWI772438B (zh) 用於計算設備中的動態緩衝器大小設定的系統和方法
CN115421634A (zh) 一种界面显示方法、系统及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant