KR101824050B1 - 상이한 클럭 주파수들을 가진 도메인들 사이의 비동기 경로로 데이터를 전송하는 방법과 장치 - Google Patents
상이한 클럭 주파수들을 가진 도메인들 사이의 비동기 경로로 데이터를 전송하는 방법과 장치 Download PDFInfo
- Publication number
- KR101824050B1 KR101824050B1 KR1020167015576A KR20167015576A KR101824050B1 KR 101824050 B1 KR101824050 B1 KR 101824050B1 KR 1020167015576 A KR1020167015576 A KR 1020167015576A KR 20167015576 A KR20167015576 A KR 20167015576A KR 101824050 B1 KR101824050 B1 KR 101824050B1
- Authority
- KR
- South Korea
- Prior art keywords
- increment
- full
- previous
- frequency
- full increment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000013213 extrapolation Methods 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 18
- 230000007704 transition Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
- G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
- G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D1/00—Measuring arrangements giving results other than momentary value of variable, of general application
- G01D1/04—Measuring arrangements giving results other than momentary value of variable, of general application giving integrated values
- G01D1/06—Measuring arrangements giving results other than momentary value of variable, of general application giving integrated values by intermittent summation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Complex Calculations (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 제1 주파수(fa)로 생성된 데이터를 축적하는 제1 유닛과, 제1 주파수(fa)보다 작은 제2 주파수(fs)로 상기 축적된 데이터를 요청하는 제2 유닛 사이에서 데이터를 전송하는 방법에 관한 것으로, 제1 유닛으로부터 제1 전체 증분(v0(k))과 제1 수치(W(k))를 요청하는 단계; 제1 수치(W(k))를 이용하여 제1 전체 증분(v0(k))으로부터 제2 전체 증분(v(k))을 생성하는 단계; 제2 유닛으로 제2 전체 증분(v(k))을 전송하는 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 상이한 클럭 주파수들을 가진 도메인들 사이의 비동기 경로로 데이터를 전송하는 방법과 장치에 관한 것이다.
상이한 클럭 주파수로 작동하는 두 장치들 또는 유닛들 사이의 데이터 전송에서 모든 데이터의 전달을 보장하는 것 외에도 두 클럭들을 동기화하는 것 또한 중요하다.
예를 들어, 제1 클럭 주파수를 가진 제1 유닛에서 생성되는 데이터가, 그 이후에 제1 클럭 주파수와는 다른 제2 클럭 주파수를 가진 제2 유닛에 의해 판독되거나 요청될 수 있다. 이런 식으로, 예를 들어, 데이터 경로 클럭으로 부분 증분들이 생성되고 임시적으로 센서에 축적된다. 판독 유닛은, 개별 요청 주기 내에서, 축적 구간에서 생성되는 전체 증분이 센서로부터 판독 유닛으로 전송되도록 요청 주기로 축적기의 현재 상태를 읽는다.
전체 증분은 정수 개의 데이터 경로 클럭들에 걸쳐 축적하는 것으로 형성된다. 그러나 만약 요청 주기가 데이터 경로 클럭의 정수에 의한 배수가 아니라면, 이러한 정수 개의 데이터 경로 클럭들은 일정하지 않을 것이다. 한편, 데이터 경로 클럭들의 수는 N과 N+1의 값들 사이에서 얻어진 평균이 요청 주기의 주파수에 대한 데이터 경로 클럭의 주파수의 비율에 대응하도록 두 정수 N과 N+1 사이에서 변화할 것이다. 그리고 만약 요청 주기가 데이터 경로 클럭의 정수 배수라 할지라도, 데이터 경로 클럭의 또는 요청 주기의 주파수의 이미 매우 작은 편차는 데이터 경로 클럭들의 개수에 대한 비트 효과(beat effects)로 이어질 수 있다.
이런 식으로, 전체 증분의 부분 증분들이 얼마나 잘 수집됐는지를 나타내는 소위 통합 오류 기준이 충족되어, 일정 수의 요청 주기들 이후에 데이터 경로 클럭으로 생성된 모든 부분 증분들이 전송된다.
그러나 판독된 전체 증분에 포함된 부분 증분들의 수의 변화는 판독 유닛에서 부가적인 노이즈로 해석될 것이다. 판독된 전체 증분은 요청 주기에 걸친 데이터의 통합에 완전히 대응하지는 않는다. 이 때문에, 이런 특성을 설명하는 소위 말하는 차동 오류 기준은 오직 불충분하게 충족된다.
그러므로, 통합 오류 기준을 충족시키고, 또한 동시에 차동 오류 기준을 개선하는, 상이한 클럭 주파수를 가진 두 도메인 사이에서의 비동기 경로로 데이터를 전송하기 위한 방법과 장치를 제공하는 것이 본 발명의 목적이다.
이 목적은 독립항들에 따른 방법과 장치에 의하여 해결된다. 바람직한 실시예들은 종속항들에서 정의된다.
특히 상기와 같은 문제점들을 해결하기 위한 본 발명은 실시예에 따라, 제1 주파수(fa)로 생성된 데이터를 축적하는 제1 유닛과, 제1 주파수(fa)보다 작은 제2 주파수(fs)로 상기 축적된 데이터를 요청하는 제2 유닛 사이에서 데이터를 전송하는 방법에 있어서, 제1 유닛으로부터, 제1 전체 증분(v0(k))과, 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 나타내는 제1 수치(W(k))를 요청하는 단계; 여기에서 제1 전체 증분(v0(k))은 제1 유닛에서 요청된 시간(k)에 제공되는 축적된 데이터 블록의 데이터 내용이고, 제1 수치(W(k))를 이용하여 제1 전체 증분(v0(k))으로부터 제2 전체 증분(v(k))을 생성하는 단계; 여기에서 제2 전체 증분(v(k))은 제2 주파수(fs)의 명목 시간 증분(ts)에 맞추어진 데이터 블록의 데이터 내용이며, 제2 유닛으로 제2 전체 증분(v(k))을 전송하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 실시예에 따라, 제1 전체 증분(v0(k))과 제1 수치(W(k))를 요청하는 단계, 제2 전체 증분(v(k))을 생성하는 단계, 그리고 제2 전체 증분(v(k))을 전송하는 단계는 제2 주파수(fs)로 반복적으로 수행되는 것을 특징으로 한다.
또한 상기와 같은 문제점들을 해결하기 위한 본 발명은 실시예에 따라, 제1 주파수(fa)로 생성된 데이터를 축적하는 제1 유닛과 제1 주파수(fa)보다 작은 제2 주파수(fs)로 상기 축적된 데이터를 요청하는 제2 유닛 사이에서 데이터를 전송하는 장치에 있어서, 제2 주파수(fs)로 제1 유닛으로부터 제1 전체 증분(v0(k))과, 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 나타내는 제1 수치(W(k))를 요청하기 위한 입력부; 여기에서 제1 전체 증분(v0(k))은 제1 유닛에서 요청된 시간에 제공되는 축적된 데이터 블록의 데이터 내용이고, 제1 전체 증분(v0(k))과 제1 수치(W(k))로부터 제2 전체 증분(v(k))을 생성하도록 설정된 필터; 여기에서 제2 전체 증분(v(k))은 제2 주파수(fs)의 명목 시간 증분(ts)에 맞추어진 데이터 블록의 데이터 내용이며, 제2 주파수(fs)로 제2 유닛으로 제2 전체 증분(v(k))을 전송하도록 설정된 출력부;를 포함하는 것을 특징으로 한다.
본 발명에 따른 방법과 장치는 제1 주파수(fa)로 생성된 데이터의 제2 주파수(fs)로의 동기화를 허용한다. 이 때문에, 제1 주파수(fa)로 생성된 데이터가 제2 주파수(fs)의 요청 주기로 정확하게 나타내어질 수 있다. 특히 본 발명에 따른 방법과 장치는 통합 오류 기준의 충족과 서로 상호적으로 독립된 제1 및 제2 주파수(fa, fs)를 위한 차동 오류 기준의 개선이 가능하도록 한다.
또한 본 발명에 따른 방법과 장치는, 예를 들어, 제1 주파수(fa) 또는 제2 주파수(fs)의 지터(jitter)에 의하여 발생할 수 있는, 제1 주파수(fa)와 제2 주파수(fs)의 일반적으로 일정한 주파수 비율(fa/fs)이 일시적으로 제한된 방식으로 변화하는 경우, 상기 언급된 이점들을 또한 얻는다.
본 발명에 따른 방법과 장치의 실시예들은 도면에 기초하여 다음과 같이 설명될 것이며 유사한 요소들은 동일한 참조 부호들로 지시될 것이다.
도 1A는 축적기에서 축적된 부분 증분들은 물론, 데이터 경로 클럭들의 시간적 전개를 보여준다.
도 1B는 개별 요청 주기에서 판독된 전체 증분은 물론, 요청 주기들의 시간적 전개를 보여준다.
도 2는 본 발명에 따른 방법을 전형적인 형태로 보여준다.
도 3은 현재 요청된 전체 증분의 외삽(extrapolation) 이든 또는 내삽(interpolation) 이든 어느 하나를 구성하는 제2 전체 증분을 생성하는 단계의 제1 실시예를 보여준다.
도 4는 제1 전체 증분의 요청과 그것으로부터 생성된 제2 전체 증분의 전송 사이에 하나의 요청 주기만큼의 지연이 일어나는, 제2 전체 증분을 생성하는 단계의 제2 실시예를 보여준다.
도 5는 제1 유닛과 제2 유닛은 물론, 본 발명에 따른 장치를 전형적인 형태로 보여준다.
도 6은 본 발명에 따른 방법의 제1 실시예를 수행하는 것에 적합한, 본 발명에 따른 장치의 제1 실시예를 보여준다.
도 7은 본 발명에 따른 방법의 제2 실시예를 수행하도록 구성된, 본 발명에 따른 장치의 제2 실시예를 보여준다.
도 1A는 축적기에서 축적된 부분 증분들은 물론, 데이터 경로 클럭들의 시간적 전개를 보여준다.
도 1B는 개별 요청 주기에서 판독된 전체 증분은 물론, 요청 주기들의 시간적 전개를 보여준다.
도 2는 본 발명에 따른 방법을 전형적인 형태로 보여준다.
도 3은 현재 요청된 전체 증분의 외삽(extrapolation) 이든 또는 내삽(interpolation) 이든 어느 하나를 구성하는 제2 전체 증분을 생성하는 단계의 제1 실시예를 보여준다.
도 4는 제1 전체 증분의 요청과 그것으로부터 생성된 제2 전체 증분의 전송 사이에 하나의 요청 주기만큼의 지연이 일어나는, 제2 전체 증분을 생성하는 단계의 제2 실시예를 보여준다.
도 5는 제1 유닛과 제2 유닛은 물론, 본 발명에 따른 장치를 전형적인 형태로 보여준다.
도 6은 본 발명에 따른 방법의 제1 실시예를 수행하는 것에 적합한, 본 발명에 따른 장치의 제1 실시예를 보여준다.
도 7은 본 발명에 따른 방법의 제2 실시예를 수행하도록 구성된, 본 발명에 따른 장치의 제2 실시예를 보여준다.
도 1A와 도 1B는 본 발명의 기저를 이루고 있는 문제에 대하여 설명한다. 도 1A에서, 각각 개별의 데이터 경로 클럭에 속하는 축적기의 상태, 즉 축적기에서 축적된 부분 증분(vi)의 수는 물론, 제1 주파수(fa)를 갖는 데이터 경로 클럭들의 시간적 전개가 도시된다. 반면 도 1B에서는 개별의 요청 주기에서 판독되거나 요청된 전체 증분(v0)은 물론, 제2 주파수(fs)를 갖는 요청 주기들의 시간적 전개가 도시된다. 하나의 예시로서, 제1 주파수(fa)는 3.4 kHz로 설정되었으며, 제2 주파수(fs)는 800 Hz로 설정되었다. 따라서 하나의 요청 주기는 데이터 경로 클럭들로 구성된다.
오직 데이터 경로 클럭들의 정수 개에 걸쳐서만 축적이 가능하므로, 모든 데이터의 완전한 전송을 위해서는 4 개의 데이터 경로 클럭들을 3번 축적해야 하고, 또한 5 개의 데이터 경로 클럭들을 1 번 축적해야 한다. 이것은 전체 증분(v0)에 포함된 부분 증분(vi)의 수가 4와 5 사이에서 변한다는 것을 의미한다. 이 패턴은 주기적으로 반복되고, 도시된 경우에 있어서, 이 패턴의 주기는 4 요청 주기이다. 전체 증분(v0)에 포함된 부분 증분(vi)의 개수로서의 값 4와 값 5의 시퀀스는 본 과정에서 적응하여 두 값 사이에서의 변화의 횟수가 최대가 된다.
이러한 유형의 데이터 요청과 통합에서 발생할 수 있는 오류의 가능한 종류는 한편으로는, 부분 증분(vi)들이 전체 증분(v0)에서 얼마나 잘 수집되었는가 판정하는 통합 오류 기준, 또 다른 한편으로는, 전체 증분(v0)이 하나의 요청 주기에 걸친 통합에 얼마나 잘 대응하는지 판정하는 차동 오류 기준의 두 범주로 나뉘어진다.
도시된 실시예에서는 통합 오류 기준은 완전히 충족되지만, 차동 오류 기준은 오직 불충분하게 충족되며, 이는 요청 유닛에서 데이터의 부가적인 노이즈로 해석된다. 그러므로, 본 발명에 따른 방법에 의하여 차동 오류 기준은 개선될 것이며, 통합 오류 기준은 여전히 충족될 것이다.
본 발명에 따른 방법의 설명에 있어서 다음의 기호가 도입되었다.
ts 제2 주파수(fs)에 속하는 명목 시간 증분;
t0(k) 현재 요청된 제1 전체 증분에 속하는 시간 증분;
t1(k) 이전의 제1 전체 증분에 속하는 시간 증분;
t1r(k) 제2 전체 증분을 생성하는 이전 단계에서 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분(t1(k))의 잔여 부분;
v0(k) 제1 전체 증분을 요청하는 현재 단계에서 요청된 제1 전체 증분;
v1(k) 제1 전체 증분을 요청하는 이전 단계에서 요청된 이전 제1 전체 증분;
vr(k) 제2 전체 증분을 생성하는 현재 단계에서, 보정 증분으로서 고려되어야 할 제2 전체 증분을 생성하는 이전 단계에서 사용된 외삽 부분;
v2(k) 제1 전체 증분을 요청하는 이전 단계 이전의 단계에서 요청된 이전 제1 전체 증분의 이전 제1 전체 증분;
t2(k) 이전 제1 전체 증분의 이전의 제1 전체 증분에 속하는 시간 증분;
t2r(k) 제2 전체 증분을 생성하는 이전 단계들에서 처리되지 않은 이전 제1 전체 증분의 이전의 제1 전체 증분에 속하는 시간 증분(t2(k))의 잔여 부분;
v(k) 명목 시간 증분(ts)에 맞추어진 제2 전체 증분;
"증분"이라는 표현은 최종 값과 초기 값 사이의 데이터 내용의 차이에 대한 동의어로 사용되었다. 예를 들어, "전체 증분"이라는 표현은 데이터 내용의 차이를 나타내고, 여기에서 데이터 내용의 초기 값은 시간 간격의 시작 때 결정되고 데이터 내용의 최종 값은 시간 간격의 끝에서 결정된다. 해당하는 시간 간격은 전체 증분에 속하는 시간 증분으로 불린다. 예를 들어 데이터 내용은 측정될 양이 될 수 있다.
도 2는 블록 다이어그램으로서, 전형적인 형태로 본 발명에 따른 방법을 보여준다. 상기 방법이 시작된 후, 첫 번째 단계(S11)에서 제1 전체 증분(v0(k))이 제1 수치(W(k))와 함께 제1 유닛으로부터 요청된다. 제1 유닛에서, 매개변수의 부분 증분으로 또한 나타내어진 데이터가 데이터 경로 주파수라고 또한 불리는 제1 주파수(fa)에 따라 축적된다. 예를 들어, 제1 유닛은 제1 주파수(fa)로 측정 값들을 수집하거나 생성하는, 또한 축적기에 연속적으로 이들을 축적하는 센서일 수 있다. 정수 개의 축적된 부분 증분들은 제1 전체 증분(v0(k))을 형성하고, 여기에서 제1 전체 증분(v0(k))은 제1 유닛에서 현재 요청 시간 k에서 제공되는 데이터 블록의 데이터 내용, 즉 축적된 부분 증분들의 데이터 내용에 해당한다. 데이터의 축적은 축적 구간에 걸친 데이터나 측정 값들의 평활화를 허용한다.
게다가, 제1 유닛은 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 나타내는 제1 수치(W(k))를 생성한다. 예를 들어 이 제1 수치 W(k)는 제1 전체 증분(v0(k))에 포함된 부분 증분들의 개수를 나타내는 축적기의 카운트일 수 있고, 또한 그로부터 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))이 데이터 경로 클럭(ta = 1/fa)을 곱하는 것으로 계산될 수 있다. 그러나 제1 수치(W(k))는 또한 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))일 수 있다. 시간 증분(t0(k))은 축적 구간에 해당하고, 여기에서 축적 구간은 제1 전체 증분을 요청하기 위한 이전 단계에 포함되었던 마지막 부분 증분을 생성할 시점과 제1 전체 증분을 요청하기 위한 현재 단계에서 요청된 마지막 부분 증분을 생성할 시점 사이의 시간이다. 따라서, 축적 구간은 언제나 데이터 경로 클럭(ta)의 정수 배이다.
제1 전체 증분(v0(k))을 요청하고 난 후, 제1 유닛의 축적기 내용은 영으로 설정된다. 게다가, 제1 수치(W(k))가 다음 요청 단계에서의 제1 수치(W(k+1))를 결정하기 위하여 정의된다. 예를 들어, 축적기의 카운트가 영으로 설정될 수 있다.
본 발명에 따른 방법의 두 번째 단계(S12)에서 제2 전체 증분(v(k))이 제1 전체 증분(v0(k))으로부터 제1 수치(W(k))를 이용하여 생성되고, 여기에서 제2 전체 증분은 명목 시간 증분(ts)에 맞추어진 데이터 블록의 데이터 내용에 해당한다. 명목 시간 증분(ts)은 통합 구간에 해당하는데, 여기에서 통합 구간은 제1 전체 증분을 요청하는 이전 단계를 수행하는 시점과 제1 전체 증분을 요청하는 현재 단계를 수행하는 시점 사이의 시간이다. 따라서, 명목 시간 증분(ts)은 ts = 1/fs을 갖는 요청 주기에 대응하고, 여기에서 fs는 제1 유닛에 축적된 데이터를 요청하기 위하여 제2 유닛에서 사용되는 제2 주파수이다. 그러므로 제2 주파수(fs)와 명목 시간 증분(ts)은 일반적으로 미리 결정되고 일정한 것으로 간주된다. 그러나 ts의 구체적인 값을 결정하고, 이 값을 현재의 ts 값으로서 제2 전체 증분의 계산에 고려할 수 있다.
세 번째 단계(S13)에서 생성된 제2 전체 증분(v(k))이 제2 유닛에 전송된다. 제2 유닛은 예를 들어, 제1 유닛에 의해 생성되거나 수집된 데이터를 평가하거나 추가적으로 처리하는, 그러므로 제2 주파수(fs)로 제1 유닛으로부터 데이터를 요청하는, 평가 유닛 또는 추가의 처리를 위한 유닛일 수 있다.
도 2에서 도시된 대로, 제1 전체 증분(v0(k))과 제1 수치(W(k))를 요청하기 위한 단계, 제2 전체 증분(v(k))을 전송하기 위한 단계는 물론, 제2 전체 증분(v(k))을 생성하기 위한 단계는 제2 주파수(fs)로 반복적으로 수행될 수 있으며, 여기에서 인덱스 k는 각 반복마다 1씩 증가된다.
본 발명에 따른 방법은, 통합 오류 기준은 충족된 채로 남아 있으면서도, 차동 오류 기준의 개선하기 위해 제1 주파수(fa)의 제2 주파수(fs)에 대한 임의적 관계(fa/fs > 1)를 유도한다.
이것은 또한 제1 주파수(fa)가 제2 주파수(fs)의 정수 배와 같은 경우 특히 더 사실이다.
본 발명에 따른 방법은 또한 제1 주파수(fa)와 제2 주파수(fs)의 일반적으로 일정한 주파수 비율(fa/fs)이 일시적으로 제한된 방식으로 변화하는 경우, 상기 언급된 이점들을 또한 얻는다. 이것은 예를 들어, 제1 주파수(fa) 또는 제2 주파수(fs)의 지터(jitter), 즉 변동에 의하여 발생할 수 있다.
도 3은 본 방법의 제1 실시예에 따른 제2 전체 증분을 생성하는 단계를 플로우 차트로 도시한다. 인덱스(k)를 0으로 설정하는 본 방법의 시작 이후, 단계 S21에서 처음에는 제1 전체 증분(v0(k))과 제1 수치 W(k)가 제1 유닛으로부터 요청되고, 제1 수치(W(k))가 제1 전체 증분에 속하는 시간 증분(t0(k))에 직접적으로 대응하지 않는다면 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))은 W(k)로부터 계산될 것이다.
그리고는, 단계 S22에서 인덱스(k)가 0과 같은지 아닌지가 결정된다. 만약 k=0이라면, 단계 S23에서 제2 전체 증분(v(k))을 생성하기 위한 다음의 초기 값들이 정해진다:
다음 단계 S24에서 제2 전체 증분은 다음과 같이 계산된다:
여기에서, 첫 번째 가수는 이전의 통합 구간으로부터의 아마도 처리되지 않은 잔여 부분을 나타내고, 두 번째 가수는 아마도 아직 알려지지 않은 다음 통합 구간에 대한 외삽 추정뿐만 아니라 현재 통합 구간으로부터 가장 큰 또는 전체 부분을 나타내며, 마지막 가수 또는 감수는 제2 전체 증분을 생성하는 이전 단계에서 아마도 사용되었을 현재 통합 구간을 위한 외삽 추정을 참작하는 보정 증분을 나타낸다. 따라서, 제2 전체 증분은 제2 전체 증분을 생성하는 이전 단계에서 아마도 처리되지 않은 잔여 부분과, 제1 전체 증분을 요청하기 위한 현재 단계에서 요청된 제1 전체 증분의 적어도 일부분과, 다음 단계로 외삽 추정되는 현재의 전체 증분의 아마도 일부분과, 그리고 제2 전체 증분을 생성하기 위한 이전 단계에서 사용된 외삽 부분의 네거티브(negative)에 해당하는 아마도 보정 증분의 총합에 대응한다.
이를 더욱 상세히 설명하기 위하여, 제2 전체 증분을 생성하는 이전 단계에서 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분의 잔여 부분(t1r(k))과, 현재 요청된 제1 전체 증분의 시간 증분(t0(k))의 합에 대한 명목 시간 증분(ts)의 길이에 따른 사례별 분석이 수행된다.
만약 인 경우, 다음 요청된 제1 전체 증분에 대한 제1 전체 증분(v0(k))의 외삽이 수행될 것이다. 이 외삽은 요청될 다음의 제1 전체 증분이 현재 요청된 제1 전체 증분과 동일한 값을 갖는다는 가정에 근거한다. 이 외삽에 의하여, 현재 요청된 제1 전체 증분에 속하는 시간 증분(t0(k))은 결국 가 되도록, 명목 시간 증분(ts)의 끝까지 연장되는데, 여기에서 t0'(k)는 연장된 시간 증분(t0(k))이다.
제2 전체 증분의 외삽 부분은 제2 전체 증분을 생성하는 다음 단계의 보정 증분에 해당한다. 현재의 제1 전체 증분에 속하는 전체 시간 증분(t0(k))이 제2 전체 증분(v(k))의 생성에 기여하므로, 제2 전체 증분을 생성하는 다음 단계에서는 현재 요청된 제1 전체 증분의 어떠한 처리되지 않은 잔여 부분도 나타나지 않는다.
만약 인 경우, 제1 전체 증분(v0(k))의 내삽이 수행될 것이다. 이 내삽에 의하여, 현재 요청된 제1 전체 증분에 속하는 시간 증분(t0(k))은 결국 가 되도록 명목 시간 증분(ts)의 끝까지 단축되는데, 여기에서 t0'(k)는 단축된 시간 증분(t0(k))이다.
그러므로, 제2 전체 증분을 생성하는 다음 단계에서, 현재 요청된 제1 전체 증분의 아직 처리되지 않은 잔여 부분이 나타난다. 제2 전체 증분에 외삽 부분이 없으므로, 제2 전체 증분을 생성하는 다음 단계에서 보정 증분을 감산할 필요가 없다.
설명한 바와 같이, 제2 전체 증분을 생성하는 다음 단계에서 사용되는 잔여 부분(t1r(k))과 제2 전체 증분을 생성하는 다음 단계에서 사용되는 보정 증분(vr(k))은 두 가지 논의된 사례들에서 서로 다르다. 그러므로, 제2 전체 증분(v(k))의 계산 이후, 또는 이전에, 상기에서 설명된 것과 같이, 명목 시간 증분(ts)의 길이에 관한 사례별 분석이 단계 S25에서 수행된다. 그것으로부터, 단계 S26 또는 S27에서 상태 전이, 즉 제2 전체 증분을 생성하는 다음 단계에서 사용될 vr(k+1)과 t1r(k+1)의 값이 다음과 같이 결정된다:
각 경우에 있어서, 단계 S28에서는 다음 두 개의 상태 전이, 즉 제2 전체 증분을 생성하는 다음 단계에서 사용되는 t1(k+1)과 v1(k+1)의 값이 다음과 같이 결정된다:
본 발명에 따른 본 방법이 종료되지 않는 한, 인덱스(k)는 단계 S29에서 1 만큼 증가할 것이며, 단계 S21 내지 S29는 반복되고, 여기에서 모든 과정은 제2 주파수(fs)에 따라, 즉 요청 주기 당 한번 수행된다.
실제 센서 데이터를 부분 증분들로서 사용하는, 도 3에서 도시된 방법의 시뮬레이션은 상기 방법의 과도 진동 이후에, 제2 전체 증분이 지터의 영향을 받은 주파수 fs와 fa에 대해서도 통합 오류 기준을 충족시키는 결과를 유발하였고, 그리고 차동 오류 기준은 제1 전체 증분에 대하여 현저하게 개선되는 결과를 유발하였다. 본 방법에서 사용되는 외삽에 의하여 발생한 예상 값으로부터의 제2 전체 증분의 편차는 센서 노이즈보다 작았다.
도 4는 본 방법의 제2 실시예에 따른 제2 전체 증분을 생성하는 단계를 플로우 차트로 도시한다. 본 방법의 시작과 인덱스(k)를 0으로 설정한 이후, 단계 S31에서 처음에는 제1 전체 증분(v0(k))과 제1 수치(W(k))가 제1 유닛으로부터 요청되고, 제1 수치(W(k))가 제1 전체 증분에 속하는 시간 증분(t0(k))에 직접적으로 대응하지 않는다면 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))은 W(k)로부터 계산될 것이다.
그리고는, 단계 S32에서 인덱스(k)가 0과 같은지 아닌지가 결정된다. 만약 k=0이라면, 단계 S33에서 제2 전체 증분(v(k))을 생성하기 위한 다음의 초기 값들이 정해진다:
다음 단계 S34에서, 제2 전체 증분을 생성하는 이전 단계들에서 처리되지 않은, 이전의 제1 전체 증분 이전의 제1 전체 증분에 속하는 시간 증분의 잔여 부분(t2r(k))과 제2 전체 증분을 생성하는 이전 단계에서 처리되지 않은 이전 제1 전체 증분에 속하는 시간 증분의 잔여 부분(t1r(k))과의 합에 대한 명목 시간 증분(ts)의 길이에 따른 사례별 분석이 수행된다.
그러므로, 제2 전체 증분은 이전의 제1 전체 증분 이전의 제1 전체 증분의, 즉 이전 통합 구간 이전의 통합 구간으로부터의, 아마도 아직 처리되지 않은 잔여 부분과, 이전의 제1 전체 증분의, 즉 이전의 통합 구간으로부터의, 아직 처리되지 않은 온전한 잔여 부분과, 게다가 물론 현재 통합 구간으로부터의 현재 제1 전체 증분의 일부분의 조합이다. 이전의 제1 전체 증분의 전체 잔여 부분이 제2 전체 증분에 기여하므로, 제2 전체 증분을 생성하는 다음 단계에서 고려되어야 할 이전의 제1 전체 증분의 잔여 부분은 없다. 제2 전체 증분을 생성하는 다음 단계에서, 오로지 이 제1 전체 증분의 잔여 부분 만이 고려될 필요가 있도록, 현재의 제1 전체 증분으로부터 일부분이 이미 제2 전체 증분에 기여한다. 그러므로, 제2 전체 증분을 생성하는 다음 단계를 위한, 단계 S35에서도 역시 계산되는, 다음의 상태 전이가 발생한다:
그러므로, 제2 전체 증분은 이전의 제1 전체 증분 이전의 제1 전체 증분의, 즉 이전 통합 구간 이전의 통합 구간으로부터의, 아마도 아직 처리되지 않은 잔여 부분과, 게다가 물론 이전 제1 전체 증분의, 즉 이전의 통합 구간으로부터의, 가장 큰 부분과의 조합이다. 오직 이전의 제1 전체 증분의 일 부분만이 제2 전체 증분에 기여하므로, 제2 전체 증분을 생성하는 다음 단계에서 고려되어야 할, 제1 전체 증분의 이전 부분의 잔여 부분이 남는다. 제2 전체 증분을 생성하는 다음 단계에서 현재 제1 전체 증분의 전체 부분이 고려될 필요가 있도록, 현재의 제1 전체 증분으로부터 그 어떤 부분도 제2 전체 증분에 기여하지 않는다. 그러므로, 제2 전체 증분을 생성하는 다음 단계를 위한, 단계 S36에서도 역시 계산되는, 다음의 상태 전이가 발생한다:
일반적으로, 제2 전체 증분은 제2 전체 증분을 생성하는 이전 단계 이전의 단계에서 아직 처리되지 않은 제1 전체 증분을 요청하는 이전 단계의 이전 단계에서 요청된 이전의 제1 전체 증분 이전의 제1 전체 증분의 아마도 잔여 부분과, 제1 전체 증분을 요청하는 이전 단계에서 요청된 이전의 전체 증분의 적어도 일부분과, 게다가 물론, 제1 전체 증분을 요청하는 현재 단계에서 요청된 제1 전체 증분의 아마도 일부분까지를 합한 것이다. 그러므로, 하나의 요청 주기의 지연이 제1 유닛으로부터 제1 전체 증분을 요청하는 단계와 요청된 제1 전체 증분에 상응하는 제2 전체 증분을 전송하는 단계 사이에서 발생한다.
각 경우에 있어서, 단계 S37에서는 다음의 상태 전이들, 즉 제2 전체 증분을 생성하는 다음 단계에서 사용될 값들이 결정된다:
본 발명에 따른 본 방법이 종료되지 않는 한, 인덱스(k)는 단계 S38에서 1 만큼 증가할 것이며, 단계 S31 내지 S38은 반복되고, 여기에서 모든 과정은 제2 주파수(fs)에 따라, 즉 요청 주기 당 한번 수행된다.
실제 센서 데이터를 부분 증분들로서 사용하는, 도 4에서 도시된 방법의 시뮬레이션은 상기 방법의 과도 진동 이후에, 제2 전체 증분이 지터의 영향을 받은 주파수 fs와 fa에 대해서도 차동 오류 기준은 물론이고, 통합 오류 기준도 충족시키는 결과를 유발하였다.
그러므로 도 4에 도시된 방법은 제1 주파수(fa) 또는 제2 주파수(fs) 안의 지터에 대하여 도 3에서 도시된 방법보다 더욱 강력하다. 그러나 제1 전체 증분과, 제1 전체 증분에 상응하는 제2 전체 증분, 즉 제1 전체 증분이 적어도 부분적으로 구성되는 그 제2 전체 증분 사이에서의 하나의 요청 주기(1/fs)의 지연이 존재한다. 따라서, 도 4에서 도시된 방법은 그러한 지연이 중요하지 않은, 또는 그러한 지연이 추가의 데이터 처리에 의하여 참작될 수 있는 데이터 전송 방법에 특히 적합하다.
도 5는 도 2에서 설명된 방법을 수행하기에 적합한 장치(100), 그리고 또한 제1 유닛(200)과 제2 유닛(300)을 개략적인 형태로 도시한다.
제1 유닛(200)은 제1 주파수(fa)에 따라 생성되거나 수집된 데이터나 부분 증분들을 축적하는, 그리고 제1 전체 증분에 속하는 시간 증분(t0(k)), 즉 축적 구간을 나타내는 제1 수치(W(k))뿐만 아니라, 제1 전체 증분(v0(k))을 제공하는 축적기(210)를 포함한다. 제1 유닛(200)은 예를 들어, 제1 주파수(fa), 즉 데이터 경로 클럭에 따라 데이터나 부분 증분들을 생성하는 센서일 수 있으며, 이 경우 추가의 유닛들, 예를 들어 측정 유닛들 그리고/또는 처리 유닛들을 포함할 수 있다. 그러한 센서들에 대한 예로서, 특히 회전속도 또는 가속도 센서일 수 있다. 회전속도 센서에 있어서, 부분 증분은 부분적 각도 증분을 나타내고, 반면 가속도 센서에 있어서는 부분 증분은 부분적 속도 증분이다. 그 대신에, 제1 유닛(200)은 또한 추가의 유닛으로부터 데이터나 부분 증분을 요청할 수도 있으며, 제1 주파수(fa)로 그들을 축적기(210)에 축적할 수도 있다.
본 발명에 따르면, 상기 장치(100)는 제2 주파수(fs)로 제1 유닛(200)으로부터 제1 전체 증분(v0(k))과 제1 수치(W(k))를 요청하거나 수신하기에 적합한 입력부(input, 110)와 제1 수치(W(k))를 사용하는 것으로 제1 전체 증분(v0(k))으로부터 제2 전체 증분(v(k))을 생성하기에 적합한 필터(120 또는 160), 그리고 제2 주파수(fs)로 제2 유닛(300)으로 제2 전체 증분(v(k))을 전송하기에 적합한 출력부(output, 150)를 포함한다.
제2 유닛(300)은 평가 및 표시 유닛일 수 있고 또는 제2 주파수(fs)로 상기 장치(100)에 의하여 전송되는 제2 전체 증분을 요청하거나 수신하는, 그리고 그것을 평가하거나 표시하거나 그리고/또는 적절히 추가로 처리하는 추가 처리 유닛의 임의의 종류일 수 있다.
상기 장치(100)는 제1 주파수(fa)로 생성된 데이터의 제2 주파수(fs)로의 동기화를 허용한다. 이 때문에, 제1 주파수(fa)로 생성된 데이터가 제2 주파수(fs)의 요청 주기로 정확하게 나타내어질 수 있다. 특히 상기 장치(100)는 통합 오류 기준의 충족과 서로 상호적으로 독립된 제1 및 제2 주파수(fa, fs)를 위한 차동 오류 기준의 개선이 가능하도록 한다.
상기 장치(100)가 제1 유닛(200)과 제2 유닛(300) 사이에 배치된 별개의 유닛으로서 도 5에 도시되었다. 그러나 장치(100)가 제1 유닛(200)으로 또는 제2 유닛(300)으로 통합되는 것도 가능하다. 그러면, 입력부(110)와 출력부(150)는 적절히 생략될 수 있다.
도 6은 도 3에 관하여 설명된 본 발명에 따른 방법의 제1 실시예를 수행하기에 적합한 본 발명에 따른 장치(100)의 제1 실시예를 도시한다.
앞서 언급한 입력부(110)와 출력부(150) 외에도, 본 실시예는 필터(120)와 저장소(145), 그리고 클럭 생성기(146)를 포함한다. 클럭 생성기(146)는 상기 장치(100)의 외부로부터 시작 또는 종료 신호를 수신하도록 구성되고, 그리고는, 인덱스(k)의 설정은 물론, 제2 주파수(fs)로, 제1 유닛(200)으로부터의 제1 전체 증분(v0(k))과 제1 수치(W(k))의 요청을 제어한다. 시작 또는 종료 신호는 제1 유닛(200), 제2 유닛(300), 또는 다른 어떤 장치 또는 사용자에 의하여 제공될 수 있다.
저장소(145)에서는 필터(120)에서 제2 전체 증분(v(k))을 계산하는데 필요한 매개 변수들에 대한 초기값들이 저장되고, 시작 신호를 받은 후 필터(120)에게 제공된다. 게다가, 제2 주파수(fs)가 저장소(145)에 저장될 수 있다. 그러나 제2 주파수(fs) 또는 그로부터 얻어진 명목 시간 증분(ts)은 또한 제2 유닛(300)으로부터 직접 제공될 수도 있으며 제2 유닛(300)으로부터 전송된 신호로부터 결정될 수도 있다. 상기 명목 시간 증분은 물론, 상기 초기값들은 저장소(145)로부터 그리고/또는 외부로부터 필터(120)로 제공된다.
상기 필터는 인덱스(k)의 현재 값을 제공하는 카운터(141)를 포함한다. 클럭 생성기(146)로부터 시작 신호를 받은 후, 인덱스(k)는 카운터(141)에서 0으로 설정되고, 클럭 생성기(146)에 의해 설정되는 각 주기마다 1씩 증가한다. 만약 인덱스(k)의 값이 0과 같다면, 카운터(141)는 초기값들, 즉 t1r(0), t0(0), t1(0), v1(0) 그리고 vr(0)를 다음에서 상세하게 설명될 필터의 각 구성요소로 제공할 것이다.
장치(100)의 상이한 구성요소들, 예를 들어 저장소(145), 클럭 생성기(146) 그리고/또는 카운터(141)의 기능성은 하나 또는 수 개의 구성요소로서 함께 실현될 수 있다. 게다가, 장치(100)가 클럭 생성기를 포함할 필요가 없도록, 제1 전체 증분과 제1 수치를 요청하기 위한, 또한 물론 인덱스(k)를 증가시키기 위한 주기는 외부로부터, 즉 장치(100)의 외부로부터 공급받을 수 있다.
상기 필터는 요청된 제1 수치(W(k))로부터 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 계산하기에 적합한 계산 유닛(142)을 포함한다. 만약 제1 수치(W(k))가 시간 증분(t0(k))에 이미 상응한다면 계산 유닛(142) 역시 생략될 수 있다.
상태 전이들 t1(k+1), v1(k+1), vr(k+1) 그리고 t1r(k+1)는 물론, 제2 전체 증분(v(k))을 계산하기 위하여, 필터(120)는 추가로 가산기(121 내지 123), 인버터(124 내지 127), 2 위치 요소(128), 스위칭 요소(129, 130), 지연 유닛(131 내지 134), 곱셈기(135 내지 137), 그리고 물론 나눗셈기(138 내지 140)를 포함한다. 상기 2 위치 요소(128)는 그것의 출력부로 신호(S)를 제공하고, t1r(k)와 t0(k)의 합에 대한 명목 시간 증분(ts)의 길이에 따른 사례별 분석의 수행을 허용한다. 만약 인 경우, 상기 신호(S)는 값 S1을 취할 것이며, 반면 인 경우, 상기 신호(S)는 값 S2를 취할 것이다. 스위칭 요소(129, 130)는 스위칭 요소의 출력이 각 경우에 대응하는 값을 취하도록 각 신호(S)에 따른 스위칭 위치를 갖는다. 지연 유닛(131 내지 134)은 입력 값을 통합 구간의 1 주기의 시간 지연으로, 즉 ts의 시간 지연으로 출력부로 전달하는 임시적인 저장소를 나타낸다. 따라서, 지연 유닛의 입력 값은 추가의 처리를 위하여 다음 통합 구간으로 공급될 수 있다.
필터(120)의 단일 구성요소의 정확한 연결은 도 6으로부터 도출될 수 있다. 이것은 필터(120)가 공식 (6), (7) 그리고 (8) 또는 (9) 그리고 (10), 또한 물론 (11) 그리고 (12)에 따라 상태 전이들 t1(k+1), v1(k+1), vr(k+1) 그리고 t1r(k+1)는 물론, 제2 전체 증분(v(k))의 계산을 수행하도록 한다.
도 7은 도 4와 관련하여 설명된 본 발명에 따른 방법의 제2 실시예를 수행하기에 적합한 본 발명에 따른 장치(100)의 제1 실시예를 도시한다.
앞서 언급한 입력부(110)와 출력부(150) 외에도, 본 실시예는 필터(160)와 저장소(145), 그리고 클럭 생성기(146)를 포함한다. 저장소(145)와 클럭 생성기(146)에 대해서는, 도 6과 관련하여 언급된 것들이 역시 적용된다.
상기 필터는 인덱스(k)의 현재 값을 제공하는 카운터(186)를 포함한다. 클럭 생성기(146)로부터 시작 신호를 받은 후, 인덱스(k)는 카운터(186)에서 0으로 설정되고, 클럭 생성기(146)에 의해 제공되는 각각의 추가의 주기마다 1씩 증가한다. 만약 인덱스(k)의 값이 0과 같다면 카운터(186)는 초기값들, 즉 t2r(0), t1r(0), t0(0), t2(0), t1(0), v1(0) 그리고 v2(0)를 다음에서 상세하게 설명될 필터의 각 구성요소로 제공할 것이다.
장치(100)의 상이한 구성요소들, 예를 들어 저장소(145), 클럭 생성기(146) 그리고/또는 카운터(186)의 기능성은 하나 또는 수 개의 구성요소로서 함께 실현될 수 있으며 또는 클럭 생성기(146)는 도 6과 관련하여 설명된 것처럼 생략될 수도 있다.
비슷하게, 도 6과 관련하여 설명된 것처럼, 필터(160)는 요청 받은 제1 수치(W(k))로부터 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 계산하기에 적합한 계산 유닛(187)을 포함할 수 있다. 만약 제1 수치(W(k))가 시간 증분(t0(k))에 이미 상응한다면 계산 유닛(187) 역시 생략될 수 있다.
더 나아가, 필터(160)는 상태 전이들 t1(k+1), t2(k+1), v1(k+1), v2(k+1), t1r(k+1) 그리고 t2r(k+1)는 물론, 제2 전체 증분(v(k))을 계산하기 위하여, 가산기(161 내지 164), 인버터(165 내지 168), 2 위치 요소(169), 스위칭 요소(170, 173), 지연 유닛(174 내지 179), 곱셈기(180 내지 182), 그리고 물론 나눗셈기(183 내지 185)를 포함한다. 상기 2 위치 요소(169)는 그것의 출력부로 신호(S)를 제공하고, t1r(k)와 t2r(k)의 합과 비교한 명목 시간 증분(ts)의 길이에 따른 사례별 분석의 수행을 허용한다. 만약 인 경우, 상기 신호(S)는 값 S1을 취할 것이며, 반면 인 경우, 상기 신호(S)는 값 S2를 취할 것이다. 스위칭 요소(170, 173)는 스위칭 요소의 출력이 해당하는 경우에 따른 값을 취하도록 각 신호(S)에 따른 스위칭 위치를 취한다. 지연 유닛(174 내지 179)은 입력 값을 통합 구간의 1 주기의 시간 지연으로, 즉 ts의 시간 지연으로 출력부로 전달하는 임시적인 저장소를 나타낸다. 따라서, 지연 유닛의 입력 값은 추가의 처리를 위하여 다음 통합 구간으로 제공될 수 있다.
필터(160)의 단일 구성요소의 정확한 연결은 도 7로부터 도출될 수 있다. 필터(160)는 공식 (20) 또는 (23), (21), 그리고 (22) 또는 (24), 그리고 (25) 또한 물론 (26) 내지 (29)에 따라 상태 전이들 t1(k+1), t2(k+1), v1(k+1), v2(k+1), t1r(k+1) 그리고 t2r(k+1)는 물론, 제2 전체 증분(v(k))의 계산을 가능하게 한다.
100: 장치 110: 입력부
120, 160: 필터 141, 186: 카운터
142, 187: 계산 유닛 145: 저장소
146: 클럭 생성기 150: 출력부
200: 제1 유닛 300: 제2 유닛
120, 160: 필터 141, 186: 카운터
142, 187: 계산 유닛 145: 저장소
146: 클럭 생성기 150: 출력부
200: 제1 유닛 300: 제2 유닛
Claims (15)
- 제1 주파수(fa)로 생성된 데이터를 축적하는 제1 유닛과, 제1 주파수(fa)보다 작은 제2 주파수(fs)로 상기 축적된 데이터를 요청하는 제2 유닛 사이에서 데이터를 전송하는 방법에 있어서,
제1 유닛으로부터, 제1 전체 증분(v0(k))과, 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 나타내는 제1 수치(W(k))를 요청하는 단계; 여기에서 제1 전체 증분(v0(k))은 제1 유닛에서 요청된 시간(k)에 제공되는 축적된 데이터 블록의 데이터 내용이고,
제1 수치(W(k))를 이용하여 제1 전체 증분(v0(k))으로부터 제2 전체 증분(v(k))을 생성하는 단계; 여기에서 제2 전체 증분(v(k))은 제2 주파수(fs)의 명목 시간 증분(ts)에 맞추어진 데이터 블록의 데이터 내용이며,
제2 유닛으로 제2 전체 증분(v(k))을 전송하는 단계;를 포함하고,
제1 전체 증분(v0(k))과 제1 수치(W(k))를 요청하는 단계, 제2 전체 증분(v(k))을 생성하는 단계, 그리고 제2 전체 증분(v(k))을 전송하는 단계는 제2 주파수(fs)로 반복적으로 수행되며,
제 2 전체 증분은 제 1 전체 증분(v0(k))을 요청하는 단계 이전에 요청된 적어도 하나의 이전의 제 1 전체 증분(v1(k))을 기준으로 생성되며, 시간 증분(t1(k))은 이전의 제 1 전체 증분(v1(k))에 속하고, 시간 증분(t1(k))의 잔여 부분(t1r(k))은 제2 전체 증분(v(k))을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분(v1(k))에 속하는 것을 특징으로 하는 방법. - 삭제
- 제1항에 있어서,
제2 전체 증분(v(k))은 다음과 같이 계산되고:
,
여기에서 v1(k)는 제1 전체 증분을 요청하는 이전 단계에서 요청된 이전의 제1 전체 증분이고,
t1(k)는 이전의 제1 전체 증분에 속하는 시간 증분이며,
t1r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분(t1(k))의 잔여 부분이고,
v0(k)는 제1 전체 증분을 요청하는 이전 단계에서 요청된 제1 전체 증분이며,
ts 는 제2 주파수(fs)에 속하는 명목 시간 증분이고,
t0(k)는 제1 전체 증분을 요청하는 이전 단계에서 요청된 제1 전체 증분에 속하는 시간 증분이며, 그리고
vr(k)는 제2 전체 증분을 생성하는 현재 단계에서 감산되어야 할, 제2 전체 증분을 생성하는 이전 단계에서 사용된 외삽 부분인 것을 특징으로 하는 방법. - 제1항에 있어서,
제2 전체 증분(v(k))은 다음과 같이 계산되고:
만약 이면:
,
만약 이면:
,
여기에서, v1(k)는 제1 전체 증분을 요청하는 이전 단계에서 요청된 이전의 제1 전체 증분이고,
v2(k)는 제1 전체 증분을 요청하는 이전 단계의 이전 단계에서 요청된 이전의 제1 전체 증분의 이전 제1 전체 증분이며,
t1(k)는 이전의 제1 전체 증분에 속하는 시간 증분이고,
t1r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분(t1(k))의 잔여 부분이며,
t2(k)는 이전의 제1 전체 증분 이전의 제1 전체 증분에 속하는 시간 증분이고,
t2r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분 이전의 제1 전체 증분에 속하는 시간 증분(t2(k))의 잔여 부분이며,
v0(k)는 제1 전체 증분을 요청하는 현재 단계에서 요청된 제1 전체 증분이고,
ts는 제2 주파수(fs)에 속하는 명목 시간 증분이고, 그리고
t0(k)는 제1 전체 증분을 요청하는 현재 단계에서 요청된 제1 전체 증분에 속하는 시간 증분인 것을 특징으로 하는 방법. - 제1 주파수(fa)로 생성된 데이터를 축적하는 제1 유닛과 제1 주파수(fa)보다 작은 제2 주파수(fs)로 상기 축적된 데이터를 요청하는 제2 유닛 사이에서 데이터를 전송하는 장치에 있어서,
제2 주파수(fs)로 제1 유닛으로부터 제1 전체 증분(v0(k))과, 제1 전체 증분(v0(k))에 속하는 시간 증분(t0(k))을 나타내는 제1 수치(W(k))를 요청하기 위한 입력부; 여기에서 제1 전체 증분(v0(k))은 제1 유닛에서 요청된 시간에 제공되는 축적된 데이터 블록의 데이터 내용이고,
제1 전체 증분(v0(k))과 제1 수치(W(k))로부터 제2 전체 증분(v(k))을 생성하도록 설정된 필터; 여기에서 제2 전체 증분(v(k))은 제2 주파수(fs)의 명목 시간 증분(ts)에 맞추어진 데이터 블록의 데이터 내용이며,
제2 주파수(fs)로 제2 유닛으로 제2 전체 증분(v(k))을 전송하도록 설정된 출력부;를 포함하고,
제 2 전체 증분은 제 1 전체 증분(v0(k))을 요청하는 단계 이전에 요청된 적어도 하나의 이전의 제 1 전체 증분(v1(k))을 기준으로 생성되며, 시간 증분(t1(k))은 이전의 제 1 전체 증분(v1(k))에 속하고, 시간 증분(t1(k))의 잔여 부분(t1r(k))은 제2 전체 증분(v(k))을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분(v1(k))에 속하는 것을 특징으로 하는 장치. - 제9항에 있어서,
필터는 제2 전체 증분(v(k))을 아래와 같이 계산하도록 설정되고:
,
여기에서 v1(k)는 제2 주파수(fs)의 이전 요청 주기에서 요청된 이전의 제1 전체 증분이고,
t1(k)는 이전의 제1 전체 증분에 속하는 시간 증분이며,
t1r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분(t1(k))의 잔여 부분이고,
v0(k)는 제2 주파수(fs)의 현재 요청 주기에서 요청된 제1 전체 증분이며,
ts 는 제2 주파수(fs)에 속하는 명목 시간 증분이고,
t0(k)는 제2 주파수(fs)의 현재 요청 주기에서 요청된 제1 전체 증분에 속하는 시간 증분이며, 그리고
vr(k)는 제2 전체 증분을 생성하는 현재 단계에서 감산되어야 할, 제2 전체 증분을 생성하는 이전 단계에서 사용된 외삽 부분인 것을 특징으로 하는 장치. - 제9항에 있어서,
필터는 제2 전체 증분(v(k))을 다음과 같이 계산하도록 설정되고:
만약 이면:
,
만약 이면:
,
여기에서 v1(k)는 제2 주파수(fs)의 이전 요청 주기에서 요청된 이전의 제1 전체 증분이고,
v2(k)는 제2 주파수(fs)의 이전 요청 주기 이전의 요청 주기에서 요청된 이전 제1 전체 증분 이전의 제1 전체 증분이며,
t1(k)는 이전의 제1 전체 증분에 속하는 시간 증분이고,
t1r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전의 제1 전체 증분에 속하는 시간 증분(t1(k))의 잔여 부분이며,
t2(k)는 이전 제1 전체 증분 이전의 제1 전체 증분에 속하는 시간 증분이고,
t2r(k)는 제2 전체 증분을 생성하는 이전 단계에서 아직 처리되지 않은, 이전 제1 전체 증분 이전의 제1 전체 증분에 속하는 시간 증분 t2(k)의 잔여 부분이며,
v0(k)는 제2 주파수(fs)의 현재 요청 주기에서 요청된 제1 전체 증분이고,
ts는 제2 주파수(fs)에 속하는 명목 시간 증분이고, 그리고
t0(k)는 제2 주파수(fs)의 현재 요청 주기에서 요청된 제1 전체 증분에 속하는 시간 증분인 것을 특징으로 하는 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013020954.4 | 2013-12-12 | ||
DE102013020954.4A DE102013020954A1 (de) | 2013-12-12 | 2013-12-12 | Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen |
PCT/EP2014/003229 WO2015086131A1 (de) | 2013-12-12 | 2014-12-03 | Verfahren und vorrichtung zum übertragen von daten an asynchronen übergängen zwischen domänen mit unterschiedlichen taktfrequenzen |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160085328A KR20160085328A (ko) | 2016-07-15 |
KR101824050B1 true KR101824050B1 (ko) | 2018-01-31 |
Family
ID=52273069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167015576A KR101824050B1 (ko) | 2013-12-12 | 2014-12-03 | 상이한 클럭 주파수들을 가진 도메인들 사이의 비동기 경로로 데이터를 전송하는 방법과 장치 |
Country Status (13)
Country | Link |
---|---|
US (1) | US10211973B2 (ko) |
EP (1) | EP3080944B1 (ko) |
JP (1) | JP6383790B2 (ko) |
KR (1) | KR101824050B1 (ko) |
CN (1) | CN105794143B (ko) |
AU (1) | AU2014361266B2 (ko) |
BR (1) | BR112016010733B1 (ko) |
CA (1) | CA2928965C (ko) |
DE (1) | DE102013020954A1 (ko) |
IL (1) | IL245620A (ko) |
RU (1) | RU2639956C1 (ko) |
WO (1) | WO2015086131A1 (ko) |
ZA (1) | ZA201602937B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013020954A1 (de) * | 2013-12-12 | 2015-06-18 | Northrop Grumman Litef Gmbh | Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen |
DE102019100507A1 (de) * | 2019-01-10 | 2020-07-16 | Northrop Grumman Litef Gmbh | Verfahren zum Auslesen von Daten von Inertialsensoren |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120303994A1 (en) * | 2011-05-23 | 2012-11-29 | Infineon Technologies Ag | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1242968A1 (ru) | 1984-11-23 | 1986-07-07 | Предприятие П/Я Г-4149 | Буферное запоминающее устройство |
US5206636A (en) * | 1989-10-25 | 1993-04-27 | Motorola, Inc. | Signal search method for selective call receiver |
FR2655794A1 (fr) | 1989-12-13 | 1991-06-14 | Cit Alcatel | Convertisseur synchrone-asynchrone. |
US5131013A (en) | 1990-05-30 | 1992-07-14 | At&T Bell Laboratories | Asynchronous-synchronous digital transmission signal conversion |
JP3136742B2 (ja) * | 1992-02-14 | 2001-02-19 | 日産自動車株式会社 | 通信装置 |
JPH07131474A (ja) | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | 障害時パス切替機能を有する同期・非同期複合システム |
DE19545675A1 (de) * | 1995-12-07 | 1997-06-12 | Sel Alcatel Ag | Synchrones digitales Übertragungssystem |
FR2746995B1 (fr) * | 1996-03-28 | 1998-05-15 | Sgs Thomson Microelectronics | Procede et dispositif de codage de transmission et utilisation de ce procede |
DE19820572A1 (de) | 1998-05-08 | 1999-11-11 | Alcatel Sa | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem |
DE19849408A1 (de) * | 1998-10-27 | 2000-05-04 | Continental Teves Ag & Co Ohg | Verfahren und Vorrichtung zum Aufbereiten eines empfangenen Signals, das Daten codiert übermittelt |
US6054927A (en) * | 1999-09-13 | 2000-04-25 | Eaton Corporation | Apparatus and method for sensing an object within a monitored zone |
US7072415B2 (en) * | 1999-10-19 | 2006-07-04 | Rambus Inc. | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation |
US6298291B1 (en) * | 1999-12-22 | 2001-10-02 | Visteon Global Technologies, Inc. | Method of establishing baseline filter for air quality |
CA2307044A1 (en) | 2000-04-28 | 2001-10-28 | Pmc-Sierra Inc. | Multi-channel sonet/sdh desynchronizer |
US6725388B1 (en) * | 2000-06-13 | 2004-04-20 | Intel Corporation | Method and system for performing link synchronization between two clock domains by inserting command signals into a data stream transmitted between the two clock domains |
US7151929B1 (en) * | 2000-08-18 | 2006-12-19 | Northrop Grumman Corporation | Satellite payload data communications and processing techniques |
US7161999B2 (en) * | 2002-01-02 | 2007-01-09 | Intel Corporation | Synchronizing data or signal transfer across clocked logic domains |
US7227876B1 (en) * | 2002-01-28 | 2007-06-05 | Pmc-Sierra, Inc. | FIFO buffer depth estimation for asynchronous gapped payloads |
EP1343261B1 (en) | 2002-02-28 | 2005-10-05 | Alcatel | Plesiochronous demultiplexer |
US7590154B2 (en) * | 2006-09-22 | 2009-09-15 | Applied Micro Circuits Corporation | Sampled accumulation system and method for jitter attenuation |
US7293149B2 (en) * | 2003-05-30 | 2007-11-06 | Sun Microsystems Inc. | Method and apparatus for determining a status of an asynchronous memory |
US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
DE10334064B3 (de) * | 2003-07-25 | 2005-04-14 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Kalibrieren eines den Abtastzeitpunkt eines Empfangssignals beeinflussenden Abtastungssteuersignales eines Abtastphasenauswahlelements |
KR20050036176A (ko) | 2003-10-15 | 2005-04-20 | 광주과학기술원 | 서로 다른 클럭 도메인의 상호 연결을 위한 동기화 회로 |
US6956788B1 (en) * | 2003-11-05 | 2005-10-18 | Lsi Logic Corporation | Asynchronous data structure for storing data generated by a DSP system |
CN1906909B (zh) | 2004-01-07 | 2010-06-02 | 松下电器产业株式会社 | 数据接收装置 |
US7315600B2 (en) * | 2004-03-30 | 2008-01-01 | Arm Limited | Asynchronous FIFO apparatus and method for passing data between a first clock domain and a second clock domain and a second clock domain of a data processing apparatus |
EP1681878A1 (en) * | 2005-01-12 | 2006-07-19 | Thomson Licensing | Time base correction for digitized video signal |
US7477712B2 (en) * | 2005-04-29 | 2009-01-13 | Hewlett-Packard Development Company, L.P. | Adaptable data path for synchronous data transfer between clock domains |
US20080141063A1 (en) * | 2006-12-12 | 2008-06-12 | Ridgeway Curtis A | Real time elastic FIFO latency optimization |
EP2026493A1 (en) * | 2007-08-16 | 2009-02-18 | STMicroelectronics S.r.l. | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product |
US20090086874A1 (en) * | 2007-09-28 | 2009-04-02 | Junning Wang | Apparatus and method of elastic buffer control |
US8132041B2 (en) | 2007-12-20 | 2012-03-06 | Qualcomm Incorporated | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
JP4896063B2 (ja) * | 2008-03-31 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 信号処理装置 |
US7500132B1 (en) * | 2008-04-11 | 2009-03-03 | International Business Machines Corporation | Method of asynchronously transmitting data between clock domains |
DE102008053534B3 (de) * | 2008-10-28 | 2010-01-14 | Atmel Automotive Gmbh | Sklavenschaltung eines LIN-Busses und Verfahren zum Betrieb |
JP5315972B2 (ja) | 2008-12-17 | 2013-10-16 | 株式会社カワデン | 遮断弁 |
US8964919B2 (en) * | 2009-11-30 | 2015-02-24 | Nvidia Corporation | System and method for determining a time for safely sampling a signal of a clock domain |
DE102010003542A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zur Verteilung von Impulsen in einem Zeitintervall |
US8824222B2 (en) * | 2010-08-13 | 2014-09-02 | Rambus Inc. | Fast-wake memory |
US8867682B2 (en) * | 2010-08-30 | 2014-10-21 | Exar Corporation | Dejitter (desynchronize) technique to smooth gapped clock with jitter/wander attenuation using all digital logic |
US8713221B1 (en) * | 2010-12-01 | 2014-04-29 | Juniper Networks, Inc. | Rate controlled first in first out (FIFO) queues for clock domain crossing |
US8898502B2 (en) * | 2011-07-05 | 2014-11-25 | Psion Inc. | Clock domain crossing interface |
US8630358B2 (en) * | 2012-03-20 | 2014-01-14 | Arm Limited | Data packet flow control across an asynchronous clock domain boundary |
US8598910B1 (en) * | 2012-08-02 | 2013-12-03 | Lsi Corporation | Timestamping logic with auto-adjust for varying system frequencies |
US9712353B2 (en) * | 2012-10-01 | 2017-07-18 | Advanced Micro Devices, Inc. | Data transmission between asynchronous environments |
CN104756437B (zh) | 2012-10-24 | 2017-11-17 | 三菱电机株式会社 | 数字广播接收装置及数字广播接收方法 |
US8842026B2 (en) * | 2012-12-05 | 2014-09-23 | Infineon Technologies Ag | Symbol decoder, threshold estimation and correlation systems and methods |
DE102013020954A1 (de) * | 2013-12-12 | 2015-06-18 | Northrop Grumman Litef Gmbh | Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen |
US9172565B2 (en) * | 2014-02-18 | 2015-10-27 | Allegro Microsystems, Llc | Signaling between master and slave components using a shared communication node of the master component |
US9374174B1 (en) * | 2015-01-22 | 2016-06-21 | Infineon Technologies Ag | Pulse width modulated (PWM) sensor interface using a terminated symmetrical physical layer |
US9577820B2 (en) * | 2015-02-03 | 2017-02-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Elastic gear first-in-first-out buffer with frequency monitor |
-
2013
- 2013-12-12 DE DE102013020954.4A patent/DE102013020954A1/de not_active Ceased
-
2014
- 2014-12-03 JP JP2016538753A patent/JP6383790B2/ja active Active
- 2014-12-03 WO PCT/EP2014/003229 patent/WO2015086131A1/de active Application Filing
- 2014-12-03 CA CA2928965A patent/CA2928965C/en active Active
- 2014-12-03 AU AU2014361266A patent/AU2014361266B2/en active Active
- 2014-12-03 EP EP14821062.8A patent/EP3080944B1/de active Active
- 2014-12-03 KR KR1020167015576A patent/KR101824050B1/ko active IP Right Grant
- 2014-12-03 US US15/101,999 patent/US10211973B2/en active Active
- 2014-12-03 RU RU2016116299A patent/RU2639956C1/ru active
- 2014-12-03 CN CN201480066378.XA patent/CN105794143B/zh active Active
- 2014-12-03 BR BR112016010733-0A patent/BR112016010733B1/pt active IP Right Grant
-
2016
- 2016-05-03 ZA ZA2016/02937A patent/ZA201602937B/en unknown
- 2016-05-11 IL IL245620A patent/IL245620A/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120303994A1 (en) * | 2011-05-23 | 2012-11-29 | Infineon Technologies Ag | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain |
Also Published As
Publication number | Publication date |
---|---|
JP2017535087A (ja) | 2017-11-24 |
BR112016010733B1 (pt) | 2023-01-10 |
IL245620A0 (en) | 2016-06-30 |
RU2639956C1 (ru) | 2017-12-25 |
US20160308667A1 (en) | 2016-10-20 |
CN105794143B (zh) | 2019-09-20 |
CA2928965A1 (en) | 2015-06-18 |
EP3080944B1 (de) | 2021-01-20 |
JP6383790B2 (ja) | 2018-08-29 |
US10211973B2 (en) | 2019-02-19 |
IL245620A (en) | 2016-11-30 |
AU2014361266B2 (en) | 2017-05-25 |
CN105794143A (zh) | 2016-07-20 |
AU2014361266A1 (en) | 2016-07-07 |
BR112016010733A2 (ko) | 2017-08-08 |
ZA201602937B (en) | 2017-07-26 |
CA2928965C (en) | 2022-12-06 |
KR20160085328A (ko) | 2016-07-15 |
EP3080944A1 (de) | 2016-10-19 |
WO2015086131A1 (de) | 2015-06-18 |
DE102013020954A1 (de) | 2015-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2169857B1 (en) | Terminal device, time adjusting method of terminal device and communication system | |
US7379480B2 (en) | Fast frequency adjustment method for synchronizing network clocks | |
CN106026919B (zh) | 晶体振荡器的守时补偿方法 | |
KR101242419B1 (ko) | 병렬처리 기반의 시각 동기화 장치 | |
CN102449940B (zh) | 执行节点之间的时间同步的网络同步方法及装置 | |
US9374214B2 (en) | Communication apparatus, communication system, and communication method | |
CN104380632A (zh) | 用于精确加时间戳的方法和装置 | |
KR101824050B1 (ko) | 상이한 클럭 주파수들을 가진 도메인들 사이의 비동기 경로로 데이터를 전송하는 방법과 장치 | |
JP2001519578A (ja) | ローカル信号振舞いを伴う信号プロセッサ | |
US9544211B2 (en) | Measuring apparatus and method | |
WO2016143384A1 (ja) | 過不足判定装置、その制御方法、制御プログラム、および記録媒体 | |
JP5166869B2 (ja) | クロックジッターの測定 | |
KR20180099140A (ko) | 클럭 동기화 장치 및 방법 | |
WO2015050182A1 (ja) | デマンド予測装置及びデマンド予測方法 | |
KR101003462B1 (ko) | 수정된 제로 크로싱 방식의 주파수 검출장치 및 그 방법 | |
WO2014189366A1 (en) | Method and system for measuring a frequency ratio | |
CN100442665C (zh) | 时钟鉴相装置和方法 | |
JP6500550B2 (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
JP3685982B2 (ja) | 同期クロック信号発生装置及びこれを用いたatm装置 | |
CN115408867A (zh) | 电力实时仿真中提高计算精度的方法、装置及相关设备 | |
CN105814798B (zh) | 结合单元和用于操作结合单元的方法 | |
CN115208505A (zh) | 时间同步方法及时间同步装置 | |
JP2018200178A (ja) | 伝搬特性測定装置 | |
JP2001141508A (ja) | 測定機器並びにデータ収集機器及びこれらを用いた測定システム | |
JP2014190735A (ja) | 情報装置およびその時刻同期方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |