KR101789232B1 - GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 - Google Patents
GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 Download PDFInfo
- Publication number
- KR101789232B1 KR101789232B1 KR1020160047656A KR20160047656A KR101789232B1 KR 101789232 B1 KR101789232 B1 KR 101789232B1 KR 1020160047656 A KR1020160047656 A KR 1020160047656A KR 20160047656 A KR20160047656 A KR 20160047656A KR 101789232 B1 KR101789232 B1 KR 101789232B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- layer
- pattern
- metal layer
- gan
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 30
- 229910002601 GaN Inorganic materials 0.000 description 29
- 235000012431 wafers Nutrition 0.000 description 16
- 229910052738 indium Inorganic materials 0.000 description 14
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 12
- 238000001878 scanning electron micrograph Methods 0.000 description 12
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000724 energy-dispersive X-ray spectrum Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 측면에 따르면, n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층에 도전성 기판을 본딩 공정에 의하여 접합하는 것을 포함하는 GaN 계 수직 LED 패키징을 제조하는 방법에 있어서, 상기 본딩 공정은, 상기 도전성 기판에 제1 본딩금속층 패턴을 형성하고, 상기 GaN계 반도체층의 캡웨이퍼에 제2 본딩금속층 패턴을 형성하여 서로 대면하여 본딩 접착하는 단계를 포함하며, 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti / Ni /제1 Au /In /제2 Au 층의 다층 구조를 포함하는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법이 제공된다.
Description
본 발명은 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법에 관한 기술이다.
LED는 여러 층의 p 타입과 n 타입의 반도체로 만들어진다. p-n 결합은 광자를 만들며, 여러 층의 p-p, n-n 접합은 광자의 발광을 집중하도록 한다. p-p, n-n 접점은 에너지 장벽과 굴절률의 변화를 주어 빛을 모은다.
LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있어서 엘이디용 반도체의 주요 소재로 사용된다.
GaN 계의 엘이디 소자들은 주로 사파이어(Al2O3) 기판상에 제조된다. 사파이어 웨이퍼는 사파이어는 화학적으로 그리고 열적으로 안정적이며, 고온 제조공정을 가능하게 하는 고융점을 가지고, 높은 결합 에너지(122.4Kcal/mole)와 높은 유전상수를 갖는다.
GaN계 LED 제조공정에서 사파이어 기판의 낮은 열전도성 및 횡단 구조(transverse structure)에 의한 불균일성은 중요한 문제가 되고 있고 고성능의 LED 개발에 장애가 되고 있다.
이러한 문제를 해결하기 위하여 LLO(laser lift-off)에 의한 사파이어 기판의 제거 및 웨이퍼 본딩 또는 전기도금 공정을 채택한 수직 LED(VLED) 제조방법이 연구되고 있다. 이러한 LLO(laser lift-off) 공정에 의한 수직 엘이디 제조방법은 사파이어 기판을 열적 안정성 및 열전도성을 갖는 흑연 기판 또는 실리콘 기판과 같은 새로운 기판으로 대체할 수 있다.
LLO(laser lift-off) 공정과 관련하여 기판상에 금속 접점의 접합을 위한 본딩 공정이 수행된다.
VLED 출력 개선과 관련하여 p- 및 n- 전극의 오믹 접합은 낮은 접촉 저항 및 우수한 표면 형상으로 인해 VLED 성능에 중대한 영향을 나타낸다.
일반적으로, n-전극의 오믹 접합은 GaN의 깊은 n-도핑에 의해 제조될 수 있으나, 이는 제조의 복잡성 및 제조비용을 증가를 가져온다.
한편, 보다 경제적인 비용을 가지는 n-전극의 오믹 접합은 급속 열처리(RTA)에 의해 제조될 수 있다. 그러나 급속 열처리(RTA) 공정에 의한 n-전극의 오믹 접합 방법은 375℃의 온도 처리 공정을 포함한다. 이로 인해, 재용해 온도가 310℃로 제한된 종래 Au-Sn 본딩 방법은 급속 열처리(RTA) 공정에 의한 n-전극의 오믹접합 방법에 중요한 제약요소로 작용될 수 있다. 또한, 높은 본딩 온도 공정은 형성된 p-접촉을 파괴할 수 있다. 따라서, 비교적 낮은 작동 온도에서 본딩 공정을 수행하면서 높은 재용해 온도 조건을 허용할 수 있는 본딩 방법이 요구된다.
본 발명 기술에 대한 배경기술은 대한민국 특허공보 KR 10-0762093호(수직형 발광소자 및 그 패키지 제조방법)에 게시되어 있다.
본 발명은 낮은 본딩접합 온도에서 본딩 공정을 수행하면서 본딩접합 온도에 비하여 높은 재용해 온도 조건을 가질 수 있는 GaN 계 수직 LED 패키징을 위한 Au-in 상호확산 본딩 방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층에 도전성 기판을 본딩 공정에 의하여 접합하는 것을 포함하는 GaN 계 수직 LED 패키징을 제조하는 방법에 있어서, 상기 본딩 공정은, 상기 도전성 기판에 제1 본딩금속층 패턴을 형성하고, 상기 GaN계 반도체층의 캡웨이퍼에 제2 본딩금속층 패턴을 형성하여 서로 대면하여 본딩 접착하는 단계를 포함하며, 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti / Ni /제1Au /In /제2 Au층의 다층 구조를 포함하는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법이 제공된다.
또한, 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴 중, 다른 하나의 패턴은 제3 Au/ Cr층을 포함하는 구조를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층, 또는 상기 GaN계 반도체층에 부착된 도전성 기판에 전극 단자층을 본딩 공정에 의하여 접합하는 단계를 포함하여 금속GaN 계 수직 LED 패키징을 제조하는 방법에 있어서, 상기 본딩 공정은, 상기 GaN계 반도체층, 또는 상기 GaN계 반도체층에 부착된 도전성 기판에 제1 본딩금속층 패턴을 형성하고, 상기 전극 단자층에 제2 본딩금속층 패턴을 형성하여 서로 대면하여 본딩 접착하는 단계를 포함하며, 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti / Ni /제1Au /In /제2 Au층의 다층 구조를 포함하고, 다른 하나의 패턴은 제3 Au/ Cr층을 포함하는 구조를 포함하는 것을 특징으로 한다.
또한, 상기 본딩 공정은 200~ 230℃의 본딩접합 온도와, 180 ~ 250 kgf/cm2의 압력에서 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴이 8~ 12분간 가열 압착되어 수행되는 것을 포함하는 것을 특징으로 한다.
또한, 상기 본딩 공정은 210±5℃의 본딩접합 온도와, 200±5 kgf/cm2의 압력에서 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴이 10±1분간 가열 압착되어 수행되는 것을 포함하는 것을 특징으로 한다.
또한, 상기 어느 하나의 패턴은 Ti 40 ~ 60nm/ Ni 1.8 ~2.2 ㎛/제1Au 40~60 nm /In 1.8 ~2.2 ㎛/제2 Au 40~60 nm의 크기로 증착된 것을 특징으로 하며, 상기 다른 하나의 패턴은 제3 Au 1.3 ~ 1.7㎛/ Cr층 8 ~ 15nm 크기로 증착된 것을 특징으로 한다.
또한, 상기 어느 하나의 패턴은 Ti 50±1nm/ Ni 2.0±0.1 ㎛/제1 Au 50±1nm nm /In 2.0±0.1㎛/제2 Au 50±1nm의 크기로 증착되며, 상기 다른 하나의 패턴은 제3 Au 1.5±0.1㎛/Cr층 10±1nm 크기로 증착된 것을 특징으로 한다.
또한, 상기 본딩 방법에 의한 본딩 결합부는 450℃를 초과하는 범위에서 재용해 온도 조건을 가지는 것을 특징으로 한다.
또한, 상기 본딩 공정은, 제1, 접합모체에 포토 레지스트(PR) 패턴을 형성하는 단계; 상기 포토 레지스트(PR) 패턴을 형성된 제1, 2접합모체에 e빔에 의하여 Au-In 상호확산용 제1본딩금속층 및 제2본딩금속층이 증착되는 단계; 및 상기 제1본딩금속층 및 제2본딩금속층에서 상기 포토 레지스트(PR) 패턴을 제거하여 상기 제1 본딩금속층 패턴 및 상기 제2본딩금속층 패턴을 형성하는 단계를 포함한다.
또한, 상기 Au-In 상호확산 본딩 방법에 의한 본딩 결합 후, In 층에 가까운 하부는 50.57wt%의 Au 및 49.43 wt%의 In 조성을 갖는 In-rich alloy를 포함하는 AuIn2의 성분을 나타내는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법은 얇은 Au층이 격층으로 배치되어 경제적으로 접합력을 향상시키기 위한 효과를 가지며, 또한, 접합 후 높은 열적 안정성을 가지는 인듐을 전후로 둘러싼 샌드위치 구조를 채택함으로써, 산화로부터 인듐을 보호하여 안정적인 접합 구조를 유지시키는 효과를 가진다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 따른 샌드위치 구조의 Au-In 본딩금속층 구조는 210±5℃의 낮은 온도에서 안정적인 본딩 작업이 수행될 수 있으며, 본딩 접합 후에 400℃의 온도까지 우수한 열적 안정성을 가지며, 450℃를 초과하는 온도에서 재용해 온도를 조건을 갖는 효과가 있다.
도 1 (a) ~ (c)는 본 발명의 일 실시 예에 따른 수직구조 GaN계 LED 소자의 제조방법의 예를 도시한 것이다.
도 2는 Au-In의 이진 상태 특성의 다이어그램을 도시한 것이다.
도 3은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법을 위한 본딩금속층의 구조를 도시한 것이다.
도 4 (a) ~ (d)는 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 대한 공정을 도시한 것이다.
도 5는 본 발명의 일 실시 예에 따라 Au-In 상호확산 본딩 공정이 수행되어 접합된 접합 횡단면 SEM 이미지 및 EDS 라인 프로필을 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의해 제조된 흑연 웨이퍼 상의 에지 파트 본딩 결합부의 SEM 이미지 및 각 지점의 EDS 스펙트럼을 도시한 것이다.
도 7은 400℃ 및 500℃ 열처리 전 및 후의 본딩 영역의 SEM 및 광학 현미경 횡단면 이미지를 도시한 것이다.
도 8은 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법을 이용하여 제조된 VLED의 본딩 단면 영역의 SEM 이미지 및 다른 요소들의 EDS 맵핑 이미지를 도시한 것이다.
도 2는 Au-In의 이진 상태 특성의 다이어그램을 도시한 것이다.
도 3은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법을 위한 본딩금속층의 구조를 도시한 것이다.
도 4 (a) ~ (d)는 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 대한 공정을 도시한 것이다.
도 5는 본 발명의 일 실시 예에 따라 Au-In 상호확산 본딩 공정이 수행되어 접합된 접합 횡단면 SEM 이미지 및 EDS 라인 프로필을 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의해 제조된 흑연 웨이퍼 상의 에지 파트 본딩 결합부의 SEM 이미지 및 각 지점의 EDS 스펙트럼을 도시한 것이다.
도 7은 400℃ 및 500℃ 열처리 전 및 후의 본딩 영역의 SEM 및 광학 현미경 횡단면 이미지를 도시한 것이다.
도 8은 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법을 이용하여 제조된 VLED의 본딩 단면 영역의 SEM 이미지 및 다른 요소들의 EDS 맵핑 이미지를 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
이하 본 발명의 구현에 따른 GaN 계 수직 LED 패키징을 위한 Au-in 상호확산 본딩 방법에 대하여 상세하게 설명한다.
도 1 (a) ~ (c)는 본 발명의 일 실시 예에 따른 수직구조 GaN계 LED 소자의 제조방법의 예를 도시한 것이다.
도 1 (a)는 성장용 기판에 GaN계 반도체층을 성장시키는 공정을 도시한 것이다.
도 1(a)를 참조하면, 성장용 기판인 사파이어 기판(111) 상에 GaN계 반도체층(110)을 성장시킨다.
본 발명의 일 실시 예에 따른 GaN계 반도체층(110)은 n형 GaN계 반도체층(106), 활성층(105), p형 GaN계 반도체층(104)을 포함한다. 또한, 본 발명의 일 실시 예에 따른 GaN계 반도체층(110)은 유효 휘도를 향상시키기 위하여 p형 GaN계 반도체층(104) 상부에 반사 금속층(103)을 형성하는 것을 더 포함할 수 있다.
도 1의 (b)는 본 발명의 일 실시 예에 따른 Au-in 상호확산 본딩 방법에 의해 GaN계 반도체층에 도전성 기판이 접합되는 공정을 도시한 것이다.
도 1의 (b)를 참조하면, GaN계 반도체층(110)과 도전성 기판(130) 사이에 본딩금속이 증착된 본딩금속층(120)을 형성한 다음, 본딩금속층(120)은 Au-In 상호확산 본딩 공정에 의해 접합된다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 공정은 200 ~ 230℃의 본딩온도와, 180 ~ 250 kgf/cm2의 압력에서 8~ 20분간 가열 압착되어 수행된다.
본 발명의 바람직한 실시 예에서는 본딩 온도 210±5℃, 200±5 kgf/cm2의 압력에서 10±1분간 가열 압착되어 본딩 공정이 수행된다.
도 1의 (c)는 본 발명의 일 실시 예에 따른 수직구조 GaN계 LED 소자의 제조방법에서 성장 기판인 사파이어 기판을 제거하고 금속전극이 형성되는 공정을 도시한 것이다.
도 1의 (c)를 참조하면, 사파이어 기판(111)을 레이저 조사(laser lift-off) 공정에 의해 제거한 뒤에 노출된 n형 반도체층(106)에 본 발명의 일 실시 예에 따른 Au-in 상호확산 본딩 방법에 의해 전극 단자층(107)이 접합되어 형성된다.
또한, 도전성 기판(130)의 노출된 면에 다른 전극 단자층(108)을 형성된다.
본 발명 또 다른 실시 예에 따르면, Au-In 상호확산 본딩 방법은 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층, 또는 상기 GaN계 반도체층에 부착된 도전성 기판에 전극 단자층을 접합하는 공정에 적용될 수 있다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법은, 주석의 녹는 점(231.9℃)보다 매우 낮은 인듐(In)의 낮은 녹는점(156.6℃)을 이용한 Au-In 상호확산 본딩 방법에 의해 수행된다.
도 2는 Au-In의 이진 상태 특성의 다이어그램을 도시한 것이다.
도 2를 참조하면, 100% 내지 16%의 넓은 Au-In 비율에서 Au-In 금속 간 화합물 (IMCs)의 재용해 온도는 450℃를 초과하는 범위에서 형성됨을 알 수 있다.
따라서, 본 발명의 일 실시 예에 따른 Au-In 본딩 방법은 Au-Sn 본딩 방법에 비해 낮은 본딩 온도 및 본딩 후에도 높은 재용해 온도를 가질 수 있다.
도 3은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법을 위한 본딩금속층의 구조를 도시한 것이다.
도 3을 참조하면, Au-In 상호확산 본딩 방법을 위한 본딩금속층의 구조를 도시한 것이다.
도 3을 참조하면, 본딩금속층(120)은 제1접합모체(201)에 형성되는 제1 본딩금속층(121)과 제2 접합모체(202)에 형성되는 제2본딩금속층(122)을 포함한다.
인듐은 증착 후 쉽게 산화된다. 이러한 문제를 개선하기 위하여 본 발명의 일 실시 예에서는, 제1 본딩금속층(121)에 Au층이 In 층을 상하로 둘러싼 구조를 가진 다층의 샌드위치 구조를 가진다.
본 발명의 일 실시 예에서 제1접합모체(201)에 형성되는 제1 본딩금속층(121)은 Ti층/Ni층/제1 Au층/In층/제2 Au층으로 형성되는 샌드위치 구조로 e-빔에 의해 증착된다.
본 발명의 일 실시 예에서 제1접합모체(201)에 형성되는 제1 본딩금속층(121)은 Ti 40 ~ 60nm/ Ni 1.8 ~2.2㎛/제1 Au 40~60 nm /In 1.8 ~2.2 ㎛/제2 Au 40 ~ 60 nm의 크기로 증착된다.
본 발명의 일 실시 예에 따른 바람직한 제1 접합모체(201)에 형성되는 제1 본딩금속층(121)은 Ti 50±1nm/ Ni 2.0±0.1㎛/제1 Au 50±1nm nm /In 2.0±0.1㎛/제2 Au 50±1nm의 크기로 증착된다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의한 본딩금속층의 구조는, 얇은 경제적으로 접합력을 향상시키기 위하여 얇은 Au층이 격층으로 배치된다.
또한, 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의한 본딩금속층은 Au와 접합 후 높은 열적 안정성을 가지는 인듐을 전후로 둘러싼 샌드위치 구조를 채택함으로써, 산화로부터 인듐을 보호하여 안정적인 접합 구조를 유지시키는 효과를 가진다.
또한, Ni층 및 Ti층은 Au 및 In이 더 확산되는 것을 방지하기 위한 장벽층 및 기판을 지지하는 층으로 역할을 한다.
또한, 제2 접합모체(202)에 형성되는 제2 본딩금속층(122)은 제3 Au층 1.3 ~ 1.7㎛/ Cr층 8 ~ 15 nm 크기로 증착된다.
본 발명의 바람직한 실시 예에서, 제2 본딩금속층(122)은 제3 Au층 1.5±0.1㎛/Cr층 10±1nm 크기로 증착될 수 있다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 따른 샌드위치 구조의 Au-In 본딩금속층 구조는 210±5℃의 낮은 온도에서 안정적인 본딩 작업이 수행될 수 있으며, 본딩 접합 후에 400℃의 온도까지 우수한 열적 안정성을 가지며, 450℃를 초과하는 온도에서 재용해 온도 특징을 가진다.
따라서, 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법은 신뢰할 수 있는 웨이퍼 전사 기술로 이용될 수 있으며, 최종 오믹 접합처리 이후에도 안정적으로 유지될 수 있음을 나타낸다.
본 발명의 일 실시 예에 따르면, 제1 접합모체(201)는 도 1의 (b)에서 도전성 기판(130)이 적용되고, 제2 접합모체(202)는 GaN계 반도체층(110)이 적용될 수 있다.
또는 제1 접합모체 (201)와 제2 접합모체(202)는 본딩접합을 하고자 하는 모체로서, 제1, 2 본딩금속층(121, 122)은 서로 역으로 바꾸어서 적용될 수 있다.
예를 들면, 제1 접합모체(201)는 도 1의 (b)에서 GaN계 반도체층(110)이 적용되고, 제2 접합모체 (202)는 도전성 기판(130)이 적용될 수 있다.
즉, 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법은 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti/ Ni /제1 Au /In /제2 Au층의 다층 구조를 포함하고, 다른 하나의 패턴은 제3 Au/ Cr층을 포함하는 구조를 포함하는 것을 특징으로 한다.
도 4 (a) ~ (d)는 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 대한 공정을 도시한 것이다.
본 발명의 일 실시 예에서, 제1 접합모체(201)는 4-인치 흑연 웨이퍼가 지지체로 적용되었으며, 제2 접합모체(202)는 VLED 제조 공정 과정에서 GaN계 반도체층(110)의 캡웨이퍼(cap wafer)가 Au-In 상호확산 본딩 방법의 시뮬레이션을 위해 적용되었다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 대한 공정은, 먼저, 접합모체 준비 단계에서, 시뮬레이션에 적용되는 웨이퍼들은 오염방지를 위하여 아세톤을 이용하여 3분 동안 세정하였고 각각 IPA 및 DI수(water)로 30분 및 3분 동안 세정하고, N2 분무기를 이용하여 건조된다.
도 4 (a)는 접합모체에 포토 레지스트(PR) 패턴을 형성하는 과정을 도시한 것이다.
도 4 (a)를 참조하면, 준비단계를 거친 제1 접합모체(201)에 포토 레지스트를 도포한 후, 현상기를 이용하여 본딩 접합 패턴에 따른 PR패턴(301)이 형성되도록 현상하는 단계를 수행한다.
또한, 준비단계를 거친 제2 접합모체(202)는 제1 접합모체(201)에서 수행된 과정과 동일한 PR패턴 형성과정이 수행된다.
본 발명의 일 실시 예에서는 포토리소그래피 시스템에서, 패터닝 과정 후, 두꺼운 포토 레지스트를 용이하게 제거하기 위하여 얇은 LOR(리프트-오프 resist)이 3000rpm으로 웨이퍼 상에 먼저 코팅되고 170℃에서 300초 동안 트랙(MSX1000(SVS))에서 베이킹(baking)이 된다.
그리고 5㎛-두께의 포지티브 AZ-4620 포토 레지스트는 5000rpm으로 회전되고 90℃에서 1.5분 동안 소프트 베이킹이 된다. 포토리소그래피 후에는 도 4(a)에서 도시된 바와 같이, 포토 레지스트가 1분 동안 AZ300MIF 현상기를 이용하여 현상되어 PR패턴이 형성된다.
도 4(b)는 접합모체 에 Au-In 상호확산용 본딩금속이 증착되는 과정을 도시한 것이다.
PR 패턴이 형성된 제1 접합모체(201)에 Ti 50±1nm/ Ni 2.0±0.1 ㎛/제1 Au 50±1nm /In 2.0±0.1㎛/제2 Au 50±1nm의 본딩금속이 e-빔 증착에 의해 순서대로 증착되어 본딩금속층이 형성된다.
또한, PR 패턴이 형성된 제2 접합모체(202)에 제3 Au층 1.5±0.1㎛/Cr층 10±1nm의 본딩금속이 e-빔 증착에 의해 순서대로 증착된다.
도 4(c)는 본딩금속 증착 과정 이후에 리프트- 오프 공정으로 본딩금속층 패턴을 형성하는 과정을 도시한 것이다.
도 4(c)를 참조하면, 본딩금속 증착 과정을 거친 제1 접합모체(201)에 리프트-오프(Lift-off) 공정으로 본딩금속층 패턴(311)이 형성된다.
또한, 본딩금속 증착 과정을 거친 제2 접합모체(202)도 동일한 리프트-오프(Lift-off)공정을 거쳐서 본딩금속층 패턴(312)이 형성된다.
도 4(d)는 본딩금속층 패턴(311, 312)이 형성된 접합모체(201, 202) 간에 Au-In 상호확산 본딩 공정을 수행하는 과정을 도시한 것이다.
도 4(d)를 참조하면, 본딩금속층 패턴(311)이 형성된 제1 접합모체(201)와 본딩금속층 패턴(312)이 형성된 제2 접합모체(202)에 본딩금속층 패턴들(311, 312)이 마주 닿도록 배치한 다음, 본딩접합 온도 200 ~ 250℃, 본딩 압력 180 ~ 250 kgf/cm2에서 8~ 30분간 가열 압착되어 Au-In 상호확산 본딩 공정이 수행될 수 있다.
본 발명의 바람직한 실시 예에서는 웨이퍼 본딩장비 (Datacon 2200 EVO, BE Semiconductor Industries N.V., Netherlands)를 이용하여, 본딩 온도 210±5℃, 본딩 압력 200±5 kgf/cm2에서 10±1분간 가열 압착되어 Au-In 상호확산 본딩 공정을 수행하였다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의한 본딩금속층의 구조는, Au와 접합 후 높은 열적 안정성을 가지는 인듐을 전후로 둘러싼 샌드위치 구조를 채택함으로써, 본딩 결합 후, In 층에 가까운 하부는 50.57wt%의 Au 및 49.43 wt%의 In 조성을 갖는 In-rich alloy를 포함하는 AuIn2의 성분을 나타내고, 이와 반대로, 중심 부분에서는 Au: In 무게 비율이 63.75:26.25인 Au/In상(Au/In phase)을 나타내는 특징을 가지게 되며(도 6 참조), 이러한 특징에 의하여 500℃ 이상의 높은 재용해 온도가 두 개의 조성으로 인해 달성될 수 있다.
도 5는 본 발명의 일 실시 예에 따라 Au-In 상호확산 본딩 공정이 수행되어 접합된 접합 횡단면 SEM 이미지 및 EDS 라인 프로필을 도시한 것이다.
본 발명의 일 실시 예에 따라 Au-In 상호확산 본딩 공정이 수행되어 접합된 접합 횡단면을 주사 전자현미경(scanning electron microscope, SEM) 및 EDS(energy dispersive x-ray spectroscopy)를 이용하여 측정하였다.
도 5를 참조하면, 접합된 접합 횡단면은 모두 공극 및 결함이 거의 없는 것으로 나타난다.
또한, Au 및 In 모두 본딩 영역에 서로 적절하게 확산되어 금속 합금 및 IMC(intermetallic compounds) 구조를 형성하였다. 도 5의 EDS 프로파일은 In 요소가 Ni 층에 제한되고 기판으로의 확산 현상이 없음을 보여준다.
본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의해 접합된 본딩 샘플의 재용해 온도를 알아보기 위하여 본딩 샘플의 모든 상 성분에 대한 EDS 요소 분석을 수행하였다.
도 6은 본 발명의 일 실시 예에 따른 Au-In 상호확산 본딩 방법에 의해 제조된 흑연 웨이퍼 상의 에지 파트 본딩 결합부의 SEM 이미지 및 각 지점의 EDS 스펙트럼을 도시한 것이다.
표 1은 도 6에서 에지 파트의 본딩샘플의 상 성분 분석에 대한 EDS 결과를 나타낸 것이다.
도 6 및 표 1에서 EDS 분석에 의해 측정된 무게 및 원자 농도를 참조하면, In층에 가까운 하부는 50.57wt%의 Au 및 49.43wt%의 In 조성을 갖는 In-rich alloy를 포함하는 AuIn2의 성분을 나타낸다. 이와 반대로, 중심 부분에서는 Au: In 무게 비율이 63.75:26.25인 AuIn상(AuIn phase)을 나타낸다.
표 1의 결과는 도 2를 참조할 때, 500℃ 이상의 높은 재용해 온도가 두 개의 조성으로 인해 달성될 수 있음을 알 수 있다
도 7은 400℃ 및 500℃에서 열처리 전 및 후의 본딩 영역의 SEM 및 광학 현미경 횡단면 이미지를 도시한 것이다.
도 7(a)는 열처리 전의 본딩 결합부의 횡단면 SEM 이미지를 도시한 것이고, 7(a-i)은 결합품질을 나타내는 광학이미지를 도시한 것이다.
도 7(b)는 400℃로 1분간 열처리 후의 본딩 결합부의 횡단면 SEM 이미지를 도시한 것이고, 7(b-i)은 결합품질을 나타내는 광학이미지를 도시한 것이다
도 7(c)는 500℃로 1분간 열처리 후의 본딩 결합부의 횡단면 SEM 이미지를 도시한 것이고, 7(c-i)은 결합품질을 나타내는 광학이미지를 도시한 것이다
금속 합금의 두께는 도 7(a) 및 7(b)에서 보는 바와 같이 ~3.4㎛인 것으로 측정된다. 도 7(a) 및 (b)와 비교하면, 고온의 열처리공정에서의 확산으로 인해 열처리된 샘플은 도 7(b)의 횡단면이 더 미세하고 매끄러운 조인트를 보인다.
한편, 보다 매끄러운 구조는 도 7(c)의 500℃에서 열처리한 후에 형성되는 것으로 나타났다. 그러나, 도 7(c-i)를 참조하면, 500℃에서 두께는 변형되어 3.9㎛로 증가하였고 본딩층은 검게 되었다. 색의 변화는 In 및 Ni 금속화에 의한 것으로 분석된다.
Au-In 결합 금속의 재용해 온도는 500℃ 부근에서 이루어진다. 따라서 도 7(c) 및 7(c-1)을 참조하면, 본딩층의 두께는 상기 500℃ 온도에서의 열처리 후 재용해에 의해 변형되어 증가된 것으로 분석된다.
반면, 도 7(b), (b-i)를 참조하면, 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은 400℃의 열처리에서 두께 및 외관에 대한 변형이 없이 높은 열적 안정성을 가지는 것으로 분석되었다.
다양한 실시 예를 거치면서, 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은 450℃를 초과하는 온도에서 재용해 온도 조건이 나타나는 것으로 실험되었다.
따라서, 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은 375℃까지 수행되는 n-오믹 접합 열처리 후에도 안정적으로 열적 안정성을 가질 수 있다.
본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은, 열적 안정성을 가지는 효과로 인해 흑연 웨이퍼 상에 수직 GaN 계 LED의 제조에 이용될 수 있다.
본 발명의 또 다른 실시 예에 따르면, 사파이어 기판이 LLO 공정에 의해 제거된 후에, p-금속단자는 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법을 이용하여 흑연 기판인 도전성 기판(130)에 접합될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법을 이용하여 제조된 VLED의 본딩 단면 영역의 SEM 이미지 및 다른 요소들의 EDS 맵핑 이미지를 도시한 것이다.
도 8(a)는 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법을 이용하여 도전성 기판(130)에 접합 제조된 VLED의 본딩 영역의 SEM 이미지이다.
도 8(a)를 참조하면, 본딩층은 두 개의 장벽층으로 국한될 수 있다.
도 8(b)-(d)는 각각 SEM 이미지에 해당하는 In, Ni, 및 Au의 EDS 매핑 이미지이다. 저온의 본딩 공정 후, Au 및 In은 서로 확산되어 상 성분이 형성된다. 또한 Ni 층은 Au 및 In이 더 확산되는 것을 방지하기 위한 장벽층 및 기판을 지지하는 층으로 역할을 한다.
본 발명의 일 실시 예에 따르면, 2개의 기판은 열응력 및 열팽창 불일치를 감소시킬 수 있는 210℃의 낮은 작동 온도에서 Au-In 합금에 의해 서로 결합된다. SEM 이미지는 본딩 조인트 간의 공극이 없음을 나타내고 EDS 결과는 AuIn 및 AuIn2 상 모두 450℃를 초과하는 범위에서 재용해 온도가 형성되는 특징을 가진다.
또한, 본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은 낮은 본딩 공정온도 및 높은 재용해 온도를 가지는 특징에 의해 다이-부착 웨이퍼 패키징 및 다른 응용분야에도 유용하게 적용될 수 있다.
본 발명의 일 실시 예에 따른 상호확산 Au-In 본딩 방법은, 에피층(epi층)에 대한 고체-액체 상호 확산(solid-liquid interdiffusion; SLID) 본딩 공정을 안정적으로 수행되도록 적용될 수 있다.
103, 104, 105, 106, 110: 반도체층
107, 108: 전극 단자층
111: 사파이어 기판
130: 도전성 기판
120, 121, 122: 본딩 금속층
201, 202: 접합모체
107, 108: 전극 단자층
111: 사파이어 기판
130: 도전성 기판
120, 121, 122: 본딩 금속층
201, 202: 접합모체
Claims (10)
- n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층에 도전성 기판을 본딩 공정에 의하여 접합하는 것을 포함하는 GaN 계 수직 LED 패키징을 제조하는 방법에 있어서,
상기 본딩 공정은,
상기 도전성 기판에 제1 본딩금속층 패턴을 형성하고, 상기 GaN계 반도체층의 캡웨이퍼에 제2 본딩금속층 패턴을 형성하여 서로 대면하여 본딩 접착하는 단계를 포함하며,
상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti층 40 ~ 60nm/ Ni층 1.8 ~2.2 ㎛/제1 Au층 40 ~ 60nm /In층 1.8 ~2.2 ㎛/제2 Au층 40 ~ 60nm로 형성된 다층 구조와 크기로 증착된 것을 포함하며, 다른 하나의 패턴은 제3 Au층 1.3 ~ 1.7㎛/ Cr층 8 ~ 15 nm 로 형성된 다층구조와 크기로 증착된 것을 포함하고,
상기 본딩 공정은 200 ~ 230℃의 본딩접합 온도와, 180 ~ 250 kgf/cm2의 압력에서 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴이 8~ 20분간 가열 압착되어 수행되는 것을 포함하는 것을 특징으로 하는 GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법.
- 삭제
- n형 반도체층, 활성층 및 p형 반도체층을 포함하는 GaN계 반도체층, 또는 상기 GaN계 반도체층에 부착된 도전성 기판에 전극 단자층을 본딩 공정에 의하여 접합하는 단계를 포함하여 금속GaN 계 수직 LED 패키징을 제조하는 방법에 있어서,
상기 본딩 공정은,
상기 GaN계 반도체층, 또는 상기 GaN계 반도체층에 부착된 도전성 기판에 제1 본딩금속층 패턴을 형성하고, 상기 전극 단자층에 제2 본딩금속층 패턴을 형성하여 서로 대면하여 본딩 접착하는 단계를 포함하며,
상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴은 어느 하나의 패턴이 Ti층 40 ~ 60nm/ Ni층 1.8 ~2.2 ㎛/제1 Au층 40 ~ 60nm /In층 1.8 ~2.2 ㎛/제2 Au층 40 ~ 60nm로 형성된 다층 구조와 크기로 증착된 것을 포함하며, 다른 하나의 패턴은 제3 Au층 1.3 ~ 1.7㎛/ Cr층 8 ~ 15nm 로 형성된 다층구조와 크기로 증착된 것을 포함을 하고,
상기 본딩 공정은 200 ~ 230℃의 본딩접합 온도와, 180 ~ 250 kgf/cm2의 압력에서 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴이 8~ 20분간 가열 압착되어 수행되는 것을 포함하는 것을 특징으로 하는 GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법.
- 삭제
- 제1항 또는 제3항에 있어서,
상기 본딩 공정은 210±5℃의 본딩접합 온도와, 200±5 kgf/cm2의 압력에서 상기 제1 본딩금속층 패턴과 제2 본딩 금속층 패턴이 10±1분간 가열 압착되어 수행되는 것을 포함하는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법.
- 삭제
- 제1항 또는 제3항에 있어서,
상기 어느 하나의 패턴은 Ti층 50±1nm/ Ni층 2.0±0.1 ㎛/제1 Au층 50±1nm nm /In층 2.0±0.1㎛/제2 Au층 50±1nm의 다층 구조와 크기로 증착되며, 상기 다른 하나의 패턴은 제3 Au층 1.5±0.1㎛/ Cr층 10±1nm의 다층구조와 크기로 증착된 것을 특징으로 하는 GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법. - 제1항 또는 제 3항에 있어서,
상기 본딩 방법에 의한 본딩 결합부는 450℃를 초과하는 범위에서 재용해 온도 조건을 가지는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법. - 제1항 또는 제3항에 있어서,
상기 본딩 공정은,
제1, 접합모체에 포토 레지스트(PR) 패턴을 형성하는 단계;
상기 포토 레지스트(PR) 패턴을 형성된 제1, 2접합모체에 e빔에 의하여 Au-In 상호확산용 제1본딩금속층 및 제2본딩금속층이 증착되는 단계; 및
상기 제1본딩금속층 및 제2본딩금속층에서 상기 포토 레지스트(PR) 패턴을 제거하여 상기 제1 본딩금속층 패턴 및 상기 제2본딩금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법. - 제3항에 있어서,
상기 Au-In 상호확산 본딩 방법에 의한 본딩 결합 후, 상기 In 층에 가까운 하부는 50.57wt%의 Au 및 49.43 wt%의 In 조성을 갖는 In-rich alloy를 포함하는 AuIn2의 성분을 가지는 것을 특징으로 하는 GaN 계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160047656A KR101789232B1 (ko) | 2016-04-19 | 2016-04-19 | GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160047656A KR101789232B1 (ko) | 2016-04-19 | 2016-04-19 | GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101789232B1 true KR101789232B1 (ko) | 2017-11-20 |
Family
ID=60809147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160047656A KR101789232B1 (ko) | 2016-04-19 | 2016-04-19 | GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101789232B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277852A (ja) | 2008-05-14 | 2009-11-26 | Sharp Corp | 半導体発光素子とその製造方法 |
| JP2009290068A (ja) * | 2008-05-30 | 2009-12-10 | Sharp Corp | 窒化物半導体発光素子とその製造方法 |
| JP5245970B2 (ja) | 2009-03-26 | 2013-07-24 | 豊田合成株式会社 | 発光ダイオード及びその製造方法、並びにランプ |
| JP2014195087A (ja) * | 2011-12-28 | 2014-10-09 | Toshiba Corp | 半導体発光素子及びその製造方法 |
-
2016
- 2016-04-19 KR KR1020160047656A patent/KR101789232B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277852A (ja) | 2008-05-14 | 2009-11-26 | Sharp Corp | 半導体発光素子とその製造方法 |
| JP2009290068A (ja) * | 2008-05-30 | 2009-12-10 | Sharp Corp | 窒化物半導体発光素子とその製造方法 |
| JP5245970B2 (ja) | 2009-03-26 | 2013-07-24 | 豊田合成株式会社 | 発光ダイオード及びその製造方法、並びにランプ |
| JP2014195087A (ja) * | 2011-12-28 | 2014-10-09 | Toshiba Corp | 半導体発光素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI413277B (zh) | 發光半導體元件之製造技術 | |
| TWI758400B (zh) | 發光元件 | |
| KR100714589B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| TWI378577B (en) | Method for the production of an optoelectronic component in a thin film technology | |
| US6786390B2 (en) | LED stack manufacturing method and its structure thereof | |
| US8361880B2 (en) | Semiconductor light-emitting device with metal support substrate | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| EP2600389B1 (en) | Method for bonding semiconductor substrates | |
| JP2010056458A (ja) | 発光素子の製造方法 | |
| TWI550907B (zh) | 半導體結構之歐姆接點 | |
| US20150311400A1 (en) | Light-emitting device | |
| TWI397989B (zh) | 發光二極體陣列 | |
| KR20120030430A (ko) | 발광 반도체 디바이스 및 제조방법 | |
| JP2011151086A (ja) | 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法 | |
| TWI389347B (zh) | 光電元件及其製作方法 | |
| KR101789232B1 (ko) | GaN계 수직 LED 패키징을 위한 Au-In 상호확산 본딩 방법 | |
| JP2007096090A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| KR102426781B1 (ko) | 반도체 소자 및 이를 구비한 발광 모듈 | |
| TWI248222B (en) | Light emitting diode and manufacturing method thereof | |
| JP2015233086A (ja) | 半導体発光素子及びその製造方法 | |
| JP2004297056A (ja) | 半導体発光素子、その製造方法および発光ダイオード | |
| JP7360007B2 (ja) | 発光装置の製造方法 | |
| US20070158665A1 (en) | Light emitting diode | |
| TWI792867B (zh) | 發光二極體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |