KR101780343B1 - 게이트 드라이버 및 이를 포함하는 디스플레이 장치 - Google Patents

게이트 드라이버 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR101780343B1
KR101780343B1 KR1020160063912A KR20160063912A KR101780343B1 KR 101780343 B1 KR101780343 B1 KR 101780343B1 KR 1020160063912 A KR1020160063912 A KR 1020160063912A KR 20160063912 A KR20160063912 A KR 20160063912A KR 101780343 B1 KR101780343 B1 KR 101780343B1
Authority
KR
South Korea
Prior art keywords
transistor
input node
signal
start signal
reference potential
Prior art date
Application number
KR1020160063912A
Other languages
English (en)
Inventor
김용상
김진호
오종수
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020160063912A priority Critical patent/KR101780343B1/ko
Application granted granted Critical
Publication of KR101780343B1 publication Critical patent/KR101780343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 실시예에 의한 게이트 구동 회로는: 일 단에 클록 신호가 제공되고, 타 단에 기준 전위가 제공되며, 제1 입력노드로 제공된 스타트 신호가 클록 신호로 부트 스트랩(bootstrap)되어 출력 노드로 게이트 구동 신호를 제공하는 출력부 및 클록 신호를 제공받아 리플 제거 신호를 형성하고 출력부의 제2 입력 노드로 제공하는 커패시터를 포함한다.

Description

게이트 드라이버 및 이를 포함하는 디스플레이 장치{Gate Driver and Display Apparatus including the same}
본 발명은 게이트 드라이버 및 이를 포함하는 디스플레이 장치에 관한 것이다.
종래의 게이트 드라이버 회로로는, 비정질 실리콘 박막 트랜지스터로 형성된 게이트 드라이버가 AMLCD 패널에 내장되어 제품이 양산되고 있다. 비정질 실리콘 박막 트랜지스터의 열화로 인한 문턱전압의 이동에도 동작할 수 있도록 회로가 설계되어 있다. 그러나, 전자 이동도가 낮다는 기술적 난제가 있었다.
산화물 박막 트랜지스터의 경우 비정질 실리콘 박막 트랜지스터와 달리 전자 이동도가 우수하고, 소자 열화로 발생하는 문턱 전압 이동에 따른 구동 전류 문제에 대응하여 마진 설계가 가능하여 종래의 비정질 실리콘 박막 트랜지스터 기반의 회로에 적용하여도 구동 전류 문제점은 발생하지 않는다.
산화물 박막 트랜지스터는 음의 문턱 전압을 가져 게이트 전극과 소스 전극 사이에 전압을 제공하지 않아도 채널이 이미 형성된 디플리션 모드(depletion mode)로 동작하는 특성을 가진다. 따라서, 일반적인 트랜지스터가 턴 오프 상태인 VGS=0V 조건에서도 누설 전류가 흐르며, 그에 따라 소비전력이 높아지는 문제점이 발생한다.
종래 게이트 구동 회로의 경우 동작을 위하여 공급 전압(Vdd)이 필수로 제공되어야 하며, 산화물 박막 트랜지스터로 전압 공급을 제어하는 경우에는 전압을 차단하고자 하는 경우에도 누설 전류가 발생하여 소모 전력이 커진다.
본 실시예는 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 실시예는 소모 전력을 절감할 수 있는 게이트 드라이버 및 이를 포함하는 디스플레이 장치를 제공하는 것을 주된 목적 중 하나로 한다.
본 실시예에 의한 게이트 구동 회로는: 일 단에 클록 신호가 제공되고, 타 단에 기준 전위가 제공되며, 제1 입력노드로 제공된 스타트 신호가 클록 신호로 부트 스트랩(bootstrap)되어 출력 노드로 게이트 구동 신호를 제공하는 출력부 및 클록 신호를 제공받아 리플 제거 신호를 형성하고 출력부의 제2 입력 노드로 제공하는 커패시터를 포함한다.
본 실시예에 의한 디스플레이 장치는: 복수의 픽셀들을 포함하는 디스플레이 패널과, 픽셀들에 계조 신호를 제공하는 스캔 드라이버와, 픽셀을 턴 온하는 게이트 구동 신호를 제공하는 게이트 드라이버를 포함하며, 게이트 구동 회로는: 일 단에 클록 신호가 제공되고, 타 단에 기준 전위가 제공되며, 제1 입력노드로 제공된 스타트 신호가 클록 신호로 부트 스트랩(bootstrap)되어 출력 노드로 게이트 구동 신호를 제공하는 출력부 및 클록 신호를 제공받아 리플 제거 신호를 형성하고 출력부의 제2 입력 노드로 제공하는 커패시터를 포함한다.
본 실시예에 따른 게이트 드라이버 및 디스플레이 장치에 의하면 게이트 드라이버 구동 시간의 큰 부분을 차지하는 준비 페이즈에서 정적인 누설 전류를 감소시킬 수 있어 전력 소모를 절감할 수 있다는 장점이 제공되며, 클록과 동기화하여 발생하는 노이즈를 효과적으로 제거할 수 있다는 장점도 제공된다.
도 1은 본 실시예에 의한 디스플레이 장치의 개요를 도시한 도면이다.
도 2는 본 실시예에 의한 게이트 드라이버의 어느 한 채널을 개요적으로 도시한 회로도이다.
도 3은 본 실시예에 의한 게이트 드라이버의 타이밍 다이어그램(timing diagram)이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 개시의 실시예들을 설명하기 위하여 사용되는 " 및/또는"이라는 표현은 각각 과 모두를 지칭하는 것으로 사용된다. 일 예로, "A 및/또는 B "라는 기재는 "A, B 그리고 A와 B 모두"를 지칭하는 것으로 이해되어야 한다.
본 개시의 실시예들을 설명하기 위하여 참조되는 도면은 설명의 편의 및 이해의 용이를 위하여 의도적으로 크기, 높이, 두께 등이 과장되어 표현되어 있으며, 비율에 따라 확대 또는 축소된 것이 아니다. 또한, 도면에 도시된 어느 구성요소는 의도적으로 축소되어 표현하고, 다른 구성요소는 의도적으로 확대되어 표현될 수 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예에 의한 게이트 드라이버 및 이를 포함하는 디스플레이 장치를 설명한다. 도 1은 본 실시예에 의한 디스플레이 장치의 개요를 도시한 도면이다. 도 1을 참조하면, 본 실시예에 의한 디스플레이 시스템은 디스플레이 패널(display panel), 게이트 드라이버(gate driver), 소스 드라이버(source driver)를 포함하며, 디스플레이 시스템의 해상도 및 특성에 따라, 외부로부터 인가되는 화면 소스의 특성을 변화시키거나 구동 시점을 조절하는 타이밍 콘트롤러(timing controller)를 포함한다. 디스플레이 패널의 특성에 따라 타이밍 콘트롤러(timing controller)와 소스 드라이버(source driver)는 별개의 칩으로 형성될 수 있으며, 예시된 도면과 같이 타이밍 제어부(timing controller)와 소스 드라이버(source driver)는 원 칩(one chip)으로 구현될 수 있다.
디스플레이 패널은 복수의 픽셀들(Pixel)을 포함하며, 각각의 픽셀은 게이트 드라이버(gate driver)와 게이트 라인(gl)을 통하여 연결되고, 소스 라인(sl)을 통하여 소스 드라이버(source driver)와 전기적으로 연결된다. 소스 라인은 각각의 픽셀이 표시하여야 하는 계조 신호를 픽셀들에 전달된다. 소스 라인(sl) 및 게이트 라인(gl)은 도전성 선로로 구성된다.
도 2는 본 실시예에 의한 게이트 드라이버의 어느 한 채널을 개요적으로 도시한 회로도이다. 도 2를 참조하면, 본 실시예에 의한 게이트 드라이버는 일 단에 클록 신호(CLK)가 제공되고, 타 단에 기준 전위(VSS)가 제공되며, 제1 입력노드(Q)로 제공된 스타트 신호(VST)가 클록 신호(CLK)로 부트 스트랩(bootstrap)되어 출력 노드로 게이트 구동 신호를 제공하는 출력부(100) 및 클록 신호를 제공받아 리플 제거 신호를 형성하고 출력부의 제2 입력 노드로 제공하는 커패시터(CQB)를 포함한다.
출력부(100)는 클록 신호(CLK)가 일단으로 제공되고, 타단에 출력 노드(o)가 연결되며, 제어단이 제1 입력 노드(Q)에 연결된 제1 출력 트랜지스터(T7)과 기준 전위(VSS)가 일단으로 제공되고, 타단에 출력 노드(o)가 연결되며, 제어단이 상기 제2 입력 노드(QB)에 연결된 제2 출력 트랜지스터(T8)를 포함한다.
스타트 신호 전달부는 스타트 신호(VST)를 제공받아 제1 입력 노드(Q)를 구동하는 제1 전달부(200a)와, 스타트 신호(VST)를 제공받아 제2 입력 노드(QB)를 기준 전위(VSS)로 구동하는 제2 전달부(200b)를 포함한다. 일 예로, 제1 전달부(200a)는 도 2로 도시된 바와 같이 제1 입력 노드(Q)에 충전된 전하가 역류하는 것을 방지하기 위하여 다이오드 결선된 트랜지스터(T1) 또는 다이오드 중 어느 하나를 포함할 수 있다. 일 예로, 제2 전달부(200b)는 도 2로 도시된 바와 같이 다이오드 결선된 트랜지스터(T4)와, 다이오드 결선된 트랜지스터(T4)를 통하여 제공된 스타트 신호(VST)로 구동되어 제2 입력 노드(QB)를 기준 전위(VSS)와 전기적으로 연결하는 트랜지스터(T6)를 포함한다. 도시되지 않았으나, 트랜지스터 T6는 다이오드로부터 스타트 신호를 제공받아 구동될 수 있다.
게이트 드라이버의 일 실시예로, 리셋 신호(RST)를 제공받아 게이트 드라이버를 리셋하는 리셋부를 포함한다. 리셋부는 리셋 신호(RST)가 제공되어 제1 입력 노드(Q)에 충전된 전하를 방전하는 제1 리셋 트랜지스터(T2)와, 리셋 신호(RST)가 제공되어 제2 입력 노드(QB)를 기준 전위(VSS)와 전기적으로 연결하는 트랜지스터(T6)를 턴 오프하는 제2 리셋 트랜지스터(T5)를 포함한다.
본 실시예에 의한 게이트 드라이버는 박막 트랜지스터(TFT)로 구현될 수 있으며, 일 실시예로, 채널이 형성되는 액티브 패턴은 산화물 계열의 물질로 구현될 수 있다.
이하에서는, 상술한 구성을 가지는 게이트 드라이버의 동작을 도 2와 도 3을 참조하여 살펴본다. 도 3은 본 실시예에 의한 게이트 드라이버의 타이밍 다이어그램(timing diagram)이다. 도 2 및 도 3을 참조하면, 디스플레이 패널(도 1, display panel참조)은 게이트 라인(gl)을 따라 순차적으로 구동된다. 준비 페이즈(P1)에서, 게이트 드라이버는 준비 페이즈(P1)에서 스타트 신호(VST)를 제공받을 때까지 출력 노드를 통하여 게이트 구동 신호를 출력 하지 않는다.
준비 페이즈(P1)에서, 클록 신호(CLK)는 커패시터(CQB)를 통하여 제2 입력 노드(QB)에 제공된다. 종래 기술에 의한 산화물 박막 트랜지스터를 포함하는 게이트 구동회로에서는, 공급 전압원이 산화물 박막 트랜지스터를 통하여 제2 입력 노드(QB)에 전압을 제공하여 제2 입력 노드(QB)의 전위를 유지하였다. 그러나, 산화물 박막 트랜지스터는 게이트 전극에 전압을 제공하지 않아도 채널(channel)이 이미 형성된 디플리션 모드(depletion mode)로 동작하므로 트랜지스터의 제어 전극에 전압을 제공하지 않아도 구동 전압원으로부터 기준 전압까지 전류의 누설 경로가 형성되어, 누설 전류에 의한 전력 소모가 있었다.
그러나, 본 실시예에 의하면, 클록 신호원이 일단에 연결된 커패시터(CQB)에 의하여 제2 입력 노드(QB)가 구동되며, 구동 전압원에 의하여 구동되지 않아 정적인(static) 누설 전류는 발생하지 않는다. 또한, 종래 기술에 의한 게이트 드라이버에 있어서, 출력 노드(o)와 제1 입력 노드(Q)에는 클록 신호(CLK)에 의하여 형성되고, 클록 신호(CLK)에 동기된 노이즈가 형성된다. 출력 노드(o)에 형성된 노이즈는 출력 노드(o)를 거쳐 게이트 라인에 제공되어 픽셀들의 구동 특성을 열화시키고, 제1 입력 노드(Q)를 통하여 제1 출력 트랜지스터(T7)의 게이트에 제공된 노이즈는 제1 출력 트랜지스터(T7)의 구동 특성을 열화시킨다.
그러나, 본 실시예에 의하면 제2 출력 트랜지스터(T8) 및 트랜지스터 T3은 커패시터(CQB)를 통하여 제공된 클록 신호(CLK)에 의하여 턴 온/턴 오프 되므로, 클록 신호와 동기된 노이즈는 제2 출력 트랜지스터(T8) 및 트랜지스터 T3를 통하여 기준 전위(VSS)로 우회된다. 따라서, 본 실시예에 의하면, 정적인 누설 전류를 감소시켜 전력 소모를 감소시킬 수 있으며, 클록 신호에 동기되어 형성되는 노이즈를 용이하게 제거할 수 있다는 장점이 제공된다.
프리 차지 페이즈(precharge phase, P2)에서, 스타트 신호(VST)가 제공됨에 따라 제1 입력 노드(Q)는 스타트 신호가 제공되며, 하이(high) 상태의 전압으로 프리 차지(pre-charge)된다. 제1 전달부(200a)는 다이오드 결선된 트랜지스터(T1)를 포함하므로, 프리 차지되어 하이 상태로 유지된 제1 입력 노드(Q)의 전하를 유출하지 않는다.
또한, 제2 전달부(200b)로 제공된 스타트 신호(VST)는 다이오드 또는 다이오드 결선된 트랜지스터(T4)를 통하여 트랜지스터 T6의 게이트 전극에 제공된다. 트랜지스터 T6는 턴 온 되어 제2 입력 노드(QB)를 기준 전위(VSS)와 전기적으로 연결한다. 또한, 트랜지스터 T6의 게이트 전극과 연결된 노드도 스타트 신호(VST)에 의하여 하이 상태로 프리 차지되며, 프리 차지된 전하들은 다이오드 결선된 다이오드 결선된 트랜지스터 T4에 의하여 유출이 차단되므로 프리차지 페이즈(P2)동안 트랜지스터 T6의 게이트 전극의 전위는 유지된다. 따라서 트랜지스터 T6는 턴 온되며, 제2 출력 트랜지스터(T8)는 턴 오프된다.
제1 출력 트랜지스터(T7)의 드레인 전극에는 로우(low) 상태의 클록 신호(CLK)가 제공되어 턴 온 되고 제1 출력 트랜지스터(T7)의 로우 상태의 출력 신호(Vout)를 제공한다.
부트 스트랩 페이즈(boot strap phase, P3)에서 T2 트랜지스터, T3 트랜지스터는 턴 오프 된 상태이므로 제1 입력 노드(Q)는 하이(high) 전압으로 프리 차지(pre-charge)되어 전기적 플로팅(floating) 상태에 있다. 부트 스트랩 페이즈(P3)에서 제1 입력 노드(Q)의 전위는 하이 상태의 클록 신호(CLK)가 제1 출력 트랜지스터(T7)의 드레인 전극에 제공됨에 따라 드레인 전극의 전위에 부트스트랩되어 상승한다. 제1 출력 트랜지스터(T7)의 게이트 전극에는 부트스트랩되어 상승된 전압이 제공되므로, 제1 출력 트랜지스터(T7)는 턴 온 되어 출력 노드(o)를 통하여 하이 상태의 게이트 구동 신호를 출력한다.
비록 커패시터(CQB)의 일단에 연결된 클록 신호(CLK)는 하이 상태이나, 트랜지스터 T6의 게이트 전극과 연결된 노드에 충전된 전하가 유출되지 않아 전압이 유지되므로 트랜지스터 T6는 턴 온 상태를 유지한다. 따라서, 제2 입력 노드(QB)는 부트 스트랩 페이즈(P3)에서도 기준 전위(VSS)와 전기적으로 연결되며, 제2 출력 트랜지스터(T8)은 턴 오프 상태를 유지한다.
리셋 페이즈(P4)에서, 리셋 신호(RST)가 리셋부에 제공되어 게이트 드라이버를 초기화한다. 리셋 신호(RST)는 제1 리셋 트랜지스터(T2) 게이트에 제공되어 턴 온시킨다. 제1 리셋 트랜지스터(T2)가 턴 온 됨에 따라 제1 입력 노드(Q)에 충전된 전하들은 기준 전위(VSS)로 방전(flush)되고, 제1 입력 노드(Q)가 기준 전위와 전기적으로 연결됨에 따라 그 전압은 로우 상태로 변화한다. 리셋 신호(RST)가 제2 리셋 트랜지스터(T5)에 제공됨에 따라 트랜지스터 T6 게이트 전극에 충전된 전하도 마찬가지로 기준 전위(VSS)로 방전(flush)되고, 트랜지스터 T6 게이트 전극도 기준 전위(VSS)와 전기적으로 연결됨에 따라 그 전압도 마찬가지로 로우 상태로 변화한다.
리셋 페이즈(P4)가 종료된 후, 다시 준비 페이즈(P1)으로 돌아가며, 게이트 라이이 순차적 구동됨에 따라 스타트 신호(VST)를 제공받고, 프리 차지 페이즈(P2), 부트스트랩 페이즈(P3) 및 리셋 페이즈(P4)를 반복하여 디스플레이 장치를 구동한다.
본 실시예에 따른 게이트 드라이버 및 디스플레이 장치에 의하면 게이트 드라이버 구동 시간의 큰 부분을 차지하는 준비 페이즈에서 정적인 누설 전류를 감소시킬 수 있어 전력 소모를 절감할 수 있다는 장점이 제공되며, 클록과 동기화하여 발생하는 노이즈를 효과적으로 제거할 수 있다는 장점도 제공된다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
gl: 게이트 라인 sl: 소스 라인(sl)
CLK: 클록 신호 RST: 리셋 신호
VST: 스타트 신호 o: 출력 노드
Q: 제1 입력 노드 QB: 제2 입력 노드
100: 출력부 200a: 제1 전달부
200b: 제2 전달부

Claims (18)

  1. 스타트 신호를 제공받아 출력 노드로 게이트 구동 신호를 제공하는 게이트 구동 회로에 있어서, 상기 게이트 구동 회로는:
    상기 스타트 신호를 상기 게이트 구동 회로로 제공하는 스타트 신호 전달부;
    제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 입력 노드로 입력된 상기 스타트 신호에 의해 프리 차지(pre-charge)된 상기 제 1 입력 노드의 전압을 클록 신호에 따라 부트스트랩(bootstrap)하여 상기 게이트 구동 신호를 상기 출력 노드로 출력하는 출력부;
    일단이 상기 클록 신호에 연결되고, 타단이 상기 제 2 입력 노드에 연결되고, 상기 클록 신호의 리플 제거 신호를 형성하고, 상기 리플 제거 신호를 상기 제 2 입력 노드로 제공하는 커패시터; 및
    상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 기준 전위에 연결되고, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어 상기 제 1 입력 노드에 형성된 상기 클록 신호의 제 1 리플을 상기 기준 전위로 흘리는(flush) 플러시 트랜지스터를 포함하고,
    상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단에 상기 클록 신호가 제공되고, 타단이 상기 출력 노드에 연결되는 제 1 출력 트랜지스터; 및 상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결되는 제 2 출력 트랜지스터를 포함하고,
    상기 제 2 출력 트랜지스터는, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어, 상기 출력 노드에 형성된 상기 클록 신호의 제 2 리플을 상기 기준 전위로 흘리고,
    상기 스타트 신호 전달부는, 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하는 제 1 전달부; 및 상기 스타트 신호를 입력받아 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지(charge)되도록 하는 제 2 전달부를 포함하고,
    상기 제 2 전달부는, 제 1 트랜지스터; 및 상기 제 1 트랜지스터에 상기 스타트 신호를 제공하고 상기 스타트 신호에 의해 프리 차지된 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는 연결부를 포함하고,
    상기 제 1 트랜지스터는, 게이트 전극이 상기 연결부에 연결되고, 일단이 상기 제 2 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 연결부로부터 상기 스타트 신호에 의해 턴 온 되어 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지 하고,
    상기 제 1 전달부 및 상기 연결부는 각각 다이오드 및 다이오드 결선된 트랜지스터 중 어느 하나에 해당하는 것을 특징으로 하는, 게이트 구동 회로.
  2. 삭제
  3. 제1항에 있어서, 상기 제 1 전달부가 다이오드 결선된 제 2 트랜지스터에 해당하는 경우,
    상기 제 2 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 일단에 상기 스타트 신호가 제공되고, 타단에 상기 제 1 입력 노드가 연결되어 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하고, 상기 프리 차지의 페이즈(phase) 동안 상기 제 1 입력 노드의 전극의 전위를 유지하는, 게이트 구동 회로.
  4. 삭제
  5. 제1항에 있어서, 상기 연결부가 다이오드 결선된 제 3 트랜지스터에 해당하는 경우, 상기 제 3 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 상기 제 3 트랜지스터의 드레인 전극이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 상기 제 3 트랜지스터의 소스 전극이 상기 제 3 트랜지스터의 게이트 전극에 연결되어, 상기 프리 차지의 페이즈 동안 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는, 게이트 구동회로.
  6. 삭제
  7. 제1항에 있어서, 상기 게이트 구동 회로는, 리셋 신호를 제공받아 상기 게이트 구동 회로를 리셋하는 리셋부를 포함하고, 상기 리셋부는:
    상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되고, 상기 제 1 입력 노드에 충전된 전하를 상기 기준 전위로 방전하는 제 1 리셋 트랜지스터; 및,
    상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 제 1 트랜지스터를 턴 오프하는 제 2 리셋 트랜지스터를 포함하는, 게이트 구동회로.
  8. 삭제
  9. 제1항에 있어서,
    상기 게이트 구동 회로는,
    산화물 박막 트랜지스터(Oxide TFT)로 구현된 게이트 구동 회로.
  10. 컨텐츠를 표시하는 디스플레이 장치로, 상기 디스플레이 장치는:
    복수의 픽셀들을 포함하는 디스플레이 패널;
    상기 픽셀들에 계조 신호를 제공하는 소스 드라이버; 및
    스타트 신호를 제공받아 출력 노드로 상기 픽셀들을 턴 온 하는 게이트 구동 신호를 제공하는 게이트 드라이버를 포함하며,
    상기 게이트 드라이버는:
    상기 스타트 신호를 상기 게이트 드라이버로 제공하는 스타트 신호 전달부;
    제 1 입력 노드 및 제 2 입력 노드에 의해 제어되고, 상기 제 1 입력 노드로 입력된 상기 스타트 신호에 의해 프리 차지(pre-charge)된 상기 제 1 입력 노드의 전압을 클록 신호에 따라 부트스트랩(bootstrap)하여 상기 게이트 구동 신호를 상기 출력 노드로 출력하는 출력부;
    일단이 상기 클록 신호에 연결되고, 타단이 상기 제 2 입력 노드에 연결되고, 상기 클록 신호의 리플 제거 신호를 형성하고, 상기 리플 제거 신호를 상기 제 2 입력 노드로 제공하는 커패시터; 및
    상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 기준 전위에 연결되고, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어 상기 제 1 입력 노드에 형성된 상기 클록 신호의 제 1 리플을 상기 기준 전위로 흘리는(flush) 플러시 트랜지스터를 포함하고,
    상기 출력부는, 상기 제 1 입력 노드에 의해 제어되고, 일단에 상기 클록 신호가 제공되고, 타단이 상기 출력 노드에 연결되는 제 1 출력 트랜지스터; 및 상기 제 2 입력 노드에 의해 제어되고, 일단이 상기 출력 노드에 연결되고, 타단이 상기 기준 전위에 연결되는 제 2 출력 트랜지스터를 포함하고,
    상기 제 2 출력 트랜지스터는, 상기 제 2 입력 노드에 입력된 상기 리플 제거 신호에 의해 구동되어, 상기 출력 노드에 형성된 상기 클록 신호의 제 2 리플을 상기 기준 전위로 흘리고,
    상기 스타트 신호 전달부는, 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지(pre-charge) 하는 제 1 전달부; 및 상기 스타트 신호를 입력받아 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지(charge)되도록 하는 제 2 전달부를 포함하고,
    상기 제 2 전달부는, 제 1 트랜지스터; 및 상기 제 1 트랜지스터에 상기 스타트 신호를 제공하고 상기 스타트 신호에 의해 프리 차지된 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는 연결부를 포함하고,
    상기 제 1 트랜지스터는, 게이트 전극이 상기 연결부에 연결되고, 일단이 상기 제 2 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 연결부로부터 상기 스타트 신호에 의해 턴 온 되어 상기 제 2 입력 노드를 상기 기준 전위의 전압으로 차지 하고,
    상기 제 1 전달부 및 상기 연결부는 각각 다이오드 및 다이오드 결선된 트랜지스터 중 어느 하나에 해당하는 것을 특징으로 하는, 디스플레이 장치.
  11. 삭제
  12. 제10항에 있어서, 상기 제 1 전달부가 다이오드 결선된 제 2 트랜지스터에 해당하는 경우, 상기 제 2 트랜지스터는,
    상기 스타트 신호에 의해 턴 온 되고, 일단에 상기 스타트 신호가 제공되고, 타단에 상기 제 1 입력 노드가 연결되어 상기 스타트 신호를 입력받아 상기 제 1 입력 노드를 프리 차지하고, 상기 프리 차지의 페이즈(phase) 동안 상기 제 1 입력 노드의 전극의 전위를 유지하는, 디스플레이 장치.
  13. 삭제
  14. 제10항에 있어서, 상기 연결부가 다이오드 결선된 제 3 트랜지스터에 해당하는 경우,
    상기 제 3 트랜지스터는, 상기 스타트 신호에 의해 턴 온 되고, 상기 제 3 트랜지스터의 드레인 전극이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 상기 제 3 트랜지스터의 소스 전극이 상기 제 3 트랜지스터의 게이트 전극에 연결되어, 상기 프리 차지의 페이즈 동안 상기 제 1 트랜지스터의 게이트 전극의 전위를 유지하는, 디스플레이 장치.
  15. 삭제
  16. 제10항에 있어서, 상기 게이트 드라이버는, 리셋 신호를 제공받아 상기 게이트 드라이버를 리셋하는 리셋부를 포함하고, 상기 리셋부는:
    상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 입력 노드에 연결되고, 타단이 상기 기준 전위에 연결되고, 상기 제 1 입력 노드에 충전된 전하를 상기 기준 전위로 방전하는 제 1 리셋 트랜지스터; 및
    상기 리셋 신호에 의해 턴 온 되고, 일단이 상기 제 1 트랜지스터의 게이트 전극에 연결되고, 타단이 상기 기준 전위에 연결되어 상기 제 1 트랜지스터를 턴 오프하는 제 2 리셋 트랜지스터를 포함하는 디스플레이 장치.
  17. 삭제
  18. 제10항에 있어서, 상기 게이트 드라이버는, 산화물 박막 트랜지스터(Oxide TFT)로 구현된 디스플레이 장치.
KR1020160063912A 2016-05-25 2016-05-25 게이트 드라이버 및 이를 포함하는 디스플레이 장치 KR101780343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160063912A KR101780343B1 (ko) 2016-05-25 2016-05-25 게이트 드라이버 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160063912A KR101780343B1 (ko) 2016-05-25 2016-05-25 게이트 드라이버 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR101780343B1 true KR101780343B1 (ko) 2017-09-21

Family

ID=60034592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160063912A KR101780343B1 (ko) 2016-05-25 2016-05-25 게이트 드라이버 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR101780343B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123936A (ko) * 2017-05-10 2018-11-20 성균관대학교산학협력단 게이트 드라이버 회로 및 이를 포함하는 디스플레이 장치
KR101967378B1 (ko) * 2018-01-15 2019-04-09 성균관대학교산학협력단 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
KR20200095894A (ko) * 2019-02-01 2020-08-11 성균관대학교산학협력단 게이트 구동회로 및 이를 포함한 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123936A (ko) * 2017-05-10 2018-11-20 성균관대학교산학협력단 게이트 드라이버 회로 및 이를 포함하는 디스플레이 장치
KR101989609B1 (ko) 2017-05-10 2019-09-30 성균관대학교산학협력단 게이트 드라이버 회로 및 이를 포함하는 디스플레이 장치
KR101967378B1 (ko) * 2018-01-15 2019-04-09 성균관대학교산학협력단 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
KR20200095894A (ko) * 2019-02-01 2020-08-11 성균관대학교산학협력단 게이트 구동회로 및 이를 포함한 표시장치
KR102174833B1 (ko) * 2019-02-01 2020-11-05 성균관대학교산학협력단 게이트 구동회로 및 이를 포함한 표시장치

Similar Documents

Publication Publication Date Title
KR101613000B1 (ko) 시프트 레지스터 유닛 및 그 구동 방법, 시프트 레지스터 및 디스플레이 장치
US8718223B2 (en) Semiconductor device and display device
US8194817B2 (en) Shift register circuit
US9887013B2 (en) Shift register unit, shift register, and display apparatus
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
US6891916B2 (en) Shift register with built-in level shifter
US20210327386A1 (en) Shift register and driving method thereof, and display apparatus
US20210225231A1 (en) Shift register unit, driving method thereof, gate driving circuit and display device
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
US7586328B2 (en) Shift register driving circuit and level shifter thereof
KR101780343B1 (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
KR20160053191A (ko) 디스플레이 장치의 게이트 구동부
US20120163529A1 (en) Shift register with voltage boosting circuit
KR101658150B1 (ko) 쉬프트 레지스터
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
KR101899994B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
KR101481661B1 (ko) 쉬프트 레지스터
KR101967378B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
US11062787B2 (en) Gate driving unit and gate driving method
KR102040601B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
KR101780346B1 (ko) 고속 게이트 구동 회로
KR101989609B1 (ko) 게이트 드라이버 회로 및 이를 포함하는 디스플레이 장치
KR101146425B1 (ko) 쉬프트 레지스터
CN110599939B (zh) 栅极驱动单元及栅极驱动方法
KR100600087B1 (ko) 레벨 쉬프터와 그를 내장한 쉬프트 레지스터

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant