KR101768615B1 - Array substrate for liquid crystal display device and method of fabricating the same - Google Patents

Array substrate for liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR101768615B1
KR101768615B1 KR1020100077734A KR20100077734A KR101768615B1 KR 101768615 B1 KR101768615 B1 KR 101768615B1 KR 1020100077734 A KR1020100077734 A KR 1020100077734A KR 20100077734 A KR20100077734 A KR 20100077734A KR 101768615 B1 KR101768615 B1 KR 101768615B1
Authority
KR
South Korea
Prior art keywords
data line
auxiliary data
gate
electrode
line
Prior art date
Application number
KR1020100077734A
Other languages
Korean (ko)
Other versions
KR20120015555A (en
Inventor
정보영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100077734A priority Critical patent/KR101768615B1/en
Publication of KR20120015555A publication Critical patent/KR20120015555A/en
Application granted granted Critical
Publication of KR101768615B1 publication Critical patent/KR101768615B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되며 서로 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되고 상기 화소영역에 형성되는 화소전극과; 상기 데이터배선에 접촉하며 상기 화소전극과 동일층, 동일물질로 형성되는 보조 데이터배선과; 상기 화소전극과 수직으로 이격되며 상기 화소전극에 대응되는 다수의 개구부를 갖는 공통전극을 포함하는 액정표시장치용 어레이기판을 제공한다.The present invention provides a semiconductor device comprising: a substrate; A gate wiring and a data wiring formed on the substrate and defining a pixel region crossing each other; A thin film transistor connected to the gate wiring and the data wiring; A pixel electrode connected to the thin film transistor and formed in the pixel region; An auxiliary data line formed in the same layer and the same material as the pixel electrode in contact with the data line; And a common electrode spaced vertically from the pixel electrode and having a plurality of openings corresponding to the pixel electrodes.

Description

액정표시장치용 어레이기판 및 그 제조방법 {ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}[0001] ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME [0002]

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 더욱 상세하게는 데이터배선의 단선을 방지하는 보조 데이터배선을 포함하는 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for a liquid crystal display, and more particularly, to an array substrate for a liquid crystal display including an auxiliary data line for preventing disconnection of a data line and a manufacturing method thereof.

일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극 성질을 이용하여 구동되는데, 액정분자는 그 구조가 가늘고 길기 때문에 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.Generally, a liquid crystal display device is driven by using optical anisotropy and polarization properties of a liquid crystal. Since a liquid crystal molecule has a long and narrow structure, the liquid crystal display device has a directional arrangement, and an electric field is artificially applied to a liquid crystal to control the direction can do.

즉, 전기장을 이용하여 액정분자의 배열을 변화시키면, 액정의 광학적 이방성에 의해 액정분자의 배열 방향으로 빛이 굴절하여 영상을 표시할 수 있다.That is, when the arrangement of the liquid crystal molecules is changed by using the electric field, the light is refracted in the arrangement direction of the liquid crystal molecules due to the optical anisotropy of the liquid crystal, and an image can be displayed.

최근에는 박막트랜지스터 및 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(active matrix liquid crystal display device: AM-LCD device)가 해상도 및 동영상 구현능력이 우수하여 가장 주목 받고 있다.Recently, an active matrix liquid crystal display device (AM-LCD device) in which a thin film transistor and a pixel electrode are arranged in a matrix manner has received the most attention because of its excellent resolution and video realization capability.

일반적인 트위스트 네마틱(twisted nematic: TN) 모드 액정표시장치는, 화소전극이 형성된 어레이기판과, 공통전극이 형성된 컬러필터기판과, 어레이기판 및 컬러필터기판 사이에 개재된 액정층으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 수직방향의 전기장에 의해 액정층이 구동되며, 투과율과 개구율 등의 특성이 우수하다. A common twisted nematic (TN) mode liquid crystal display device is composed of an array substrate on which pixel electrodes are formed, a color filter substrate on which a common electrode is formed, and a liquid crystal layer interposed between the array substrate and the color filter substrate. In the liquid crystal display device, the liquid crystal layer is driven by the electric field in the vertical direction between the common electrode and the pixel electrode, and the characteristics such as transmittance and aperture ratio are excellent.

그러나, 수직방향의 전기장에 의해 액정층이 구동되는 액정표시장치는 시야각 등의 특성이 우수하지 못한 단점을 가지고 있다.
However, the liquid crystal display device in which the liquid crystal layer is driven by the electric field in the vertical direction has disadvantages such as poor viewing angle characteristics.

이러한 TN 모드 액정표시장치의 단점을 극복하기 위하여, 시야각 특성이 우수한 프린지 필드 스위칭(fringe field switching: FFS) 모드 액정표시장치가 제안되었다. In order to overcome the drawbacks of the TN mode liquid crystal display device, a fringe field switching (FFS) mode liquid crystal display device having excellent viewing angle characteristics has been proposed.

도 1은 종래의 FFS 모드 액정표시장치용 어레이기판의 단면도이고, 도 2는 도 1의 절단선 II-II에 따른 단면도이다. 1 is a cross-sectional view of a conventional array substrate for an FFS-mode liquid crystal display device, and Fig. 2 is a cross-sectional view taken along line II-II in Fig.

도 1 및 도 2에 도시한 바와 같이, 기판(10)은, 다수의 화소영역(P)을 포함하는 표시부(미도시)와, 표시부를 둘러싸며 게이트신호 및 데이터신호를 전달하는 링크배선(46)과 게이트패드 및 데이터패드(42, 44)가 형성되는 비표시부(미도시)를 포함한다. 1 and 2, the substrate 10 includes a display portion (not shown) including a plurality of pixel regions P, a link wiring 46 (not shown) surrounding the display portion and transmitting gate signals and data signals And a non-display portion (not shown) in which gate pads and data pads 42 and 44 are formed.

표시부의 기판(10) 상부에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(20) 및 데이터배선(34)과, 게이트배선(20) 및 데이터배선(34)에 연결되는 박막트랜지스터(T)와, 화소영역(P)에 대응되고 박막트랜지스터(T)에 연결되는 화소전극(28)과, 화소전극(28)과 수직으로 이격되며 다수의 개구부(40)를 갖는 공통전극(38)이 형성된다.A gate wiring 20 and a data wiring 34 which define the pixel region P and intersect with each other and a thin film transistor (not shown) connected to the gate wiring 20 and the data wiring 34 A pixel electrode 28 corresponding to the pixel region P and connected to the thin film transistor T and a common electrode 38 spaced vertically from the pixel electrode 28 and having a plurality of openings 40, .

구체적으로, 기판(10) 상부에는 게이트배선(20)과 게이트배선(20)에 연결되는 게이트전극(22)이 형성되고, 게이트배선(20) 및 게이트전극(22) 상부의 기판(10) 전면에는 게이트 절연층(24)이 형성된다. Specifically, a gate electrode 22 connected to the gate wiring 20 and the gate wiring 20 is formed on the substrate 10, and the gate wiring 20 and the gate electrode 22 are formed on the front surface of the substrate 10 A gate insulating layer 24 is formed.

게이트전극(22)에 대응되는 게이트 절연층(24) 상부에는 반도체층(26)이 형성되고, 화소영역(P)에 대응되는 게이트 절연층(24) 상부에는 화소전극(28)이 형성된다. A semiconductor layer 26 is formed on the gate insulating layer 24 corresponding to the gate electrode 22 and a pixel electrode 28 is formed on the gate insulating layer 24 corresponding to the pixel region P.

반도체층(26) 상부에는 서로 이격되는 소스전극(30) 및 드레인전극(32)이 형성되는데, 소스전극(30)은 게이트배선(20)과 교차하여 화소영역(P)을 정의하는 데이터배선(34)에 연결되고, 드레인전극(32)은 화소전극(28)에 연결된다. A source electrode 30 and a drain electrode 32 are formed on the semiconductor layer 26. The source electrode 30 intersects the gate line 20 and a data line 34 and the drain electrode 32 is connected to the pixel electrode 28. [

게이트전극(22), 반도체층(26), 소스전극(30) 및 드레인전극(32)은 박막트랜지스터(T)를 이룬다.The gate electrode 22, the semiconductor layer 26, the source electrode 30 and the drain electrode 32 constitute a thin film transistor T. [

박막트랜지스터(T)와 화소전극(28) 상부의 기판(10) 전면에는 보호층(36)이 형성되고, 보호층(36) 상부의 기판(10) 전면에는 공통전극(38)이 형성된다. A protective layer 36 is formed on the entire surface of the substrate 10 above the thin film transistor T and the pixel electrode 28 and a common electrode 38 is formed on the entire surface of the substrate 10 above the protective layer 36.

화소영역(P)에 대응되는 공통전극(38)에는 하부의 보호층(36)을 노출하는 다수의 개구부(40)가 형성된다. The common electrode 38 corresponding to the pixel region P is formed with a plurality of openings 40 exposing the lower protective layer 36.

게이트배선(20)을 통하여 게이트전극(22)에 인가되는 고전위 게이트전압에 의하여 박막트랜지스터(T)가 턴-온(turn-on) 되면, 데이터배선(34)을 통하여 소스전극(30)에 인가되는 데이터전압이 드레인전극(32)에 전달되어 화소전극(28)에 인가된다. When the thin film transistor T is turned on by the high-potential gate voltage applied to the gate electrode 22 through the gate wiring 20, the thin film transistor T is turned on through the data line 34 to the source electrode 30 The applied data voltage is transferred to the drain electrode 32 and applied to the pixel electrode 28.

화소전극(28)에 인가된 데이터전압과 공통전극(38)에 인가된 공통전압에 의하여 화소전극(28)과 공통전극(38) 사이에 전기장이 생성되는데, 이 전기장은 공통전극(38)의 다수의 개구부(40)를 통과하는 성분을 포함하며 이 성분에 의하여 공통전극(38) 상부의 액정층(미도시)이 구동되어 영상이 표시된다.
An electric field is generated between the pixel electrode 28 and the common electrode 38 by the data voltage applied to the pixel electrode 28 and the common voltage applied to the common electrode 38, And a liquid crystal layer (not shown) above the common electrode 38 is driven by the component to display an image.

이와 같은 FFS 모드 액정표시장치용 어레이기판의 제조 공정 중에 단선(open)과 배선 불량이 발생할 수 있는데, 이를 도면을 참조하여 설명한다. Opening and poor wiring may occur during the manufacturing process of the array substrate for an FFS mode liquid crystal display, and this will be described with reference to the drawings.

도 3a 및 도 3b는 각각 종래의 FFS 모드 액정표시장치용 어레이기판의 표시부 및 비표시부의 데이터배선의 불량을 도시한 도면으로, 각각 도 1의 절단선 IIIa-IIIa 및 IIIb-IIIb에 따른 단면도이다. Figs. 3A and 3B are diagrams showing defects of the data lines of the display portion and the non-display portion of the array substrate for the conventional FFS mode liquid crystal display, respectively, and are sectional views along the cutting lines IIIa-IIIa and IIIb-IIIb of Fig. 1 .

도 3a에 도시한 바와 같이, 기판(10) 상부에 게이트 절연층(24)을 형성하고, 게이트 절연층(24) 상부에 금속층(미도시)을 형성한 후, 노광 식각 공정을 통해 데이터배선(34)을 형성한다. 3A, a gate insulating layer 24 is formed on the substrate 10, a metal layer (not shown) is formed on the gate insulating layer 24, and then a data line 34 are formed.

이 때, 표시부의 금속층 상부에 이물 등이 존재할 수 있으며, 그 결과 노광 식각 공정에 의하여 데이터배선(34)의 일부가 제거되는 단선 불량이 발생할 수 있다. At this time, foreign matter may be present on the metal layer of the display portion, and as a result, a disconnection defect may occur in which a part of the data line 34 is removed by the exposure and etching process.

그리고, 도 3b에 도시한 바와 같이, 비표시부의 데이터배선(34)은 게이트 절연층(24) 하부의 링크배선(46)에 의한 단차부를 넘어가도록 형성되는데, 단차부에 의하여 데이터배선(34)의 일부가 정상적으로 형성되지 못하고 제거되는 단선 불량이 발생할 수 있다.3B, the data wiring 34 of the non-display portion is formed so as to cross the stepped portion by the link wiring 46 under the gate insulating layer 24, and the data wiring 34 is formed by the stepped portion, May be formed without being normally formed.

이러한 데이터배선(34)의 단선불량에 의하여 데이터전압이 각 화소영역(P)의 화소전극(28)에 전달되지 못하게 되고, 그 결과 정상적인 영상을 표시할 수 없게 된다. The data voltage can not be transmitted to the pixel electrode 28 of each pixel region P due to the disconnection of the data line 34. As a result, a normal image can not be displayed.

이러한 단선 불량이 발생한 어레이기판은 재작업(rework)에 의하여 데이터배선(34)을 다시 형성하여야 하는데, 데이터배선(34) 형성 직후 단선 불량을 발견하기가 어려우므로, 실질적으로 단선 불량이 발생한 어레이기판은 폐기된다. Since the array substrate in which such a disconnection fault has occurred needs to re-form the data interconnection 34 by reworking, it is difficult to detect a disconnection defect immediately after forming the data interconnection 34. Therefore, Is discarded.

따라서, 액정표시장치용 어레이기판의 수율이 저하된다.
Thus, the yield of the array substrate for a liquid crystal display is lowered.

본 발명은, 화소전극과 동일층, 동일물질로 이루어지며 데이터배선과 접촉하는 보조 데이터배선을 형성함으로써, 데이터배선의 단선이 방지되고 수율이 개선되는 액정표시장치용 어레이기판의 제조방법을 제공하는데 그 목적이 있다.The present invention provides a method of manufacturing an array substrate for a liquid crystal display device in which disconnection of a data line is prevented and yield is improved by forming an auxiliary data line made of the same layer and the same material as the pixel electrode and in contact with the data line It has its purpose.

또한, 본 발명은, 포토마스크의 설계를 변경하여 화소전극 형성 시 보조 데이터배선이 형성되도록 함으로써, 제조비용 증가 없이 제조수율이 개선되는 액정표시장치용 어레이기판의 제조방법을 제공하는데 다른 목적이 있다.
Another object of the present invention is to provide a manufacturing method of an array substrate for a liquid crystal display device in which the design of a photomask is changed to form an auxiliary data line at the time of forming the pixel electrode, thereby improving the manufacturing yield without increasing the manufacturing cost .

상기의 목적을 달성하기 위하여, 본 발명은, 기판과; 상기 기판 상부에 형성되며 서로 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되고 상기 화소영역에 형성되는 화소전극과; 상기 데이터배선에 접촉하며 상기 화소전극과 동일층, 동일물질로 형성되는 보조 데이터배선과; 상기 화소전극과 수직으로 이격되며 상기 화소전극에 대응되는 다수의 개구부를 갖는 공통전극을 포함하는 액정표시장치용 어레이기판을 제공한다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a substrate; A gate wiring and a data wiring formed on the substrate and defining a pixel region crossing each other; A thin film transistor connected to the gate wiring and the data wiring; A pixel electrode connected to the thin film transistor and formed in the pixel region; An auxiliary data line formed in the same layer and the same material as the pixel electrode in contact with the data line; And a common electrode spaced vertically from the pixel electrode and having a plurality of openings corresponding to the pixel electrodes.

여기서, 상기 보조 데이터배선은 상기 데이터배선 상부 또는 하부에 형성되며, 상기 화소영역에 독립적인 섬 형태로 형성될 수 있다. Here, the auxiliary data line may be formed in the upper or lower portion of the data line, and may be formed in an independent island shape in the pixel region.

그리고, 상기 화소전극과 상기 보조 데이터배선은 투명도전성 물질로 이루어지고, 상기 데이터배선은 금속 물질로 이루어지며, 상기 보조 데이터배선과 상기 데이터배선은 전면적으로 접촉할 수 있다.The pixel electrode and the auxiliary data line may be made of a transparent conductive material, the data line may be made of a metal material, and the auxiliary data line and the data line may be entirely in contact with each other.

또한, 상기 박막트랜지스터는, 상기 게이트배선에 연결되는 게이트전극과, 상기 게이트전극 상부의 게이트 절연층과, 상기 게이트전극에 대응되는 상기 게이트 절연층 상부의 반도체층과, 상기 반도체층 상부에 서로 이격하는 소스전극 및 드레인전극을 포함하고, 상기 소스전극은 상기 데이터배선에 연결되고, 상기 드레인전극은 상기 화소전극에 직접 접촉할 수 있다. The thin film transistor may further include a gate electrode connected to the gate wiring, a gate insulating layer over the gate electrode, a semiconductor layer over the gate insulating layer corresponding to the gate electrode, Wherein the source electrode is connected to the data line, and the drain electrode is in direct contact with the pixel electrode.

그리고, 상기 액정표시장치용 어레이기판은 상기 화소전극과 상기 공통전극 사이의 보호층을 더 포함할 수 있다.The array substrate for a liquid crystal display may further include a protective layer between the pixel electrode and the common electrode.

한편, 본 발명은, 기판 상부에 서로 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선을 형성하는 단계와; 상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터에 연결되는 화소전극과 상기 데이터배선에 접촉하는 보조 데이터배선을 형성하는 단계와; 상기 화소전극과 수직으로 이격되며 상기 화소전극에 대응되는 다수의 개구부를 갖는 공통전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a gate wiring and a data wiring on a substrate, Forming a thin film transistor connected to the gate wiring and the data wiring; Forming a pixel electrode connected to the thin film transistor and an auxiliary data line in contact with the data line; And forming a common electrode spaced apart from the pixel electrode and having a plurality of openings corresponding to the pixel electrodes.

여기서, 상기 보조 데이터배선을 형성한 후, 상기 데이터배선은 상기 보조 데이터배선 상부에 상기 보조 데이터배선과 전면적으로 접촉하도록 형성할 수 있다.Here, after forming the auxiliary data line, the data line may be formed on the auxiliary data line so as to entirely contact the auxiliary data line.

또는, 상기 데이터배선을 형성한 후, 상기 보조 데이터배선은 상기 데이터배선 상부에 상기 데이터배선과 전면적으로 접촉하도록 형성할 수 있다. Alternatively, after forming the data line, the auxiliary data line may be formed over the data line so as to be in full contact with the data line.

그리고, 상기 박막트랜지스터를 형성하는 단계는, 상기 기판 상부에 상기 게이트배선에 연결되는 게이트전극을 형성하는 단계와; 상기 게이트전극 상부에 게이트 절연층을 형성하는 단계와; 상기 게이트전극에 대응되는 상기 게이트 절연층 상부에 반도체층을 형성하는 단계와; 상기 반도체층 상부에 서로 이격하는 소스전극 및 드레인전극을 형성하는 단계를 포함하고, 상기 소스전극은 상기 데이터배선에 연결되고, 상기 드레인전극은 상기 화소전극에 직접 접촉할 수 있다. The forming of the thin film transistor may include forming a gate electrode connected to the gate wiring on the substrate; Forming a gate insulating layer on the gate electrode; Forming a semiconductor layer on the gate insulating layer corresponding to the gate electrode; And forming a source electrode and a drain electrode spaced apart from each other on the semiconductor layer, wherein the source electrode is connected to the data line, and the drain electrode is in direct contact with the pixel electrode.

또한, 상기 액정표시장치용 어레이기판의 제조방법은 상기 화소전극과 상기 공통전극 사이의 보호층을 형성하는 단계를 더 포함할 수 있다.
In addition, the manufacturing method of the array substrate for a liquid crystal display may further include forming a protective layer between the pixel electrode and the common electrode.

본 발명에 따른 액정표시장치용 어레이기판의 제조방법에서는, 화소전극과 동일층, 동일물질로 이루어지며 데이터배선과 접촉하는 보조 데이터배선을 형성함으로써, 데이터배선의 단선을 방지하고 어레이기판 및 액정표시장치의 제조수율을 개선할 수 있다. In the method of manufacturing an array substrate for a liquid crystal display according to the present invention, an auxiliary data line made of the same material and the same material as the pixel electrode and in contact with the data line is formed, thereby preventing disconnection of the data line, The manufacturing yield of the device can be improved.

또한, 포토마스크의 설계를 변경하여 화소전극과 동시에 보조 데이터배선이 형성되도록 함으로써, 제조비용 증가 없이 어레이기판 및 액정표시장치의 제조수율을 개선할 수 있다.
In addition, by designing the photomask to form the auxiliary data lines simultaneously with the pixel electrodes, the manufacturing yield of the array substrate and the liquid crystal display device can be improved without increasing the manufacturing cost.

도 1은 종래의 FFS 모드 액정표시장치용 어레이기판의 단면도.
도 2는 도 1의 절단선 II-II에 따른 단면도.
도 3a는 종래의 FFS 모드 액정표시장치용 어레이기판의 표시부의 데이터배선의 불량을 도시한 도 1의 절단선 IIIa-IIIa에 따른 도면.
도 3b는 종래의 FFS 모드 액정표시장치용 어레이기판의 비표시부의 데이터배선의 불량을 도시한 도 1의 절단선 IIIb-IIIb에 따른 도면
도 4는 본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 단면도.
도 5는 도 4의 절단선 V-V에 따른 단면도.
도 6a은 본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도 5의 절단선 VIa-VIa에 따른 단면도.
도 6b는 본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 비표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도 5의 절단선 VIb-VIb에 따른 단면도.
도 7a 내지 도 7e는 본 발명의 제1실시예에 따른 액정표시장치용 어레이기판의 제조공정을 도시한 도면.
도 8은 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 단면도.
도 9는 도 8의 절단선 IX-IX에 따른 단면도.
도 10a는 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도 8의 절단선 Xa-Xa에 따른 단면도.
도 10b는 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 비표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도 8의 절단선 Xb-Xb에 따른 단면도.1 is a sectional view of an array substrate for a conventional FFS mode liquid crystal display device.
Fig. 2 is a cross-sectional view taken along line II-II in Fig. 1; Fig.
FIG. 3A is a view taken along a line IIIa-IIIa in FIG. 1 showing a defective data line in a display portion of an array substrate for a conventional FFS mode liquid crystal display; FIG.
FIG. 3B is a cross-sectional view taken along the line IIIb-IIIb in FIG. 1 showing the defect of the data line in the non-display portion of the array substrate for the conventional FFS mode liquid crystal display
4 is a sectional view of an array substrate for an FFS mode liquid crystal display according to a first embodiment of the present invention.
5 is a sectional view taken along line VV in Fig.
FIG. 6A is a cross-sectional view taken along line VIa-VIa of FIG. 5, showing the connection of the data line of the display portion of the array substrate for the FFS mode liquid crystal display device according to the first embodiment of the present invention by an auxiliary data line;
FIG. 6B is a cross-sectional view taken along line VI-VIb of FIG. 5 showing the connection of the data line of the non-display portion of the array substrate for the FFS mode liquid crystal display according to the first embodiment of the present invention by an auxiliary data line;
7A to 7E are diagrams showing a manufacturing process of an array substrate for a liquid crystal display according to the first embodiment of the present invention.
8 is a cross-sectional view of an array substrate for an FFS mode liquid crystal display according to a second embodiment of the present invention.
9 is a cross-sectional view taken along the section line IX-IX of Fig. 8;
FIG. 10A is a cross-sectional view taken along the line Xa-Xa in FIG. 8 showing the connection of the data line of the display portion of the array substrate for the FFS mode liquid crystal display according to the second embodiment of the present invention by an auxiliary data line;
FIG. 10B is a cross-sectional view taken along line Xb-Xb in FIG. 8 showing the connection of the data line of the non-display portion of the array substrate for the FFS mode liquid crystal display device according to the second embodiment of the present invention by an auxiliary data line;

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 4는 본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 단면도이고, 도 5는 도 4의 절단선 V-V에 따른 단면도이다. 4 is a cross-sectional view of an array substrate for an FFS mode liquid crystal display according to a first embodiment of the present invention, and Fig. 5 is a cross-sectional view taken along a line V-V in Fig.

도 4 및 도 5에 도시한 바와 같이, 기판(110)은, 다수의 화소영역(P)을 포함하는 표시부(미도시)와, 표시부를 둘러싸며 게이트신호 및 데이터신호를 전달하는 링크배선(146)과 게이트패드 및 데이터패드(142, 144)가 형성되는 비표시부(미도시)를 포함한다. 4 and 5, the substrate 110 includes a display portion (not shown) including a plurality of pixel regions P, a link wiring 146 for transmitting a gate signal and a data signal surrounding the display portion And a non-display portion (not shown) in which gate pads and data pads 142 and 144 are formed.

표시부의 기판(110) 상부에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(120) 및 데이터배선(134)과, 게이트배선(120) 및 데이터배선(134)에 연결되는 박막트랜지스터(T)와, 화소영역(P)에 대응되고 박막트랜지스터(T)에 연결되는 화소전극(128)과, 화소전극(128)과 수직으로 이격되며 화소전극(128)에 대응되는 다수의 개구부(140)를 갖는 공통전극(138)이 형성된다.A gate wiring 120 and a data wiring 134 which define pixel regions P and intersect with each other and a thin film transistor (not shown) connected to the gate wiring 120 and the data wiring 134 are formed on the substrate 110 of the display portion A pixel electrode 128 corresponding to the pixel region P and connected to the thin film transistor T and a plurality of openings 140 spaced vertically from the pixel electrode 128 and corresponding to the pixel electrode 128, Are formed on the common electrode 138. [

그리고, 표시부 및 비표시부의 데이터배선(134) 하부에는 보조 데이터배선(135)이 형성되고, 비표시부의 데이터패드(144) 하부에는 보조 데이터패드(145)가 형성된다. An auxiliary data line 135 is formed below the data line 134 of the display unit and a non-display unit and an auxiliary data pad 145 is formed below the data pad 144 of the non-display unit.

구체적으로, 기판(110) 상부에는 게이트배선(120)과, 게이트배선(120)에 연결되는 게이트전극(122)과, 게이트배선(120)의 끝단에 연결되는 게이트패드(142)와, 게이트신호 및 데이터신호를 전달하는 링크배선(146)이 형성되고, 게이트배선(120), 게이트전극(122), 게이트패드(142) 및 링크배선(146) 상부의 기판(110) 전면에는 게이트 절연층(124)이 형성된다. Specifically, a gate wiring 120, a gate electrode 122 connected to the gate wiring 120, a gate pad 142 connected to an end of the gate wiring 120, And a link wiring 146 for transferring a data signal are formed on the surface of the substrate 110 on the gate wiring 120, the gate electrode 122, the gate pad 142, 124 are formed.

게이트배선(120), 게이트전극(122), 게이트패드(142) 및 링크배선(146)은 알루미늄 또는 알루미늄 합금과 같은 도전성 금속물질로 이루어지고, 게이트 절연층(124)은 실리콘 산화막(silicon oxide: SiO2) 또는 실리콘 질화막(silicon nitride: SiNx)과 같은 무기 절연물질로 이루어질 수 있다. The gate wiring 120, the gate electrode 122, the gate pad 142 and the link wiring 146 are made of a conductive metal material such as aluminum or an aluminum alloy. The gate insulating layer 124 is made of a silicon oxide SiO2) or a silicon nitride (SiNx).

게이트전극(122)에 대응되는 게이트 절연층(124) 상부에는 반도체층(126)이 형성되고, 화소영역(P)에 대응되는 게이트 절연층(124) 상부에는 화소전극(128)이 형성된다.A semiconductor layer 126 is formed on the gate insulating layer 124 corresponding to the gate electrode 122 and a pixel electrode 128 is formed on the gate insulating layer 124 corresponding to the pixel region P.

그리고, 화소영역(P)의 가장자리에 대응되는 게이트 절연층(124) 상부와 비표시부의 게이트 절연층(124) 상부에는 각각 화소전극(128)과 동일층, 동일물질로 이루어지는 보조 데이터배선(135)과 보조 데이터패드(145)가 형성된다. A portion of the gate insulating layer 124 corresponding to the edge of the pixel region P and an upper portion of the gate insulating layer 124 of the non-display portion correspond to the auxiliary data lines 135 And an auxiliary data pad 145 are formed.

보조 데이터배선(135)은 반도체층(126)과 접촉되지 않도록 반도체층(126)으로부터 이격되어 형성되는데, 실질적으로는 게이트배선(120) 및 게이트전극(122)과 중첩되지 않도록 각 화소영역(P)에 독립적인 섬 형태로 형성함으로써 반도체층(126)과의 접촉을 방지할 수 있다. The auxiliary data line 135 is spaced apart from the semiconductor layer 126 so as not to be in contact with the semiconductor layer 126. The auxiliary data lines 135 are formed in the pixel regions P The contact with the semiconductor layer 126 can be prevented.

도시하지는 않았지만, 반도체층(126)은, 순수 실리콘으로 이루어지는 액티브층과, 액티브층 상부에 서로 이격되며 불순물 실리콘으로 이루어지는 오믹콘택층을 포함한다.Although not shown, the semiconductor layer 126 includes an active layer made of pure silicon and an ohmic contact layer that is spaced apart from the active layer and made of impurity silicon.

그리고, 화소전극(128)과 보조 데이터배선(135) 및 보조 데이터패드(145)는, 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있으며, 동일한 포토마스크를 이용하여 동시에 형성될 수 있다. The pixel electrode 128 and the auxiliary data line 135 and the auxiliary data pad 145 may be formed of indium-tin-oxide (ITO) or indium-zinc-oxide IZO), and they may be simultaneously formed using the same photomask.

반도체층(126) 상부에는 서로 이격되는 소스전극(130) 및 드레인전극(132)이 형성되고, 보조 데이터배선(135) 상부에는 게이트배선(120)과 교차하여 화소영역(P)을 정의하는 데이터배선(134)이 형성되고, 비표시부의 보조 데이터패드(145) 상부에는 데이터배선(134) 끝단에 연결되는 데이터패드(144)가 형성된다. A source electrode 130 and a drain electrode 132 which are spaced apart from each other are formed on the semiconductor layer 126. Data defining the pixel region P is formed on the auxiliary data line 135 and crosses the gate line 120, And a data pad 144 connected to the end of the data line 134 is formed on the auxiliary data pad 145 of the non-display portion.

소스전극(130), 드레인전극(132), 데이터배선(134) 및 데이터패드(144)는 알루미늄 또는 알루미늄 합금과 같은 도전성 금속물질로 이루어질 수 있다.The source electrode 130, the drain electrode 132, the data line 134, and the data pad 144 may be made of a conductive metal material such as aluminum or an aluminum alloy.

데이터배선(134)은 보조 데이터배선(135) 상부에서 보조 데이터배선(135)과 전면적으로 접촉하여 형성되는데, 도 4 및 도 5에서는 데이터배선(134)의 폭을 보조 데이터배선(135)의 폭보다 크게 형성함으로써, 데이터배선(134)이 보조 데이터배선(135)을 완전히 감싸는 형태로 데이터배선(134) 및 보조 데이터배선(135)을 형성하였으나, 다른 실시예에서는 데이터배선(134)의 폭과 보조 데이터배선(135)의 폭을 동일하게 형성하거나, 데이터배선(134)의 폭을 보조 데이터배선(135)의 폭보다 작게 형성할 수도 있다. 4 and 5, the width of the data line 134 is set to be equal to the width of the auxiliary data line 135. In this case, The data lines 134 and the auxiliary data lines 135 are formed in such a manner that the data lines 134 entirely surround the auxiliary data lines 135. In another embodiment, The width of the auxiliary data lines 135 may be the same or the width of the data lines 134 may be smaller than the width of the auxiliary data lines 135. [

소스전극(130)은 데이터배선(134)에 연결되고, 드레인전극(132)은 화소영역(P)으로 연장되어 화소전극(128)과 접촉하는데, 반도체층(126)에 대한 보조 데이터배선(135)의 영향을 방지하기 위하여 소스전극(130) 및 드레인전극(132) 하부에는 보조 데이터배선(135)이 형성되지 않도록 할 수 있다. The source electrode 130 is connected to the data line 134 and the drain electrode 132 extends to the pixel region P and contacts the pixel electrode 128. The auxiliary data line 135 for the semiconductor layer 126 The auxiliary data line 135 may not be formed under the source electrode 130 and the drain electrode 132 to prevent the influence of the auxiliary data line 135. [

여기서, 게이트전극(122), 반도체층(126), 소스전극(130) 및 드레인전극(132)은 박막트랜지스터(T)를 이룬다.Here, the gate electrode 122, the semiconductor layer 126, the source electrode 130, and the drain electrode 132 constitute a thin film transistor T.

박막트랜지스터(T)와 화소전극(128) 상부의 기판(110) 전면에는 보호층(136)이 형성되고, 보호층(136) 상부의 기판(110) 전면에는 공통전극(138)이 형성된다. A protective layer 136 is formed on the entire surface of the substrate 110 above the thin film transistor T and the pixel electrode 128 and a common electrode 138 is formed on the entire surface of the substrate 110 above the protective layer 136.

보호층(136)은 실리콘 산화막(silicon oxide: SiO2) 또는 실리콘 질화막(silicon nitride: SiNx)과 같은 무기 절연물질이나 벤조사이클로부텐(benzocyclobutene) 또는 아크릴 수지(acrylic resin)과 같은 유기절연물질로 이루어질 수 있으며, 공통전극(138)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있다. The protective layer 136 may be formed of an inorganic insulating material such as a silicon oxide (SiO 2) or a silicon nitride (SiN x) or an organic insulating material such as benzocyclobutene or acrylic resin. And the common electrode 138 may be formed of a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

화소영역(P)의 화소전극(128)에 대응되는 공통전극(138)에는 하부의 보호층(136)을 노출하는 다수의 개구부(140)가 형성된다. The common electrode 138 corresponding to the pixel electrode 128 of the pixel region P is formed with a plurality of openings 140 exposing the lower protective layer 136.

도시하지는 않았지만, 공통전극(138)이 형성된 어레이기판과 마주보며 이격되도록 블랙매트릭스 및 컬러필터층이 형성된 컬러필터기판이 배치되고, 어레이기판 및 컬러필터기판 사이에 액정층을 형성함으로써, 액정표시장치가 완성된다. Although not shown, a color filter substrate on which a black matrix and a color filter layer are formed is disposed so as to be spaced apart from the array substrate on which the common electrode 138 is formed, and a liquid crystal layer is formed between the array substrate and the color filter substrate, Is completed.

이러한 액정표시장치의 동작을 간단히 설명하면, 게이트배선(120)을 통하여 게이트전극(122)에 인가되는 고전위 게이트전압(gate high voltage)에 의하여 박막트랜지스터(T)가 턴-온(turn-on) 되면, 데이터배선(134)을 통하여 소스전극(130)에 인가되는 데이터전압이 드레인전극(132)에 전달되어 화소전극(128)에 인가된다. The operation of the liquid crystal display apparatus will be briefly described. The thin film transistor T is turned on by a high gate voltage applied to the gate electrode 122 through the gate line 120 The data voltage applied to the source electrode 130 through the data line 134 is transferred to the drain electrode 132 and applied to the pixel electrode 128. [

화소전극(128)에 인가된 데이터전압과 공통전극(138)에 인가된 공통전압에 의하여 화소전극(128)과 공통전극(138) 사이에 전기장이 생성되는데, 이 전기장은 공통전극(138)의 다수의 개구부(140)를 수직으로 통과하는 성분(fringe field)을 포함하며 이 성분에 의하여 공통전극(138) 상부의 액정층(미도시)이 구동되어 영상이 표시된다.
An electric field is generated between the pixel electrode 128 and the common electrode 138 by the data voltage applied to the pixel electrode 128 and the common voltage applied to the common electrode 138, And a fringe field passing through the plurality of openings 140. The liquid crystal layer (not shown) above the common electrode 138 is driven by the component to display an image.

본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판에서는, 데이터배선(134) 하부의 보조 데이터배선(135)에 의하여 데이터배선(134) 형성 시 발생할 수 있는 단선(open)과 같은 불량이 방지되는데, 이를 도면을 참조하여 설명한다. In the array substrate for the FFS mode liquid crystal display according to the first embodiment of the present invention, the same as the open that may occur when the data line 134 is formed by the auxiliary data line 135 under the data line 134 Defects are prevented, which will be described with reference to the drawings.

도 6a 및 도 6b는 본 발명의 제1실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 표시부 및 비표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도면으로, 각각 도 5의 절단선 VIa-VIa 및 VIb-VIb에 따른 단면도이다. 6A and 6B are diagrams showing the connection of the data lines of the display portion and the non-display portion of the array substrate for the FFS mode liquid crystal display according to the first embodiment of the present invention, Sectional views taken along the cutting lines VIa-VIa and VIb-VIb.

도 6a에 도시한 바와 같이, 기판(110) 상부에 게이트 절연층(124)을 형성하고, 게이트 절연층(124) 상부에 투명도전성 물질의 보조 데이터배선(135)을 형성한다. A gate insulating layer 124 is formed on the substrate 110 and an auxiliary data line 135 of a transparent conductive material is formed on the gate insulating layer 124 as shown in FIG.

그리고, 보조 데이터배선(135) 상부에 금속층(미도시)을 형성한 후, 노광 식각 공정을 통하여 데이터배선(134)을 형성한다. After a metal layer (not shown) is formed on the auxiliary data line 135, the data line 134 is formed through the exposure and etching process.

이 때, 표시부의 금속층 상부에 이물 등이 존재할 수 있으며, 그 결과 노광 식각 공정에 의하여 데이터배선(134)의 일부가 제거되는 단선 불량이 발생할 수 있다. At this time, foreign matter may be present on the upper surface of the metal layer of the display portion, and as a result, a disconnection defect may occur where a part of the data wiring 134 is removed by the exposure and etching process.

그러나, 단선된 데이터배선(134) 하부에는 데이터배선(134)과 접촉하는 보조 데이터배선(135)이 형성되어 있으므로, 데이터배선(134)으로 인가되는 데이터전압이 보조 데이터배선(135)을 통하여 단선된 부분 이후의 화소영역(P)의 화소전극(128)에 전달되어 정상적으로 영상을 표시할 수 있다.However, since the auxiliary data line 135 is formed under the disconnected data line 134 in contact with the data line 134, the data voltage applied to the data line 134 is disconnected through the auxiliary data line 135, To the pixel electrode 128 of the pixel region P after the portion where the pixel is formed.

또한, 도 6b에 도시한 바와 같이, 비표시부에서는, 기판(110) 상부에 링크배선(146)을 형성하고, 링크배선(146) 상부에 게이트 절연층(124)을 형성한다.6B, in the non-display portion, the link wiring 146 is formed on the substrate 110, and the gate insulating layer 124 is formed on the link wiring 146. Next, as shown in FIG.

그리고, 게이트 절연층(124) 상부에 링크배선(146)과 교차하는 투명도전성 물질의 보조 데이터배선(135) 및 보조 데이터패드(145)을 형성하고, 보조 데이터배선(135) 및 보조 데이터패드(145) 상부에 각각 데이터배선(134) 및 데이터패드(144)를 형성한다. An auxiliary data line 135 and an auxiliary data pad 145 of a transparent conductive material intersecting the link line 146 are formed on the gate insulating layer 124 and an auxiliary data line 135 and an auxiliary data pad The data lines 134 and the data pads 144 are formed on the upper surfaces of the data lines 134 and 145, respectively.

이때, 게이트 절연층(124) 하부의 링크배선(146)에 의한 단차부에 의하여 데이터배선(134)의 일부가 정상적으로 형성되지 못하고 제거되는 단선 불량이 발생할 수 있다.At this time, due to a stepped portion formed by the link wiring 146 under the gate insulating layer 124, a part of the data wiring 134 may not be normally formed and may be disconnected.

그러나, 단선된 데이터배선(134) 하부에는 데이터배선(134)과 접촉하는 보조 데이터배선(135)이 형성되어 있으므로, 데이터배선(134)으로 인가되는 데이터전압이 보조 데이터배선(135)을 통하여 단선된 부분 이후의 화소영역(P)의 화소전극(128)에 전달되어 정상적으로 영상을 표시할 수 있다.However, since the auxiliary data line 135 is formed under the disconnected data line 134 in contact with the data line 134, the data voltage applied to the data line 134 is disconnected through the auxiliary data line 135, To the pixel electrode 128 of the pixel region P after the portion where the pixel is formed.

물론, 데이터배선(134)의 단선 불량이 발생한 부분과 동일한 부분에서 보조 데이터배선(135)의 불량이 발생할 수도 있지만, 데이터배선(134) 및 보조 데이터배선(135)은 서로 다른 노광 식각 공정을 통하여 형성되므로, 동일한 부분에서 불량이 발생할 확률은 실질적으로 0이 된다고 할 수 있다.It is to be understood that failure of the auxiliary data line 135 may occur at the same portion as the portion where the disconnection of the data line 134 has occurred but the data line 134 and the auxiliary data line 135 may be formed through different exposure etch processes It can be said that the probability of occurrence of defects in the same portion is substantially zero.

따라서, 본 발명의 제1실시예에 따른 액정표시장치용 어레이기판에서는, 데이터배선(134)에 전면적으로 접촉하고 화소전극(128)과 동일물질, 동일층으로 형성되는 보조 데이터배선(135)에 의하여 데이터배선(134)의 단선 불량이 방지되고 어레이기판의 제조수율이 개선된다.
Therefore, in the array substrate for a liquid crystal display according to the first embodiment of the present invention, in the auxiliary data line 135 which is entirely in contact with the data line 134 and formed of the same material and the same layer as the pixel electrode 128 Defective disconnection of the data wiring 134 is prevented and the manufacturing yield of the array substrate is improved.

이러한 어레이기판의 제조공정을 도면을 참조하여 설명한다. A manufacturing process of such an array substrate will be described with reference to the drawings.

도 7a 내지 도 7e는 본 발명의 제1실시예에 따른 액정표시장치용 어레이기판의 제조공정을 도시한 도면이다.7A to 7E are diagrams showing a manufacturing process of an array substrate for a liquid crystal display according to the first embodiment of the present invention.

도 7a에 도시한 바와 같이, 기판(110) 상부에 금속 물질층(미도시)을 형성한 후, 노광 식각 공정에 의하여 게이트배선(도 4의 120), 게이트전극(122), 게이트패드(도 4의 144) 및 링크배선(도 4의 146)을 형성한다.7A, a metal material layer (not shown) is formed on the substrate 110, and then a gate wiring (120 in FIG. 4), a gate electrode 122, a gate pad 4 144) and a link wiring (146 in Fig. 4).

그리고, 게이트배선(120), 게이트전극(122), 게이트패드(144) 및 링크배선(146) 상부에 게이트 절연층(124)을 형성한다.A gate insulating layer 124 is formed on the gate wiring 120, the gate electrode 122, the gate pad 144, and the link wiring 146.

도 7b에 도시한 바와 같이, 게이트 절연층(124) 상부에 반도체 물질층(미도시)을 형성한 후, 노광 식각 공정에 의하여 반도체층(126)을 형성한다. As shown in FIG. 7B, a semiconductor material layer (not shown) is formed on the gate insulating layer 124, and then a semiconductor layer 126 is formed by an exposure and etching process.

이때, 반도체층(126)은 순수 실리콘의 액티브층과 불순물 실리콘의 오믹콘택패턴을 포함할 수 있다.At this time, the semiconductor layer 126 may include an ohmic contact pattern of an impurity silicon and an active layer of pure silicon.

도 7c에 도시한 바와 같이, 게이트 절연층(124) 상부에 투명도전 물질층(미도시)을 형성한 후, 노광 식각 공정에 의하여 화소전극(128), 보조 데이터배선(135) 및 보조 데이터패드(도 4의 145)를 형성한다.7C, a transparent conductive material layer (not shown) is formed on the gate insulating layer 124, and then a pixel electrode 128, an auxiliary data line 135, and an auxiliary data pad (145 in Fig. 4).

도 7d에 도시한 바와 같이, 반도체층(126), 화소전극(128), 보조 데이터배선(135) 및 보조 데이터패드(145) 상부에 금속 물질층(미도시)을 형성한 후, 노광 식각 공정에 의하여 소스전극(130), 드레인전극(132), 데이터배선(134) 및 데이터패드(도 4의 144)를 형성한다.A metal material layer (not shown) is formed on the semiconductor layer 126, the pixel electrode 128, the auxiliary data line 135, and the auxiliary data pad 145 as shown in FIG. 7D, A source electrode 130, a drain electrode 132, a data line 134, and a data pad (144 in FIG.

이때, 소스전극(145) 및 드레인전극(132)은 서로 이격되어 반도체층(126)에 접촉하도록 형성될 수 있으며, 형성된 소스전극(145) 및 드레인전극(132)을 식각 마스크로 이용하여 오믹콘택패턴을 식각함으로써, 반도체층(126)의 액티브층 상부에 서로 이격되는 오믹 콘택층을 형성할 수 있다.The source electrode 145 and the drain electrode 132 may be spaced apart from each other to be in contact with the semiconductor layer 126. The source electrode 145 and the drain electrode 132 may be formed as an etch mask, By etching the pattern, an ohmic contact layer that is spaced apart from the active layer of the semiconductor layer 126 can be formed.

여기서, 데이터배선(134) 및 데이터패드(144)는 각각 보조 데이터배선(135) 및 보조 데이터패드(145)를 덮으면서 전면적으로 접촉하도록 형성될 수 있다.Here, the data line 134 and the data pad 144 may be formed so as to be in full contact with each other while covering the auxiliary data line 135 and the auxiliary data pad 145, respectively.

도 7e에 도시한 바와 같이, 노출된 반도체층(126) 및 화소전극(128)과 소스전극(130), 드레인전극(132), 데이터배선(134) 및 데이터패드(144) 상부에 보호층(136)을 형성하고, 보호층(136) 상부에 투명도전 물질층(미도시)을 형성한 후, 노광 식각 공정에 의하여 공통전극(138)을 형성함으로써 어레이기판을 완성한다.A protection layer (not shown) is formed on the exposed semiconductor layer 126 and the pixel electrode 128 and the source electrode 130, the drain electrode 132, the data line 134, and the data pad 144 136 are formed on the passivation layer 136, a transparent conductive material layer (not shown) is formed on the passivation layer 136, and the common electrode 138 is formed by an exposure and etching process.

공통전극(138)은 기판(110) 전면에 형성될 수 있으며, 각 화소영역(P)의 화소전극(128)에 대응되는 다수의 개구부(140)를 포함한다. The common electrode 138 may be formed on the entire surface of the substrate 110 and includes a plurality of openings 140 corresponding to the pixel electrodes 128 of each pixel region P. [

이러한 공통전극(138)은 비표시부에 형성된 공통전극 패드(미도시)에 연결될 수 있으며, 공통전극(138)에는 공통전극 패드를 통하여 공통전압이 인가될 수 있다. The common electrode 138 may be connected to a common electrode pad (not shown) formed on the non-display portion, and a common voltage may be applied to the common electrode 138 through the common electrode pad.

도시하지는 않았지만, 이후, 어레이기판과 마주보며 이격되도록 컬러필터기판을 배치하고, 어레이기판 및 컬러필터기판 사이에 액정층을 형성함으로써, 액정표시장치를 완성한다.
Although not shown, a liquid crystal display is completed by disposing a color filter substrate so as to be spaced apart from the array substrate and forming a liquid crystal layer between the array substrate and the color filter substrate.

한편, 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판을 도면을 참조하여 설명한다. An array substrate for an FFS mode liquid crystal display according to a second embodiment of the present invention will be described with reference to the drawings.

도 8은 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 단면도이고, 도 9는 도 8의 절단선 IX-IX에 따른 단면도이다. FIG. 8 is a cross-sectional view of an array substrate for an FFS mode liquid crystal display according to a second embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along a line IX-IX in FIG.

도 8 및 도 9에 도시한 바와 같이, 기판(210)은, 다수의 화소영역(P)을 포함하는 표시부(미도시)와, 표시부를 둘러싸며 게이트신호 및 데이터신호를 전달하는 링크배선(246)과 게이트패드 및 데이터패드(242, 244)가 형성되는 비표시부(미도시)를 포함한다. 8 and 9, the substrate 210 includes a display section (not shown) including a plurality of pixel regions P, a link wiring 246 surrounding the display section and transmitting gate signals and data signals And a non-display portion (not shown) in which gate pads and data pads 242 and 244 are formed.

표시부의 기판(210) 상부에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(220) 및 데이터배선(234)과, 게이트배선(220) 및 데이터배선(234)에 연결되는 박막트랜지스터(T)와, 화소영역(P)에 대응되고 박막트랜지스터(T)에 연결되는 화소전극(228)과, 화소전극(228)과 수직으로 이격되며 화소전극(228)에 대응되는 다수의 개구부(240)를 갖는 공통전극(238)이 형성된다.A gate wiring 220 and a data wiring 234 which define the pixel region P and intersect with each other and a thin film transistor (not shown) connected to the gate wiring 220 and the data wiring 234 are formed on the substrate 210 of the display portion A pixel electrode 228 corresponding to the pixel region P and connected to the thin film transistor T and a plurality of openings 240 spaced vertically from the pixel electrode 228 and corresponding to the pixel electrode 228, Is formed on the common electrode 238. [

그리고, 표시부 및 비표시부의 데이터배선(234) 상부에는 보조 데이터배선(235)이 형성되고, 비표시부의 데이터패드(244) 상부에는 보조 데이터패드(245)가 형성된다. An auxiliary data line 235 is formed on the data line 234 of the display unit and a non-display unit and an auxiliary data pad 245 is formed on the data pad 244 of the non-display unit.

구체적으로, 기판(210) 상부에는 게이트배선(220)과, 게이트배선(220)에 연결되는 게이트전극(222)과, 게이트배선(220)의 끝단에 연결되는 게이트패드(242)와, 게이트신호 및 데이터신호를 전달하는 링크배선(246)이 형성되고, 게이트배선(220), 게이트전극(222), 게이트패드(242) 및 링크배선(246) 상부의 기판(210) 전면에는 게이트 절연층(224)이 형성된다. Specifically, a gate wiring 220, a gate electrode 222 connected to the gate wiring 220, a gate pad 242 connected to an end of the gate wiring 220, A gate wiring 222, a gate pad 242 and a wiring line 246 are formed on the front surface of the substrate 210. The gate wiring 220, the gate pad 222, 224 are formed.

게이트배선(220), 게이트전극(222), 게이트패드(242) 및 링크배선(246)은 알루미늄 또는 알루미늄 합금과 같은 도전성 금속물질로 이루어지고, 게이트 절연층(224)은 실리콘 산화막(silicon oxide: SiO2) 또는 실리콘 질화막(silicon nitride: SiNx)과 같은 무기 절연물질로 이루어질 수 있다. The gate wiring 220, the gate electrode 222, the gate pad 242 and the link wiring 246 are made of a conductive metal material such as aluminum or an aluminum alloy. The gate insulating layer 224 is made of a silicon oxide SiO2) or a silicon nitride (SiNx).

게이트전극(222)에 대응되는 게이트 절연층(224) 상부에는 반도체층(226)이 형성되고, 반도체층(226) 상부에는 서로 이격되는 소스전극(230) 및 드레인전극(232)이 형성된다.A semiconductor layer 226 is formed on the gate insulating layer 224 corresponding to the gate electrode 222 and a source electrode 230 and a drain electrode 232 are formed on the semiconductor layer 226.

그리고, 화소영역(P)의 가장자리에 대응되는 게이트 절연층(224) 상부에는 게이트배선(220)과 교차하여 화소영역(P)을 정의하는 데이터배선(234)이 형성되고, 비표시부의 게이트 절연층(224) 상부에는 데이터배선(234) 끝단에 연결되는 데이터패드(244)가 형성된다. A data line 234 which intersects the gate line 220 and defines the pixel region P is formed on the gate insulating layer 224 corresponding to the edge of the pixel region P, A data pad 244 connected to the end of the data line 234 is formed on the layer 224.

여기서, 게이트전극(122), 반도체층(126), 소스전극(130) 및 드레인전극(132)은 박막트랜지스터(T)를 이룬다.Here, the gate electrode 122, the semiconductor layer 126, the source electrode 130, and the drain electrode 132 constitute a thin film transistor T.

도시하지는 않았지만, 반도체층(226)은, 순수 실리콘으로 이루어지는 액티브층과, 액티브층 상부에 서로 이격되며 불순물 실리콘으로 이루어지는 오믹콘택층을 포함할 수 있으며, 소스전극(230), 드레인전극(232), 데이터배선(234) 및 데이터패드(244)는 알루미늄 또는 알루미늄 합금과 같은 도전성 금속물질로 이루어질 수 있다.Although not shown, the semiconductor layer 226 may include an active layer made of pure silicon and an ohmic contact layer spaced apart from the active layer and made of impurity silicon. The source electrode 230, the drain electrode 232, Data lines 234 and data pads 244 may be made of a conductive metal material such as aluminum or an aluminum alloy.

그리고, 화소영역(P)에 대응되는 게이트 절연층(224) 상부에는 화소전극(228)이 형성되고, 데이터배선(234) 상부와 비표시부의 데이터패드(244) 상부에는 각각 화소전극(228)과 동일층, 동일물질로 이루어지는 보조 데이터배선(235)과 보조 데이터패드(245)가 형성된다. A pixel electrode 228 is formed on the gate insulating layer 224 corresponding to the pixel region P and a pixel electrode 228 is formed on the data line 234 and the data pad 244 of the non- An auxiliary data line 235 and an auxiliary data pad 245 of the same layer and the same material are formed.

보조 데이터배선(235)은 반도체층(226)으로부터 이격되어 형성될 수 있는데, 실질적으로는 게이트배선(220) 및 게이트전극(222)과 중첩되지 않도록 각 화소영역(P)에 독립적인 섬 형태로 형성함으로써 반도체층(226)과의 중첩을 방지할 수 있다. The auxiliary data line 235 may be formed spaced apart from the semiconductor layer 226 so that the auxiliary data line 235 may be formed in an island shape independent of each pixel region P so as not to overlap the gate line 220 and the gate electrode 222 It is possible to prevent the semiconductor layer 226 from overlapping with the semiconductor layer 226.

또한, 화소전극(228)과 보조 데이터배선(235) 및 보조 데이터패드(245)는, 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있으며, 동일한 포토마스크를 이용하여 동시에 형성될 수 있다. The pixel electrode 228 and the auxiliary data line 235 and the auxiliary data pad 245 may be formed of indium-tin-oxide (ITO) or indium-zinc-oxide IZO), and they may be simultaneously formed using the same photomask.

보조 데이터배선(235)은 데이터배선(234) 상부에서 데이터배선(234)과 전면적으로 접촉하여 형성되는데, 도 8 및 도 9에서는 데이터배선(234)의 폭을 보조 데이터배선(235)의 폭보다 크게 형성함으로써, 보조 데이터배선(235)이 데이터배선(234) 내부에 배치되는 형태로 데이터배선(234) 및 보조 데이터배선(235)을 형성하였으나, 다른 실시예에서는 데이터배선(234)의 폭과 보조 데이터배선(235)의 폭을 동일하게 형성하거나, 데이터배선(234)의 폭을 보조 데이터배선(235)의 폭보다 작게 형성할 수도 있다. 8 and 9, the width of the data line 234 is larger than the width of the auxiliary data line 235. The width of the data line 234 is larger than the width of the auxiliary data line 235 The data line 234 and the auxiliary data line 235 are formed in such a manner that the auxiliary data line 235 is disposed inside the data line 234, but in other embodiments, the width of the data line 234 The width of the auxiliary data line 235 may be the same or the width of the data line 234 may be smaller than the width of the auxiliary data line 235. [

소스전극(230)은 데이터배선(234)에 연결되고, 드레인전극(232)은 화소영역(P)으로 연장되어 화소전극(28)과 접촉하는데, 반도체층(226)에 대한 보조 데이터배선(235)의 영향을 방지하기 위하여 소스전극(230) 및 드레인전극(232) 상부에는 보조 데이터배선(235)이 형성되지 않도록 할 수 있다. The source electrode 230 is connected to the data line 234 and the drain electrode 232 is extended to the pixel region P and contacts the pixel electrode 28. The auxiliary data line 235 for the semiconductor layer 226 The auxiliary data line 235 may not be formed on the source electrode 230 and the drain electrode 232 to prevent the influence of the auxiliary data line 235 on the source electrode 230 and the drain electrode 232. [

박막트랜지스터(T)와 화소전극(228) 상부의 기판(210) 전면에는 보호층(236)이 형성되고, 보호층(236) 상부의 기판(210) 전면에는 공통전극(238)이 형성된다. A protective layer 236 is formed on the entire surface of the substrate 210 on the thin film transistor T and the pixel electrode 228 and a common electrode 238 is formed on the entire surface of the substrate 210 above the protective layer 236.

보호층(236)은 실리콘 산화막(silicon oxide: SiO2) 또는 실리콘 질화막(silicon nitride: SiNx)과 같은 무기 절연물질이나 벤조사이클로부텐(benzocyclobutene) 또는 아크릴 수지(acrylic resin)과 같은 유기절연물질로 이루어질 수 있으며, 공통전극(238)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(ndium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있다. The protective layer 236 may be formed of an inorganic insulating material such as a silicon oxide (SiO 2) or a silicon nitride (SiN x) or an organic insulating material such as benzocyclobutene or acrylic resin And the common electrode 238 may be made of a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

화소영역(P)의 화소전극(228)에 대응되는 공통전극(238)에는 하부의 보호층(236)을 노출하는 다수의 개구부(240)가 형성된다. A plurality of openings 240 are formed in the common electrode 238 corresponding to the pixel electrode 228 of the pixel region P to expose the lower protective layer 236.

도시하지는 않았지만, 공통전극(238)이 형성된 어레이기판과 마주보며 이격되도록 블랙매트릭스 및 컬러필터층이 형성된 컬러필터기판이 배치되고, 어레이기판 및 컬러필터기판 사이에 액정층을 형성함으로써, 액정표시장치가 완성된다.
Although not shown, a color filter substrate on which a black matrix and a color filter layer are formed is disposed so as to be spaced apart from the array substrate on which the common electrode 238 is formed, and a liquid crystal layer is formed between the array substrate and the color filter substrate, Is completed.

본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판에서는, 데이터배선(234) 상부의 보조 데이터배선(235)에 의하여 데이터배선(234) 형성 시 발생할 수 있는 단선(open)과 불량이 방지되는데, 이를 도면을 참조하여 설명한다. In the array substrate for an FFS mode liquid crystal display according to the second embodiment of the present invention, openings and openings (openings) that may be caused by formation of the data lines 234 by the auxiliary data lines 235 above the data lines 234 Which will be described with reference to the drawings.

도 10a 및 도 10b는 본 발명의 제2실시예에 따른 FFS 모드 액정표시장치용 어레이기판의 표시부 및 비표시부의 데이터배선의 단선 및 보조 데이터배선에 의한 연결을 도시한 도면으로, 각각 도 8의 절단선 Xa-Xa 및 Xb-Xb에 따른 단면도이다. Figs. 10A and 10B are diagrams showing the connection of the data lines of the display unit and the non-display unit of the array substrate for the FFS mode liquid crystal display according to the second embodiment of the present invention, Sectional views taken along the cutting lines Xa-Xa and Xb-Xb.

도 10a에 도시한 바와 같이, 기판(210) 상부에 게이트 절연층(224)을 형성하고, 게이트 절연층(124) 상부에 금속층(미도시)을 형성한 후, 노광 식각 공정을 통하여 데이터배선(234)을 형성한다. 10A, a gate insulating layer 224 is formed on the substrate 210, a metal layer (not shown) is formed on the gate insulating layer 124, and then a data line 234 are formed.

그리고, 데이터배선(234) 상부에 투명도전성 물질층(미도시)을 형성한 후, 노광 식각 공정을 통하여 보조 데이터배선(235)을 형성한다.Then, a transparent conductive material layer (not shown) is formed on the data line 234, and an auxiliary data line 235 is formed through an exposure and etching process.

이 때, 표시부의 금속층 상부에 이물 등이 존재할 수 있으며, 그 결과 노광 식각 공정에 의하여 데이터배선(234)의 일부가 제거되는 단선 불량이 발생할 수 있다. At this time, foreign matter may be present on the upper part of the metal layer of the display portion, and as a result, a disconnection defect may occur in which a part of the data wiring 234 is removed by the exposure and etching process.

그러나, 단선된 데이터배선(234) 상부에는 데이터배선(234)과 접촉하는 보조 데이터배선(235)이 형성되므로, 데이터배선(234)으로 인가되는 데이터전압이 보조 데이터배선(235)을 통하여 단선된 부분 이후의 화소영역(P)의 화소전극(228)에 전달되어 정상적으로 영상을 표시할 수 있다.However, since the auxiliary data line 235 which is in contact with the data line 234 is formed on the disconnected data line 234, the data voltage applied to the data line 234 is disconnected through the auxiliary data line 235 To the pixel electrode 228 of the pixel region P after the pixel portion P to display an image normally.

또한, 도 10b에 도시한 바와 같이, 비표시부에서는, 기판(210) 상부에 링크배선(246)을 형성하고, 링크배선(246) 상부에 게이트 절연층(224)을 형성한다.10B, a link wiring 246 is formed on the substrate 210 and a gate insulating layer 224 is formed on the link wiring 246 in the non-display portion.

그리고, 게이트 절연층(224) 상부에 금속 물질층(미도시)을 형성한 후, 노광 식각 공정을 통하여 링크배선(246)과 교차하는 데이터배선(234)과 데이터배선(234)의 끝단에 연결되는 데이터패드(244)를 형성한다. A metal material layer (not shown) is formed on the gate insulating layer 224 and then connected to the end of the data line 234 and the data line 234 intersecting the link line 246 through the exposure and etching process. Gt; 244 < / RTI >

그리고, 데이터배선(234) 및 데이터패드(244) 상부에 투명도전성 물질층(미도시)을 형성한 후, 노광 식각 공정을 통하여 보조 데이터배선(235) 및 보조 데이터패드(245)를 각각 형성한다. A transparent conductive material layer (not shown) is formed on the data line 234 and the data pad 244, and an auxiliary data line 235 and an auxiliary data pad 245 are formed through an exposure and etching process .

이때, 게이트 절연층(224) 하부의 링크배선(246)에 의한 단차부에 의하여 데이터배선(234)의 일부가 정상적으로 형성되지 못하고 제거되는 단선 불량이 발생할 수 있다.At this time, due to a stepped portion formed by the link wiring 246 under the gate insulating layer 224, a part of the data line 234 may not be normally formed and may be disconnected.

그러나, 단선된 데이터배선(234) 상부에는 데이터배선(234)과 접촉하는 보조 데이터배선(235)이 형성되므로, 데이터배선(234)으로 인가되는 데이터전압이 보조 데이터배선(235)을 통하여 단선된 부분 이후의 화소영역(P)의 화소전극(228)에 전달되어 정상적으로 영상을 표시할 수 있다.However, since the auxiliary data line 235 which is in contact with the data line 234 is formed on the disconnected data line 234, the data voltage applied to the data line 234 is disconnected through the auxiliary data line 235 To the pixel electrode 228 of the pixel region P after the pixel portion P to display an image normally.

물론, 데이터배선(234)의 단선 불량이 발생한 부분과 동일한 부분에서 보조 데이터배선(235)의 불량이 발생할 수도 있지만, 데이터배선(234) 및 보조 데이터배선(235)은 서로 다른 노광 식각 공정을 통하여 형성되므로, 동일한 부분에서 불량이 발생할 확률은 실질적으로 0이 된다고 할 수 있다.Of course, defects of the auxiliary data lines 235 may occur at the same portions as the portions where the disconnection of the data lines 234 occurs. However, the data lines 234 and the auxiliary data lines 235 may be formed through different exposure etch processes It can be said that the probability of occurrence of defects in the same portion is substantially zero.

따라서, 본 발명의 제2실시예에 따른 액정표시장치용 어레이기판에서는, 데이터배선(234)에 전면적으로 접촉하고 화소전극(228)과 동일물질, 동일층으로 형성되는 보조 데이터배선(235)에 의하여 데이터배선(234)의 단선 불량이 방지되고 어레이기판의 제조수율이 개선된다.
Therefore, in the array substrate for a liquid crystal display according to the second embodiment of the present invention, an auxiliary data line 235 which is entirely in contact with the data line 234 and formed of the same material and the same layer as the pixel electrode 228 Thereby preventing the disconnection failure of the data wiring 234 and improving the manufacturing yield of the array substrate.

본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.

110, 210: 기판 120, 220: 게이트배선
134, 234: 데이터배선 135, 235: 보조 데이터배선
T: 박막트랜지스터 128, 228: 화소전극
138, 238: 공통전극110, 210: substrate 120, 220: gate wiring
134, 234: data lines 135, 235: auxiliary data lines
T: thin film transistor 128, 228: pixel electrode
138, 238: common electrode

Claims (10)

표시부와 상기 표시부를 둘러싸는 비표시부를 포함하는 기판과;
상기 기판 상부의 상기 표시부에 형성되며 서로 교차하여 화소영역을 정의하는 게이트배선 및 데이터배선과;
상기 기판 상부의 상기 비표시부에 형성되며 게이트신호 및 데이터신호를 전달하는 링크배선과;
상기 기판 상부의 상기 비표시부에 형성되며 상기 데이터배선의 일단에 연결되는 데이터패드와;
상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터와;
상기 박막트랜지스터에 연결되고 상기 화소영역에 형성되는 화소전극과;
상기 데이터배선에 접촉하며 상기 화소전극과 동일층, 동일물질로 형성되는 보조 데이터배선과;
상기 데이터패드에 접촉하며 상기 화소전극과 동일층, 동일물질로 형성되는 보조 데이터패드와;
상기 화소전극과 수직으로 이격되며 상기 화소전극에 대응되는 다수의 개구부를 갖는 공통전극
을 포함하고,
상기 데이터배선 및 상기 데이터패드는 각각 상기 보조 데이터배선 및 상기 보조 데이터패드 상부에서 상기 보조 데이터배선 및 상기 보조 데이터패드에 전면적으로 직접 접촉하도록 형성되고,
상기 보조 데이터배선은, 상기 보조 데이터패드에 연결되는 제 1 보조 데이터배선과, 상기 보조 데이터패드에 연결되지 않는 제 2 보조 데이터배선을 포함하고,
상기 제 1 보조 데이터배선은 상기 링크배선 상부에 배치되어 상기 링크배선과 교차하고, 상기 제 2 보조 데이터배선은 상기 게이트배선 상부에 배치되지 않아서 상기 게이트배선과 교차하지 않고,
상기 보조 데이터배선의 단부는 상기 데이터배선 내측에 배치되고, 상기 보조 데이터패드의 단부는 상기 데이터패드 내측에 배치되는 액정표시장치용 어레이기판.
A substrate including a display portion and a non-display portion surrounding the display portion;
A gate wiring and a data wiring formed on the display portion on the substrate and crossing each other to define a pixel region;
A link wiring formed on the non-display portion on the substrate and transmitting a gate signal and a data signal;
A data pad formed on the non-display portion on the substrate and connected to one end of the data line;
A thin film transistor connected to the gate wiring and the data wiring;
A pixel electrode connected to the thin film transistor and formed in the pixel region;
An auxiliary data line formed in the same layer and the same material as the pixel electrode in contact with the data line;
An auxiliary data pad in contact with the data pad and formed of the same layer and the same material as the pixel electrode;
A plurality of pixel electrodes formed on the substrate,
/ RTI >
Wherein the data line and the data pad are formed to directly contact the auxiliary data line and the auxiliary data pad directly over the auxiliary data line and the auxiliary data pad,
Wherein the auxiliary data line includes a first auxiliary data line connected to the auxiliary data pad and a second auxiliary data line not connected to the auxiliary data pad,
The first auxiliary data line is disposed on the link wiring line and crosses the link line, the second auxiliary data line is not disposed on the gate line and does not cross the gate line,
An end of the auxiliary data line is disposed inside the data line, and an end of the auxiliary data pad is disposed inside the data pad.
제 1 항에 있어서,
상기 보조 데이터배선 및 상기 보조 데이터패드는, 각각 독립적인 섬 형태로 형성되는 액정표시장치용 어레이기판.
The method according to claim 1,
Wherein the auxiliary data line and the auxiliary data pad are formed in independent island shapes.
제 2 항에 있어서,
상기 화소전극, 상기 보조 데이터배선 및 상기 보조 데이터패드는 투명도전성 물질로 이루어지고, 상기 데이터배선 및 상기 데이터패드는 금속 물질로 이루어지며, 상기 보조 데이터배선 및 상기 보조 데이터패드는 각각 상기 데이터배선 및 상기 데이터패드에 전면적으로 접촉하는 액정표시장치용 어레이기판.
3. The method of claim 2,
Wherein the pixel electrode, the auxiliary data line, and the auxiliary data pad are made of a transparent conductive material, the data line and the data pad are made of a metal material, and the auxiliary data line and the auxiliary data pad are respectively connected to the data line, And contacts the data pad all over the substrate.
제 1 항에 있어서,
상기 박막트랜지스터는, 상기 게이트배선에 연결되는 게이트전극과, 상기 게이트전극 상부의 게이트 절연층과, 상기 게이트전극에 대응되는 상기 게이트 절연층 상부의 반도체층과, 상기 반도체층 상부에 서로 이격하는 소스전극 및 드레인전극을 포함하고, 상기 소스전극은 상기 데이터배선에 연결되고, 상기 드레인전극은 상기 화소전극에 직접 접촉하는 액정표시장치용 어레이기판.
The method according to claim 1,
Wherein the thin film transistor includes a gate electrode connected to the gate wiring, a gate insulating layer over the gate electrode, a semiconductor layer over the gate insulating layer corresponding to the gate electrode, and a source And an electrode and a drain electrode, wherein the source electrode is connected to the data line, and the drain electrode is in direct contact with the pixel electrode.
제 4 항에 있어서,
상기 화소전극과 상기 공통전극 사이의 보호층을 더 포함하는 액정표시장치용 어레이기판.
5. The method of claim 4,
And a protective layer between the pixel electrode and the common electrode.
삭제delete 기판 상부의 표시부에 게이트배선을 형성하는 단계와;
상기 기판 상부의 상기 표시부를 둘러싸는 비표시부에 게이트신호 및 데이터신호를 전달하는 링크배선을 형성하는 단계와;
상기 기판 상부의 상기 표시부에 화소전극 및 보조 데이터배선을 형성하고, 상기 기판 상부의 상기 비표시부에 보조 데이터패드를 형성하는 단계와;
상기 기판 상부의 상기 표시부에 상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 보조 데이터배선에 접촉하는 데이터배선을 형성하는 단계와;
상기 기판 상부의 상기 비표시부에 상기 데이터배선의 일단에 연결되고, 상기 보조 데이터패드에 접촉하는 데이터패드를 형성하는 단계와;
상기 게이트배선 및 상기 데이터배선에 연결되는 박막트랜지스터를 형성하는 단계와;
상기 화소전극과 수직으로 이격되며 상기 화소전극에 대응되는 다수의 개구부를 갖는 공통전극을 형성하는 단계
를 포함하고,
상기 데이터배선 및 상기 데이터패드는, 각각 상기 보조 데이터배선 및 상기 보조 데이터패드 상부에서 상기 보조 데이터배선 및 상기 보조 데이터패드에 전면적으로 직접 접촉하도록 형성되고,
상기 보조 데이터배선은, 상기 보조 데이터패드에 연결되는 제 1 보조 데이터배선과, 상기 보조 데이터패드에 연결되지 않는 제 2 보조 데이터배선을 포함하고,
상기 제 1 보조 데이터배선은 상기 링크배선 상부에 배치되어 상기 링크배선과 교차하고, 상기 제 2 보조 데이터배선은 상기 게이트배선 상부에 배치되지 않아서 상기 게이트배선과 교차하지 않고,
상기 보조 데이터배선의 단부는 상기 데이터배선 내측에 배치되고, 상기 보조 데이터패드의 단부는 상기 데이터패드 내측에 배치되는 액정표시장치용 어레이기판의 제조방법.
Forming a gate wiring on a display portion above the substrate;
Forming a link wiring for transferring a gate signal and a data signal to a non-display portion surrounding the display portion on the substrate;
Forming a pixel electrode and an auxiliary data line on the display portion on the substrate, and forming an auxiliary data pad on the non-display portion on the substrate;
Forming a data line in contact with the auxiliary data line by defining a pixel region in the display section above the substrate in a direction crossing the gate line;
Forming a data pad connected to one end of the data line on the non-display portion on the substrate, the data pad contacting the auxiliary data pad;
Forming a thin film transistor connected to the gate wiring and the data wiring;
Forming a common electrode that is vertically spaced from the pixel electrode and has a plurality of openings corresponding to the pixel electrodes;
Lt; / RTI >
Wherein the data line and the data pad are formed so as to entirely and directly contact the auxiliary data line and the auxiliary data pad above the auxiliary data line and the auxiliary data pad,
Wherein the auxiliary data line includes a first auxiliary data line connected to the auxiliary data pad and a second auxiliary data line not connected to the auxiliary data pad,
The first auxiliary data line is disposed on the link wiring line and crosses the link line, the second auxiliary data line is not disposed on the gate line and does not cross the gate line,
Wherein an end of the auxiliary data line is disposed inside the data line and an end of the auxiliary data pad is disposed inside the data pad.
삭제delete 제 7 항에 있어서,
상기 박막트랜지스터를 형성하는 단계는,
상기 기판 상부에 상기 게이트배선에 연결되는 게이트전극을 형성하는 단계와;
상기 게이트전극 상부에 게이트 절연층을 형성하는 단계와;
상기 게이트전극에 대응되는 상기 게이트 절연층 상부에 반도체층을 형성하는 단계와;
상기 반도체층 상부에 서로 이격하는 소스전극 및 드레인전극을 형성하는 단계를 포함하고,
상기 소스전극은 상기 데이터배선에 연결되고, 상기 드레인전극은 상기 화소전극에 직접 접촉하는 액정표시장치용 어레이기판의 제조방법.
8. The method of claim 7,
Wherein forming the thin film transistor comprises:
Forming a gate electrode connected to the gate wiring on the substrate;
Forming a gate insulating layer on the gate electrode;
Forming a semiconductor layer on the gate insulating layer corresponding to the gate electrode;
And forming source and drain electrodes spaced apart from each other on the semiconductor layer,
Wherein the source electrode is connected to the data line, and the drain electrode is in direct contact with the pixel electrode.
제 7 항에 있어서,
상기 화소전극과 상기 공통전극 사이의 보호층을 형성하는 단계를 더 포함하는 액정표시장치용 어레이기판의 제조방법.8. The method of claim 7,
And forming a protective layer between the pixel electrode and the common electrode.
KR1020100077734A 2010-08-12 2010-08-12 Array substrate for liquid crystal display device and method of fabricating the same KR101768615B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100077734A KR101768615B1 (en) 2010-08-12 2010-08-12 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077734A KR101768615B1 (en) 2010-08-12 2010-08-12 Array substrate for liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120015555A KR20120015555A (en) 2012-02-22
KR101768615B1 true KR101768615B1 (en) 2017-08-17

Family

ID=45838202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077734A KR101768615B1 (en) 2010-08-12 2010-08-12 Array substrate for liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101768615B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022526B1 (en) * 2012-10-31 2019-09-18 엘지디스플레이 주식회사 Thin Film Transistor Substrate For Flat Panel Display Having Ultra-High Brightness Back Light Unit
JP6978243B2 (en) * 2017-07-26 2021-12-08 三菱電機株式会社 A liquid crystal display device having an array substrate and the array substrate.

Also Published As

Publication number Publication date
KR20120015555A (en) 2012-02-22

Similar Documents

Publication Publication Date Title
US20200319491A1 (en) Display device
US10642118B2 (en) Display substrate and display device
KR101520423B1 (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101749757B1 (en) High Light Transmittance In-Plan Switching Liquid Crystal Display Device And Method For Manufacturing The Same
US20120218488A1 (en) Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same
US8599336B2 (en) Liquid crystal display device and method of fabricating the same
KR101992884B1 (en) Liquid crystal display device and method of fabricating the same
JP6278633B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
KR101473675B1 (en) Thin film transistor array panel and manufacturing method of the same
JP2010128418A (en) Liquid crystal display device and method of manufacturing the same
KR20040086926A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
WO2014183420A1 (en) Array substrate, manufacturing method of same, and display panel
KR20130030975A (en) Liquid crystal display device
KR101768615B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101799032B1 (en) Array substrate for liquid crystal display and Method for fabricating the same
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
JP5667424B2 (en) Thin film transistor, active matrix substrate, and manufacturing method thereof
KR101863153B1 (en) Liquid crystal display device and method for manufacturing the same
JP5271661B2 (en) Liquid crystal display
KR20120113430A (en) Method for fabricating array substrate for fringe field switching mode liquid crystal display device
KR20050026588A (en) Liquid crystal display device and fabricating method thereof
KR100558716B1 (en) Liquid crystal display panel and fabricating method thereof
KR101863148B1 (en) Liquid crystal display device and method for manufacturing the same
KR101754917B1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant